知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-18
(45)【発行日】2024-10-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20241021BHJP
H01L 21/8234 20060101ALI20241021BHJP
H01L 27/06 20060101ALI20241021BHJP
H01L 21/336 20060101ALI20241021BHJP
H01L 29/739 20060101ALI20241021BHJP
H01L 29/861 20060101ALI20241021BHJP
H01L 29/868 20060101ALI20241021BHJP
【ＦＩ】
H01L29/78 657D
H01L27/06 102A
H01L29/78 301D
H01L29/78 653A
H01L29/78 655B
H01L29/78 655D
H01L29/78 655G
H01L29/91 C
【請求項の数】
8
(21)【出願番号】P 2021154349
(22)【出願日】2021-09-22
(65)【公開番号】P2023045783
(43)【公開日】2023-04-03
【審査請求日】2023-09-13
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】松下 憲一
(72)【発明者】
【氏名】北川 光彦
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開２０１６－２２５３４５（ＪＰ，Ａ）
【文献】特開２０１２－１２９５０４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／００８３０９７（ＵＳ，Ａ１）
【文献】特開２０１６－０８６１３６（ＪＰ，Ａ）
【文献】特開２００７－０１９５１８（ＪＰ，Ａ）
【文献】特開２０１０－２８３１３２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／８２３４
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／７３９
Ｈ０１Ｌ ２９／８６１
Ｈ０１Ｌ ２９／８６８
(57)【特許請求の範囲】
【請求項1】
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含む第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方である前記第３半導体層と、
前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、
前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、
前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、
を備え、
前記複数の第２半導体部分のうちの少なくとも１つは、前記第２方向において、前記第１半導体部分よりも突出している半導体装置。
【請求項2】
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含み、前記複数の第２半導体部分のうちの少なくとも１つの幅は、前記第１半導体部分の幅よりも大きい第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方である前記第３半導体層と、
前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、
前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、
前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、
を備える半導体装置。
【請求項3】
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含む第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方であり、前記第１位置は前記第１電極から前記第２方向に０．２５μｍ以上０．７５μｍ以下の距離だけ離れた前記第３半導体層と、
前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、
前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、
前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、
を備える半導体装置。
【請求項4】
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含む第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方である前記第３半導体層と、
前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、
前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、
前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、
を備え、
前記第５半導体層の単位面積あたりの不純物量は、１×１０ １２ ｃｍ －２ 以上、かつ、５×１０ １２ ｃｍ －２ 以下である半導体装置。
【請求項5】
前記第３半導体層は、前記第３半導体層の前記下端から前記第３半導体層の前記下端と上端との間の中間点に向けて不純物濃度が徐々に増加し、前記中間点において不純物濃度が最大となり、前記中間点から前記上端に向けて不純物濃度が徐々に減少する、請求項１～４のいずれか１つに記載の半導体装置。
【請求項6】
前記第３半導体層は、前記下端において不純物濃度が最大となり、前記下端から前記第３半導体層の上端に向けて不純物濃度が徐々に減少する、請求項１～４のいずれか１つに記載の半導体装置。
【請求項7】
前記第１半導体層において交互に並ぶ前記複数の第１半導体部分と前記複数の第２半導体部分とのピッチは、０μｍより大きく５０μｍ以下である、請求項１～４のいずれか１つに記載の半導体装置。
【請求項8】
前記第３半導体層の厚みは、前記第１半導体部分の厚みよりも大きい、請求項１～７のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、半導体装置に関する。
【背景技術】
【0002】
従来から、ダイオード領域およびＩＧＢＴ（Insulated Gate Bipolar Transistor）領域が設定されたＲＣ－ＩＧＢＴ（Reverse Conducting-IGBT）が知られている。ＲＣ－ＩＧＢＴでは、ＩＧＢＴ領域のエミッタ側からコレクタ側に向かう還流電流を、ダイオード領域に流すことができる。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１３－４８２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施形態は、損失を低減できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、ダイオード領域およびＩＧＢＴ領域が設定された半導体装置である。前記半導体装置は、前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含む第１半導体層と、前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方である前記第３半導体層と、前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、を備える。
【図面の簡単な説明】
【0006】
【図6】ｎ形のカソード層を形成するためにイオン注入を行った際のイオン注入分布のピークｐｍａｘのＺ方向における位置と、順方向電圧Ｖｆとの関係のシミュレーション結果を示すグラフである。
【図7】ＵＣ層のピッチＰとスイッチング損失Ｅｒｒとの関係のシミュレーション結果を示すグラフである。
【図8】図８（ａ）は、ｐ形半導体層を形成するためにイオン注入を行った際のドーズＱｄを変化させた場合の順方向電圧Ｖｆと逆回復電流Ｉｒｒとの関係のシミュレーション結果、および、好ましい順方向電圧Ｖｆと逆回復電流Ｉｒｒとの関係を示すグラフであり、図８（ｂ）は、図８（ａ）の好ましい順方向電圧Ｖｆの近傍の順方向電圧Ｖｆが得られるようなドーズＱｄの範囲を示すグラフである。
【図9】第２の実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【0007】
以下に、各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。更に、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
また、以下では、説明をわかりやすくするために、ＸＹＺ直交座標系を用いて、各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交している。またＸ軸が延びる方向を「Ｘ方向」とし、Ｙ軸が延びる方向を「Ｙ方向」とし、Ｚ軸が延びる方向を「Ｚ方向」とする。また、説明をわかりやすくするために、Ｚ方向のうち矢印の方向を上方、その逆方向を下方とするが、これらの方向は、重力方向とは無関係である。
【0009】
また、以下において、＋、－の表記は、各導電形における不純物濃度の相対的な高低を表す。具体的には、「＋」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも、不純物濃度の最大値が高いことを表す。「－」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも、不純物濃度の最大値が低いことを表す。ここで、「不純物濃度」とは、それぞれの領域にドナーとなる不純物とアクセプターとなる不純物の両方が含まれている場合には、それらの不純物が相殺した後の正味の不純物濃度を表す。
【0010】
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１のＡ－Ａ’線における断面図である。
図３は、図２のＢ－Ｂ’線における断面図である。
本実施形態に係る半導体装置１００は、ＲＣ－ＩＧＢＴである。半導体装置１００には、図１に示すように、ダイオード領域Ｓ１と、ＩＧＢＴ領域Ｓ２と、が設定されている。半導体装置１００には、例えば、複数のダイオード領域Ｓ１と複数のＩＧＢＴ領域Ｓ２が設定されており、複数のダイオード領域Ｓ１と複数のＩＧＢＴ領域Ｓ２は、Ｘ方向に交互に並んでいる。
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１のＡ－Ａ’線における断面図である。
図３は、図２のＢ－Ｂ’線における断面図である。
本実施形態に係る半導体装置１００は、ＲＣ－ＩＧＢＴである。半導体装置１００には、図１に示すように、ダイオード領域Ｓ１と、ＩＧＢＴ領域Ｓ２と、が設定されている。半導体装置１００には、例えば、複数のダイオード領域Ｓ１と複数のＩＧＢＴ領域Ｓ２が設定されており、複数のダイオード領域Ｓ１と複数のＩＧＢＴ領域Ｓ２は、Ｘ方向に交互に並んでいる。
【0011】
半導体装置１００は、図２に示すように本実施形態では、下部電極１１０と、ＵＣ（universal Contact）層１２１と、ｐ＋形のコレクタ層１２２と、ｎ形のカソード層１２３と、ｎ形半導体層１２４と、ｐ形半導体層１２５と、ｐ＋形のコンタクト層１２６と、ｎ＋形のエミッタ層１２７と、複数の内部電極１３０と、複数のゲート電極１４０と、上部電極１５０と、複数の絶縁膜１６１と、複数の絶縁膜１６２と、を備える。以下、半導体装置１００の各部について詳述する。
【0012】
下部電極１１０は、金属材料等の導電材料からなる。下部電極１１０は、半導体装置１００の下面の略全域に設けられている。すなわち、下部電極１１０は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。下部電極１１０は、ダイオード領域Ｓ１では、カソード電極として機能し、ＩＧＢＴ領域Ｓ２では、コレクタ電極として機能する。下部電極１１０の上面および下面は、ＸＹ平面に概ね平行である。
【0013】
ＵＣ層１２１は、本実施形態では、下部電極１１０においてダイオード領域Ｓ１に位置する部分上に配置され、下部電極１１０にオーミック接触している。ＵＣ層１２１は、複数のｎ＋形の半導体部分１２１ａと、複数のｐ＋形の半導体部分１２１ｂと、を含む。複数のｎ＋形の半導体部分１２１ａおよび複数のｐ＋形の半導体部分１２１ｂは、例えば、Ｘ方向に交互に並ぶ。また各ｎ＋形の半導体部分１２１ａおよび各ｐ＋形の半導体部分１２１ｂは、Ｙ方向に延びている。ただし、複数のｎ＋形の半導体部分および複数のｐ＋形の半導体部分は、下部電極１１０の上面に沿う他の方向に交互に並んでもよい。
【0014】
各ｎ＋形の半導体部分１２１ａのＸ方向の寸法、すなわち幅は、一定であってもよいし、異なっていてもよい。同様に、各ｐ＋形の半導体部分１２１ｂの幅は、一定であってもよいし、異なっていてもよい。交互に並ぶ複数のｎ＋形の半導体部分１２１ａと複数のｐ＋形の半導体部分１２１ｂのピッチＰは、一定であってもよいし、異なっていてもよい。ここで、「ピッチＰ」とは、あるｎ＋形の半導体部分１２１ａのＸ方向における中心と、そのｎ＋形の半導体部分１２１ａと隣り合うｐ＋形の半導体部分１２１ｂのＸ方向における中心と、の距離を意味する。ピッチＰは、例えば、０μｍより大きく５０μｍ以下であることが好ましい。
【0015】
複数のｐ＋形の半導体部分１２１ｂのうちの少なくとも１つのｐ＋形の半導体部分１２１ｂ１は、隣接するｎ＋形の半導体部分１２１ａよりも上方に突出している。また、ｐ＋形の半導体部分１２１ｂ１の幅は、隣接するｎ＋形の半導体部分１２１ａの幅よりも大きい。ただし、ｐ＋形の半導体部分１２１ｂ１の幅は、隣接するｎ＋形の半導体部分１２１ａの幅以下であってもよい。また、半導体装置１００にはこのようなｐ＋形の半導体部分１２１ｂ１が設けられていなくてもよい。
【0016】
ｐ＋形のコレクタ層１２２は、本実施形態では、下部電極１１０においてＩＧＢＴ領域Ｓ２に位置する部分上に配置され、下部電極１１０に接している。ｐ＋型のコレクタ層１２２は、ＵＣ層１２１とＸ方向に隣り合っている。ただし、ＵＣ層の一部がＩＧＢＴ領域内に位置していてもよいし、ｐ＋形のコレクタ層の一部がダイオード領域内に位置していてもよい。
【0017】
ｎ形のカソード層１２３は、ダイオード領域Ｓ１においてＵＣ層１２１上に設けられている。ｎ形のカソード層１２３は、本実施形態では、ＩＧＢＴ領域Ｓ２には設けられていない。ただし、ｎ形のカソード層は、ＩＧＢＴ領域に設けられていてもよい。ｎ形のカソード層１２３のＺ方向の寸法、すなわち厚みＤ２は、ＵＣ層１２１のｎ＋形の半導体部分１２１ａの厚みＤ１よりも大きい。ＵＣ層１２１およびｎ形のカソード層１２３の不純物濃度分布については、後述する。
【0018】
ｎ形半導体層１２４は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。ｎ形半導体層１２４は、本実施形態では、ダイオード領域Ｓ１では、ｎ形のカソード層１２３上に配置され、ＩＧＢＴ領域では、ｐ＋形のコレクタ層１２２上に配置されている。なお、ｎ形のカソード層がＩＧＢＴ領域にも設けられている場合、ｎ形半導体層は、ＩＧＢＴ領域においてもｎ形のカソード層上に設けられる。ｎ形のカソード層がＩＧＢＴ領域にも設けられている場合およびｎ形のカソード層がＩＧＢＴ領域にも設けられていない場合のいずれにおいても、ｎ形半導体層は、ＩＧＢＴ領域においてｐ＋形のコレクタ層よりも上方に位置する。
【0019】
ｎ形半導体層１２４は、ｎ形のバッファ領域１２４ａと、ｎ－形のドリフト領域１２４ｂと、を有する。
【0020】
ｎ形のバッファ領域１２４ａは、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。ｎ形のバッファ領域１２４ａは、ダイオード領域Ｓ１では、ｎ形のカソード層１２３上に配置され、ＩＧＢＴ領域Ｓ２では、ｐ＋形のコレクタ層１２２上に配置されている。ｎ形のバッファ領域１２４ａの不純物濃度は、ｎ形のカソード層１２３の不純物濃度よりも低い。ただし、半導体装置にｎ形のバッファ領域は設けられていなくてもよい。
【0021】
ｎ－形のドリフト領域１２４ｂは、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２において、ｎ形のバッファ領域１２４ａ上に配置されている。ｎ－形のドリフト領域１２４ｂの不純物濃度は、ｎ形のバッファ領域１２４ａの不純物濃度よりも低い。
【0022】
ｐ形半導体層１２５は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に設けられている。ｐ形半導体層１２５は、ｎ－形のドリフト領域１２４ｂ上に配置される。ｐ形半導体層１２５は、ダイオード領域Ｓ１ではｐ形のアノード層として機能し、ＩＧＢＴ領域Ｓ２ではｐ形のベース層として機能する。
【0023】
ｐ形半導体層１２５の単位面積あたりの不純物量は、１×１０１２ｃｍ－２以上、かつ、５×１０１２ｃｍ－２
以下であることが好ましい。ｐ形半導体層１２５の単位面積あたりの不純物量は、例えば、ｐ形半導体層１２５を形成するためにイオン注入を行った際の、イオンのドーズと概ね同じ量である。ただし、ｐ形半導体層１２５の単位面積あたりの不純物量は、上記に限定されない。
【0024】
半導体装置１００のダイオード領域Ｓ１には、複数のトレンチＴ１が設けられている。各トレンチＴ１は、図２および図３に示すように、ｐ形半導体層１２５の上面から下方に延びる。各トレンチＴ１の下端は、ｎ－形のドリフト領域１２４ｂの上面よりも下方であって、ｎ形のバッファ領域１２４ａの上面よりも上方に、より具体的にはｎ－形のドリフト領域１２４ｂの上層部に位置する。また、図３に示すように、複数のトレンチＴ１は、Ｘ方向に配列している。また、各トレンチＴ１は、Ｙ方向に延びている。
【0025】
同様に、半導体装置１００のＩＧＢＴ領域Ｓ２には、図２に示すように、複数のトレンチＴ２が設けられている。各トレンチＴ２は、図２および図３に示すように、ｐ形半導体層１２５の上面から下方に延びる。各トレンチＴ２の下端は、ｎ－形のドリフト領域１２４ｂの上面よりも下方であって、ｎ形のバッファ領域１２４ａの上面よりも上方に、より具体的にはｎ－形のドリフト領域１２４ｂの上層部に位置する。また、図３に示すように、複数のトレンチＴ２は、Ｘ方向に配列している。また、各トレンチＴ２は、Ｙ方向に延びている。
【0026】
ｐ＋形のコンタクト層１２６は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２において、ｐ形半導体層１２５の上層部に部分的に設けられている。具体的には、ｐ＋形のコンタクト層１２６は、図３に示すように、ダイオード領域Ｓ１において、隣り合う２つのトレンチＴ１の間に位置し、Ｘ方向に延びる複数の延伸部１２６ａと、ＩＧＢＴ領域Ｓ２において、隣り合う２つのトレンチＴ２の間に位置し、Ｘ方向に延びる複数の延伸部１２６ｂと、を含む。複数の延伸部１２６ａは、Ｙ方向に配列している。同様に、複数の延伸部１２６ｂは、Ｙ方向に配列している。Ｙ方向に隣り合う２つの延伸部１２６ａの距離は、Ｙ方向に隣り合う２つの延伸部１２６ｂの距離よりも長い。ただし、ｐ＋形のコンタクト層の配置は、上記に限定されない。
【0027】
ｎ＋形のエミッタ層１２７は、ＩＧＢＴ領域Ｓ２において、ｐ形半導体層１２５の上層部に部分的に配置されており、ダイオード領域Ｓ１には設けられていない。具体的には、ｎ＋形のエミッタ層１２７は、ＩＧＢＴ領域Ｓ２において、隣り合う２つのトレンチＴ２の間に位置し、Ｘ方向に延びる複数の延伸部１２７ａを含む。各延伸部１２７ａは、ｐ形半導体層１２５を間に介して、隣り合う２つの延伸部１２６ｂの間に配置される。ただし、ｎ＋形のエミッタ層の配置は、上記に限定されない。
【0028】
ＵＣ層１２１、ｐ＋形のコレクタ層１２２、ｎ型のカソード層１２３、ｎ形半導体層１２４、ｐ形半導体層１２５、ｐ＋形のコンタクト層１２６、およびｎ＋形のエミッタ層１２７は、例えば、シリコン等の材料と、各層の導電形に対応する不純物と、を含む。
【0029】
ダイオード領域Ｓ１の各トレンチＴ１内には、図２に示すように、内部電極１３０が配置されている。各内部電極１３０は、金属材料またはポリシリコン等の導電材料からなる。各内部電極１３０は、図２に示すように、ｐ＋形のコンタクト層１２６の上面から、ｎ－形のドリフト領域１２４ｂに向かって延びている。各内部電極１３０の下端は、ｎ－形のドリフト領域１２４ｂの上層部に位置する。各内部電極１３０は、図３に示すように、Ｙ方向に延びている。各内部電極１３０は、ｐ＋形のコンタクト層１２６、ｐ形半導体層１２５、およびｎ－形のドリフト領域１２４ｂと、後述する絶縁膜１６１を介してＸ方向において隣り合っている。
【0030】
ＩＧＢＴ領域Ｓ２の各トレンチＴ２内は、図２に示すように、ゲート電極１４０が配置されている。各ゲート電極１４０は、金属材料またはポリシリコン等の導電材料からなる。各ゲート電極１４０は、ｎ＋形のエミッタ層１２７の上面から、ｎ－形のドリフト領域１２４ｂに向かって延びている。各ゲート電極１４０の下端は、ｎ－形のドリフト領域１２４ｂの上層部に位置する。各ゲート電極１４０は、図３に示すように、Ｙ方向に延びている。各ゲート電極１４０は、ｎ＋形のエミッタ層１２７、ｐ＋形のコンタクト層１２６、ｐ形半導体層１２５、およびｎ－形のドリフト領域１２４ｂと、後述する絶縁膜１６２を介してＸ方向において隣り合っている。
【0031】
上部電極１５０は、金属材料等の導電材料からなる。上部電極１５０は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。上部電極１５０は、ｐ形半導体層１２５、ｐ＋形のコンタクト層１２６、ｎ＋形のエミッタ層１２７上に配置され、これらに接続される。上部電極１５０は、ダイオード領域Ｓ１では、アノード電極として機能し、ＩＧＢＴ領域Ｓ２では、エミッタ電極として機能する。上部電極１５０は、例えば、各内部電極１３０に電気的に接続されている。上部電極１５０は、ゲート電極１４０と電気的に絶縁されている。
【0032】
各絶縁膜１６１は、各内部電極１３０と上部電極１５０との間、各内部電極１３０とｐ形半導体層１２５との間、各内部電極１３０とｐ＋形のコンタクト層１２６との間、各内部電極１３０とｎ形半導体層１２４との間に配置されている。
【0033】
各絶縁膜１６２は、各ゲート電極１４０と上部電極１５０との間、各ゲート電極１４０とｎ＋形のエミッタ層１２７との間、各ゲート電極１４０とｐ＋形のコンタクト層１２６との間、各ゲート電極１４０とｐ形半導体層１２５との間、および各ゲート電極１４０とｎ形半導体層１２４との間に配置されている。
【0034】
各絶縁膜１６１、１６２は、シリコン酸化物等又はシリコン窒化物等の絶縁材料からなる。
【0035】
次に、ＵＣ層１２１およびｎ形のカソード層１２３の不純物濃度分布について説明する。
図４は、図２の点Ｐ１と点Ｐ２との間の不純物濃度分布の一の例を示すグラフである。
図５は、図２の点Ｐ１と点Ｐ２との間の不純物濃度分布の他の例を示すグラフである。
図４および図５の横軸は、Ｚ方向における位置である。図４および図５の縦軸は、不純物濃度である。
図４は、図２の点Ｐ１と点Ｐ２との間の不純物濃度分布の一の例を示すグラフである。
図５は、図２の点Ｐ１と点Ｐ２との間の不純物濃度分布の他の例を示すグラフである。
図４および図５の横軸は、Ｚ方向における位置である。図４および図５の縦軸は、不純物濃度である。
【0036】
例えば図４に示すように、半導体装置１００の不純物濃度は、下部電極１１０の上面上の点Ｐ１を始点として、上方に向かうにつれて徐々に増加し、先ず点Ｐａで極大となる。不純物濃度は、点Ｐａから上方に向かうにつれて徐々に減少し、点Ｐｂで極小となる。不純物濃度が、下部電極１１０の上面上の点Ｐ１と不純物濃度が最初に極小となる点Ｐｂとの間の部分が、ＵＣ層１２１のｎ形の半導体部分１２１ａに相当する。なお、点Ｐｂは、不純物濃度を示す曲線Ｓ１の接線の傾きの絶対値が極小となる変曲点でもある。点Ｐ１と点Ｐｂとの距離が、ｎ形の半導体部分１２１ａの厚みＤ１に相当する。点Ｐ１と点Ｐａとの距離は、点Ｐａと点Ｐｂとの距離よりも十分に小さい。
【0037】
不純物濃度は、点Ｐｂから上方に向かうにつれて徐々に増加し、点Ｐｃで再び極大となる。不純物濃度は、点Ｐｃから上方に向かうにつれて徐々に減少し、点Ｐ２で、点Ｐｃにおける不純物濃度の１／１０となる。半導体装置１００において点Ｐｂと点Ｐ２との間の部分が、ｎ形のカソード層１２３に相当する。したがって、点Ｐｂがｎ形のカソード層１２３の下端上の点であり、点Ｐ２がｎ形のカソード層１２３の上端上の点であり、点Ｐｂと点Ｐ２との距離がｎ形のカソード層１２３の厚みＤ２に相当する。また、点Ｐｃは、ｎ形のカソード層１２３の上端と下端との間の中間点に相当する。
【0038】
点Ｐｂと点Ｐｃとの距離Ｌ１は、点Ｐｃと点Ｐ２との距離Ｌ２よりも小さい。これにより、ｎ形のカソード層１２３において不純物濃度が最大となる点ＰｃをＵＣ層１２１に近づけることができる。
【0039】
点Ｐｃにおける不純物濃度は、点Ｐａにおける不純物濃度よりも低い。すなわち、ｎ形のカソード層１２３の不純物濃度の最大値は、ＵＣ層１２１のｎ形の半導体部分１２１ａの不純物濃度の最大値よりも低い。
【0040】
また、例えば図５に示すように、半導体装置１００の不純物濃度は、点Ｐｂ以降で増加に転じなくてもよい。具体的には、不純物濃度は、点Ｐｂから点Ｐ２に向かって徐々に減少する。また、点Ｐａから点Ｐｂに向かって不純物濃度が徐々に減少し、その減少率は点Ｐｂに近づくにつれ、徐々に小さくなる。そして、点Ｐｂから点Ｐ２に近づくにつれ、その減少率は、再び増加する。したがって、ｎ＋形の半導体部分１２１ａおよびｎ形のカソード層１２３の不純物濃度を示す曲線Ｓ２の接線の傾きの絶対値は、点Ｐｂにおいて極小となる。すなわち点Ｐｂは変曲点に相当する。不純物濃度は、点Ｐ２で、点Ｐｂにおける不純物濃度の１／１０となる。この場合も、点Ｐｂと極小となる点Ｐ２との間の部分が、ｎ形のカソード層１２３に相当する。したがって、点Ｐｂがｎ形のカソード層１２３の下端上の点であり、点Ｐ２がｎ形のカソード層１２３の上端上の点であり、点Ｐｂと点Ｐ２との距離がｎ形のカソード層１２３の厚みＤ２に相当する。この場合、ｎ形のカソード層１２３において不純物濃度が最大となる点Ｐｂとｎ形のカソード層１２３の下端との距離は、０（ゼロ）であり、ｎ形のカソード層１２３において不純物濃度が最大となる点Ｐｂと上端との距離よりも小さい。この場合も、ｎ形のカソード層１２３において不純物濃度が最大となる点ＰｂをＵＣ層１２１に近づけることができる。
【0041】
図４または図５に示す不純物濃度分布を有するｎ形のカソード層１２３は、例えば、イオン注入の際のイオン分布のピークのＺ方向における位置を調整することにより形成できる。図５に、ｎ形のカソード層１２３を形成するためにイオン注入を行った際のイオン分布を、破線で示す。図５のような不純物濃度分布を有するｎ形のカソード層１２３形成する際は、イオン分布のピークｐｍａｘは、ＵＣ層１２１の上層部と重なってもよい。
【0042】
後述するように、ピークｐｍａｘのＺ方向における位置は、下部電極１１０の上面からｎ形の半導体部分１２１ａを形成するためにイオン注入を行った際のイオンの拡散幅を０．５倍した長さ離れた位置と同じ、またはそれより上方であることが好ましい。これにより、ピークｐｍａｘの近辺が、ｎ形のカソード層１２３に現れる。このイオンの拡散幅を０．５倍した長さは、ｎ形の半導体部分１２１ａにおいて不純物濃度が最大となる点Ｐａとｎ形のカソード層１２３の下端上の点Ｐｂとの距離Ｌ３と概ね同じである。したがって、ピークｐｍａｘのＺ方向における位置は、下部電極１１０の上面から距離Ｌ３離れた位置Ｐｚ２と同じまたは位置Ｐｚ２よりも上方に位置することが好ましい。
【0043】
また、図４に示す不純物濃度分布の半導体装置１００では、ｎ形のカソード層１２３を形成するためにイオン注入を行った際のイオン分布のピークｐｍａｘのＺ方向における位置は、下部電極１１０の上面からｎ形の半導体部分１２１ａを形成するためにイオン注入を行った際のイオンの拡散幅を１．５倍した長さ離れた位置と同じ、またはそれより上方であることが好ましい。これにより、ピークｐｍａｘが、ＵＣ層１２１から離隔することを抑制できる。このような場合イオン分布のピークｐｍａｘのＺ方向における位置は、ｎ形のカソード層１２３において不純物濃度が極大となる点Ｐｃの位置と概ね同じである。したがって、点Ｐｃの位置は、下部電極１１０の上面から、距離Ｌ３の３倍分の長さＬ４離れた位置Ｐｚ１と同じ、または、位置Ｐｚ１よりも下方であることが好ましい。
【0044】
次に、本実施形態の効果を説明する。
ダイオード領域Ｓ１の下部電極１１０上に、ＵＣ層１２１ではなく電子しか内部を移動できないｎ＋形のカソード層が設けられている場合は、ダイオード領域Ｓ１に還流電流が流れたときに、ｎ＋形のカソード層からｎ形半導体層１２４に電子のみが注入される。そのため、下部電極１１０の近傍の電子の濃度が増加する。その結果、ダイオード領域Ｓ１を還流電流が流れるＯＮの状態からＯＦＦの状態に切り替える際に、電子を下部電極１１０に排出するのに時間を要し、スイッチング損失が増加する。これに対して、本実施形態に係る半導体装置１００においては、ダイオード領域Ｓ１に、下部電極１１０に接続されるＵＣ層１２１が設けられている。ＵＣ層１２１内は、電子だけでなくホールも移動できる。そのため、ダイオード領域Ｓ１に還流電流が流れている状態では、ＵＣ層１２１からｎ形半導体層１２４への電子の注入量を減らし、その分、ＵＣ層１２１へのホールの注入量を増加させることができる。これにより、下部電極１１０の近傍の電子の濃度を低減できる。その結果、ダイオード領域をＯＮの状態からＯＦＦの状態に切り替える際に、電子を下部電極１１０に迅速に排出できる。これにより、スイッチング損失を低減できる。
ダイオード領域Ｓ１の下部電極１１０上に、ＵＣ層１２１ではなく電子しか内部を移動できないｎ＋形のカソード層が設けられている場合は、ダイオード領域Ｓ１に還流電流が流れたときに、ｎ＋形のカソード層からｎ形半導体層１２４に電子のみが注入される。そのため、下部電極１１０の近傍の電子の濃度が増加する。その結果、ダイオード領域Ｓ１を還流電流が流れるＯＮの状態からＯＦＦの状態に切り替える際に、電子を下部電極１１０に排出するのに時間を要し、スイッチング損失が増加する。これに対して、本実施形態に係る半導体装置１００においては、ダイオード領域Ｓ１に、下部電極１１０に接続されるＵＣ層１２１が設けられている。ＵＣ層１２１内は、電子だけでなくホールも移動できる。そのため、ダイオード領域Ｓ１に還流電流が流れている状態では、ＵＣ層１２１からｎ形半導体層１２４への電子の注入量を減らし、その分、ＵＣ層１２１へのホールの注入量を増加させることができる。これにより、下部電極１１０の近傍の電子の濃度を低減できる。その結果、ダイオード領域をＯＮの状態からＯＦＦの状態に切り替える際に、電子を下部電極１１０に迅速に排出できる。これにより、スイッチング損失を低減できる。
【0045】
また、本実施形態に係る半導体装置１００においては、ＵＣ層１２１上にｎ形のカソード層１２３が設けられている。ｎ形のカソード層１２３において不純物濃度が最大となる位置である点Ｐｃとｎ形のカソード層１２３の下端との距離Ｌ１が、不純物濃度が最大となる位置である点Ｐｃとｎ形のカソード層１２３の上端との距離Ｌ２よりも短い。これにより、ｎ形のカソード層１２３において不純物濃度が最大となる位置を、ＵＣ層１２１に近づけることができる。そのため、ｎ形のカソード層１２３とＵＣ層１２１を連関するように機能させ、ＵＣ層１２１およびｎ形のカソード層１２３からｎ形半導体層１２４への電子の注入量を好適に制御できる。これにより、半導体装置１００の順方向電圧を制御できる。
【0046】
また、複数のｐ＋形の半導体部分１２１ｂのうちの少なくとも１つのｐ＋形の半導体部分１２１ｂ１は、Ｚ方向において、ｎ形の半導体部分１２１ａよりも突出している。そのため、ダイオード領域Ｓ１をＯＮ状態からＯＦＦ状態に切り替える際に、ｐ＋形の半導体部分１２１ｂ１からｎ形半導体層１２４にホールが注入され易い。これにより、ｎ形半導体層１２４内のキャリアが急に消失することを抑制できる。その結果、テール電流がＯＮ状態からＯＦＦ状態に切り替わる際にテール電流が振動するのを低減できる。
【0047】
＜実施例＞
次に、実施例について説明する。
図６は、ｎ形のカソード層を形成するためにイオン注入を行った際のイオン注入分布のピークｐｍａｘのＺ方向における位置と、順方向電圧Ｖｆとの関係のシミュレーション結果を示すグラフである。
図６の横軸は、下部電極１１０の上面を０とし、ｎ形のカソード層１２３を形成するためにイオン注入を行った際のイオン分布のピークｐｍａｘのＺ方向における位置である。図６の縦軸は、順方向電圧Ｖｆである。
半導体装置１００において、ｎ形のカソード層１２３を形成するためにイオン注入を行った際のイオン分布のピークｐｍａｘのＺ方向における位置を変化させ、各ピークｐｍａｘの位置における順方向電圧Ｖｆをシミュレーションした。その結果を図６に示す。
次に、実施例について説明する。
図６は、ｎ形のカソード層を形成するためにイオン注入を行った際のイオン注入分布のピークｐｍａｘのＺ方向における位置と、順方向電圧Ｖｆとの関係のシミュレーション結果を示すグラフである。
図６の横軸は、下部電極１１０の上面を０とし、ｎ形のカソード層１２３を形成するためにイオン注入を行った際のイオン分布のピークｐｍａｘのＺ方向における位置である。図６の縦軸は、順方向電圧Ｖｆである。
半導体装置１００において、ｎ形のカソード層１２３を形成するためにイオン注入を行った際のイオン分布のピークｐｍａｘのＺ方向における位置を変化させ、各ピークｐｍａｘの位置における順方向電圧Ｖｆをシミュレーションした。その結果を図６に示す。
【0048】
ピークｐｍａｘの位置を、下部電極１１０の上面から離隔させると、順方向電圧Ｖｆは徐々に減少した。そして、ピークｐｍａｘの位置を、下部電極１１０の上面からさらに離隔させると、順方向電圧Ｖｆは増加に転じた。
【0049】
図６において、下部電極１１０から、ｎ形の半導体部分１２１ａを形成するためにイオン注入を行った際のイオンの拡散幅の０．５倍の長さ離れた位置は概ね深さ０．２５μｍで、符号Ｐｚ３で示す。また、下部電極１１０から、この拡散幅の１．５倍の長さ離れた位置は概ね深さ０．７５μｍで、符号Ｐｚ４で示す。ピークｐｍａｘの位置が、位置Ｐｚ３以上、かつ、位置Ｐｚ４以下である範囲で、順方向電圧Ｖｆは概ね極小となった。したがって、ピークｐｍａｘの位置は、位置Ｐｚ３以上であり、位置Ｐｚ４以下であることが好ましい。
【0050】
なお、前述したように、この拡散幅の０．５倍の長さは、ｎ形の半導体部分１２１ａにおいて不純物濃度が最大となる点Ｐａとｎ形のカソード層１２３の下端上の点Ｐｂとの距離Ｌ３と概ね等しい。したがって、位置Ｐｚ３は、図５の位置Ｐｚ２と概ね等しく、位置Ｐｚ４は、図４の位置Ｐｚ１と概ね等しい。また、図４のような不純物濃度分布を有するｎ形のカソード層１２３において、不純物濃度が極大となる点Ｐｃは、ピークｐｍａｘの位置と概ね等しい。したがって、点Ｐｃの位置は、下部電極１１０の上面から、距離Ｌ３の３倍分の長さＬ４離れた位置Ｐｚ１と同じ、または、位置Ｐｚ１よりも下方であることが好ましい。
【0051】
図７は、ＵＣ層のピッチＰとスイッチング損失Ｅｒｒとの関係のシミュレーション結果を示すグラフである。
図７の横軸は、ＵＣ層１２１のｎ＋形の半導体部分１２１ａとｐ＋形の半導体部分１２１ｂとのピッチＰである。図７の縦軸は、ダイオード領域Ｓ１をＯＮ状態からＯＦＦ状態に切り替えた際のスイッチング損失Ｅｒｒである。
半導体装置１００において、ピッチＰを変化させ、各ピッチＰにおけるスイッチング損失Ｅｒｒをシミュレーションした。その結果を図７に示す。
図７の横軸は、ＵＣ層１２１のｎ＋形の半導体部分１２１ａとｐ＋形の半導体部分１２１ｂとのピッチＰである。図７の縦軸は、ダイオード領域Ｓ１をＯＮ状態からＯＦＦ状態に切り替えた際のスイッチング損失Ｅｒｒである。
半導体装置１００において、ピッチＰを変化させ、各ピッチＰにおけるスイッチング損失Ｅｒｒをシミュレーションした。その結果を図７に示す。
【0052】
ピッチＰを徐々に小さくしていくと、スイッチング損失Ｅｒｒは徐々に減少した。そして、ピッチＰが５０μｍ以下では、スイッチング損失Ｅｒｒが概ね一定となった。したがって、ピッチＰは、０より大きく５０μｍ以下であることが好ましい。なお、５０μｍは、キャリア拡散長の１／３の長さと概ね一致する。ここで、キャリア拡散長とは、電子とホール等のキャリアが再結合で消滅せずに流れる距離を意味する。
【0053】
図８（ａ）は、ｐ形半導体層を形成するためにイオン注入を行った際のドーズＱｄを変化させた場合の順方向電圧Ｖｆと逆回復電流Ｉｒｒとの関係のシミュレーション結果、および、好ましい順方向電圧Ｖｆと逆回復電流Ｉｒｒとの関係を示すグラフであり、図８（ｂ）は、図８（ａ）の好ましい順方向電圧Ｖｆの近傍の順方向電圧Ｖｆが得られるようなドーズＱｄの範囲を示すグラフである。
図８（ａ）の横軸は、順方向電圧Ｖｆである。図８（ａ）の縦軸は、逆回復電流Ｉｒｒである。図８（ｂ）の横軸は、順方向電圧Ｖｆである。図８（ｂ）の縦軸は、ｐ形半導体層１２５を形成するためにイオン注入を行った際のドーズＱｄである。
図８（ａ）の横軸は、順方向電圧Ｖｆである。図８（ａ）の縦軸は、逆回復電流Ｉｒｒである。図８（ｂ）の横軸は、順方向電圧Ｖｆである。図８（ｂ）の縦軸は、ｐ形半導体層１２５を形成するためにイオン注入を行った際のドーズＱｄである。
【0054】
半導体装置１００において、ドーズＱｄを変化させ、各ドーズＱｄの順方向電圧Ｖｆおよび逆回復電流Ｉｒｒをシミュレーションした。その結果を図８（ａ）に示す。また、図８（ａ）に、破線Ｋ０で、好ましい順方向電圧Ｖｆと逆回復電流Ｉｒｒとの関係を示す。
【0055】
図８（ａ）に示すように、ドーズＱｄが１×１０１２ｃｍ－２以上の範囲で、破線Ｋ０に近い順方向電圧Ｖｆと逆回復電流Ｉｒｒとの関係を得られることが分かった。したがって、ドーズＱｄは、１×１０１２ｃｍ－２以上であることが好ましい。ｐ形半導体層１２５の単位面積あたりの不純物量は、例えば、ドーズＱｄと概ね同じである。したがって、ｐ形半導体層１２５の単位面積あたりの不純物量は、１×１０１２ｃｍ－２以上であることが好ましい。
【0056】
また、破線Ｋ０で示す順方向電圧Ｖｆの近傍の順方向電圧Ｖｆが得られるようなドーズＱｄを調査した。その結果、破線Ｋ０で示す順方向電圧Ｖｆの近傍の順方向電圧Ｖｆが得られるようなドーズＱｄは、図８（ｂ）の破線Ｋ１と破線Ｋ２との間の範囲であることがわかった。
【0057】
図８（ｂ）の破線Ｋ１上のドーズＱｄと順方向電圧Ｖｆとの関係は、ドーズＱｄの単位をｃｍ－２とし、Ｖｆの単位をＶとして、以下の式（１）により表せる。
また、図８（ｂ）の破線Ｋ２上のドーズＱｄと順方向電圧Ｖｆとの関係は、ドーズＱｄの単位をｃｍ－２とし、順方向電圧Ｖｆの単位をＶとして、以下の式（２）により表せる。
したがって、ドーズＱｄの単位をｃｍ－２とし、順方向電圧Ｖｆの単位をＶとして、ドーズＱｄ／１０12は、０．８４×順方向電圧Ｖｆ２－４．１５×順方向電圧Ｖｆ＋６．１０以上であり、０．６８×順方向電圧Ｖｆ２－３．６５×順方向電圧Ｖｆ＋５．８５以下であることが好ましい。ｐ形半導体層１２５の単位面積あたりの不純物量は、例えば、ドーズＱｄと概ね同じである。したがって、ｐ形半導体層１２５の単位面積あたりの不純物量の単位をｃｍ－２とし、順方向電圧Ｖｆの単位をＶとして、ｐ形半導体層１２５の単位面積あたりの不純物量／１０12が、０．８４×順方向電圧Ｖｆ２－４．１５×順方向電圧Ｖｆ＋６．１０以上であり、０．６８×順方向電圧Ｖｆ２－３．６５×順方向電圧Ｖｆ＋５．８５以下であることが好ましい。
【数1】
また、図８（ｂ）の破線Ｋ２上のドーズＱｄと順方向電圧Ｖｆとの関係は、ドーズＱｄの単位をｃｍ－２とし、順方向電圧Ｖｆの単位をＶとして、以下の式（２）により表せる。
【数2】
したがって、ドーズＱｄの単位をｃｍ－２とし、順方向電圧Ｖｆの単位をＶとして、ドーズＱｄ／１０12は、０．８４×順方向電圧Ｖｆ２－４．１５×順方向電圧Ｖｆ＋６．１０以上であり、０．６８×順方向電圧Ｖｆ２－３．６５×順方向電圧Ｖｆ＋５．８５以下であることが好ましい。ｐ形半導体層１２５の単位面積あたりの不純物量は、例えば、ドーズＱｄと概ね同じである。したがって、ｐ形半導体層１２５の単位面積あたりの不純物量の単位をｃｍ－２とし、順方向電圧Ｖｆの単位をＶとして、ｐ形半導体層１２５の単位面積あたりの不純物量／１０12が、０．８４×順方向電圧Ｖｆ２－４．１５×順方向電圧Ｖｆ＋６．１０以上であり、０．６８×順方向電圧Ｖｆ２－３．６５×順方向電圧Ｖｆ＋５．８５以下であることが好ましい。
【0058】
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図９は、本実施形態に係る半導体装置を示す断面図である。
本実施形態に係る半導体装置２００は、ＵＣ層１２１およびｎ形のカソード層１２３の代わりに、トランスパレントなｎ＋形のカソード層２２１が設けられている点で、第１の実施形態に係る半導体装置１００と相違する。
なお、以下の説明においては、原則として、第１の実施形態との相違点のみを説明する。以下に説明する事項以外は、第１の実施形態と同様である。以下に説明する他の実施形態についても同様である。
次に、第２の実施形態について説明する。
図９は、本実施形態に係る半導体装置を示す断面図である。
本実施形態に係る半導体装置２００は、ＵＣ層１２１およびｎ形のカソード層１２３の代わりに、トランスパレントなｎ＋形のカソード層２２１が設けられている点で、第１の実施形態に係る半導体装置１００と相違する。
なお、以下の説明においては、原則として、第１の実施形態との相違点のみを説明する。以下に説明する事項以外は、第１の実施形態と同様である。以下に説明する他の実施形態についても同様である。
【0059】
ｎ＋形のカソード層２２１は、ダイオード領域Ｓ１において下部電極１１０上、およびｎ形のバッファ領域１２４ａの下に設けられている。
【0060】
従来のｎ＋形のカソード層内は、電子が移動可能であるものの、ホールは移動可能でなかった。これに対して、本実施形態では、ｎ＋形のカソード層２２１からｎ形半導体層１２４への電子の注入効率を下げ、その分、ｎ形半導体層１２４からｎ＋形のカソード層２２１にホールが注入されるようにしている。このように、ｎ＋形のカソード層２２１内を電子だけでなく、ホールも移動可能である場合、「ｎ＋形のカソード層２２１はトランスパレントである」という。
【0061】
ｎ＋形のカソード層２２１をトランスパレントにする方法は、特に限定されないが、ｎ＋形のカソード層２２１の厚みを薄くする方法、ｎ＋形のカソード層２２１の不純物濃度を低減する方法等が挙げられる。ｎ＋形のカソード層２２１がトランスパレントになるような厚みは、例えば、０μｍより大きく０．１μｍ以下である。ｎ＋形のカソード層２２１がトランスパレントになるような不純物濃度は、例えば、１×１０１９ｃｍ－２以上１×１０２０ｃｍ－２以下である。
【0062】
ｎ＋形のカソード層２２１は、例えば、全体がトランスパレントであってもよいし、部分的にトランスパレントであってもよい。また、例えば、ｎ＋形のカソード層２２１は、ダイオード領域Ｓ１のうち、ＩＧＢＴ領域Ｓ２に隣接する第１領域における電子の注入効率が、ダイオード領域Ｓ１のうち、ＩＧＢＴ領域Ｓ２から離隔した第２領域における電子の注入効率よりも高くてもよい。このような構成は、例えば、第１領域の不純物濃度を第２領域の不純物濃度より高くすること、または、第１領域の厚みを第２領域の厚みよりも大きくすることにより実現できる。また、このような場合、ダイオード領域Ｓ１とＩＧＢＴ領域Ｓ２との境界から、ダイオード領域Ｓ１のＸ方向における中心に向けて、電子の注入効率は、漸減してもよいし、段階的に減少してもよい。
【0063】
ｐ＋形のコレクタ層１２２も、同様に、トランスパレントである。すなわち、ｐ＋形のコレクタ層１２２からその上のｎ形半導体層１２４へのホールの注入効率を下げ、その分、ｎ形半導体層１２４からｐ＋形のコレクタ層１２２にホールが注入されるようにしている。
【0064】
ｐ＋形のコレクタ層１２２をトランスパレントにする方法は、特に限定されないが、ｐ＋形のコレクタ層１２２の厚みを薄くする方法、ｐ＋形のコレクタ層１２２の不純物濃度を低減する方法等が挙げられる。ｐ＋形のコレクタ層１２２がトランスパレントになるような厚みは、例えば、０μｍより大きく０．２μｍ以下である。ｐ＋形のコレクタ層１２２がトランスパレントになるような不純物濃度は、例えば、１×１０１８ｃｍ―２以上１×１０１９ｃｍ－２以下である。
【0065】
ｐ＋形のコレクタ層１２２は、例えば、全体がトランスパレントであってもよいし、部分的にトランスパレントであってもよい。
【0066】
次に、本実施形態に係る半導体装置２００の効果を説明する。
本実施形態におけるｎ＋形のカソード層２２１は、少なくとも一部がトランスパレントである。そのため、ｎ＋形のカソード層２２１からｎ形半導体層１２４への電子の注入効率を低減できる。これにより、ダイオード領域Ｓ１がＯＮの状態で、下部電極１１０の近傍の電子の濃度を低減できる。その結果、ダイオード領域をＯＮの状態からＯＦＦの状態に切り替える際に、電子を下部電極１１０に迅速に排出させることができる。これにより、半導体装置２００のダイオード領域Ｓ１のスイッチング損失を低減できる。
本実施形態におけるｎ＋形のカソード層２２１は、少なくとも一部がトランスパレントである。そのため、ｎ＋形のカソード層２２１からｎ形半導体層１２４への電子の注入効率を低減できる。これにより、ダイオード領域Ｓ１がＯＮの状態で、下部電極１１０の近傍の電子の濃度を低減できる。その結果、ダイオード領域をＯＮの状態からＯＦＦの状態に切り替える際に、電子を下部電極１１０に迅速に排出させることができる。これにより、半導体装置２００のダイオード領域Ｓ１のスイッチング損失を低減できる。
【0067】
また、ｎ＋形のカソード層２２１は、ダイオード領域Ｓ１のうち、ＩＧＢＴ領域Ｓ２に隣接する第１領域における電子の注入効率が、ダイオード領域Ｓ１のうち、ＩＧＢＴ領域Ｓ２から離隔した第２領域における電子の注入効率よりも高くてもよい。このような場合、半導体装置２００のダイオード領域Ｓ１のスイッチング損失を低減しつつ、ＩＧＢＴ領域Ｓ２に隣接する第１領域のキャリア濃度が低減することを抑制できる。ＩＧＢＴ領域Ｓ２に隣接する第１領域のキャリア濃度が低減することを抑制することで、スナップバックを抑制できる。
【0068】
実施形態は、以下の態様を含む。
【0069】
（付記１）
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含む第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方である前記第３半導体層と、
前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、
前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、
前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、
を備える半導体装置。
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、前記第１電極の上面に沿う第１方向に交互に並ぶ第１導電形の複数の第１半導体部分および第２導電形の複数の第２半導体部分を含む第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる前記第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられる前記第１導電形の第３半導体層であって、前記第１電極から前記第１半導体層に向かう第２方向において前記第３半導体層の不純物濃度が最大となる第１位置が、前記第２方向において前記第１半導体部分の不純物濃度が最大となる第２位置と前記第３半導体層の下端との距離の３倍の長さだけ前記第１電極の上面から離れた第３位置と同じまたは前記第３位置よりも下方である前記第３半導体層と、
前記ダイオード領域において前記第３半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層よりも上方に設けられる前記第１導電形の第４半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第４半導体層上に設けられる前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層の上層部に設けられる前記第１導電形の第６半導体層と、
前記ＩＧＢＴ領域において前記第６半導体層から前記第４半導体層に向かって延び、前記第６半導体層、前記第５半導体層、および前記第４半導体層と隣り合う第２電極と、
前記ダイオード領域において前記第５半導体層上に設けられ、前記ＩＧＢＴ領域において前記第６半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第６半導体層との間、前記第２電極と前記第５半導体層との間、および前記第２電極と前記第４半導体層との間に設けられる絶縁膜と、
を備える半導体装置。
【0070】
（付記２）
前記第３半導体層は、前記第３半導体層の前記下端から前記第３半導体層の前記下端と上端との間の中間点に向けて不純物濃度が徐々に増加し、前記中間点において不純物濃度が最大となり、前記中間点から前記上端に向けて不純物濃度が徐々に減少する、付記１に記載の半導体装置。
前記第３半導体層は、前記第３半導体層の前記下端から前記第３半導体層の前記下端と上端との間の中間点に向けて不純物濃度が徐々に増加し、前記中間点において不純物濃度が最大となり、前記中間点から前記上端に向けて不純物濃度が徐々に減少する、付記１に記載の半導体装置。
【0071】
（付記３）
前記第３半導体層は、前記下端において不純物濃度が最大となり、前記下端から前記第３半導体層の上端に向けて不純物濃度が徐々に減少する、付記１に記載の半導体装置。
前記第３半導体層は、前記下端において不純物濃度が最大となり、前記下端から前記第３半導体層の上端に向けて不純物濃度が徐々に減少する、付記１に記載の半導体装置。
【0072】
（付記４）
前記第１半導体層において交互に並ぶ前記複数の第１半導体部分と前記複数の第２半導体部分のピッチは、０μｍより大きく５０μｍ以下である、付記１～３のいずれか１つに記載の半導体装置。
前記第１半導体層において交互に並ぶ前記複数の第１半導体部分と前記複数の第２半導体部分のピッチは、０μｍより大きく５０μｍ以下である、付記１～３のいずれか１つに記載の半導体装置。
【0073】
（付記５）
前記第５半導体層の単位面積あたりの不純物量は、１×１０１２ｃｍ－２以上、かつ、５×１０１２ｃｍ－２ 以下である、付記１～４のいずれか１つに記載の半導体装置。
前記第５半導体層の単位面積あたりの不純物量は、１×１０１２ｃｍ－２以上、かつ、５×１０１２ｃｍ－２ 以下である、付記１～４のいずれか１つに記載の半導体装置。
【0074】
（付記６）
前記複数の第２半導体部分のうちの少なくとも１つは、前記第２方向において、前記第１半導体部分よりも突出している、付記１～５のいずれか１つに記載の半導体装置。
前記複数の第２半導体部分のうちの少なくとも１つは、前記第２方向において、前記第１半導体部分よりも突出している、付記１～５のいずれか１つに記載の半導体装置。
【0075】
（付記７）
前記第１半導体部分より突出する前記第２半導体部分の幅は、前記第１半導体層の幅よりも大きい、付記６に記載の半導体装置。
前記第１半導体部分より突出する前記第２半導体部分の幅は、前記第１半導体層の幅よりも大きい、付記６に記載の半導体装置。
【0076】
（付記８）
前記第３半導体層の厚みは、前記第１半導体部分の厚みよりも大きい、付記１～７のいずれか１つに記載の半導体装置。
前記第３半導体層の厚みは、前記第１半導体部分の厚みよりも大きい、付記１～７のいずれか１つに記載の半導体装置。
【0077】
（付記９）
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、少なくとも一部がトランスパレントである第１導電形の第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層上に設けられる前記第１導電形の第３半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第３半導体層上に設けられる前記第２導電形の第４半導体層と、
前記ＩＧＢＴ領域において前記第４半導体層の上層部に設けられる前記第１導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層から前記第３半導体層に向かって延び、前記第５半導体層、前記第４半導体層、および前記第３半導体層と隣り合う第２電極と、
前記ダイオード領域においては前記第４半導体層上に設けられ、前記ＩＧＢＴ領域においては前記第５半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第５半導体層との間、前記第２電極と前記第４半導体層との間、および前記第２電極と前記第３半導体層との間に設けられる絶縁膜と、
を備える半導体装置。
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられ、少なくとも一部がトランスパレントである第１導電形の第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
前記ダイオード領域において前記第１半導体層上に設けられ、前記ＩＧＢＴ領域において前記第２半導体層上に設けられる前記第１導電形の第３半導体層と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記第３半導体層上に設けられる前記第２導電形の第４半導体層と、
前記ＩＧＢＴ領域において前記第４半導体層の上層部に設けられる前記第１導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第５半導体層から前記第３半導体層に向かって延び、前記第５半導体層、前記第４半導体層、および前記第３半導体層と隣り合う第２電極と、
前記ダイオード領域においては前記第４半導体層上に設けられ、前記ＩＧＢＴ領域においては前記第５半導体層上に設けられる第３電極と、
前記第２電極と前記第３電極との間、前記第２電極と前記第５半導体層との間、前記第２電極と前記第４半導体層との間、および前記第２電極と前記第３半導体層との間に設けられる絶縁膜と、
を備える半導体装置。
【0078】
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【0079】
１００、２００：半導体装置
１１０ ：下部電極（第１電極）
１２１ ：ＵＣ層（付記１における第１半導体層）
１２１ａ ：ｎ＋形の半導体部分（第１半導体部分）
１２１ｂ、１２１ｂ１：ｐ＋形の半導体部分（第２半導体部分）
１２２ ：ｐ＋形のコレクタ層（第２半導体層）
１２３ ：ｎ形のカソード層（付記１における第３半導体層）
１２４ ：ｎ形半導体層（付記１における第４半導体層、付記９における第３半導体層）
１２４ａ ：バッファ領域
１２４ｂ ：ドリフト領域
１２５ ：ｐ形半導体層（付記１における第５半導体層、付記９における第４半導体層）
１２６ ：ｐ＋形のコンタクト層
１２６ａ、１２６ｂ：延伸部
１２７ ：ｎ＋形のエミッタ層（付記１における第６半導体層、付記９における第５半導体層）
１２７ａ ：延伸部
１３０ ：内部電極
１４０ ：ゲート電極（第２電極）
１５０ ：上部電極（第３電極）
１６１ ：絶縁膜
１６２ ：絶縁膜
２２１ ：ｎ＋形のカソード層（付記９における第１半導体層）
Ｄ１、Ｄ２ ：厚み
Ｌ１、Ｌ２、Ｌ３：距離
Ｌ４ ：長さ
Ｐ ：ピッチ
Ｓ１ ：ダイオード領域
Ｓ２ ：ＩＧＢＴ領域
Ｔ１、Ｔ２ ：トレンチ
１１０ ：下部電極（第１電極）
１２１ ：ＵＣ層（付記１における第１半導体層）
１２１ａ ：ｎ＋形の半導体部分（第１半導体部分）
１２１ｂ、１２１ｂ１：ｐ＋形の半導体部分（第２半導体部分）
１２２ ：ｐ＋形のコレクタ層（第２半導体層）
１２３ ：ｎ形のカソード層（付記１における第３半導体層）
１２４ ：ｎ形半導体層（付記１における第４半導体層、付記９における第３半導体層）
１２４ａ ：バッファ領域
１２４ｂ ：ドリフト領域
１２５ ：ｐ形半導体層（付記１における第５半導体層、付記９における第４半導体層）
１２６ ：ｐ＋形のコンタクト層
１２６ａ、１２６ｂ：延伸部
１２７ ：ｎ＋形のエミッタ層（付記１における第６半導体層、付記９における第５半導体層）
１２７ａ ：延伸部
１３０ ：内部電極
１４０ ：ゲート電極（第２電極）
１５０ ：上部電極（第３電極）
１６１ ：絶縁膜
１６２ ：絶縁膜
２２１ ：ｎ＋形のカソード層（付記９における第１半導体層）
Ｄ１、Ｄ２ ：厚み
Ｌ１、Ｌ２、Ｌ３：距離
Ｌ４ ：長さ
Ｐ ：ピッチ
Ｓ１ ：ダイオード領域
Ｓ２ ：ＩＧＢＴ領域
Ｔ１、Ｔ２ ：トレンチ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】