特許7574162 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 東芝デバイス＆ストレージ株式会社の特許一覧 ▶ 株式会社東芝の特許一覧

特許7574162半導体装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-18

(45)【発行日】2024-10-28

(54)【発明の名称】半導体装置

(51)【国際特許分類】

H01L 29/78 20060101AFI20241021BHJP

H01L 29/12 20060101ALI20241021BHJP

H01L 29/872 20060101ALI20241021BHJP

H01L 29/861 20060101ALI20241021BHJP

H01L 29/868 20060101ALI20241021BHJP

H01L 29/739 20060101ALI20241021BHJP

H01L 21/28 20060101ALI20241021BHJP

H01L 29/417 20060101ALI20241021BHJP

H01L 21/8234 20060101ALI20241021BHJP

H01L 27/06 20060101ALI20241021BHJP

【ＦＩ】

H01L29/78 652F

H01L29/78 652T

H01L29/86 301D

H01L29/91 K

H01L29/91 F

H01L29/78 652D

H01L29/78 652M

H01L29/78 657D

H01L29/78 652Q

H01L29/78 652N

H01L29/78 655G

H01L21/28 301B

H01L21/28 301S

H01L29/50 M

H01L27/06 102A

【請求項の数】 10

(21)【出願番号】P 2021154471

(22)【出願日】2021-09-22

(65)【公開番号】P2023045865

(43)【公開日】2023-04-03

【審査請求日】2023-09-07

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下雅弘

(72)【発明者】

【氏名】朝羽俊介

(72)【発明者】

【氏名】河野洋志

(72)【発明者】

【氏名】水上誠

【審査官】杉山芳弘

(56)【参考文献】

【文献】特表２０１８－５１１１８４（ＪＰ，Ａ）

【文献】国際公開第２０２０／１１０２８５（ＷＯ，Ａ１）

【文献】特開２０１７－０５５００２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２９／７８

Ｈ０１Ｌ２１／３３６

Ｈ０１Ｌ２９／１２

Ｈ０１Ｌ２９／８７２

Ｈ０１Ｌ２９／８６１

Ｈ０１Ｌ２９／７３９

Ｈ０１Ｌ２１／２８

Ｈ０１Ｌ２９／４１７

Ｈ０１Ｌ２１／８２３４

(57)【特許請求の範囲】

【請求項1】

第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面に接する第１の領域を含む第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第４の炭化珪素領域と、
を含む炭化珪素層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、
前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、
前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第３の炭化珪素領域及び前記第４の炭化珪素領域に接する第１の部分と、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第１の方向に設けられ、前記第１の領域に接する第２の部分と、
を含む第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記第１の部分は金属シリサイド層を含み、
前記第１の面において前記第４の炭化珪素領域は前記第１の領域を囲む、半導体装置。

【請求項2】

前記炭化珪素層の前記第１の面の側に設けられ、前記第１の方向に延び、前記第２のゲート電極に対し前記第２の方向に設けられ、前記第１のゲート電極との間に前記第２のゲート電極が設けられた第３のゲート電極と、
第３のゲート絶縁層とを、更に備え、
前記炭化珪素層は、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域に対し前記第２の方向に離間した第２導電形の第５の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第５の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第６の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第７の炭化珪素領域と、
を含み、
前記第２のゲート電極は、前記第１の面において、前記第５の炭化珪素領域と対向し、
前記第２のゲート絶縁層は、前記第５の炭化珪素領域と前記第２のゲート電極との間に設けられ、
前記第３のゲート電極は、前記第１の面において、前記第５の炭化珪素領域と対向し、
前記第３のゲート絶縁層は、前記第５の炭化珪素領域と前記第３のゲート電極との間に設けられ、
前記第１の電極は、前記第２のゲート電極と前記第３のゲート電極との間に設けられ、前記第６の炭化珪素領域及び前記第７の炭化珪素領域に接する第３の部分を、更に含み、
前記第２の部分の前記第２の方向に前記第３の部分が位置する請求項１記載の半導体装置。

【請求項3】

前記第１の炭化珪素領域は、前記第１の面に接する第２の領域を更に含み、
前記第１の電極は、前記第２のゲート電極と前記第３のゲート電極との間に設けられ、前記第３の部分の前記第１の方向に設けられ、前記第２の領域に接した第４の部分を、更に含む請求項２記載の半導体装置。

【請求項4】

前記第４の炭化珪素領域は、前記第３の炭化珪素領域と前記第１の面との間に設けられ、前記第１の部分と前記第３の炭化珪素領域との界面は、前記第１の面に垂直な第３の方向において、前記第１の面よりも前記第２の面の側に位置し、前記第１の部分は、前記第２の方向において、前記第４の炭化珪素領域に接する請求項１ないし請求項３いずれか一項記載の半導体装置。

【請求項5】

第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面に接する第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第４の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域と離間した第２導電形の第５の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第５の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第６の炭化珪素領域と、
前記第５の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第７の炭化珪素領域と、
を含む炭化珪素層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第１の方向に延び、前記第２のゲート電極に対し前記第２の方向に設けられ、前記第１のゲート電極との間に前記第２のゲート電極が設けられ、前記第１の面において、前記第５の炭化珪素領域と対向した第３のゲート電極と、
前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、
前記第２の炭化珪素領域と前記第２のゲート電極との間、及び前記第５の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、
前記第５の炭化珪素領域と前記第３のゲート電極との間に設けられた第３のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第３の炭化珪素領域及び前記第４の炭化珪素領域に接する第１の部分と、
前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第１の方向に設けられ、前記第１の面において前記第１の炭化珪素領域に接する少なくとも一つの第２の部分と、
前記第２のゲート電極と前記第３のゲート電極との間に設けられ、前記第６の炭化珪素領域及び前記第７の炭化珪素領域に接する第３の部分と、
前記第２のゲート電極と前記第３のゲート電極との間に設けられ、前記第３の部分の前記第１の方向に設けられ、前記第１の面において前記第１の炭化珪素領域に接する少なくとも一つの第４の部分と、
を含む第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
前記第１のゲート電極の前記第１の方向に設けられ、前記第２の方向に延び、前記第１のゲート電極、前記第２のゲート電極、及び前記第３のゲート電極に接続され、前記第１のゲート電極と同一材料の導電層を、備え、
前記炭化珪素層は、前記第１の炭化珪素領域と前記導電層との間に設けられ、前記第１の電極に電気的に接続された第２導電形の第８の炭化珪素領域を、更に含み、
前記第１の電極は金属シリサイド層を更に含み、
前記第１の電極は、前記導電層に最も近い前記少なくとも一つの前記第２の部分と前記導電層との間に、前記金属シリサイド層を含まず、
前記第１の電極は、前記導電層に最も近い前記少なくとも一つの前記第４の部分と前記導電層との間に、前記金属シリサイド層を含まない、半導体装置。

【請求項6】

前記第１の部分及び前記第３の部分は前記金属シリサイド層を含む請求項５記載の半導体装置。

【請求項7】

【請求項8】

前記第１の部分は前記金属シリサイド層を含む請求項７記載の半導体装置。

【請求項9】

【請求項10】

前記第１の部分は前記金属シリサイド層を含む請求項９記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を実現することができる。

【0003】

炭化珪素を用いた縦形のＭＯＳＦＥＴは、内蔵ダイオードとしてｐｎ接合ダイオードを有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴがオフ状態であっても、ｐｎ接合ダイオードを用いることで還流電流を流すことが可能となる。

【0004】

しかし、バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴのオン抵抗が増大するという問題が生ずる。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。例えば、ＭＯＳＦＥＴに内蔵ダイオードとしてユニポーラ動作するＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ（ＳＢＤ）を設けることで、炭化珪素層中の積層欠陥の抑制が可能となる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０２０－４７６８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、信頼性が向上する半導体装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、前記第１の面に接する第１の領域を含む第１導電形の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、前記炭化珪素層の前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、前記炭化珪素層の前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第３の炭化珪素領域及び前記第４の炭化珪素領域に接する第１の部分と、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第１の方向に設けられ、前記第１の領域に接する第２の部分と、を含む第１の電極と、前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、を備え、前記第１の部分は前記金属シリサイド層を含み、前記第１の面において前記第４の炭化珪素領域は前記第１の領域を囲む。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態の半導体装置の模式断面図。

【図2】第１の実施形態の半導体装置の模式断面図。

【図3】第１の実施形態の半導体装置の模式上面図。

【図4】第１の実施形態の半導体装置の拡大模式断面図。

【図5】第１の実施形態の半導体装置の拡大模式断面図。

【図6】第１の実施形態の半導体装置の拡大模式断面図。

【図7】第１の実施形態の半導体装置の拡大模式上面図。

【図8】第１の実施形態の半導体装置の等価回路図。

【図9】第１の実施形態の比較例の半導体装置の模式断面図。

【図10】第１の実施形態の比較例の半導体装置の模式上面図。

【図11】第２の実施形態の半導体装置の模式断面図。

【図12】第２の実施形態の半導体装置の模式上面図。

【図13】第２の実施形態の半導体装置の拡大模式断面図。

【図14】第２の実施形態の半導体装置の拡大模式断面図。

【図15】第２の実施形態の半導体装置の拡大模式上面図。

【図16】第２の実施形態の半導体装置の第１の変形例の拡大模式上面図。

【図17】第２の実施形態の半導体装置の第２の変形例の拡大模式上面図。

【図18】第３の実施形態の半導体装置のチップレイアウトを示す図。

【図19】第３の実施形態の半導体装置の模式上面図。

【図20】第３の実施形態の半導体装置の模式断面図。

【図21】第３の実施形態の半導体装置の模式断面図。

【図22】第３の実施形態の比較例の半導体装置の模式上面図。

【図23】第３の実施形態の比較例の半導体装置の模式断面図。

【図24】第４の実施形態の半導体装置のチップレイアウトを示す図。

【図25】第４の実施形態の半導体装置の模式上面図。

【図26】第４の実施形態の半導体装置の模式断面図。

【図27】第４の実施形態の比較例の半導体装置の模式上面図。

【図28】第４の実施形態の比較例の半導体装置の模式断面図。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。

【0010】

また、以下の説明において、ｎ^＋、ｎ、ｎ^－及び、ｐ^＋、ｐ、ｐ^－の表記がある場合、それらの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ^－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ^－はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ^＋形、ｎ^－形を単にｎ形、ｐ^＋形、ｐ^－形を単にｐ形と記載する場合もある。

【0011】

不純物濃度は、例えば、ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭの画像やＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。また、絶縁層の厚さ等は、例えば、ＳＩＭＳ、ＳＥＭ、又はＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。

【0012】

なお、本明細書中でｐ形の炭化珪素領域の「ｐ形不純物濃度」とは、当該領域のｐ形不純物濃度から当該領域のｎ形不純物濃度を引いた正味（ｎｅｔ）のｐ形不純物濃度を意味する。また、ｎ形の炭化珪素領域の「ｎ形不純物濃度」とは、当該領域のｎ形不純物濃度から当該領域のｐ形不純物濃度を引いた正味（ｎｅｔ）のｎ形不純物濃度を意味する。

【0013】

また、明細書中に別段の記述がない限り特定の領域の不純物濃度とは、当該領域の最大不純物濃度を意味するものとする。

【0014】

（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１の面に接する第１の領域を含む第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の面の側に設けられ、第１の面に平行な第１の方向に延び、第１の面において第２の炭化珪素領域と対向した第１のゲート電極と、炭化珪素層の第１の面の側に設けられ、第１の方向に延び、第１のゲート電極に対し第１の面に平行で第１の方向に垂直な第２の方向に設けられ、第１の面において第２の炭化珪素領域と対向した第２のゲート電極と、第２の炭化珪素領域と第１のゲート電極との間に設けられた第１のゲート絶縁層と、第２の炭化珪素領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極であって、第１のゲート電極と第２のゲート電極との間に設けられ、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第１の方向に設けられ、第１の領域に接する第２の部分と、を含む第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。

【0015】

第１の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ１００である。第１の実施形態のＭＯＳＦＥＴ１００は、例えば、ボディ領域とソース領域をイオン注入で形成する、ＤｏｕｂｌｅＩｍｐｌａｎｔａｔｉｏｎＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、第１の実施形態のＭＯＳＦＥＴ１００は、内蔵ダイオードとしてＳＢＤを備える。

【0016】

以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。ＭＯＳＦＥＴ１００は、電子をキャリアとする縦型のｎチャネル形のＭＯＳＦＥＴである。

【0017】

図１及び図２は、第１の実施形態の半導体装置の模式断面図である。図３は、第１の実施形態の半導体装置の模式上面図である。図３は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図１は、図３のＡＡ’断面図である。図２は、図３のＢＢ’断面図である。

【0018】

図４、図５、及び図６は、第１の実施形態の半導体装置の拡大模式断面図である。図７は、第１の実施形態の半導体装置の拡大模式上面図である。図７は、炭化珪素層の表面の半導体領域のパターンを示す図である。図４は、図７のＣＣ’断面図である。図５は、図７のＤＤ’断面図である。図６は、図７のＥＥ’断面図である。

【0019】

ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。ソース電極１２は、金属シリサイド層１２ｓ及びメタル層１２ｍを含む。ソース電極１２は、コンタクト電極部分１２ｘ、ダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘは、第１のコンタクト電極部分１２ｘ１（第１の部分）及び第２のコンタクト電極部分１２ｘ２（第３の部分）を含む。ダイオード電極部分１２ｙは、第１のダイオード電極部分１２ｙ１（第２の部分）及び第２のダイオード電極部分１２ｙ２を含む（第４の部分）を含む。ゲート絶縁層１６は、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、及び第３のゲート絶縁層１６ｃを含む。ゲート電極１８は、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、及び第３のゲート電極１８ｃを含む。

【0020】

炭化珪素層１０の中には、ｎ^＋形のドレイン領域２２、ｎ^－形のドリフト領域２４（第１の炭化珪素領域）、ｐ形のボディ領域２６、ｐ^＋形のボディコンタクト領域２８、ｎ^＋形のソース領域３０を含む。ｐ形のボディ領域２６は、ｐ形の第１のボディ領域２６ａ（第２の炭化珪素領域）及びｐ形の第２のボディ領域２６ｂ（第５の炭化珪素領域）を含む。ｐ^＋形のボディコンタクト領域２８は、ｐ^＋形の第１のボディコンタクト領域２８ａ（第３の炭化珪素領域）及びｐ^＋形の第２のボディコンタクト領域２８ｂ（第６の炭化珪素領域）を含む。ｎ^＋形のソース領域３０は、ｎ^＋形の第１のソース領域３０ａ（第４の炭化珪素領域）及びｎ^＋形の第２のソース領域３０ｂ（第７の炭化珪素領域）を含む。

【0021】

ドリフト領域２４は、ＪＢＳ領域２４ｘを含む。ＪＢＳ領域２４ｘは、第１のＪＢＳ領域２４ｘ１（第１の領域）、及び、第２のＪＢＳ領域２４ｘ２（第２の領域）を含む。なお、ＪＢＳは、ＪｕｎｃｔｉｏｎＢａｒｒｉｅｒＳｃｈｏｔｋｋｙの省略形である。

【0022】

ソース電極１２は、第１の電極の一例である。第１のコンタクト電極部分１２ｘ１は第１の部分の一例である。第２のコンタクト電極部分１２ｘ２は、第３の部分の一例である。第１のダイオード電極部分１２ｙ１は、第２の部分の一例である。第２のダイオード電極部分１２ｙ２は、第４の部分の一例である。ドレイン電極１４は、第２の電極の一例である。ドリフト領域２４は、第１の炭化珪素領域の一例である。第１のＪＢＳ領域２４ｘ１は、第１の領域の一例である。第２のＪＢＳ領域２４ｘ２は、第２の領域の一例である。第１のボディ領域２６ａは、第２の炭化珪素領域の一例である。第１のボディコンタクト領域２８ａは、第３の炭化珪素領域の一例である。第１のソース領域３０ａは、第４の炭化珪素領域の一例である。第２のボディ領域２６ｂは、第５の炭化珪素領域の一例である。第２のボディコンタクト領域２８ｂは、第６の炭化珪素領域の一例である。第２のソース領域３０ｂは、第７の炭化珪素領域の一例である。

【0023】

炭化珪素層１０は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。

【0024】

炭化珪素層１０は、第１の面（図１中“Ｆ１”）と第２の面（図１中“Ｆ２”）とを備える。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面と称する場合がある。第１の面Ｆ１は、炭化珪素層１０のソース電極１２側に位置する。また、第２の面Ｆ２は、炭化珪素層１０のドレイン電極１４側に位置する。第１の面Ｆ１と第２の面Ｆ２は対向する。なお、以下、「深さ」とは、第１の面を基準として第２の面に向かう方向の深さを意味する。

【0025】

第１の方向及び第２の方向には、第１の面Ｆ１に平行である。第２の方向は、第１の方向に垂直である。

【0026】

第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。

【0027】

ｎ^＋形のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドレイン領域２２のｎ形不純物濃度は、例えば、１×１０^１８ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0028】

ｎ^－形のドリフト領域２４は、ドレイン領域２２と第１の面Ｆ１との間に設けられる。ｎ^－形のドリフト領域２４は、ソース電極１２とドレイン電極１４との間に設けられる。ｎ^－形のドリフト領域２４は、ゲート電極１８とドレイン電極１４との間に設けられる。

【0029】

ｎ^－形のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドリフト領域２４のｎ形不純物濃度は、ドレイン領域２２のｎ形不純物濃度よりも低い。ドリフト領域２４のｎ形不純物濃度は、例えば、４×１０^１４ｃｍ^－３以上１×１０^１７ｃｍ^－３以下である。ドリフト領域２４の厚さは、例えば、３μｍ以上１５０μｍ以下である。

【0030】

ｎ^－形のドリフト領域２４は、ＪＢＳ領域２４ｘを含む。ＪＢＳ領域２４ｘは、第１のＪＢＳ領域２４ｘ１（第１の領域）、及び、第２のＪＢＳ領域２４ｘ２（第２の領域）を含む。

【0031】

ＪＢＳ領域２４ｘは、第１の面Ｆ１に接する。ＪＢＳ領域２４ｘは、ボディ領域２６に囲まれる。例えば、第１のＪＢＳ領域２４ｘ１は、第１のボディ領域２６ａに囲まれる。例えば、第２のＪＢＳ領域２４ｘ２は、第２のボディ領域２６ｂに囲まれる。

【0032】

ＪＢＳ領域２４ｘは、ソース電極１２のダイオード電極部分１２ｙに接する。例えば、第１のＪＢＳ領域２４ｘ１は、第１のダイオード電極部分１２ｙ１に接する。例えば、第２のＪＢＳ領域２４ｘ２は、第２のダイオード電極部分１２ｙ２に接する。ＪＢＳ領域２４ｘは、ＳＢＤのカソード領域として機能する。

【0033】

ｐ形のボディ領域２６は、ドリフト領域２４と第１の面Ｆ１との間に設けられる。ボディ領域２６は、第１の方向に延びる。ボディ領域２６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。

【0034】

第１のボディ領域２６ａは、ドリフト領域２４と第１の面Ｆ１との間に設けられる。第２のボディ領域２６ｂは、ドリフト領域２４と第１の面Ｆ１との間に設けられる。第２のボディ領域２６ｂは、第１のボディ領域２６ａに対し、第２の方向に離間する。

【0035】

ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディ領域２６のｐ形不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。

【0036】

ボディ領域２６の深さは、例えば、５００ｎｍ以上９００ｎｍ以下である。

【0037】

ボディ領域２６は、ソース電極１２に電気的に接続される。ボディ領域２６は、ソース電極１２の電位に固定される。

【0038】

ボディ領域２６の一部は第１の面Ｆ１に接する。ボディ領域２６の一部はゲート電極１８に対向する。ボディ領域２６の一部は、ＭＯＳＦＥＴ１００のチャネル領域となる。ボディ領域２６の一部とゲート電極１８との間に、ゲート絶縁層１６が挟まれる。

【0039】

ｐ^＋形のボディコンタクト領域２８は、ボディ領域２６と第１の面Ｆ１との間に設けられる。ボディコンタクト領域２８は、ボディ領域２６とソース電極１２のコンタクト電極部分１２ｘとの間に設けられる。

【0040】

第１のボディコンタクト領域２８ａは、第１のボディ領域２６ａと第１の面Ｆ１との間に設けられる。第１のボディコンタクト領域２８ａは、第１のボディ領域２６ａと第１のコンタクト電極部分１２ｘ１との間に設けられる。

【0041】

第２のボディコンタクト領域２８ｂは、第２のボディ領域２６ｂと第１の面Ｆ１との間に設けられる。第２のボディコンタクト領域２８ｂは、第２のボディ領域２６ｂと第２のコンタクト電極部分１２ｘ２との間に設けられる。

【0042】

ボディコンタクト領域２８のｐ形不純物濃度は、ボディ領域２６のｐ形不純物濃度よりも高い。

【0043】

ボディコンタクト領域２８は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディコンタクト領域２８のｐ形不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上５×１０^２１ｃｍ^－３以下である。

【0044】

ボディコンタクト領域２８の深さは、例えば、２００ｎｍ以上５００ｎｍ以下である。

【0045】

ボディコンタクト領域２８は、ソース電極１２に接する。ボディコンタクト領域２８は、ソース電極１２に電気的に接続される。ボディコンタクト領域２８と、ソース電極１２との間のコンタクトは、例えば、オーミックコンタクトである。ボディコンタクト領域２８は、ソース電極１２の電位に固定される。

【0046】

ボディコンタクト領域２８は、ソース電極１２のコンタクト電極部分１２ｘに接する。第１のボディコンタクト領域２８ａは、第１のコンタクト電極部分１２ｘ１に接する。第２のボディコンタクト領域２８ｂは、第２のコンタクト電極部分１２ｘ２に接する。

【0047】

ｎ^＋形のソース領域３０は、ボディ領域２６と第１の面Ｆ１との間に設けられる。ｎ^＋形のソース領域３０は、例えば、ボディコンタクト領域２８と第１の面Ｆ１との間に設けられる。

【0048】

第１のソース領域３０ａは、第１のボディ領域２６ａと第１の面Ｆ１との間に設けられる。第１のソース領域３０ａは、例えば、第１のボディコンタクト領域２８ａと第１の面Ｆ１との間に設けられる。

【0049】

第２のソース領域３０ｂは、第２のボディ領域２６ｂと第１の面Ｆ１との間に設けられる。第２のソース領域３０ｂは、例えば、第２のボディコンタクト領域２８ｂと第１の面Ｆ１との間に設けられる。

【0050】

ソース領域３０は、例えば、リン（Ｐ）又は窒素（Ｎ）をｎ形不純物として含む。ソース領域３０のｎ形不純物濃度は、ドリフト領域２４のｎ形不純物濃度よりも高い。

【0051】

ソース領域３０のｎ形不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上５×１０^２１ｃｍ^－３以下である。ソース領域３０の深さは、ボディ領域２６の深さよりも浅い。ソース領域３０の深さは、例えば、８０ｎｍ以上２００ｎｍ以下である。

【0052】

ソース領域３０は、ソース電極１２に接する。ソース領域３０は、ソース電極１２に電気的に接続される。ソース領域３０とソース電極１２との間のコンタクトは、例えば、オーミックコンタクトである。ソース領域３０は、ソース電極１２の電位に固定される。

【0053】

ソース領域３０は、ソース電極１２のコンタクト電極部分１２ｘに接する。第１のソース領域３０ａは、第１のコンタクト電極部分１２ｘ１に接する。第２のソース領域３０ｂは、第２のコンタクト電極部分１２ｘ２に接する。

【0054】

ゲート電極１８は、炭化珪素層１０の第１の面Ｆ１の側に設けられる。ゲート電極１８は、第１の方向に延びる。複数のゲート電極１８が、第２の方向に、互いに並行に配置される。ゲート電極１８は、第１の面Ｆ１においてボディ領域２６と対向する。

【0055】

第１のゲート電極１８ａは、第１の方向に延びる。第１のゲート電極１８ａは、第１の面Ｆ１において第１のボディ領域２６ａと対向する。

【0056】

第２のゲート電極１８ｂは、第１の方向に延びる。第２のゲート電極１８ｂは、第１のゲート電極１８ａに対し、第２の方向に設けられる。第２のゲート電極１８ｂは、第１の面Ｆ１において第１のボディ領域２６ａ及び第２のボディ領域２６ｂと対向する。

【0057】

第３のゲート電極１８ｃは、第１の方向に延びる。第３のゲート電極１８ｃは、第２のゲート電極１８ｂに対し、第２の方向に設けられる。第１のゲート電極１８ａと第３のゲート電極１８ｃとの間に、第２のゲート電極１８ｂが設けられる。第３のゲート電極１８ｃは、第１の面Ｆ１において第２のボディ領域２６ｂと対向する。

【0058】

ゲート電極１８は、導電層である。ゲート電極１８は、例えば、ｐ形不純物又はｎ形不純物を含む多結晶質シリコンである。

【0059】

ゲート絶縁層１６は、ゲート電極１８とボディ領域２６との間に設けられる。第１のゲート絶縁層１６ａは、第１のゲート電極１８ａと第１のボディ領域２６ａとの間に設けられる。第２のゲート絶縁層１６ｂは、第２のゲート電極１８ｂと第１のボディ領域２６ａとの間に設けられる。第２のゲート絶縁層１６ｂは、第２のゲート電極１８ｂと第２のボディ領域２６ｂとの間に設けられる。第３のゲート絶縁層１６ｃは、第３のゲート電極１８ｃと第２のボディ領域２６ｂとの間に設けられる。

【0060】

ゲート絶縁層１６は、例えば、酸化シリコンを含む。ゲート絶縁層１６は、例えば、酸化シリコン層を含む。ゲート絶縁層１６には、例えば、高誘電率絶縁材料を適用することも可能である。また、ゲート絶縁層１６には、例えば、酸化シリコン層と高誘電率絶縁層との積層構造を適用することも可能である。

【0061】

ゲート絶縁層１６の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。

【0062】

層間絶縁層２０は、ゲート電極１８上に設けられる。層間絶縁層２０は、ゲート電極１８とソース電極１２との間に設けられる。

【0063】

層間絶縁層２０は、ゲート電極１８とソース電極１２を電気的に分離する。層間絶縁層２０は、例えば、酸化シリコンを含む。層間絶縁層２０は、例えば、酸化シリコン層である。

【0064】

ソース電極１２は、炭化珪素層１０の第１の面Ｆ１の側に設けられる。ソース電極１２は、炭化珪素層１０に接する。ソース電極１２は、ボディコンタクト領域２８及びソース領域３０に接する。

【0065】

ソース電極１２は、コンタクト電極部分１２ｘ及びダイオード電極部分１２ｙを含む。

【0066】

コンタクト電極部分１２ｘは、２本のゲート電極１８の間に設けられる。コンタクト電極部分１２ｘは、ボディコンタクト領域２８及びソース領域３０に接する。

【0067】

例えば、コンタクト電極部分１２ｘとボディコンタクト領域２８との界面は、第１の面Ｆ１に垂直な第３の方向において、第１の面Ｆ１よりも第２の面Ｆ２の側に位置する。例えば、コンタクト電極部分１２ｘは、第２の方向において、ソース領域３０に接する。

【0068】

第１のコンタクト電極部分１２ｘ１は、第１のゲート電極１８ａと第２のゲート電極１８ｂとの間に設けられる。第１のコンタクト電極部分１２ｘ１は、第１のボディコンタクト領域２８ａ及び第１のソース領域３０ａに接する。

【0069】

例えば、第１のコンタクト電極部分１２ｘ１と第１のボディコンタクト領域２８ａとの界面は、第１の面Ｆ１に垂直な第３の方向において、第１の面Ｆ１よりも第２の面Ｆ２の側に位置する。例えば、第１のコンタクト電極部分１２ｘ１は、第２の方向において、第１のソース領域３０ａに接する。

【0070】

第２のコンタクト電極部分１２ｘ２は、第２のゲート電極１８ｂと第３のゲート電極１８ｃとの間に設けられる。第２のコンタクト電極部分１２ｘ２は、第２のボディコンタクト領域２８ｂ及び第２のソース領域３０ｂに接する。

【0071】

例えば、第２のコンタクト電極部分１２ｘ２と第２のボディコンタクト領域２８ｂとの界面は、第１の面Ｆ１に垂直な第３の方向において、第１の面Ｆ１よりも第２の面Ｆ２の側に位置する。例えば、第２のコンタクト電極部分１２ｘ２は、第２の方向において、第２のソース領域３０ｂに接する。

【0072】

ダイオード電極部分１２ｙは、２本のゲート電極１８の間に設けられる。ダイオード電極部分１２ｙは、コンタクト電極部分１２ｘの第１の方向に設けられる。

【0073】

コンタクト電極部分１２ｘとダイオード電極部分１２ｙは、同じ２本のゲート電極１８の間に、第１の方向に交互に繰り返し配置される。

【0074】

ダイオード電極部分１２ｙは、ドリフト領域２４のＪＢＳ領域２４ｘに接する。ダイオード電極部分１２ｙは、ＳＢＤのアノード電極として機能する。

【0075】

第１のダイオード電極部分１２ｙ１は、第１のゲート電極１８ａと第２のゲート電極１８ｂの間に設けられる。第１のダイオード電極部分１２ｙ１は、第１のコンタクト電極部分１２ｘ１の第１の方向に設けられる。第１のダイオード電極部分１２ｙ１は、ドリフト領域２４の第１のＪＢＳ領域２４ｘ１に接する。

【0076】

第２のダイオード電極部分１２ｙ２は、第２のゲート電極１８ｂと第３のゲート電極１８ｃの間に設けられる。第２のダイオード電極部分１２ｙ２は、第２のコンタクト電極部分１２ｘ２の第１の方向に設けられる。第２のダイオード電極部分１２ｙ２は、ドリフト領域２４の第２のＪＢＳ領域２４ｘ２に接する。

【0077】

ソース電極１２は、金属シリサイド層１２ｓとメタル層１２ｍを含む。金属シリサイド層１２ｓは、炭化珪素層１０とメタル層１２ｍとの間に設けられる。

【0078】

金属シリサイド層１２ｓは、ボディコンタクト領域２８に接する。金属シリサイド層１２ｓは、ソース領域３０に接する。

【0079】

金属シリサイド層１２ｓは、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、又はコバルト（Ｃｏ）を含む。金属シリサイド層１２ｓは、例えば、ニッケルシリサイド層、チタンシリサイド層、又は、コバルトシリサイド層である。

【0080】

メタル層１２ｍは、金属を含む。メタル層１２ｍは、例えば、バリアメタル膜と金属膜との積層構造を備える。

【0081】

バリアメタル膜は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、又は、タンタル（Ｔａ）を含む。バリアメタル膜は、例えば、チタン膜、窒化チタン膜、窒化タングステン膜、又は、窒化タンタル膜である。

【0082】

金属膜は、例えば、アルミニウム（Ａｌ）を含む。金属膜は、例えば、アルミニウム膜である。

【0083】

コンタクト電極部分１２ｘは、金属シリサイド層１２ｓを含む。第１のコンタクト電極部分１２ｘ１は、金属シリサイド層１２ｓを含む。第２のコンタクト電極部分１２ｘ２は、金属シリサイド層１２ｓを含む。

【0084】

コンタクト電極部分１２ｘが金属シリサイド層１２ｓを含むことで、ソース電極１２とボディコンタクト領域２８との間、及び、ソース電極１２とソース領域３０との間がオーミック接触となる。

【0085】

ダイオード電極部分１２ｙは、例えば、バリアメタル膜を含む。第１のダイオード電極部分１２ｙ１は、例えば、バリアメタル膜を含む。第２のダイオード電極部分１２ｙ２は、例えば、バリアメタル膜を含む。

【0086】

例えば、ダイオード電極部分１２ｙがバリアメタル膜を含むことで、ソース電極１２とＪＢＳ領域２４ｘとの間がショットキー接触となる。

【0087】

ドレイン電極１４は、炭化珪素層１０の第２の面Ｆ２側に設けられる。ドレイン電極１４は、炭化珪素層１０の第２の面Ｆ２上に設けられる。ドレイン電極１４は、第２の面Ｆ２に接する。

【0088】

ドレイン電極１４は、例えば、金属又は金属半導体化合物を含む。ドレイン電極１４は、例えば、ニッケルシリサイド層、チタン層、ニッケル層、銀層、又は金層を含む。

【0089】

ドレイン電極１４は、ドレイン領域２２に電気的に接続される。ドレイン電極１４は、例えば、ドレイン領域２２に接する。

【0090】

次に、第１の実施形態のＭＯＳＦＥＴ１００の作用及び効果について説明する。

【0091】

図８は、第１の実施形態の半導体装置の等価回路図である。ＭＯＳＦＥＴ１００では、ソース電極１２とドレイン電極１４との間に、トランジスタに並列にｐｎダイオードとＳＢＤとが内蔵ダイオードとして接続される。ボディ領域２６がｐｎ接合ダイオードのアノード領域であり、ドリフト領域２４がｐｎ接合ダイオードのカソード領域である。また、ソース電極１２がＳＢＤのアノード電極であり、ＪＢＳ領域２４ｘがＳＢＤのカソード領域となる。

【0092】

例えば、ＭＯＳＦＥＴ１００が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ１００のオフ時に、誘導性負荷に起因する誘導電流により、ソース電極１２にドレイン電極１４に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向電流が流れる。この状態は、逆導通状態とも称される。

【0093】

仮にＭＯＳＦＥＴがＳＢＤを備えない場合、ｐｎ接合ダイオードに順方向電流が流れる。ｐｎ接合ダイオードはバイポーラ動作をする。バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴのオン抵抗が増大するという問題が生ずる。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。

【0094】

ＭＯＳＦＥＴ１００は、ＳＢＤを備える。ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、ｐｎ接合ダイオードに先立ち、ＳＢＤに順方向電流が流れる。

【0095】

ＳＢＤの順方向電圧（Ｖｆ）は、例えば、１．０Ｖ以上２．０Ｖ未満である。ｐｎ接合ダイオードの順方向電圧（Ｖｆ）は、例えば、２．０Ｖ以上３．０Ｖ以下である。

【0096】

ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、ＭＯＳＦＥＴ１００のオン抵抗の増大が抑制される。よって、ＭＯＳＦＥＴ１００の信頼性が向上する。

【0097】

図９は、第１の実施形態の比較例の半導体装置の模式断面図である。図９は、第１の実施形態の図１及び図２に対応する図である。図１０は、第１の実施形態の比較例の半導体装置の模式上面図である。図１０は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図１０は、第１の実施形態の図３に対応する図である。図９は、図１０のＡＡ’断面図である。

【0098】

比較例の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ９００である。比較例のＭＯＳＦＥＴ９００は、ＤＩＭＯＳＦＥＴである。また、比較例のＭＯＳＦＥＴ９００は、内蔵ダイオードとしてＳＢＤを備える。

【0099】

比較例のＭＯＳＦＥＴ９００は、隣り合う２本のゲート電極１８の間には、コンタクト電極部分１２ｘ又はダイオード電極部分１２ｙのいずれか一方しか存在しない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。２本のゲート電極１８の間でコンタクト電極部分１２ｘは、第１の方向に延びる。２本のゲート電極１８の間でダイオード電極部分１２ｙは、第１の方向に延びる。

【0100】

比較例のＭＯＳＦＥＴ９００において、トランジスタとＳＢＤとの比率を変化させようとする場合、すなわち、コンタクト電極部分１２ｘとダイオード電極部分１２ｙの比率を変化させようとする場合、隣り合うＳＢＤの間に挟むゲート電極１８の本数を変える。例えば、ＳＢＤの比率を下げようとする場合、隣り合うＳＢＤの間のゲート電極１８の本数を２本から３本、あるいは３本から４本というように、ゲート電極１８の本数を増やす方向に変化させる。このため、トランジスタとＳＢＤの比率の設計の自由度が小さくなる。

【0101】

また、ＳＢＤを内蔵するＭＯＳＦＥＴでは、ＳＢＤが順バイアスされた際に、ＳＢＤに流れる電流が、ボディ領域２６の底部を流れることにより、ボディ領域２６とドリフト領域２４との間のｐｎ接合に加わる電圧の上昇を抑制している。ｐｎ接合に加わる電圧の上昇を抑制することで、ｐｎ接合ダイオードがオンすることを抑制する。ｐｎ接合ダイオードがオンすることを抑制することで、ボディ領域２６からドリフト領域２４に正孔が注入されることを抑制している。ドリフト領域２４に注入される正孔を抑制することで、炭化珪素層中の積層欠陥の成長を抑制し、信頼性の低下を抑制している。

【0102】

ＳＢＤからボディ領域２６への距離が離れると、ｐｎ接合に加わる電圧の上昇が十分抑制できず、ｐｎ接合ダイオードがオンしやすくなる。したがって、信頼性の低下が生じるおそれがある。

【0103】

比較例のＭＯＳＦＥＴ９００では、特に、ＳＢＤの比率を下げるために、隣り合うＳＢＤの間に挟むゲート電極１８の本数を増やすと、ＳＢＤからボディ領域２６の距離が極めて大きくなる。したがって、ＭＯＳＦＥＴ９００では、ｐｎ接合ダイオードがオンし、信頼性が低下することが懸念される。

【0104】

第１の実施形態のＭＯＳＦＥＴ１００は、コンタクト電極部分１２ｘとダイオード電極部分１２ｙが、同じ２本のゲート電極１８の間に、第１の方向に交互に繰り返し配置される。第１の実施形態のＭＯＳＦＥＴ１００において、トランジスタとＳＢＤとの比率を変化させようとする場合、第１の方向のコンタクト電極部分１２ｘとダイオード電極部分１２ｙの比率を変える。コンタクト電極部分１２ｘとダイオード電極部分１２ｙの比率は、任意の比率にすることが可能である。したがって、比較例のＭＯＳＦＥＴ９００と比較して、トランジスタとＳＢＤの比率の設計の自由度が大きくなる。

【0105】

また、第１の実施形態のＭＯＳＦＥＴ１００は、コンタクト電極部分１２ｘとダイオード電極部分１２ｙが、同じ２本のゲート電極１８の間に、第１の方向に交互に繰り返し配置される。したがって、比較例のＭＯＳＦＥＴ９００に比べ、ＳＢＤからボディ領域２６の距離を小さくすることが可能となる。よって、第１の実施形態のＭＯＳＦＥＴ１００は、比較例のＭＯＳＦＥＴ９００と比較して、信頼性が向上する。

【0106】

以上、第１の実施形態によれば、信頼性が向上するＭＯＳＦＥＴが実現する。

【0107】

（第２の実施形態）
第２の実施形態の半導体装置は、第２の部分の第２の方向に第３の部分が位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0108】

第２の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ２００である。第２の実施形態のＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。また、第２の実施形態のＭＯＳＦＥＴ２００は、内蔵ダイオードとしてＳＢＤを備える。

【0109】

図１１は、第２の実施形態の半導体装置の模式断面図である。図１２は、第２の実施形態の半導体装置の模式上面図である。図１２は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図１１は、図１２のＡＡ’断面図である。

【0110】

図１３及び図１４は、第２の実施形態の半導体装置の拡大模式断面図である。図１５は、第２の実施形態の半導体装置の拡大模式上面図である。図１５は、炭化珪素層の表面の半導体領域のパターンを示す図である。図１３は、図１５のＣＣ’断面図である。図１４は、図１５のＤＤ’断面図である。

【0111】

ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。ソース電極１２は、金属シリサイド層１２ｓ及びメタル層１２ｍを含む。ソース電極１２は、コンタクト電極部分１２ｘ、ダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘは、第１のコンタクト電極部分１２ｘ１（第１の部分）及び第２のコンタクト電極部分１２ｘ２（第３の部分）を含む。ダイオード電極部分１２ｙは、第１のダイオード電極部分１２ｙ１（第２の部分）及び第２のダイオード電極部分１２ｙ２を含む（第４の部分）を含む。ゲート絶縁層１６は、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、及び第３のゲート絶縁層１６ｃを含む。ゲート電極１８は、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、及び第３のゲート電極１８ｃを含む。

【0112】

【0113】

ドリフト領域２４は、ＪＢＳ領域２４ｘを含む。ＪＢＳ領域２４ｘは、第１のＪＢＳ領域２４ｘ１（第１の領域）、及び、第２のＪＢＳ領域２４ｘ２（第２の領域）を含む。

【0114】

【0115】

ＭＯＳＦＥＴ２００においては、ダイオード電極部分１２ｙの第２の方向にコンタクト電極部分１２ｘが位置する。例えば、第１のダイオード電極部分１２ｙ１の第２の方向に第２のコンタクト電極部分１２ｘ２が位置する。

【0116】

ＭＯＳＦＥＴ２００においては、ダイオード電極部分１２ｙとコンタクト電極部分１２ｘが第２の方向に隣り合う。コンタクト電極部分１２ｘとダイオード電極部分１２ｙの第１の方向の配置が、第２の方向に隣りあうコンタクト電極部分１２ｘとダイオード電極部分１２ｙの第１の方向の配置に対し、半周期ずれた配置となっている。

【0117】

例えば、第１の実施形態のＭＯＳＦＥＴ１００では、ダイオード電極部分１２ｙの第２の方向には、別のダイオード電極部分１２ｙが位置する。したがって、第２の方向にトランジスタ動作しない領域が連続している。

【0118】

第２の実施形態のＭＯＳＦＥＴ２００では、ダイオード電極部分１２ｙとコンタクト電極部分１２ｘが第２の方向に隣り合うことで、トランジスタ動作しないダイオード電極部分１２ｙの第２の方向に、トランジスタ動作する領域が設けられる。したがって、第１の実施形態のＭＯＳＦＥＴ１００と比較して、トランジスタのオン電流が流れる領域が分散され、ＭＯＳＦＥＴ２００のオン電流が増加する。

【0119】

（第１の変形例）
図１６は、第２の実施形態の半導体装置の第１の変形例の拡大模式上面図である。炭化珪素層の表面の半導体領域のパターンを示す図である。第２の実施形態の半導体装置の第１の変形例は、ＭＯＳＦＥＴ２１０である。

【0120】

ＭＯＳＦＥＴ２１０は、ＭＯＳＦＥＴ２００と同様、ダイオード電極部分１２ｙとコンタクト電極部分１２ｘが第２の方向に隣り合う。ＭＯＳＦＥＴ２１０は、ＭＯＳＦＥＴ２００に対し、コンタクト電極部分１２ｘとダイオード電極部分１２ｙの第１の方向の配置の周期のずれが異なる。第２の実施形態の半導体装置の第１の変形例のＭＯＳＦＥＴ２１０においても、オン電流が増加する。

【0121】

（第２の変形例）
図１７は、第２の実施形態の半導体装置の第２の変形例の拡大模式上面図である。炭化珪素層の表面の半導体領域のパターンを示す図である。第２の実施形態の半導体装置の第２の変形例は、ＭＯＳＦＥＴ２２０である。

【0122】

ＭＯＳＦＥＴ２２０は、ＭＯＳＦＥＴ２００と同様、ダイオード電極部分１２ｙとコンタクト電極部分１２ｘが第２の方向に隣り合う。ＭＯＳＦＥＴ２２０は、ＭＯＳＦＥＴ２００に対し、ダイオード電極部分１２ｙが設けられないゲート電極スペースが存在する点で異なる。第２の実施形態の半導体装置の第２の変形例のＭＯＳＦＥＴ２２０においても、オン電流が増加する。

【0123】

以上、第２の実施形態及び変形例によれば、信頼性が向上するＭＯＳＦＥＴが実現する。また、第２の実施形態及び変形例によれば、オン電流が増加するＭＯＳＦＥＴが実現する。

【0124】

（第３の実施形態）
第３の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１の面に接する第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第１導電形の第４の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域に対し第１の面に平行で第１の方向に垂直な第２の方向に離間した第２導電形の第５の炭化珪素領域と、第５の炭化珪素領域と第１の面との間に設けられ、第５の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第６の炭化珪素領域と、第５の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第１導電形の第７の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の面の側に設けられ、第１の面に平行な第１の方向に延び、第１の面において第２の炭化珪素領域と対向した第１のゲート電極と、炭化珪素層の第１の面の側に設けられ、第１の方向に延び、第１のゲート電極に対し第２の方向に設けられ、第１の面において第２の炭化珪素領域と対向した第２のゲート電極と、炭化珪素層の第１の面の側に設けられ、第１の方向に延び、第２のゲート電極に対し第２の方向に設けられ、第１のゲート電極との間に第２のゲート電極が設けられ、第１の面において、第５の炭化珪素領域と対向した第３のゲート電極と、第２の炭化珪素領域と第１のゲート電極との間に設けられた第１のゲート絶縁層と、第２の炭化珪素領域と第２のゲート電極との間、及び第５の炭化珪素領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、第５の炭化珪素領域と第３のゲート電極との間に設けられた第３のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極であって、第１のゲート電極と第２のゲート電極との間に設けられ、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第１の方向に設けられ、第１の面において第１の炭化珪素領域に接する少なくとも一つの第２の部分と、第２のゲート電極と第３のゲート電極との間に設けられ、第６の炭化珪素領域及び第７の炭化珪素領域に接する第３の部分と、第２のゲート電極と第３のゲート電極との間に設けられ、第３の部分の第１の方向に設けられ、第１の面において第１の炭化珪素領域に接する少なくとも一つの第４の部分と、を含む第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、第１のゲート電極の第１の方向に設けられ、第２の方向に延び、第１のゲート電極、第２のゲート電極、及び第３のゲート電極に接続され、第１のゲート電極と同一材料の導電層を、備え、炭化珪素層は、第１の炭化珪素領域と導電層との間に設けられ、第１の電極に電気的に接続された第２導電形の第８の炭化珪素領域を、更に含み、第１の電極は金属シリサイド層を更に含み、第１の電極は、導電層に最も近い少なくとも一つの第２の部分と導電層との間に、金属シリサイド層を含まず、第１の電極は、導電層に最も近い少なくとも一つの第４の部分と導電層との間に、金属シリサイド層を含まない。第３の実施形態の半導体装置は、素子領域と終端領域との間の境界領域の第１の電極の構造を規定する点で、第１の実施形態及び第２の実施形態の半導体装置と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については、一部記述を省略する場合がある。

【0125】

第３の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ３００である。第３の実施形態のＭＯＳＦＥＴ３００は、ＤＩＭＯＳＦＥＴである。また、第３の実施形態のＭＯＳＦＥＴ３００は、内蔵ダイオードとしてＳＢＤを備える。

【0126】

図１８（ａ）、図１８（ｂ）は、第３の実施形態の半導体装置のチップレイアウトを示す図である。

【0127】

図１８（ａ）は、ＭＯＳＦＥＴ３００のチップ上面図である。ＭＯＳＦＥＴ３００は、ソース電極１２、ゲート電極パッド１０１、及びゲート電極配線１０２を備える。ゲート電極配線１０２は、ゲート電極パッド１０１に接続される。

【0128】

ソース電極１２、ゲート電極パッド１０１、及びゲート電極配線１０２は、例えば、金属である。ソース電極１２、ゲート電極パッド１０１、及びゲート電極配線１０２は、同一材料で形成される。

【0129】

ＭＯＳＦＥＴ３００は、素子領域１０４及び終端領域１０５を含む。素子領域１０４には、トランジスタが設けられる。終端領域１０５は、素子領域１０４を囲む。終端領域１０５には、ＭＯＳＦＥＴ３００の耐圧を向上させる構造が設けられる。ＭＯＳＦＥＴ３００の耐圧を向上させる構造は、例えば、リサーフや、ガードリングである。

【0130】

図１８（ｂ）は、ＭＯＳＦＥＴ３００のゲート電極１８のパターンを示す図である。図１８（ｂ）は、ソース電極１２の下層に設けられるゲート電極１８のパターンを示す。

【0131】

ＭＯＳＦＥＴ３００は、複数のゲート電極１８、第１のゲート電極接続線１０６ａ（導電層）、第２のゲート電極接続線１０６ｂ、及び端部ゲート電極接続線１０７を備える。第１のゲート電極接続線１０６ａは、導電層の一例である。

【0132】

ゲート電極１８は、素子領域１０４に設けられる。ゲート電極１８は第１の方向に延びる。

【0133】

第１のゲート電極接続線１０６ａ、第２のゲート電極接続線１０６ｂ、及び端部ゲート電極接続線１０７は、終端領域１０５に設けられる。第１のゲート電極接続線１０６ａ及び第２のゲート電極接続線１０６ｂは、第１の方向に垂直な第２の方向に延びる。第１のゲート電極接続線１０６ａ及び第２のゲート電極接続線１０６ｂは、第１の方向において、ゲート電極１８に接続される。第１のゲート電極接続線１０６ａ及び第２のゲート電極接続線１０６ｂは、ゲート電極配線１０２に電気的に接続される。

【0134】

端部ゲート電極接続線１０７は、例えば、第１の方向において、第１のゲート電極接続線１０６ａ及び第２のゲート電極接続線１０６ｂに接続される。

【0135】

ゲート電極１８、第１のゲート電極接続線１０６ａ、第２のゲート電極接続線１０６ｂ、及び端部ゲート電極接続線１０７は、同一の材料で形成される。

【0136】

ゲート電極パッド１０１に印加されるゲート電圧が、ゲート電極１８に印加される。

【0137】

図１９は、第３の実施形態の半導体装置の模式上面図である。図１９は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図２０及び図２１は、第３の実施形態の半導体装置の模式断面図である。図２０は、図１９のＡＡ’断面図である。図２１は、図１９のＢＢ’断面図である。

【0138】

図１９、図２０、及び図２１は、ＭＯＳＦＥＴ３００の素子領域１０４と終端領域１０５の境界領域の構造を示す図である。図１９、図２０、及び図２１は、例えば、図１９（ｂ）の領域Ｘの構造を示す図である。

【0139】

なお、ＭＯＳＦＥＴ３００の素子領域１０４の構造は、例えば、第１の実施形態又は第２の実施形態の半導体装置と同様である。例えば、図１９（ｂ）の領域Ｚの構造は、第１の実施形態又は第２の実施形態の半導体装置と同様である。

【0140】

ＭＯＳＦＥＴ３００は、基板絶縁層５０を含む。基板絶縁層５０は、終端領域に設けられる。基板絶縁層５０は、第１のゲート電極接続線１０６ａと炭化珪素層１０との間に設けられる。基板絶縁層５０の厚さは、例えば、ゲート絶縁層１６の厚さよりも厚い。

【0141】

基板絶縁層５０は、例えば、酸化シリコンを含む。基板絶縁層５０は、例えば、酸化シリコン層である。

【0142】

ゲート電極１８は、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、及び第３のゲート電極１８ｃを含む。第１のゲート電極１８ａ、第２のゲート電極１８ｂ、及び第３のゲート電極１８ｃは、第１のゲート電極接続線１０６ａに接続される。

【0143】

第１のゲート電極接続線１０６ａの第１の方向の幅（図１９中のｗ１）は、ゲート電極１８の第２の方向の幅（図１９中のｗ１）よりも広い。

【0144】

ソース電極１２は、コンタクト電極部分１２ｘ、ダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘは、第１のコンタクト電極部分１２ｘ１（第１の部分）及び第２のコンタクト電極部分１２ｘ２（第３の部分）を含む。ダイオード電極部分１２ｙは、第１のダイオード電極部分１２ｙ１（第２の部分）及び第２のダイオード電極部分１２ｙ２を含む（第４の部分）を含む。

【0145】

ソース電極１２は、第１の電極の一例である。第１のコンタクト電極部分１２ｘ１は第１の部分の一例である。第２のコンタクト電極部分１２ｘ２は、第３の部分の一例である。第１のダイオード電極部分１２ｙ１は、第２の部分の一例である。第２のダイオード電極部分１２ｙ２は、第４の部分の一例である。

【0146】

炭化珪素層１０は、ｐ形の第１のリサーフ領域４０（第８の炭化珪素領域）を含む。第１のリサーフ領域４０は、第８の炭化珪素領域の一例である。

【0147】

第１のリサーフ領域４０は、第１のゲート電極接続線１０６ａとドリフト領域２４との間に設けられる。第１のリサーフ領域４０は、基板絶縁層５０とドリフト領域２４との間に設けられる。

【0148】

第１のリサーフ領域４０は、素子領域１０４の端部に加わる電界の強度を緩和し、ＭＯＳＦＥＴ３００の耐圧を向上させる機能を有する。

【0149】

第１のリサーフ領域４０は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第１のリサーフ領域４０のｐ形不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。

【0150】

第１のリサーフ領域４０の深さは、例えば、５００ｎｍ以上９００ｎｍ以下である。

【0151】

第１のリサーフ領域４０は、ソース電極１２に電気的に接続される。第１のリサーフ領域４０は、ソース電極１２の電位に固定される。

【0152】

第１のリサーフ領域４０の一部は第１の面Ｆ１に接する。第１のリサーフ領域４０の一部は第１のゲート電極接続線１０６ａに対向する。

【0153】

ＭＯＳＦＥＴ３００では、２本のゲート電極１８に挟まれるコンタクト電極部分１２ｘ及びダイオード電極部分１２ｙの中では、ダイオード電極部分１２ｙが第１のゲート電極接続線１０６ａに最も近い。言い換えれば、２本のゲート電極１８に挟まれるダイオード電極部分１２ｙの中で、第１のゲート電極接続線１０６ａに最も近いダイオード電極部分１２ｙと、第１のゲート電極接続線１０６ａとの間には、コンタクト電極部分１２ｘが設けられない。言い換えれば、ソース電極１２は、第１のゲート電極接続線１０６ａに最も近いダイオード電極部分１２ｙと第１のゲート電極接続線１０６ａとの間に、金属シリサイド層１２ｓを含まない。

【0154】

例えば、第１のゲート電極１８ａと第２のゲート電極１８ｂとの間に設けられる第１のコンタクト電極部分１２ｘ１及び第１のダイオード電極部分１２ｙ１の中で、第１のダイオード電極部分１２ｙ１が第１のゲート電極接続線１０６ａに最も近い。第１のゲート電極１８ａと第２のゲート電極１８ｂの間に挟まれる第１のダイオード電極部分１２ｙ１の中で、第１のゲート電極接続線１０６ａに最も近い第１のダイオード電極部分１２ｙ１と、第１のゲート電極接続線１０６ａとの間には、第１のコンタクト電極部分１２ｘ１が設けられない。ソース電極１２は、第１のゲート電極接続線１０６ａに最も近い第１のダイオード電極部分１２ｙ１と第１のゲート電極接続線１０６ａとの間に、金属シリサイド層１２ｓを含まない。

【0155】

また、例えば、第２のゲート電極１８ｂと第３のゲート電極１８ｃとの間に設けられる第２のコンタクト電極部分１２ｘ２及び第２のダイオード電極部分１２ｙ２の中で、第２のダイオード電極部分１２ｙ２が第１のゲート電極接続線１０６ａに最も近い。第２のゲート電極１８ｂと第３のゲート電極１８ｃの間に挟まれる第２のダイオード電極部分１２ｙ２の中で、第１のゲート電極接続線１０６ａに最も近い第２のダイオード電極部分１２ｙ２と、第１のゲート電極接続線１０６ａとの間には、第２のコンタクト電極部分１２ｘ２が設けられない。ソース電極１２は、第１のゲート電極接続線１０６ａに最も近い第２のダイオード電極部分１２ｙ２と第１のゲート電極接続線１０６ａとの間に、金属シリサイド層１２ｓを含まない。

【0156】

次に、第３の実施形態の半導体装置の作用及び効果について説明する。

【0157】

図２２は、第３の実施形態の比較例の半導体装置の模式上面図である。図２２は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図２３は、第３の実施形態の比較例の半導体装置の模式断面図である。図２３は、図２２のＣＣ’断面図である。図２２は、第３の実施形態の図１９に対応する図である。図２３は、第３の実施形態の図２１に対応する図である。

【0158】

比較例の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ９０１である。

【0159】

比較例のＭＯＳＦＥＴ９０１は、２本のゲート電極１８に挟まれるコンタクト電極部分１２ｘ及びダイオード電極部分１２ｙの中で、コンタクト電極部分１２ｘが第１のゲート電極接続線１０６ａに最も近い場合がある点で、第３の実施形態のＭＯＳＦＥＴ３００と異なる。言い換えれば、２本のゲート電極１８に挟まれるダイオード電極部分１２ｙの中で、第１のゲート電極接続線１０６ａに最も近いダイオード電極部分１２ｙと、第１のゲート電極接続線１０６ａとの間に、コンタクト電極部分１２ｘが設けられる場合がある点で、第３の実施形態のＭＯＳＦＥＴ３００と異なる。言い換えれば、ソース電極１２は、第１のゲート電極接続線１０６ａに最も近いダイオード電極部分１２ｙと第１のゲート電極接続線１０６ａとの間に、金属シリサイド層１２ｓを含む場合がある点で、第３の実施形態のＭＯＳＦＥＴ３００と異なる。

【0160】

例えば、第２のゲート電極１８ｂと第３のゲート電極１８ｃとの間に設けられる第２のコンタクト電極部分１２ｘ２及び第２のダイオード電極部分１２ｙ２の中で、第２のコンタクト電極部分１２ｘ２が第１のゲート電極接続線１０６ａに最も近い。第２のゲート電極１８ｂと第３のゲート電極１８ｃの間に挟まれる第２のダイオード電極部分１２ｙ２の中で、第１のゲート電極接続線１０６ａに最も近い第２のダイオード電極部分１２ｙ２と、第１のゲート電極接続線１０６ａとの間に、第２のコンタクト電極部分１２ｘ２が設けられる。ソース電極１２は、第１のゲート電極接続線１０６ａに最も近い第２のダイオード電極部分１２ｙ２と第１のゲート電極接続線１０６ａとの間に、金属シリサイド層１２ｓを含む。

【0161】

ＳＢＤを内蔵するＭＯＳＦＥＴでは、ＳＢＤが順バイアスされた際に、ＳＢＤに流れる電流が、第１のリサーフ領域４０の底部を流れることにより、第１のリサーフ領域４０とドリフト領域２４との間のｐｎ接合に加わる電圧の上昇を抑制している。ｐｎ接合に加わる電圧の上昇を抑制することで、ｐｎ接合ダイオードがオンすることを抑制する。ｐｎ接合ダイオードがオンすることを抑制することで、ボディ領域２６からドリフト領域２４に正孔が注入されることを抑制している。ＳＢＤを内蔵するＭＯＳＦＥＴでは、ドリフト領域２４に注入される正孔を抑制することで、炭化珪素層中の積層欠陥の成長を抑制し、信頼性の低下を抑制している。

【0162】

ＳＢＤから第１のリサーフ領域４０への距離が離れると、ｐｎ接合に加わる電圧の上昇が十分抑制できず、ｐｎ接合ダイオードがオンしやすくなる。したがって、信頼性の低下が生じるおそれがある。

【0163】

比較例のＭＯＳＦＥＴ９０１では、ダイオード電極部分１２ｙと第１のゲート電極接続線１０６ａとの間に、コンタクト電極部分１２ｘが設けられる。したがって、ＳＢＤから第１のリサーフ領域４０の距離が大きくなる。あるいは、第１のリサーフ領域４０に近接するＳＢＤの面積が小さくなる。したがって、ｐｎ接合ダイオードがオンし、ＭＯＳＦＥＴ９０１の信頼性が低下することが懸念される。

【0164】

第３の実施形態のＭＯＳＦＥＴ３００では、ダイオード電極部分１２ｙと第１のゲート電極接続線１０６ａとの間に、コンタクト電極部分１２ｘが設けられない。したがって、ＳＢＤから第１のリサーフ領域４０の距離が比較例のＭＯＳＦＥＴ９０１に比べ、小さくなる。あるいは、第１のリサーフ領域４０に近接するＳＢＤの面積が大きくなる。したがって、ｐｎ接合ダイオードがオンすることが抑制される。よって、ＭＯＳＦＥＴ３００の信頼性が向上する。

【0165】

以上、第３の実施形態によれば、信頼性が向上するＭＯＳＦＥＴが実現する。

【0166】

（第４の実施形態）
第４の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１の面に接する第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１の面に接する第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の面の側に設けられ、第１の面に平行な第１の方向に延び、第１の面において第２の炭化珪素領域と対向した第１のゲート電極と、炭化珪素層の第１の面の側に設けられ、第１の面に平行な第１の方向に延び、第１のゲート電極に対し第１の面に平行で第１の方向に垂直な第２の方向に設けられ、第１の面において第２の炭化珪素領域と対向した第２のゲート電極と、第２の炭化珪素領域と第１のゲート電極との間に設けられた第１のゲート絶縁層と、第２の炭化珪素領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、炭化珪素層の第１の面の側に設けられた第１の電極であって、第１のゲート電極と第２のゲート電極との間に設けられ、第３の炭化珪素領域及び第４の炭化珪素領域に接する第１の部分と、第１のゲート電極と第２のゲート電極との間に設けられ、第１の部分の第１の方向に設けられ、第１の面において第１の炭化珪素領域に接する第２の部分と、を含む第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、第２のゲート電極の第２の方向に設けられ、第１の方向に延び、第２のゲート電極の第２の方向の幅よりも第２の方向の幅が大きく、第２のゲート電極と同一材料の導電層を、備え、炭化珪素層は、第１の炭化珪素領域と導電層との間に設けられ、第１の電極に電気的に接続された第２導電形の第５の炭化珪素領域を、更に含み、第１の電極は金属シリサイド層を更に含み、第１の電極は、第２のゲート電極と導電層との間に設けられ、炭化珪素層に接する第３の部分を更に含み、第３の部分は金属シリサイド層を含まない。第４の実施形態の半導体装置は、素子領域と終端領域との間の境界領域の第１の電極の構造を規定する点で、第１の実施形態及び第２の実施形態の半導体装置と異なる。また、第４の実施形態の半導体装置は、第３の実施形態と異なる位置の境界領域の第１の構造を規定する点で、第３の実施形態の半導体装置と異なる。以下、第１の実施形態、第２の実施形態、及び第３の実施形態と重複する内容については、一部記述を省略する場合がある。

【0167】

第４の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ４００である。第４の実施形態のＭＯＳＦＥＴ４００は、ＤＩＭＯＳＦＥＴである。また、第４の実施形態のＭＯＳＦＥＴ４００は、内蔵ダイオードとしてＳＢＤを備える。

【0168】

図２４（ａ）、図２４（ｂ）は、第４の実施形態の半導体装置のチップレイアウトを示す図である。図２４（ａ）、図２４（ｂ）は、第３の実施系形態の図１８（ａ）、図１８（ｂ）に対応する図である。

【0169】

図２４（ａ）は、ＭＯＳＦＥＴ４００のチップ上面図である。ＭＯＳＦＥＴ４００は、ソース電極１２、ゲート電極パッド１０１、及びゲート電極配線１０２を備える。ゲート電極配線１０２は、ゲート電極パッド１０１に接続される。

【0170】

ソース電極１２、ゲート電極パッド１０１、及びゲート電極配線１０２は、例えば、金属層である。ソース電極１２、ゲート電極パッド１０１、及びゲート電極配線１０２は、同一材料で形成される。

【0171】

ＭＯＳＦＥＴ４００は、素子領域１０４及び終端領域１０５を含む。素子領域１０４には、トランジスタが設けられる。終端領域１０５は、素子領域１０４を囲む。終端領域１０５には、ＭＯＳＦＥＴ４００の耐圧を向上させる構造が設けられる。ＭＯＳＦＥＴ４００の耐圧を向上させる構造は、例えば、リサーフや、ガードリングである。

【0172】

図２４（ｂ）は、ＭＯＳＦＥＴ４００のゲート電極１８のパターンを示す図である。図２４（ｂ）は、ソース電極１２の下層に設けられるゲート電極１８のパターンを示す。

【0173】

ＭＯＳＦＥＴ４００は、複数のゲート電極１８、第１のゲート電極接続線１０６ａ、第２のゲート電極接続線１０６ｂ、及び端部ゲート電極接続線１０７（導電層）を備える。端部ゲート電極接続線１０７は、導電層の一例である。

【0174】

ゲート電極１８は、素子領域１０４に設けられる。ゲート電極１８は第１の方向に延びる。

【0175】

【0176】

【0177】

【0178】

ゲート電極パッド１０１に印加されるゲート電圧が、ゲート電極１８に印加される。

【0179】

図２５は、第４の実施形態の半導体装置の模式上面図である。図２５は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図２６は、第４の実施形態の半導体装置の模式断面図である。図２６は、図２５のＡＡ’断面図である。

【0180】

図２５及び図２６は、ＭＯＳＦＥＴ４００の素子領域１０４と終端領域１０５の境界領域の構造を示す図である。図２５及び図２６は、例えば、図２４（ｂ）の領域Ｙの構造を示す図である。

【0181】

なお、ＭＯＳＦＥＴ４００の素子領域１０４の構造は、例えば、第１の実施形態又は第２の実施形態の半導体装置と同様である。例えば、図２５（ｂ）の領域Ｚの構造は、第１の実施形態又は第２の実施形態の半導体装置と同様である。

【0182】

ＭＯＳＦＥＴ４００は、基板絶縁層５０を含む。基板絶縁層５０は、終端領域に設けられる。基板絶縁層５０は、端部ゲート電極接続線１０７と炭化珪素層１０との間に設けられる。基板絶縁層５０の厚さは、例えば、ゲート絶縁層１６の厚さより厚い。

【0183】

基板絶縁層５０は、例えば、酸化シリコンを含む。基板絶縁層５０は、例えば、酸化シリコン層である。

【0184】

ゲート電極１８は、第１のゲート電極１８ａ及び第２のゲート電極１８ｂを含む。第１のゲート電極１８ａは、第２のゲート電極１８ｂの第１の方向に延びる。

【0185】

端部ゲート電極接続線１０７は、第１の方向に延びる。端部ゲート電極接続線１０７は、第２のゲート電極１８ｂの２の方向に設けられる。第１のゲート電極１８ａと端部ゲート電極接続線１０７との間に、第２のゲート電極１８ｂが設けられる。端部ゲート電極接続線１０７の第２の方向の幅（図２５中のｗ３）は、ゲート電極１８の第２の方向の幅（図２５中のｗ４）よりも大きい。

【0186】

ソース電極１２は、コンタクト電極部分１２ｘ、ダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘは、第１のコンタクト電極部分１２ｘ１（第１の部分）を含む。ダイオード電極部分１２ｙは、第１のダイオード電極部分１２ｙ１（第２の部分）及び第２のダイオード電極部分１２ｙ２（第３の部分）を含む。

【0187】

ソース電極１２は、第１の電極の一例である。第１のコンタクト電極部分１２ｘ１は第１の部分の一例である。第１のダイオード電極部分１２ｙ１は、第２の部分の一例である。第２のダイオード電極部分１２ｙ２は、第３の部分の一例である。

【0188】

第１のコンタクト電極部分１２ｘ１及び第１のダイオード電極部分１２ｙ１は、第１のゲート電極１８ａと第２のゲート電極１８ｂとの間に設けられる。第２のダイオード電極部分１２ｙ２は、第２のゲート電極１８ｂと端部ゲート電極接続線１０７との間に設けられる。

【0189】

第２のダイオード電極部分１２ｙ２は、第１の面Ｆ１において、炭化珪素層１０に接する。第２のダイオード電極部分１２ｙ２は、第１の面Ｆ１において、ドリフト領域２４に接する。

【0190】

第２のダイオード電極部分１２ｙ２の第１の方向の長さは、例えば、第１のダイオード電極部分１２ｙ１の第１の方向の長さよりも長い。

【0191】

炭化珪素層１０は、ｐ形の第２のリサーフ領域４２（第５の炭化珪素領域）を含む。第２のリサーフ領域４２は、第５の炭化珪素領域の一例である。

【0192】

第２のリサーフ領域４２は、端部ゲート電極接続線１０７とドリフト領域２４との間に設けられる。第２のリサーフ領域４２は、基板絶縁層５０とドリフト領域２４との間に設けられる。

【0193】

第２のリサーフ領域４２は、素子領域１０４の端部に加わる電界の強度を緩和し、ＭＯＳＦＥＴ４００の耐圧を向上させる機能を有する。

【0194】

第２のリサーフ領域４２は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第２のリサーフ領域４２のｐ形不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。

【0195】

第２のリサーフ領域４２の深さは、例えば、５００ｎｍ以上９００ｎｍ以下である。

【0196】

第２のリサーフ領域４２は、ソース電極１２に電気的に接続される。第１のリサーフ領域４０は、ソース電極１２の電位に固定される。

【0197】

第２のリサーフ領域４２の一部は第１の面Ｆ１に接する。第２のリサーフ領域４２の一部は端部ゲート電極接続線１０７に対向する。

【0198】

ＭＯＳＦＥＴ４００では、第２の方向の端部のゲート電極１８と端部ゲート電極接続線１０７に挟まれ、炭化珪素層１０に接するソース電極１２が、金属シリサイド層１２ｓを含まない。第２の方向の端部のゲート電極１８と端部ゲート電極接続線１０７に挟まれ、炭化珪素層１０に接するソース電極１２が、第１の方向の全ての部分に金属シリサイド層１２ｓを含まない。ＭＯＳＦＥＴ４００では、第２の方向の端部のゲート電極１８と端部ゲート電極接続線１０７に挟まれるソース電極１２は、例えば、ボディコンタクト領域２８及びソース領域３０のいずれにも接しない。第２の方向の端部のゲート電極１８と端部ゲート電極接続線１０７に挟まれるソース電極１２は、ドリフト領域２４に接する。

【0199】

例えば、第２の方向の端部の第２のゲート電極１８ｂと端部ゲート電極接続線１０７に挟まれ、ドリフト領域２４に接する第２のダイオード電極部分１２ｙ２は、金属シリサイド層１２ｓを含まない。

【0200】

次に、第４の実施形態の半導体装置の作用及び効果について説明する。

【0201】

図２７は、第４の実施形態の比較例の半導体装置の模式上面図である。図２７は、炭化珪素層の上面の、ゲート電極及びソース電極のパターンを示す模式図である。図２８は、第４の実施形態の比較例の半導体装置の模式断面図である。図２８は、図２７のＢＢ’断面図である。図２７は、第４の実施形態の図２５に対応する図である。図２８は、第４の実施形態の図２６に対応する図である。

【0202】

比較例の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ９０２である。

【0203】

比較例のＭＯＳＦＥＴ９０２は、第２の方向の端部のゲート電極１８と端部ゲート電極接続線１０７に挟まれ、炭化珪素層１０に接するソース電極１２が、金属シリサイド層１２ｓを含む点で、第４の実施形態のＭＯＳＦＥＴ４００と異なる。ＭＯＳＦＥＴ４００では、第２の方向の端部のゲート電極１８と端部ゲート電極接続線１０７に挟まれるソース電極１２の少なくとも一部は、ボディコンタクト領域２８及びソース領域３０のいずれにも接する。

【0204】

例えば、第２の方向の端部の第２のゲート電極１８ｂと端部ゲート電極接続線１０７に挟まれ、ドリフト領域２４に接するコンタクト電極部分１２ｘは、金属シリサイド層１２ｓを含む。第２の方向の端部の第２のゲート電極１８ｂと端部ゲート電極接続線１０７に挟まれ、ドリフト領域２４に接するコンタクト電極部分１２ｘは、ボディコンタクト領域２８及びソース領域３０のいずれにも接する。

【0205】

ＳＢＤを内蔵するＭＯＳＦＥＴでは、ＳＢＤが順バイアスされた際に、ＳＢＤに流れる電流が、第２のリサーフ領域４２の底部を流れることにより、第２のリサーフ領域４２とドリフト領域２４との間のｐｎ接合に加わる電圧の上昇を抑制している。ｐｎ接合に加わる電圧の上昇を抑制することで、ｐｎ接合ダイオードがオンすることを抑制する。ｐｎ接合ダイオードがオンすることを抑制することで、ボディ領域２６からドリフト領域２４に正孔が注入されることを抑制している。ＳＢＤを内蔵するＭＯＳＦＥＴでは、ドリフト領域２４に注入される正孔を抑制することで、炭化珪素層中の積層欠陥の成長を抑制し、信頼性の低下を抑制している。

【0206】

ＳＢＤから第２のリサーフ領域４２の距離が離れると、ｐｎ接合に加わる電圧の上昇が十分抑制できず、ｐｎ接合ダイオードがオンしやすくなる。したがって、信頼性の低下が生じるおそれがある。

【0207】

比較例のＭＯＳＦＥＴ９０２では、第２のゲート電極１８ｂと端部ゲート電極接続線１０７との間に、コンタクト電極部分１２ｘが設けられる。したがって、ＳＢＤから第２のリサーフ領域４２の距離が大きくなる。あるいは、第２のリサーフ領域４２に近接するＳＢＤの面積が小さくなる。したがって、ｐｎ接合ダイオードがオンし、ＭＯＳＦＥＴ９０２の信頼性が低下することが懸念される。

【0208】

第４の実施形態のＭＯＳＦＥＴ４００では、第２のゲート電極１８ｂと端部ゲート電極接続線１０７との間に、コンタクト電極部分１２ｘが設けられない。したがって、ＳＢＤから第２のリサーフ領域４２の距離が比較例のＭＯＳＦＥＴ９０２に比べ、小さくなる。あるいは、第２のリサーフ領域４２に近接するＳＢＤの面積が大きくなる。したがって、ｐｎ接合ダイオードがオンすることが抑制される。よって、ＭＯＳＦＥＴ４００の信頼性が向上する。

【0209】

以上、第４の実施形態によれば、信頼性が向上するＭＯＳＦＥＴが実現する。

【0210】

第１ないし第４の実施形態では、ＳｉＣの結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。また、炭化珪素層１０の表面に（０００１）面以外の面を適用することも可能である。

【0211】

第１ないし第４の実施形態では、第１導電形がｎ形、第２導電形がｐ形の場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。

【0212】

第１ないし第４の実施形態では、ｐ形不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。また、ｎ形不純物として窒素（Ｎ）及びリン（Ｐ）を例示したが、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。

【0213】

また、ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に本発明を適用することも可能である。

【0214】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0215】

１０炭化珪素層
１２ソース電極（第１の電極）
１２ｓ金属シリサイド層
１２ｘ１第１のコンタクト電極部分（第１の部分）
１２ｘ２第２のコンタクト電極部分（第３の部分）
１２ｙ１第１のダイオード電極部分（第２の部分）
１２ｙ２第２のダイオード電極部分（第４の部分、第３の部分）
１４ドレイン電極（第２の電極）
１６ａ第１のゲート絶縁層
１６ｂ第２のゲート絶縁層
１６ｃ第３のゲート絶縁層
１８ゲート電極
１８ａ第１のゲート電極
１８ｂ第２のゲート電極
１８ｃ第３のゲート電極
２４ドリフト領域（第１の炭化珪素領域）
２４ｘ１第１のＪＢＳ領域（第１の領域）
２４ｘ２第２のＪＢＳ領域（第２の領域）
２６ａ第１のボディ領域（第２の炭化珪素領域）
２６ｂ第２のボディ領域（第５の炭化珪素領域）
２８ａ第１のボディコンタクト領域（第３の炭化珪素領域）
２８ｂ第２のボディコンタクト領域（第６の炭化珪素領域）
３０ａ第１のソース領域（第４の炭化珪素領域）
３０ｂ第２のソース領域（第７の炭化珪素領域）
４０第１のリサーフ領域（第８の炭化珪素領域）
４２第２のリサーフ領域（第５の炭化珪素領域）
１００ＭＯＳＦＥＴ（半導体装置）
１０６ａ第１のゲート電極接続線（導電層）
１０７端部ゲート電極接続線（導電層）
２００ＭＯＳＦＥＴ（半導体装置）
３００ＭＯＳＦＥＴ（半導体装置）
４００ＭＯＳＦＥＴ（半導体装置）
Ｆ１第１の面
Ｆ２第２の面

【図1】