▶ ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッドの特許一覧
特許7574408トーテムポールブリッジレス力率補正回路及びパワーエレクトロニクス装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-18
(45)【発行日】2024-10-28
(54)【発明の名称】トーテムポールブリッジレス力率補正回路及びパワーエレクトロニクス装置
(51)【国際特許分類】
H02M 7/12 20060101AFI20241021BHJP
【ＦＩ】
H02M7/12 P
【請求項の数】
10
(21)【出願番号】P 2023509650
(86)(22)【出願日】2020-08-12
(65)【公表番号】
(43)【公表日】2023-08-30
(86)【国際出願番号】 CN2020108735
(87)【国際公開番号】W WO2022032537
(87)【国際公開日】2022-02-17
【審査請求日】2023-03-20
(73)【特許権者】
【識別番号】521531171
【氏名又は名称】ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】チン，ケン
(72)【発明者】
【氏名】フゥ，ジシアン
(72)【発明者】
【氏名】リィウ，ユアンジュン
【審査官】安池 一貴
(56)【参考文献】
【文献】米国特許出願公開第２０１８／００６２５０４（ＵＳ，Ａ１）
【文献】特表２００８－５４３２５２（ＪＰ，Ａ）
【文献】特開平０５－０６４４２５（ＪＰ，Ａ）
【文献】国際公開第２０１５／０７６２５７（ＷＯ，Ａ１）
【文献】特開２０１７－０５５４８１（ＪＰ，Ａ）
【文献】中国特許出願公開第１１０１６５８８３（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ７／１２
(57)【特許請求の範囲】
【請求項1】
第１駆動回路、整流器ブリッジ、インダクタ、及び電流検出回路を有するトーテムポールブリッジレス力率補正回路であって、前記整流器ブリッジは、第１ブリッジアーム内に置かれた第１金属酸化膜半導体（ＭＯＳ）トランジスタ及び第１抵抗と、第２ブリッジアーム内に置かれた第１ダイオードとを有し、前記第１ＭＯＳトランジスタの第１ポートが前記第１抵抗及び前記インダクタを介して交流電源の第１出力ポートに接続され、前記第１ＭＯＳトランジスタの第２ポートが前記第１ダイオードのカソードに接続され、前記第１ダイオードのアノードが前記交流電源の第２出力ポートに接続され、前記電流検出回路の入力ポートが前記第１抵抗と前記インダクタとの間に接続され、前記電流検出回路の出力ポートが前記第１駆動回路の第２入力ポートに接続され、前記第１駆動回路の出力ポートが前記第１ＭＯＳトランジスタのゲートに接続され、前記第１駆動回路の入力ポートが第１パルス幅変調（ＰＷＭ）信号を入力するように構成され、前記第１ＭＯＳトランジスタの前記第１ポート及び前記第２ポートのうち一方はドレインであり、他方はソースであり、前記交流電源の前記第２出力ポートの電圧が正電圧であるとき、前記交流電源が前記第１ＭＯＳトランジスタを用いて前記インダクタを充電することを可能にすべく、前記第１駆動回路は、前記第１ＰＷＭ信号に基づいて前記第１ＭＯＳトランジスタの前記第１ポート及び前記第２ポートをターンオンさせるように駆動するよう構成され、
前記第１抵抗は、前記第１ＭＯＳトランジスタを流れる電流を、対応する第１電圧信号に変換するように構成され、
前記電流検出回路は、前記第１電圧信号が第１基準電圧を超えるときに、前記出力ポートを用いて過電流信号を前記第１駆動回路に出力するように構成され、
前記第１駆動回路は更に、前記過電流信号を受信したとき、前記第１ＭＯＳトランジスタをターンオフさせるように駆動するよう構成され、
前記第１駆動回路は、第１のＯＲゲート及び第１トリガを有し、前記第１のＯＲゲートは、前記第１ＰＷＭ信号の位相反転信号と前記過電流信号とを入力するように構成され、前記第１のＯＲゲートの出力ポートが前記第１トリガのリセットポートに接続され、前記第１トリガのデータ入力ポートが前記第１ＰＷＭ信号を入力するように構成され、前記第１トリガのデータ出力ポートが前記第１ＭＯＳトランジスタの前記ゲートに接続され、
前記第１駆動回路は更に、第１ワンショット、第２ワンショット、ＮＯＴゲート、及び第１増幅器を有し、
前記第１ワンショットの入力ポート及び前記ＮＯＴゲートの入力ポートが前記第１ＰＷＭ信号を入力するように構成され、前記第１ワンショットの出力ポートが前記第１トリガの前記データ入力ポートに接続され、前記ＮＯＴゲートの出力ポートが前記第２ワンショットの入力ポートに接続され、前記ＮＯＴゲートの前記出力ポートは前記第１ＰＷＭ信号の位相反転信号を出力するように構成され、前記第２ワンショットの出力ポートが前記第１のＯＲゲートの第１入力ポートに接続され、前記第１のＯＲゲートの第２入力ポートが前記過電流信号を入力するように構成され、前記第１トリガの前記データ出力ポートが前記第１増幅器の入力ポートに接続され、前記第１増幅器の出力ポートが前記第１ＭＯＳトランジスタの前記ゲートに接続される、
トーテムポールブリッジレス力率補正回路。
【請求項2】
前記電流検出回路は第１比較器を有し、該第１比較器の非反転入力が前記第１電圧信号を入力するように構成され、前記第１比較器の反転入力が前記第１基準電圧を入力するように構成され、前記第１電圧信号が前記第１基準電圧より高いときに、前記第１比較器が前記過電流信号を前記第１駆動回路に出力する、請求項１に記載のトーテムポールブリッジレス力率補正回路。
【請求項3】
前記電流検出回路は更に第６ワンショットを有し、前記第１比較器の出力ポートが前記第６ワンショットの入力ポートに接続され、前記第１比較器は前記第６ワンショットの出力ポートを用いて前記過電流信号を出力する、請求項２に記載のトーテムポールブリッジレス力率補正回路。
【請求項4】
第１駆動回路、整流器ブリッジ、インダクタ、及び電流検出回路を有するトーテムポールブリッジレス力率補正回路であって、前記整流器ブリッジは、第１ブリッジアーム内に置かれた第１金属酸化膜半導体（ＭＯＳ）トランジスタ及び第１抵抗と、第２ブリッジアーム内に置かれた第１ダイオードとを有し、前記第１ＭＯＳトランジスタの第１ポートが前記第１抵抗及び前記インダクタを介して交流電源の第１出力ポートに接続され、前記第１ＭＯＳトランジスタの第２ポートが前記第１ダイオードのカソードに接続され、前記第１ダイオードのアノードが前記交流電源の第２出力ポートに接続され、前記電流検出回路の入力ポートが前記第１抵抗と前記インダクタとの間に接続され、前記電流検出回路の出力ポートが前記第１駆動回路の第２入力ポートに接続され、前記第１駆動回路の出力ポートが前記第１ＭＯＳトランジスタのゲートに接続され、前記第１駆動回路の入力ポートが第１パルス幅変調（ＰＷＭ）信号を入力するように構成され、前記第１ＭＯＳトランジスタの前記第１ポート及び前記第２ポートのうち一方はドレインであり、他方はソースであり、
前記交流電源の前記第２出力ポートの電圧が正電圧であるとき、前記交流電源が前記第１ＭＯＳトランジスタを用いて前記インダクタを充電することを可能にすべく、前記第１駆動回路は、前記第１ＰＷＭ信号に基づいて前記第１ＭＯＳトランジスタの前記第１ポート及び前記第２ポートをターンオンさせるように駆動するよう構成され、
前記第１抵抗は、前記第１ＭＯＳトランジスタを流れる電流を、対応する第１電圧信号に変換するように構成され、
前記電流検出回路は、前記第１電圧信号が第１基準電圧を超えるときに、前記出力ポートを用いて過電流信号を前記第１駆動回路に出力するように構成され、
前記第１駆動回路は更に、前記過電流信号を受信したとき、前記第１ＭＯＳトランジスタをターンオフさせるように駆動するよう構成され、
当該トーテムポールブリッジレス力率補正回路は更に、ＰＷＭ信号発生回路、過電流状態検出回路、及び第２抵抗を有し、前記整流器ブリッジは更に、第３ブリッジアーム内に置かれた第２ＭＯＳトランジスタと、第４ブリッジアーム内に置かれた第２ダイオードとを有し、前記第２ＭＯＳトランジスタの第１ポートが前記第１抵抗と前記インダクタとの間に接続され、前記第２ＭＯＳトランジスタの第２ポートが前記第２ダイオードのアノードに接続され、前記第２ダイオードのカソードが前記交流電源の前記第２出力ポートに接続され、前記第２ＭＯＳトランジスタの前記第１ポート及び前記第２ポートのうち一方はドレインであり、他方はソースであり、前記過電流状態検出回路の第１入力ポートが前記第１ＰＷＭ信号を入力するように構成され、前記過電流状態検出回路の第２入力ポートが前記第２抵抗を介して前記第２ＭＯＳトランジスタの前記第２ポートと前記第２ダイオードの前記アノードとの間に接続され、前記過電流状態検出回路の出力ポートが前記ＰＷＭ信号発生回路の入力ポートに接続され、前記ＰＷＭ信号発生回路が前記第１ＰＷＭ信号を発生するように構成され、
前記過電流信号によって前記第１ＭＯＳトランジスタがターンオフされる場合、前記インダクタは前記第２ＭＯＳトランジスタを用いて放電し、
前記第２抵抗が、前記第２ＭＯＳトランジスタを流れる電流を、対応する第２電圧信号に変換するように構成され、
前記過電流状態検出回路は、前記第２電圧信号が第２基準電圧より高いときに、前記出力ポートを用いて過電流状態信号を前記ＰＷＭ信号発生回路に出力するように構成され、
前記ＰＷＭ信号発生回路は、前記過電流状態信号を受信したとき、前記第１ＰＷＭ信号を出力するのを止めるように構成される、
トーテムポールブリッジレス力率補正回路。
【請求項5】
第１駆動回路、整流器ブリッジ、インダクタ、及び電流検出回路を有するトーテムポールブリッジレス力率補正回路であって、前記整流器ブリッジは、第１ブリッジアーム内に置かれた第１金属酸化膜半導体（ＭＯＳ）トランジスタ及び第１抵抗と、第２ブリッジアーム内に置かれた第１ダイオードとを有し、前記第１ＭＯＳトランジスタの第１ポートが前記第１抵抗及び前記インダクタを介して交流電源の第１出力ポートに接続され、前記第１ＭＯＳトランジスタの第２ポートが前記第１ダイオードのカソードに接続され、前記第１ダイオードのアノードが前記交流電源の第２出力ポートに接続され、前記電流検出回路の入力ポートが前記第１抵抗と前記インダクタとの間に接続され、前記電流検出回路の出力ポートが前記第１駆動回路の第２入力ポートに接続され、前記第１駆動回路の出力ポートが前記第１ＭＯＳトランジスタのゲートに接続され、前記第１駆動回路の入力ポートが第１パルス幅変調（ＰＷＭ）信号を入力するように構成され、前記第１ＭＯＳトランジスタの前記第１ポート及び前記第２ポートのうち一方はドレインであり、他方はソースであり、
前記交流電源の前記第２出力ポートの電圧が正電圧であるとき、前記交流電源が前記第１ＭＯＳトランジスタを用いて前記インダクタを充電することを可能にすべく、前記第１駆動回路は、前記第１ＰＷＭ信号に基づいて前記第１ＭＯＳトランジスタの前記第１ポート及び前記第２ポートをターンオンさせるように駆動するよう構成され、
前記第１抵抗は、前記第１ＭＯＳトランジスタを流れる電流を、対応する第１電圧信号に変換するように構成され、
前記電流検出回路は、前記第１電圧信号が第１基準電圧を超えるときに、前記出力ポートを用いて過電流信号を前記第１駆動回路に出力するように構成され、
前記第１駆動回路は更に、前記過電流信号を受信したとき、前記第１ＭＯＳトランジスタをターンオフさせるように駆動するよう構成され、
当該トーテムポールブリッジレス力率補正回路は更に、ＰＷＭ信号発生回路、過電流状態検出回路、及び第２抵抗を有し、前記整流器ブリッジは更に、第３ブリッジアーム内に置かれた第２ＭＯＳトランジスタと、第４ブリッジアーム内に置かれた第２ダイオードとを有し、前記第２ＭＯＳトランジスタの第１ポートが前記第１抵抗と前記インダクタとの間に接続され、前記第２ＭＯＳトランジスタの第２ポートが前記第２抵抗を介して前記第２ダイオードのアノードに接続され、前記第２ダイオードのカソードが前記交流電源の前記第２出力ポートに接続され、前記第２ＭＯＳトランジスタの前記第１ポート及び前記第２ポートのうち一方はドレインであり、他方はソースであり、前記過電流状態検出回路の第１入力ポートが前記第１ＰＷＭ信号を入力するように構成され、前記過電流状態検出回路の第２入力ポートが前記第２ＭＯＳトランジスタの前記第２ポートと前記第２抵抗との間に接続され、前記過電流状態検出回路の出力ポートが前記ＰＷＭ信号発生回路の入力ポートに接続され、前記ＰＷＭ信号発生回路が前記第１ＰＷＭ信号を発生するように構成され、
前記過電流信号によって前記第１ＭＯＳトランジスタがターンオフされる場合、前記インダクタは前記第２ＭＯＳトランジスタを用いて放電し、
前記第２抵抗が、前記第２ＭＯＳトランジスタを流れる電流を、対応する第３電圧信号に変換するように構成され、
前記過電流状態検出回路は、前記第３電圧信号が第３基準電圧より低いときに、前記出力ポートを用いて過電流状態信号を前記ＰＷＭ信号発生回路に出力するように構成され、
前記ＰＷＭ信号発生回路は、前記過電流状態信号を受信したとき、前記第１ＰＷＭ信号を出力するのを止めるように構成される、
トーテムポールブリッジレス力率補正回路。
【請求項6】
前記過電流状態検出回路は、第２比較器及びＡＮＤゲートを有し、前記第２比較器の非反転入力が前記第２電圧信号を入力するように構成され、前記第２比較器の反転入力が前記第２基準電圧を入力するように構成され、前記第２比較器の出力ポートが前記ＡＮＤゲートに接続され、前記ＡＮＤゲートは更に、前記第１ＰＷＭ信号を入力するように構成され、前記第２電圧信号が前記第２基準電圧より高いときに、前記ＡＮＤゲートが前記過電流状態信号を出力する、請求項４に記載のトーテムポールブリッジレス力率補正回路。
【請求項7】
前記過電流状態検出回路は、第２比較器及びＡＮＤゲートを有し、前記第２比較器の非反転入力が前記第３基準電圧を入力するように構成され、前記第２比較器の反転入力が前記第３電圧信号を入力するように構成され、前記第２比較器の出力ポートが前記ＡＮＤゲートに接続され、前記ＡＮＤゲートは更に、前記第１ＰＷＭ信号を入力するように構成され、前記第３電圧信号が前記第３基準電圧より低いときに、前記ＡＮＤゲートが前記過電流状態信号を出力する、請求項５に記載のトーテムポールブリッジレス力率補正回路。
【請求項8】
前記過電流状態検出回路は更に第７ワンショットを有し、前記ＡＮＤゲートの出力ポートが前記第７ワンショットの入力ポートに接続され、前記ＡＮＤゲートは前記第７ワンショットの出力ポートを用いて前記過電流状態信号を出力する、請求項６又は７に記載のトーテムポールブリッジレス力率補正回路。
【請求項9】
前記ＰＷＭ信号発生回路は、第２のＯＲゲート及び第３トリガを有し、前記第２のＯＲゲートは、前記第１ＰＷＭ信号のリセット信号及び前記過電流状態信号を入力するように構成され、前記第２のＯＲゲートの出力ポートが前記第３トリガのリセットポートに接続され、前記第３トリガのデータ入力ポートが前記第１ＰＷＭ信号のセット信号を入力するように構成され、前記第３トリガの出力ポートが前記第１ＰＷＭ信号を出力するように構成される、請求項４乃至７のいずれか一項に記載のトーテムポールブリッジレス力率補正回路。
【請求項10】
請求項１乃至９のいずれか一項に記載のトーテムポールブリッジレス力率補正回路と動作回路とを有するパワーエレクトロニクス装置であって、前記トーテムポールブリッジレス力率補正回路が前記動作回路に直流を出力するように構成されている、パワーエレクトロニクス装置。
【発明の詳細な説明】
【技術分野】
【0001】
この出願は、パワーエレクトロニクス技術の分野に関し、特に、トーテムポールブリッジレスの力率補正（power factor correction、ＰＦＣ）回路及びパワーエレクトロニクス装置に関する。
【背景技術】
【0002】
交流送電網の高調波汚染を抑制するために、ＰＦＣ回路がパワーエレクトロニクス技術の分野で広く使用されている。トーテムポールブリッジレスＰＦＣ回路は高い伝送効率を提供することができ、ますます広く使用されるようになっている。
【0003】
トーテムポール（Totem-Pole）ブリッジレスＰＦＣ回路では、インダクタの充放電を制御し、それにより送電網の力率を補正するために、パルス幅変調（pulse width modulation、ＰＷＭ）信号を用いて２つの金属酸化膜半導体（metal oxide semiconductor、ＭＯＳ）トランジスタを制御して順次にターンオン及びオフさせる。しかしながら、ＭＯＳトランジスタがターンオンされる時に、電流が過度に大きい（すなわち、過電流が発生する）と、ＭＯＳトランジスタがダメージを受け得る。
【0004】
過電流がＭＯＳトランジスタにダメージを与えることを防ぐ１つのソリューションは、トーテムポールブリッジレスＰＦＣ回路内のインダクタの放電電流を測定し、放電電流が閾値を超えている場合に、次のＰＷＭ期間におけるＭＯＳトランジスタの導通時間を短くすることで、過電流がＭＯＳトランジスタにダメージを与えることを防ぐものである。しかし、このソリューションは過渡的な過電流には対処することができず、その期間内に間に合うようにＭＯＳトランジスタをターンオフさせることができない。従って、依然としてＭＯＳトランジスタがダメージを受けてしまう恐れがある。
【発明の概要】
【0005】
この出願の実施形態は、過電流が発生したときにＭＯＳトランジスタを迅速にターンオフさせ、それによりＭＯＳトランジスタへのダメージを防止するように構成された、トーテムポールブリッジレスＰＦＣ回路及びパワーエレクトロニクス装置を提供する。
【0006】
上述の目的を達成するために、この出願の実施形態では以下の技術的ソリューションを使用する。
【0007】
第１態様によれば、第１駆動回路、整流器ブリッジ、インダクタ、及び電流検出回路を含むトーテムポールブリッジレス力率補正回路が提供され、整流器ブリッジは、第１ブリッジアーム内に置かれた第１金属酸化膜半導体（ＭＯＳ）トランジスタ及び第１抵抗と、第２ブリッジアーム内に置かれた第１ダイオードとを含み、第１ＭＯＳトランジスタの第１ポートが第１抵抗及びインダクタを介して交流電源の第１出力ポートに接続され、第１ＭＯＳトランジスタの第２ポートが第１ダイオードのカソードに接続され、第１ダイオードのアノードが交流電源の第２出力ポートに接続され、電流検出回路の入力ポートが第１抵抗とインダクタとの間に接続され、電流検出回路の出力ポートが第１駆動回路の第２入力ポートに接続され、第１駆動回路の出力ポートが第１ＭＯＳトランジスタのゲートに接続され、第１駆動回路の入力ポートが第１パルス幅変調（ＰＷＭ）信号を入力するように構成され、第１ＭＯＳトランジスタの第１ポート及び第２ポートのうち一方はドレインであり、他方はソースであり、交流電源の第２出力ポートの電圧が正電圧であるとき、交流電源が第１ＭＯＳトランジスタを用いてインダクタを充電することを可能にすべく、第１駆動回路は、第１ＰＷＭ信号に基づいて第１ＭＯＳトランジスタの第１ポート及び第２ポートをターンオンさせるように駆動するよう構成され、第１抵抗は、第１ＭＯＳトランジスタを流れる電流を、対応する第１電圧信号に変換するように構成され、電流検出回路は、第１電圧信号が第１基準電圧を超えるときに、出力ポートを用いて過電流信号を第１駆動回路に出力するように構成され、第１駆動回路は更に、過電流信号を受信したとき、第１ＭＯＳトランジスタをターンオフさせるように駆動するよう構成される。
【0008】
この出願の一実施形態で提供されるトーテムポールブリッジレス力率補正回路によれば、第１ＭＯＳトランジスタを流れる電流に対応する第１電圧信号が第１基準電圧より高いとき、すなわち、第１ＭＯＳトランジスタを流れる電流が閾値より大きいとき、第１比較器が過電流信号を第１駆動回路に出力することで、第１トリガをトリガしてリセットし、それにより第１ＭＯＳトランジスタをターンオフさせる。従って、過電流が発生したときにＭＯＳトランジスタが迅速にターンオフされ、それによりＭＯＳトランジスタへのダメージを防ぐ。
【0009】
取り得る一実装において、第１駆動回路は、第１のＯＲゲート及び第１トリガを含み、第１のＯＲゲートは、第１ＰＷＭ信号の位相反転信号と過電流信号とを入力するように構成され、第１のＯＲゲートの出力ポートが第１トリガのリセットポートに接続され、第１トリガのデータ入力ポートが第１ＰＷＭ信号を入力するように構成され、第１トリガのデータ出力ポートが第１ＭＯＳトランジスタのゲートに接続される。この実装は、第１駆動回路の取り得る一構成を提供する。
【0010】
取り得る一実装において、第１駆動回路は更に、第１ワンショット、第２ワンショット、ＮＯＴゲート、及び第１増幅器を含み、第１ワンショットの入力ポート及びＮＯＴゲートの入力ポートが第１ＰＷＭ信号を入力するように構成され、第１ワンショットの出力ポートが第１トリガのデータ入力ポートに接続され、ＮＯＴゲートの出力ポートが第２ワンショットの入力ポートに接続され、ＮＯＴゲートの出力ポートは第１ＰＷＭ信号の位相反転信号を出力するように構成され、第２ワンショットの出力ポートが第１のＯＲゲートの第１入力ポートに接続され、第１のＯＲゲートの第２入力ポートが過電流信号を入力するように構成され、第１トリガのデータ出力ポートが第１増幅器の入力ポートに接続され、第１増幅器の出力ポートが第１ＭＯＳトランジスタのゲートに接続される。この実装は、第１駆動回路の取り得る他の一構成を提供する。
【0011】
取り得る一実装において、電流検出回路は第１比較器を含み、第１比較器の非反転入力が第１電圧信号を入力するように構成され、第１比較器の反転入力が第１基準電圧を入力するように構成され、第１電圧信号が第１基準電圧より高いときに、第１比較器が過電流信号を第１駆動回路に出力する。この実装は、電流検出回路の取り得る一構成を提供する。
【0012】
取り得る一実装において、電流検出回路は更に第６ワンショットを含み、第１比較器の出力ポートが第６ワンショットの入力ポートに接続され、第１比較器は第６ワンショットの出力ポートを用いて過電流信号を出力する。この実装は、電流検出回路の取り得る他の一構成を提供する。
【0013】
取り得る一実装において、当該トーテムポールブリッジレス力率補正回路は更に、ＰＷＭ信号発生回路、過電流状態検出回路、及び第２抵抗を含み、整流器ブリッジは更に、第３ブリッジアーム内に置かれた第２ＭＯＳトランジスタと、第４ブリッジアーム内に置かれた第２ダイオードとを含み、第２ＭＯＳトランジスタの第１ポートが第１抵抗とインダクタとの間に接続され、第２ＭＯＳトランジスタの第２ポートが第２ダイオードのアノードに接続され、第２ダイオードのカソードが交流電源の第２出力ポートに接続され、第２ＭＯＳトランジスタの第１ポート及び第２ポートのうち一方はドレインであり、他方はソースであり、過電流状態検出回路の第１入力ポートが第１ＰＷＭ信号を入力するように構成され、過電流状態検出回路の第２入力ポートが第２抵抗を介して第２ＭＯＳトランジスタの第２ポートと第２ダイオードのアノードとの間に接続され、過電流状態検出回路の出力ポートがＰＷＭ信号発生回路の入力ポートに接続され、ＰＷＭ信号発生回路が第１ＰＷＭ信号を発生するように構成され、過電流信号によって第１ＭＯＳトランジスタがターンオフされる場合、インダクタは第２ＭＯＳトランジスタを用いて放電し、第２抵抗が、第２ＭＯＳトランジスタを流れる電流を、対応する第２電圧信号に変換するように構成され、過電流状態検出回路は、第２電圧信号が第２基準電圧より高いときに、出力ポートを用いて過電流状態信号をＰＷＭ信号発生回路に出力するように構成され、ＰＷＭ信号発生回路は、過電流状態信号を受信したとき、第１ＰＷＭ信号を出力するのを止めるように構成される。この実装では、インダクタが放電して過電流を発生させるときに、第１ＭＯＳトランジスタを制御するＰＷＭ信号を更にリセットすることができる。
【0014】
取り得る一実装において、当該トーテムポールブリッジレス力率補正回路は更に、ＰＷＭ信号発生回路、過電流状態検出回路、及び第２抵抗を含み、整流器ブリッジは更に、第３ブリッジアーム内に置かれた第２ＭＯＳトランジスタと、第４ブリッジアーム内に置かれた第２ダイオードとを含み、第２ＭＯＳトランジスタの第１ポートが第１抵抗とインダクタとの間に接続され、第２ＭＯＳトランジスタの第２ポートが第２抵抗を介して第２ダイオードのアノードに接続され、第２ダイオードのカソードが交流電源の第２出力ポートに接続され、第２ＭＯＳトランジスタの第１ポート及び第２ポートのうち一方はドレインであり、他方はソースであり、過電流状態検出回路の第１入力ポートが第１ＰＷＭ信号を入力するように構成され、過電流状態検出回路の第２入力ポートが第２ＭＯＳトランジスタの第２ポートと第２抵抗との間に接続され、過電流状態検出回路の出力ポートがＰＷＭ信号発生回路の入力ポートに接続され、ＰＷＭ信号発生回路が第１ＰＷＭ信号を発生するように構成され、過電流信号によって第１ＭＯＳトランジスタがターンオフされる場合、インダクタは第２ＭＯＳトランジスタを用いて放電し、第２抵抗が、第２ＭＯＳトランジスタを流れる電流を、対応する第３電圧信号に変換するように構成され、過電流状態検出回路は、第３電圧信号が第３基準電圧より低いときに、出力ポートを用いて過電流状態信号をＰＷＭ信号発生回路に出力するように構成され、ＰＷＭ信号発生回路は、過電流状態信号を受信したとき、第１ＰＷＭ信号を出力するのを止めるように構成される。この実装では、インダクタが放電して過電流を発生させるときに、第１ＭＯＳトランジスタを制御するＰＷＭ信号を更にリセットすることができる。
【0015】
取り得る一実装において、過電流状態検出回路は、第２比較器及びＡＮＤゲートを含み、第２比較器の非反転入力が第２電圧信号を入力するように構成され、第２比較器の反転入力が第２基準電圧を入力するように構成され、第２比較器の出力ポートがＡＮＤゲートに接続され、ＡＮＤゲートは更に、第１ＰＷＭ信号を入力するように構成され、第２電圧信号が第２基準電圧より高いときに、ＡＮＤゲートが過電流状態信号を出力する。この実装は、過電流状態検出回路の取り得る一構成を提供する。
【0016】
取り得る一実装において、過電流状態検出回路は、第２比較器及びＡＮＤゲートを含み、第２比較器の非反転入力が第３基準電圧を入力するように構成され、第２比較器の反転入力が第３電圧信号を入力するように構成され、第２比較器の出力ポートがＡＮＤゲートに接続され、ＡＮＤゲートは更に、第１ＰＷＭ信号を入力するように構成され、第３電圧信号が第３基準電圧より低いときに、ＡＮＤゲートが過電流状態信号を出力する。この実装は、過電流状態検出回路の取り得る他の一構成を提供する。
【0017】
取り得る一実装において、過電流状態検出回路は更に第７ワンショットを含み、ＡＮＤゲートの出力ポートが第７ワンショットの入力ポートに接続され、ＡＮＤゲートは第７ワンショットの出力ポートを用いて過電流状態信号を出力する、請求項８又は９に記載のトーテムポールブリッジレス力率補正回路。この実装は、過電流状態検出回路の取り得る更なる他の一構成を提供する。
【0018】
取り得る一実装において、ＰＷＭ信号発生回路は、第２のＯＲゲート及び第３トリガを含み、第２のＯＲゲートは、第１ＰＷＭ信号のリセット信号及び過電流状態信号を入力するように構成され、第２のＯＲゲートの出力ポートが第３トリガのリセットポートに接続され、第３トリガのデータ入力ポートが第１ＰＷＭ信号のセット信号を入力するように構成され、第３トリガの出力ポートが第１ＰＷＭ信号を出力するように構成される。この実装は、ＰＷＭ信号発生回路の取り得る一構成を提供する。
【0019】
第２の態様によれば、第１の態様及びその実装のうちのいずれか一に従ったトーテムポールブリッジレス力率補正回路と動作回路とを含むパワーエレクトロニクス装置が提供され、トーテムポールブリッジレス力率補正回路が動作回路に直流を出力するように構成される。当該パワーエレクトロニクス装置の技術的効果については、第１の態様及びその実装のうちのいずれか一の内容を参照されたい。
【図面の簡単な説明】
【0020】
【図1】この出願の一実施形態に従ったパワーエレクトロニクス装置の概略図である。
【図2】この出願の一実施形態に従ったトーテムポールブリッジレスＰＦＣ回路の構成の概略図である。
【図3】この出願の一実施形態に従ったレベルシフト回路及び第１駆動回路の構成の概略図である。
【図4】この出願の一実施形態に従った第２駆動回路の構成の概略図である。
【図5】この出願の一実施形態に従ったゼロ電流検出回路の構成の概略図である。
【図6】この出願の一実施形態に従った他のトーテムポールブリッジレスＰＦＣ回路の構成の概略図である。
【図7】この出願の一実施形態に従った更なる他のトーテムポールブリッジレスＰＦＣ回路の構成の概略図である。
【図8】この出願の一実施形態に従った電流検出回路及び第１駆動回路の構成の概略図である。
【図9】この出願の一実施形態に従った過電流状態検出回路の構成の概略図である。
【図10】この出願の一実施形態に従った他の過電流状態検出回路の構成の概略図である。
【図11】この出願の一実施形態に従ったＰＷＭ発生回路の構成の概略図である。
【図12】この出願の一実施形態に従った各信号の時間シーケンスの概略図である。
【図13】この出願の一実施形態に従った各信号の時間シーケンスの他の概略図である。
【図14】この出願の一実施形態に従った各信号の時間シーケンスの更なる他の概略図である。
【発明を実施するための形態】
【0021】
図１に示すように、この出願の一実施形態は、トーテムポールブリッジレスＰＦＣ回路１０と動作回路２０とを含むパワーエレクトロニクス装置を提供する。交流電源Ｖａｃによって出力される交流が、活線（live line）及び中性線（neutral line）を介してトーテムポールブリッジレスＰＦＣ回路１０に入力される。トーテムポールブリッジレスＰＦＣ回路１０は、交流に対してＰＦＣを行った後に、出力ポートＶｏから直流を出力して、動作回路２０に電力を供給する。交流電源Ｖａｃは交流電力網とし得る。
【0022】
以下、トーテムポールブリッジレスＰＦＣ回路の取り得る構成を説明する。
【0023】
図２に示すように、この出願の一実施形態は、制御回路１１、レベルシフト（level shift）回路１２、第１駆動回路１３、第２駆動回路１４、ゼロ電流検出回路１５、整流器ブリッジ、インダクタＬ、抵抗Ｒｃｓ、及びキャパシタＣを含むトーテムポールブリッジレスＰＦＣ回路を提供する。整流器ブリッジは、第１ブリッジアーム内に置かれた第１ＭＯＳトランジスタＱ１と、第２ブリッジアーム内に置かれた第１ダイオードＤ１と、第３ブリッジアーム内に置かれた第２ＭＯＳトランジスタＱ２と、第４ブリッジアーム内に置かれた第２ダイオードＤ２とを含む。
【0024】
整流器ブリッジの第１交流入力ポートがインダクタＬを用いて交流電源Ｖａｃの第１出力ポートに接続され、整流器ブリッジの第２交流入力ポートが交流電源Ｖａｃの第２出力ポートに接続される。整流器ブリッジの直流出力ポートが直流Ｖｏを出力するように構成される。
【0025】
例えば、第１ＭＯＳトランジスタＱ１の第１ポート及び第２ＭＯＳトランジスタＱ２の第２ポートがインダクタＬの一端に接続され、インダクタＬの他端が交流電源Ｖａｃの第１出力ポート（例えば、活線）に接続され、交流電源の第２出力ポート（例えば、中性線）が第１ダイオードＤ１のアノード及び第２ダイオードＤ２のカソードに接続され、第１ＭＯＳトランジスタＱ１の第２電極と、第１ダイオードＤ１のカソードと、キャパシタＣの正電極とが接続され、第２ＭＯＳトランジスタＱ２の第１ポートと、第２ダイオードＤ２のアノードと、抵抗Ｒｃｓの第１ポートとが接続され、抵抗Ｒｃｓの第２ポートがキャパシタＣの陰極に接続される、抵抗Ｒｃｓは、第２ＭＯＳトランジスタＱ２を流れる電流を電圧ＣＳに変換するように構成される。前述のＭＯＳトランジスタの第１ポート及び第２ポートのうち一方はドレインであり、他方はソースである。この図では、例えば、第１ポートがドレインであり、第２ポートがソースであるが、これに限定されることを意図するものではない。
【0026】
制御回路１１の第１ＰＷＭ信号出力ポートがレベルシフト回路１２及び第１駆動回路１３を介して第１ＭＯＳトランジスタＱ１の制御ポート（ゲート）に接続され、制御回路１１の第２ＰＷＭ信号出力ポートが第２駆動回路１４を介して第２ＭＯＳトランジスタＱ２の制御ポート（ゲート）に接続される。抵抗Ｒｃｓの第２ポート及びキャパシタＣの負電極は更に、ゼロ電流検出回路１５を介して制御回路１１の第１入力ポートに接続される。
【0027】
制御回路１１は、インダクタＬの充放電を制御するために、ＰＷＭ信号（矩形波信号）を出力することによって、第１ＭＯＳトランジスタＱ１及び第２ＭＯＳトランジスタＱ２を順にターンオン及びオフされるように制御し、それにより、交流電源Ｖａｃが出力する交流に対して力率補正を行って、安定した出力電圧Ｖｏを得る。
【0028】
図３に示すように、レベルシフト回路１２は、ＭＯＳトランジスタＭＯＳ１、ＭＯＳトランジスタＭＯＳ２、ＭＯＳトランジスタＭＯＳ３、ＭＯＳトランジスタＭＯＳ４、及びＮＯＴゲートＮＯＴ１を含む。ＭＯＳトランジスタＭＯＳ１のソースがＭＯＳトランジスタＭＯＳ２のソースに接続され、ＭＯＳトランジスタＭＯＳ１のドレインと、ＭＯＳトランジスタＭＯＳ２のゲートと、ＭＯＳトランジスタＭＯＳ３のドレインとが接続され、ＭＯＳトランジスタＭＯＳ２のドレインと、ＭＯＳトランジスタＭＯＳ１のゲートと、ＭＯＳトランジスタＭＯＳ４のドレインとが接続され、ＭＯＳトランジスタＭＯＳ３のソース及びＭＯＳトランジスタＭＯＳ４のソースが接地され、ＭＯＳトランジスタＭＯＳ３のゲートが、ＮＯＴゲートＮＯＴ１によって反転された後にＭＯＳトランジスタＭＯＳ４のゲートに接続される。ＭＯＳトランジスタＭＯＳ３のゲートは、制御回路１１が出力する第１ＰＷＭ信号ＰＷＭ１を受けとるように構成され、ＭＯＳトランジスタＭＯＳ２のドレイン及びＭＯＳトランジスタＭＯＳ４のドレインが、第１ＰＷＭ信号ＰＷＭ１が昇圧された後に得られるＰＷＭ信号ＰＷＭ１＿Ｈを出力するように構成される。
【0029】
図３に示すように、第１駆動回路１３は、第１ワンショットＯＳ１、第２ワンショットＯＳ２、ＮＯＴゲートＮＯＴ２、第１トリガＴＲ１、及び第１増幅器ＡＭＰ１を含む。第１ワンショット（one shot）ＯＳ１の入力ポート及びＮＯＴゲートＮＯＴ２の入力ポートがＰＷＭ信号ＰＷＭ１＿Ｈを入力するように構成され、第１ワンショットＯＳ１の出力ポートが第１トリガＴＲ１のデータ入力ポートＳに接続され、ＮＯＴゲートＮＯＴ２の出力ポートが第２ワンショットＯＳ２の入力ポートに接続され、第２ワンショットＯＳ２の出力ポートが第１トリガＴＲ１のリセットポートＲに接続され、第１トリガＴＲ１のデータ出力ポートＱが第１増幅器ＡＭＰ１の入力ポートに接続され、そして、第１増幅器ＡＭＰ１の出力ポートが第１ＭＯＳトランジスタＱ１のゲートに接続されて、第１ＭＯＳトランジスタＱ１の駆動信号ＧＴ１を出力するように構成される。
【0030】
図４に示すように、第２駆動回路１４は、第３ワンショットＯＳ３、第４ワンショットＯＳ４、ＮＯＴゲートＮＯＴ３、第２トリガＴＲ２、及び第２増幅器ＡＭＰ２を含む。第３ワンショットＯＳ３の入力ポート及びＮＯＴゲートＮＯＴ３の入力ポートが、制御回路１１によって出力される第２ＰＷＭ信号ＰＷＭ２を入力するように構成され、第３ワンショットＯＳ３の出力ポートが第２トリガＴＲ２のデータ入力ポートＳに接続され、ＮＯＴゲートＮＯＴ３の出力ポートが第４ワンショットＯＳ４の入力ポートに接続され、第４ワンショットＯＳ４の出力ポートが第２トリガＴＲ２のリセットポートＲに接続され、第２トリガＴＲ２のデータ出力ポートＱが第２増幅器ＡＭＰ２の入力ポートに接続され、そして、第２増幅器ＡＭＰ２の出力ポートが第２ＭＯＳトランジスタＱ２のゲートに接続されて、第２ＭＯＳトランジスタＱ２の駆動信号ＧＴ２を出力するように構成される。
【0031】
図５に示すように、ゼロ電流検出回路１５は、第１比較器ＣＭＰ１及び第５ワンショットＯＳ５を含む。第１比較器ＣＭＰ１の非反転入力＋が、インダクタＬの放電電流（すなわち、第２ＭＯＳトランジスタＱ２を流れる電流）に対応する電圧ＣＳ（抵抗Ｒｃｓにより電流を変換することによって得られる）を入力し、第１比較器ＣＭＰ１の反転入力－が０Ｖの基準電圧を入力し、第１比較器ＣＭＰ１の出力ポートが検出信号ＺＥＲＯを出力するように構成される。
【0032】
トーテムポールブリッジレスＰＦＣ回路の動作原理は以下のとおりである。交流電源Ｖａｃの中性線の電圧が正電圧であるとき、制御回路１１によって出力された第１ＰＷＭ信号ＰＷＭ１がレベルシフト回路１２によって昇圧された後に得られるＰＷＭ信号ＰＷＭ１＿Ｈはハイレベルであり、第１駆動回路１３が第１ＭＯＳトランジスタＱ１をターンオンさせるように駆動し、交流電源Ｖａｃが第１ＭＯＳトランジスタＱ１を用いてインダクタＬを充電する。第１ＭＯＳトランジスタＱ１の導通時間が指定値に達すると、制御回路１１によって出力された第１ＰＷＭ信号ＰＷＭ１がレベルシフト回路１２によって昇圧された後にローレベルにあり、レベルシフト回路１２及び第１駆動回路１３が第１ＭＯＳトランジスタＱ１をターンオフさせるように駆動する。さらに、制御回路１１によって出力された第２ＰＷＭ信号ＰＷＭ２はハイレベルであり、第２駆動回路１４が第２ＭＯＳトランジスタＱ２をターンオンさせるように駆動し、インダクタＬが第２ＭＯＳトランジスタＱ２を用いて放電する。ゼロ電流検出回路１５が、抵抗Ｒｃｓを用いることにより、インダクタＬの放電電流に対応する電圧を検出する。インダクタＬの放電電流（つまりは、抵抗Ｒｃｓの電圧）がゼロ近くに達すると、ゼロ電流検出回路１５が検出信号ＺＥＲＯを出力する。制御回路が検出信号ＺＥＲＯを受信した後、出力される第２ＰＷＭ信号ＰＷＭ２がローレベルにあり、第２ＭＯＳトランジスタＱ２がターンオフされているとき、及び出力される第１ＰＷＭ信号ＰＷＭ１がハイレベルにあるとき、第１ＭＯＳトランジスタＱ１がターンオンされる。
【0033】
しかし、中性線の電圧が正電圧であり、且つ第１ＭＯＳトランジスタＱ１がターンオンされてインダクタＬが充電されることを可能にするとき、第１ＭＯＳトランジスタＱ１の電流は前述の回路では検出されない。過電流が発生すると、第１ＭＯＳトランジスタＱ１がダメージを受ける。
【0034】
考え得る一実装では、変流器（current transformer、ＣＴ）を用いて第１ＭＯＳトランジスタＱ１の過電流が検出され、そして、抵抗とダイオードを用いて電流信号が電圧信号に変換されてＭＯＳトランジスタの非導通をトリガする。しかしながら、このソリューションでは、大きい面積を占めるＣＴを使用する必要があり、これは製品小型化設計及び電力密度向上に資するものではない。
【0035】
考え得る他の一実装では、インダクタＬに補助巻線が追加され、補助巻線の電圧信号がＲＣ回路、クランプチューブ、整流器チューブを通り抜けることで近似的な電流信号を得てＭＯＳトランジスタの非導通をトリガする。しかしながら、このソリューションの回路コストは、補助巻線及び複数の整流器コンポーネントが必要なために高い。さらに、インダクタ異常を利用することができず、具体的には、短絡するとインダクタは動作することができず、その結果、過電流保護を遂行することができない。
【0036】
考え得る更なる他の一実装では、誘導電流の放電ピーク信号の追加検出が行われる。インダクタ放電ピークが閾値を超えると、過電流を防ぐためにＭＯＳトランジスタの導通時間が徐々に短縮される。しかしながら、このソリューションは過渡的な過電流には適用されることができず、ＭＯＳトランジスタを時間内にターンオフさせることはできず、次の周期中の導通時間を短縮できるのみである。従って、依然としてダメージの恐れがある。
【0037】
この出願のこの実施形態で提供されるトーテムポールブリッジレスＰＦＣ回路は、システムコスト及びトーテムポールＰＦＣ電源の体積を削減するために、及び誘導電流が閾値を超えたときに迅速にＭＯＳトランジスタをターンオフさせ、それにより安全な過電流保護機能を実装するために、集積回路（integrated circuit、ＩＣ）チップに集積され得る。
【0038】
具体的には、図６及び図７に示すように、この出願の一実施形態は他のトーテムポールブリッジレスＰＦＣ回路を提供する。図２に示したＰＦＣ回路と比較して、当該ＰＦＣ回路は更に、電流検出回路２１、過電流状態検出回路２２、第１ブリッジアーム内に置かれる第１抵抗Ｒｃｓｈを含み、制御回路１１が更にＰＷＭ信号発生回路２３を含む。
【0039】
また、図２と比較して、図７では、第１ＭＯＳトランジスタＱ１の第１ポートが第１抵抗ＲｃｓｈとインダクタＬを介して交流電源Ｖａｃの第１出力ポートに接続され、第２ＭＯＳトランジスタＱ２の第１ポートが第１抵抗ＲｃｓｈとインダクタＬとの間に接続され、第２抵抗Ｒｃｓの第１ポートが第２ＭＯＳトランジスタＱ２のドレインに接続され、抵抗Ｒｃｓの第２ポートが第２ダイオードＤ２のアノード及びキャパシタＣの陰極に接続され、抵抗Ｒｃｓの第１ポートがゼロ電流検出回路１５を介して制御回路１１の第１入力ポートに接続される。電流検出回路２１の入力ポートが第１抵抗ＲｃｓｈとインダクタＬとの間に接続され、電流検出回路２１の出力ポートが第１駆動回路１３の第２入力ポートに接続され、第１駆動回路１３の第１入力ポートが第１ＰＷＭ信号ＰＷＭ１を入力するように構成され、第１駆動回路１３の出力ポートが第１ＭＯＳトランジスタＱ１の制御ポート（ゲート）に接続される。過電流状態検出回路２２の第１入力ポートが第１ＰＷＭ信号ＰＷＭ１を入力するように構成される。図６に示すように、過電流状態検出回路２２の第２入力ポートが第２抵抗Ｒｃｓを介して第２ＭＯＳトランジスタＱ２の第２ポートと第２ダイオードＤ２のアノードとの間に接続される。あるいは、図７に示すように、過電流状態検出回路２２の第２入力ポートは、第２ＭＯＳトランジスタＱ２の第２ポートと第２抵抗Ｒｃｓとの間に接続される。
【0040】
交流電源Ｖａｃの第２出力ポート（例えば、中性線）の電圧が正電圧であり、且つ第１駆動回路が、第１ＰＷＭ信号ＰＷＭ１に基づいて、第１ＭＯＳトランジスタＱ１の第１ポート及び第２ポートをターンオンさせるように駆動するとき、交流電源Ｖａｃが第１ＭＯＳトランジスタＱ１を用いてインダクタＬを充電することが可能になる。第１抵抗Ｒｃｓｈは、第１ＭＯＳトランジスタＱ１を流れる電流を、対応する第１電圧信号ＣＳＨに変換するように構成される。第１電圧信号ＣＳＨが第１基準電圧ｒｅｆ＿ｏｃ１を超えると、電流検出回路２１が出力ポートを用いて過電流信号を第１駆動回路１３に出力する。第１駆動回路１３が過電流信号を受信すると、第１ＭＯＳトランジスタＱ１がターンオフするように駆動される。
【0041】
図６に示すように、過電流信号によって第１ＭＯＳトランジスタＱ１がターンオフされる場合、インダクタＬは第２ＭＯＳトランジスタＱ２を用いて放電する。第２抵抗Ｒｃｓが、第２ＭＯＳトランジスタＱ２を流れる電流を、対応する第２電圧信号ＣＳ２に変換するように構成される。第２電圧信号ＣＳ２が第２基準電圧ｒｅｆ＿ｏｃ２より高いとき、過電流状態検出回路２２が出力ポートを用いて過電流状態信号ＯＣＳをＰＷＭ信号発生回路２３に出力する。ＰＷＭ信号発生回路２３は、過電流状態信号ＯＣＳを受信すると、第１ＰＷＭ信号ＰＷＭ１を出力するのを止め、すなわち、第１ＰＷＭ信号ＰＷＭ１をリセットする又はローレベルにある第１ＰＷＭ信号ＰＷＭ１を出力する。
【0042】
あるいは、図７に示すように、過電流信号によって第１ＭＯＳトランジスタＱ１がターンオフされる場合、インダクタＬは第２ＭＯＳトランジスタＱ２を用いて放電する。第２抵抗Ｒｃｓが、第２ＭＯＳトランジスタＱ２を流れる電流を、対応する第３電圧信号ＣＳ３に変換するように構成される。第３電圧信号ＣＳ３が第３基準電圧ｒｅｆ＿ｏｃ３より高いとき、過電流状態検出回路２２が出力ポートを用いて過電流状態信号ＯＣＳをＰＷＭ信号発生回路２３に出力する。ＰＷＭ信号発生回路２３は、過電流状態信号ＯＣＳを受信すると、第１ＰＷＭ信号ＰＷＭ１を出力するのを止め、すなわち、第１ＰＷＭ信号ＰＷＭ１をリセットする又はローレベルにある第１ＰＷＭ信号ＰＷＭ１を出力する。
【0043】
以下にて各回路の取り得る構成を説明する。
【0044】
取り得る一実装において、図８に示すように、電流検出回路２１は第１比較器ＣＭＰ１を含み、オプションで更に第６ワンショットＯＳ６を含む。第１比較器ＣＭＰ１の非反転入力＋が、第１ＭＯＳトランジスタＱ１を流れる電流に対応する第１電圧信号ＣＳＨを入力し、第１比較器ＣＭＰ１の反転入力－が、第１閾値に対応する第１基準電圧ｒｅｆ＿ｏｃ１を入力する。第１電圧信号ＣＳＨが第１基準電圧ｒｅｆ＿ｏｃ１より高いとき、第１比較器ＣＭＰ１が過電流信号を第１駆動回路１３に出力する。オプションで、第１比較器ＣＭＰ１の出力ポートは第６ワンショットＯＳ６の入力ポートに接続され、第１比較器ＣＭＰ１は第６ワンショットＯＳ６の出力ポートを用いて過電流信号ＯＣを出力する。
【0045】
取り得る一実装において、図８に示すように、第１駆動回路１３は、第１のＯＲゲートＯＲ１及び第１トリガＴＲ１を含み、オプションで更に、第１ワンショットＯＳ１、第２ワンショットＯＳ２、ＮＯＴゲートＮＯＴ２、及び第１増幅器ＡＭＰ１を含む。第１のＯＲゲートＯＲ１が、第１ＰＷＭ信号の反転信号及び過電流信号ＯＣを入力するように構成され、第１のＯＲゲートＯＲ１の出力ポートが第１トリガＴＲ１のリセットポートＲに接続され、第１トリガＴＲ１のデータ入力ポートＳが第１ＰＷＭ信号を入力するように構成され、第１トリガＴＲ１のデータ出力ポートが第１ＭＯＳトランジスタＱ１のゲートに接続されるように構成される。
【0046】
具体的には、第１ワンショットＯＳ１の入力ポート及びＮＯＴゲートＮＯＴ２の入力ポートが、第１ＰＷＭ信号が昇圧された後に得られるＰＷＭ信号ＰＷＭ１＿Ｈを入力するように構成され、第１ワンショットＯＳ１の出力ポートが第１トリガＴＲ１のデータ入力ポートＳに接続され、ＮＯＴゲートＮＯＴ２の出力ポートが第２ワンショットＯＳ２の入力ポートに接続され、第２ワンショットＯＳ２の出力ポートが第１のＯＲゲートＯＲ１の第１入力ポートに接続され、第１のＯＲゲートＯＲ１の第２入力ポートが過電流信号ＯＣを入力するように構成され、第１トリガＴＲ１のデータ出力ポートＱが第１増幅器ＡＭＰ１の入力ポートに接続され、第１増幅器ＡＭＰ１の出力ポートが、第１ＭＯＳトランジスタＱ１のゲートに接続され、第１ＭＯＳトランジスタＱ１の駆動信号ＧＴ１を増幅する。
【0047】
取り得る一実装において、図９に示すように、過電流状態検出回路２２は、第２比較器ＣＭＰ２及びＡＮＤゲートＡＮＤを含み、オプションで更に第７ワンショットＯＳ７を含む。第２比較器ＣＭＰ２の非反転入力＋が、第２ＭＯＳトランジスタＱ２を流れる電流に対応する第２電圧信号ＣＳ２を入力するように構成され、第２比較器ＣＭＰ２の反転入力－が、第２閾値に対応する第２基準電圧ｒｅｆ＿ｏｃ２を入力するように構成され、第２比較器ＣＭＰ２の出力ポートがＡＮＤゲートＡＮＤの第１入力ポートに接続され、ＡＮＤゲートＡＮＤの第２入力ポートが第１ＰＷＭ信号ＰＷＭ１を入力するように構成され、ＡＮＤゲートＡＮＤの出力ポートが第７のワンショットＯＳ７の入力ポートに接続される。第２電圧信号ＣＳ２が第２基準電圧ｒｅｆ＿ｏｃ２より高いとき、ＡＮＤゲートＡＮＤが過電流状態信号ＯＣＳを出力する。オプションで、ＡＮＤゲートＡＮＤは第７ワンショットＯＳ７の出力ポートを用いて過電流状態信号ＯＣＳを出力する。当該過電流状態検出回路２２は、図６に示したトーテムポールブリッジレスＰＦＣ回路に適用され得る。
【0048】
取り得る他の一実装において、図１０に示すように、図９からの違いは第２比較器ＣＭＰ２の非反転入力＋が、第２閾値に対応する第３基準電圧ｒｅｆ＿ｏｃ３を入力するように構成されるとともに、第２比較器ＣＭＰ２の反転入力－が、第２ＭＯＳトランジスタを流れる電流に対応する第３電圧信号ＣＳ３を入力するように構成されることにある。第３電圧信号ＣＳ３が第３基準電圧ｒｅｆ＿ｏｃ３より低いとき、ＡＮＤゲートＡＮＤが過電流状態信号ＯＣＳを出力する。オプションで、ＡＮＤゲートＡＮＤは第７ワンショットＯＳ７の出力ポートを用いて過電流状態信号ＯＣＳを出力する。当該過電流状態検出回路２２は、図７に示したトーテムポールブリッジレスＰＦＣ回路に適用され得る。
【0049】
取り得る一実装において、図１１に示すように、ＰＷＭ信号発生回路２３は、第２のＯＲゲートＯＲ２及び第３トリガＴＲ３を含む。第２のＯＲゲートＯＲ２の第１入力ポートが第１ＰＷＭ信号ＰＷＭ１のリセット信号ｒｅｓｅｔ＿ｄｒｖを入力するように構成され、第２のＯＲゲートＯＲ２の第２入力ポートが過電流状態信号ＯＣＳを入力するように構成され、第２のＯＲゲートＯＲ２の出力ポートが第３トリガＴＲ３のリセットポートＲに接続され、第３トリガＴＲ３のデータ入力ポートＳが第１ＰＷＭ信号ＰＷＭ１のセット信号ｓｅｔ＿ｄｒｖを入力するように構成され、第１トリガＴＲ３の出力ポートが第１ＰＷＭ信号ＰＷＭ１を出力するように構成される。
【0050】
【0051】
図８、図１１、及び図１２に示すように、当該ＰＦＣ回路が通常動作するとき、第１ＰＷＭ信号ＰＷＭ１のセット信号ｓｅｔ＿ｄｒｖがハイレベルになる。この場合、第３トリガＴＲ３が第１ＰＷＭ信号ＰＷＭ１を出力するようにトリガされ、レベルシフト回路１２がレベルシフトを行った後に得られるＰＷＭ信号ＰＷＭ１＿Ｈはハイレベルになる。第１ＰＷＭ信号ＰＷＭ１のリセット信号ｒｅｓｅｔ＿ｄｒｖがハイレベルになると、第３トリガＴＲ３がリセットするようにトリガされ、レベルシフト回路１２が第１ＰＷＭ信号ＰＷＭ１に対してレベルシフトを行った後に得られるＰＷＭ信号ＰＷＭ１＿Ｈがローレベルになる。
【0052】
交流電源Ｖａｃの中性線の電圧が正電圧にあるとき、第１ＭＯＳトランジスタＱ１を流れる電流に対応する電圧ＣＳＨは、第１閾値に対応する第１基準電圧ｒｅｆ＿ｏｃ１より低く、第１比較器ＣＭＰ１の出力電圧が第６ワンショットＯＳ６を通り抜けた後に得られる信号ＯＣはローレベルにある。例えば、第１基準電圧ｒｅｆ＿ｏｃ１は０．３Ｖである。
【0053】
第１ＰＷＭ信号ＰＷＭ１がレベルシフト回路１２によって昇圧された後に得られるＰＷＭ信号ＰＷＭ１＿Ｈがハイレベルにある場合、該ＰＷＭ信号ＰＷＭ１＿Ｈは、第１駆動回路１３内のインバータＮＯＴ２によって反転された後にローレベルにある。第１のＯＲゲートＯＲ１の２つの入力ポートがローレベルにあるので、ＰＷＭ信号ＰＷＭ１＿Ｈはローレベルで出力され、これは第１トリガＴＲ１をリセットするようにはトリガしない。ＰＷＭ信号ＰＷＭ１＿Ｈがハイレベルになると、第１トリガＴＲ１の出力信号がハイレベルになり、第１増幅器ＡＭＰ１によって電流が増幅された後に得られる信号ＧＴ１もハイレベルになる。この場合、第１ＭＯＳトランジスタＱ１がターンオンされるように駆動され、交流電源Ｖａｃが第１ＭＯＳトランジスタＱ１を用いてインダクタＬを充電し、インダクタＬの電流ｉＬが徐々に増加する。
【0054】
第１ＰＷＭ信号ＰＷＭ１がレベルシフト回路１２によって昇圧された後に得られるＰＷＭ信号ＰＷＭ１＿Ｈがローレベルにある場合には、該ＰＷＭ信号ＰＷＭ１＿Ｈは、第１駆動回路１３内のインバータＮＯＴ２によって反転された後にハイレベルにあり、第１のＯＲゲートＯＲ１によってハイレベルで出力され、これが第１トリガＴＲ１をリセットするようにトリガする。第１トリガＴＲ１の出力信号がローレベルになると、第１増幅器ＡＭＰ１によって出力される信号ＧＴ１もローレベルになり、第１ＭＯＳトランジスタＱ１をターンオフさせるように駆動する。インダクタＬの電流は急には変化しないので、インダクタＬが第２ＭＯＳトランジスタＱ２を用いて放電するとき、インダクタＬの電流ｉＬは徐々に減少する。第２ＭＯＳトランジスタＱ２のドレインはグランド等価容量を持ち、値が小さいので、第１ＭＯＳトランジスタＱ１を流れる電流に対応する電圧ＣＳＨは急激に減少し、第２ＭＯＳトランジスタを流れる電流に対応する電圧ＣＳは急激に増加した後にゆっくり減少する。
【0055】
インダクタＬの充電プロセスにおいて、第１ＭＯＳトランジスタＱ１を流れる電流に対応する電圧ＣＳＨが第１閾値（すなわち、過電流が発生する）より高いとき、図８及び図１３に示すように、第１ＭＯＳトランジスタＱ１を流れる電流に対応する電圧ＣＳＨは第１閾値に対応する第１基準電圧ｒｅｆ＿ｏｃ１より高くなり、第１比較器ＣＭＰ１の出力電圧が第６ワンショットＯＳ６を通り抜けた後に得られる信号ＯＣはハイレベルになり、第１のＯＲゲートＯＲ１によってハイレベルで出力され、これが第１トリガＴＲ１をリセットするようにトリガする。第１トリガＴＲ１の出力信号がローレベルになると、第１増幅器ＡＭＰ１によって出力される信号ＧＴ１もローレベルになり、これが第１ＭＯＳトランジスタＱ１をターンオフさせるように駆動する。従って、センスＬの電流ｉＬが徐々に減少し、第１ＭＯＳトランジスタＱ１を流れる電流に対応する電圧ＣＳＨが急激に減少し、第２ＭＯＳトランジスタを流れる電流に対応する電圧ＣＳは急激に増加した後にゆっくり減少し、それにより第１ＭＯＳトランジスタＱ１を保護する。
【0056】
第１ＭＯＳトランジスタＱ１はターンオフされるが、制御回路１１が出力する第１ＰＷＭ信号ＰＷＭ１は依然としてハイレベルにある。第２ＭＯＳトランジスタＱ２にて、ボディダイオードにより還流（freewheeling）を実現できる。従って、第２ＭＯＳトランジスタＱ２を流れる電流はなおも急激に増加し、これは、図６における電圧ＣＳの急激な増加及び図７における電圧ＣＳの急激な減少に相当する。
【0057】
第２ＭＯＳトランジスタＱ２を流れる電流が第２閾値を超える場合、図６に示したトーテムポールブリッジレスＰＦＣ回路では電圧ＣＳが正になる。図９に示すように、第２ＭＯＳトランジスタＱ２を流れる電流に対応する電圧ＣＳが、第２閾値に対応する第２基準電圧ｒｅｆ＿ｏｃ２より高くなり、図７に示したトーテムポールブリッジレスＰＦＣ回路では電圧ＣＳは負になる。図１０に示すように、第２ＭＯＳトランジスタＱ２を流れる電流に対応する電圧ＣＳは、第２閾値に対応する第３基準電圧ｒｅｆ＿ｏｃ３より低い。
【0058】
例えば、図９及び図１４に示すように、第２比較器ＣＭＰ２がハイレベルを出力し、ＡＮＤゲートＡＮＤがハイレベルを出力し、第７ワンショットＯＳ７によって出力される過電流状態信号ＯＣＳがハイレベルになる。図１１及び図１４に示すように、第２のＯＲゲートＯＲ２がハイレベルを出力し、これが第３トリガＴＲ３をリセットするようにトリガし、第３トリガＴＲ３によって出力する第１ＰＷＭ信号ＰＷＭ１がローレベルに変化する。従って、ＰＷＭ信号の高速リセットが実現される。
【0059】
この出願の実施形態で提供されるトーテムポールブリッジレス力率補正回路及びパワーエレクトロニクス装置によれば、第１ＭＯＳトランジスタを流れる電流に対応する第１電圧信号が第１基準電圧より高いとき、すなわち、第１ＭＯＳトランジスタを流れる電流が閾値より大きいとき、第１比較器が過電流信号を第１駆動回路に出力することで、第１トリガをトリガしてリセットし、それにより第１ＭＯＳトランジスタをターンオフさせる。従って、過電流が発生したときにＭＯＳトランジスタが迅速にターンオフされ、それによりＭＯＳトランジスタへのダメージを防ぐ。
【0060】
また、前述の第１ＭＯＳトランジスタＱ１の過電流保護と同様に、第２ＭＯＳトランジスタＱ２についても電流検出回路、過電流状態検出回路、及びＰＷＭ信号発生回路を配置することで、Ｖａｃの活線（live line）の電圧が正電圧にあるときに第２ＭＯＳトランジスタＱ２に対する過電流保護を行ってもよい。
【0061】
以上の説明は、単にこの出願の特定の実装に過ぎず、この出願の保護範囲を限定することを意図するものではない。この出願に開示された技術的範囲内で当業者が容易に考え付く如何なる変形又は置換もこの出願の保護範囲に入るものである。従って、この出願の保護範囲は請求項の保護範囲に従うものである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】