▶ セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-21
(45)【発行日】2024-10-29
(54)【発明の名称】行ドライバ故障検出のための検証回路
(51)【国際特許分類】
H04N 25/76 20230101AFI20241022BHJP
【ＦＩ】
H04N25/76
【請求項の数】
5
【外国語出願】
(21)【出願番号】P 2020160029
(22)【出願日】2020-09-24
(65)【公開番号】P2021064939
(43)【公開日】2021-04-22
【審査請求日】2023-07-20
(31)【優先権主張番号】201911038711
(32)【優先日】2019-09-25
(33)【優先権主張国・地域又は機関】IN
(31)【優先権主張番号】16/700,480
(32)【優先日】2019-12-02
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】300057230
【氏名又は名称】セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】オベロイ， アニルーダ
(72)【発明者】
【氏名】シン， ガービンデル
【審査官】藏田 敦之
(56)【参考文献】
【文献】特開２００７－２０８３２２（ＪＰ，Ａ）
【文献】特開２０１９－１１３７１０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／００９３９１０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７６ － ２５／７９
Ｈ０１Ｌ ２７／１４ － ２７／１４８
(57)【特許請求の範囲】
【請求項1】
画像センサであって、撮像ピクセルのアレイと、
前記撮像ピクセルのアレイに制御信号を提供する行ドライバと、
前記行ドライバの動作を試験するように構成された検証回路であって、検証回路は、
蓄積コンデンサと、
第１のバイアス電圧供給端子と、
前記蓄積コンデンサと前記第１のバイアス電圧供給端子との間に介在する第１のトランジスタと、
第２のバイアス電圧供給端子と、
前記蓄積コンデンサと前記第２のバイアス電圧供給端子との間で直列に結合された第２及び第３のトランジスタと、を含む、検証回路と、を備える、画像センサ。
【請求項2】
前記検証回路が、浮遊拡散領域と、
前記蓄積コンデンサと前記浮遊拡散領域との間に介在する第４のトランジスタと、
前記浮遊拡散領域に結合されたゲートを有するソースフォロワトランジスタと、
前記ソースフォロワトランジスタと出力線との間に結合された行選択トランジスタと、
前記蓄積コンデンサと前記第２のバイアス電圧供給端子との間で前記第２のトランジスタと直列に、かつ前記第３のトランジスタと並列に結合された第５のトランジスタであって、前記蓄積コンデンサは第１の蓄積コンデンサである、第５のトランジスタと、
第２の蓄積コンデンサと、
前記第２の蓄積コンデンサと前記第１のバイアス電圧供給端子との間に介在する第６のトランジスタと、
前記第２の蓄積コンデンサと前記第２のバイアス電圧供給端子との間で直列に結合された第７及び第８のトランジスタと、
前記第２の蓄積コンデンサと前記浮遊拡散領域との間に介在する第９のトランジスタと、
前記第２の蓄積コンデンサと前記第２のバイアス電圧供給端子との間で前記第７のトランジスタと直列に、かつ前記第８のトランジスタと並列に結合された第１０のトランジスタであって、前記第２のトランジスタは、前記行ドライバから前記制御信号を受信するゲートを有し、前記第７のトランジスタは、前記行ドライバから前記制御信号を受信するゲートを有する、第１０のトランジスタと、
第１１のトランジスタであって、前記第１及び第１１のトランジスタは、前記第１の蓄積コンデンサと前記第１のバイアス電圧供給端子との間で直列に結合されている、第１１のトランジスタと、
第１２のトランジスタであって、前記第６及び第１２のトランジスタは、前記第２の蓄積コンデンサと前記第１のバイアス電圧供給端子との間で直列に結合されている、第１２のトランジスタと、を更に含む、請求項１に記載の画像センサ。
【請求項3】
画像センサであって、第１の行を有する撮像ピクセルのアレイと、
前記第１の行に制御信号を提供するように構成された行ドライバと、
前記行ドライバの前記制御信号及び試験動作を受信するように構成された検証回路ブロックであって、前記検証回路ブロックは、電荷蓄積領域と、前記電荷蓄積領域と第１のバイアス電圧供給端子との間に結合されたプリチャージトランジスタと、前記電荷蓄積領域と第２のバイアス電圧供給端子との間に結合され、前記制御信号を受信するゲートを有する、検証トランジスタと、を含む、検証回路ブロックと、を備える、画像センサ。
【請求項4】
前記検証回路ブロックが、前記プリチャージトランジスタに結合された第１のトランジスタであって、前記プリチャージトランジスタ及び前記第１のトランジスタは、前記第１のバイアス電圧供給端子と前記電荷蓄積領域との間で直列に結合されている、第１のトランジスタと、
前記電荷蓄積領域と前記第２のバイアス電圧供給端子との間で前記検証トランジスタと直列に結合された第２及び第３のトランジスタと、
前記電荷蓄積領域と前記第２のバイアス電圧供給端子との間で前記検証トランジスタと直列に結合された第４及び第５のトランジスタであって、前記第４及び第５のトランジスタは、前記検証トランジスタと前記第２のバイアス電圧供給端子との間で前記第２及び第３のトランジスタと並列に結合されている、第４及び第５のトランジスタと、
浮遊拡散領域と、
前記電荷蓄積領域と前記浮遊拡散領域との間で直列に結合された第６及び第７のトランジスタと、
前記浮遊拡散領域と前記第１のバイアス電圧供給端子との間で直列に結合された第８及び第９のトランジスタと、
前記浮遊拡散領域に結合されたゲートを有するソースフォロワトランジスタと、
前記ソースフォロワトランジスタと列出力線との間に結合された行選択トランジスタと、を更に含む、請求項３に記載の画像センサ。
【請求項5】
画像センサであって、撮像ピクセルのアレイと、
前記撮像ピクセルのアレイに制御信号を提供する行ドライバと、
第１及び第２の蓄積コンデンサと、前記制御信号を受信する対応の第１及び第２のゲートを有する第１及び第２のトランジスタと、を含む検証回路であって、前記検証回路は、
前記第１及び第２の蓄積コンデンサを第１のバイアス電圧にプリチャージし、
前記第１及び第２のトランジスタを使用して、前記第１及び第２の蓄積コンデンサを第２のバイアス電圧に意図的に放電させ、
前記第１の蓄積コンデンサのみを前記第１のバイアス電圧にリセットし、
前記第１の蓄積コンデンサからの第１のサンプル及び前記第２の蓄積コンデンサからの第２のサンプルを使用して前記行ドライバの動作を試験するように構成されている、検証回路と、を備える、画像センサ。
【発明の詳細な説明】
【技術分野】
【0001】
（優先権の主張）
本出願は、参照によりその全体が本明細書に組み込まれる、２０１９年９月２５日出願のインド特許出願第２０１９１１０３８７１１号の利益を主張し、その優先権を主張するものである。
本出願は、参照によりその全体が本明細書に組み込まれる、２０１９年９月２５日出願のインド特許出願第２０１９１１０３８７１１号の利益を主張し、その優先権を主張するものである。
【0002】
（発明の分野）
本発明は、一般に、撮像システムに関し、より具体的には、画像センサを有する撮像システム、並びに画像センサ内の構成要素の完全性を試験するための方法及び回路に関する。
本発明は、一般に、撮像システムに関し、より具体的には、画像センサを有する撮像システム、並びに画像センサ内の構成要素の完全性を試験するための方法及び回路に関する。
【背景技術】
【0003】
画像センサは、携帯電話、カメラ、及びコンピュータなどの電子デバイスにおいて画像をキャプチャするために一般的に使用される。従来の画像センサは、相補的な金属酸化膜半導体（ＣＭＯＳ）技術又は電荷結合素子（ＣＣＤ）技術を使用して半導体基板上に製造される。画像センサは、それぞれがフォトダイオードと、基板内に形成されたトランジスタなどの他の動作回路と、を含む画像センサピクセルのアレイを含み得る。
【0004】
電子デバイスの寿命にわたって、電子デバイス内の画像センサは故障する傾向にあり得る。従来の画像センサでは、画像センサの機能性を試験するための方法及び回路が提供されることがある。しかしながら、撮像システムの適切な動作を検証することは、画像センサ上の大量の空間を占める、製造の複雑性を増加させる、などの過剰な構成要素を必要とする場合がある。
【0005】
したがって、検証回路を有する改善された撮像システムを提供することが望ましい。
【図面の簡単な説明】
【0006】
【図1】一実施形態による、撮像システム及びホストサブシステムを含む例示的なシステムの図である。
【図2】一実施形態による、画像ピクセルのアレイと、画像ピクセルのアレイに結合された検証回路と、画像ピクセルのアレイに結合された制御回路と、を有する例示的な画像センサの図である。
【図5】一実施形態による、行ドライバの適切な動作を試験するために使用される例示的な検証回路ブロックの回路図である。
【発明を実施するための形態】
【0007】
本発明の実施形態は、画像センサに関し、より具体的には、検証回路を有する画像センサに関する。当業者であれば、本例示的実施形態は、これらの具体的な詳細の一部又は全てを伴わずに実施され得ることを認識するであろう。その他の場合には、本実施形態を不必要に不明瞭にしないよう、周知の動作は詳細に記載されていない。
【0008】
デジタルカメラモジュールを有する撮像システムは、デジタルカメラ、コンピュータ、携帯電話、及び他の電子デバイスなどの電子デバイスにおいて広く使用されている。デジタルカメラモジュールは、画像をキャプチャするために入射光を収集する１つ以上の画像センサを含み得る。
【0009】
いくつかの状況では、撮像システムは、車両（例えば、自動車、バス、又は任意の他の車両）のための監視システム又は安全システムなどの、より大きなシステムの一部分を形成し得る。車両安全システムでは、撮像システムによってキャプチャされた画像は、車両を取り囲む環境条件を判定するために、車両安全システムによって使用され得る。例として、車両安全システムとしては、駐車支援システム、自動又は半自動クルーズコントロールシステム、自動ブレーキシステム、衝突回避システム、レーンキープシステム（レーンドリフト回避システムと呼ばれることもある）、歩行者検出システムなどのシステムが挙げられ得る。
【0010】
少なくともいくつかの場合において、撮像システムは、半自律型又は自律型自己駆動車両の一部を形成し得る。このような撮像システムは、画像をキャプチャし、それらの画像を使用して近くの車両を検出し得る。近くの車両が画像内で検出されると、車両安全システムは、時には警告灯、警告アラームを動作させ得るか、又はブレーキ、アクティブ操縦、若しくは他のアクティブ衝突回避手段を作動させ得る。車両安全システムは、デジタルカメラモジュールを有する撮像システムからの連続的にキャプチャされた画像を使用して、対象物（例えば、他の自動車又は他の環境対象物）との衝突を回避するのを助ける、意図しないドリフト（例えば、レーンマーカー）を回避するのを助ける、ないしは別の方法で、車両の任意の通常動作モード中の車両の安全な動作を補助し得る。
【0011】
画像センサは、画像ピクセルのアレイを含み得る。画像センサ内のピクセルは、入射光を電荷に変換するフォトダイオードなどの感光素子を含み得る。画像センサは、任意の数のピクセル（例えば、数百、数千、又はそれ以上）を有し得る。典型的な画像センサは、例えば、数百、数千、又は数百万のピクセル（例えば、メガピクセル）を有し得る。
【0012】
図１は、画像センサを使用して画像をキャプチャする例示的な撮像システムの図である。図１のシステム１００は、車両安全システム（例えば、アクティブブレーキシステム又は他の車両安全システム）であってもよく、監視システムであってもよく、又はカメラ、携帯電話、ビデオカメラ、若しくはデジタル画像データをキャプチャする他の電子デバイスなどの電子デバイスであってもよい。
【0013】
図１に示すように、システム１００は、撮像システム１０などの撮像システム、及びホストサブシステム２０などのホストサブシステムを含み得る。撮像システム１０は、カメラモジュール１２を含み得る。カメラモジュール１２は、１つ以上の画像センサ１４及び１つ以上のレンズを含み得る。カメラモジュール１２内のレンズは、一例として、Ｍ×Ｎアレイに配置された個々のＭ＊Ｎレンズが挙げられ得る。個々の画像センサ１４は、（一例として）対応するＭ×Ｎ画像センサアレイ内に配置され得る。Ｍ及びＮの値はそれぞれ、１以上であってもよく、それぞれ２以上であってもよく、１０を超えてもよく、又は任意の他の好適な値を有してもよい。カメラモジュール１２内のそれぞれの画像センサは同一であってもよく、又は所与の画像センサアレイ集積回路内に異なる種類の画像センサが存在してもよい。
【0014】
画像キャプチャ操作中、それぞれのレンズは、関連する画像センサ１４上に光を集中させ得る。画像センサ１４は、光をデジタルデータに変換する感光素子（例えば、ピクセル）を含み得る。画像センサは、任意の数のピクセル（例えば、数百、数千、数百万、又はそれ以上）を有し得る。典型的な画像センサは、例えば、数百万のピクセル（例えば、メガピクセル）を有し得る。例として、画像センサ１４は、バイアス回路（例えば、ソースフォロワ負荷回路）、サンプルアンドホールド回路、相関二重サンプリング（ＣＤＳ）回路、増幅器回路、アナログデジタル（ＡＤＣ）コンバータ回路、データ出力回路、メモリ（例えば、バッファ回路）、アドレス回路などを含み得る。
【0015】
画像センサ１４からの静止画像データ及びビデオ画像データは、経路２６を経由して画像処理及びデータフォーマッティング回路１６に提供され得る。画像処理及びデータフォーマッティング回路１６は、データフォーマッティング、ホワイトバランス及び露光の調整、ビデオ画像安定化の実装、顔検出などの画像処理機能を実行するために使用され得る。画像処理及びデータフォーマッティング回路１６はまた、必要に応じて、生カメラ画像ファイルを（例えば、Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｅｒｔｓ Ｇｒｏｕｐ、すなわちＪＰＥＧフォーマットに）圧縮するために使用され得る。システムオンチップ（ＳＯＣ）配置と呼ばれることもある典型的な配置では、カメラセンサ１４並びに画像処理及びデータフォーマッティング回路１６は、共通の半導体基板（例えば、共通のシリコン画像センサ集積回路ダイ）上に実装される。必要に応じて、カメラセンサ１４及び画像処理回路１６は、別個の半導体基板上に形成されてもよい。例えば、カメラセンサ１４及び画像処理回路１６は、積層されている別個の基板上に形成されてもよい。
【0016】
撮像システム１０（例えば、画像処理及びデータフォーマッティング回路１６）は、経路１８を介して取得した画像データをホストサブシステム２０に伝達し得る。ホストサブシステム２０は、ブレーキ又は操縦などの車両機能を制御するための制御信号を外部デバイスに送達するアクティブ制御システムを含み得る。ホストサブシステム２０は、画像内のオブジェクトを検出する、画像フレーム間の対象物の動きを検出する、画像内の対象物までの距離を判定する、撮像システム１０によって提供される画像をフィルタリングする、ないしは別の方法で処理するための処理ソフトウェアを含み得る。ホストサブシステム２０は、画像センサに関連付けられた検証データが、画像センサが適切に機能していないことを示す場合に、画像システム１０を無効化し、かつ／又は警告（例えば、自動車のダッシュボード上の警告光、可聴警告、又は他の警告）を生成するように構成された警告システムを含み得る。
【0017】
必要に応じて、システム１００は、多くの高レベル機能を使用者に提供し得る。コンピュータ又は高度な携帯電話では、例えば、ユーザアプリケーションを実行する能力がユーザに提供され得る。これらの機能を実装するために、システム１００のホストサブシステム２０は、キーパッド、入出力ポート、ジョイスティック、及びディスプレイなどの入出力デバイス２２と、ストレージ及び処理回路２４と、を有し得る。ストレージ及び処理回路２４は、揮発性及び不揮発性メモリ（例えば、ランダムアクセスメモリ、フラッシュメモリ、ハードドライブ、ソリッドステートドライブなど）を含み得る。ストレージ及び処理回路２４はまた、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、特定用途向け集積回路などを含み得る。撮像システム１０の動作中、カメラモジュール１２は、ホストサブシステム２０に画像フレームを連続的にキャプチャし、提供し得る。
【0018】
システム１００は、車両安全システムであってもよい。車両安全システムでは、画像センサによってキャプチャされた画像は、車両を取り囲む環境条件を判定するために、車両安全システムによって使用され得る。例として、車両安全システムは、駐車支援システム、自動又は半自動クルーズコントロールシステム、自動ブレーキシステム、衝突回避システム、レーンキープシステム（レーンドリフト回避システムと呼ばれることもある）、歩行者検出システムなどのシステムを含み得る。少なくともいくつかの場合において、画像センサは、半自律型又は自律型自己駆動車両の一部を形成し得る。車両安全基準は、車両安全システム（画像センサを含む）の任意の構成要素の適切な動作が、車両の運転前、運転中、及び／又は運転後に検証されることを必要とし得る。画像センサの検証動作は、（例えば、撮像システムの起動及び／又は停止時に）車両の動作の前、最中、及び／又は後に、撮像システムによって実行され得る。
【0019】
カメラモジュール１２の配置の一例を図２に示す。図２に示すように、カメラモジュール１２は、画像センサ１４並びに制御及び処理回路１６を含む。画像センサ１４は、ピクセル２８のアレイ３０（本明細書では、画像センサピクセル又は画像ピクセル２８と呼ばれることもある）、行制御回路３２、列制御及び読み出し回路４２、並びに検証回路４７などのピクセルアレイを含み得る。制御回路１６は、行制御回路３２に結合され得、かつグローバルデータ経路４４を介して列制御及び読み出し回路４２に結合され得る。行制御回路３２は、制御回路１６から行アドレスを受信し得、対応する行制御信号を制御経路１２８経由で画像ピクセル２８に供給する行ドライバ３４を有し得る（例えば、デュアル変換利得制御信号、ピクセルリセット制御信号、電荷転送制御信号、ブルーミング制御信号、行選択制御信号、又は任意の他の所望のピクセル制御信号）。検証回路４７はまた、行制御信号を受信し得、行制御信号の適切な動作を検証し得る。
【0020】
列制御及び読み出し回路４２は、列線４０などの１つ以上の導電線を介してピクセルアレイ３０の列に結合され得る。列線４０は、画像ピクセルアレイ３０内の画像ピクセル２８のそれぞれの列に結合され得る（例えば、それぞれのピクセル列は、対応する列線４０に結合され得る）。１つ以上の列線はまた、検証回路４７に結合され得る。列線４０は、画像ピクセル２８から画像信号を読み出すため、及び画像ピクセル２８にバイアス信号（例えばバイアス電流又はバイアス電圧）を供給するために使用され得る。画像ピクセルの読み出し動作中、画像ピクセルアレイ３０内のピクセル行は、行制御回路３２を使用して選択され得、そのピクセル行の画像ピクセル２８に関連付けられた画像データは、列線４０上の回路４２によって読み出され得る。
【0021】
列制御及び読み出し回路４２は、いくつかの列読み出し回路４６を含み得る。それぞれの列読み出し回路４６は、対応する列線４０に結合され得、かつ対応する列線に結合されたピクセル２８から画像信号を読み出し、受信し得る。それぞれの列読み出し回路４６は、アレイ３０から読み出された信号を増幅するための列増幅器などの列回路と、アレイ３０から読み出された信号をサンプリングし、記憶するためのサンプルアンドホールド回路と、読み出されたアンログ信号を対応するデジタル信号に変換するためのアナログデジタルコンバータ（ＡＤＣ）回路と、読み出された信号及び任意の他の所望のデータを記憶するための列メモリと、を含み得る。列読み出し回路４６は、線４４を介して制御及び処理回路１６にデジタルピクセル値を出力し得る。
【0022】
アレイ３０は、任意の数の行及び列を有し得る。一般に、アレイ３０のサイズ並びにアレイ３０内の行及び列の数は、画像センサ１４の特定の実装に依存することになる。行及び列は、本明細書では概して、それぞれ水平及び垂直であるものとして記載されているが、行及び列は、任意のグリッド様構造（例えば、行として本明細書に記載される特徴は垂直に配置されてもよく、列として本明細書に記載される特徴は水平に配置されてもよい）を指し得る。
【0023】
画像センサの寿命にわたって、画像センサは故障する傾向にあり得る。したがって、図２の画像センサ１４は、画像センサの機能性を試験するための検証回路４７を含み得る。いくつかの実施形態では、検証回路４７は、アレイ３０内の撮像ピクセルのそれぞれの行に結合された検証回路ブロックを含み得る。検証回路４７は、必要に応じて、論理回路、比較回路、及び／又はラッチ回路を含んでもよい。
【0024】
必要に応じて、行制御回路３２及びピクセルアレイ３０は、（一例として）単一の集積回路内に一体に集積されてもよい。あるいは、行制御回路３２及びピクセルアレイ３０は、別個の半導体基板内に実装されてもよい。一実施例では、ピクセルアレイ３０及び検証回路４７は、第１のチップ内に形成され得る一方、追加回路（例えば、行制御回路３２、列制御及び読み出し回路４２など）は、第２のチップ内に形成される。第１のチップは、時にピクセルセンサチップと呼ばれる場合もある。第２のチップは、特定用途向け集積回路（ＡＳＩＣ）チップと呼ばれる場合もある。２つのチップは、導電相互接続層（例えば、ハイブリッド接合及び／又は周辺接触パッドにおける接合）によって接続され得る。ピクセルアレイ３２のピクセルはまた、必要に応じて、複数の半導体基板の間で分割されてもよい。
【0025】
画像センサ１４が積層チップを使用して実装される前述の実施形態では、検証回路（例えば、ピクセルセンサチップ内の検証回路４７）はｎＭＯＳ（ｎチャネル金属酸化物半導体）トランジスタのみを有することが望ましい場合がある。ピクセルセンサチップ内のｎＭＯＳトランジスタのみを含むこと（及びｐＭＯＳトランジスタなし）により、製造中にチップを形成するための注入工程の量を低減することができる。加えて、ｎＭＯＳトランジスタのみを有するピクセルセンサチップを形成すること（及び、ｐＭＯＳトランジスタなし）により、汚染を低減することができる。したがって、ピクセルセンサチップ内のｎＭＯＳトランジスタのみを使用することが望ましい場合がある。画像センサ１４の全てが単一の半導体基板を使用して形成されている場合であっても、画像センサの製造の複雑性を低減するために、検証回路４７がｎＭＯＳトランジスタのみを有することが望ましい場合がある。
【0026】
図３は、図３のピクセル２８の例示的な構造を示す回路図である。図３に示すように、ピクセル２８は、フォトダイオード５４、浮遊拡散領域（ＦＤ）５６、及び転送トランジスタ５８を含む。フォトダイオード５４は、衝突する光子を電子又はホールに変換することによって光を感知し得る。転送トランジスタ５８は、フォトダイオード５４から浮遊拡散領域５６へ電荷を転送するためにアサートされ得る。行選択トランジスタ６４は、ソースフォロワトランジスタ６０のドレインと列出力線４０との間に介在する。浮遊拡散領域５６から電荷を読み出すために、行選択トランジスタ６４がアサートされ、浮遊拡散領域での電荷に対応する電圧が、列出力線４０上で読み出される。浮遊拡散領域５６は、ソースフォロワトランジスタ６０及びリセットトランジスタ６２に結合される。ソースフォロワトランジスタはまた、バイアス電圧（例えば、ＶＡＡＰＩＸ）を提供するバイアス電圧供給線６３に結合される。
【0027】
電圧変換への充電が完了し、（行選択トランジスタ６４をアサートすることによって）得られた信号がピクセルから転送された後、ピクセルは、リセットトランジスタ６２をアサートし、浮遊拡散領域をバイアス電圧供給線６３に結合することによってリセットされ得る。いくつかの配置では、ピクセル２８内のトランジスタの全ては、ｎＭＯＳトランジスタであってもよい。換言すれば、転送トランジスタ５８、リセットトランジスタ６２、ソースフォロワトランジスタ６０、及び行選択トランジスタ６４は全て、ｎＭＯＳトランジスタである。転送トランジスタ５８は、転送制御信号ＴＸを受信するゲートを有する。行選択トランジスタ６４は、行選択制御信号ＲＳを受信するゲートを有する。リセットトランジスタ６２は、リセット制御信号ＲＳＴを受信するゲートを有する。図３に示すピクセル構造は、単なる例示に過ぎない。必要に応じて、ピクセル２８は、任意の所望の構成において任意の他の所望のピクセル構成要素（例えば、１つ以上の蓄積ダイオード、１つ以上の蓄積コンデンサ、アンチブルーミングトランジスタ、１つ以上のデュアル変換利得トランジスタ、１つ以上のデュアル変換利得コンデンサなど）を含んでもよい。
【0028】
図４は、画像センサに含まれ得る例示的な検証回路４７を示す概略図である。図示のように、ピクセルアレイ３０内の撮像ピクセルのそれぞれの行は、関連する検証回路ブロック４７Ｖを有し得る。それぞれの検証回路ブロック４７Ｖは、その行に関連付けられた１つ以上の行制御信号（例えば、転送制御信号ＴＸ、行選択制御信号ＲＳ、リセット制御信号ＲＳＴなど）を受信し得る。検証回路ブロック４７Ｖは、行制御信号の適切な動作を検証し得る（例えば、行制御信号のうちの１つ以上が所望の方法でアサートされていることを確実にするため）。検証回路ブロックは、列出力線４０に結合され得る。
【0029】
図４では、撮像ピクセルの行ごとに１つの検証回路ブロックが示されている。この実施例は単なる例示である。必要に応じて、撮像ピクセルの行ごとに２つ以上の検証回路ブロックが含まれてもよい。検証回路ブロックは、必要に応じて、撮像ピクセルの複数列間で共有されてもよい。図４では、検証回路ブロックは共通出力線４０を共有する。この実施例は単なる例示であり、必要に応じて追加の出力線が含まれてもよい。
【0030】
図４の検証回路ブロック４７Ｖは、画像センサ内の行ドライバ（例えば、図２の行ドライバ３４）の動作を試験するために使用され得る。行ドライバは、ピクセルアレイ内の撮像ピクセルの行に行制御信号を（例えば、制御線１２８上で）提供するために使用され得る。対応する行ドライバによって提供され得る例示的な行制御信号は、転送トランジスタ制御信号、リセットトランジスタ制御信号、行選択トランジスタ制御信号、デュアル変換利得トランジスタ制御信号などが挙げられる。
【0031】
行ドライバによって提供される特定の制御信号にかかわらず、行ドライバの適切な動作を検証することができることが望ましい。通常動作中、制御信号は、論理低レベル（例えば、第１の電圧）又は論理高レベル（例えば、第１の電圧とは異なる第２の電圧）のいずれかで提供され得る。制御信号は、所望の方法で撮像ピクセル内のトランジスタを制御するために、低レベルと高レベルとの間で切り替えられ得る。しかしながら、いくつかの事例では、行ドライバは、適切に動作しない場合があり、低レベルと高レベルとの間で制御信号を切り替えることができない場合がある。制御信号は、常に高レベルで（例えば、「高スタック」シナリオで）提供され得るか、又は常に低レベルで（例えば、「低スタック」シナリオで）提供され得る。行ドライバが「高スタック」又は「低スタック」であるとき、撮像ピクセルは適切に動作しない。図５の検証回路ブロックなどの検証回路は、行ドライバが正常に動作しており、高スタックでも低スタックでもないことを検証するために使用され得る。
【0032】
図５の検証回路ブロック４７Ｖは、第１のバイアス電圧供給端子１０２を含む。バイアス電圧供給端子１０２は、バイアス電圧（ＶＤＤＰＲＥＣＨ）を提供し得る。トランジスタ１０４（例えば、プリチャージトランジスタ１０４）は、バイアス電圧供給端子に結合され得る。第１のトランジスタ１０４は、トランジスタ１０６とバイアス電圧供給端子との間に結合される。トランジスタ１０６は、トランジスタ１０４とノード１０７との間に結合され得る。トランジスタ１０８は、ノード１０７とノード１０９との間に結合され得る。トランジスタ１１０は、ノード１０９とトランジスタ１１２との間に結合され得る。トランジスタ１１２は、トランジスタ１１０とバイアス電圧供給端子１２４との間に結合され得る。バイアス電圧供給端子１２４は、ＶＤＤＰＲＥＣＨとは異なるバイアス電圧（ＶＳＳＨＬＯＧＩＣ）を提供し得る。
【0033】
したがって、トランジスタ１１０及び１１２は、ノード１０９とバイアス電圧供給端子１２４との間で直列に結合される。トランジスタ１１４及び１１６はまた、ノード１０９とバイアス電圧供給端子１２４との間で直列に（トランジスタ１１０及び１１２と並列に）結合され得る。
【0034】
コンデンサ１１８は、電圧ＶＳ２にあるノード１０７に結合される。トランジスタ１２０は、コンデンサ１１８とトランジスタ１２２との間に結合される。トランジスタ１２２は、トランジスタ１２０とノード１４９（コンデンサ１５０に結合される）との間に結合される。
【0035】
トランジスタ１２６（例えば、プリチャージトランジスタ１２６）は、バイアス電圧供給端子に結合され得る。第１のトランジスタ１２６は、トランジスタ１２８とバイアス電圧供給端子１０２との間に結合される。トランジスタ１２８は、トランジスタ１２６とノード１２９との間に結合され得る。トランジスタ１３０は、ノード１２９とノード１３１との間に結合され得る。トランジスタ１３２は、ノード１３１とトランジスタ１３４との間に結合され得る。トランジスタ１３４は、トランジスタ１３２とバイアス電圧供給端子１２４との間に結合され得る。
【0036】
したがって、トランジスタ１３２及び１３４は、ノード１３１とバイアス電圧供給端子１２４との間で直列に結合される。トランジスタ１３６及び１３８はまた、ノード１３１とバイアス電圧供給端子１２４との間で直列に（トランジスタ１３２及び１３４と並列に）結合され得る。
【0037】
コンデンサ１４０は、電圧ＶＳ１であるノード１２９に結合される。トランジスタ１４２は、コンデンサ１４０とトランジスタ１４４との間に結合される。トランジスタ１４４は、トランジスタ１４２とノード１４９（コンデンサ１５０に結合される）との間に結合される。
【0038】
トランジスタ１４８は、ノード１４９とトランジスタ１４６との間に介在する。トランジスタ１４６は、バイアス電圧供給端子１０２とトランジスタ１４８との間に介在する。コンデンサ１５０（浮遊拡散領域ＦＤ、浮遊拡散ノードＦＤなどと呼ばれることもある）は、トランジスタ１５２のゲート（ソースフォロワトランジスタと呼ばれることもある）に結合される。トランジスタ１５２は、バイアス電圧供給端子１０２とトランジスタ１５４との間に結合される。トランジスタ１５４は、ソースフォロワトランジスタ１５２と列出力線４０との間に結合される。トランジスタ１５４がアサートされると、浮遊拡散領域１５０上の電圧に比例する出力電圧ＰＩＸＯＵＴは、列線４０に出力され得る。
【0039】
トランジスタ１０４及び１２６は、プリチャージ制御信号「ｐｒｅｃｈ」を受信するそれぞれのゲートを有し得る。したがって、これらのトランジスタは、プリチャージトランジスタ又はプリチャージ制御トランジスタと呼ばれる場合がある。トランジスタ１０６及び１２８は、制御信号「ｃｏｎｖｄｄ」を受信するそれぞれのゲートを有し得る。ｃｏｎｖｄｄは、一実施例では、撮像ピクセルの通常動作中、通常は高い制御信号であり得る。トランジスタ１０６及び１２８は、プリチャージトランジスタ又はプリチャージ制御トランジスタと呼ばれる場合がある。
【0040】
トランジスタ１０８及び１３０は、行ドライバ信号「ｒｏｗｄｒｖ」を受信するそれぞれのゲートを有し得る。行ドライバ信号は、画像センサ内の行ドライバからの任意の制御信号であり得る。検証回路４７Ｖは、行ドライバ信号「ｒｏｗｄｒｖ」が適切に動作しているかどうかを試験する。行ドライバ信号は、転送トランジスタ制御信号（ＴＸ）、リセットトランジスタ制御信号（ＲＳＴ）、行選択トランジスタ制御信号（ＲＳ）、デュアル変換利得トランジスタ制御信号などであり得る。トランジスタ１０８及び１３０は、行ドライバトランジスタ、試験トランジスタ、検証トランジスタなどと呼ばれる場合がある。
【0041】
トランジスタ１１０及び１３２は、行選択読み出し制御信号「ｓｅｌ＿ｒｏｗ＿ｒｄ」を受信するそれぞれのゲートを有し得る。これらのトランジスタは、読み出し位相放電有効化トランジスタ、読み出し位相選択トランジスタ、放電トランジスタなどと呼ばれる場合がある。トランジスタ１１２及び１３４は、放電読み出し制御信号「ｄｉｓｃｈ＿ｒｄ」を受信するそれぞれのゲートを有し得る。これらのトランジスタは、読み出し位相放電有効化トランジスタ、読み出し位相放電トランジスタ、放電トランジスタなどと呼ばれる場合がある。
【0042】
トランジスタ１１４及び１３６は、行選択シャッター制御信号「ｓｅｌ＿ｒｏｗ＿ｓｈ」を受信するそれぞれのゲートを有し得る。これらのトランジスタは、シャッター位相放電有効化トランジスタ、シャッター位相選択トランジスタ、放電トランジスタなどと呼ばれる場合がある。トランジスタ１１６及び１３８は、放電制御信号「ｄｉｓｃｈ」を受信するそれぞれのゲートを有し得る。これらのトランジスタは、シャッター位相放電有効化トランジスタ、放電有効化トランジスタ、シャッター位相放電トランジスタ、放電トランジスタなどと呼ばれる場合がある。
【0043】
トランジスタ１２０は、コンデンサ転送制御信号ＣＳ２を受信するゲートを有し得る。トランジスタ１２０は、転送トランジスタ、コンデンサ転送トランジスタなどと呼ばれる場合がある。トランジスタ１４２は、コンデンサ転送制御信号ＣＳ１を受信するゲートを有し得る。トランジスタ１４２は、転送トランジスタ、コンデンサ転送トランジスタなどと呼ばれる場合がある。
【0044】
トランジスタ１２２、１４４、１４８、及び１５４は、行選択制御信号ＲＳを受信し得る。行選択制御信号は、検証回路４７を含むピクセルの行の試験が必要とされるときにアサートされ得る。トランジスタ１２２、１４４、１４８、及び１５４は、行選択トランジスタと呼ばれる場合がある。トランジスタ１４６は、リセット制御信号ＲＳＴを受信するゲートを有し得る。トランジスタ１４６は、リセットトランジスタと呼ばれる場合がある。
【0045】
図５に示される検証回路の配置は、単なる例示である。必要に応じて、図５に示すトランジスタのうちの１つ以上が省略されてもよい。例えば、トランジスタ１０４、１０６、１０８、１１０、１１２、１１４、１１６、１２６、１２８、１３０、１３２、１３４、１３６、１３８、１２０、１２２、１４２、１４４、１４６、１４８、１５２、及び１５４のうちの１つ以上が省略され得る。
【0046】
図５の検証回路の動作は、３つの位相を有し得る。まず、プリチャージ位相中に、コンデンサ１１８及び１４０はＶＤＤＰＲＥＣＨに充電され得る。次に、意図的な放電位相中に、コンデンサ１１８及び１４０はＶＳＳＨＬＯＧＩＣまで放電され得る。最後に、読み出し位相を使用して、試験されている行ドライバが適切に動作しているかどうかが検証され得る。これらの動作の位相は、図６～図９に関連してより詳細に説明される。
【0047】
図６は、プリチャージ位相及び意図的な放電位相中の図５の検証回路４７Ｖの動作を示すタイミング図である。図示のように、プリチャージ位相中、制御信号ｐｒｅｃｈ及びｃｏｎｖｄｄは高く上昇し得る。これにより、トランジスタ１０４及び１０６がアサートされ、コンデンサ１１８がバイアス電圧供給端子１０２からＶＤＤＰＲＥＣＨに充電される。また、これにより、トランジスタ１２６及び１２８がアサートされ、コンデンサ１４０がバイアス電圧供給端子１０２からＶＤＤＰＲＥＣＨに充電される。
【0048】
残りの制御信号（例えば、ｓｅｌ＿ｒｏｗ＿ｓｈ、ｄｉｓｃｈ、ｓｅｌ＿ｒｏｗ＿ｒｄ、ｄｉｓｃｈ＿ｒｄ、及びｒｏｗｄｒｖ）は、コンデンサ１１８及び１４０がプリチャージレベルに留まるようにプリチャージ位相中は低いままであり得る。直列の複数のトランジスタが、放電が生じるようにアサートされなければならないため、トランジスタ（例えば、トランジスタ１０８又はトランジスタ１３０）のうちの１つは、コンデンサの放電を引き起こすことなく、プリチャージ位相中に高く上昇し得る。
【0049】
ｔ１（プリチャージ位相が終了した後）では、コンデンサ１１８及び１４０はＶＤＤＰＲＥＣＨに充電される。次に、意図的な放電位相が存在し得る。これは、行ドライバからの信号を受信する撮像ピクセルの動作のシャッター位相中に生じ得る。意図的な放電位相中、制御信号ｓｅｌ＿ｒｏｗ＿ｓｈ及びｄｉｓｃｈは高く上昇する。この結果、トランジスタ１１４、１１６、１３６、及び１３８がアサートされる。トランジスタ１１４及び１１６がアサートされる一方、トランジスタ１０８のアサーションは、コンデンサ１１８をＶＳＳＨＬＯＧＩＣまで放電させることになる。トランジスタ１３６及び１３８がアサートされる一方、トランジスタ１３０のアサーションは、コンデンサ１４０をＶＳＳＨＬＯＧＩＣまで放電させることになる。ｒｏｗｄｒｖ制御信号は、（適切に動作する場合）意図的な放電位相中に１回以上アサートされ、それによってコンデンサ１１８及び１４０を放電させ得る。
【0050】
したがって、ｔ２において、行ドライバが適切に動作しており、ｒｏｗｄｒｖが意図的な放電位相中にアサートされている場合、コンデンサ１１８及び１４０は両方ともＶＳＳＨＬＯＧＩＣにあることになる。行ドライバが誤動作しており、ｒｏｗｄｒｉｖが高スタックである場合、コンデンサは依然として放電されることになる（トランジスタ１０８及び１３０が意図的な放電位相中にアサートされることに起因する）。したがって、行ドライバが高スタックであっても、両方のコンデンサ１１８及び１４０は、ｔ２においてＶＳＳＨＬＯＧＩＣにあることになる。行ドライバが誤動作し、ｒｏｗｄｒｖが低スタックである場合、トランジスタ１０８及び１３０は、意図的な放電位相中にアサートされない。したがって、コンデンサ１１８及び１４０は放電されず、コンデンサ１１８及び１４０は両方とも依然として、ｔ２においてプリチャージレベルＶＤＤＰＲＥＣＨにあることになる。
【0051】
意図的な放電位相の後、読み出し位相が実行され得る。図７は、行ドライバが適切に動作しているときの読み出し位相を示す。図８は、行ドライバが高スタックであるときの読み出し位相を示す。図９は、行ドライバが低スタックであるときの読み出し位相を示す。
【0052】
図７に示されるように、読み出し位相中、制御信号ｓｅｌ＿ｒｏｗ＿ｒｄ、ｒｓ、ｄｉｓｃｈ＿ｒｄ、ｒｓｔ、及びｃｓ２は、ｔ１で高く上昇し得る。ｓｅｌ＿ｒｏｗ＿ｒｄを読み出し位相を通じてアサートすることにより、トランジスタ１１０及び１３２が読み出し位相全体を通じてアサートされる。ｄｉｓｃｈ＿ｒｄを読み出し位相を通じてアサートすることにより、トランジスタ１１２及び１３４が読み出し位相全体を通じてアサートされる。トランジスタ１１０及び１１２は両方とも、読み出し位相を通じてアサートされるため、ｒｏｗｄｒｖのいかなるアサーションも、コンデンサ１１８をＶＳＨＨＬＯＧＩＣまで放電させることになる。トランジスタ１３２及び１３４は両方とも、読み出し位相を通じてアサートされるため、ｒｏｗｄｒｖのいかなるアサーションも、コンデンサ１４０をＶＳＨＨＬＯＧＩＣまで放電させることになる。
【0053】
行選択制御信号ＲＳは、読み出し位相を通じてアサートされ、それにより、トランジスタ１２２、１４４、１４８、及び１５４が読み出し位相を通じてアサートされる。このため、列出力線４０へのＰＩＸＯＵＴのサンプリングが可能になる。
【0054】
図７に示すように、リセット制御信号ＲＳＴ及びコンデンサ転送信号ＣＳ２は、ｔ１とｔ２との間で高く上昇する。その結果、浮遊拡散領域１５０はＶＤＤＲＰＲＥＣＨにリセットされる。行ドライバは正常に動作しているため、コンデンサ１１８及び１４０は、ＶＳＳＨＬＯＧＩＣにおいて読み出し位相を（例えば、ｔ１の前に）開始する。しかしながら、トランジスタ１２０、１２２、１４８、及び１４６は全て、ｔ１とｔ２との間でアサートされる。これにより、コンデンサ１１８がＶＤＤＲＰＲＥＣＨにリセットされる。しかしながら、ＣＳ１は、この時点で低いままである。したがって、トランジスタ１４２はアサートされず、コンデンサ１４０はＶＳＳＨＬＯＧＩＣに留まる。
【0055】
制御信号ｒｓｔ及びｃｓ２が低下した（トランジスタ１２０及び１４６のデアサート）後、浮遊拡散１５０における電圧は、ｔ３でサンプリングされ得る。このサンプルは、浮遊拡散領域のリセットレベルとみなすことができ、サンプルアンドホールドリセット（ＳＨＲ）と呼ばれる場合がある。
【0056】
ｔ４で、ＣＳ１が高く上昇する。これにより、コンデンサ１４０（ＶＳＳＨＬＯＧＩＣ）からの電圧が浮遊拡散領域１５０に転送される。したがって、図７に示すように、ＦＤ電圧は降下する。ｔ５で、ＦＤ電圧がサンプリングされる。このサンプルは、浮遊拡散領域の信号レベルとみなすことができ、サンプルアンドホールド信号（ＳＨＳ）と呼ばれる場合がある。
【0057】
ｔ６で、制御信号（例えば、ＣＳ１、ｓｅｌ＿ｒｏｗ＿ｒｄ、ｒｓ、ｄｉｓｃｈ＿ｒｄ）が低レベルに戻され得る。
【0058】
図７に示されるように、ｔ３のＳＨＲとｔ５のＳＨＳとの間のＰＩＸＯＵＴには、スイングが存在する。２つのサンプル間のＰＩＸＯＵＴの差は、試験される行ドライバ信号が適切に動作していることを示す。図８及び図９に示されるように、ＰＩＸＯＵＴは、行ドライバが高スタック又は低スタックであるときに、ｔ３とｔ５との間のいかなる変化も有し得ない。
【0059】
図８は、行ドライバが高スタックであるときの読み出し位相を示すタイミング図である。図６に関連して説明されるように、行ドライバが高スタックであるとき、コンデンサ１１８及び１４０は依然として、ＶＳＳＨＬＯＧＩＣで読み出し位相に入ることになる。
【0060】
読み出し位相中、制御信号ｓｅｌ＿ｒｏｗ＿ｒｄ、ｒｓ、ｄｉｓｃｈ＿ｒｄ、ｒｓｔ、及びｃｓ２は、ｔ１で高く上昇し得る。ｓｅｌ＿ｒｏｗ＿ｒｄを読み出し位相を通じてアサートすることにより、トランジスタ１１０及び１３２が読み出し位相全体を通じてアサートされる。ｄｉｓｃｈ＿ｒｄを読み出し位相を通じてアサートすることにより、トランジスタ１１２及び１３４が読み出し位相全体を通じてアサートされる。トランジスタ１１０及び１１２は両方とも、読み出し位相を通じてアサートされるため、ｒｏｗｄｒｖのいかなるアサーションも、コンデンサ１１８をＶＳＨＨＬＯＧＩＣまで放電させることになる。トランジスタ１３２及び１３４は両方とも、読み出し位相を通じてアサートされるため、ｒｏｗｄｒｖのいかなるアサーションも、コンデンサ１４０をＶＳＨＨＬＯＧＩＣまで放電させることになる。
【0061】
行選択制御信号ＲＳは、読み出し位相を通じてアサートされ、それにより、トランジスタ１２２、１４４、１４８、及び１５４が読み出し位相を通じてアサートされる。このため、列出力線４０へのＰＩＸＯＵＴのサンプリングが可能になる。
【0062】
図８に示すように、リセット制御信号ＲＳＴ及びコンデンサ転送信号ＣＳ２は、ｔ１とｔ２との間で高く上昇する。その結果、浮遊拡散領域１５０はＶＤＤＰＲＥＣＨにリセットされる。ｔ１とｔ２間との間で、トランジスタ１２０、１２２、１４８、及び１４６は全てアサートされる。これにより、コンデンサ１１８がＶＤＤＰＲＥＣＨにリセットされる。ＣＳ１は、この時点で低いままである。したがって、トランジスタ１４２はアサートされず、コンデンサ１４０はＶＳＳＨＬＯＧＩＣに留まる。
【0063】
制御信号ｒｓｔ及びｃｓ２が降下した（トランジスタ１２０及び１４６のデアサート）後、コンデンサ１１８における電圧ＶＳ２は、コンデンサの意図しない放電に起因してＶＤＤＰＲＥＣＨからＶＳＳＨＬＯＧＩＣに降下し得る。コンデンサは、読み出し位相の開始時にＶＤＤＰＲＥＣＨにリセットされたが、行ドライバ信号ｒｏｗｄｒｖが高スタックであるという事実は、トランジスタ１０８、１１０、及び１１２が全てアサートされることを意味する。したがって、コンデンサは、以前にＶＤＤＰＲＥＣＨにリセットされているにもかかわらず、ＶＳＳＨＬＯＧＩＣまで意図せず放電される。
【0064】
浮遊拡散１５０における電圧は、ｔ３でサンプリングされ得る。このサンプル（ＳＨＲ）中、浮遊拡散は、ｒｏｗｄｒｖが高スタックであることによって生じる意図しない放電に起因して、ＶＳＳＨＬＯＧＩＣでサンプリングされる。
【0065】
ｔ４で、ＣＳ１が高く上昇する。これにより、コンデンサ１４０（ＶＳＳＨＬＯＧＩＣ）からの電圧が浮遊拡散領域１５０に転送される。しかしながら、ＦＤは既にＶＳＳＨＬＯＧＩＣであるため、ＦＤ電圧への変化はない。ｔ５で、ＦＤ電圧がサンプリングされる（ＳＨＳ）。
【0066】
ｔ６で、制御信号（例えば、ＣＳ１、ｓｅｌ＿ｒｏｗ＿ｒｄ、ｒｓ、ｄｉｓｃｈ＿ｒｄ）が低レベルに戻され得る。
【0067】
図８に示すように、ｔ３でのＳＨＲとｔ５でのＳＨＳとの間のＰＩＸＯＵＴにスイングは存在しない。２つのサンプル間にＰＩＸＯＵＴのスイングがないことは、試験されている行ドライバ信号が適切に動作していないことを示す。
【0068】
図９は、行ドライバが低スタックであるときの読み出し位相を示すタイミング図である。図６に関連して説明されるように、行ドライバが低スタックであるとき、コンデンサ１１８及び１４０は、ＶＤＤＰＲＥＣＨで読み出し位相に入ることになる。
【0069】
読み出し位相中、制御信号ｓｅｌ＿ｒｏｗ＿ｒｄ、ｒｓ、ｄｉｓｃｈ＿ｒｄ、ｒｓｔ、及びｃｓ２は、ｔ１で高く上昇し得る。ｓｅｌ＿ｒｏｗ＿ｒｄを読み出し位相を通じてアサートすることにより、トランジスタ１１０及び１３２が読み出し位相全体を通じてアサートされる。ｄｉｓｃｈ＿ｒｄを読み出し位相を通じてアサートすることにより、トランジスタ１１２及び１３４が読み出し位相全体を通じてアサートされる。トランジスタ１１０及び１１２は両方とも、読み出し位相を通じてアサートされるため、ｒｏｗｄｒｖのいかなるアサーションも、コンデンサ１１８をＶＳＨＨＬＯＧＩＣまで放電させることになる。トランジスタ１３２及び１３４は両方とも、読み出し位相を通じてアサートされるため、ｒｏｗｄｒｖのいかなるアサーションも、コンデンサ１４０をＶＳＨＨＬＯＧＩＣまで放電させることになる。
【0070】
行選択制御信号ＲＳは、読み出し位相を通じてアサートされ、それにより、トランジスタ１２２、１４４、１４８、及び１５４が読み出し位相を通じてアサートされる。このため、列出力線４０へのＰＩＸＯＵＴのサンプリングが可能になる。
【0071】
図９に示すように、リセット制御信号ＲＳＴ及びコンデンサ転送信号ＣＳ２は、ｔ１とｔ２との間で高く上昇する。その結果、浮遊拡散領域１５０はＶＤＤＰＲＥＣＨにリセットされる。ｔ１とｔ２間との間で、トランジスタ１２０、１２２、１４８、及び１４６は全てアサートされる。これにより、コンデンサ１１８が意図的な放電位相中に適切に放電された場合、コンデンサ１１８がＶＤＤＰＲＥＣＨにリセットされることになる。しかしながら、ｒｏｗｄｒｖが低スタック状態であるため、コンデンサ１１８は既にＶＤＤＰＲＥＣＨにあり、リセットによるコンデンサ電圧レベルの変化はない。ＣＳ１は、この時点で低いままである。トランジスタ１４２はアサートされず、コンデンサ１４０もＶＤＤＰＲＥＣＨに留まる。
【0072】
制御信号ｒｓｔ及びｃｓ２が低下した（トランジスタ１２０及び１４６のデアサート）後、浮遊拡散１５０における電圧は、ｔ３でサンプリングされ得る。このサンプルは、浮遊拡散領域のリセットレベルとみなすことができ、サンプルアンドホールドリセット（ＳＨＲ）と呼ばれる場合がある。
【0073】
ｔ４で、ＣＳ１が高く上昇する。これにより、コンデンサ１４０（ＶＤＤＰＲＥＣＨ）からの電圧が浮遊拡散領域１５０に転送される。しかしながら、ＦＤは既にＶＤＤＰＲＥＣＨであるため、ＦＤ電圧への変化はない。ｔ５で、ＦＤ電圧がサンプリングされる（ＳＨＳ）。
【0074】
ｔ６で、制御信号（例えば、ＣＳ１、ｓｅｌ＿ｒｏｗ＿ｒｄ、ｒｓ、ｄｉｓｃｈ＿ｒｄ）が低レベルに戻され得る。
【0075】
図９に示すように、ｔ３でのＳＨＲとｔ５でのＳＨＳとの間のＰＩＸＯＵＴにスイングは存在しない。２つのサンプル間にＰＩＸＯＵＴのスイングがないことは、試験されている行ドライバ信号が適切に動作していないことを示す。
【0076】
したがって、図５の検証回路は、行ドライバ制御信号が、高状態と低状態との間で適切に切り替えられているかどうかを判定することができる。図５の検証回路を形成するために使用されるトランジスタは全て、ｎチャネル金属酸化物半導体（ｎＭＯＳ）トランジスタであってもよい。ピクセルセンサチップ内のｎＭＯＳトランジスタのみを含むこと（及びｐＭＯＳトランジスタなし）により、製造中にチップを形成するための注入工程の量を低減することができる。加えて、ｎＭＯＳトランジスタのみを有するピクセルセンサチップを形成すること（及び、ｐＭＯＳトランジスタなし）により、汚染を低減することができる。図５の検証回路は、ｎＭＯＳトランジスタのみを使用して動作可能であり得る。加えて、図５の検証回路は、行ドライバ制御信号のいずれの中間修正もなしに、行ドライバ制御信号を試験し得る（例えば、行ドライバ制御信号を試験前にシフトするためにレベルシフタを必要としない）。検証回路は、ピクセルが行う正確な形態で行ドライバ制御信号を受信する。これにより、検証回路内の故障の機会が低減される。図５の検証回路はまた、レベルシフタ、ラッチ回路、又は追加の回路が使用される配置と比較して、ピクセルセンサチップ上の最小空間を占有し得る。
【0077】
図５では、２つの同一の回路が浮遊拡散領域に結合されることを理解されたい。例えば、トランジスタ１０４、１０６、１０８、１１０、１１２、１１４、１１６、１２０、及び１２２、並びにコンデンサ１１８は、回路の第１の分岐を形成する。トランジスタ１２６、１２８、１３０、１３２、１３４、１３６、１３８、１４２、及び１４４、並びにコンデンサ１４０は、回路の第２の分岐を形成する。第１及び第２の分岐は、同じ構造を有する。場合によっては、２つの分岐のうちの１つは省略されてもよく、検証回路は単一の分岐のみを含んでもよい。例えば、３つのトランジスタ読み出し（３Ｔ読み出し）が使用される場合、１つの分岐のみが必要とされ得る。４つのトランジスタ読み出し（４Ｔ読み出し）が使用される場合、高スタックの行ドライバ信号の検出を可能にするために、図５のように２つの分岐が使用され得る。
【0078】
一実施形態によれば、画像センサは、撮像ピクセルのアレイと、撮像ピクセルのアレイに制御信号を提供する行ドライバと、行ドライバの動作を試験するように構成された検証回路と、を含み得る。検証回路は、蓄積コンデンサと、第１のバイアス電圧供給端子と、蓄積コンデンサと第１のバイアス電圧供給端子との間に介在する第１のトランジスタと、第２のバイアス電圧供給端子と、蓄積コンデンサと第２のバイアス電圧供給端子との間で直列に結合された第２及び第３のトランジスタと、を含み得る。
【0079】
別の実施形態によれば、第２のトランジスタは、行ドライバから制御信号を受信するゲートを有し得る。
【0080】
別の実施形態によれば、検証回路はまた、浮遊拡散領域と、蓄積コンデンサと浮遊拡散領域との間に介在する第４のトランジスタと、を含み得る。
【0081】
別の実施形態によれば、検証回路はまた、浮遊拡散領域に結合されたゲートを有するソースフォロワトランジスタと、ソースフォロワトランジスタと出力線との間に結合された行選択トランジスタと、を含み得る。
【0082】
別の実施形態によれば、検証回路はまた、蓄積コンデンサと第２のバイアス電圧供給端子との間で第２のトランジスタと直列に、かつ第３のトランジスタと並列に結合された第５のトランジスタを含み得る。
【0083】
別の実施形態によれば、第１、第２、第３、第４、及び第５のトランジスタ、並びに蓄積コンデンサは、第１の検証回路分岐の少なくとも一部を形成し得、検証回路は、第１の検証回路分岐と同じ配置を有する第２の検証回路分岐を含み得る。
【0084】
別の実施形態によれば、蓄積コンデンサは第１の蓄積コンデンサであってもよく、検証回路はまた、第２の蓄積コンデンサと、第２の蓄積コンデンサと第１のバイアス電圧供給端子との間に介在する第６のトランジスタと、第２の蓄積コンデンサと第２のバイアス電圧供給端子との間に直列に結合された第７及び第８のトランジスタと、第２の蓄積コンデンサと浮遊拡散領域との間に介在する第９トランジスタと、第２の蓄積コンデンサと第２のバイアス電圧供給端子との間で第７のトランジスタと直列に、かつ第８トランジスタと並列に結合された第１０トランジスタと、を含み得る。
【0085】
別の実施形態によれば、第２のトランジスタは、行ドライバから制御信号を受信するゲートを有し得、第７のトランジスタは、行ドライバから制御信号を受信するゲートを有し得る。
【0086】
別の実施形態によれば、検証回路はまた、第１１のトランジスタであって、第１及び第１１のトランジスタは、第１の蓄積コンデンサと第１のバイアス電圧供給端子との間で直列に結合される、第１１のトランジスタと、第１２のトランジスタであって、第６及び第１２のトランジスタは、第２の蓄積コンデンサと第１のバイアス電圧供給端子との間で直列に結合される、第１２のトランジスタと、を含み得る。
【0087】
別の実施形態によれば、検証回路はまた、浮遊拡散領域と第１のバイアス電圧供給端子との間に結合されたリセットトランジスタを含み得る。
【0088】
一実施形態によれば、画像センサは、第１の行を有する撮像ピクセルのアレイと、第１の行に制御信号を提供するように構成された行ドライバと、行ドライバの制御信号及び試験動作を受信するように構成された検証回路ブロックと、を含み得る。検証回路ブロックは、電荷蓄積領域と、電荷蓄積領域と第１のバイアス電圧供給端子との間に結合されたプリチャージトランジスタと、電荷蓄積領域と第２のバイアス電圧供給端子との間に結合され、制御信号を受信するゲートを有する検証トランジスタと、を含み得る。
【0089】
別の実施形態によれば、電荷蓄積領域、プリチャージトランジスタ、及び検証トランジスタは、検証回路ブロックの第１の分岐の少なくとも一部を形成し得、検証回路ブロックは、第１の分岐と同じ第２の分岐を含み得る。
【0090】
別の実施形態によれば、検証回路ブロックはまた、プリチャージトランジスタに結合された第１のトランジスタを含み得る。プリチャージトランジスタ及び第１のトランジスタは、第１のバイアス電圧供給端子と電荷蓄積領域との間で直列に結合され得る。
【0091】
別の実施形態によれば、検証回路ブロックはまた、電荷蓄積領域と第２のバイアス電圧供給端子との間で検証トランジスタと直列に結合された第２及び第３のトランジスタを含み得る。
【0092】
別の実施形態によれば、検証回路ブロックはまた、電荷蓄積領域と第２のバイアス電圧供給端子との間で検証トランジスタと直列に結合された第４及び第５のトランジスタを含み得る。第４及び第５のトランジスタは、検証トランジスタと第２のバイアス電圧供給端子との間で第２及び第３のトランジスタと並列に結合され得る。
【0093】
別の実施形態によれば、検証回路ブロックはまた、浮遊拡散領域、並びに電荷蓄積領域と浮遊拡散領域との間で直列に結合された第６及び第７のトランジスタを含み得る。
【0094】
別の実施形態によれば、検証回路ブロックは、浮遊拡散領域と第１のバイアス電圧供給端子との間で直列に結合された第８及び第９のトランジスタと、浮遊拡散領域に結合されたゲートを有するソースフォロワトランジスタと、ソースフォロワトランジスタと列出力線との間に結合された行選択トランジスタと、を含み得る。
【0095】
一実施形態によれば、画像センサはまた、撮像ピクセルのアレイと、撮像ピクセルのアレイに制御信号を提供する行ドライバと、第１及び第２の蓄積コンデンサ並びに制御信号を受信する対応の第１及び第２のゲートを有する第１及び第２のトランジスタを含む検証回路と、を含み得る。検証回路は、第１及び第２の蓄積コンデンサを第１のバイアス電圧にプリチャージし、第１及び第２の蓄積コンデンサを第１及び第２のトランジスタを使用して第２のバイアス電圧まで意図的に放電し、第１の蓄積コンデンサのみを第１のバイアス電圧にリセットし、第１の蓄積コンデンサからの第１のサンプル及び第２の蓄積コンデンサからの第２のサンプルを使用して行ドライバの動作を試験するように構成され得る。
【0096】
別の実施形態によれば、第１及び第２の蓄積コンデンサを第１のバイアス電圧にプリチャージすることは、第１及び第２の蓄積コンデンサと第１のバイアス電圧供給端子との間に介在する第１及び第２のプリチャージトランジスタをアサートすることを含み得る。
【0097】
別の実施形態によれば、第１及び第２のトランジスタは、第１及び第２の蓄積コンデンサと第２のバイアス電圧供給端子との間に結合され得、第１及び第２の蓄積コンデンサを第２のバイアス電圧に意図的に放電することは、第１及び第２のトランジスタをアサートすることを含み得る。
【0098】
上記は、本発明の原理の単なる例示に過ぎず、当業者は様々な修正を行うことができる。前述の実施形態は、個別に、又は任意の組み合わせで実装され得る。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】