特許 7575299 量子ビットアレイ及び量子コンピュータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-21

(45)【発行日】2024-10-29

(54)【発明の名称】量子ビットアレイ及び量子コンピュータ

(51)【国際特許分類】

   H01L 29/82 20060101AFI20241022BHJP

   H01L 21/336 20060101ALI20241022BHJP

   H01L 29/78 20060101ALI20241022BHJP

   H10N 50/20 20230101ALI20241022BHJP

【ＦＩ】

H01L29/82 Z

H01L29/78 301G

H10N50/20

【請求項の数】 5

(21)【出願番号】P 2021029538

(22)【出願日】2021-02-26

(65)【公開番号】P2022130893

(43)【公開日】2022-09-07

【審査請求日】2023-02-13

(73)【特許権者】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110001678

【氏名又は名称】藤央弁理士法人

(72)【発明者】

【氏名】新海 剛

(72)【発明者】

【氏名】久本 大

(72)【発明者】

【氏名】李 憲之

【審査官】加藤 俊哉

(56)【参考文献】

【文献】国際公開第２０２１／０２４５３３（ＷＯ，Ａ１）

【文献】国際公開第２００６／００１３３２（ＷＯ，Ａ１）

【文献】特開２０１８－１６３４９５（ＪＰ，Ａ）

【文献】特開２００９－０１６７６７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８２

Ｈ１０Ｎ ５０／２０

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

量子ビットアレイであって、
半導体層と、
前記半導体層の上に配置される絶縁層と、
前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、
を備え、
少なくとも一つの前記第１ゲート電極に、前記電子に作用する磁場を形成するための電流を当該第１ゲート電極の伸長方向に流す手段を有し、
前記電子のスピン状態を変更するために二つの前記第１ゲート電極に電流を流す際、それぞれの向きが逆となるように電流を流すことを特徴とする量子ビットアレイ。

【請求項2】

請求項１に記載の量子ビットアレイであって、
複数の第２ゲート電極を備え、
少なくとも一つの前記第２ゲート電極に、前記電子に作用する磁場を形成するための電流を当該第２ゲート電極の伸長方向に流す手段を有し、
前記電子のスピン状態を変更する場合に、二つの前記第１ゲート電極、及び、二つの前記第２ゲート電極の少なくともいずれかに電流を流すように制御可能であって、
前記第２ゲート電極は、前記第１ゲート電極の上又は前記絶縁層の内部に配置され、
前記量子ビットアレイは、前記電子のスピン状態を変更するために二つの前記第２ゲート電極に電流を流す際、それぞれの向きが逆となるように電流を流すことを特徴とする量子ビットアレイ。

【請求項3】

請求項２に記載の量子ビットアレイであって、
前記複数の第１ゲート電極は、所定の方向にパターンを形成し、
前記複数の第２ゲート電極は、所定の方向にパターンを形成し、
前記複数の第１ゲート電極が形成するパターンの方向と、前記複数の第２ゲート電極が形成するパターンの方向とが略直交するように、前記第１ゲート電極及び前記第２ゲート電極が配置されることを特徴とする量子ビットアレイ。

【請求項4】

請求項２に記載の量子ビットアレイであって、
前記第１ゲート電極及び前記第２ゲート電極の各々に流れる前記電流が一定のパターンで時間変化するように制御することを特徴とする量子ビットアレイ。

【請求項5】

請求項１から請求項４のいずれか一項に記載の量子ビットアレイを備える量子コンピュータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、量子ビットを集積するデバイス及びデバイスの制御方式に関するものである。

【背景技術】

【0002】

量子コンピュータは、既存のコンピュータに比べ高速な情報処理が可能と考えられているコンピュータである。既存のコンピュータは０と１の２値を扱うのに対し、量子コンピュータはこれらの重ね合わせ状態を扱うことができることを特徴とする。

【0003】

重ね合わせ状態を扱うために量子コンピュータは量子ビットと呼ばれる素子を必要とする。量子ビットは超電導素子及び半導体素子を用いて実現できる。量子ビットは、それぞれの素子固有の共鳴周波数を持っており、共鳴周波数と同一の周波数を持つマイクロ波を照射したときのみ量子ビットの状態を変えることができる。前述の量子ビットの性質は、量子コンピュータの演算に用いられる。例えば、０から１又は１から０のように量子ビットの状態を変更する制御は、否定演算として利用される。

【0004】

実際の量子コンピュータは、多数の量子ビットを有し、各量子ビットに対して選択的に演算を行う必要がある。選択的な演算を実現するためには、制御対象の量子ビットと制御対象ではない量子ビットの共鳴周波数の重複を防ぐ必要がある。

【0005】

特許文献１には、複数の量子ビットがそれぞれ異なる固定の共鳴周波数をもつように設計することによって、前述の問題を回避する装置が開示されている。また、非特許文献１には、約５０ＧＨｚの周波数帯域を使って１２８個の量子ビットの各々に異なる共鳴周波数を設定する方式が記載されている。

【先行技術文献】

【特許文献】

【0006】

【文献】特表２０１８－５３４６３８号公報

【非特許文献】

【0007】

【文献】Noel H. Wan, et. al.、 Large-scale integration of artificial atoms in hybrid photonic circuits、 nature583、 pp.226-231 (2020).

【発明の概要】

【発明が解決しようとする課題】

【0008】

量子ビットの制御では、量子ビットの共鳴周波数とマイクロ波の周波数とを一致させる必要がある。一方、各量子ビットを個別かつ選択的に制御するために、制御対象の量子ビットと他の量子ビットの共鳴周波数とを分離する必要がある。

【0009】

従来技術は、各量子ビットに固有の共鳴周波数を設定する制御方式（以下、固定共鳴周波数方式と記載する。）である。しかし、周波数は有限の資源であるため、扱う量子ビットの数が多い場合、全ての量子ビットに異なる共鳴周波数を設定することが困難となることは容易に想像できる。実際、実用上の問題を解くためには１００万個の量子ビットが必要とされており、固定共鳴周波数方式では全ての量子ビットの制御は困難である。

【課題を解決するための手段】

【0010】

本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、量子ビットアレイであって、半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、を備え、少なくとも一つの前記第１ゲート電極に、前記電子に作用する磁場を形成するための電流を当該第１ゲート電極の伸長方向に流す手段を有し、前記電子のスピン状態を変更するために二つの前記第１ゲート電極に電流を流す際、それぞれの向きが逆となるように電流を流す。

【発明の効果】

【0011】

複数の量子ビットを集積した量子ビットアレイを実現できる。上記した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。

【図面の簡単な説明】

【0012】

【図1】量子ビットの状態である電子スピンを説明する図である。

【図2】実施例１の量子ビットアレイの断面図である。

【図3】実施例１の量子ビットアレイにおける共鳴周波数の制御方式を説明する図である。

【図4】実施例１の量子ビットアレイにおけるゲート電極の直流電流による磁界のシミュレーション結果を示す図である。

【図5】実施例１の量子ビットアレイにおけるゲート電極の直流電流による磁界のシミュレーション結果を示す図である。

【図6A】実施例１の量子ビットアレイにおける直流電流の時間変化パターンを示す図である。

【図6B】実施例１の量子ビットアレイにおける直流電流の時間変化パターンを示す図である。

【図7】実施例２の量子ビットアレイの断面図である。

【図8】実施例２の量子ビットアレイにおけるゲート電極の直流電流による磁界のシミュレーション結果を示す図である。

【図9】実施例２の量子ビットアレイにおけるゲート電極の直流電流による磁界のシミュレーション結果を示す図である。

【図10A】実施例３の量子ビットアレイにおけるゲート電極の配列を示す図である。

【図10B】実施例３の量子ビットアレイにおけるゲート電極の配列を示す図である。

【図11】実施例３の量子ビットアレイの断面図である。

【図12】実施例４の量子ビットアレイの断面図である。

【発明を実施するための形態】

【0013】

以下では実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当事者であれば容易に理解される。

【0014】

以下に示す発明の構成において、同一部分又は同様な機能をする部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。同一あるいは同様な機能を有する要素が複数ある場合には、異なる添え字を付して説明する場合がある。ただし、添え字を省略して説明する場合がある。

【0015】

本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するためにするものであり、必ずしも、数、順序、又はその内容を限定するものではない。また、構成要素の識別のための番号は文脈ごとに用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を考えることを妨げるものではない。

【0016】

図面等において示す各構成の位置、大きさ、形状、及び範囲等は、発明の理解を容易にするため、実際の位置、大きさ、形状、及び範囲等を示していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、及び範囲等に限定されない。

【0017】

量子ビットは量子コンピュータの基本情報単位であるとともに、量子コンピュータの物理的構成要素でもある。前述の背景技術において記載した通り、量子ビットは超伝導素子及び半導体素子等を用いて実現できる。制御対象の量子ビットの共鳴周波数と一致する周波数を有するマイクロ波を使用して、量子ビットの状態が制御される。以下では、電子スピンを量子ビットの状態として用いる方式の量子ビットアレイを有する量子コンピュータを前提として記述する。

【実施例1】

【0018】

図１は、量子ビットの状態である電子スピンを説明する図である。

【0019】

丸及び矢印からなる記号は、電子スピンのイメージ図である。電子スピンをベクトルとして表現する。ベクトルの基底はスピンの下向きの状態（ダウン状態）及び上向きの状態（アップ状態）であり、例えば、各状態を数値の「０」及び「１」と紐付ける。

【0020】

数値と紐づけされたスピン状態を、例えば、アップ状態からダウン状態に変更するような電子スピンの制御は量子コンピュータにおける演算に該当する。

【0021】

量子ビットの特徴としてアップ状態及びダウン状態が重ね合わった状態を作り出すことができることである。０及び１の重ね合わせ状態を扱うことは古典的なコンピュータには不可能であり、量子コンピュータの特徴の一つである。

【0022】

前述したとおり、量子コンピュータにおける演算は電子スピンの制御によって実現される。電子スピンの制御は、電子スピン共鳴現象を利用する。電子スピン共鳴現象では、静磁場及び振動磁場を用いて電子スピンが制御される。静磁場の大きさは、電子スピンが反応する振動磁場の周波数に関係する。振動磁場の振幅は、電子スピンがアップ状態とダウン状態との間をフリップする速さに依存する。

【0023】

量子コンピュータの演算では、多数の量子ビットのうち、制御対象の量子ビットのみ制御する必要がある。所望の量子ビットのみ制御するためには、当該量子ビットが反応する周波数（以下、共鳴周波数と呼ぶ）と、制御対象ではない量子ビットの共鳴周波数とが異なっている必要がある。

【0024】

従来技術である固定共鳴周波数方式では、前述の要件を実現するために、各量子ビットに異なる共鳴周波数を設定している。しかし、周波数は有限な資源であり、多数の量子ビットを有する量子コンピュータの場合、全ての量子ビットに対して異なる共鳴周波数を割り当てることは困難である。

【0025】

実施例１の量子コンピュータは、各量子ビットに異なる共鳴周波数を設定する代わりに、制御時に、制御対象の量子ビットの共鳴周波数を他の量子ビットと異なるように設定する動的共鳴周波数変更方式を採用する。

【0026】

図２は、実施例１の量子ビットアレイの断面図である。

【0027】

量子ビットアレイ２００は、電子スピン方式の量子ビットを実現するデバイスであり、図２に示すような断面構造を有する。

【0028】

量子ビットアレイ２００の断面は、半導体層２０２、絶縁層２０１、及び複数のゲート電極２０３が形成するゲート電極層から構成されるＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｉｎｓｕｌａｔｏｒ）構造を有している。なお、断面図は量子ビットアレイ２００の一部を拡大した模式図であり、実際のゲート寸法及び各層の厚みは実際の寸法を表したものではない。

【0029】

図２では、ゲート電極層を形成するゲート電極２０３として、７つのゲート電極２０３－１、２０３－２、２０３－３、２０３－４、２０３－５、２０３－６、２０３－７を示している。ゲート電極２０３に電圧を印加すると、静電効果によって、ゲート電極２０３の下の半導体層２０２及び絶縁層２０１の境界付近に電子をトラップできる。例えば、ゲート電極２０３－４に電圧を印加した場合、静電的な引力によって、絶縁層２０１を挟んだゲート電極２０３－４の下の半導体層２０２に電子がトラップされる。量子ビットアレイ２００では、トラップされた電子を量子ビットとして利用する。

【0030】

前述したとおり、発生させた振動磁場の周波数が電子の共鳴周波数に一致する場合、電子スピンがフリップする。なお、図２では振動磁場を生じさせる構造は省略している。

【0031】

以下の説明では図２の構造を有する量子ビットアレイ２００を前提として説明するが、量子ビットアレイ２００の構造は図２に示す構造に限定されない。

【0032】

本発明は、静電効果によって電子をトラップする構造を有する量子ビットアレイ一般に対して適用することができる。

【0033】

トラップされた電子の共鳴周波数は、電子に印加する静磁場の大きさによって決まる。そのため静磁場の大きさの局所的変調が、量子コンピュータの演算にとって重要である。静磁場の大きさの局所的変調法について説明する。

【0034】

図３は、実施例１の量子ビットアレイにおける共鳴周波数の制御方式を説明する図である。

【0035】

図３では、電圧が印加されたゲート電極２０３－２、２０３－４、２０３－６の直下に、一つの電子がトラップされている。量子コンピュータの演算を実現するためには、ゲート電極２０３－２、２０３－４、２０３－６の各々の下にトラップされた電子を選択的に制御する必要がある。図３では、ゲート電極２０３－４の下にトラップされた電子を制御対象とした場合の制御方法について説明する。

【0036】

通常、ＭＯＳ構造のデバイスのゲート電極は直流電流を流すことを想定していない。実施例１では、制御対象の電子をトラップするゲート電極２０３－４に直流電流３０１を流すことによって、ゲート電極２０３－４の周囲に磁場を発生される。なお、直流電流３０１は紙面奥から手前の方向に流れるものとする。ゲート電極２０３－４に流れる直流電流３０１によって生成される磁場を生成磁場と記載する。

【0037】

円３１０は生成磁場の磁力線を表したものである。ゲート電極２０３－４の下にトラップされた電子には、矢印３２１に示すような磁場が作用する。また、ゲート電極２０３－６の下にトラップされた電子には、矢印３２４に示すような磁場が作用する。なお、矢印３２２は磁場３２４のＸ成分を示し、矢印３２３は磁場３２４のＺ成分を示す。

【0038】

図３に図示しない磁場発生源を用いて外部磁場を発生させた場合、トラップされた電子には、外部磁場及び生成磁場を合成した磁場が作用する。ここでは、外部磁場の向きはＸ方向とする。

【0039】

ゲート電極２０３－４の下にトラップされた電子に作用する生成磁場及び外部磁場はともにＸ方向であるため、二つの磁場の和により電子の共鳴周波数を決定する。ゲート電極２０３－６の下にトラップされた電子に作用する生成磁場はＸ方向に並行ではないため、生成磁場のＸ方向と外部磁場の和により電子の共鳴周波数が近似的に決定される。

【0040】

このように、各ゲート電極２０３の下にトラップされた電子の共鳴周波数は、生成磁場のＸ成分の大きさによって異なる。共鳴周波数の変化量は、直流電流３０１が流れるゲート電極２０３からの距離に対して指数関数的に減衰する。指数関数的な減衰の効果によって、ゲート電極２０３－４の下にトラップされた電子の共鳴周波数は、他のゲート電極２０３の下にトラップされた電子の共鳴周波数と明確に区別できる。

【0041】

図４及び図５は、実施例１の量子ビットアレイにおけるゲート電極の直流電流による磁界のシミュレーション結果を示す図である。

【0042】

図４では、典型的な寸法を前提として磁界シミュレータを用いて見積もった、断面内の各点における直流電流が作る磁場のＸ成分の大きさを示す。ゲート電極２０３－４には１０ｕＡの直流電流が流れている。

【0043】

図５は、図４の直線（Ａ）、（Ｂ）、（Ｃ）に沿った磁場のＸ成分の大きさを示すグラフ５００、５０１、５０２である。なお、量子ビットの共鳴周波数の大きさは（式１）の単位ヘルツを用いて示している。

【0044】

【数1】

【0045】

（式１）において、Ｂは量子ビット（電子）に作用する磁場（単位はテスラ）を表し、ｆは量子ビットの共鳴周波数（単位はヘルツ）を表す。αは変換係数であり、ここでは「２８．０２５×１０^９」とした。

【0046】

グラフ５００は、量子ビットアレイ２００の半導体層２０２の表面（直線（Ａ））における生成磁場のＸ成分を示す。生成磁場のＸ成分はゲート電極２０３－４の位置が最も大きい。次に、ゲート電極２０３－２、２０３－６の位置の生成磁場のＸ成分が大きい。ゲート電極２０３－４の電子は、ゲート電極２０３－２、２０３－６の電子に比べて共鳴周波数が約２０ＭＨｚ分大きい。共鳴周波数を用いて量子ビットを区別するためには、最低数ＭＨｚの差異が必要である。したがって、得られた共鳴周波数の差異は前述の条件を満たしている。

【0047】

図６Ａ及び図６Ｂは、実施例１の量子ビットアレイにおける直流電流の時間変化パターンを示す図である。

【0048】

図６Ａの直流電流の時間変化パターンは、電流オフ、電流オン、電流オフの３つの状態を時間経過に伴って切り替える。電流オンの時間帯は量子ビットの共鳴周波数の差異を発現させている期間である。このように、電流のオンオフの切替えによって共鳴周波数を動的に切り替えることができる。

【0049】

図６Ｂの直流電流の時間変化パターンは、電流オフ、電流オン、電流オン、電流オフの四つの状態を時間経過にもとなって切り替える。最初の電流オンの時間帯は量子ビットの共鳴周波数の差異を発現させている期間である。２番目の電流オンの時間帯は、最初の電流オンの時間帯とは反対方向に電流を流す期間である。これによって、制御対象ではない量子ビットへの生成磁場の影響を抑えることができる。

【0050】

本実施例の制御方式の特徴は、制御対象の電子の共鳴周波数を、制御時に、他の電子の共鳴周波数と区別できるように、動的に変更することである。本実施例の制御方式を動的共鳴周波数変更方式と記載する。なお、実施例１の動的周波数変更方式を一線式動的周波数変更方式とも記載する。

【0051】

実施例１で説明した動的共鳴周波数変更方式は、固定共鳴周波数方式では対応できない量子ビットの集積性に起因する問題を解決できる。

【0052】

なお、以下の実施例で説明する動的共鳴周波数変更方式と区別するために実施例１の動的共鳴周波数変更方式を一線式動的共鳴周波数変更方式と呼ぶことにする。

【実施例2】

【0053】

実施例２では、実施例１と異なる動的共鳴周波数変更方式（二線式動的共鳴周波数変更方式）について説明する。

【0054】

図７は、実施例２の量子ビットアレイの断面図である。

【0055】

実施例２の量子ビットアレイ７００は実施例１の量子ビットアレイ２００と同一の構成である。量子ビットアレイ７００の断面は、半導体層７０２、絶縁層７０１、及びゲート電極層から構成されるＭＯＳ構造を有している。

【0056】

図７では、ゲート電極層を形成するゲート電極７０３として、７つのゲート電極７０３－１、７０３－２、７０３－３、７０３－４、７０３－５、７０３－６、７０３－７を示している。

【0057】

図７では、ゲート電極７０３－４の下にトラップされた電子を制御対象とした場合の制御方法について説明する。

【0058】

実施例２では、制御対象の電子をトラップするゲート電極７０３－４の両隣の二つのゲート電極７０３－３、７０３－５に向きが異なる電流を流す。図７では、ゲート電極７０３－３に紙面奥から手前の方向に直流電流７１１を流し、ゲート電極７０３－５に紙面手前から奥の方向に直流電流７１２を流している。なお、電流を流すゲート電極７０３は、制御対象の電子をトラップするゲート電極７０３－４の両隣のゲート電極７０３でなくてもよい。

【0059】

各直流電流７１１、７１２の周囲には生成磁場が発生する。ゲート電極７０３の下にトラップされた電子には二つの生成磁場を合成した磁場（合成磁場）と外部磁場とが作用する。ゲート電極７０３－４の下にトラップされた電子にはＺ軸に平行な合成磁場が作用する。ここでは、外部磁場の向きはＺ方向とする。

【0060】

外部磁場が合成磁場より十分大きい場合、主に、合成磁場のＺ成分が量子ビットの共鳴周波数に影響する。ゲート電極７０３－４の下にトラップされた電子に対して、直流電流７１１の生成磁場と直流電流７１２の生成磁場とは、Ｚ方向に強め合うように合成される。一方、ゲート電極７０３－６の下にトラップされた電子に対して、直流電流７１１の生成磁場と直流電流７１２の生成磁場とは、互いに弱め合うように合成される。前述のような二つの生成磁場の合成の効果によって、ゲート電極７０３－４の下にトラップされた電子に作用する磁場は局所的に大きくなる。この結果、量子ビット間の共鳴周波数の差異が大きくなる。

【0061】

実施例２において発生する磁場の局所性は実施例１において発生する磁場の局所性より顕著に表れる。したがって、量子ビット間の共鳴周波数の差異も顕著に大きくなる。

【0062】

図８及び図９は、実施例２の量子ビットアレイにおけるゲート電極の直流電流による磁界のシミュレーション結果を示す図である。

【0063】

図８では、断面内の各点における二つの直流電流が作る磁場のＺ成分の大きさを示す。ゲート電極７０３－３、７０３－５の各々に１０ｕＡの電流が流れている。

【0064】

図９は、図８の直線（Ａ）、（Ｂ）、（Ｃ）に沿った磁場のＺ成分の大きさを示すグラフ９００、９０１、９０２である。

【0065】

実施例２で説明した動的共鳴周波数変更方式は、固定共鳴周波数方式では対応できない量子ビットの集積性に起因する問題を解決できる。また、実施例２の動的共鳴周波数変更方式は、一線式動的共鳴周波数変更方式より共鳴周波数の差異が大きくできる。

【実施例3】

【0066】

実施例３では、２次元の量子ビットの配列を実現する量子ビットアレイについて説明する。

【0067】

図１０Ａ及び図１０Ｂは、実施例３の量子ビットアレイにおけるゲート電極の配列を示す図である。図１１は、実施例３の量子ビットアレイの断面図である。

【0068】

量子ビットアレイ１０００は、２次元の電子ビットの配列を実現する構造となっており、Ｙ方向に配置されたゲート電極１００４と、Ｘ方向に配置されたゲート電極１００５とを含む。図１０Ａでは、ゲート電極１００４がゲート電極１００５より上層に配置され、図１０Ｂでは、ゲート電極１００５がゲート電極１００４より上層に配置される。

【0069】

図１１には、図１０Ａのゲート電極１００４、１００５の配置関係の量子ビットアレイ１０００の断面図を示す。量子ビットアレイ１０００は、半導体層１００１、絶縁層１００２、１００３、ゲート電極１００４、及びゲート電極１００５から構成される。なお、ゲート電極１００４は、絶縁層１００３の内部に含まれる。

【0070】

一つ又は複数のゲート電極１００４に直流電流を流すことによって、Ｙ方向について量子ビットの共鳴周波数を変動させることができる。一つ又は複数のゲート電極１００５に直流電流を流すことによって、Ｘ方向について量子ビットの共鳴周波数を変動させることができる。

【0071】

半導体層１００１はバルクの半導体とは限らない。ＸＹ平面内の量子ビットを閉じ込めるために、半導体層１００１を絶縁体でパターニングしてチャネルを形成してもよい。チャネルの形状は格子状及び千鳥状等、様々な形状が考えられるが、ここでは限定しない。

【実施例4】

【0072】

実施例４では、２次元の量子ビットの配列を実現する量子ビットアレイについて説明する。

【0073】

実施例４の量子ビットアレイのゲート電極の配列は実施例３と同様であるため、説明を省略する。

【0074】

図１２は、実施例４の量子ビットアレイの断面図である。

【0075】

図１２には、図１０Ｂのゲート電極１００４、１００５の配置関係の量子ビットアレイ１２００の断面図を示す。量子ビットアレイ１２００は、半導体層１００１、絶縁層１００２、１００３、ゲート電極１００４、及びゲート電極１００５から構成される。なお、ゲート電極１００４は、絶縁層１００３の内部に含まれる。

【0076】

磁場印加の観点からゲート電極は、量子ビットの近くに配置することが望ましい。そこで、実施例４の量子ビットアレイ１２００は、ゲート電極１００４及びゲート電極１００５の間に半導体層１００１を配置したサンドイッチ構造となっている。

【符号の説明】

【0077】

２００、７００、１０００、１２００ 量子ビットアレイ
２０１、７０１、１００２、１００３ 絶縁層
２０２、７０２、１００１ 半導体層
２０３、７０３、１００４、１００５ ゲート電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図11】

【図12】