特許 7575482 インピーダンス校正回路、インピーダンス校正方法及びメモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-21

(45)【発行日】2024-10-29

(54)【発明の名称】インピーダンス校正回路、インピーダンス校正方法及びメモリ

(51)【国際特許分類】

   G11C 7/10 20060101AFI20241022BHJP

   G06F 12/00 20060101ALI20241022BHJP

   G11C 7/04 20060101ALI20241022BHJP

   H03K 19/0175 20060101ALI20241022BHJP

【ＦＩ】

G11C7/10 405

G06F12/00 550K

G11C7/04

H03K19/0175 290

【請求項の数】 11

(21)【出願番号】P 2022562343

(86)(22)【出願日】2022-07-04

(65)【公表番号】

(43)【公表日】2024-07-30

(86)【国際出願番号】 CN2022103676

(87)【国際公開番号】W WO2023245729

(87)【国際公開日】2023-12-28

【審査請求日】2022-10-14

(31)【優先権主張番号】202210714132.5

(32)【優先日】2022-06-22

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522246670

【氏名又は名称】チャンシン メモリー テクノロジーズ インコーポレイテッド

【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮ ＭＥＭＯＲＹ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100185269

【弁理士】

【氏名又は名称】小菅 一弘

(72)【発明者】

【氏名】チャン ジーチャン

【審査官】後藤 彰

(56)【参考文献】

【文献】特開２０１３－０５１４６４（ＪＰ，Ａ）

【文献】特開２００９－１３０９２７（ＪＰ，Ａ）

【文献】特開２０１５－２１６５１３（ＪＰ，Ａ）

【文献】特開２０１１－１８２３７８（ＪＰ，Ａ）

【文献】特開２０１１－１０１１４３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／００９１６１１（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１１Ｃ ７／１０

Ｇ０６Ｆ １２／００

Ｇ１１Ｃ ７／０４

Ｈ０３Ｋ １９／０１７５

(57)【特許請求の範囲】

【請求項1】

インピーダンス校正回路であって、
前記インピーダンス校正回路は、パラメータモジュールと、初期値生成モジュールと、校正モジュールと、を含み、
前記パラメータモジュールは、環境検出処理を実行して、環境パラメータ信号を出力するように構成され、
前記初期値生成モジュールは、前記環境パラメータ信号を受信し、そして、校正命令信号が受信された時に、前記環境パラメータ信号に基づいて初期校正値を出力するように構成され、
前記校正モジュールは、前記初期校正値を受信し、そして、前記校正命令信号が受信された時に、前記初期校正値に基づいてインピーダンス校正処理を行うように構成され、
前記初期校正値は、第１初期校正値と、第２初期校正値と、を含み、
前記校正モジュールは、前記第１初期校正値を、第１インピーダンス校正コードの初期値として決定し、前記第２初期校正値を、第２インピーダンス校正コードの初期値として決定し、
前記第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正を実現し、プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正を実現するように構成され、
前記校正モジュールは、第１カウントモジュールと、第１コンパレータと、抵抗モジュールと、を含み、前記抵抗モジュールは、標準抵抗器に接続される第１プルアップ抵抗ユニットを含み、
前記抵抗モジュールは、前記第１インピーダンス校正コードを受信して、前記第１インピーダンス校正コードに基づいて前記第１プルアップ抵抗ユニットの抵抗値に対して制御を行い、第１電圧信号を出力するように構成され、
前記第１コンパレータは、第１電圧信号及び第１参照信号を受信して、前記第１電圧信号と前記第１参照信号を比較し、第１指示信号を出力するように構成され、
前記第１カウントモジュールは、前記第１指示信号及び第１カウントクロック信号を受信して、前記第１指示信号が第１レベル状態である時に、前記第１カウントクロック信号の１つのパルスが検出されるたびに、前記第１インピーダンス校正コードに対して加算処理を行い、前記第１指示信号が第２レベル状態である時に、前記第１カウントクロック信号の１つのパルスが検出されるたびに、前記第１インピーダンス校正コードに対して減算処理を行うことで、プルアップインピーダンスの校正処理を実現するように構成され、
前記校正モジュールは、第２カウントモジュールと、第２コンパレータと、をさらに含み、前記抵抗モジュールは、第２プルアップ抵抗ユニットと、プルダウン抵抗ユニットと、をさらに含み、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって制御され、前記第２プルアップ抵抗ユニットは、前記プルダウン抵抗ユニットに接続され、
前記抵抗モジュールは更に、プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードに基づいて、前記プルダウン抵抗ユニットの抵抗値に対して制御を行い、第２電圧信号を出力するように構成され、プルアップインピーダンス校正が完了した後、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって標準抵抗値に校正され、
前記第２コンパレータは、第２電圧信号及び第２参照信号を受信して、前記第２電圧信号と前記第２参照信号を比較し、第２指示信号を出力するように構成され、
前記第２カウントモジュールは、前記第２指示信号及び第２カウントクロック信号を受信して、前記第２指示信号は第３レベル状態である時に、前記第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して加算処理を行い、前記第２指示信号は第４レベル状態である時に、前記第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して減算処理を行うことで、プルダウンインピーダンスの校正処理を実現するように構成され、
前記第１カウントモジュールは更に、前記インピーダンス校正処理が完了した後に、ラッチ信号を受信して、前記ラッチ信号に基づいて、前記第１インピーダンス校正コードに対してラッチングを行うように構成され、
前記第２カウントモジュールは更に、前記インピーダンス校正処理が完了した後に、前記ラッチ信号を受信して、前記ラッチ信号に基づいて、前記第２インピーダンス校正コードに対してラッチングを行うように構成される、
インピーダンス校正回路。

【請求項2】

前記環境パラメータ信号は、少なくとも温度パラメータ信号を含み、前記パラメータモジュールは、温度センサと、デコードモジュールと、を含み、
前記温度センサは、前記インピーダンス校正回路の所在する環境に対して温度検出を行い、温度信号を出力するように構成され、
前記デコードモジュールは、前記温度信号を受信して、前記温度信号に対してデコード処理を行い、前記温度パラメータ信号を出力するように構成される、
請求項１に記載のインピーダンス校正回路。

【請求項3】

前記第１プルアップ抵抗ユニットの制御端は、前記第１インピーダンス校正コードを受信し、前記第１プルアップ抵抗ユニットの第１端は電源信号に接続され、前記第１プルアップ抵抗ユニットの第２端は前記標準抵抗器の第１端に接続され、前記標準抵抗器の第２端はグランド信号に接続され、
前記第２プルアップ抵抗ユニットの制御端は、前記第１インピーダンス校正コードを受信し、前記第２プルアップ抵抗ユニットの第１端は電源信号に接続され、前記第２プルアップ抵抗ユニットの第２端は前記プルダウン抵抗ユニットの第１端に接続され、前記プルダウン抵抗ユニットの第２端はグランド信号に接続される、
請求項１に記載のインピーダンス校正回路。

【請求項4】

前記校正モジュールは、発振モジュールと、制御モジュールと、を更に含み、前記第１カウントモジュールに第１検出モジュールが集積され、前記第２カウントモジュールに第２検出モジュールが集積され、
前記発振モジュールは、前記校正命令信号を受信して、前記校正命令信号に基づいて、クロック信号を出力するように構成され、
前記制御モジュールは、前記クロック信号を受信して、前記クロック信号に基づいて、前記第１カウントモジュールに前記第１カウントクロック信号を出力するように構成され、
前記第１検出モジュールは、前記第１指示信号の変化状況に対して記録を行い、前記第１指示信号の変化状況が第１所定条件を満たす場合、前記制御モジュールに第１終了信号を出力するように構成され、
前記制御モジュールは更に、前記第１終了信号が受信された場合、前記第１カウントクロック信号の出力を停止し、前記クロック信号に基づいて、前記第２カウントモジュールに前記第２カウントクロック信号を出力するように構成され、
前記第２検出モジュールは更に、前記第２指示信号の変化状況に対して記録を行い、前記第１指示信号の変化状況が第２所定条件を満たす場合、前記制御モジュールに第２終了信号を出力するように構成され、
前記制御モジュールは更に、前記第２終了信号が受信された場合、前記第２カウントクロック信号の出力を停止するように構成される、
請求項１に記載のインピーダンス校正回路。

【請求項5】

前記制御モジュールは更に、前記第２終了信号が受信された場合、前記発振モジュールに内部停止信号を出力するように構成され、
前記発振モジュールは、前記内部停止信号を受信して、前記内部停止信号に基づいて、前記クロック信号の出力を停止するように構成される、
請求項４に記載のインピーダンス校正回路。

【請求項6】

前記第１所定条件は、第１インピーダンス校正コードの３回の連続的な調整の過程において、第１指示信号が、第１値から第２値に変化してから、引き続き第２値から第１値に変化することであり、
前記第２所定条件は、第２インピーダンス校正コードの３回の連続的な調整の過程において、第２指示信号が、第１値から第２値に変化してから、引き続き第２値から第１値に変化することである、
請求項４に記載のインピーダンス校正回路。

【請求項7】

インピーダンス校正回路に適用されるインピーダンス校正方法であって、前記インピーダンス校正方法は、
環境検出処理によって、環境パラメータ信号を決定することと、
前記環境パラメータ信号に基づいて、初期校正値を決定することと、
校正命令信号が受信された時に、前記初期校正値に基づいてインピーダンス校正処理を行うことと、を含み、
前記初期校正値は、第１初期校正値と、第２初期校正値と、を含み、前記初期校正値に基づいてインピーダンス校正処理を行うことは、
前記第１初期校正値を、第１インピーダンス校正コードの初期値として決定し、前記第２初期校正値を、第２インピーダンス校正コードの初期値として決定することと、
前記第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正処理を実現することと、
プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正処理を実現することと、を含み、
前記インピーダンス校正方法は、
前記インピーダンス校正処理が完了した後に、ラッチ信号が受信された場合、前記第１インピーダンス校正コードと、前記第２インピーダンス校正コードとに対してラッチングを行うことを更に含む、
インピーダンス校正方法。

【請求項8】

前記環境パラメータ信号は、少なくとも温度パラメータ信号を含み、前記環境検出処理によって、環境パラメータ信号を決定することは、
前記インピーダンス校正回路の所在する環境に対して温度検出を行って、温度信号を得ることと、
前記温度信号に対してデコード処理を行って、前記温度パラメータ信号を得ることと、を含む、
請求項７に記載のインピーダンス校正方法。

【請求項9】

前記インピーダンス校正回路は、第１プルアップ抵抗ユニットを含み、前記第１プルアップ抵抗ユニットは、標準抵抗器に接続され、前記第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正処理を実現することは、
前記第１インピーダンス校正コードに基づいて、前記第１プルアップ抵抗ユニットの抵抗値に対して調整を行って、第１電圧信号を決定することと、
前記第１電圧信号と第１参照信号を比較し、第１指示信号を出力することと、
前記第１指示信号が第１レベル状態である時に、第１カウントクロック信号の１つのパルスが検出されるたびに、前記第１インピーダンス校正コードに対して加算処理を行い、前記第１指示信号が第２レベル状態である時に、前記第１カウントクロック信号の１つのパルスが検出されるたびに、記第１インピーダンス校正コードに対して減算処理を行うことと、
前記第１指示信号の変化状況が第１所定条件を満たす場合、前記第１カウントクロック信号の出力を停止し、プルアップインピーダンスの校正の過程を終了させることと、を含む、
請求項７に記載のインピーダンス校正方法。

【請求項10】

前記インピーダンス校正回路は、第２プルアップ抵抗ユニットと、プルダウン抵抗ユニットと、を更に含み、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって制御され、前記第２プルアップ抵抗ユニットは、前記プルダウン抵抗ユニットに接続され、前記第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正処理を実現することは、
前記第２インピーダンス校正コードに基づいて、前記プルダウン抵抗ユニットの抵抗値に対して調整を行い、第２電圧信号を出力することであって、プルアップインピーダンス校正が完了した後、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって、標準抵抗値に校正されることと、
前記第２電圧信号と第２参照信号を比較し、第２指示信号を出力することと、
前記第２指示信号が第３レベル状態である時に、第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して加算処理を行い、前記第２指示信号が第４レベル状態である時に、カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して減算処理を行うことと、
前記第２指示信号の変化状況が第２所定条件を満たす場合、前記第２カウントクロック信号の出力を停止し、プルダウンインピーダンスの校正の過程を終了させることと、を含む、
請求項７に記載のインピーダンス校正方法。

【請求項11】

半導体メモリであって、前記半導体メモリは、請求項１乃至６のいずれか一項に記載のインピーダンス校正回路を含む半導体メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願への相互参照
本開示は、２０２２年０６月２２日に中国特許局に提出された、出願番号が２０２２１０７１４１３２．５であり、発明の名称が「インピーダンス校正回路、インピーダンス校正方法及びメモリ」である中国特許出願の優先権を主張し、その内容の全てが参照により本願に組み込まれるものとする。

【0002】

本開示は、半導体メモリ技術分野に関し、特にインピーダンス校正回路、インピーダンス校正方法及びメモリに関する。

【背景技術】

【0003】

ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の動作中、いくつかの抵抗器を介して、信号の出力駆動、又は終了処理を実現する。理解すべきこととして、抵抗器の抵抗値が環境パラメータ（例えば、温度）の変化と共に変化するため、メモリに対して、関連抵抗器の抵抗値を校正する必要があり、これは、ＺＱ校正と呼ばれる。しかし、現在のＺＱ校正は、多い消費電力及びシステム時間を占用し、メモリの性能が低減する。

【発明の概要】

【0004】

本開示は、インピーダンス校正の消費電力及び時間を低減し、メモリの性能を向上させることができるインピーダンス校正回路、インピーダンス校正方法及びメモリを提供する。

【0005】

本開示の技術案は以下のように実現される。

【0006】

第１様態において、本開示の実施例は、パラメータモジュールと、初期値生成モジュールと、校正モジュールと、を含むインピーダンス校正回路を提供し、前記パラメータモジュールは、環境検出処理を実行して、環境パラメータ信号を出力するように構成され、前記初期値生成モジュールは、前記環境パラメータ信号を受信し、そして、校正命令信号が受信された時に、前記環境パラメータ信号に基づいて初期校正値を出力するように構成され、前記校正モジュールは、前記初期校正値を受信し、そして、前記校正命令信号が受信された時に、前記初期校正値に基づいてインピーダンス校正処理を行うように構成される。

【0007】

いくつかの実施例では、前記環境パラメータ信号は、少なくとも温度パラメータ信号を含み、前記パラメータモジュールは、温度センサと、デコードモジュールと、を含み、前記温度センサは、前記インピーダンス校正回路の所在する環境に対して温度検出を行い、温度信号を出力するように構成され、前記デコードモジュールは、前記温度信号を受信して、前記温度信号に対してデコード処理を行い、前記温度パラメータ信号を出力するように構成される。

【0008】

いくつかの実施例では、前記初期校正値は、第１初期校正値と、第２初期校正値と、を含み、前記校正モジュールは、前記第１初期校正値を、第１インピーダンス校正コードの初期値として決定し、前記第２初期校正値を、第２インピーダンス校正コードの初期値として決定し、前記第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正を実現し、プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正を実現するように構成される。

【0009】

いくつかの実施例では、前記校正モジュールは、第１カウントモジュールと、第１コンパレータと、抵抗モジュールと、を含み、前記抵抗モジュールは、標準抵抗器に接続される第１プルアップ抵抗ユニットを含み、前記抵抗モジュールは、前記第１インピーダンス校正コードを受信して、前記第１インピーダンス校正コードに基づいて前記第１プルアップ抵抗ユニットの抵抗値に対して制御を行い、第１電圧信号を出力するように構成され、前記第１コンパレータは、第１電圧信号及び第１参照信号を受信して、前記第１電圧信号と前記第１参照信号を比較し、第１指示信号を出力するように構成され、前記第１カウントモジュールは、前記第１指示信号及び第１カウントクロック信号を受信して、前記第１指示信号が第１レベル状態である時に、前記第１カウントクロック信号の１つのパルスが検出されるたびに、前記第１インピーダンス校正コードに対して加算処理を行い、前記第１指示信号が第２レベル状態である時に、前記第１カウントクロック信号の１つのパルスが検出されるたびに、前記第１インピーダンス校正コードに対して減算処理を行うことで、プルアップインピーダンスの校正処理を実現するように構成される。

【0010】

いくつかの実施例では、前記校正モジュールは、第２カウントモジュールと、第２コンパレータと、をさらに含み、前記抵抗モジュールは、第２プルアップ抵抗ユニットと、プルダウン抵抗ユニットと、をさらに含み、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって制御され、前記第２プルアップ抵抗ユニットは、前記プルダウン抵抗ユニットに接続され、前記抵抗モジュールは更に、プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードに基づいて、前記プルダウン抵抗ユニットの抵抗値に対して制御を行い、第２電圧信号を出力するように構成され、プルアップインピーダンス校正が完了した後、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって標準抵抗値に校正され、前記第２コンパレータは、第２電圧信号及び第２参照信号を受信して、前記第２電圧信号と前記第２参照信号を比較し、第２指示信号を出力するように構成され、前記第２カウントモジュールは、前記第２指示信号及び第２カウントクロック信号を受信して、前記第２指示信号は第３レベル状態である時に、前記第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して加算処理を行い、前記第２指示信号が第４レベル状態である時に、前記第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して減算処理を行うことで、プルダウンインピーダンスの校正処理を実現するように構成される。

【0011】

いくつかの実施例では、前記第１プルアップ抵抗ユニットの制御端は、前記第１インピーダンス校正コードを受信し、前記第１プルアップ抵抗ユニットの第１端は電源信号に接続され、前記第１プルアップ抵抗ユニットの第２端は前記標準抵抗器の第１端に接続され、前記標準抵抗器の第２端はグランド信号に接続され、前記第２プルアップ抵抗ユニットの制御端は、前記第１インピーダンス校正コードを受信し、前記第２プルアップ抵抗ユニットの第１端は電源信号に接続され、前記第２プルアップ抵抗ユニットの第２端は前記プルダウン抵抗ユニットの第１端に接続され、前記プルダウン抵抗ユニットの第２端はグランド信号に接続される。

【0012】

いくつかの実施例では、前記校正モジュールは、発振モジュールと、制御モジュールと、を更に含み、前記第１カウントモジュールに第１検出モジュールが集積され、前記第２カウントモジュールに第２検出モジュールが集積され、ここで、前記発振モジュールは、前記校正命令信号を受信して、前記校正命令信号に基づいて、クロック信号を出力するように構成され、前記制御モジュールは、前記クロック信号を受信して、前記クロック信号に基づいて、前記第１カウントモジュールに前記第１カウントクロック信号を出力するように構成され、前記第１検出モジュールは、前記第１指示信号の変化状況に対して記録を行い、前記第１指示信号の変化状況が第１所定条件を満たす場合、前記制御モジュールに第１終了信号を出力するように構成され、前記制御モジュールは更に、前記第１終了信号が受信された場合、前記第１カウントクロック信号の出力を停止し、前記クロック信号に基づいて、前記第２カウントモジュールに前記第２カウントクロック信号を出力するように構成され、前記第２検出モジュールは更に、前記第２指示信号の変化状況に対して記録を行い、前記第１指示信号の変化状況が第２所定条件を満たす場合、前記制御モジュールに第２終了信号を出力するように構成され、前記制御モジュールは更に、前記第２終了信号が受信された場合、前記第２カウントクロック信号の出力を停止するように構成される。

【0013】

いくつかの実施例では、前記制御モジュールは更に、前記第２終了信号が受信された場合、前記発振モジュールに内部停止信号を出力するように構成され、前記発振モジュールは、前記内部停止信号を受信して、前記内部停止信号に基づいて、前記クロック信号の出力を停止するように構成される。

【0014】

いくつかの実施例では、前記第１所定条件は、第１インピーダンス校正コードの３回の連続的な調整の過程において、第１指示信号が、第１値から第２値に変化してから、引き続き第２値から第１値に変化することであり、前記第２所定条件は、第２インピーダンス校正コードの３回の連続的な調整の過程において、第２指示信号が、第１値から第２値に変化してから、引き続き第２値から第１値に変化することである。

【0015】

いくつかの実施例では、前記第１カウントモジュールは更に、ラッチ信号を受信して、前記ラッチ信号に基づいて、前記第１インピーダンス校正コードに対してラッチングを行うように構成され、前記第２カウントモジュールは更に、前記ラッチ信号を受信して、前記ラッチ信号に基づいて、前記第２インピーダンス校正コードに対してラッチングを行うように構成される。

【0016】

第２様態において、本開示の実施例は、インピーダンス校正回路に適用されるインピーダンス校正方法を提供し、前記方法は、
環境検出処理によって、環境パラメータ信号を決定することと、
前記環境パラメータ信号に基づいて、初期校正値を決定することと、
校正命令信号が受信された時に、前記初期校正値に基づいてインピーダンス校正処理を行うことと、を含む。

【0017】

いくつかの実施例では、前記環境パラメータ信号は、少なくとも温度パラメータ信号を含み、前記環境検出処理によって、環境パラメータ信号を決定することは、
前記インピーダンス校正回路の所在する環境に対して温度検出を行って、温度信号を得ることと、前記温度信号に対してデコード処理を行って、前記温度パラメータ信号を得ることと、を含む。

【0018】

いくつかの実施例では、前記初期校正値は、第１初期校正値と、第２初期校正値と、を含み、前記初期校正値に基づいてインピーダンス校正処理を行うことは、
前記第１初期校正値を、第１インピーダンス校正コードの初期値として決定し、前記第２初期校正値を、第２インピーダンス校正コードの初期値として決定することと、前記第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正処理を実現することと、プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正処理を実現することと、を含む。

【0019】

いくつかの実施例では、前記インピーダンス校正回路は、第１プルアップ抵抗ユニットを含み、前記第１プルアップ抵抗ユニットは、標準抵抗器に接続され、前記第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正処理を実現することは、
前記第１インピーダンス校正コードに基づいて、前記第１プルアップ抵抗ユニットの抵抗値に対して調整を行って、第１電圧信号を決定することと、前記第１電圧信号と第１参照信号を比較し、第１指示信号を出力することと、前記第１指示信号が第１レベル状態である時に、第１カウントクロック信号の１つのパルスが検出されるたびに、前記第１インピーダンス校正コードに対して加算処理を行うことと、前記第１指示信号が第２レベル状態である時に、前記第１カウントクロック信号の１つのパルスが検出されるたびに、記第１インピーダンス校正コードに対して減算処理を行うことと、前記第１指示信号の変化状況が第１所定条件を満たす場合、前記第１カウントクロック信号の出力を停止し、プルアップインピーダンスの校正の過程を終了させることと、を含む。

【0020】

いくつかの実施例では、前記インピーダンス校正回路は、第２プルアップ抵抗ユニットと、プルダウン抵抗ユニットと、を更に含み、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって制御され、前記第２プルアップ抵抗ユニットは、前記プルダウン抵抗ユニットに接続され、前記第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正処理を実現することは、
前記第２インピーダンス校正コードに基づいて、前記プルダウン抵抗ユニットの抵抗値に対して調整を行い、第２電圧信号を出力することであって、プルアップインピーダンス校正が完了した後、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって、標準抵抗値に校正されることと、前記第２電圧信号と第２参照信号を比較し、第２指示信号を出力することと、前記第２指示信号が第３レベル状態である時に、第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して加算処理を行うことと、前記第２指示信号が第４レベル状態である時に、前記カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して減算処理を行うことと、前記第２指示信号の変化状況が第２所定条件を満たす場合、前記第２カウントクロック信号の出力を停止し、プルダウンインピーダンスの校正の過程を終了させることと、を含む。

【0021】

いくつかの実施例では、前記方法は、ラッチ信号が受信された場合、前記第１インピーダンス校正コードと、前記第２インピーダンス校正コードとに対してラッチングを行うことを更に含む。

【0022】

第３様態において、本開示の実施例はメモリを提供し、該メモリは、第１様態に記載されるインピーダンス校正回路を含む。

【0023】

本開示の実施例はインピーダンス校正回路と、インピーダンス校正方法と、メモリと、を提供し、該インピーダンス校正回路は、パラメータモジュールと、初期値生成モジュールと、校正モジュールと、を含み、パラメータモジュールは、環境検出処理を実行して、環境パラメータ信号を出力するように構成され、初期値生成モジュールは、環境パラメータ信号を受信し、そして、校正命令信号が受信された時に、環境パラメータ信号に基づいて初期校正値を出力するように構成され、校正モジュールは、初期校正値を受信し、そして、校正命令信号が受信された時に、初期校正値に基づいてインピーダンス校正処理を行うように構成される。このように、現在の動作環境に適合する初期校正値を利用してインピーダンス校正処理を行って、インピーダンス校正の消費電力及び時間を減少することができ、メモリの性能を向上させる。

【図面の簡単な説明】

【0024】

【図1】本開示の実施例によって提供されるインピーダンス校正回路の構造を示す図である。

【図2】本開示の実施例によって提供されるインピーダンス校正回路の詳細な構造を示す図である。

【図3】インピーダンス校正の信号シーケンスを示す図である。

【図4】関連技術によって提供されるインピーダンス校正回路構造を示す図である。

【図5】本開示の実施例によって提供されるインピーダンス校正回路の効果を示す図である。

【図6】本開示の実施例によって提供されるインピーダンス校正方法のフローチャートである。

【図7】本開示の実施例によって提供されるメモリ構造を示す図である。

【発明を実施するための形態】

【0025】

以下、本開示の実施例の技術的解決策を本開示の実施例の図面を参照して明確かつ完全に説明する。関連明細書に記載の具体的な実施例は、本出願を説明するためにのみ使用され、本出願を限定するものではないと理解されたい。なお、説明の便宜上、図面において本出願に関連する部分のみが示されている。

【0026】

特に明記されない限り、本明細書で使用されるすべての技術用語および科学用語は、当業者に通常理解される技術的意味と同じである。本明細書で使用される用語は、本開示の実施例を説明するためのものであり、本開示を限定するものではない。

【0027】

下記の「いくつかの実施例」と記載される部分において、可能な実施例のサブセットがすべて記載されているが、理解可能なこととして、「いくつかの実施例」というのは、全ての可能な実施例の同じサブセット又は異なるサブセットであり得、しかも矛盾しなければ互いに組み合わせることができる。

【0028】

本願明細書における「第１／第２／第３」の用語は、特定の順序を限定するものではなく、類似する対象を区別するものであることに留意されたい。「第１／第２／第３」は、場合によって特定の順番又は前後順番を変換することできるため、本明細書に記載の本願実施例は、本明細書に図示又は記載されたもの以外の順番で実行することができることが理解できる。

【0029】

以下は、本開示の実施例に関わる用語の解釈、及び、一部の名詞の対応関係である。

【0030】

メモリにいくつかの出力駆動用及び信号終了用の抵抗器が存在し、これらの抵抗器の抵抗値は、実際の適用の状況に合致させるために、校正される必要があり、以上のインピーダンス校正の過程は、ＺＱ校正とも呼ばれ、抵抗器の抵抗値を制御するための信号は、インピーダンス校正コードと呼ばれる（ＺＱ校正コードと称する場合がある）。即ち、インピーダンス校正の過程で、抵抗器の抵抗値が要求に満たすまで、インピーダンス校正コードの値を調整することで抵抗器の抵抗値を調整する。現在、インピーダンス校正が始まると、インピーダンス校正コードは、固定の初期値から変化する必要があり、インピーダンス校正に多い消費電力及びシステム時間を占用し、メモリの性能が低減する。

【0031】

これに基づいて、本開示の実施例はインピーダンス校正回路を提供し、該インピーダンス校正回路は、パラメータモジュールと、初期値生成モジュールと、校正モジュールと、を含み、ここで、パラメータモジュールは、環境検出処理を実行して、環境パラメータ信号を出力するように構成され、初期値生成モジュールは、環境パラメータ信号を受信し、そして、校正命令信号が受信された時に、環境パラメータ信号に基づいて初期校正値を出力するように構成され、校正モジュールは、初期校正値を受信し、そして、校正命令信号が受信された時に、初期校正値に基づいてインピーダンス校正処理を行うように構成される。このように、現在の動作環境に適合する初期校正値を利用してインピーダンス校正処理を行って、インピーダンス校正の消費電力及び時間を減少することができ、メモリの性能を向上させる。

【0032】

下記において、図面を参照して本開示の各実施例を詳しく説明する。

【0033】

本開示の一実施例では、本開示の実施例によって提供されるインピーダンス校正回路１０の構成を示す図１を参照する。図１に示されるように、該インピーダンス校正回路１０は、パラメータモジュール１１と、初期値生成モジュール１２と、校正モジュール１３と、を含んでもよく、
パラメータモジュール１１は、環境検出処理を実行し、環境パラメータ信号を出力するように構成され、
初期値生成モジュール１２は、環境パラメータ信号を受信し、そして、校正命令信号が受信された時に、環境パラメータ信号に基づいて初期校正値を出力するように構成され、
校正モジュール１３は、初期校正値を受信し、そして、校正命令信号が受信された時に、初期校正値に基づいてインピーダンス校正処理を行うように構成される。

【0034】

なお、本開示の実施例のインピーダンス校正回路１０は、複数のタイプのメモリに適用し、例えばＤＲＡＭ、同期ＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ－Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が挙げられる。

【0035】

本開示の実施例において、新たなアキーテクチャであるインピーダンス校正回路１０を提供し、インピーダンス校正が開始する時に、パラメータモジュール１１と、初期値生成モジュール１２とによって、現在の動作環境に適合する初期校正値を生成することができ、それによって、初期校正値をインピーダンス校正過程の始点として利用して、より早く理想的な状態に調整することができ、インピーダンス校正の消費電力及び時間を減少することができ、それと同時に校正結果のラッチにより良く時間的余裕を持たせ、メモリの性能を向上させる。

【0036】

ここで、校正命令信号は、インピーダンス校正過程の開始を示し、校正命令信号は、外部（又はシステムと呼ばれる）から受信されたものである。環境パラメータ信号は、温度パラメータ信号と、電圧パラメータ信号とのうちの少なくとも１つを含む。

【0037】

具体的な実施例では、図２のように、環境パラメータ信号は、少なくとも温度パラメータ信号を含み、パラメータモジュール１１は、温度センサ１１１と、デコードモジュール１１２とを含み、ここで、
温度センサ１１１は、インピーダンス校正回路１０の所在する環境に対して温度検出を行い、温度信号を得るように構成され、
デコードモジュール１１２は、温度信号を受信して、温度信号に対してデコード処理を行い、温度パラメータ信号を出力するように構成される。

【0038】

ここで、温度パラメータ信号は、本質的に、抵抗器のインピーダンスを調整するためのインピーダンス校正コードである。言い換えると、デコードモジュール１１２は、後続で初期校正値を決定するために、温度信号を一旦温度パラメータ信号にデコードするように構成される。

【0039】

なお、メモリのインピーダンス校正は、プルアップインピーダンス（信号に対して出力駆動を行うために用いられる）の校正と、プルダウンインピーダンス（信号に対して終了処理を行うために用いられる）の校正とに関わる。このため、いくつかの実施例では、図２のように、初期校正値は、第１初期校正値ＴＯ＿Ｐｃｏｄｅ＜５：０＞と、第２初期校正値ＴＯ＿Ｎｃｏｄｅ＜５：０＞とを含み、
校正モジュール１３は、具体的には校正命令信号が受信された時に、第１初期校正値ＴＯ＿Ｐｃｏｄｅ＜５：０＞を、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞の初期値として決定し、第２初期校正値ＴＯ＿Ｎｃｏｄｅ＜５：０＞を、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞の初期値として決定し、
第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に対して調整を行うことで、プルアップインピーダンスの校正処理を実現し、プルアップインピーダンス校正が完了した後、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に対して調整を行うことで、プルダウンインピーダンスの校正処理を実現する。

【0040】

なお、図２では、第１インピーダンス校正コード／第２インピーダンス校正コード／第１校正初期値／第２校正初期値は、いずれも＜５：０＞で表す６つのサブ信号によって構成されるが、これは、具体的な限定にならない。

【0041】

即ち、関連技術では、第１インピーダンス校正コードと、第２インピーダンス校正コードとそれぞれの初期値は、固定で変化しないデフォルト値である。しかし、本開示の実施例では、第１インピーダンス校正コードと、第２インピーダンス校正コードとそれぞれの初期値は、いずれも現在の動作環境に基づいて決定されたものであり、より早く理想的な状態に調整することができ、インピーダンス校正の消費電力及び時間を減少することができ、それと同時に、校正結果のラッチにより良く時間的余裕を持たせ、メモリの性能を向上させる。

【0042】

以下では、それぞれプルアップインピーダンスの校正処理及びプルダウンインピーダンスの校正処理を説明する。

【0043】

いくつかの実施例では、図２のように、校正モジュール１３は、第１カウントモジュール１３１と、第１コンパレータ１３２と、抵抗モジュール１３３とを含み、抵抗モジュール１３３は、第１プルアップ抵抗ユニット２０１を含み、第１プルアップ抵抗ユニット２０１は、標準抵抗器２０４に接続され、ここで、
抵抗モジュール１３３は、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を受信して、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に基づいて、第１プルアップ抵抗ユニット２０１の抵抗値に対して制御を行い、第１電圧信号を出力するように構成され、
第１コンパレータ１３２は、第１電圧信号及び第１参照信号Ｖｒｅｆ１を受信して、第１電圧信号と第１参照信号Ｖｒｅｆ１を比較し、第１指示信号を出力するように構成され、
第１カウントモジュール１３１は、第１指示信号及び第１カウントクロック信号ｐｃｌｋを受信して、第１指示信号が第１レベル状態である時に、第１カウントクロック信号ｐｃｌｋの１つのパルスが検出されるたびに、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に対して加算処理を行い、第１指示信号が第２レベル状態である時に、第１カウントクロック信号ｐｃｌｋの１つのパルスが検出されるたびに、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に対して減算処理を行うことで、プルアップインピーダンスの校正処理を実現するように構成される。

【0044】

このように、第１電圧信号は、第１プルアップ抵抗ユニットの抵抗値と標準抵抗値との差異を指示することができ、それによって、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞の調整の方向を決定し、フィードバック調整の回路を構成する。

【0045】

なお、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞と第１プルアップ抵抗ユニットの抵抗値との具体的な関係（即ち、正比例関係又は反比例関係）は、実際の適用の状況に応じて決定する必要がある。第１レベル状態は、第２レベル状態と異なり、その具体的な設定は同様に、実際の適用の状況に応じて決定する必要がある。図２では、第１コンパレータ１３２の正相入力端は、第１参照信号Ｖｒｅｆ１を受信し、第１コンパレータ１３２の逆相入力端は、第１電圧信号を受信するが、これは具体的な限定にならず、その具体的な接続関係も、同様に実際の適用の状況に応じて決定する必要がある。言い換えると、回路調整ロジックに矛盾がなければ、プルアップインピーダンスの制御の詳細は、多種の柔軟な決定方式があり得る。

【0046】

以下では、可能な制御の詳細を提供する。第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞が大きいほど、第１プルアップ抵抗ユニット２０１の抵抗値が小さくなり、しかも第１電圧信号が大きくなり、第１レベル状態はハイレベル状態であり、第２レベル状態はローレベル状態である。この時に、第１プルアップ抵抗ユニット２０１の抵抗値が標準抵抗値より小さい場合、第１電圧信号の電圧は、第１参照電圧より大きく、この時の第１指示信号は、ローレベル状態であるため、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に対して減算処理を行い、第１プルアップ抵抗ユニット２０１の抵抗値が大きくなり、逆に、第１プルアップ抵抗ユニット２０１の抵抗値が標準抵抗値より大きい場合、第１電圧信号の電圧は、第１参照電圧より小さく、この時の第１指示信号は、ハイレベル状態であるため、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に対して加算処理を行い、第１プルアップ抵抗ユニット２０１の抵抗値が小さくなる。ここで、減算処理は、１を引き、又は２を引くなどであってもよく、加算処理は、１を足し、又は、２を足すなどであってもよく、具体的には、実際の適用の状況に応じて決定される。

【0047】

同様に、いくつかの実施例では、図２のように、校正モジュール１３は、第２カウントモジュール１３４と、第２コンパレータ１３５とを更に含み、抵抗モジュール１３３は、第２プルアップ抵抗ユニット２０２と、プルダウン抵抗ユニット２０３とを更に含み、第２プルアップ抵抗ユニット２０２の抵抗値は、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞によって制御され、第２プルアップ抵抗ユニット２０２は、プルダウン抵抗ユニット２０３に接続され、ここで、
抵抗モジュール１３３は、プルアップインピーダンス校正が完了した後、前記第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に基づいて、プルダウン抵抗ユニット２０３の抵抗値に対して制御を行い、第２電圧信号を出力するように構成され、ここで、プルアップインピーダンス校正が完了した後、第２プルアップ抵抗ユニット２０２の抵抗値は、前記第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞によって標準抵抗値に校正され、
第２コンパレータ１３５は、第２電圧信号及び第２参照信号Ｖｒｅｆ２を受信して、第２電圧信号と第２参照信号Ｖｒｅｆ２を比較し、第２指示信号を出力するように構成され、
第２カウントモジュール１３４は、第２指示信号及び第２カウントクロック信号ｎｃｌｋを受信して、第２指示信号が第３レベル状態である時に、第２カウントクロック信号ｎｃｌｋの１つのパルスが検出されるたびに、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に対して加算処理を行い、第２指示信号が第４レベル状態である時に、第２カウントクロック信号ｎｃｌｋの１つのパルスが検出されるたびに、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に対して減算処理を行うことで、プルダウンインピーダンスの校正処理を実現するように構成される。

【0048】

なお、第２プルアップ抵抗ユニット２０２及び第１プルアップ抵抗ユニット２０１は、同じ構造を有すると見なすことができ、その抵抗値は、同じ変化を有する。そのため、プルアップインピーダンス校正が完了した後、校正済みの第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞は、第２プルアップ抵抗ユニット２０２を標準抵抗値に校正することもできる。

【0049】

即ち、インピーダンス校正の過程では、先ず、第１プルアップ抵抗ユニット２０１と標準抵抗器２０４を利用して、通路を形成し、第１プルアップ抵抗ユニット２０１と標準抵抗器の分圧を基づいて、第１プルアップ抵抗ユニット２０１の抵抗値を判断することで、第１プルアップ抵抗ユニット２０１の抵抗値が標準抵抗値になるまで、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を調整する。プルアップインピーダンス校正が完了した後、さらに第２プルアップ抵抗ユニット２０２と、プルダウン抵抗ユニット２０３とを利用して、通路を形成し、この時の第２プルアップ抵抗ユニット２０２は、標準抵抗器と見なすことができ、第２プルアップ抵抗ユニット２０２とプルダウン抵抗ユニット２０３の分圧に基づいて、プルダウン抵抗ユニット２０３の抵抗値を判断することで、プルダウン抵抗ユニット２０３の抵抗値が標準抵抗値になるまで、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞を調整する。

【0050】

ここで、第２プルアップ抵抗ユニット２０２と第１プルアップ抵抗ユニット２０１とは、同時に第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を受信しても良い。留意すべきこととして、プルアップインピーダンスの校正の過程では、プルダウン抵抗ユニット２０３が切断されているため、第２プルアップ抵抗ユニット２０２は、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞による制御を受けているが、実際にグランドに接続されることがなく、電力消費の問題を回避する。それに加えて、第２プルアップ抵抗ユニット２０２と第１プルアップ抵抗ユニット２０１は、同時に第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を受信しているわけではなく、即ち、プルアップインピーダンスの校正が完了した後、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を、第２プルアップ抵抗ユニット２０２に送信している。

【0051】

また、プルアップインピーダンスの校正と同様に、プルダウンインピーダンスの校正の過程でも、第２電圧信号とプルダウン抵抗ユニットの抵抗値との具体的な関係（即ち、正比例関係又は反比例関係）も、同様に実際の適用の状況に応じて決定される。第２電圧信号は、プルダウン抵抗との標準抵抗値との差異を指示することができ、それによって、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞の調整の方向を決定し、フィードバック調整の回路を構成する。同様に、回路調整ロジックに矛盾がなければ、プルアップインピーダンスの制御の詳細は、多種の柔軟な決定方式があり得る。

【0052】

以下では、可能な制御の詳細を提供する。第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞が大きいほど、プルダウン抵抗ユニット２０３の抵抗値が小さくなり、それと同時に、第２電圧信号が小さくなり、第３レベル状態はローレベル状態であり、第４レベル状態はハイレベル状態である。この時に、プルダウン抵抗ユニット２０３の抵抗値が標準抵抗値より小さい場合、第２電圧信号の電圧が、第２参照電圧より小さく、第２指示信号はハイレベル状態であり、それによって、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に対して減算処理を行い、プルダウン抵抗ユニット２０３の抵抗値が大きくなり、逆に、プルダウン抵抗ユニット２０３の抵抗値が標準抵抗値より大きい場合、第２電圧信号の電圧は第２参照電圧より大きく、この時の第２指示信号はローレベル状態であり、それによって、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に対して加算処理を行い、プルダウン抵抗ユニット２０３の抵抗値が小さくなる。

【0053】

具体的な実施例では、図２のように、第１プルアップ抵抗ユニット２０１の制御端は、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を受信し、且つ、第１プルアップ抵抗ユニット２０１の第１端は、電源信号に接続され、第１プルアップ抵抗ユニット２０１の第２端は、標準抵抗器２０４の第１端に接続され、標準抵抗器２０４の第２端は、グランド信号に接続され、
第２プルアップ抵抗ユニット２０２の制御端は、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を受信して、第２プルアップ抵抗ユニット２０２の第１端は、電源信号に接続され、第２プルアップ抵抗ユニット２０２の第２端は、プルダウン抵抗ユニット２０３の第１端に接続され、プルダウン抵抗ユニット２０３の第２端は、グランド信号に接続される。

【0054】

このように、標準抵抗器２０４と第１プルアップ抵抗ユニット２０１とは直列であり、且つ、第１プルアップ抵抗ユニット２０１は、より電源端に近いため、第１プルアップ抵抗ユニット２０１の抵抗値が大きければ、この時の第１プルアップ抵抗ユニット２０１の分圧が大きくなり、このため、第１電圧信号のレベル値が小さくなる。同様に、プルダウン抵抗の校正を行う時に、第２プルアップ抵抗ユニット２０２の抵抗値を、標準抵抗値と見なすことができ、これは、標準抵抗器とプルダウン抵抗ユニット２０３とは直列であり、且つ、標準抵抗器は、より電源端に近いため、この時に、プルダウン抵抗ユニット２０３の抵抗値が大きくなれば、この時のプルダウン抵抗ユニット２０３の分圧が大きくなり、このため、第２電圧信号のレベル値が大きくなる。

【0055】

このように、上記の閉ループ校正ロジックによって、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞及び第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞の調整を実現し、メモリのインピーダンス校正処理を遂行することができる。同時に、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞が現在の環境に適合する第１初期校正値から調整され、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞が現在の環境に適合する第２初期校正値から調整されるため、校正の結果により近いため、インピーダンス校正の速度が速く、消費電力及びシステム時間を節約し、メモリの性能を向上させる。

【0056】

いくつかの実施例では、校正モジュール１３は、発振モジュール１３６と、制御モジュール１３７とを更に含み、第１カウントモジュール１３１に、第１検出モジュールが集積され、第２カウントモジュール１３４に、第２検出モジュールが集積され、ここで、
発振モジュール１３６は、校正命令信号ＺＱ ｓｔａｒｔを受信して、校正命令信号ＺＱ ｓｔａｒｔに基づいて、クロック信号ｃｌｋ０を出力するように構成され、
制御モジュール１３７は、クロック信号ｃｌｋ０を受信して、クロック信号ｃｌｋ０に基づいて、第１カウントモジュール１３１に、第１カウントクロック信号ｐｃｌｋを出力するように構成され、
第１検出モジュールは、第１指示信号の変化状況に対して記録を行い、第１指示信号の変化状況が第１所定条件を満たす場合、制御モジュール１３７に、第１終了信号Ｉｎｔｅｒｎａｌ ｓｔｏｐ－１を出力するように構成され、
制御モジュール１３７は更に、第１終了信号Ｉｎｔｅｒｎａｌ ｓｔｏｐ－１が受信された場合、第１カウントクロック信号ｐｃｌｋの出力を停止し、クロック信号ｃｌｋ０に基づいて、第２カウントモジュールに、第２カウントクロック信号ｎｃｌｋを出力するように構成され、
第２検出モジュールは、第２指示信号の変化状況に対して記録を行い、第１指示信号の変化状況が第２所定条件を満たす場合、制御モジュール１３７に、第２終了信号Ｉｎｔｅｒｎａｌ ｓｔｏｐ－２を出力するように構成され、
制御モジュール１３７は更に、第２終了信号Ｉｎｔｅｒｎａｌ ｓｔｏｐ－２が受信された場合、第２カウントクロック信号ｎｃｌｋの出力を停止するように構成される。

【0057】

このように、発振モジュール１３６及び制御モジュール１３７によって、第１カウントクロック信号ｐｃｌｋ及び第２カウントクロック信号ｎｃｌｋを、インピーダンス校正処理のカウントクロックとして決定することができる。

【0058】

例示的には、前記第１所定条件とは、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞の３回の連続的な調整の過程において、第１指示信号は、第１値から第２値に変化し、引き続き第２値から第１値に変化することを指し、前記第２所定条件は、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞の３回の連続的な調整の過程において、第２指示信号は、第１値から第２値に変化し、引き続き第２値から第１値に変化することを指す。ここで、第１値は第２値と異なる。

【0059】

第１値が１であり、第２値が０であることを例として挙げると、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞の調整の過程では、第１指示信号が１―０―１のような波形変化が現れると、第１電圧信号と第１参照信号が同じである臨界点を見つけたことを示し、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞は、既に標準抵抗値に校正されたと見なすことができ、そして、第１カウントクロック信号ｐｃｌｋの出力を停止し、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞が変化しなくなり、同様に、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞の調整の過程では、第２指示信号が１―０―１のような波形変化が現れると、プルダウンインピーダンスは、既に標準抵抗値に校正されたと見なすことができ、そして、第２カウントクロック信号ｐｃｌｋの出力を停止し、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞が変化しなくなる。

【0060】

いくつかの実施例では、制御モジュール１３７は更に、第２終了信号Ｉｎｔｅｒｎａｌ ｓｔｏｐ－２が受信された場合、発振モジュール１３６に内部停止信号Ｉｎｔｅｒｎａｌ ｓｔｏｐを出力するように構成され、
発振モジュール１３６は更に、内部停止信号Ｉｎｔｅｒｎａｌ ｓｔｏｐを受信して、内部停止信号Ｉｎｔｅｒｎａｌ ｓｔｏｐに基づいて、クロック信号ｃｌｋ０の出力を停止するように構成される。

【0061】

このように、プルダウンインピーダンスの校正が完了した後、クロック信号ｃｌｋ０が不要になるため、内部停止信号Ｉｎｔｅｒｎａｌ ｓｔｏｐによって、動作を停止させるように発振モジュール１３６を制御する。

【0062】

いくつかの実施例では、前記第１カウントモジュール１３１は更に、ラッチ信号ＺＱ ｌａｔｃｈを受信して、前記ラッチ信号ＺＱ ｌａｔｃｈに基づいて、前記第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞に対してラッチングを行うように構成され、
前記第２カウントモジュール１３４は更に、前記ラッチ信号ＺＱ ｌａｔｃｈを受信して、前記ラッチ信号ＺＱ ｌａｔｃｈに基づいて、前記第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞に対してラッチングを行うように構成される。

【0063】

ここで、校正命令信号ＺＱ ｓｔａｒｔとラッチ信号ＺＱ ｌａｔｃｈは、いずれも、外部（下記でシステムと呼ばれる）から受信されたものである。図３に示されるように、図３は、インピーダンス校正の信号のシーケンスを示す図である。図３に示されるように、システムが校正命令信号ＺＱ ｓｔａｒｔを送信した後、インピーダンス校正回路１０は、第１インピーダンス校正コードの初期値Ｉｎｔｅｒｎａｌ Ｐｃｏｄｅ（関連技術では固定値１０００００であり、本開示の実施例では現在の環境に適合する第１初期校正値である）を生成し、プルアップインピーダンスの校正を完了するまで、第１インピーダンス校正コードを初期値から調整し、プルアップインピーダンス校正が完了した後、第２インピーダンス校正コードの初期値Ｉｎｔｅｒｎａｌ ｎｃｏｄｅ（関連技術では固定値１０００００であり、本開示の実施例では現在の環境に適合する第２初期校正値である）を生成し、プルダウンインピーダンスの校正を完了するまで、第２インピーダンス校正コードを初期値から調整し、最後に、システムから送信されたラッチ信号ＺＱ ｌａｔｃｈを受信した後、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞と、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞とに対してラッチングを行う。

【0064】

一般的には、システムが校正命令信号ＺＱ ｓｔａｒｔを送信した後、校正が完了した後にしか、ラッチ信号ＺＱ ｌａｔｃｈを送信することがなく、しかし、設計の要求によって、校正の時間は一定の標準値を超えてはならない。即ち、インピーダンス校正の消耗時間が長くなると、インピーダンス校正回路１０は、標準時間内で校正を完成することができなく、校正に失敗し、メモリの性能に影響を与える。本開示の実施例では、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞と、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞とは、現在の環境に適合する初期値から調整するものであり、校正の消耗時間が少なく、このため、ラッチ過程により大きい時間的余裕を持たせる。

【0065】

図４に示されるように、図４は、関連技術によって提供されるインピーダンス校正回路３０の構造を示す図である。図４のように、インピーダンス校正回路３０は、第１カウントモジュールと、第１コンパレータと、第２カウントモジュールと、第２コンパレータと、複数の抵抗器と、発振モジュールと、制御モジュールとを含んでもよい。関連技術では、ＺＱ校正が開始する時に、第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞＝１０００００であり、第２インピーダンス校正コードＮｃｏｄｅ＜５：０＞＝１０００００であり、即ち、理想的なインピーダンス校正効果を達するまで、第１インピーダンス校正コードと第２インピーダンス校正コードはいずれも固定の初期値から変化し始める。それに対して、本開示の実施例は、新たなアキーテクチャであるインピーダンス校正回路１０を提供し、ＺＱ校正（即ち、前記インピーダンス校正）が開始する時に、実際の温度の状況に基づいて、対応する初期校正値を生成することで、ＺＱ校正の全過程の始点として、初期校正値をインピーダンス校正コードに書き込む。ＺＱ校正の機能及び性能を保証する前提で、ＺＱ校正の時間を減少させ、それと同時に、インピーダンス校正コードのラッチに十分な時間的余裕を持たせる。

【0066】

具体的には、図５に示されるように、図５は、本開示の実施例によって提供されるインピーダンス校正回路の効果を示す図である。図５では、水平軸（Ｘ軸）は、メモリの温度であり、垂直軸（Ｙ軸）は、インピーダンス校正コード（第１インピーダンス校正コードＰｃｏｄｅ＜５：０＞を例示とし）の値であり、曲線Ａは、温度に伴う第１インピーダンス校正コードの変化状況であり、曲線Ｂは、温度に伴う第１初期校正値の変化状況である。図５に示されるように、校正命令信号が受信された時に、メモリの現在の温度をｔ０とすると、関連技術におけるインピーダンス校正回路３０である場合、該インピーダンス校正回路３０は、Ｐｃｏｄｅ＜５：０＞＝１００００から、目標値ＺＱ＿Ｐｃｏｄｅまで調整する必要があり、消耗時間はＴ１であり、本開示の実施例におけるインピーダンス校正回路１０である場合、Ｐｃｏｄｅ＜５：０＞＝ＴＯ＿Ｐｃｏｄｅ＜５：０＞から目標値ＺＱ＿Ｐｃｏｄｅまでしか調整する必要がなく、消耗時間はＴ２である。このため、本開示の実施例におけるインピーダンス校正回路１０のインピーダンス校正の過程の消耗時間が少なく、しかも消費電力がより少ない。

【0067】

以上、本開示の実施例は、現在の動作環境に適合する初期校正値を生成することができ、初期校正値を校正の全過程の始点として利用し、インピーダンス校正の消費電力及び時間を減少し、それと同時に、校正結果のラッチにより良く時間的余裕を持たせ、メモリの性能を向上させるインピーダンス校正回路を提供する。

【0068】

本開示の他の実施例では、図６に示されるように、図６は、本開示の実施例によって提供されるインピーダンス校正方法のフローチャートである。図６のように、該方法は、以下のステップを含んでもよい。

【0069】

Ｓ４０１において、環境検出処理によって、環境パラメータ信号を決定する。

【0070】

Ｓ４０２において、環境パラメータ信号に基づいて、初期校正値を決定する。

【0071】

Ｓ４０３において、校正命令信号が受信された時に、初期校正値に基づいてインピーダンス校正処理を行う。

【0072】

なお、本開示の実施によって提供されるインピーダンス校正方法は、前記インピーダンス校正回路１０に適用される。このように、本開示の実施例によって提供されるインピーダンス校正方法では、現在の動作環境に適合する初期校正値を、校正の全過程の始点として利用して、インピーダンス校正の消費電力及び時間を減少させ、メモリの性能を向上させる。

【0073】

いくつかの実施例では、環境パラメータ信号は、少なくとも温度パラメータ信号を含む。環境検出処理によって、環境パラメータ信号を決定することは、
インピーダンス校正回路の所在する環境に対して温度検出を行い、温度信号を得、温度信号に対してデコード処理を行い、温度パラメータ信号を得ることを含む。

【0074】

いくつかの実施例では、前記初期校正値は、第１初期校正値と、第２初期校正値と、を含み、初期校正値に基づいてインピーダンス校正処理を行うことは、
第１初期校正値を、第１インピーダンス校正コードの初期値として決定し、第２初期校正値を、第２インピーダンス校正コードの初期値として決定することと、第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正処理を実現することと、プルアップインピーダンス校正が完了した後、第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正処理を実現することと、を含む。

【0075】

いくつかの実施例では、インピーダンス校正回路は、第１プルアップ抵抗ユニットを含み、第１プルアップ抵抗ユニットは、標準抵抗器に接続される。対応的に、第１インピーダンス校正コードに対して調整を行うことで、プルアップインピーダンスの校正処理を実現することは、
第１インピーダンス校正コードに基づいて、第１プルアップ抵抗ユニットの抵抗値に対して調整を行って、第１電圧信号を決定することと、第１電圧信号と第１参照信号を比較し、第１指示信号を出力することと、第１指示信号が第１レベル状態である時に、第１カウントクロック信号の１つのパルスが検出されるたびに、第１インピーダンス校正コードに対して加算処理を行うことと、第１指示信号が第２レベル状態である時に、第１カウントクロック信号の１つのパルスが検出されるたびに、第１インピーダンス校正コードに対して減算処理を行い、第１指示信号の変化状況が第１所定条件を満たす場合、第１カウントクロック信号の出力を停止し、プルアップインピーダンスの校正の過程を終了させることと、を含む。

【0076】

いくつかの実施例では、インピーダンス校正回路は、第２プルアップ抵抗ユニットと、プルダウン抵抗ユニットとを更に含み、第２プルアップ抵抗ユニットの抵抗値は、第１インピーダンス校正コードによって制御され、第２プルアップ抵抗ユニットは、プルダウン抵抗ユニットに接続される。対応的に、第２インピーダンス校正コードに対して調整を行うことで、プルダウンインピーダンスの校正処理を実現することは、
前記第２インピーダンス校正コードに基づいて、前記プルダウン抵抗ユニットの抵抗値に対して調整を行い、第２電圧信号を出力することであって、プルアップインピーダンス校正が完了した後、前記第２プルアップ抵抗ユニットの抵抗値は、前記第１インピーダンス校正コードによって、標準抵抗値に校正されることと、前記第２電圧信号と第２参照信号を比較し、第２指示信号を出力することと、前記第２指示信号が第３レベル状態である時に、第２カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して加算処理を行い、前記第２指示信号が第４レベル状態である時に、前記カウントクロック信号の１つのパルスが検出されるたびに、前記第２インピーダンス校正コードに対して減算処理を行うことと、前記第２指示信号の変化状況が第２所定条件を満たす場合、前記第２カウントクロック信号の出力を停止し、プルダウンインピーダンスの校正の過程を終了させることと、を含む。

【0077】

いくつかの実施例では、該方法は、ラッチ信号が受信された場合、第１インピーダンス校正コード及び第２インピーダンス校正コードに対してラッチングを行うことを、更に含む。

【0078】

このように、以上の閉ループ校正ロジックによって、第１インピーダンス校正コード及び第２インピーダンス校正コードの調整を実現し、メモリのインピーダンス校正処理を遂行することができる。同時に、第１インピーダンス校正コードが現在の環境に適合する第１初期校正値から調整され、第２インピーダンス校正コードが現在の環境に適合する第２初期校正値から調整されるものであるため、インピーダンス校正の速度が速く、消費電力及びシステム時間を節約し、メモリの性能を向上させる。

【0079】

本開示の実施例は、メモリの性能を向上させるインピーダンス校正回路を提供し、現在の動作環境に適合する初期校正値を生成し、初期校正値を校正の全過程の始点として利用することができ、インピーダンス校正の消費電力及び時間を減少し、それと同時に、校正結果のラッチにより良く時間的余裕を持たせる。

【0080】

本開示の更に他の実施例では、図７に示されるように、図７は、本開示の実施例によって提供されるメモリ５０の構成を示す図である。図７のように、該メモリ５０は、前記インピーダンス校正回路１０を含む。

【0081】

メモリ５０は、前記インピーダンス校正回路１０を含むため、現在の動作環境に適合する初期校正値を生成し、初期校正値を校正の全過程の始点として利用することができ、インピーダンス校正の消費電力及び時間を減少し、それと同時に、校正結果のラッチにより良く時間的余裕を持たせ、メモリの性能を向上させる。

【0082】

以上は、本開示の好ましい実施例に過ぎず、本開示の保護範囲を限定することを意図するものではない。なお、本明細書において、「備える」、「含む」という用語、またはその任意の他の変形は、非排他的な包含を意味するため、一連の要素を含むプロセス、方法、物品または装置は、これらの要素だけでなく、明示的に列挙されていない他の要素、または、このようなプロセス、方法、物品、または装置の固有の要素をさらに含む。特に限定されない限り、「・・・を含む」という文で定義された要素は、当該要素を含むプロセス、方法、物品、または装置に含まれる他の同じ要素を排除しない。上記の本開示の実施例の番号は、実施例の優劣を表すものではなく、単に説明するためのものである。本開示の実施例に提供されるいくつかの方法の実施例で開示される方法は、矛盾がなければ、任意に組み合わせて、新しい方法の実施例を得ることができる。本開示の実施例に提供されるいくつかの製品の実施例で開示される特徴は、矛盾がなければ、任意に組み合わせて、新しい製品の実施例を得ることができる。本開示の実施例に提供されるいくつかの方法又は製品の実施例で開示される特徴は、矛盾がなければ、任意に組み合わせて、新しい方法の実施例又は製品の実施例を得ることができる。上記の内容は、本開示の具体的な実施形態に過ぎず、本開示の実施例の保護範囲はこれに限定されなく、本開示の技術的範囲内で当業者が容易に想到し得る変形又は置換はすべて、本開示の保護範囲内に含まれるべきである。このため、本開示の保護範囲は特許請求の範囲を準拠とすべきである。

【産業上の利用可能性】

【0083】

本開示の実施例は、インピーダンス校正回路と、インピーダンス校正方法と、メモリと、を提供し、該インピーダンス校正回路は、パラメータモジュールと、初期値生成モジュールと、校正モジュールと、を含み、パラメータモジュールは、環境検出処理を実行して、環境パラメータ信号を出力するように構成され、初期値生成モジュールは、環境パラメータ信号を受信し、そして、校正命令信号が受信された時に、環境パラメータ信号に基づいて初期校正値を出力するように構成され、校正モジュールは、初期校正値を受信し、そして、校正命令信号が受信された時に、初期校正値に基づいてインピーダンス校正処理を行うように構成される。このように、現在の動作環境に適合する初期校正値を利用してインピーダンス校正処理を行って、インピーダンス校正の消費電力及び時間を減少することができ、メモリの性能を向上させる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】