特許 7576207 電力増幅用半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-22

(45)【発行日】2024-10-30

(54)【発明の名称】電力増幅用半導体装置

(51)【国際特許分類】

   H01L 21/338 20060101AFI20241023BHJP

   H01L 29/812 20060101ALI20241023BHJP

   H01L 29/778 20060101ALI20241023BHJP

   H01L 21/822 20060101ALI20241023BHJP

   H01L 27/04 20060101ALI20241023BHJP

【ＦＩ】

H01L29/80 E

H01L29/80 H

H01L29/80 F

H01L29/80 L

H01L27/04 P

【請求項の数】 18

(21)【出願番号】P 2024507629

(86)(22)【出願日】2023-02-17

(86)【国際出願番号】 JP2023005728

(87)【国際公開番号】W WO2023176312

(87)【国際公開日】2023-09-21

【審査請求日】2024-06-20

(31)【優先権主張番号】P 2022044441

(32)【優先日】2022-03-18

(33)【優先権主張国・地域又は機関】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】520133916

【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】西尾 明彦

(72)【発明者】

【氏名】土居 寛之

【審査官】戸川 匠

(56)【参考文献】

【文献】中国特許出願公開第１１３７９３８７０（ＣＮ，Ａ）

【文献】特開２０１６－２１９６３２（ＪＰ，Ａ）

【文献】特開２０２１－０７７７９７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０１４４９６９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２２／００２０８７２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板上に設けられた第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、
前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた二次元電子ガス層と、
前記第１窒化物半導体層の上方に間隔を空けて設けられ、それぞれが前記二次元電子ガス層に電気的に接続されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極と間隔を空けて設けられ、前記第２窒化物半導体層に接触するゲート電極と、
前記ソース電極と同電位であり、前記ゲート電極と前記ドレイン電極との間に前記ドレイン電極側の端部を有するフィールドプレートを備え、
前記基板の平面視で、前記基板は、前記二次元電子ガス層がある活性領域と、前記二次元電子ガス層がない非活性領域とに区分され、
前記活性領域に、
前記ソース電極、前記ドレイン電極および前記ゲート電極を含む高電子移動度トランジスタと、
前記第２窒化物半導体層の上方に設けられた温度検知用の抵抗体と、を有し、
前記非活性領域に、
前記ドレイン電極または前記ゲート電極に接続された第１端子パッドと、
前記抵抗体に接続された第２端子パッドと、を有する
電力増幅用半導体装置。

【請求項2】

前記平面視において、前記抵抗体の長辺方向は、前記ゲート電極の延在方向である第１方向である
請求項１に記載の電力増幅用半導体装置。

【請求項3】

前記フィールドプレートを前記第２窒化物半導体層の上方に備え、
前記抵抗体の全体は、前記基板の断面視で、前記ゲート電極の前記ドレイン電極側の端部の最下点と前記フィールドプレートの前記ドレイン電極側の端部の最下点とを通る仮想直線より前記ゲート電極側に配置され、
前記抵抗体の前記ソース電極側の端部は、前記ソース電極の前記ドレイン電極側の端部より前記ドレイン電極側に配置されている
請求項２に記載の電力増幅用半導体装置。

【請求項4】

前記平面視における前記第１方向と直交する第２方向において、前記抵抗体の前記ドレイン電極側の端部は、前記フィールドプレートの前記ドレイン電極側の端部より前記ソース電極側に配置されている
請求項２または３に記載の電力増幅用半導体装置。

【請求項5】

前記平面視における前記第１方向と直交する第２方向において、前記抵抗体の前記ソース電極側の端部は、前記フィールドプレートの前記ソース電極側の端部より前記ドレイン電極側に配置されている
請求項２または３に記載の電力増幅用半導体装置。

【請求項6】

前記平面視において、前記第１方向と直交する第２方向における前記活性領域の長さをＬ１とすると、
前記第２方向において、前記抵抗体は前記活性領域の中心からＬ１／８以内の範囲に配置されている
請求項２または３に記載の電力増幅用半導体装置。

【請求項7】

前記抵抗体は、第１抵抗体と第２抵抗体とを含み、
前記平面視での前記第２方向において、前記第１抵抗体は前記活性領域の中心からＬ１／８以内の範囲に配置され、かつ、前記第２抵抗体は前記中心からＬ１／８より外側の範囲に配置されている
請求項６に記載の電力増幅用半導体装置。

【請求項8】

前記平面視において、前記活性領域の前記第１方向の長さをＬ２とすると、
前記抵抗体は、前記第１方向の長さがＬ２／２未満である、
請求項２または３に記載の電力増幅用半導体装置。

【請求項9】

前記平面視での前記第１方向において、前記抵抗体は前記活性領域の中心からＬ２／４以内の範囲に配置されている
請求項８に記載の電力増幅用半導体装置。

【請求項10】

前記抵抗体は、第１抵抗体と第２抵抗体とを含み、
前記平面視での前記第１方向において、前記第１抵抗体は前記活性領域の中心からＬ２／４以内の範囲に配置され、かつ、前記第２抵抗体は前記中心からＬ２／４より外側の範囲に配置されている
請求項９に記載の電力増幅用半導体装置。

【請求項11】

前記平面視において、前記活性領域の前記第１方向の長さをＬ２とすると、
前記抵抗体は、前記第１方向の長さがＬ２／２以上である
請求項２または３に記載の電力増幅用半導体装置。

【請求項12】

前記抵抗体は、前記第１方向の長さがＬ２以上であり、前記非活性領域まで配置されている
請求項１１に記載の電力増幅用半導体装置。

【請求項13】

前記平面視において、前記抵抗体の長辺方向は、前記ゲート電極の延在方向である第１方向と直交する第２方向である
請求項１に記載の電力増幅用半導体装置。

【請求項14】

前記平面視において、前記第１方向の前記活性領域の長さをＬ２とすると、
前記平面視での前記第１方向において、前記抵抗体は前記活性領域の中心からＬ２／４以内の範囲に配置されている
請求項１３に記載の電力増幅用半導体装置。

【請求項15】

前記抵抗体は、第１抵抗体と第２抵抗体とを含み、
前記平面視での前記第１方向において、前記第１抵抗体は前記活性領域の中心からＬ２／４以内の範囲に配置され、かつ、前記第２抵抗体は前記中心からＬ２／４より外側の範囲に配置されている
請求項１４に記載の電力増幅用半導体装置。

【請求項16】

前記抵抗体は、複数設けられている
請求項１から３、１３から１５のいずれか１項に記載の電力増幅用半導体装置。

【請求項17】

前記平面視において、
前記第１端子パッドは、前記ゲート電極の延在方向において、前記活性領域と並ぶ前記非活性領域に配置され、
前記第２端子パッドは、前記延在方向と直交方向において、前記活性領域と並ぶ前記非活性領域されている
請求項１から３、１３から１５のいずれか１項に記載の電力増幅用半導体装置。

【請求項18】

前記抵抗体の一端は、前記ソース電極と同電位である
請求項１から３、１３から１５のいずれか１項に記載の電力増幅用半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力増幅用半導体装置に関する。

【背景技術】

【0002】

ＩＩＩ―Ｖ族系半導体、特にヒ素系のＧａＡｓもしくはＡｌＧａＡｓ、または、窒化物系のＧａＮもしくはＡｌＧａＮは、ＡｌＧａＡｓ／ＧａＡｓ、ＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能である。ＩＩＩ族窒化物半導体の場合は、バンドギャップの差に加えて、イオン半径の違いによる自発分極またはＡｌＧａＮとＧａＮとの格子定数差から発生するピエゾ分極による固定電荷により、ＡｌＧａＡｓ／ＧａＡｓのＧａＡｓ側、ＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高移動度、かつ高濃度な電子のチャネル（二次元電子ガス：２ＤＥＧ（Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ））を発生させることができる。この二次元電子ガスをチャネルとして制御することにより高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を形成することが可能となる。この高移動度による高速動作を活かし、増幅アンプやスイッチング素子といった高周波用デバイスとしての応用が広がっている。

【0003】

近年は、特に携帯電話用基地局向けに高周波増幅用アンプとしての実用化が進んでおり、携帯電話の通信世代の進化とともに、さらなる動作周波数の上昇および出力電力の向上が期待されている。動作周波数の上昇または出力電力の向上は、高周波増幅用アンプとして用いられるデバイス（例えば、トランジスタ）自身から発生する熱量の増加につながる。

【0004】

特許文献１には、トランジスタのわきに温度センサが取り付けられた半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開昭６３－２９９２６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、動作中のトランジスタ温度を応答性良く検知し、トランジスタ自身から発生する熱量を制御することが求められている。しかしながら、特許文献１に記載の従来技術では、応答性良く温度検知を行うことが困難である。

【0007】

そこで、本開示は、トランジスタの温度を応答性良く検知することができる電力増幅用半導体装置（高周波増幅用半導体装置）を提供する。

【課題を解決するための手段】

【0008】

本開示の一態様に係る電力増幅用半導体装置は、基板と、前記基板上に設けられた第１窒化物半導体層と、前記第１窒化物半導体層上に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた二次元電子ガス層と、前記第１窒化物半導体層の上方に間隔を空けて設けられ、それぞれが前記二次元電子ガス層に電気的に接続されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極と間隔を空けて設けられ、前記第２窒化物半導体層に接触するゲート電極と、を備え、前記基板の平面視で、前記基板は、前記二次元電子ガス層がある活性領域と、前記二次元電子ガス層がない非活性領域とに区分され、前記活性領域に、前記ソース電極、前記ドレイン電極および前記ゲート電極を含む高電子移動度トランジスタと、前記第２窒化物半導体層の上方に設けられた温度検知用の抵抗体と、を有し、前記非活性領域に、前記ドレイン電極または前記ゲート電極に接続された第１端子パッドと、前記抵抗体に接続された第２端子パッドと、を有する。

【発明の効果】

【0009】

本開示の一態様に係る電力増幅用半導体装置によれば、トランジスタの温度を応答性良く検知することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、実施の形態１に係る高周波増幅用半導体装置の構成を示す平面図である。

【図2A】図２Ａは、図１のＩＩａ－ＩＩａ線における、高周波増幅用半導体装置の構成を示す断面図である。

【図2B】図２Ｂは、図１のＩＩｂ－ＩＩｂ線における、高周波増幅用半導体装置の構成を示す断面図である。

【図3A】図３Ａは、実施の形態１の変形例１に係る高周波増幅用半導体装置の構成の第１例を示す平面図である。

【図3B】図３Ｂは、実施の形態１の変形例１に係る高周波増幅用半導体装置の構成の第２例を示す平面図である。

【図4A】図４Ａは、実施の形態１の変形例２に係る高周波増幅用半導体装置における抵抗体を配置可能な範囲を示す断面図である。

【図4B】図４Ｂは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第１例を示す断面図である。

【図4C】図４Ｃは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第２例を示す断面図である。

【図4D】図４Ｄは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第３例を示す断面図である。

【図4E】図４Ｅは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第４例を示す断面図である。

【図4F】図４Ｆは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第５例を示す断面図である。

【図4G】図４Ｇは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第６例を示す断面図である。

【図4H】図４Ｈは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第７例を示す断面図である。

【図4I】図４Ｉは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第８例を示す断面図である。

【図4J】図４Ｊは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の第９例を示す断面図である。

【図5】図５は、実施の形態１の変形例３に係る高周波増幅用半導体装置の構成を示す平面図である。

【図6A】図６Ａは、実施の形態１の変形例４に係る高周波増幅用半導体装置の構成の第１例を示す平面図である。

【図6B】図６Ｂは、実施の形態１の変形例４に係る高周波増幅用半導体装置の構成の第２例を示す平面図である。

【図6C】図６Ｃは、実施の形態１の変形例４に係る高周波増幅用半導体装置の構成の第３例を示す平面図である。

【図7A】図７Ａは、実施の形態１の変形例５に係る高周波増幅用半導体装置の構成の第１例を示す平面図である。

【図7B】図７Ｂは、実施の形態１の変形例５に係る高周波増幅用半導体装置の構成の第２例を示す平面図である。

【図7C】図７Ｃは、実施の形態１の変形例５に係る高周波増幅用半導体装置の構成の第３例を示す平面図である。

【図8A】図８Ａは、実施の形態１の変形例６に係る高周波増幅用半導体装置の構成の第１例を示す平面図である。

【図8B】図８Ｂは、実施の形態１の変形例６に係る高周波増幅用半導体装置の構成の第２例を示す平面図である。

【図8C】図８Ｃは、実施の形態１の変形例６に係る高周波増幅用半導体装置の構成の第３例を示す平面図である。

【図9】図９は、実施の形態２に係る高周波増幅用半導体装置の構成を示す平面図である。

【図10A】図１０Ａは、実施の形態２の変形例に係る高周波増幅用半導体装置の構成の第１例を示す平面図である。

【図10B】図１０Ｂは、実施の形態２の変形例に係る高周波増幅用半導体装置の構成の第２例を示す平面図である。

【図11】図１１は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第１の断面図である。

【図12】図１２は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第２の断面図である。

【図13】図１３は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第３の断面図である。

【図14】図１４は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第４の断面図である。

【図15】図１５は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第５の断面図である。

【図16】図１６は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第６の断面図である。

【図17】図１７は、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための第７の断面図である。

【図18A】図１８Ａは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩａ－ＩＩａ線に対応する第８の断面図である。

【図18B】図１８Ｂは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩｂ－ＩＩｂ線に対応する第９の断面図である。

【図19A】図１９Ａは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩａ－ＩＩａ線に対応する第１０の断面図である。

【図19B】図１９Ｂは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩｂ－ＩＩｂ線に対応する第１１の断面図である。

【図20A】図２０Ａは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩａ－ＩＩａ線に対応する第１２の断面図である。

【図20B】図２０Ｂは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩｂ－ＩＩｂ線に対応する第１３の断面図である。

【図21A】図２１Ａは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩａ－ＩＩａ線に対応する第１４の断面図である。

【図21B】図２１Ｂは、実施の形態１に係る高周波増幅用半導体装置の製造方法を説明するための、図１のＩＩｂ－ＩＩｂ線に対応する第１５の断面図である。

【発明を実施するための形態】

【0011】

以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施形態で示される、数値、形状、材料、構成要素、構成要素の配置位置および接続形態、並びに、ステップ（工程）およびステップ（工程）の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0012】

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

【0013】

また、本明細書において、高周波増幅用半導体装置の構成における「上」および「下」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構造における積層順を基に相対的な位置関係により規定される用語である。また、「上」および「下」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。

【0014】

また、本明細書および図面において、Ｘ軸、Ｙ軸およびＺ軸は、右手系の三次元直交座標系の三軸を示している。各実施の形態等では、高周波増幅用半導体装置が有する各層の積層方向をＺ軸方向とし、高周波増幅用半導体装置の主面に平行な二軸をＸ軸およびＹ軸としている。また、本明細書において「平面視」とは、高周波増幅用半導体装置をＺ軸方向から見ることをいう。

【0015】

また、本明細書において、直交、平行、同じ等の要素間の関係性を示す用語、および、矩形等の要素の形状を示す用語、並びに、数値、および、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度（あるいは、１０％程度）の差異をも含むことを意味する表現である。

【0016】

（実施の形態１）
［１－１．高周波増幅用半導体装置の構成］
まず、実施の形態１に係る高周波増幅用半導体装置の構成について、図１、図２Ａおよび図２Ｂを参照しながら説明する。図１は、実施の形態１に係る高周波増幅用半導体装置１００の構成を示す平面図である。図２Ａは、図１のＩＩａ－ＩＩａ線における、高周波増幅用半導体装置１００の構成を示す断面図である。図２Ｂは、図１のＩＩｂ－ＩＩｂ線における、高周波増幅用半導体装置１００の構成を示す断面図である。

【0017】

なお、図１では、第１配線層８０１下に配置されるソース電極３０１、ドレイン電極３０２、ソース・ドレイン電極接続用開口部８０１ａ、ゲート電極接続用開口部８０１ｃ、第２配線層接続用開口部８０１ｄ、並びに、第２配線層９０１下に配置される抵抗体接続用開口部９０１ａについては、位置関係を認識しやすいように、破線で表記している。また、図１では、識別のため、ソースフィールドプレート電極５０１をドットハッチングで示しており、抵抗体６０１を横線のハッチングで示しており、第２配線層９０１を斜線のハッチングで示しており、その他の第１配線層８０１等はハッチングなしで示している。なお、実施の形態１の変形例１以降の平面図においても、同様である。

【0018】

図１、図２Ａおよび図２Ｂに示すように、高周波増幅用半導体装置１００は、基板１０１と、バッファ層１０２と、第１窒化物半導体層１０３と、第２窒化物半導体層１０４と、第１絶縁層２０１と、第２絶縁層２０２と、第３絶縁層２０３と、第４絶縁層２０４と、ソース電極３０１と、ドレイン電極３０２と、ゲート電極４０１と、ソースフィールドプレート電極５０１と、抵抗体６０１と、活性領域７０１と、非活性領域７０４と、第１配線層８０１と、ソース・ドレイン電極接続用開口部８０１ａと、ソースフィールドプレート電極接続用開口部８０１ｂと、ゲート電極接続用開口部８０１ｃと、第２配線層接続用開口部８０１ｄと、ソースビアホール８０２と、ドレイン端子８０３と、ゲート端子８０４と、第１の抵抗端子８０５と、第２の抵抗端子８０６と、第２配線層９０１と、抵抗体接続用開口部９０１ａとを備える。

【0019】

また、高周波増幅用半導体装置１００では、第２窒化物半導体層１０４と第１窒化物半導体層１０３とのヘテロ界面の第１窒化物半導体層１０３側に二次元電子ガス層１０５が形成される。なお、高周波増幅用半導体装置１００は、電力増幅用半導体装置（以降、電力増幅用半導体チップ、または、単にチップと呼ぶことがある）の一例である。

【0020】

基板１０１は、例えば、Ｓｉからなる基板である。基板１０１は、Ｓｉからなる基板に限らず、サファイア（Ｓａｐｐｈｉｒｅ）、ＳｉＣ、ＧａＮ、ＡｌＮ等からなる基板であってもよい。

【0021】

バッファ層１０２は、基板１０１上に形成される。バッファ層１０２は、例えば厚さ２μｍのＡｌＮおよびＡｌＧａＮの複数の積層構造からなる窒化物半導体層である。バッファ層１０２は、その他に、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体の単層または複数層によって構成されていてもよい。

【0022】

第１窒化物半導体層１０３は、基板１０１上に形成される。本実施の形態において、第１窒化物半導体層１０３は、バッファ層１０２の上に形成される。第１窒化物半導体層１０３は、例えば、厚さ２００ｎｍのアンドープ（ｉ型）ＧａＮによって構成される。アンドープ（ｉ型）とは、エピタキシャル成長時に不純物が意図的にドーピングされていないことを意味する。第１窒化物半導体層１０３は、ＧａＮの他に、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体によって構成されていてもよい。また、第１窒化物半導体層１０３には、アンドープ型（ｉ型）だけでなく、Ｓｉ等のｎ型の不純物が含まれていてもよい。

【0023】

第２窒化物半導体層１０４は、第１窒化物半導体層１０３上に形成される。第２窒化物半導体層１０４は、例えば厚さ２０ｎｍでＡｌ組成比が２５％のアンドープ（ｉ型）ＡｌＧａＮによって構成される。

【0024】

なお、第２窒化物半導体層１０４は、ＡｌＧａＮに限らず、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体によって構成されていてもよく、また、第２窒化物半導体層１０４には、ｎ型の不純物が含まれていてもよい。

【0025】

また、第２窒化物半導体層１０４上にはキャップ層として例えばＧａＮからなる約１～２ｎｍの厚さの半導体層、ＳｉＮからなる約２～５ｎｍの厚さの保護絶縁層等が設けられてもよい。

【0026】

本実施の形態において、第２窒化物半導体層１０４のバンドギャップは、第１窒化物半導体層１０３のバンドギャップより大きい。また、アンドープ（ｉ型）ＡｌＧａＮからなる第２窒化物半導体層１０４とアンドープ（ｉ型）ＧａＮからなる第１窒化物半導体層１０３とはヘテロ構造となっている。つまり、第２窒化物半導体層１０４と第１窒化物半導体層１０３との界面はヘテロ接合されており、第２窒化物半導体層１０４と第１窒化物半導体層１０３との界面にはヘテロ障壁が形成されている。

【0027】

この結果、第１窒化物半導体層１０３と第２窒化物半導体層１０４との境界近傍、例えば、第２窒化物半導体層１０４と第１窒化物半導体層１０３とのヘテロ界面の第１窒化物半導体層１０３側（言い換えると、第１窒化物半導体層１０３内の第２窒化物半導体層１０４側）に、二次元電子ガス層１０５が形成される。例えば、二次元電子ガス層１０５は、第１窒化物半導体層１０３と第２窒化物半導体層１０４との界面の第１窒化物半導体層１０３側に設けられる。

【0028】

なお、第２窒化物半導体層１０４と第１窒化物半導体層１０３との間にスペーサ層として、例えばＡｌＮからなる約１～２ｎｍの厚さの半導体層が設けられてもよい。

【0029】

ソース電極３０１およびドレイン電極３０２は、第２窒化物半導体層１０４上において対向するように間隔を空けて設けられている。ソース電極３０１およびドレイン電極３０２は、それぞれが第１窒化物半導体層１０３に電気的に接続されている。ソース電極３０１およびドレイン電極３０２は、例えば、Ｔｉ膜とＡｌ膜とを順に積層した積層構造からなる多層電極膜であるが、これに限らない。また、ソース電極３０１およびドレイン電極３０２は、二次元電子ガス層１０５と電気的に接続されている（例えばオーミック接続されている）。

【0030】

なお、ソース電極３０１およびドレイン電極３０２の下には、第２窒化物半導体層１０４および／または第１窒化物半導体層１０３の一部を除去したリセス、Ｓｉ等のドナーを含んだｎ型の不純物を含んだコンタクト層等が設けられてもよい。また、ｎ型の不純物を含んだコンタクト層は、プラズマ処理、イオン注入および再成長等により形成されてもよい。

【0031】

ゲート電極４０１は、第２窒化物半導体層１０４上における、ソース電極３０１およびドレイン電極３０２の間の位置に設けられている。ゲート電極４０１は、ソース電極３０１およびドレイン電極３０２と間隔を空けて設けられている。ゲート電極４０１は、例えば、Ｎｉ膜とＡｕ膜とを順に積層した積層構造からなる多層電極膜であるが、これに限らない。また、ゲート電極４０１は、二次元電子ガス層１０５と電気的にショットキー接続されていてもよい。また、ゲート電極４０１と第２窒化物半導体層１０４との間に絶縁層を挟んでゲート電極４０１と第２窒化物半導体層１０４とを電気的に絶縁する、Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ―ＳｅｍｉｃｏｎｄｕｃｔｏｒのいわゆるＭＩＳ構造が形成されていてもよい。

【0032】

ゲート電極４０１は、平面視において、Ｙ軸方向に延在して設けられる。ゲート電極４０１は、平面視において矩形状であり、長辺方向がＹ軸方向と平行である。Ｙ軸方向は、第１方向の一例である。

【0033】

ゲート電極４０１は、例えば、Ｎｉ、Ｔａ、Ｔｉ、Ｗ、ＴａＮ、ＴｉＮ、Ｐｔ、Ｐｄ、Ａｌ、Ａｕ、Ｃｕ、Ａｇのいずれか、または、少なくとも１つを含む合金であってもよい。また、ゲート電極４０１は、単層（単層膜）で構成されていてもよいし、積層（積層膜）で構成されていてもよい。

【0034】

第１絶縁層２０１は、ソース電極３０１、ドレイン電極３０２およびゲート電極４０１上に設けられている。第１絶縁層２０１は、ＳｉＮ、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ、Ａｌ_２Ｏ_３、ＳｉＣ、Ｃ（ダイヤモンド）の少なくとも１つを含んで構成され、本実施の形態では、厚さが１５０ｎｍのＳｉＮによって構成される。また、第１絶縁層２０１は、単層で構成されていてもよいし、積層で構成されていてもよい。なお、ＳｉＣ、Ｃ（ダイヤモンド）は、所定以上の熱伝導率を有する高熱伝導材料である。

【0035】

ソースフィールドプレート電極５０１は、ソース電極３０１と同電位であり、ゲート電極４０１とドレイン電極３０２との間にドレイン電極３０２側の端部を有し、第２窒化物半導体層１０４の上方に設けられる。具体的には、ソースフィールドプレート電極５０１は、ゲート電極４０１のソース電極３０１側の端部よりもドレイン電極３０２側であり、ゲート電極４０１とドレイン電極３０２との間にドレイン電極３０２側の端部があるように、第１絶縁層２０１上に設けられる。また、ゲート電極４０１は、平面視で見たときにゲート電極４０１の長辺方向と平行に設けられている。例えば、ソースフィールドプレート電極５０１は、Ｔｉ膜とＡｌ膜とを順に積層した積層構造からなる多層電極膜であるが、これに限らない。

【0036】

ソースフィールドプレート電極５０１は、ソース・ドレイン電極接続用開口部８０１ａを介してソース電極３０１と接続する第１配線層８０１に、ソースフィールドプレート電極接続用開口部８０１ｂを介して接続される。ソースフィールドプレート電極５０１は、フィールドプレートの一例である。

【0037】

ソースフィールドプレート電極５０１は、例えば、Ｎｉ、Ｔａ、Ｔｉ、Ｗ、ＴａＮ、ＴｉＮ、Ｐｔ、Ｐｄ、Ａｌ、Ａｕ、Ｃｕ、Ａｇのいずれか、または、少なくとも１つを含む合金であってもよい。また、ソースフィールドプレート電極５０１は、単層で構成されていてもよいし、積層で構成されていてもよい。なお、Ｃｕ、Ａｇは、所定以上の熱伝導率を有する高熱伝導材料である。

【0038】

第２絶縁層２０２は、第１絶縁層２０１、ソースフィールドプレート電極５０１上に設けられている。第２絶縁層２０２は、ＳｉＮ、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ、Ａｌ_２Ｏ_３、ＳｉＣ、Ｃ（ダイヤモンド）の少なくとも１つを含んで構成され、本実施の形態では、厚さが１００ｎｍのＳｉＮによって構成される。また、第２絶縁層２０２は、単層で構成されていてもよいし、積層で構成されていてもよい。

【0039】

抵抗体６０１は、平面視において活性領域７０１内であり、かつ、断面視において第２窒化物半導体層１０４上（Ｚ軸プラス側）に設けられ、後述する高周波増幅用トランジスタ（デバイスの一例）の温度を抵抗値変化として検知するための温度検知用の抵抗体である。本実施の形態では、抵抗体６０１は、第２絶縁層２０２上に設けられる。また、本実施の形態では、抵抗体６０１は、ソースフィールドプレート電極５０１上に設けられる。つまり、平面視において、抵抗体６０１は、ソースフィールドプレート電極５０１と少なくとも一部が重なる。また、本実施の形態では、抵抗体６０１は、平面視においてゲート電極４０１と少なくとも一部が重なる。例えば、抵抗体６０１は、平面視において、ソースフィールドプレート電極５０１およびゲート電極４０１が重なる領域と、少なくとも一部が重なる。なお、抵抗体６０１は、平面視において、活性領域７０１における、ソースフィールドプレート電極５０１および／またはゲート電極４０１と重ならない領域には設けられない。

【0040】

抵抗体６０１は、ソース電極３０１側（Ｘ軸マイナス側）の端部がソースフィールドプレート電極５０１のソース電極３０１側（Ｘ軸マイナス側）の端部よりもドレイン電極３０２側（Ｘ軸プラス側）に配置される。また、抵抗体６０１は、ドレイン電極３０２側（Ｘ軸プラス側）の端部がソースフィールドプレート電極５０１のドレイン電極３０２側（Ｘ軸プラス側）の端部よりもソース電極３０１側（Ｘ軸マイナス側）に配置される。これにより、抵抗体６０１に起因する寄生容量の増加を抑制することができる。

【0041】

抵抗体６０１は、平面視において、Ｙ軸方向に延在して設けられる。抵抗体６０１は、平面視において矩形状であり、長辺方向がＹ軸方向と平行である。例えば、平面視において、抵抗体６０１の長辺方向は、ゲート電極４０１の長辺方向（延在方向）と平行である。言い換えると、抵抗体６０１の長辺方向は、第１方向である。抵抗体６０１の平面視形状は、例えば、Ｙ軸方向に長尺な矩形状である。抵抗体６０１は、Ｙ軸方向に沿って設けられた２つの抵抗体接続用開口部９０１ａを下側から覆うように長尺な矩形状である。なお、抵抗体６０１の平面視形状は、これに限定らない。

【0042】

抵抗体６０１の幅（Ｘ軸方向の長さ）は、例えば、ソースフィールドプレート電極５０１の幅（Ｘ軸方向の長さ）および／またはゲート電極４０１の幅（Ｘ軸方向の長さ）以下であるが、これに限定らない。また、抵抗体６０１の厚み（Ｚ軸方向の長さ）は、例えば、ソースフィールドプレート電極５０１の厚み（Ｚ軸方向の長さ）および／またはゲート電極４０１の厚み（Ｚ軸方向の長さ）以下であるが、これに限定されない。

【0043】

例えば、抵抗体６０１は、Ｔｉ膜とＡｌ膜とを順に積層した積層構造からなる多層電極膜であるが、ＴｉおよびＡｌの組み合わせに限らず、Ｔｉ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｔａ、Ｗ、Ｓｉ、Ｈｆ等の１つの金属からなる単層電極膜であってもよいし、これらの金属を２つ以上組み合わせることによって構成された多層電極膜であってもよいし、これらの金属を合金化した電極膜であってもよいし、これらの金属を窒化または酸化することで得られる導電性化合物であってもよいし、これら導電性化合物と前述の電極膜とを組合せたものであってもよい。また、抵抗体６０１は、ゲート電極４０１と同じ金属で構成されていてもよいし、異なる金属で構成されていてもよい。

【0044】

第３絶縁層２０３は、第２絶縁層２０２および抵抗体６０１の上に設けられている。第３絶縁層２０３は、ＳｉＮ、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ、Ａｌ_２Ｏ_３、ＳｉＣ、Ｃ（ダイヤモンド）の少なくとも１つを含んで構成され、本実施の形態では、厚さが２００ｎｍのＳｉＮによって構成される。また、第３絶縁層２０３は、単層（単層膜）で構成されていてもよいし、積層（積層膜）で構成されていてもよい。

【0045】

第４絶縁層２０４は、第３絶縁層２０３上に設けられている。第４絶縁層２０４は、ＳｉＮ、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ、Ａｌ_２Ｏ_３、ＳｉＣ、Ｃ（ダイヤモンド）の少なくとも１つを含んで構成され、本実施の形態では、厚さが２００ｎｍのＳｉＮによって構成される。また、第４絶縁層２０４は、単層（単層膜）で構成されていてもよいし、積層（積層膜）で構成されていてもよい。

【0046】

活性領域７０１は、平面視において二次元電子ガス層１０５が存在する領域（基板１０１上の領域）であり、ゲート電極４０１の長辺方向と直交する方向をＸ軸方向とした場合、活性領域７０１のＸ軸方向の長さはＬ１であり、ゲート電極４０１の長辺方向と平行な方向をＹ軸方向とした場合、活性領域７０１のＹ軸方向の長さはＬ２である。Ｘ軸方向は、平面視における第１方向と直交する方向であり、第２方向の一例である。

【0047】

活性領域７０１内に、ソース電極３０１、ドレイン電極３０２およびゲート電極４０１を少なくとも含む高周波増幅用トランジスタ（高周波増幅用アンプ）が形成される。本実施の形態では、高周波増幅用トランジスタは、ソース電極３０１、ドレイン電極３０２およびゲート電極４０１に加えてソースフィールドプレート電極５０１を含んで形成される。

【0048】

非活性領域７０４は、活性領域７０１の外側の基板１０１上の領域であり、二次元電子ガス層１０５が存在しない領域である。非活性領域７０４は、例えばＨｅ、Ｂ、Ｈ、ＦおよびＦｅのいずれかを含む分子を注入することにより形成されてもよいし、第２窒化物半導体層１０４、第１窒化物半導体層１０３およびバッファ層１０２の一部を除去し、残った領域にＨｅ、Ｂ、Ｈ、ＦおよびＦｅのいずれかを含む分子を注入することにより形成されてもよい。また、非活性領域７０４は、第２窒化物半導体層１０４、第１窒化物半導体層１０３およびバッファ層１０２の一部を除去することにより形成されてもよい。なお、二次元電子ガス層１０５が存在しないとは、電子が完全に存在しないことに加えて、実質的に電子が存在しないことを含む。

【0049】

このように、基板１０１は、平面視で、二次元電子ガス層１０５がある活性領域７０１と、二次元電子ガス層１０５がない非活性領域７０４とに区分されている。

【0050】

第１配線層８０１は、第４絶縁層２０４上に設けられる。第１配線層８０１は、Ｔｉ層上にＡｕ層を順に積層した積層構造からなる多層金属層であるが、これに限らない。

【0051】

ソース電極３０１およびドレイン電極３０２と、第１配線層８０１との電気的な接続は、第４絶縁層２０４と第３絶縁層２０３と第２絶縁層２０２と第１絶縁層２０１とに設けられた、ソース電極３０１およびドレイン電極３０２に到達するソース・ドレイン電極接続用開口部８０１ａを、第１配線層８０１が覆うことでなる。

【0052】

ソースフィールドプレート電極５０１とソース電極３０１との電気的な接続は、第４絶縁層２０４と第３絶縁層２０３と第２絶縁層２０２とに設けられた、ソースフィールドプレート電極５０１に達するソースフィールドプレート電極接続用開口部８０１ｂを、第１配線層８０１が覆うことでなる。ソースフィールドプレート電極接続用開口部８０１ｂは、平面視において、活性領域７０１外部の領域（非活性領域７０４）のうちＹ軸方向側の領域に形成される。

【0053】

ソース電極３０１とソースフィールドプレート電極５０１とは、平面視において、活性領域７０１外部のＹ軸方向側に形成された、第４絶縁層２０４と第３絶縁層２０３と第２絶縁層２０２と第１絶縁層２０１と第２窒化物半導体層１０４と第１窒化物半導体層１０３とバッファ層１０２と基板１０１とに設けられた、基板１０１の裏面に到達するソースビアホール８０２を経由して、基板１０１の裏面に設けられた裏面金属（図示しない）に接続され、基準電位を持つ。

【0054】

平面視において、非活性領域７０４のＹ軸方向側の領域にて、第１配線層８０１によりドレイン端子８０３が形成され、当該ドレイン端子８０３は、ドレイン電極３０２と接続される。

【0055】

ゲート電極４０１と第１配線層８０１（ゲート端子８０４）との電気的な接続は、平面視において、活性領域７０１外部のＹ軸方向側に形成された、第４絶縁層２０４と第２絶縁層２０２と第１絶縁層２０１とに設けられた、ゲート電極４０１に到達するゲート電極接続用開口部８０１ｃを、第１配線層８０１が覆うことでなる。

【0056】

平面視において、非活性領域７０４のＹ軸方向におけるドレイン端子８０３と反対側（Ｙ軸マイナス側）の領域にて、第１配線層８０１により、ゲート端子８０４が形成され、当該ゲート端子８０４は、ゲート電極４０１と接続される。

【0057】

第２配線層９０１は、抵抗体６０１と、第１の抵抗端子８０５および第２の抵抗端子８０６とを接続するための配線層であり、第３絶縁層２０３と第４絶縁層２０４との間に設けられる。第２配線層９０１は、抵抗体６０１の両端と、抵抗体接続用開口部９０１ａを介して接続される。第２配線層９０１は、Ｔｉ層上にＡｕ層を順に積層した積層構造からなる多層金属層であるが、これに限らない。

【0058】

抵抗体６０１と第２配線層９０１との電気的な接続は、第３絶縁層２０３に設けられた、抵抗体６０１に達する抵抗体接続用開口部９０１ａを、第２配線層９０１が覆うことでなる。

【0059】

ドレイン端子８０３は、活性領域７０１の外側のうちＹ軸方向側において、ソース・ドレイン電極接続用開口部８０１ａを介してドレイン電極３０２と接続する。ドレイン端子８０３は、第１配線層８０１からなる。

【0060】

ゲート端子８０４は、ゲート電極接続用開口部８０１ｃを介してゲート電極４０１と接続する。ゲート端子８０４は、第１配線層８０１からなる。

【0061】

ドレイン端子８０３およびゲート端子８０４の少なくとも一方は、第１端子パッドの一例である。第１端子パッドは、ワイヤ等を接続することでチップ外部（例えば、実装基板または半導体パッケージ）と電気的に接続する箇所であり、例えば、ドレイン電極３０２またはゲート電極４０１に接続されている。また、第１端子パッドは、例えば、非活性領域７０４のうち、ゲート電極４０１の延在方向（Ｙ軸方向）において活性領域７０１と並ぶ領域に配置される。

【0062】

ソースビアホール８０２は、ソース・ドレイン電極接続用開口部８０１ａを介してソース電極３０１と接続する第１配線層８０１と裏面金属とを接続する。

【0063】

第１の抵抗端子８０５および第２の抵抗端子８０６は、第２配線層９０１を介して抵抗体６０１と接続され、かつ、ワイヤ等により高周波増幅用半導体装置１００の外部の温度検知用の処理部または電子部品と接続される。第１の抵抗端子８０５は、抵抗体６０１のＹ軸プラス側の端部（長辺方向の一方の端部）と第２配線層９０１を介して接続され、第２の抵抗端子８０６は、抵抗体６０１のＹ軸マイナス側の端部（長辺方向の他方の端部）と第２配線層９０１を介して接続される。言い換えると、抵抗体６０１の両端のそれぞれが、第１の抵抗端子８０５および第２の抵抗端子８０６のいずれかの抵抗端子に接続される。

【0064】

第１の抵抗端子８０５および第２の抵抗端子８０６の少なくとも一方は、抵抗体６０１が接続される第２端子パッドの一例である。例えば、第２端子パッドは、ワイヤ等を接続することでチップ外部（例えば、実装基板または半導体パッケージ）と電気的に接続する箇所であり、非活性領域７０４のうち、ゲート電極４０１の延在方向（Ｙ軸方向）と直交方向（Ｘ軸方向）において活性領域７０１と並ぶ領域に配置される。

【0065】

第１の抵抗端子８０５および第２の抵抗端子８０６は、活性領域７０１の外側の領域（非活性領域７０４）のうちＸ軸方向側の領域に設けられ、第２配線層９０１と第２配線層接続用開口部８０１ｄを介して接続される。

【0066】

第１の抵抗端子８０５および第２の抵抗端子８０６は、例えば、平面視において、活性領域７０１の外側のＸ軸方向側の領域のうち、Ｘ軸マイナス側の領域に設けられる。例えば、第１の抵抗端子８０５および第２の抵抗端子８０６は、高周波増幅用半導体装置１００の同じ辺側に設けられる。

【0067】

第１の抵抗端子８０５および第２の抵抗端子８０６は、高周波増幅用トランジスタが接続される端子パッド（第１端子パッド）とは異なる端子パッド（第２端子パッド）である。高周波増幅用トランジスタが接続される端子パッドは、ドレイン端子８０３、ゲート端子８０４等である。

【0068】

第１の抵抗端子８０５および第２の抵抗端子８０６は、例えば、第１配線層８０１からなる。

【0069】

このように、非活性領域７０４のＹ軸方向に配置されるゲート端子８０４およびドレイン端子８０３に対して、第１の抵抗端子８０５および第２の抵抗端子８０６が非活性領域７０４のＸ軸方向側に配置されることで、高周波動作時のゲート端子８０４からの入力信号およびドレイン端子８０３からの出力信号を阻害することなく、抵抗体６０１の抵抗値変化を、応答性良く検知することが可能となる。

【0070】

なお、第１の抵抗端子８０５および第２の抵抗端子８０６と第２配線層９０１との電気的な接続は、非活性領域７０４にて、第１の抵抗端子８０５および第２の抵抗端子８０６と第２配線層９０１との間の絶縁層に設けられた、抵抗体６０１の両端からそれぞれ接続された第２配線層９０１に達する第２配線層接続用開口部８０１ｄを第１配線層８０１（例えば、第１の抵抗端子８０５および第２の抵抗端子８０６）が覆うことからなる。

【0071】

上記のように、高周波増幅用半導体装置１００では、抵抗体６０１と、第１の抵抗端子８０５および第２の抵抗端子８０６との間に、他の素子（例えば、電子部品）は接続されていない。抵抗体６０１と、第１の抵抗端子８０５および第２の抵抗端子８０６とは、他の電子部品を介さずに接続される。抵抗体６０１のＹ軸プラス側の端部と、第１の抵抗端子８０５とは一方の第２配線層９０１（配線）を介して直接接続されており、抵抗体６０１のＹ軸マイナス側の端部と、第２の抵抗端子８０６とは他方の第２配線層９０１（配線）を介して直接接続されている。

【0072】

［１－２．高周波増幅用半導体装置の効果］
上記の本実施の形態に係る高周波増幅用半導体装置１００によれば、発熱するトランジスタ（例えば、高周波増幅用トランジスタ）の活性領域７０１上に温度センサとなる抵抗体６０１が配置されるので、活性領域７０１内の温度分布に追従して、動作中のトランジスタの温度変化を応答性良く検知することができる。例えば、高周波増幅用半導体装置１００によれば、抵抗体６０１に最も近い、ゲート電極４０１のドレイン電極３０２側の端部付近で発生するトランジスタ動作中の発熱による温度の変化を、抵抗体６０１の抵抗値変化として、応答性良く検知することが可能となる。また、抵抗体６０１の位置を第２窒化物半導体層１０４よりも上に配置し、第１の抵抗端子８０５および第２の抵抗端子８０６から出力することで、トランジスタの動作自体に影響を与えることなく、トランジスタの温度を応答性良く検知することが可能となる。なお、応答性が良いとは、活性領域内の温度の変化が温度センサで検知された温度にすぐに反映されることを意味する。

【0073】

なお、特許文献１では、温度センサの位置が非活性領域上であることは開示されているが、発熱源である活性領域上であることは開示されていない。そのため、特許文献１の技術では、応答性の良い温度検知を実現することが困難である。特に、トランジスタ（デバイス）を活性領域内で等間隔に配置した場合、活性領域内の温度分布は、活性領域中心部に発熱が集中しやすい。そのため、特許文献１のように、非活性領域に配置された温度センサでは、活性領域内の温度分布に追従することが困難である。なお、追従とは、温度センサで検知された温度が、現在の活性領域内の実際の温度に近い温度となることが維持されることを意味する。

【0074】

一方、本実施の形態では、平面視において、抵抗体６０１が活性領域７０１内に設けられるので、発熱が集中しやすい活性領域７０１の中心付近の温度の変化を検知しやすい。よって、抵抗体６０１を用いて得られる温度は、活性領域７０１内の温度に追従した温度となり得る。

【0075】

以上のように、本実施の形態に係る高周波増幅用半導体装置１００は、基板１０１と、基板１０１上に設けられた第１窒化物半導体層１０３と、第１窒化物半導体層１０３上に設けられ、第１窒化物半導体層１０３と比べてバンドギャップが大きい第２窒化物半導体層１０４と、第１窒化物半導体層１０３と第２窒化物半導体層１０４との界面の第１窒化物半導体層１０３側に設けられた二次元電子ガス層１０５と、第２窒化物半導体層１０４の上方に間隔を空けて設けられ、それぞれが二次元電子ガス層１０５に電気的に接続されたソース電極３０１およびドレイン電極３０２と、ソース電極３０１およびドレイン電極３０２と間隔を空けて設けられ、第２窒化物半導体層１０４に接触するゲート電極４０１とを備える。基板１０１の平面視において、基板１０１は、二次元電子ガス層１０５がある活性領域７０１と、二次元電子ガス層１０５がない非活性領域７０４とに区分される。そして、高周波増幅用半導体装置１００は、活性領域７０１にソース電極３０１、ドレイン電極３０２およびゲート電極４０１を含む高周波増幅用トランジスタと、第２窒化物半導体層１０４の上方に設けられた抵抗体６０１と、有し、非活性領域７０４に、ドレイン電極３０２またはゲート電極４０１に接続された第１端子パッド（例えば、ドレイン端子８０３またはゲート端子８０４）と、抵抗体６０１が接続された第２端子パッド（例えば、第１の抵抗端子８０５および第２の抵抗端子８０６）と、を有する。

【0076】

これにより、高周波増幅用半導体装置１００は、発熱する高周波増幅用トランジスタが形成される活性領域７０１上に温度センサとなる抵抗体６０１が配置されるので、当該高周波増幅用トランジスタが形成されない非活性領域７０４上に抵抗体６０１が配置される場合に比べて、当該高周波増幅用トランジスタの温度変化を応答性良く検知することが可能である。よって、高周波増幅用半導体装置１００は、トランジスタの温度を応答性良く検知することができる。

【0077】

なお、第１端子パッドがドレイン電極３０２またはゲート電極４０１に接続されるとは、第１端子パッドが各配線を介してドレイン電極３０２またはゲート電極４０１と電気的に接続されることを意味する。

【0078】

また、例えば、平面視において、抵抗体６０１の長辺方向は、ゲート電極４０１の延在方向（Ｙ軸方向）である第１方向である。つまり、抵抗体６０１の長辺方向と第１方向とは、と平行である。

【0079】

これにより、特定のゲート電極４０１の温度を検知可能である。

【0080】

また、例えば、平面視において、第１端子パッドは、ゲート電極４０１の延在方向において、活性領域７０１と並ぶ非活性領域７０４に配置され、第２端子パッドは、当該延在方向と直交方向において、活性領域７０１と並ぶ非活性領域７０４に配置されている。

【0081】

これにより、ゲート端子８０４からの入力信号およびドレイン端子８０３からの出力信号とチップ内部で干渉することなく、抵抗体６０１による温度の検知が可能となる。また、チップ外部から、第１端子パッドへの接続ワイヤと第２端子パッドへの接続ワイヤとを分離配置できるので、ワイヤ密集度を低減でき、ひいては、チップ外部での信号干渉を抑制できる。

【0082】

（実施の形態１の変形例１）
本変形例では、実施の形態１に係る高周波増幅用半導体装置１００における、抵抗体６０１の両端と外部接続端子（例えば、第１の抵抗端子８０５、第２の抵抗端子８０６、裏面電極、ソースパッド）との接続の他の例について、図３Ａおよび図３Ｂを参照しながら説明する。図３Ａおよび図３Ｂは、実施の形態１の変形例１に係る高周波増幅用半導体装置の構成の各例を示す平面図である。なお、高周波増幅用半導体装置１００Ａ１の構成を図３Ａで示し、高周波増幅用半導体装置１００Ａ２の構成を図３Ｂで示す。

【0083】

図３Ａおよび図３Ｂに示すように、抵抗体６０１の一端は、チップ内部でソース電位に設定されていてもよい。具体的には、図３Ａに示すような、ソース電位に設定された第１配線層８０１に対する第２配線層接続用開口部８０１ｄを介した接続であってもよく、また、図３Ｂに示すような、ソース電位に設定されたソースフィールドプレート電極５０１に対する抵抗体－ソースフィールドプレート電極接続用開口部６０１ａを介した接続であってもよい。これらの何れの場合でも、抵抗体６０１の他端は第１の抵抗端子８０５と接続され、第２の抵抗端子８０６が不要となり、高周波増幅用半導体装置１００Ａ１および１００Ａ２が有するパッド数を削減できる。高周波増幅用半導体装置１００の外部からの抵抗体６０１を用いた温度検知は、第１の抵抗端子８０５とソース外部端子（裏面電極、ソースパッド）との間の電気特性を測定すればよい。

【0084】

（実施の形態１の変形例２）
本変形例では、実施の形態１に係る高周波増幅用半導体装置１００における、抵抗体６０１の配置位置について、図４Ａ～図４Ｊを参照しながら説明する。まずは、抵抗体６０１を配置可能な範囲について、図４Ａを参照しながら説明する。図４Ａは、実施の形態１の変形例２に係る高周波増幅用半導体装置１００における抵抗体６０１を配置可能な範囲を示す断面図である。なお、図４Ａ～図４Ｊでは、図２Ａ等に示す第４絶縁層２０４、第１配線層８０１、ソース・ドレイン電極接続用開口部８０１ａ等の記載を省略している。

【0085】

図４Ａに示す破線領域Ｒは、抵抗体６０１を配置可能な範囲を示す。図４Ａでは、抵抗体６０１を配置可能な最大の範囲を示している。抵抗体６０１は、ソース電極３０１側の端部がソース電極３０１のドレイン電極３０２側の端部よりドレイン電極３０２側（例えば、仮想線６０２ｂよりドレイン電極３０２側）に配置される。また、抵抗体６０１は、ドレイン電極３０２側の端部がゲート電極４０１のドレイン電極３０２側の端部（点Ｐ１）とソースフィールドプレート電極５０１のドレイン電極３０２側の端部（点Ｐ２）とを通る直線である仮想線６０２ａよりゲート電極４０１側（Ｘ軸マイナス側）に配置される。例えば、抵抗体６０１のドレイン電極３０２側の端部は、第２絶縁層２０２上部の交点Ｐ３（例えば、交点Ｐ３を通りＺ軸に平行な仮想線）よりもソース電極３０１側（Ｘ軸マイナス側）に配置される。仮想線６０２ａは、仮想直線の一例である。

【0086】

破線領域Ｒ内に抵抗体６０１が配置されることで、抵抗体６０１に最も近い、ゲート電極４０１のドレイン電極３０２側の端部付近で発生する、トランジスタ動作中の発熱による温度の変化を選択的に、応答性良く検知することが可能となる。

【0087】

なお、仮想線６０２ａは、ゲート電極４０１のドレイン電極３０２側の端部とソースフィールドプレート電極５０１のドレイン電極３０２側の端部とを結ぶ線分の延長線でもある。また、仮想線６０２ｂは、ソース電極３０１のドレイン電極３０２側の端部を通り、Ｚ軸に平行な直線である。

【0088】

以下、図４Ａに示す破線領域Ｒ内における抵抗体６０１の配置例について、図４Ｂ～図４Ｊを参照しながら説明する。図４Ｂ～図４Ｊは、実施の形態１の変形例２に係る高周波増幅用半導体装置の構成の各例を示す断面図である。なお、高周波増幅用半導体装置１００Ｂ１の構成を図４Ｂで示し、高周波増幅用半導体装置１００Ｂ２の構成を図４Ｃで示し、高周波増幅用半導体装置１００Ｂ３の構成を図４Ｄで示し、高周波増幅用半導体装置１００Ｂ４の構成を図４Ｅで示し、高周波増幅用半導体装置１００Ｂ５の構成を図４Ｆで示し、高周波増幅用半導体装置１００Ｂ６の構成を図４Ｇで示し、高周波増幅用半導体装置１００Ｂ７の構成を図４Ｈで示し、高周波増幅用半導体装置１００Ｂ８の構成を図４Ｉで示し、高周波増幅用半導体装置１００Ｂ９の構成を図４Ｊで示す。

【0089】

図４Ｂおよび図４Ｃに示すように、抵抗体６０１は、ゲート電極４０１およびソースフィールドプレート電極５０１上に配置されていなくてもよい。

【0090】

また、例えば、図４Ｂに示すように、抵抗体６０１のドレイン電極３０２側の端部が仮想線６０２ａよりもソース電極３０１側であり、かつ、ソース電極３０１側の端部がソースフィールドプレート電極５０１のドレイン電極３０２側の端部よりもドレイン電極３０２側に設けられてもよい。例えば、抵抗体６０１は、平面視において、ドレイン電極３０２とソースフィールドプレート電極５０１との間であって、ドレイン電極３０２およびソースフィールドプレート電極５０１のそれぞれと重ならない位置に設けられてもよい。

【0091】

また、例えば、図４Ｃに示すように、抵抗体６０１のドレイン電極３０２側の端部が、ゲート電極４０１のソース電極３０１側の端部よりもソース電極３０１側（Ｘ軸マイナス側）であり、かつ、ソース電極３０１側の端部がソース電極３０１のドレイン電極３０２側（Ｘ軸プラス側）に設けられていてもよい。例えば、抵抗体６０１は、平面視において、ソース電極３０１とゲート電極４０１との間であって、ソース電極３０１およびゲート電極４０１のそれぞれと重ならない位置に設けられてもよい。

【0092】

図４Ｂおよび図４Ｃの例では、抵抗体６０１の下面（Ｚ軸マイナス側の面）は、ゲート電極４０１の上面（Ｚ軸プラス側の面）より下方に位置する。

【0093】

また、図４Ｄに示すように、抵抗体６０１のドレイン電極３０２側の端部が仮想線６０２ａよりソース電極３０１側であり、かつ、ソース電極３０１側の端部がソースフィールドプレート電極５０１のソース電極３０１側の端部よりドレイン電極３０２側（例えば、仮想線６０２ｄよりドレイン電極３０２側）に設けられていてもよい。例えば、抵抗体６０１は、平面視において、ソースフィールドプレート電極５０１と、ソースフィールドプレート電極５０１の少なくとも一部およびドレイン電極３０２の間の領域の一部とを覆うように設けられてもよい。なお、仮想線６０２ｄは、ソースフィールドプレート電極５０１のソース電極３０１側の端部を通り、Ｚ軸に平行な直線である。

【0094】

また、図４Ｅに示すように、抵抗体６０１のドレイン電極３０２側の端部が仮想線６０２ａよりソース電極３０１側であり、かつ、ソース電極３０１側の端部がゲート電極４０１のソース電極３０１側の端部よりドレイン電極３０２側（例えば、仮想線６０２ｅよりドレイン電極３０２側）に設けられていてもよい。例えば、抵抗体６０１は、平面視において、ゲート電極４０１の少なくとも一部と、ソースフィールドプレート電極５０１と、ソースフィールドプレート電極５０１およびドレイン電極３０２の間の領域の一部とを覆うように設けられてもよい。なお、仮想線６０２ｅは、ゲート電極４０１のソース電極３０１側の端部を通り、Ｚ軸に平行な直線である。なお、抵抗体６０１は、ソースフィールドプレート電極５０１の断面形状に沿った断面形状を有していてもよい。抵抗体６０１は、例えば、階段状であってもよい。

【0095】

また、図４Ｆに示すように、抵抗体６０１のドレイン電極３０２側の端部がソースフィールドプレート電極５０１のドレイン電極３０２側の端部よりソース電極３０１側（Ｘ軸マイナス側）であり、ソース電極３０１側の端部がソース電極３０１のドレイン電極３０２側（Ｘ軸プラス側）に設けられていてもよい。

【0096】

また、図４Ｇに示すように、抵抗体６０１のドレイン電極３０２側の端部がソースフィールドプレート電極５０１のソース電極３０１側の端部よりもソース電極３０１側（例えば、仮想線６０２ｄよりソース電極３０１側）であり、ソース電極３０１側の端部がソース電極３０１のドレイン電極３０２側に設けられていてもよい。また、例えば、抵抗体６０１のドレイン電極３０２側の端部がゲート電極４０１のドレイン電極３０２側の端部よりもソース電極３０１側（Ｘ軸マイナス側）であってもよい。なお、抵抗体６０１は、ソースフィールドプレート電極５０１およびゲート電極４０１の配置位置および断面形状に沿った断面形状を有していてもよい。抵抗体６０１は、例えば、階段状であってもよい。

【0097】

また、抵抗体６０１の少なくとも一部が、ソース電極３０１のドレイン電極３０２側の端部と、ゲート電極４０１のソース電極３０１側の端部との間に配置される場合、図４Ｈ～図４Ｊに示すように、第２絶縁層２０２から掘り込み２０２ａを設けて、その上に抵抗体６０１を配置してもよい。掘り込み２０２ａは、平面視において、第２絶縁層２０２のうちソース電極３０１およびゲート電極４０１の間の領域の一部の領域に形成される凹み（貫通孔）である。例えば、図４Ｈ～図４Ｊに示すように、抵抗体６０１の一部が、第１絶縁層２０１と接触するように設けられてもよい。

【0098】

また、第２絶縁層２０２からの掘り込み２０２ａの深さを変えることで、抵抗体６０１が第２絶縁層２０２の途中にあってもよいし、第１絶縁層２０１の途中にあってもよい。つまり、掘り込み２０２ａは、第２絶縁層２０２を貫通しない凹みであってもよいし、第１絶縁層２０１の一部に達する凹みであってもよい。また、図４Ｈに示す配置の場合、抵抗体６０１は、ソースフィールドプレート電極５０１を用いて形成されてもよい。つまり、抵抗体６０１は、ソースフィールドプレート電極５０１と同時に形成されてもよい。

【0099】

このように、抵抗体６０１の全体は、基板１０１の断面視で、ドレイン電極３０２側の端部がゲート電極４０１のドレイン電極３０２側の端部の最下点（点Ｐ１）とソースフィールドプレート電極５０１のドレイン電極３０２側の端部の最下点（点Ｐ２）とを通る直線である仮想線６０２ａよりゲート電極４０１側（Ｘ軸マイナス側）に配置される。ここでの抵抗体６０１の全体とは、抵抗体６０１のうち平面視において活性領域７０１と重なる部分の全体を意味する。また、仮想線６０２ａよりゲート電極４０１側とは、図４Ｂ～図４Ｊに示される抵抗体６０１の断面部分（ハッチング部分）の全体が仮想線６０２ａよりゲート電極４０１側であることを意味する。

【0100】

以上のように、本変形例に係る高周波増幅用半導体装置１００Ｂ１～１００Ｂ９は、さらにソース電極３０１と同電位であり、ゲート電極４０１とドレイン電極３０２との間にドレイン電極３０２側の端部を有するソースフィールドプレート電極５０１を第２窒化物半導体層１０４の上方に備える。そして、抵抗体６０１の全体は、断面視で、ゲート電極４０１のドレイン電極３０２側の端部の最下点（例えば、図４Ｂに示す点Ｐ１）とソースフィールドプレート電極５０１のドレイン電極３０２側の端部の最下点（例えば、図４Ｂに示す点Ｐ２）とを通る仮想直線（例えば、仮想線６０２ａ）よりゲート電極４０１側に配置され、抵抗体６０１のソース電極３０１側の端部は、ソース電極３０１のドレイン電極３０２側の端部よりドレイン電極３０２側に配置されている。

【0101】

これにより、抵抗体６０１に最も近いゲート電極４０１のドレイン電極３０２側の端部付近で発生する、トランジスタ動作中の発熱による温度の変化を選択的に、応答性良く検知することが可能となる。また、抵抗体６０１がドレイン電極３０２側で発生する電界に及ぼす影響を小さくすることができる。

【0102】

また、例えば、平面視における第１方向と直交する第２方向において、抵抗体６０１のドレイン電極３０２側の端部は、ソースフィールドプレート電極５０１のドレイン電極３０２側の端部よりソース電極３０１側に配置されている。また、例えば、平面視における第１方向と直交する第２方向において、抵抗体６０１のソース電極３０１側の端部は、ソースフィールドプレート電極５０１のソース電極３０１側の端部よりドレイン電極３０２側に配置されている。

【0103】

これにより、抵抗体６０１に起因する寄生容量の増加を抑制することができる。

【0104】

（実施の形態１の変形例３）
本変形例では、抵抗体６０１が複数設けられる例について、図５を参照しながら説明する。図５は、実施の形態１の変形例３に係る高周波増幅用半導体装置１００Ｃ１の構成を示す平面図である。

【0105】

図５に示すように、平面視において、活性領域７０１内に複数の抵抗体が存在していてもよい。図５の例では、第１の抵抗体６０３および第２の抵抗体６０４の２つの抵抗体が設けられる例を示しているが、抵抗体は３つ以上設けられてもよい。また、例えば、第１の抵抗体６０３と、第２の抵抗体６０４とは、平面視において、ソース電極３０１を挟むように設けられるが、これに限定されない。なお、第１の抵抗体６０３および第２の抵抗体６０４は、例えば、同じ材料を用いて形成される。また、第１の抵抗体６０３および第２の抵抗体６０４の平面視における大きさおよび形状は、例えば、同じである。

【0106】

第１の抵抗体６０３と、第２の抵抗体６０４とは、並列に設けられ、それぞれが第２配線層９０１と接続されている。複数の抵抗体を並列に配置することで、仮に片方の抵抗体が断線していても他方の抵抗体により温度変化を抵抗値変化として検出することが可能となる。

【0107】

また、第１の抵抗体６０３および第２の抵抗体６０４のそれぞれは、平面視において、活性領域７０１のＸ軸方向の中心から、Ｘ軸方向に長さＬ１／８以内の範囲に設けられる。当該範囲は、活性領域７０１のＸ軸方向の中心（一点鎖線Ｃｘ）からＸ軸プラス側にＬ１／８の位置と、Ｘ軸マイナス側にＬ１／８の位置との間の範囲（例えば、Ｙ軸方向に長尺な矩形状の範囲）である。また、第１の抵抗体６０３および第２の抵抗体６０４のそれぞれは、平面視において、活性領域７０１に、Ｙ軸方向に長さＬ２／２未満の長さをもって配置される。また、第１の抵抗体６０３および第２の抵抗体６０４のそれぞれは、平面視において、より好ましくは、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４以内の範囲に配置される。これにより、第１の抵抗体６０３と、第２の抵抗体６０４は、デバイスが等間隔に配置された際に最も発熱が集中する、活性領域７０１中心付近の温度変化を選択的に抵抗値変化として検出することが可能となる。なお、第１の抵抗体６０３および第２の抵抗体６０４の少なくとも一方の活性領域７０１内におけるＹ軸方向の長さが、平面視において、Ｌ２／２未満であればよい。

【0108】

また、第１の抵抗体６０３および第２の抵抗体６０４のそれぞれは、平面視において、ソースフィールドプレート電極５０１上における活性領域７０１のＹ軸方向の中心と重なるように配置されてもよい。第１の抵抗体６０３および第２の抵抗体６０４のそれぞれは、平面視において、一点鎖線Ｃｙと重なるように（例えば、一点鎖線Ｃｙを跨ぐように）、ソースフィールドプレート電極５０１上に配置されてもよい。なお、実施の形態１に係る抵抗体６０１においても、同様のことが言える。抵抗体６０１は、一点鎖線Ｃｙと重なるように（例えば、一点鎖線Ｃｙを跨ぐように）、ソースフィールドプレート電極５０１上に配置されてもよい。

【0109】

なお、一点鎖線Ｃｘは、Ｘ軸方向の中心を示しており、活性領域７０１のＸ軸方向の端部からの距離がＬ１／２となる（活性領域７０１のＸ軸方向両端からの距離が等しい）直線である。

【0110】

なお、第１の抵抗体６０３および第２の抵抗体６０４は、共通の第２端子パッドである、第１の抵抗端子８０５および第２の抵抗端子８０６に接続される。

【0111】

以上のように、本変形例に係る高周波増幅用半導体装置１００Ｃ１が備える抵抗体（例えば、第１の抵抗体６０３および第２の抵抗体６０４）は、複数設けられる。

【0112】

これにより、１つの抵抗体が断線していても他の抵抗体により温度変化を抵抗値変化として検出することが可能となるので、高周波増幅用半導体装置１００Ｃ１の信頼性が向上する。

【0113】

また、例えば、高周波増幅用半導体装置１００Ｃ１は、平面視において、第１方向（例えば、Ｙ軸方向）と直交する第２方向（例えば、Ｘ軸方向）の長さをＬ１とすると、第２方向において、抵抗体は、活性領域７０１の中心からＬ１／８以内の範囲に配置されている。

【0114】

これにより、抵抗体は、デバイスが等間隔に配置された際に最も発熱が集中しやすい活性領域７０１の中心付近（発熱大部）の温度変化を抵抗値変化として検出することが可能となる。

【0115】

また、例えば、平面視において、活性領域７０１の第１方向の長さ（つまり、活性領域７０１における第１方向の長さ）をＬ２とすると、抵抗体は、第１方向の長さがＬ２／２未満である。また、例えば、平面視での第１方向において、抵抗体は、活性領域７０１の中心からＬ２／４以内の範囲に配置されている。

【0116】

これにより、抵抗体は、デバイスが等間隔に配置された際に最も発熱が集中しやすいゲート電極４０１のＹ軸方向における中心付近の温度変化を抵抗値変化として検出することが可能となる。

【0117】

（実施の形態１の変形例４）
本変形例では、複数設けられる抵抗体の他の配置例について、図６Ａ～図６Ｃを参照しながら説明する。図６Ａ～図６Ｃは、実施の形態１の変形例４に係る高周波増幅用半導体装置の構成の各例を示す平面図である。なお、高周波増幅用半導体装置１００Ｃ２の構成を図６Ａで示し、高周波増幅用半導体装置１００Ｃ３の構成を図６Ｂで示し、高周波増幅用半導体装置１００Ｃ４の構成を図６Ｃで示す。

【0118】

図６Ａ、図６Ｂおよび図６Ｃに示すように、第１の抵抗体６０３および第２の抵抗体６０４は、互いに異なる端子パッドに接続される。具体的には、第１の抵抗体６０３の両端は、第１の抵抗端子８０５および第２の抵抗端子８０６に接続され、第２の抵抗体６０４の両端は、第３の抵抗端子８０７および第４の抵抗端子８０８に接続される。これにより、活性領域７０１内の任意の２か所の温度変化をそれぞれの抵抗値変化で検出することができる。第３の抵抗端子８０７および第４の抵抗端子８０８は、第２端子パッドの一例である。

【0119】

図６Ａ～図６Ｃに示すように、第１の抵抗体６０３は、活性領域７０１のＸ軸方向の中心（一点鎖線Ｃｘ）から、Ｘ軸方向に長さＬ１／８以内であり、かつ、活性領域７０１のＹ軸方向の中心（一点鎖線Ｃｙ）から、Ｙ軸方向に長さＬ２／４以内の範囲に配置される。これにより、高周波増幅用半導体装置１００Ｃ２～１００Ｃ４は、活性領域７０１中心付近の発熱集中部の温度変化を選択的に抵抗値変化として検出することができる。

【0120】

また、図６Ａに示すように、第２の抵抗体６０４は、第１の抵抗体６０３より活性領域７０１のＸ軸方向の中心からＸ軸方向側に遠い位置に配置されてもよい。第２の抵抗体６０４は、活性領域７０１のＸ軸方向の中心から、Ｘ軸方向に長さＬ１／８よりも外側の活性領域７０１内の範囲であり、かつ、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４以内の範囲に配置されてもよい。これにより、高周波増幅用半導体装置１００Ｃ２～１００Ｃ４は、デバイスが等間隔に配置された際には、活性領域７０１の端部付近における発熱が最も集中しやすい活性領域７０１の箇所の温度変化を、選択的に抵抗値変化として検出することができる。

【0121】

図６Ｂに示すように、第２の抵抗体６０４は、活性領域７０１のＸ軸方向の中心から、Ｘ軸方向に長さＬ１／８以内であり、かつ、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４よりも外側の活性領域７０１内の範囲に配置されてもよい。これにより、高周波増幅用半導体装置１００Ｃ２～１００Ｃ４は、デバイスが等間隔に配置された際には、活性領域７０１の中心付近における発熱が最も集中しない活性領域７０１の箇所の温度変化を、選択的に抵抗値変化として検出することができる。

【0122】

図６Ｃに示すように、第２の抵抗体６０４は、活性領域７０１のＸ軸方向の中心から、Ｘ軸方向に長さＬ１／８よりも外側の活性領域７０１内の範囲であり、かつ、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４よりも外側の活性領域７０１内の範囲に配置されてもよい。これにより、高周波増幅用半導体装置１００Ｃ２～Ｃ４は、デバイスが等間隔に配置された際には、活性領域７０１の全体において発熱が最も集中しない活性領域７０１の箇所の温度変化を、選択的に抵抗値変化として検出することができる。

【0123】

以上のように、本変形例に係る高周波増幅用半導体装置１００Ｃ２が備える抵抗体は、第１の抵抗体６０３と第２の抵抗体６０４とを含み、平面視での第２方向において、第１の抵抗体６０３は、活性領域７０１の中心からＬ１／８以内の範囲に配置され、かつ、第２の抵抗体６０４は、活性領域７０１の中心からＬ１／８より外側の範囲に配置されている。

【0124】

これにより、活性領域７０１のうち、第２方向における発熱が大きい箇所および発熱が小さい箇所それぞれの温度変化を抵抗値変化として検出することが可能である。よって、活性領域７０１における温度差を検出することが可能である。

【0125】

また、例えば、抵抗体は、第１の抵抗体６０３と第２の抵抗体６０４とを含み、平面視での第１方向において、第１の抵抗体６０３は、活性領域７０１の中心からＬ２／４以内の範囲に配置され、かつ、第２の抵抗体６０４は、活性領域７０１の中心からＬ２／４より外側の範囲に配置されている。

【0126】

これにより、活性領域７０１のうち、第１方向における発熱が大きい箇所および発熱が小さい箇所それぞれの温度変化を抵抗値変化として検出することが可能である。よって、活性領域７０１における温度差を検知することが可能である。

【0127】

（実施の形態１の変形例５）
本変形例では、抵抗体の長さが実施の形態１等と異なる例について、図７Ａ～図７Ｃを参照しながら説明する。図７Ａ～図７Ｃは、実施の形態１の変形例５に係る高周波増幅用半導体装置の構成の各例を示す平面図である。図７Ａに示す高周波増幅用半導体装置１００Ｄ１は、図１に示す高周波増幅用半導体装置１００の抵抗体６０１の長さを長くした構成を有し、図７Ｂに示す高周波増幅用半導体装置１００Ｄ２は、図５に示す高周波増幅用半導体装置１００Ｃ１の第１の抵抗体６０３および第２の抵抗体６０４の長さを長くした構成を有し、図７Ｃに示す高周波増幅用半導体装置１００Ｄ３は、図６Ａに示す高周波増幅用半導体装置１００Ｃ２の第１の抵抗体６０３および第２の抵抗体６０４の長さを長くした構成を有する。

【0128】

図７Ａに示すように、抵抗体６０１は、活性領域７０１に、Ｙ軸方向に長さＬ２／２以上の長さをもって配置されてもよい。また、図７Ｂおよび図７Ｃに示すように、第１の抵抗体６０３および第２の抵抗体６０４は、活性領域７０１に、Ｙ軸方向に長さＬ２／２以上の長さをもって配置されてもよい。これらにより、発熱量全体の平均的な温度変化を、抵抗値変化として検出することができる。なお、抵抗体６０１、第１の抵抗体６０３および第２の抵抗体６０４は、活性領域７０１のＹ軸方向に長さＬ２以下であってもよい。

【0129】

以上のように、本変形例に係る高周波増幅用半導体装置１００Ｄ１～１００Ｄ３が備える抵抗体は、平面視において、活性領域７０１の第１方向の長さ（つまり、活性領域７０１における第１方向の長さ）をＬ２とすると、第１方向の長さがＬ２／２以上である。

【0130】

これにより、抵抗体の第１方向の長さがＬ２／２以上と長いので、ゲート電極４０１全体の平均的な温度変化を抵抗値変化として検出することが可能となる。

【0131】

（実施の形態１の変形例６）
本変形例では、第２配線層９０１を備えない構成について、図８Ａ～図８Ｃを参照しながら説明する。図８Ａ～図８Ｃは、実施の形態１の変形例６に係る高周波増幅用半導体装置の構成の各例を示す平面図である。なお、高周波増幅用半導体装置１００Ｅ１の構成を図８Ａで示し、高周波増幅用半導体装置１００Ｅ２の構成を図８Ｂで示し、高周波増幅用半導体装置１００Ｅ３の構成を図８Ｃで示す。

【0132】

図８Ａおよび図８Ｂに示すように、抵抗体６０１は、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／２よりも外側の範囲、つまり活性領域７０１の外側まで配置される。抵抗体６０１は、活性領域７０１および非活性領域７０４を跨いで設けられる。抵抗体６０１は、例えば、活性領域７０１のＹマイナス側の非活性領域７０４から活性領域７０１のＹプラス側の非活性領域７０４にわたって設けられる。

【0133】

また、抵抗体６０１は、第１の抵抗端子８０５および第２の抵抗端子８０６まで延在しており、第２配線層９０１を介さずに第１の抵抗端子８０５および第２の抵抗端子８０６と直接接続されている。抵抗体６０１の両端から、第１配線層８０１につながる、抵抗体接続用開口部８０１ｅを、第１の抵抗端子８０５および第２の抵抗端子８０６が覆うことで、第２配線層９０１がなくても、本開示を実施することが可能となる。抵抗体接続用開口部８０１ｅは、抵抗体６０１と第１の抵抗端子８０５および第２の抵抗端子８０６とを直接接続するための開口部である。抵抗体接続用開口部８０１ｅは、第３絶縁層２０３および第４絶縁層２０４を貫通する開口である。

【0134】

このような抵抗体６０１は、Ｙ軸方向に延在する温度検知用として機能する第１部分と、当該第１部分の両端からＸ軸方向に延在する配線として機能する第２部分とを有する。第２部分は、平面視において、非活性領域７０４に形成される。図８Ａおよび図８Ｂの例では、抵抗体６０１は、平面視において、Ｕ字を反時計周りに９０度回転させて角を設けた形状（３つの直線で形成される形状）を有する。

【0135】

また、図８Ｃに示すように、第１の抵抗体６０３および第２の抵抗体６０４は、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４よりも外側の範囲、例えば、活性領域７０１の外側まで配置される。第１の抵抗体６０３および第２の抵抗体６０４は、活性領域７０１および非活性領域７０４を跨いで設けられる。第１の抵抗体６０３および第２の抵抗体６０４は、例えば、活性領域７０１のＹマイナス側の非活性領域７０４から活性領域７０１のＹプラス側の非活性領域７０４にわたって設けられる。

【0136】

第１の抵抗体６０３および第２の抵抗体６０４は、Ｙ軸方向に延在する温度検知用として機能する第１部分と、当該第１部分の両端からＸ軸方向に延在する配線として機能する第２部分とを有する。第２部分は、平面視において、非活性領域７０４に形成される。

【0137】

以上のように、本変形例に係る高周波増幅用半導体装置１００Ｅ１～１００Ｅ３が備える抵抗体６０１は、第１方向（例えば、Ｙ軸方向）の長さがＬ２以上であり、非活性領域７０４まで配置されている。

【0138】

これにより、抵抗体６０１と配線層（例えば、第２配線層９０１）とを接続する場合、構造が複雑である接続部が活性領域７０１上に形成されないので、配線の乗り換え、つまり抵抗体６０１と配線層との接続を容易に行うことができる。また、さらに第２配線層９０１を設けなくても、抵抗体６０１と第１の抵抗端子８０５および第２の抵抗端子８０６とを電気的に接続することができる。よって、高周波増幅用半導体装置１００Ｅ１～１００Ｅ３の構成を簡素化することができる。

【0139】

（実施の形態２）
［２－１．高周波増幅用半導体装置の構成］
次に、実施の形態２に係る高周波増幅用半導体装置について、図９を参照しながら説明する。図９は、実施の形態２に係る高周波増幅用半導体装置２００の構成を示す平面図である。なお、本実施の形態では、実施の形態１と共通または類似の構成要素については、実施の形態１と同一の符号を付し詳細な説明を省略する。

【0140】

図９に示すように、高周波増幅用半導体装置２００の抵抗体６０１は、Ｘ軸方向に平行に延在している。抵抗体６０１は、複数のゲート電極４０１が並ぶ方向であるＸ軸方向に長尺な矩形状を有する。そのため、抵抗体６０１は、複数のゲート電極４０１に跨って設けられているので、複数のゲート電極４０１の温度変化を抵抗値変化として検出することができる。本実施の形態では、平面視において、ゲート電極４０１の長辺方向と、抵抗体６０１の長辺方向とは交差しており、図９の例では、直交している。なお、平面視において、抵抗体６０１と重なる部分には、ソース・ドレイン電極接続用開口部８０１ａは設けられない。

【0141】

抵抗体６０１は、例えば、平面視において、活性領域７０１のＸ軸方向の中心（一点鎖線Ｃｘ）から、Ｘ軸方向に長さＬ１／４以内であり、かつ、活性領域７０１のＹ軸方向の中心（一点鎖線Ｃｙ）から、Ｙ軸方向に長さＬ２／４以内の範囲に配置される。

【0142】

これにより、複数のゲート電極４０１に跨って、発熱集中部の温度変化を抵抗値変化として検出することができる。なお、抵抗体６０１のＸ軸方向の長さはＬ１／４以内であることに限定されず、少なくとも２つのゲート電極４０１を跨がるように設けられていればよい。

【0143】

以上のように、本実施の形態に係る高周波増幅用半導体装置２００が備える抵抗体６０１の長辺方向は、平面視において、ゲート電極４０１の延在方向である第１方向（例えば、Ｙ軸方向）と直交する第２方向（例えば、Ｘ軸方向）である。

【0144】

これにより、抵抗体６０１は、複数のゲート電極４０１に跨って設けられているので、複数のゲート電極４０１の温度変化を抵抗値変化として検出することが可能となる。

【0145】

また、例えば、平面視において、第１方向の活性領域７０１の長さ（つまり、活性領域７０１における第１方向の長さ）をＬ２とすると、平面視での第１方向において、抵抗体６０１は、活性領域７０１の中心からＬ２／４以内の範囲に配置されている。

【0146】

これにより、発熱が集中しやすい活性領域７０１の中心付近（発熱大部）の複数のゲート電極４０１の温度変化を抵抗値変化として検出することが可能となる。

【0147】

（実施の形態２の変形例）
本変形例では、Ｘ軸方向に平行に配置された抵抗体を複数備える高周波増幅用半導体装置について、図１０Ａおよび図１０Ｂを参照しながら説明する。図１０Ａおよび図１０Ｂは、実施の形態２の変形例に係る高周波増幅用半導体装置の構成の各例を示す平面図である。なお、高周波増幅用半導体装置２００Ａの構成を図１０Ａで示し、高周波増幅用半導体装置２００Ｂの構成を図１０Ｂで示す。なお、本変形例では、第１の抵抗体６０３および第２の抵抗体６０４のそれぞれは、２以上のゲート電極４０１を跨ぐように設けられる。

【0148】

図１０Ａおよび図１０Ｂに示すように、Ｘ軸方向に平行に延在する抵抗体が複数存在していてもよい。第１の抵抗体６０３の両端は、第１の抵抗端子８０５および第２の抵抗端子８０６に接続され、第２の抵抗体６０４の両端は、第３の抵抗端子８０７および第４の抵抗端子８０８に接続される。これにより、活性領域７０１内の２か所の温度変化をそれぞれの抵抗値変化で検出することができる。

【0149】

第１の抵抗体６０３は、活性領域７０１のＸ軸方向の中心（一点鎖線Ｃｘ）から、Ｘ軸方向に長さＬ１／４以内であり、かつ、活性領域７０１のＹ軸方向の中心（一点鎖線Ｃｙ）から、Ｙ軸方向に長さＬ２／４以内の範囲に配置される。これにより、複数のゲート電極４０１に跨って、発熱集中部の温度変化を抵抗値変化として検出することができる。

【0150】

図１０Ａに示すように、第２の抵抗体６０４は、活性領域７０１のＸ軸方向の中心から、Ｘ軸方向に長さＬ１／４よりも外側であり、かつ、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４より外側に配置されてもよい。これにより、複数のゲート電極４０１に跨って、活性領域７０１の全体において発熱が最も集中しない箇所の温度変化を抵抗値変化として検出することができる。

【0151】

なお、この場合、第１の抵抗体６０３および第２の抵抗体６０４は、互いに異なるゲート電極４０１を跨ぐように設けられるが、少なくとも１本のゲート電極４０１をそれぞれが跨ぐように設けられていてもよい。また、第１の抵抗体６０３のＸ軸方向の長さと、第２の抵抗体６０４のＸ軸方向の長さとは、異なっているが同じであってもよい。例えば、Ｙ軸方向の中心に近い位置に設けられる第１の抵抗体６０３のＸ軸方向の長さは、Ｙ軸方向の中心から遠い位置に設けられる第２の抵抗体６０４のＸ軸方向の長さより長くてもよい。

【0152】

図１０Ｂに示すように、第２の抵抗体６０４は、第１の抵抗体６０３より活性領域７０１のＹ軸方向の中心からＹ軸方向側に遠い位置に配置されてもよい。第２の抵抗体６０４は、活性領域７０１のＸ軸方向の中心から、Ｘ軸方向に長さＬ１／４以内であり、かつ、活性領域７０１のＹ軸方向の中心から、Ｙ軸方向に長さＬ２／４より外側の範囲に配置されてもよい。これにより、複数のゲート電極に跨って、活性領域７０１の中心付近において発熱が最も集中しない箇所の温度変化を抵抗値変化として検出することができる。

【0153】

なお、この場合、第１の抵抗体６０３および第２の抵抗体６０４は、互いに共通の複数のゲート電極４０１を跨ぐように設けられるが、少なくとも１本が異なるゲート電極４０１をそれぞれが跨ぐように設けられてもよい。

【0154】

以上のように、本変形例に係る高周波増幅用半導体装置２００Ａおよび２００Ｂが備える抵抗体は、第１の抵抗体６０３と第２の抵抗体６０４とを含み、平面視での第１方向において、第１の抵抗体６０３は、活性領域７０１の中心からＬ２／４以内の範囲に配置され、かつ、第２の抵抗体６０４は、活性領域７０１の中心からＬ２／４より外側の範囲に配置されている。

【0155】

これにより、複数のゲート電極４０１に跨って、活性領域７０１内の発熱が集中する箇所および発熱が集中しない箇所それぞれの温度変化を抵抗値変化として検出することが可能となる。

【0156】

（製造方法）
次に、上記のように構成される高周波増幅用半導体装置の製造方法について、図１１～図２１Ｂを参照しながら説明する。以下では一例として、実施の形態１に係る高周波増幅用半導体装置１００の製造方法を説明する。図１１～図２１Ｂは、実施の形態１に係る高周波増幅用半導体装置１００の製造方法を説明するための各断面図であり、製造途上における高周波増幅用半導体装置１００の構成を示す断面図である。また、図１８Ａ、図１９Ａ、図２０Ａおよび図２１Ａは、図１のＩＩａ－ＩＩａ線に対応する断面図であり、図１８Ｂ、図１９Ｂ、図２０Ｂおよび図２１Ｂは、図１のＩＩｂ－ＩＩｂ線に対応する断面図である。なお、実施の形態１の各変形例、実施の形態２および実施の形態２の変形例に係る高周波増幅用半導体装置についても製造方法は実施の形態１と同じであるため、説明は省略する。

【0157】

図１１に示すように、Ｓｉからなる基板１０１上に、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、厚さが２μｍでＡｌＮおよびＡｌＧａＮの積層構造からなるバッファ層１０２と、厚さが２００ｎｍでｉ型のＧａＮからなる第１窒化物半導体層１０３と、厚さが２０ｎｍでＡｌ組成比２５％のｉ型のＡｌＧａＮからなる第２窒化物半導体層１０４とを、＋ｃ面方向（＜０００１＞方向）に順次エピタキシャル成長させる。第１窒化物半導体層１０３と第２窒化物半導体層１０４とのヘテロ界面の第１窒化物半導体層１０３側には、二次元電子ガス層１０５が形成される。

【0158】

次に、図１２に示すように、第２窒化物半導体層１０４上に、ソース電極３０１領域とドレイン電極３０２領域とを開口したフォトレジスト３００の開口部に、Ｔｉを２０ｎｍとＡｌを２００ｎｍとを蒸着法より順次積層することで、ソース電極３０１と、ドレイン電極３０２とが形成される。次に、フォトレジスト３００を有機溶剤により除去したのち、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒａｍａｌ Ａｎｎｅａｌ）法にて熱処理による合金化処理を行うことで、ソース電極３０１とドレイン電極３０２とが二次元電子ガス層１０５とオーミック接続される。

【0159】

次に、図１３に示すように、第２窒化物半導体層１０４上に、ゲート電極４０１領域を開口したフォトレジスト４００の開口部に、Ｎｉを５０ｎｍとＡｕを５００ｎｍとを蒸着法より順次積層することで、ゲート電極４０１が形成される。

【0160】

次に、フォトレジスト４００を有機溶剤により除去した後に、図１４に示すように、第２窒化物半導体層１０４、ソース電極３０１、ドレイン電極３０２およびゲート電極４０１の上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、第１絶縁層２０１としてＳｉＮを１５０ｎｍ形成する。

【0161】

次に、図１５に示すように、第１絶縁層２０１上にソースフィールドプレート電極５０１領域を開口したフォトレジスト５００の開口部に、Ｎｉを１５０ｎｍとＡｕを４００ｎｍとを蒸着法より順次積層することで、ソースフィールドプレート電極５０１が形成される。

【0162】

次に、フォトレジスト５００を有機溶剤により除去した後に、図１６に示すように、第１絶縁層２０１およびソースフィールドプレート電極５０１の上に、プラズマＣＶＤ法により、第２絶縁層２０２としてＳｉＮを１００ｎｍ形成する。

【0163】

次に、図１７に示すように、第２絶縁層２０２上に、抵抗体６０１領域を開口したフォトレジスト６００の開口部に、Ａｌを蒸着法より２００ｎｍ堆積することで、抵抗体６０１が形成される。

【0164】

次に、フォトレジスト６００を有機溶剤により除去した後に、図１８Ａおよび図１８Ｂに示すように、第２絶縁層２０２および抵抗体６０１の上に、プラズマＣＶＤ法により第３絶縁層２０３としてＳｉＮを２００ｎｍ形成し、抵抗体接続用開口部９０１ａを開口したフォトレジスト９００ａをその上に形成し、その後にドライエッチにてフォトレジスト９００ａの開口部の第３絶縁層２０３を除去する。なお、図１８Ａに示すように、第２配線層９０１が形成されない部分においては、第３絶縁層２０３は除去されない。

【0165】

次に、アッシングによりフォトレジスト９００ａを除去した後に、図１９Ａおよび図１９Ｂに示すように、第３絶縁層２０３および抵抗体接続用開口部９０１ａの上に、第２配線層９０１領域を開口したフォトレジスト９００を形成し、フォトレジスト９００の開口部にＴｉを５０ｎｍとＡｕを５０ｎｍとを蒸着法により順次堆積した後に、Ａｕをメッキにて２．０μｍ形成し、フォトレジスト９００を有機溶剤により除去することで、第２配線層９０１が形成される。

【0166】

次に、図２０Ａおよび図２０Ｂに示すように、第３絶縁層２０３および第２配線層９０１の上に、プラズマＣＶＤ法により第４絶縁層２０４としてＳｉＮを２００ｎｍ形成し、ソース・ドレイン電極接続用開口部８０１ａ領域を開口したフォトレジスト８００ａを形成し、その後にドライエッチにてフォトレジスト８００ａの開口部の第４絶縁層２０４、第３絶縁層２０３、第２絶縁層と２０２および第１絶縁層２０１を開口する。

【0167】

次に、アッシングによりフォトレジスト８００ａを除去した後に、図２１Ａおよび図２１Ｂに示すように、第４絶縁層２０４およびソース・ドレイン電極接続用開口部８０１ａの上に、第１配線層８０１領域を開口したフォトレジスト８００を形成し、フォトレジスト８００の開口部にＴｉを５０ｎｍとＡｕを５０ｎｍとを蒸着法により順次堆積した後に、Ａｕをメッキにて３．０μｍ形成し、第１配線層８０１が形成される。また、フォトレジスト８００には第１の抵抗端子８０５および第２の抵抗端子８０６に対応する位置にも開口部が形成されており、図２１Ａおよび図２１Ｂに示す第１配線層８０１に加えて第１の抵抗端子８０５および第２の抵抗端子８０６が形成される。

【0168】

次に、フォトレジスト８００を有機溶剤により除去することで、図１、図２Ａおよび図２Ｂに示される、実施の形態１に係る高周波増幅用半導体装置１００が形成される。

【0169】

以上、本開示の１つまたは複数の態様に係る高周波増幅用半導体装置について、実施の形態等に基づいて説明したが、本開示は、この各実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。

【0170】

例えば、上記実施の形態等に係る高周波増幅用半導体装置は、ＡＢ級動作またはＢ級動作をするキャリアアンプとして用いられてもよいし、Ｃ級動作をするピークアンプとして用いられてもよい。例えば、高周波増幅用半導体装置は、キャリアアンプとピークアンプとを組み合わせて構成されるドハティ増幅器に用いられてもよい。

【0171】

また、上記実施の形態等における第１端子パッドおよび第２端子パッドは、高周波増幅用半導体装置の最上部に設けられ、最上位配線層（例えば、第１配線層８０１や第２配線層９０１）を覆う絶縁層（図示しない）に開口部が形成され、最上位配線層が露出している部分を指す。当該開口部は、平面視において、第１端子パッドおよび第２端子パッドを含む最上位配線層の形状より小さい開口サイズである。

【0172】

また、上記実施の形態等では、高周波増幅用半導体装置は、第１端子パッドおよび第２端子パッドの面を上向き（実装基板とは反対向き）にして実装基板等に実装する、いわゆるフェースアップ（ｆａｃｅ ｕｐ）実装により実装される例について説明したが、第１端子パッドおよび第２端子パッドの面を下向き（実装基板向き）にして実装基板等に実装する、いわゆるフェースダウン（ｆａｃｅ ｄｏｗｎ）実装により実装されてもよい。

【0173】

例えば、フェースアップ実装の場合は、ソース電位の第１配線層８０１にソースパッド（図示しない）が第１端子パッドとして形成され、当該ソースパッドと実装基板上のＧＮＤパターンとがワイヤなどで接続されてソース電圧が供給されてもよいし、裏面金属が実装基板のＧＮＤパターンと接続されてソース電圧が供給されてもよい。

【0174】

例えば、フェースダウン実装の場合は、ソース電位の第１配線層８０１にソースパッドが第１端子パッドとして形成され、当該ソースパッドと実装基板上のＧＮＤパターンとが半田バンプなどで接続されてソース電圧が供給されてもよい。

【産業上の利用可能性】

【0175】

本開示に係る高周波増幅用半導体装置は、動作中の温度変化の検出応答性に優れるため、温度検出技術と組み合わせた通信用増幅器等に有用である。

【符号の説明】

【0176】

１００、１００Ａ１、１００Ａ２、１００Ｂ１～１００Ｂ９、１００Ｃ１～１００Ｃ４、１００Ｄ１～１００Ｄ３、１００Ｅ１～１００Ｅ３、２００、２００Ａ、２００Ｂ 高周波増幅用半導体装置（電力増幅用半導体装置）
１０１ 基板
１０２ バッファ層
１０３ 第１窒化物半導体層
１０４ 第２窒化物半導体層
１０５ 二次元電子ガス層
２０１ 第１絶縁層
２０２ 第２絶縁層
２０２ａ 掘り込み
２０３ 第３絶縁層
２０４ 第４絶縁層
３００、４００、５００、６００、８００、８００ａ、９００、９００ａ フォトレジスト
３０１ ソース電極
３０２ ドレイン電極
４０１ ゲート電極
５０１ ソースフィールドプレート電極（フィールドプレート）
６０１ 抵抗体
６０１ａ 抵抗体－ソースフィールドプレート電極接続用開口部
６０２ａ 仮想線（仮想直線）
６０２ｂ、６０２ｄ、６０２ｅ 仮想線
６０３ 第１の抵抗体（第１抵抗体）
６０４ 第２の抵抗体（第２抵抗体）
７０１ 活性領域
７０４ 非活性領域
８０１ 第１配線層
８０１ａ ソース・ドレイン電極接続用開口部
８０１ｂ ソースフィールドプレート電極接続用開口部
８０１ｃ ゲート電極接続用開口部
８０１ｄ 第２配線層接続用開口部
８０１ｅ、９０１ａ 抵抗体接続用開口部
８０２ ソースビアホール
８０３ ドレイン端子（第１端子パッド）
８０４ ゲート端子（第１端子パッド）
８０５ 第１の抵抗端子（第２端子パッド）
８０６ 第２の抵抗端子（第２端子パッド）
８０７ 第３の抵抗端子（第２端子パッド）
８０８ 第４の抵抗端子（第２端子パッド）
９０１ 第２配線層
Ｃｘ、Ｃｙ 一点鎖線
Ｌ１、Ｌ２ 長さ
Ｐ１、Ｐ２ 点
Ｐ３ 交点
Ｒ 破線領域

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図4H】

【図4I】

【図4J】

【図5】

【図6A】

【図6B】

【図6C】

【図7A】

【図7B】

【図7C】

【図8A】

【図8B】

【図8C】

【図9】

【図10A】

【図10B】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18A】

【図18B】

【図19A】

【図19B】

【図20A】

【図20B】

【図21A】

【図21B】