ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-23
(45)【発行日】2024-10-31
(54)【発明の名称】検出装置
(51)【国際特許分類】
H04N 25/70 20230101AFI20241024BHJP
H01L 27/146 20060101ALI20241024BHJP
【ＦＩ】
H04N25/70
H01L27/146 C
【請求項の数】
23
(21)【出願番号】P 2021010588
(22)【出願日】2021-01-26
(65)【公開番号】P2022114328
(43)【公開日】2022-08-05
【審査請求日】2023-07-12
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】小出 元
(72)【発明者】
【氏名】斉藤 恵一
(72)【発明者】
【氏名】中村 卓
【審査官】越河 勉
(56)【参考文献】
【文献】特開２０１９－１６５１３０（ＪＰ，Ａ）
【文献】特開２０１２－１９４１９８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７０
Ｈ０１Ｌ ２７／１４６
(57)【特許請求の範囲】
【請求項1】
マトリクス状に配列された複数の光センサと、
行方向に並ぶ前記光センサにゲート駆動信号を供給する第１ゲート線駆動回路と、
前記光センサを順バイアスすることによって前記光センサの特性を初期状態に戻すリフレッシュ動作を行うリフレッシュ期間において、行方向に並ぶ前記光センサに順バイアス電位を供給するためのリフレッシュ信号を供給する第２ゲート線駆動回路と、
列方向に並ぶ前記光センサを逆バイアスするための基準電位を供給するリセット回路と、
列方向に並ぶ前記光センサからの信号が供給される検出回路と、
を備え、
前記光センサを逆バイアスすることによって前記光センサから出力される信号を検出し、
所定期間ごとに、前記リフレッシュ動作を行う、
検出装置。
【請求項2】
前記第２ゲート線駆動回路は、行読み出し期間ごとに、前記リフレッシュ信号を供給する、請求項１に記載の検出装置。
【請求項3】
前記第２ゲート線駆動回路は、所定の行読み出し期間ごとに、前記リフレッシュ信号を供給する、請求項１又は２に記載の検出装置。
【請求項4】
前記第２ゲート線駆動回路は、所定フレームごとに一括して、前記リフレッシュ信号を供給する、請求項１から３の何れか一項に記載の検出装置。
【請求項5】
前記第２ゲート線駆動回路は、前記検出回路のオンシーケンスにおいて、前記リフレッシュ信号を供給する、請求項１から４の何れか一項に記載の検出装置。
【請求項6】
前記第２ゲート線駆動回路は、前記検出回路のオフシーケンスにおいて、前記リフレッシュ信号を供給する、請求項１から５の何れか一項に記載の検出装置。
【請求項7】
マトリクス状に配列された複数の光センサと、
行方向に並ぶ前記光センサにゲート駆動信号を供給する第１ゲート線駆動回路と、
行方向に並ぶ前記光センサに順バイアス電位を供給するためのリフレッシュ信号を供給する第２ゲート線駆動回路と、
列方向に並ぶ前記光センサからの信号が供給される検出回路と、
を備え、
前記光センサを逆バイアスすることによって前記光センサから出力される信号を検出し、
所定期間ごとに、前記光センサを順バイアスすることによって前記光センサの特性を初期状態に戻すリフレッシュ動作を行い、
前記検出回路は、
前記リフレッシュ動作を行うリフレッシュ期間において、複数の前記光センサを逆バイアスするための基準電位を供給する、
検出装置。
【請求項8】
前記第２ゲート線駆動回路は、行読み出し期間ごとに、前記リフレッシュ信号を供給する、請求項７に記載の検出装置。
【請求項9】
前記第２ゲート線駆動回路は、所定の行読み出し期間ごとに、前記リフレッシュ信号を供給する、請求項７又は８に記載の検出装置。
【請求項10】
前記第２ゲート線駆動回路は、所定フレームごとに一括して、前記リフレッシュ信号を供給する、請求項７から９の何れか一項に記載の検出装置。
【請求項11】
前記第２ゲート線駆動回路は、前記検出回路のオンシーケンスにおいて、前記リフレッシュ信号を供給する、請求項７から１０の何れか一項に記載の検出装置。
【請求項12】
前記第２ゲート線駆動回路は、前記検出回路のオフシーケンスにおいて、前記リフレッシュ信号を供給する、請求項７から１１の何れか一項に記載の検出装置。
【請求項13】
マトリクス状に配列された複数の光センサと、
行方向に並ぶ前記光センサにゲート駆動信号を供給するゲート線駆動回路と、
列方向に並ぶ前記光センサを逆バイアスするための基準電位を供給する第１リセット回路と、
前記光センサを順バイアスすることによって前記光センサの特性を初期状態に戻すリフレッシュ動作を行うリフレッシュ期間において、行方向に並ぶ前記光センサを順バイアスするためのリフレッシュ電位を供給する第２リセット回路と、
列方向に並ぶ前記光センサからの信号が供給される検出回路と、
を備え、
前記光センサを逆バイアスすることによって前記光センサから出力される信号を検出し、
所定期間ごとに、前記リフレッシュ動作を行う、
検出装置。
【請求項14】
前記第２リセット回路は、行読み出し期間ごとに、前記リフレッシュ電位を供給する、請求項１３に記載の検出装置。
【請求項15】
前記第２リセット回路は、所定の行読み出し期間ごとに、前記リフレッシュ電位を供給する、請求項１３又は１４に記載の検出装置。
【請求項16】
前記第２リセット回路は、所定フレームごとに一括して、前記リフレッシュ電位を供給する、請求項１３から１５の何れか一項に記載の検出装置。
【請求項17】
前記第２リセット回路は、前記検出回路のオンシーケンスにおいて、前記リフレッシュ電位を供給する、請求項１３から１６の何れか一項に記載の検出装置。
【請求項18】
前記第２リセット回路は、前記検出回路のオフシーケンスにおいて、前記リフレッシュ電位を供給する、請求項１３から１７の何れか一項に記載の検出装置。
【請求項19】
マトリクス状に配列された複数の光センサと、
行方向に並ぶ前記光センサにゲート駆動信号を供給するゲート線駆動回路と、
列方向に並ぶ前記光センサを逆バイアスするための基準電位を供給するリセット回路と、
前記光センサを順バイアスすることによって前記光センサの特性を初期状態に戻すリフレッシュ動作を行うリフレッシュ期間において、複数の前記光センサを順バイアスするためのリフレッシュ電位を供給する電源回路と、
列方向に並ぶ前記光センサからの信号が供給される検出回路と、
を備え、
前記光センサを逆バイアスすることによって前記光センサから出力される信号を検出し、
所定期間ごとに、前記リフレッシュ動作を行う、
検出装置。
【請求項20】
前記電源回路は、所定フレームごとに一括して、前記リフレッシュ電位を供給する、請求項１９に記載の検出装置。
【請求項21】
前記電源回路は、前記検出回路のオンシーケンスにおいて、前記リフレッシュ電位を供給する、請求項１９又は２０に記載の検出装置。
【請求項22】
前記電源回路は、前記検出回路のオフシーケンスにおいて、前記リフレッシュ電位を供給する、請求項１９から２１の何れか一項に記載の検出装置。
【請求項23】
前記リフレッシュ動作を行う際に光源を消灯する、請求項１から２２の何れか一項に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、検出装置に関する。
【背景技術】
【0002】
近年、個人認証等に用いられる生体センサとして、光学式の生体センサが知られている。生体センサとして、指紋センサ（例えば、特許文献１参照）や静脈センサが知られている。特許文献１に記載されている指紋センサは、フォトダイオード等の光電変換素子が半
導体基板上に複数配列されている。光電変換素子は、照射される光量に応じて出力される信号が変化する。
導体基板上に複数配列されている。光電変換素子は、照射される光量に応じて出力される信号が変化する。
【先行技術文献】
【特許文献】
【0003】
【文献】米国特許出願公開第２０１８／００１２０６９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
検出用の光電変換素子として、例えば有機受光素子（ＯＰＤ：Organic Photo Diode）等の有機光検出器（Organic Photo Detector）が知られている。ＯＰＤを用いた検出装置では、有機半導体層にバラツキが生じた場合、ＯＰＤの特性にバラツキが生じて検出精度が低下する可能性がある。
【0005】
本発明は、検出精度を向上させることができる検出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様に係る検出装置は、マトリクス状に配列された複数の光センサを備え、前記光センサを逆バイアスすることによって前記光センサから出力される信号を検出し、所定期間ごとに、前記光センサを順バイアスすることによって前記光センサの特性を初期状態に戻すリフレッシュ動作を行う。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0009】
（第１実施形態）
図１は、第１実施形態に係る検出装置を示す平面図である。図１に示すように、検出装置１は、センサ基材２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、リセット回路１７と、検出回路４８と、制御回路１２２と、電源回路１２３と、第１光源基材５１と、第２光源基材５２と、第１光源６１と、第２光源６２と、を有する。第１光源基材５１には、複数の第１光源６１が設けられる。第２光源基材５２には複数の第２光源６２が設けられる。
図１は、第１実施形態に係る検出装置を示す平面図である。図１に示すように、検出装置１は、センサ基材２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、リセット回路１７と、検出回路４８と、制御回路１２２と、電源回路１２３と、第１光源基材５１と、第２光源基材５２と、第１光源６１と、第２光源６２と、を有する。第１光源基材５１には、複数の第１光源６１が設けられる。第２光源基材５２には複数の第２光源６２が設けられる。
【0010】
センサ基材２１には、フレキシブルプリント基板７１を介して制御基板１２１が電気的に接続される。フレキシブルプリント基板７１には、検出回路４８が設けられている。制御基板１２１には、制御回路１２２及び電源回路１２３が設けられている。本開示において、センサ基材２１は、後述する複数の光センサＰＤ（ＯＰＤ：Organic Photo Diode）が形成される有機半導体層が設けられている。有機半導体層は、近赤外光（例えば、波長８５０ｎｍの光）に感度を持つ材料を用いている。
【0011】
制御回路１２２は、例えばＦＰＧＡ（Field Programmable Gate Array）である。制御回路１２２は、センサ部１０、ゲート線駆動回路１５、信号線選択回路１６、及びリセット回路１７に制御信号を供給して、センサ部１０の検出動作を制御する。また、制御回路１２２は、第１光源６１及び第２光源６２に制御信号を供給して、第１光源６１及び第２光源６２の点灯又は非点灯を制御する。
【0012】
電源回路１２３は、センサ電源電位ＶＤＤＳＮＳ（図４参照）等の電圧信号をセンサ部１０、ゲート線駆動回路１５、信号線選択回路１６、及びリセット回路１７に供給する。また、電源回路１２３は、電源電圧を第１光源６１及び第２光源６２に供給する。
【0013】
センサ基材２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数の光センサＰＤ（図４参照）が設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、センサ基材２１の端部との間の領域であり、光センサＰＤが設けられない領域である。
【0014】
ゲート線駆動回路１５、信号線選択回路１６、及びリセット回路１７は、周辺領域ＧＡに設けられる。具体的には、ゲート線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。リセット回路１７は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられる。図１において、リセット回路１７は、センサ部１０の図中上側に設けられた例を示したが、信号線選択回路１６と同様に、センサ部１０と検出回路４８との間に設けられる態様であっても良い。
【0015】
なお、第１方向Ｄｘは、センサ基材２１と平行な面内の一方向である。第２方向Ｄｙは、センサ基材２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、センサ基材２１の法線方向である。
【0016】
複数の第１光源６１は、第１光源基材５１に設けられ、第２方向Ｄｙに沿って配列される。複数の第２光源６２は、第２光源基材５２に設けられ、第２方向Ｄｙに沿って配列される。第１光源基材５１及び第２光源基材５２は、それぞれ、制御基板１２１に設けられた端子部１２４、１２５を介して、制御回路１２２及び電源回路１２３と電気的に接続される。
【0017】
複数の第１光源６１及び複数の第２光源６２は、例えば、無機ＬＥＤ（Light Emitting Diode）や、有機ＥＬ（ＯＬＥＤ：Organic Light Emitting Diode）等が用いられる。
【0018】
第１光源６１及び第２光源から出射された光は、主に指Ｆｇ等の被検出体の表面や内部で反射されセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の表面の凹凸の形状や、指Ｆｇ等の内部の生体に関する情報を検出することができる。生体に関する情報とは、例えば、指Ｆｇや掌の脈波、脈拍、血管像等である。すなわち、検出装置１は、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。
【0019】
第１光源６１から出射される光と、第２光源６２から出射される光とは、それぞれ異なる波長を有する態様であっても良い。このように、検出装置１は、第１光源６１から出射される光に基づいた検出と、第２光源６２から出射される光に基づいた検出とを行うことで、種々の生体に関する情報を検出することができる。
【0020】
なお、図１に示す第１光源６１及び第２光源６２の配置は、あくまで一例であり適宜変更することができる。検出装置１は、光源として複数種類の光源（第１光源６１と第２光源６２）が設けられている。ただし、これに限定されず、光源は１種類であってもよい。例えば、第１光源基材５１及び第２光源基材５２のそれぞれに、複数の第１光源６１及び複数の第２光源６２が配置されていてもよい。また、第１光源６１及び第２光源６２が設けられる光源基材は１つ又は３つ以上であってもよい。あるいは、光源は、少なくとも１つ以上配置されていればよい。また、光源は、例えば、検出領域ＡＡの直下に設けられた、いわゆる直下型のバックライトであっても良い。
【0021】
図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、さらに検出制御部１１と検出部４０と、有する。検出制御部１１の機能の一部又は全部は、制御回路１２２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１２２に含まれる。
【0022】
センサ部１０は、複数の光センサＰＤ（図４参照）を有する。光センサＰＤは、光電変換素子であり、それぞれに照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。本開示において、光センサＰＤは、ＯＰＤ（Organic Photo Diode）である。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号Ｖｇｃｌにしたがって検出を行う。
【0023】
検出制御部１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御部１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。また、検出制御部１１は、各種制御信号を第１光源６１及び第２光源６２に供給して、それぞれの点灯及び非点灯を制御する。
【0024】
第１実施形態において、ゲート線駆動回路１５は、第１ゲート線駆動回路１５ａ及び第２ゲート線駆動回路１５ｂを含む。
【0025】
第１ゲート線駆動回路１５ａは、各種制御信号に基づいて複数の第１ゲート線ＧＣＬ１（図３参照）を駆動する回路である。第１ゲート線駆動回路１５ａは、複数の第１ゲート線ＧＣＬ１を順次又は同時に選択し、選択された第１ゲート線ＧＣＬ１にゲート駆動信号Ｖｇｃｌを供給する。これにより、第１ゲート線駆動回路１５ａは、第１ゲート線ＧＣＬ１に電気的に接続された複数の光センサＰＤを選択して、ゲート駆動信号Ｖｇｃｌを供給する。
【0026】
第２ゲート線駆動回路１５ｂは、各種制御信号に基づいて複数の第２ゲート線ＧＣＬ２（図３参照）を駆動する回路である。第２ゲート線駆動回路１５ｂは、複数の第２ゲート線ＧＣＬ２を順次又は同時に選択し、選択された第２ゲート線ＧＣＬ２にリフレッシュ信号ＲＳＴ３を供給する。これにより、第２ゲート線駆動回路１５ｂは、第２ゲート線ＧＣＬ２に電気的に接続された複数の光センサＰＤを選択して、順バイアス電位ＲＦを供給する。
【0027】
信号線選択回路１６は、複数の信号線ＳＧＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御部１１から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＧＬと検出回路４８とを電気的に接続する。これにより、信号線選択回路１６は、光センサＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。
【0028】
リセット回路１７は、複数の信号線ＳＧＬ（図３参照）を同時に選択して、光センサＰＤを逆バイアスするための基準電位ＣＯＭを印加するスイッチ回路である。リセット回路１７は、例えばマルチプレクサである。リセット回路１７は、検出制御部１１から供給される第２リセット信号ＲＳＴ２に基づいて、各信号線ＳＧＬに基準電位ＣＯＭを供給する。
【0029】
検出部４０は、検出回路４８と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、画像処理部４９と、出力処理部５０とを備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出回路４８と、信号処理部４４と、座標抽出部４５と、画像処理部４９と、が同期して動作するように制御する。
【0030】
検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ：Analog Front End）である。検出回路４８は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
【0031】
信号処理部４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理部４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。また、信号処理部４４は、検出回路４８からの信号に基づいて生体に関する情報を検出できる。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素濃度等である。
【0032】
また、信号処理部４４は、複数の光センサＰＤにより同時に検出された検出信号Ｖｄｅｔ（生体に関する情報）を取得し、これらを平均化する処理を実行してもよい。この場合、検出部４０は、ノイズや、指Ｆｇ等の被検出体とセンサ部１０との相対的な位置ずれに起因する測定誤差を抑制して、安定した検出が可能となる。
【0033】
記憶部４６は、信号処理部４４で演算された信号を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、レジスタ回路等であってもよい。
【0034】
座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、指等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出部４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。画像処理部４９は、センサ部１０の各光センサＰＤから出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報及び指Ｆｇや掌の血管の形状を示す二次元情報を生成する。なお、座標抽出部４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。また、座標抽出部４５及び画像処理部４９は、検出部４０に含まれていない場合であってもよい。
【0035】
出力処理部５０は、複数の光センサＰＤからの出力に基づいた処理を行う処理部として機能する。具体的には、実施形態の出力処理部５０は、少なくとも、信号処理部４４を経て取得された検出信号Ｖｄｅｔに基づいて、少なくとも脈波データを含むセンサ出力Ｖｏを出力する。実施形態では、後述する各光センサＰＤの検出信号Ｖｄｅｔの出力の変化（振幅）を示すデータを信号処理部４４が出力し、どの出力がセンサ出力Ｖｏに採用されるかを出力処理部５０が決定するが、この両方を信号処理部４４又は出力処理部５０が行うようにしてもよい。なお、出力処理部５０は、座標抽出部４５が求めた検出座標、画像処理部４９が生成した二次元情報等をセンサ出力Ｖｏに含めるようにしてもよい。また、出力処理部５０の機能は、他の構成（例えば、画像処理部４９等）に統合されてもよい。
【0036】
次に、検出装置１の回路構成例について説明する。図３は、検出装置を示す回路図である。図３に示すように、センサ部１０は、マトリクス状に配列された複数の部分検出領域ＰＡＡを有する。複数の部分検出領域ＰＡＡには、それぞれ光センサＰＤが設けられている。
【0037】
第１ゲート線ＧＣＬ１は、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数の第１ゲート線ＧＣＬ１は、第２方向Ｄｙに配列され、それぞれ第１ゲート線駆動回路１５ａに接続される。また、図３では、説明を分かりやすくするために、８本の第１ゲート線ＧＣＬ１を示しているが、あくまで一例であり、これに限定されない。
【0038】
第２ゲート線ＧＣＬ２は、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数の第２ゲート線ＧＣＬ２は、第２方向Ｄｙに配列され、それぞれ第２ゲート線駆動回路１５ｂに接続される。また、図３では、説明を分かりやすくするために、８本の第２ゲート線ＧＣＬ２を示しているが、あくまで一例であり、これに限定されない。
【0039】
信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡの光センサＰＤに接続される。また、複数の信号線ＳＧＬは、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。また、図３では、説明を分かりやすくするために、１２本の信号線ＳＧＬを示しているが、あくまで一例であり、これに限定されない。
【0040】
また、図３では、信号線選択回路１６とリセット回路１７との間にセンサ部１０が設けられている。これに限定されず、信号線選択回路１６とリセット回路１７とは、信号線ＳＧＬの同じ方向の端部にそれぞれ接続されていてもよい。
【0041】
第１ゲート線駆動回路１５ａは、スタート信号ＳＴＶ１、クロック信号ＣＫ１、第１リセット信号ＲＳＴ１等の各種制御信号を、制御回路１２２（図１参照）から受け取る。第１ゲート線駆動回路１５ａは、各種制御信号に基づいて、複数の第１ゲート線ＧＣＬ１を時分割的に順次選択する。第１ゲート線駆動回路１５ａは、選択された第１ゲート線ＧＣＬ１にゲート駆動信号Ｖｇｃｌを供給する。これにより、第１ゲート線ＧＣＬ１に接続された複数の第１スイッチング素子Ｔｒ１（図４参照）にゲート駆動信号Ｖｇｃｌが供給され、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。
【0042】
なお、第１ゲート線駆動回路１５ａは、指紋の検出及び異なる複数の生体に関する情報（脈波、脈拍、血管像、血中酸素濃度等）のそれぞれの検出モードごとに、異なる駆動を実行してもよい。例えば、第１ゲート線駆動回路１５ａは、複数の第１ゲート線ＧＣＬ１を束ねて駆動してもよい。
【0043】
第２ゲート線駆動回路１５ｂは、スタート信号ＳＴＶ２、クロック信号ＣＫ２、リフレッシュ信号ＲＳＴ３等の各種制御信号を、制御回路１２２（図１参照）から受け取る。第２ゲート線駆動回路１５ｂは、各種制御信号に基づいて、複数の第２ゲート線ＧＣＬ２を時分割的に順次選択する。第２ゲート線駆動回路１５ｂは、選択された第２ゲート線ＧＣＬ２にリフレッシュ信号ＲＳＴ３を供給する。これにより、第２ゲート線ＧＣＬ２に接続された複数の第４スイッチング素子Ｔｒ４（図４参照）にリフレッシュ信号ＲＳＴ３が供給され、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。
【0044】
第２ゲート線駆動回路１５ｂは、リフレッシュ信号ＲＳＴ３を第２ゲート線ＧＣＬ２に供給する。これにより、複数の第４スイッチング素子Ｔｒ４（図４参照）がオンになり、選択された第２ゲート線ＧＣＬ２は順バイアス電位線Ｌｖｒ２と電気的に接続される。電源回路１２３は、順バイアス電位ＲＦを順バイアス電位線Ｌｖｒ２に供給する。これにより、複数の部分検出領域ＰＡＡに含まれる光センサＰＤ（図４参照）のカソードに順バイアス電位ＲＦが供給される。本開示において、順バイアス電位ＲＦは、例えば－２［Ｖ］である。
【0045】
なお、第２ゲート線駆動回路１５ｂは、指紋の検出及び異なる複数の生体に関する情報（脈波、脈拍、血管像、血中酸素濃度等）のそれぞれの検出モードごとに、異なる駆動を実行してもよい。例えば、第２ゲート線駆動回路１５ｂは、複数の第２ゲート線ＧＣＬ２を束ねて駆動してもよい。
【0046】
信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第２スイッチング素子Ｔｒ２と、を有する。複数の第２スイッチング素子Ｔｒ２は、それぞれ複数の信号線ＳＧＬに対応して設けられている。図３に示す１２本の信号線ＳＧＬのうち、６本の信号線ＳＧＬは、共通の出力信号線Ｌｏｕｔ１に接続される。また、図３に示す１２本の信号線ＳＧＬのうち、６本の信号線ＳＧＬは、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれ検出回路４８に接続される。
【0047】
制御回路１２２（図１参照）は、選択信号ＡＳＷを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第２スイッチング素子Ｔｒ２の動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックでそれぞれ１本ずつ信号線ＳＧＬを選択する。このような構成により、検出装置１は、検出回路４８を含むＩＣ（Integrated Circuit）の数、又はＩＣの端子数を少なくすることができる。なお、信号線選択回路１６は、複数の信号線ＳＧＬを束ねて検出回路４８に電気的に接続してもよい。
【0048】
図３に示すように、リセット回路１７は、基準電位線Ｌｖｒ１、リセット信号線Ｌｒｓｔ及び第３スイッチング素子Ｔｒ３を有する。第３スイッチング素子Ｔｒ３は、複数の信号線ＳＧＬに対応して設けられている。基準電位線Ｌｖｒ１は、複数の第３スイッチング素子Ｔｒ３のソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第３スイッチング素子Ｔｒ３のゲートに接続される。
【0049】
制御回路１２２は、第２リセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第３スイッチング素子Ｔｒ３がオンになり、複数の信号線ＳＧＬは基準電位線Ｌｖｒ１と電気的に接続される。電源回路１２３は、基準電位ＣＯＭを基準電位線Ｌｖｒ１に供給する。これにより、複数の部分検出領域ＰＡＡに含まれる容量素子Ｃａ（図４参照）に基準電位ＣＯＭが供給される。本開示において、基準電位ＣＯＭは、例えば０．７５［Ｖ］である。
【0050】
図４は、第１実施形態に係る検出装置の複数の部分検出領域を示す回路図である。なお、図４では、検出回路４８の回路構成も併せて示している。図４に示すように、部分検出領域ＰＡＡは、光センサＰＤと、容量素子Ｃａと、第１スイッチング素子Ｔｒ１と、第４スイッチング素子Ｔｒ４とを含む。容量素子Ｃａは、光センサＰＤに形成される容量（センサ容量）であり、等価的に光センサＰＤと並列に接続される。さらに、信号線容量Ｃｃは、信号線ＳＧＬに形成される寄生容量であり、等価的に、信号線ＳＧＬと、光センサＰＤのアノード及び容量素子Ｃａの一端側との間に形成される。
【0051】
図４では、複数の第１ゲート線ＧＣＬ１のうち、第２方向Ｄｙに並ぶ２つの第１ゲート線ＧＣＬ１（ｍ）、ＧＣＬ１（ｍ＋１）を示す。また、複数の第２ゲート線ＧＣＬ２のうち、第２方向Ｄｙに並ぶ２つの第２ゲート線ＧＣＬ２（ｍ）、ＧＣＬ２（ｍ＋１）を示す。また、複数の信号線ＳＧＬのうち、第１方向Ｄｘに並ぶ２つの信号線ＳＧＬ（ｎ）、ＳＧＬ（ｎ＋１）を示す。部分検出領域ＰＡＡは、ゲート線ＧＣＬと信号線ＳＧＬとで囲まれた領域である。
【0052】
第１スイッチング素子Ｔｒ１は、光センサＰＤに対応して設けられる。第１スイッチング素子Ｔｒ１は、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor）で構成されている。
【0053】
第１方向Ｄｘに並ぶ複数の部分検出領域ＰＡＡに属する第１スイッチング素子Ｔｒ１のゲートは、第１ゲート線ＧＣＬ１に接続される。第２方向Ｄｙに並ぶ複数の部分検出領域ＰＡＡに属する第１スイッチング素子Ｔｒ１のソースは、信号線ＳＧＬに接続される。第１スイッチング素子Ｔｒ１のドレインは、光センサＰＤのカソード及び容量素子Ｃａに接続される。
【0054】
第１方向Ｄｘに並ぶ複数の部分検出領域ＰＡＡに属する第４スイッチング素子Ｔｒ４のゲートは、第２ゲート線ＧＣＬ２に接続される。第２方向Ｄｙに並ぶ複数の部分検出領域ＰＡＡに属する第４スイッチング素子Ｔｒ４のソースは、順バイアス電位線Ｌｖｒ２に接続される。第４スイッチング素子Ｔｒ４のドレインは、光センサＰＤのカソード及び容量素子Ｃａに接続される。
【0055】
光センサＰＤのアノードには、電源回路１２３からセンサ電源電位ＶＤＤＳＮＳが供給される。本開示において、センサ電源電位ＶＤＤＳＮＳは、例えば－１．２５［Ｖ］である。また、信号線ＳＧＬ、光センサＰＤのカソード及び容量素子Ｃａには、電源回路１２３から、第３スイッチング素子Ｔｒ３を介して容量素子Ｃａの初期電位となる基準電位ＣＯＭが供給される。また、信号線ＳＧＬ、光センサＰＤのカソード及び容量素子Ｃａには、電源回路１２３から、第４スイッチング素子Ｔｒ４を介して、光センサＰＤのリフレッシュ電位となる順バイアス電位ＲＦが供給される。
【0056】
部分検出領域ＰＡＡに光が照射されると、光センサＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。第１スイッチング素子Ｔｒ１がオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＧＬに電流が流れる。信号線ＳＧＬは、信号線選択回路１６の第２スイッチング素子Ｔｒ２を介して検出回路４８に電気的に接続される。これにより、検出装置１は、部分検出領域ＰＡＡごとに光センサＰＤに照射される光の光量に応じた信号を検出できる。
【0057】
また、第１スイッチング素子Ｔｒ１及び第３スイッチング素子Ｔｒ３がオン、第４スイッチング素子Ｔｒ４がオフになると、容量素子Ｃａに基準電位ＣＯＭが供給される。これにより、容量素子Ｃａが初期電位（基準電位ＣＯＭ）にリセットされる。
【0058】
また、第１スイッチング素子Ｔｒ１及び第３スイッチング素子Ｔｒ３がオフ、第４スイッチング素子Ｔｒ４がオンになると、光センサＰＤのカソードに順バイアス電位ＲＦが供給される。これにより、光センサＰＤが順バイアスされてリフレッシュされる。
【0059】
検出回路４８は、読み出し期間Ｐｄｅｔ（図６参照）にスイッチＳＳＷがオンになり、信号線ＳＧＬと電気的に接続される。検出回路４８の検出信号増幅部４２は、信号線ＳＧＬから供給された電流の変動を電圧の変動に変換して増幅する。検出信号増幅部４２の非反転入力部（＋）には、固定された電位を有する基準電位（Ｖｒｅｆ）が入力され、反転入力端子（－）には、信号線ＳＧＬが電気的に接続される。実施形態では、基準電位（Ｖｒｅｆ）として基準電位ＣＯＭと同じ信号が入力される。また、検出信号増幅部４２は、容量素子Ｃｂ及びリセットスイッチＲＳＷを有する。第１リセット期間Ｐｒｓｔ１（図６参照）において、リセットスイッチＲＳＷがオンになり、容量素子Ｃｂの電荷がリセットされる。
【0060】
ここで、光センサＰＤ（ＯＰＤ：Organic Photo Diode）が形成される有機半導体層にバラツキが生じた場合、ＯＰＤの特性にバラツキが生じて検出精度が低下する可能性がある。以下、有機半導体層にバラツキが生じた場合の光センサＰＤのダイオード特性について、図８を参照して説明する。
【0061】
図５は、光センサのダイオード特性の一例を示す図である。図５において、横軸は電流を示し、縦軸は電圧を示している。また、図５において、実線は正常時のダイオード特性を示し、破線はＯＰＤの特性バラツキによる特性変化の一例を示している。
【0062】
光センサＰＤ（ＯＰＤ：Organic Photo Diode）が形成される有機半導体層のバラツキにより、ＯＰＤの逆方向特性が破線で示したように変化する場合がある。これにより、後述する露光期間（実効露光期間）において光センサＰＤに流れる逆方向電流が部分検出領域ＰＡＡごとにバラツキが生じることとなり、検出精度が低下する。
【0063】
本実施形態では、所定のタイミングで光センサＰＤに順方向バイアス電流を流すことで、ＯＰＤの特性を初期状態（図５に示す実線）に戻す。本開示では、このＯＰＤの特性を初期状態に戻す動作を、「リフレッシュ動作」と称する。以下、第１実施形態に係る検出装置１の動作例について、図６及び図７を参照して説明する。
【0064】
【0065】
図６に示すように、第１実施形態に係る検出装置１は、第１リセット期間Ｐｒｓｔ１、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１２３は、第１リセット期間Ｐｒｓｔ１、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、センサ電源電位ＶＤＤＳＮＳを光センサＰＤのアノードに供給する。例えば、光センサＰＤのカソードには実質０．７５［Ｖ］の基準電位ＣＯＭがされているが、アノードに実質－１．２５［Ｖ］のセンサ電源電位ＶＤＤＳＮＳを印加することにより、アノード－カソード間は実質２．０Ｖで逆バイアスされる。制御回路１２２は、第２リセット信号ＲＳＴ２を「Ｈ」とした後にゲート線駆動回路１５にスタート信号ＳＴＶおよび第１クロック信号ＣＫ１を供給し、第１リセット期間Ｐｒｓｔ１が開始する。第１リセット期間Ｐｒｓｔ１において、制御回路１２２は、基準電位ＣＯＭをリセット回路１７に供給し、第２リセット信号ＲＳＴ２によって基準電位ＣＯＭを供給するための第３スイッチング素子Ｔｒ３をオンさせる。これにより各信号線ＳＧＬには基準電位ＣＯＭが供給される。基準電位ＣＯＭは、例えば０．７５［Ｖ］とされる。
【0066】
第１リセット期間Ｐｒｓｔ１において、第１ゲート線駆動回路１５ａは、第１スタート信号ＳＴＶ１、第１クロック信号ＣＫ１及び第１リセット信号ＲＳＴ１に基づいて、順次第１ゲート線ＧＣＬ１を選択する。第１ゲート線駆動回路１５ａは、ゲート駆動信号Ｖｇｃｌ（Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ））を第１ゲート線ＧＣＬ１に順次供給する。ゲート駆動信号Ｖｇｃｌは、高レベル電圧である電源電圧ＶＤＤと低レベル電圧である電源電圧ＶＳＳとを有するパルス状の波形を有する。図６では、Ｍ本（例えばＭ＝２５６）の第１ゲート線ＧＣＬ１が設けられており、各第１ゲート線ＧＣＬ１に、ゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）が順次供給され、複数の第１スイッチング素子Ｔｒ１は各行毎に順次導通され、基準電位ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。
【0067】
具体的に、第１ゲート線駆動回路１５ａは、期間Ｖ（１）において、第１ゲート線ＧＣＬ１（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６のいずれか１つ（例えば、選択信号ＡＳＷ１）を、信号線選択回路１６に供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが検出回路４８に電気的に接続される。この結果、第２スイッチング素子Ｔｒ２と検出回路４８との間の接続配線にも基準電位ＣＯＭが供給される。
【0068】
同様に、第１ゲート線駆動回路１５ａは、期間Ｖ（２）、…、Ｖ（Ｍ－１）、Ｖ（Ｍ）において、第１ゲート線ＧＣＬ１（２）、…、ＧＣＬ１（Ｍ－１）、ＧＣＬ１（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。
【0069】
これにより、第１リセット期間Ｐｒｓｔ１では、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準電位ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。なお、部分的に第１ゲート線ＧＣＬ１、および信号線ＳＧＬを選択することにより部分検出領域ＰＡＡのうち一部の容量素子Ｃａの容量をリセットすることも可能である。
【0070】
露光するタイミングの例として、ゲート線非選択時露光制御方法と常時露光制御方法がある。ゲート線非選択時露光制御方法においては、検出対象の光センサＰＤに電気的に接続された全ての第１ゲート線ＧＣＬ１にゲート駆動信号（Ｖｇｃｌ（１）～（Ｍ））が順次供給され、検出対象の全ての光センサＰＤに基準電位ＣＯＭが供給される。その後、検出対象の光センサＰＤに電気的に接続された全ての第１ゲート線ＧＣＬ１が低電圧（第１スイッチング素子Ｔｒ１がオフ）になると露光が開始され、露光期間Ｐｅｘの間に露光が行われる。露光が終了すると前述のように検出対象の光センサＰＤに電気的に接続された第１ゲート線ＧＣＬ１にゲート駆動信号（Ｖｇｃｌ（１）～（Ｍ））が順次供給され、読み出し期間Ｐｄｅｔに読み出しが行われる。常時露光制御方法においては、第１リセット期間Ｐｒｓｔ１、読み出し期間Ｐｄｅｔにおいても露光を行う制御（常時露光制御）をすることも可能である。この場合は、第１リセット期間Ｐｒｓｔ１にゲート駆動信号Ｖｇｃｌ（１）が第１ゲート線ＧＣＬ１に供給された直後に、実効露光期間ＳＰｅｘ（１）が開始する。ここで、実効露光期間ＳＰｅｘ（（１）・・・（Ｍ））とは光センサＰＤから容量素子Ｃａへ充電される期間とされる。すなわち常時露光制御方法においては、第１スイッチング素子Ｔｒがオフになったときに実効露光期間ＳＰｅｘ（（１）・・・（Ｍ））が開始されることになる。第１リセット期間Ｐｒｓｔ１に容量素子Ｃａにチャージされた電荷が、光照射によって光センサＰＤに逆方向電流（カソードからアノードへ）として流れ、容量素子Ｃａの電位差は減少する。なお、各第１ゲート線ＧＣＬ１に対応する部分検出領域ＰＡＡでの、実際の実効露光期間ＳＰｅｘ（１）、…、ＳＰｅｘ（Ｍ）は、開始のタイミング及び終了のタイミングが異なっている。実効露光期間ＳＰｅｘ（１）、…、ＳＰｅｘ（Ｍ）は、それぞれ、第１リセット期間Ｐｒｓｔ１でゲート駆動信号Ｖｇｃｌが高レベル電圧の電源電圧ＶＤＤから低レベル電圧の電源電圧ＶＳＳに変化したタイミングで開始される。また、実効露光期間ＳＰｅｘ（１）、…、ＳＰｅｘ（Ｍ）は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号Ｖｇｃｌが電源電圧ＶＳＳから電源電圧ＶＤＤに変化したタイミングで終了する。各実効露光期間ＳＰｅｘ（１）、…、ＳＰｅｘ（Ｍ）の露光時間の長さは等しい。
【0071】
ゲート線非選択時露光制御方法において、実効露光期間ＳＰｅｘ（１）、…、ＳＰｅｘ（Ｍ）では、各部分検出領域ＰＡＡで、光センサＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。
【0072】
読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１２２は、第２リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。
【0073】
読み出し期間Ｐｄｅｔでは、第１リセット期間Ｐｒｓｔ１と同様に、第１ゲート線駆動回路１５ａは、第１ゲート線ＧＣＬ１にゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）を順次供給する。
【0074】
具体的に、第１ゲート線駆動回路１５ａは、行読み出し期間ＶＲ（１）において、第１ゲート線ＧＣＬ１（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが順次検出回路４８に電気的に接続される。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。
【0075】
同様に、第１ゲート線駆動回路１５ａは、行読み出し期間ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）において、第１ゲート線ＧＣＬ１（２）、…、ＧＣＬ１（Ｍ－１）、ＧＣＬ１（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。すなわち、第１ゲート線駆動回路１５ａは、行読み出し期間ＶＲ（１）、ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）ごとに、第１ゲート線ＧＣＬ１にゲート駆動信号Ｖｇｃｌを供給する。各ゲート駆動信号Ｖｇｃｌが高レベル電圧となる期間ごとに、信号線選択回路１６は選択信号ＡＳＷに基づいて、順次信号線ＳＧＬを選択する。信号線選択回路１６は、信号線ＳＧＬごとに順次、１つの検出回路４８に電気的に接続する。これにより、読み出し期間Ｐｄｅｔで、検出装置１は、全ての部分検出領域ＰＡＡの検出信号Ｖｄｅｔを検出回路４８に出力することができる。
【0076】
本実施形態では、行ごとに第１ゲート線ＧＣＬ１にゲート駆動信号Ｖｇｃｌが供給され、所定の行に属する複数の第１スイッチング素子Ｔｒが接続状態となる。具体的には、図７に示すように、時刻ｔ２１に、ゲート線駆動回路１５は、第１ゲート線ＧＣＬ１（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。行読み出し期間ＶＲ（１）は、時刻ｔ２１において、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧になるタイミングで開始される。
【0077】
具体的に、制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。選択信号ＡＳＷ１、…、ＡＳＷ６に応じて、第３スイッチング素子ＴｒＳが順次接続状態となる。すなわち、行ごとの読み出し期間（行読み出し期間ＶＲ（１））に、所定の行の複数の第１スイッチング素子Ｔｒが接続状態で、信号線選択回路１６は、複数の信号線ＳＧＬを列ごとに所定の順番で検出回路４８に電気的に接続する。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。
【0078】
図７では、期間Ｔ１１、・・・、Ｔ１６の順に時分割で選択信号ＡＳＷ１、…、ＡＳＷ６が供給される。制御回路１２２は、選択信号ＡＳＷ６を低レベル電圧とし、最後の列の読み出しが終了する。これにより、行読み出し期間ＶＲ（１）が終了する。
【0079】
本実施形態では、所定の行の読み出し期間（行読み出し期間ＶＲ（１））の完了後、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭを供給する前に、光センサＰＤに順バイアスを印加する。具体的に、第１ゲート線駆動回路１５ａは、行読み出し期間ＶＲ（１）の終了後にゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧（電源電圧ＶＳＳ）とし、第２ゲート線駆動回路１５ｂは、時刻ｔ２２においてリフレッシュ信号ＲＳＴ３を高レベル電圧とする。これにより、複数の第１スイッチング素子Ｔｒ１がオフ、複数の第４スイッチング素子Ｔｒ４がオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに順バイアス電位ＲＦが供給され、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなる。
【0080】
その後、第２ゲート線駆動回路１５ｂは、時刻ｔ２３においてリフレッシュ信号ＲＳＴ３を低レベル電圧とする。これにより、複数の第４スイッチング素子Ｔｒ４がオフとなる。以下、時刻ｔ２２から時刻ｔ２３までの期間を、第１実施形態における「リフレッシュ期間Ｐｒｅｆ」と称する。
【0081】
また、所定の行のリフレッシュ期間Ｐｒｅｆの後、次の行の読み出し期間（行読み出し期間ＶＲ（２））の開始前に、所定の行に属する複数の光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭを供給する。具体的に、第１ゲート線駆動回路１５ａは、リフレッシュ期間Ｐｒｅｆの終了後にゲート駆動信号Ｖｇｃｌ（１）を高レベル電圧とし、制御回路１２２は、時刻ｔ２４で第２リセット信号ＲＳＴ２を高レベル電圧とする。これにより、複数の第４スイッチング素子Ｔｒ４がオフ、複数の第１スイッチング素子Ｔｒ１及び複数の第３スイッチング素子Ｔｒ３がオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭが供給される。
【0082】
なお、図７では、リフレッシュ期間Ｐｒｅｆの終了後の時刻ｔ２４に第２リセット信号ＲＳＴ２を高レベル電圧としたが、図７に破線で示したように、リフレッシュ信号ＲＳＴ３を高レベル電圧とする時刻ｔ２２において、第２リセット信号ＲＳＴ２を高レベル電圧とする態様であっても良い。
【0083】
その後、時刻ｔ２５で、第１ゲート線駆動回路１５ａは、ゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧とする。これにより、所定の行の複数の第１スイッチング素子Ｔｒが非接続状態となる。また、時刻ｔ２５で、制御回路１２２は、第２リセット信号ＲＳＴ２を低レベル電圧とする。これにより、１行目の読み出し期間Ｐｄｅｔが終了する。以下、時刻ｔ２４から時刻ｔ２５までの期間を、第１実施形態における「第２リセット期間Ｐｒｓｔ２」と称する。
【0084】
その後、時刻ｔ２６に、ゲート線駆動回路１５は、２行目のゲート線ＧＣＬ（２）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（２）を供給する。以下、１行目と同様に、時刻ｔ２６から時刻ｔ３０で２行目の読み出し期間Ｐｄｅｔが実行される。この動作を、最終行（ゲート線ＧＣＬ（２５６））まで繰り返し走査することで、１フレームの検出を行うことができる。
【0085】
図８は、第１実施形態に係る検出装置の読み出し期間における光センサのカソード電位及び信号線電位の変動の一例を示す波形図である。図８において、実線は第１実施形態における光センサＰＤのカソード電位Ｖｐｉｘ及び信号線電位Ｖｓｉｇの変動を示し、破線はリフレッシュ期間を設けなかった場合のカソード電位Ｖｐｉｘ及び信号線電位Ｖｓｉｇの変動を示している。
【0086】
第２リセット期間Ｐｒｓｔ２の前にリフレッシュ期間Ｐｒｅｆを設けていない場合、図８に示すように、光センサＰＤのカソード電位Ｖｐｉｘ及び信号線電位Ｖｓｉｇともに大きく変動している。一方、第１実施形態では、第２リセット期間Ｐｒｓｔ２の前にリフレッシュ期間Ｐｒｅｆを設けることで、光センサＰＤのカソード電位Ｖｐｉｘ及び信号線電位Ｖｓｉｇの変動を抑制することができる。なお、図８において、行読み出し期間ＶＲ内の縦方向の一点鎖線間は各々の行を信号選択回路１６で読み出している期間であり、一例として１つの行読み出し期間ＶＲ内に３つの列の読み出し期間を表しているがこれに限定されるものではない。
【0087】
このように、第１実施形態では、行読み出し期間ＶＲごとに、第２リセット期間Ｐｒｓｔ２の前にリフレッシュ期間Ｐｒｅｆが設けられているので、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第１実施形態に係る検出装置１の検出精度の低下を抑制することができる。
【0088】
（第１変形例）
図９は、第１実施形態の第１変形例に係る読み出し期間の動作例を表すタイミング波形図である。図７に示す例では、ラインごとにリフレッシュ期間Ｐｒｅｆを設けた例を示したが、所定ラインごとにリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。図９に示す例では、ゲート駆動信号Ｖｇｃｌ（１）に対応する行において、行読み出し期間ＶＲ（１）の完了後、リフレッシュ期間Ｐｒｅｆを設けず第２リセット期間Ｐｒｓｔ２を設けている。続いて、ゲート駆動信号Ｖｇｃｌ（１）に隣接するゲート駆動信号Ｖｇｃｌ（２）に対応する行において、行読み出し期間ＶＲ（２）の完了後、リフレッシュ期間Ｐｒｅｆおよび第２リセット期間Ｐｒｓｔ２を設けている。
図９は、第１実施形態の第１変形例に係る読み出し期間の動作例を表すタイミング波形図である。図７に示す例では、ラインごとにリフレッシュ期間Ｐｒｅｆを設けた例を示したが、所定ラインごとにリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。図９に示す例では、ゲート駆動信号Ｖｇｃｌ（１）に対応する行において、行読み出し期間ＶＲ（１）の完了後、リフレッシュ期間Ｐｒｅｆを設けず第２リセット期間Ｐｒｓｔ２を設けている。続いて、ゲート駆動信号Ｖｇｃｌ（１）に隣接するゲート駆動信号Ｖｇｃｌ（２）に対応する行において、行読み出し期間ＶＲ（２）の完了後、リフレッシュ期間Ｐｒｅｆおよび第２リセット期間Ｐｒｓｔ２を設けている。
【0089】
（第２変形例）
図１０は、第１実施形態の第２変形例に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。第１実施形態及び第１変形例では、読み出し期間Ｐｄｅｔにリフレッシュ期間Ｐｒｅｆを設けた例を示したが、例えば、図１０に示すように、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。また、例えば、図１０に示すように、検出回路４８のオンシーケンス、つまり検出回路４８の通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。さらには、例えば、図１０に示すように、検出回路４８のオフシーケンス、つまり検出回路４８の通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。
図１０は、第１実施形態の第２変形例に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。第１実施形態及び第１変形例では、読み出し期間Ｐｄｅｔにリフレッシュ期間Ｐｒｅｆを設けた例を示したが、例えば、図１０に示すように、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。また、例えば、図１０に示すように、検出回路４８のオンシーケンス、つまり検出回路４８の通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。さらには、例えば、図１０に示すように、検出回路４８のオフシーケンス、つまり検出回路４８の通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。
【0090】
具体的に、例えば、所定フレームごとに、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0091】
また、具体的に、例えば、検出回路４８の通常の検出動作の開始前に、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0092】
また、具体的に、例えば、検出回路４８の通常の検出動作の完了後に、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0093】
このように、所定フレームごと、検出回路４８のオンシーケンス、検出回路４８のオフシーケンスの何れか１つ又は複数のリフレッシュ期間Ｐｒｅｆを設けることで、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第１実施形態に係る検出装置１の検出精度の低下を抑制することができる。
【0094】
（第２実施形態）
図１１は、第２実施形態に係る検出装置を示す平面図である。図１２は、第２実施形態に係る検出装置の構成例を示すブロック図である。図１３は、第２実施形態に係る検出装置を示す回路図である。図１４は、第２実施形態に係る検出装置の複数の部分検出領域を示す回路図である。図１５は、第２実施形態に係る検出装置の動作例を表すタイミング波形図である。図１６は、第２実施形態に係る検出装置の読み出し期間の動作例を表すタイミング波形図である。以下の説明では、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１１は、第２実施形態に係る検出装置を示す平面図である。図１２は、第２実施形態に係る検出装置の構成例を示すブロック図である。図１３は、第２実施形態に係る検出装置を示す回路図である。図１４は、第２実施形態に係る検出装置の複数の部分検出領域を示す回路図である。図１５は、第２実施形態に係る検出装置の動作例を表すタイミング波形図である。図１６は、第２実施形態に係る検出装置の読み出し期間の動作例を表すタイミング波形図である。以下の説明では、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
【0095】
図１１から図１４に示すように、第２実施形態に係る検出装置１ａは、第１実施形態のリセット回路１７に相当する構成部を有していない。したがって、図１６に示すように、第２リセット期間Ｐｒｓｔ２において、各信号線ＳＧＬには、検出部４０ａの検出回路４８ａから基準電位ＣＯＭが供給される。
【0096】
本実施形態では、第１実施形態と同様に、時刻ｔ２２から時刻ｔ２３までのリフレッシュ期間Ｐｒｅｆにおいて、ゲート線ＧＣＬ（１）に対応する光センサＰＤに順バイアスを印加する。具体的に、第１ゲート線駆動回路１５ａは、行読み出し期間ＶＲ（１）の終了後にゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧（電源電圧ＶＳＳ）とし、第２ゲート線駆動回路１５ｂは、時刻ｔ２２においてリフレッシュ信号ＲＳＴ３を高レベル電圧とする。これにより、複数の第１スイッチング素子Ｔｒ１がオフ、複数の第４スイッチング素子Ｔｒ４がオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに光センサＰＤのリフレッシュ電位となる順バイアス電位ＲＦが供給され、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなる。
【0097】
その後の時刻ｔ２４から時刻ｔ２５までの第２リセット期間Ｐｒｓｔ２において、所定の行に属する複数の光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭを供給する。このとき、本実施形態において、制御回路１２２は、選択信号ＡＳＷ１、…、ＡＳＷ６を信号線選択回路１６に供給する。これにより、検出回路４８ａからゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭが供給される。具体的には、図１４に示す検出回路４８ａのスイッチＳＳＷ及びリセットスイッチＲＳＷをオンとすることにより、基準電位（Ｖｒｅｆ）がイマジナリーショートの原理で基準電位ＣＯＭとして供給される。
【0098】
第２実施形態においても、第１実施形態と同様に、行読み出し期間ＶＲごとに、第２リセット期間Ｐｒｓｔ２の前にリフレッシュ期間Ｐｒｅｆが設けられているので、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第２実施形態に係る検出装置１ａの検出精度の低下を抑制することができる。
【0099】
（第１変形例）
図１７は、第２実施形態の第１変形例に係る読み出し期間の動作例を表すタイミング波形図である。本実施形態に係る検出装置１ａにおいても、第１実施形態と同様に、所定ラインごとにリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。図１７に示す例では、ゲート駆動信号Ｖｇｃｌ（１）に対応する行において、行読み出し期間ＶＲ（１）の完了後、リフレッシュ期間Ｐｒｅｆを設けず第２リセット期間Ｐｒｓｔ２を設けている。続いて、ゲート駆動信号Ｖｇｃｌ（１）に隣接するゲート駆動信号Ｖｇｃｌ（２）に対応する行において、行読み出し期間ＶＲ（２）の完了後、リフレッシュ期間Ｐｒｅｆおよび第２リセット期間Ｐｒｓｔ２を設けている。
図１７は、第２実施形態の第１変形例に係る読み出し期間の動作例を表すタイミング波形図である。本実施形態に係る検出装置１ａにおいても、第１実施形態と同様に、所定ラインごとにリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。図１７に示す例では、ゲート駆動信号Ｖｇｃｌ（１）に対応する行において、行読み出し期間ＶＲ（１）の完了後、リフレッシュ期間Ｐｒｅｆを設けず第２リセット期間Ｐｒｓｔ２を設けている。続いて、ゲート駆動信号Ｖｇｃｌ（１）に隣接するゲート駆動信号Ｖｇｃｌ（２）に対応する行において、行読み出し期間ＶＲ（２）の完了後、リフレッシュ期間Ｐｒｅｆおよび第２リセット期間Ｐｒｓｔ２を設けている。
【0100】
（第２変形例）
図１８は、第２実施形態の第２変形例に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。本実施形態に係る検出装置１ａにおいても、第１実施形態と同様に、例えば、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。また、第１実施形態と同様に、例えば、検出回路４８ａのオンシーケンス、つまり検出回路４８ａの通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。さらには、第１実施形態と同様に、例えば、検出回路４８ａのオフシーケンス、つまり検出回路４８ａの通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。
図１８は、第２実施形態の第２変形例に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。本実施形態に係る検出装置１ａにおいても、第１実施形態と同様に、例えば、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。また、第１実施形態と同様に、例えば、検出回路４８ａのオンシーケンス、つまり検出回路４８ａの通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。さらには、第１実施形態と同様に、例えば、検出回路４８ａのオフシーケンス、つまり検出回路４８ａの通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。
【0101】
具体的に、例えば、所定フレームごとに、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0102】
また、具体的に、例えば、検出回路４８ａの通常の検出動作の開始前に、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0103】
また、具体的に、例えば、検出回路４８ａの通常の検出動作の完了後に、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0104】
このように、所定フレームごと、検出回路４８ａのオンシーケンス、検出回路４８ａのオフシーケンスの何れか１つ又は複数のリフレッシュ期間Ｐｒｅｆを設けることで、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第２実施形態に係る検出装置１ａの検出精度の低下を抑制することができる。
【0105】
（第３実施形態）
図１９は、第３実施形態に係る検出装置を示す平面図である。図２０は、第３実施形態に係る検出装置の構成例を示すブロック図である。図２１は、第３実施形態に係る検出装置を示す回路図である。図２２は、複数の部分検出領域を示す回路図である。図２３は、第３実施形態に係る検出装置の動作例を表すタイミング波形図である。図２４は、読み出し期間の動作例を表すタイミング波形図である。以下の説明では、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１９は、第３実施形態に係る検出装置を示す平面図である。図２０は、第３実施形態に係る検出装置の構成例を示すブロック図である。図２１は、第３実施形態に係る検出装置を示す回路図である。図２２は、複数の部分検出領域を示す回路図である。図２３は、第３実施形態に係る検出装置の動作例を表すタイミング波形図である。図２４は、読み出し期間の動作例を表すタイミング波形図である。以下の説明では、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
【0106】
第３実施形態に係る検出装置１ｂは、図１９から図２２に示すように、上述した各実施形態の第２ゲート線駆動回路１５ｂに相当する構成部を有していない。また、図１９から図２２に示すように、第３実施形態に係る検出装置１ｂにおいて、リセット回路１７ａは、第１リセット回路１７ａａ及び第２リセット回路１７ａｂを含む。
【0107】
第１リセット回路１７ａａは、上述した各実施形態のリセット回路１７に相当する。具体的に、第１リセット回路１７ａａは、図２１に示すように、基準電位線Ｌｖｒ１、第１リセット信号線Ｌｒｓｔ１及び第３スイッチング素子Ｔｒ３を有する。第３スイッチング素子Ｔｒ３は、複数の信号線ＳＧＬに対応して設けられている。基準電位線Ｌｖｒ１は、複数の第３スイッチング素子Ｔｒ３のソース又はドレインの一方に接続される。第１リセット信号線Ｌｒｓｔ１は、複数の第３スイッチング素子Ｔｒ３のゲートに接続される。
【0108】
また、図２１に示すように、第２リセット回路１７ａｂは、順バイアス電位線Ｌｖｒ２、第２リセット信号線Ｌｒｓｔ２及び第５スイッチング素子Ｔｒ５を有する。第５スイッチング素子Ｔｒ５は、複数の信号線ＳＧＬに対応して設けられている。順バイアス電位線Ｌｖｒ２は、複数の第５スイッチング素子Ｔｒ５のソース又はドレインの一方に接続される。第２リセット信号線Ｌｒｓｔ２は、複数の第５スイッチング素子Ｔｒ５のゲートに接続される。
【0109】
また、図２２に示すように、第３実施形態に係る検出装置１ｂにおいて、部分検出領域ＰＡＡに上述した各実施形態の第４スイッチング素子Ｔｒ４に相当する構成部は含まれていない。したがって、リフレッシュ期間において、信号線ＳＧＬ、光センサＰＤのカソード及び容量素子Ｃａには、電源回路１２３から、第２リセット回路１７ａｂに含まれる第５スイッチング素子Ｔｒ５を介して、光センサＰＤのリフレッシュ電位となる順バイアス電位ＲＦが供給され、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなる。
【0110】
本実施形態では、図２４に示すように、第１ゲート線駆動回路１５ａは、時刻ｔ２２から時刻ｔ２３までのリフレッシュ期間Ｐｒｅｆを含み、時刻ｔ２５までゲート駆動信号Ｖｇｃｌ（１）を高レベル電圧に維持し、制御回路１２２は、時刻ｔ２２から時刻ｔ２３までのリフレッシュ期間Ｐｒｅｆにおいて、リフレッシュ信号ＲＳＴ３を高レベル電圧とする。これにより、複数の第１スイッチング素子Ｔｒ１がオンに維持した状態で、複数の第４スイッチング素子Ｔｒ４がオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに光センサＰＤのリフレッシュ電位となる順バイアス電位ＲＦが供給される。
【0111】
第３実施形態においても、上述した各実施形態と同様に、行読み出し期間ＶＲごとに、第２リセット期間Ｐｒｓｔ２の前にリフレッシュ期間Ｐｒｅｆが設けられているので、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第３実施形態に係る検出装置１ｂの検出精度の低下を抑制することができる。
【0112】
（第１変形例）
図２５は、第３実施形態の第１変形例に係る読み出し期間の動作例を表すタイミング波形図である。本実施形態に係る検出装置１ｂにおいても、上述した各実施形態と同様に、所定ラインごとにリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。図２５に示す例では、ゲート駆動信号Ｖｇｃｌ（１）に対応する行において、行読み出し期間ＶＲ（１）の完了後、リフレッシュ期間Ｐｒｅｆを設けず第２リセット期間Ｐｒｓｔ２を設けている。続いて、ゲート駆動信号Ｖｇｃｌ（１）に隣接するゲート駆動信号Ｖｇｃｌ（２）に対応する行において、行読み出し期間ＶＲ（２）の完了後、リフレッシュ期間Ｐｒｅｆおよび第２リセット期間Ｐｒｓｔ２を設けている。
図２５は、第３実施形態の第１変形例に係る読み出し期間の動作例を表すタイミング波形図である。本実施形態に係る検出装置１ｂにおいても、上述した各実施形態と同様に、所定ラインごとにリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。図２５に示す例では、ゲート駆動信号Ｖｇｃｌ（１）に対応する行において、行読み出し期間ＶＲ（１）の完了後、リフレッシュ期間Ｐｒｅｆを設けず第２リセット期間Ｐｒｓｔ２を設けている。続いて、ゲート駆動信号Ｖｇｃｌ（１）に隣接するゲート駆動信号Ｖｇｃｌ（２）に対応する行において、行読み出し期間ＶＲ（２）の完了後、リフレッシュ期間Ｐｒｅｆおよび第２リセット期間Ｐｒｓｔ２を設けている。
【0113】
（第２変形例）
図２６は、第３実施形態の第２変形例に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。本実施形態に係る検出装置１ｂにおいても、上述した各実施形態と同様に、例えば、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。また、上述した各実施形態と同様に、例えば、検出回路４８のオンシーケンス、つまり検出回路４８の通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。さらには、上述した各実施形態と同様に、例えば、検出回路４８のオフシーケンス、つまり検出回路４８の通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。
図２６は、第３実施形態の第２変形例に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。本実施形態に係る検出装置１ｂにおいても、上述した各実施形態と同様に、例えば、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。また、上述した各実施形態と同様に、例えば、検出回路４８のオンシーケンス、つまり検出回路４８の通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。さらには、上述した各実施形態と同様に、例えば、検出回路４８のオフシーケンス、つまり検出回路４８の通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける態様であっても良い。
【0114】
具体的に、例えば、所定フレームごとに、第１ゲート線駆動回路１５ａは、全てのゲート駆動信号Ｖｇｃｌを高レベル電圧とし、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0115】
また、具体的に、例えば、検出回路４８の通常の検出動作の開始前に、第１ゲート線駆動回路１５ａは、全てのゲート駆動信号Ｖｇｃｌを高レベル電圧とし、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0116】
また、具体的に、例えば、検出回路４８の通常の検出動作の完了後に、第１ゲート線駆動回路１５ａは、全てのゲート駆動信号Ｖｇｃｌを高レベル電圧とし、第２ゲート線駆動回路１５ｂは、ＲＳＴ３を高レベル電圧とする。この場合、ゲート駆動信号Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）を高レベル電圧とし、複数の第２ゲート線ＧＣＬ２に対応するＲＳＴ３を高レベル電圧としてもよい。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0117】
このように、所定フレームごと、検出回路４８のオンシーケンス、検出回路４８のオフシーケンスの何れか１つ又は複数のリフレッシュ期間Ｐｒｅｆを設けることで、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第３実施形態に係る検出装置１ｂの検出精度の低下を抑制することができる。
【0118】
（第４実施形態）
図２７は、第４実施形態に係る検出装置を示す平面図である。図２８は、第４実施形態に係る検出装置の構成例を示すブロック図である。図２９は、第４実施形態に係る検出装置を示す回路図である。図３０は、第４実施形態に係る検出装置の複数の部分検出領域を示す回路図である。図３１は、第４実施形態に係る検出装置の動作例を表すタイミング波形図である。図３２は、第４実施形態に係る検出装置の読み出し期間の動作例を表すタイミング波形図である。以下の説明では、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図２７は、第４実施形態に係る検出装置を示す平面図である。図２８は、第４実施形態に係る検出装置の構成例を示すブロック図である。図２９は、第４実施形態に係る検出装置を示す回路図である。図３０は、第４実施形態に係る検出装置の複数の部分検出領域を示す回路図である。図３１は、第４実施形態に係る検出装置の動作例を表すタイミング波形図である。図３２は、第４実施形態に係る検出装置の読み出し期間の動作例を表すタイミング波形図である。以下の説明では、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
【0119】
第４実施形態に係る検出装置１ｃは、図２７から図３０に示すように、上述した各実施形態の第２ゲート線駆動回路１５ｂに相当する構成部を有していない。また、図２７から図３０に示すように、上述した第３実施形態の第２リセット回路１７ａｂに相当する構成部を有していない。以下、第４実施形態に係る検出装置１ｃの動作例について、図３１及び図３２を参照して説明する。
【0120】
図３１に示すように、第４実施形態に係る検出装置１ｃは、上述した各実施形態と同様に、第１リセット期間Ｐｒｓｔ１、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１２３は、第１リセット期間Ｐｒｓｔ１、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、センサ電源電位ＶＤＤＳＮＳを光センサＰＤのアノードに供給する。制御回路１２２は、第２リセット信号ＲＳＴ２を「Ｈ」とした後にゲート線駆動回路１５ａにスタート信号ＳＴＶおよびクロック信号ＣＫを供給し、第１リセット期間Ｐｒｓｔ１が開始する。第１リセット期間Ｐｒｓｔ１において、制御回路１２２は、基準電位ＣＯＭをリセット回路１７に供給し、第２リセット信号ＲＳＴ２によって基準電位ＣＯＭを供給するための第３スイッチング素子Ｔｒ３をオンさせる。これにより各信号線ＳＧＬには基準電位ＣＯＭが供給される。
【0121】
第１リセット期間Ｐｒｓｔ１において、ゲート線駆動回路１５ａは、スタート信号ＳＴＶ、クロック信号ＣＫ及び第１リセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５ａは、ゲート駆動信号Ｖｇｃｌ（Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ））をゲート線ＧＣＬに順次供給する。各ゲート線ＧＣＬに、ゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）が順次供給され、複数の第１スイッチング素子Ｔｒ１は各行毎に順次導通され、基準電位ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。
【0122】
具体的に、ゲート線駆動回路１５ａは、期間Ｖ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６のいずれか１つ（例えば、選択信号ＡＳＷ１）を、信号線選択回路１６に供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが検出回路４８に電気的に接続される。この結果、第２スイッチング素子Ｔｒ２と検出回路４８との間の接続配線にも基準電位ＣＯＭが供給される。
【0123】
同様に、ゲート線駆動回路１５ａは、期間Ｖ（２）、…、Ｖ（Ｍ－１）、Ｖ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。
【0124】
これにより、第１リセット期間Ｐｒｓｔ１では、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準電位ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。なお、部分的にゲート線、および信号線ＳＧＬを選択することにより部分検出領域ＰＡＡのうち一部の容量素子Ｃａの容量をリセットすることも可能である。
【0125】
実効露光期間ＳＰｅｘ（１）、…、ＳＰｅｘ（Ｍ）では、各部分検出領域ＰＡＡで、光センサＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。
【0126】
読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１２２は、第２リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。
【0127】
読み出し期間Ｐｄｅｔでは、第１リセット期間Ｐｒｓｔ１と同様に、ゲート線駆動回路１５ａは、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）を順次供給する。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。
【0128】
同様に、ゲート線駆動回路１５ａは、行読み出し期間ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。すなわち、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）、ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）ごとに、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。各ゲート駆動信号Ｖｇｃｌが高レベル電圧となる期間ごとに、信号線選択回路１６は選択信号ＡＳＷに基づいて、順次信号線ＳＧＬを選択する。信号線選択回路１６は、信号線ＳＧＬごとに順次、１つの検出回路４８に電気的に接続する。これにより、読み出し期間Ｐｄｅｔで、検出装置１は、全ての部分検出領域ＰＡＡの検出信号Ｖｄｅｔを検出回路４８に出力することができる。
【0129】
本実施形態においても、行ごとにゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌが供給され、所定の行に属する複数の第１スイッチング素子Ｔｒが接続状態となる。具体的には、図３２に示すように、時刻ｔ１１に、ゲート線駆動回路１５ａは、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。行読み出し期間ＶＲ（１）は、時刻ｔ１１において、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧になるタイミングで開始される。
【0130】
具体的に、制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。
【0131】
図３２では、期間Ｔ１１、・・・、Ｔ１６の順に時分割で選択信号ＡＳＷ１、…、ＡＳＷ６が供給される。制御回路１２２は、選択信号ＡＳＷ６を低レベル電圧とし、最後の列の読み出しが終了する。これにより、行読み出し期間ＶＲ（１）が終了する。
【0132】
所定の行の読み出し期間（行読み出し期間ＶＲ（１））の完了後、かつ、所定の行の、次の行の読み出し期間（行読み出し期間ＶＲ（２））の開始前の時刻ｔ１２に、所定の行に属する複数の光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭが供給される。具体的に、制御回路１２２は、時刻ｔ１２で第２リセット信号ＲＳＴ２を高レベル電圧とする。これにより、複数の第３スイッチング素子Ｔｒ３がオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに基準電位ＣＯＭが供給される。
【0133】
その後、時刻ｔ１３で、ゲート線駆動回路１５ａは、ゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧とする。これにより、所定の行の複数の第１スイッチング素子Ｔｒが非接続状態となる。また、時刻ｔ１３で、制御回路１２２は、第２リセット信号ＲＳＴ２を低レベル電圧とする。これにより、１行目の読み出し期間Ｐｄｅｔが終了する。以下、時刻ｔ１２から時刻ｔ１３までの期間を、本実施形態における「第２リセット期間Ｐｒｓｔ２」と称する。
【0134】
なお、図３２では、ゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧になるタイミングと、第２リセット信号ＲＳＴ２が低レベル電圧になるタイミングとが時刻ｔ１３で一致している。ただしこれに限定されず、ゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧になったあと、所定の期間経過後に、第２リセット信号ＲＳＴ２を低レベル電圧としてもよい。
【0135】
その後、時刻ｔ１４に、ゲート線駆動回路１５は、２行目のゲート線ＧＣＬ（２）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（２）を供給する。以下、１行目と同様に、時刻ｔ１４から時刻ｔ１６で２行目の読み出し期間Ｐｄｅｔが実行される。この動作を、最終行（ゲート線ＧＣＬ（２５６））まで繰り返し走査することで、１フレームの検出を行うことができる。
【0136】
本実施形態においても、行読み出し期間ＶＲごとに第２リセット期間Ｐｒｓｔ２が設けられているので、所定の列（例えばＳＧＬ（１））の読み出し後、信号線ＳＧＬに電荷がチャージされた場合であっても、次の行での行読み出し期間ＶＲの前にリセットされるが、上述した各実施形態のように、行読み出し期間ＶＲごとに、第２リセット期間Ｐｒｓｔ２の前にリフレッシュ期間Ｐｒｅｆを設けることができない。したがって、上述した各実施形態の第２変形例と同様に、所定フレームごと、あるいは、検出回路４８のオンシーケンス又はオフシーケンスにリフレッシュ期間Ｐｒｅｆを設ける必要がある。
【0137】
図３３は、第４実施形態に係る検出装置のリフレッシュ動作タイミングの一例を示す図である。本実施形態に係る検出装置１ｃでは、上述した各実施形態の第２変形例と同様に、例えば、所定フレームごとに一括してリフレッシュ期間Ｐｒｅｆを設ける。また、上述した各実施形態の第２変形例と同様に、例えば、検出回路４８のオンシーケンス、つまり検出回路４８の通常の検出動作の開始前に、リフレッシュ期間Ｐｒｅｆを設ける。さらには、上述した各実施形態の第２変形例と同様に、例えば、検出回路４８のオフシーケンス、つまり検出回路４８の通常の検出動作の完了後に、リフレッシュ期間Ｐｒｅｆを設ける。
【0138】
具体的に、例えば、所定フレームごとに、電源回路１２３は、センサ電源電位ＶＤＤＳＮＳを１．５［Ｖ］のリフレッシュ電位とし、第１ゲート線駆動回路１５ａは、全てのゲート駆動信号Ｖｇｃｌを高レベル電圧とし、制御回路１２２は、ＲＳＴ２を高レベル電圧とする。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0139】
また、具体的に、例えば、検出回路４８の通常の検出動作の開始前に、電源回路１２３は、センサ電源電位ＶＤＤＳＮＳを１．５［Ｖ］のリフレッシュ電位とし、第１ゲート線駆動回路１５ａは、全てのゲート駆動信号Ｖｇｃｌを高レベル電圧とし、制御回路１２２は、ＲＳＴ２を高レベル電圧とする。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0140】
また、具体的に、例えば、検出回路４８の通常の検出動作の完了後に、電源回路１２３は、センサ電源電位ＶＤＤＳＮＳを１．５［Ｖ］のリフレッシュ電位とし、第１ゲート線駆動回路１５ａは、全てのゲート駆動信号Ｖｇｃｌを高レベル電圧とし、制御回路１２２は、ＲＳＴ２を高レベル電圧とする。これにより、光センサＰＤのカソード－アノード間が０．７５［Ｖ］の順バイアスとなるリフレッシュ期間Ｐｒｅｆを設けることができる。
【0141】
このように、第４実施形態では、所定フレームごと、検出回路４８のオンシーケンス、検出回路４８のオフシーケンスの何れか１つ又は複数のリフレッシュ期間Ｐｒｅｆを設けることで、光センサＰＤが形成される有機半導体層にバラツキが生じている場合でも、光センサＰＤ（ＯＰＤ）の特性を初期状態に戻すことができる。すなわち、第４実施形態に係る検出装置１ｃの検出精度の低下を抑制することができる。
【0142】
なお、上述した各実施形態において、リフレッシュ期間には検出を行っていないため、第１光源６１及び第２光源６２を消灯し、通常の検出動作を行っている期間のみ第１光源６１及び第２光源６２を点灯する態様であっても良い。
【0143】
また、上述した実施形態は、各構成要素を適宜組み合わせることが可能である。また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0144】
１，１ａ，１ｂ，１ｃ 検出装置
１０ センサ部
１１ 検出制御部
１５ ゲート線駆動回路
１５ａ 第１ゲート線駆動回路
１５ｂ 第２ゲート線駆動回路
１６ 信号線選択回路
１７，１７ａ リセット回路
１７ａａ 第１リセット回路
１７ａｂ 第２リセット回路
２１ センサ基材
４０，４０ａ 検出部
４８，４８ａ 検出回路
６１ 第１光源
６２ 第２光源
１２２ 制御回路
１２３ 電源回路
ＡＡ 検出領域
ＧＡ 周辺領域
ＧＣＬ ゲート線
ＧＣＬ１ 第１ゲート線
ＧＣＬ２ 第２ゲート線
ＰＤ 光センサ
ＳＧＬ 信号線
Ｔｒ１ 第１スイッチング素子
Ｔｒ２ 第２スイッチング素子
Ｔｒ３ 第３スイッチング素子
Ｔｒ４ 第４スイッチング素子
Ｔｒ５ 第５スイッチング素子
Ｖｇｃｌ ゲート駆動信号
１０ センサ部
１１ 検出制御部
１５ ゲート線駆動回路
１５ａ 第１ゲート線駆動回路
１５ｂ 第２ゲート線駆動回路
１６ 信号線選択回路
１７，１７ａ リセット回路
１７ａａ 第１リセット回路
１７ａｂ 第２リセット回路
２１ センサ基材
４０，４０ａ 検出部
４８，４８ａ 検出回路
６１ 第１光源
６２ 第２光源
１２２ 制御回路
１２３ 電源回路
ＡＡ 検出領域
ＧＡ 周辺領域
ＧＣＬ ゲート線
ＧＣＬ１ 第１ゲート線
ＧＣＬ２ 第２ゲート線
ＰＤ 光センサ
ＳＧＬ 信号線
Ｔｒ１ 第１スイッチング素子
Ｔｒ２ 第２スイッチング素子
Ｔｒ３ 第３スイッチング素子
Ｔｒ４ 第４スイッチング素子
Ｔｒ５ 第５スイッチング素子
Ｖｇｃｌ ゲート駆動信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】