特許 7577140 半導体装置および半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-24

(45)【発行日】2024-11-01

(54)【発明の名称】半導体装置および半導体モジュール

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241025BHJP

   H01L 29/12 20060101ALI20241025BHJP

   H01L 29/06 20060101ALI20241025BHJP

   H01L 21/336 20060101ALI20241025BHJP

   H01L 29/739 20060101ALI20241025BHJP

【ＦＩ】

H01L29/78 652N

H01L29/78 652T

H01L29/78 653A

H01L29/78 652P

H01L29/06 301G

H01L29/06 301V

H01L29/78 658J

H01L29/78 655F

H01L29/78 652Q

【請求項の数】 9

(21)【出願番号】P 2022576249

(86)(22)【出願日】2021-01-19

(86)【国際出願番号】 JP2021001636

(87)【国際公開番号】W WO2022157823

(87)【国際公開日】2022-07-28

【審査請求日】2022-12-22

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】中野 誠也

【審査官】恩田 和彦

(56)【参考文献】

【文献】国際公開第２０２０／１７０８１３（ＷＯ，Ａ１）

【文献】特表２００８－５１８４４５（ＪＰ，Ａ）

【文献】特開２０１９－０９１７３１（ＪＰ，Ａ）

【文献】特開２０２０－０１３９２３（ＪＰ，Ａ）

【文献】国際公開第２０１８／０７８７９９（ＷＯ，Ａ１）

【文献】国際公開第２０１９／２０８７５５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７３９

(57)【特許請求の範囲】

【請求項1】

半導体素子が設けられたセル部と、平面視において前記セル部の周囲に設けられた終端部とを有する半導体基板と、
前記半導体基板上に設けられた第１電極と、
前記第１電極上の前記セル部に相当する位置に設けられた第２電極と、
前記第１電極上の前記セル部および前記終端部に相当する位置に設けられた層間膜と、
前記層間膜上の前記セル部および前記終端部に相当する位置に設けられた保護膜と、
を備え、
前記第２電極は、前記層間膜に隣接して設けられている、半導体装置。

【請求項2】

前記層間膜は、前記セル部に相当する位置から前記終端部に相当する位置に渡って設けられている、請求項１に記載の半導体装置。

【請求項3】

前記層間膜は、前記セル部のみに相当する位置に設けられた第１層間膜と、前記セル部に相当する位置から前記終端部に相当する位置に渡って設けられた第２層間膜とを含み、
前記第１層間膜と前記第２層間膜との間には離間部が設けられている、請求項１に記載の半導体装置。

【請求項4】

前記保護膜は、前記第２層間膜上から前記第１電極上の前記離間部に渡って設けられている、請求項３に記載の半導体装置。

【請求項5】

前記保護膜は、前記第２層間膜上に設けられた第１保護膜と、前記第１電極上の前記離間部に設けられた第２保護膜とを含み、
前記第１保護膜と前記第２保護膜とは離間している、請求項３に記載の半導体装置。

【請求項6】

前記層間膜および前記保護膜は、平面視において前記第２電極に隣接しかつ交互に配置されている、請求項１に記載の半導体装置。

【請求項7】

前記層間膜は、前記保護膜よりも膜厚が薄い、請求項１から６のいずれか１項に記載の半導体装置。

【請求項8】

前記半導体素子は、トレンチゲート構造を有する、請求項１から７のいずれか１項に記載の半導体装置。

【請求項9】

モジュール基板と、
前記モジュール基板上に加圧接合された請求項１から８のいずれか１項に記載の半導体装置と、
前記半導体装置を封止したモールド樹脂と、
を備える、半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および当該半導体装置を備える半導体モジュールに関する。

【背景技術】

【0002】

従来、表面電極上に終端部を保護するための保護膜を設け、当該保護膜をマスクとして用いることによってめっき電極を形成した半導体装置が開示されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００５－１９８３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示されている半導体装置は、保護膜の表面が最上部に位置している。従って、当該半導体装置をモジュール基板上に加圧接合する際に半導体装置の上方から加圧すると、保護膜に応力が集中して保護膜下の内部構造にダメージが生じ、半導体装置の特性変動が発生するという問題がある。

【0005】

本開示は、このような問題を解決するためになされたものであり、上方からの加圧に起因する特性変動を抑制することが可能な半導体装置および半導体モジュールを提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示による半導体装置は、半導体素子が設けられたセル部と、平面視においてセル部の周囲に設けられた終端部とを有する半導体基板と、半導体基板上に設けられた第１電極と、第１電極上のセル部に相当する位置に設けられた第２電極と、第１電極上のセル部および終端部に相当する位置に設けられた層間膜と、層間膜上のセル部および終端部に相当する位置に設けられた保護膜とを備え、第２電極は、層間膜に隣接して設けられている。

【発明の効果】

【0007】

本開示によると、上方からの加圧に起因する特性変動を抑制することが可能となる。

【0008】

本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

【図面の簡単な説明】

【0009】

【図1】実施の形態１による半導体装置の構成を示す断面図である。

【図2】実施の形態２による半導体装置の構成を示す断面図である。

【図3】実施の形態３による半導体装置の構成を示す断面図である。

【図4】実施の形態４による半導体装置の構成を示す平面図である。

【図5】実施の形態５による半導体モジュールの構成を示す断面図である。

【発明を実施するための形態】

【0010】

＜実施の形態１＞
図１は、実施の形態１による半導体装置の構成を示す断面図である。なお、図１では、半導体装置の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構成を示している。

【0011】

半導体基板１は、半導体素子であるＭＯＳＦＥＴが設けられたセル部３２と、平面視においてセル部３２の周囲に設けられた終端部３１とを有している。半導体基板１は、例えば、シリコンまたは炭化珪素などで構成されている。

【0012】

半導体基板１のセル部３２には、Ｎ型半導体領域６と、Ｐ型半導体領域７と、Ｎ＋型半導体領域８と、裏面側半導体領域９とが形成されている。また、半導体基板１の表面からＮ＋型半導体領域８およびＰ型半導体領域７を貫通してＮ型半導体領域６に達するようにトレンチゲート１０が形成されている。すなわち、半導体素子は、トレンチゲート構造を有する。

【0013】

半導体基板１のセル部３２の表面であってＮ＋型半導体領域８の一部とトレンチゲート１０を覆うように酸化膜１１が形成されている。

【0014】

半導体基板１の表面には表面電極２（第１電極）が設けられ、半導体基板１の裏面には裏面電極３が設けられている。表面電極２は、例えば、ＡｌＳｉなどで構成されている。図１に示すように半導体素子がＭＯＳＦＥＴである場合、表面電極２はソース電極として機能し、裏面電極３はドレイン電極として機能する。

【0015】

半導体基板１の終端部３１には、Ｐ＋型ガードリング領域１２が形成されている。Ｐ＋型ガードリング領域１２は、Ｐ型半導体領域７よりも深くなるように形成されている。終端部３１とセル部３２との境界は、Ｐ型半導体領域７とＰ＋型ガードリング領域１２とが接する位置である。

【0016】

半導体基板１の終端部３１の表面であってＰ＋型ガードリング領域１２を覆うように絶縁膜１３が形成されている。

【0017】

層間膜４は、表面電極２上のセル部３２に相当する位置から終端部３１に相当する位置に渡って設けられている。換言すれば、層間膜４は、終端部３１からセル部３２に渡って設けられている。また、層間膜４の張出し部は、電極２２を形成するための開口領域を形成している。ここで、層間膜４の張出し部とは、層間膜４のうち保護膜５で覆われていない部分（保護膜５から張出している部分）のことをいう。層間膜４は、保護膜５および電極２２よりも膜厚が薄い。

【0018】

電極２２（第２電極）は、表面電極２上のセル部３２に相当する位置であって、層間膜４に隣接して設けられている。電極２２は、層間膜４をマスクとして用いることによって、層間膜４の開口領域に形成されている。電極２２を形成する際に層間膜４をマスクとして用いることによって、製造プロセスの工程を削減することができる。

【0019】

保護膜５は、層間膜４上の終端部３１およびセル部３２に相当する位置に設けられている。換言すれば、保護膜５は、終端部３１からセル部３２に渡って設けられている。保護膜５は、例えば、ポリイミドなどで構成されている。保護膜５は、セル部３２におけるトレンチゲート１０および酸化膜１１の直上には設けられていない。

【0020】

なお、図１では、半導体素子がＭＯＳＦＥＴである場合における半導体装置を示しているが、半導体素子はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。半導体素子がＩＧＢＴである場合、表面電極２はエミッタ電極として機能し、裏面電極３はドレイン電極として機能し、Ｎ＋型半導体領域８に代えてＰ＋型半導体領域となる。

【0021】

上記では、層間膜４の張出し部で電極２２を形成するための開口領域を形成しているが、当該張り出し部は保護膜５よりも膜厚が薄いことを条件として別材料の膜（層間膜４とは異なる膜）に変更してもよい。

【0022】

図１では、終端部３１の構造として周知のガードリング構造を例示しているが、終端部３１が層間膜４および保護膜５を有していればガードリング構造以外の構造であってもよい。また、終端部３１とセル部３２との間にゲート配線等の配線部を設けてもよい。

【0023】

上記のように構成した半導体装置は、半導体装置の上方から加圧されて保護膜５が応力を受けても、表面電極２を介してセル部３２に形成されたトレンチゲート１０および酸化膜１１まで伝達する応力成分を、従来よりも低減することができる。従って、上方からの加圧に起因するゲート不良および耐圧不良などの特性変動を抑制することができる。

【0024】

周知のとおり、層間膜４および保護膜５は、終端部３１における応力緩和および電気的保護を目的として設けられている。上記のように構成した半導体装置は、終端部３１を保護するために設けられた層間膜４および保護膜５をセル部３２に延伸して設けることによって、製造工程を追加することなく上記効果を得ることができる。

【0025】

＜実施の形態２＞
図２は、実施の形態２による半導体装置の構成を示す断面図である。図２に示すように、実施の形態２では、層間膜４１と層間膜４２とが離間して設けられていることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは詳細な説明は省略する。

【0026】

層間膜４１（第２層間膜）は、表面電極２上のセル部３２に相当する位置から終端部３１に相当する位置に渡って設けられている。層間膜４２（第１層間膜）は、表面電極２上のセル部３２のみに相当する位置に設けられている。層間膜４２は、電極２２を形成するための開口領域を形成している。層間膜４１，４２は、保護膜５よりも膜厚が薄い。

【0027】

層間膜４１と層間膜４２との間には離間部が設けられている。保護膜５は、層間膜４１上から層間膜４１と層間膜４２との間の離間部に渡って設けられている。具体的には、保護膜５は、層間膜４１と層間膜４２との間の離間部に電極２２が形成されないように、当該離間部を充填するように設けられている。

【0028】

なお、層間膜４１，４２は同一材料で形成してもよいが、保護膜５よりも膜厚が薄いことを条件として層間膜４２を別材料の膜（層間膜４１とは異なる膜）に変更してもよい。

【0029】

層間膜４１，４２にガラスコートを用いる場合、層間膜４１，４２をプラズマＣＶＤ（Chemical Vapor Deposition）によって成膜すると、層間膜４１，４２の中に多数の水素イオンが存在するため、層間膜４１，４２から表面電極２を経由して酸化膜１１に水素イオンが移動する。これにより、界面電荷密度Ｑｓｓが増加し、ゲート閾値電圧などの特性が変動する可能性がある。これについて、実施の形態２による半導体装置は、層間膜４１，４２が表面電極２上を被覆する面積を減らしているため、特性変動を低減することができる。また、実施の形態１と同様の効果も得られる。

【0030】

＜実施の形態３＞
図３は、実施の形態３による半導体装置の構成を示す断面図である。図３に示すように、実施の形態３では、保護膜５１と保護膜５２とが離間して設けられていることを特徴としている。その他の構成は、実施の形態２と同様であるため、ここでは詳細な説明を省略する。

【0031】

保護膜５１（第１保護膜）は、層間膜４１上に設けられている。保護膜５２（第２保護膜）は、表面電極２上であって層間膜４１と層間膜４２との間には離間部に設けられている。具体的には、保護膜５２は、層間膜４１と層間膜４２との間の離間部に電極２２が形成されないように、当該離間部を充填するように設けられている。保護膜５１と保護膜５２とは離間している。

【0032】

なお、保護膜５１，５２は同一材料で形成してもよいが、保護膜５２を別材料の膜（保護膜５１とは異なる膜）に変更してもよい。また、層間膜４１と層間膜４２との間の離間部に電極２２が形成されても問題ない場合は、保護膜５２を設けなくてもよい。

【0033】

実施の形態３による半導体装置は、保護膜５１と保護膜５２とを離間して設けている。従って、保護膜５１と保護膜５２との間に保護膜５１，５２が変形する余地が生じるため、半導体装置の上方から加圧されて保護膜５１，５２が応力を受けても当該応力を緩和しやすくなり、実施の形態２によりも効果的にゲート不良および耐圧不良などの特性変動を抑制することができる。

【0034】

＜実施の形態４＞
図４は、実施の形態４による半導体装置の構成を示す平面図である。

【0035】

図４に示すように、実施の形態４では、実施の形態１～３のいずれかの構造（図１～３参照）が形成された領域６１と、従来構造が形成された領域６２とが交互に配置されている。ここで、従来構造とは、例えば特許文献１に開示されている半導体装置のように、電極（本開示の電極２２の相当）を形成するために保護膜をマスクとして用いる構造のことをいう。

【0036】

領域６１において、実施の形態１で説明した層間膜４（図１参照）、または実施の形態２，３で説明した層間膜４２（図２，３参照）は、電極２２に隣接している。また、領域６２において、保護膜５は電極２２に隣接している。そして、層間膜４，４２と保護膜５とは交互に配置されている。

【0037】

上記のような構成とすることによって、実施の形態２，３よりも特性変動を抑制することができる。

【0038】

＜実施の形態５＞
図５は、実施の形態５による半導体モジュールの構成を示す断面図である。

【0039】

半導体モジュールは、モジュール基板７１と、半導体装置７２と、リード部材７４，７６と、モールド樹脂７７とを備えている。半導体装置７２は、実施の形態１～４で説明したいずれかの半導体装置に相当する。半導体装置７２は、加圧接合によって、はんだ等の接合材料７３を介してモジュール基板７１上に実装されている。リード部材７４は、はんだ等の接合材料７５を介して電極２２と電気的に接続されている。リード部材７６は、モジュール基板７１と電気的に接続されている。モールド樹脂７７は、リード部材７４，７６の一部が突出するように半導体装置７２を封止している。

【0040】

上記のような構成とすることによって、半導体モジュールにおけるゲート不良および耐圧不良などの特性変動を抑制することができる。

【0041】

なお、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

【0042】

本開示は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、限定的なものではない。例示されていない無数の変形例が想定され得るものと解される。

【符号の説明】

【0043】

１ 半導体基板、２ 表面電極、３ 裏面電極、４ 層間膜、５ 保護膜、６ Ｎ型半導体領域、７ Ｐ型半導体領域、８ Ｎ＋型半導体領域、９ 裏面側半導体領域、１０ トレンチゲート、１１ 酸化膜、１２ Ｐ＋型ガードリング領域、１３ 絶縁膜、２２ 電極、３１ 終端部、３２ セル部、４１，４２ 層間膜、５１，５２ 保護膜、６１，６２ 領域、７１ モジュール基板、７２ 半導体装置、７３ 接合材料、７４ リード部材、７５ 接合材料、７６ リード部材、７７ モールド樹脂。

【図1】

【図2】

【図3】

【図4】

【図5】