特許 7577525 モータドライバ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-25

(45)【発行日】2024-11-05

(54)【発明の名称】モータドライバ装置

(51)【国際特許分類】

   H02P 27/08 20060101AFI20241028BHJP

   H02P 6/08 20160101ALI20241028BHJP

   H02M 7/48 20070101ALI20241028BHJP

【ＦＩ】

H02P27/08

H02P6/08

H02M7/48 F

【請求項の数】 10

(21)【出願番号】P 2020206438

(22)【出願日】2020-12-14

(65)【公開番号】P2022093787

(43)【公開日】2022-06-24

【審査請求日】2023-11-17

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】谷口 公貴

(72)【発明者】

【氏名】橋本 明

【審査官】若林 治男

(56)【参考文献】

【文献】特開２００１－０３７２７９（ＪＰ，Ａ）

【文献】特開２００１－０８６７９３（ＪＰ，Ａ）

【文献】特開２０１２－２０５３７０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｐ ２７／０８

Ｈ０２Ｐ ６／０８

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

Ｕ相、Ｖ相及びＷ相のコイルを有する三相モータを二相変調にて駆動するモータドライバ装置であって、
前記三相モータのロータの位置検出信号に基づいて前記ロータの位置を特定し、特定位置に応じたデジタルの制御信号を出力する制御信号生成部と、
複数の抵抗の直列回路から成る抵抗ラダー部を有し、前記制御信号に基づき、前記抵抗ラダー部を用いて、Ｕ相、Ｖ相及びＷ相の内、２つの相のコイルに供給すべき相電圧を表すアナログの第１及び第２指令相電圧を生成するＤＡコンバータと、
周期的に変動する電圧値を持つアナログの周期電圧を生成する周期電圧生成部と、
前記第１指令相電圧と前記周期電圧を比較することで第１ＰＷＭ信号を生成する第１比較部と、
前記第２指令相電圧と前記周期電圧を比較することで第２ＰＷＭ信号を生成する第２比較部と、
前記位置検出信号に基づいて、Ｕ相、Ｖ相及びＷ相の内の何れか２つの相である第１及び第２スイッチング駆動相に対して夫々前記第１及び第２ＰＷＭ信号を割り当てることにより前記二相変調を実現するロジック回路と、を備え、
前記二相変調にて前記ロータが回転しているとき、第１期間、第２期間、第３期間、第４期間、第５期間、第６期間が、この順番で繰り返し訪れ、
前記第１指令相電圧は、前記第１期間及び前記第２期間においてＵ相のコイルに供給すべき相電圧を表し、前記第３期間及び前記第４期間においてＶ相のコイルに供給すべき相電圧を表し、前記第５期間及び前記第６期間においてＷ相のコイルに供給すべき相電圧を表し、
前記第２指令相電圧は、前記第２期間及び前記第３期間においてＷ相のコイルに供給すべき相電圧を表し、前記第４期間及び前記第５期間においてＵ相のコイルに供給すべき相電圧を表し、前記第６期間及び前記第１期間においてＶ相のコイルに供給すべき相電圧を表す
、モータドライバ装置。

【請求項2】

前記直列回路に対し所定の直流電圧が印加されることで前記抵抗ラダー部における複数のノードにおいて複数の電圧が生じ、
前記ＤＡコンバータは、前記複数のノードに接続される第１スイッチ回路及び前記複数のノードに接続される第２スイッチ回路を有し、
前記第１スイッチ回路は、前記制御信号に基づいて前記複数の電圧の何れかを選択することにより前記第１指令相電圧を生成し、前記第２スイッチ回路は、前記制御信号に基づいて前記複数の電圧の何れかを選択することにより前記第２指令相電圧を生成する
、請求項１に記載のモータドライバ装置。

【請求項3】

出力段回路を更に備え、
前記ロジック回路は、前記位置検出信号に基づいて、前記第１及び第２スイッチング駆動相に対して夫々前記第１及び第２ＰＷＭ信号を割り当てるとともに、残りの１つの相であるスイッチング停止相に対して固定信号を割り当て、
前記出力段回路は、前記ロジック回路の割り当て結果に基づく前記ロジック回路からの出力信号に従い、前記第１及び第２スイッチング駆動相のコイルに対して前記第１及び第２ＰＷＭ信号に基づく第１及び第２スイッチング電圧を供給するとともに、前記スイッチング停止相のコイルに対して固定電圧を供給する
、請求項１又は２に記載のモータドライバ装置。

【請求項4】

前記ロジック回路は、
前記第１期間においてはＵ相及びＶ相を夫々前記第１及び第２スイッチング駆動相に設定し、
前記第２期間においてはＵ相及びＷ相を夫々前記第１及び第２スイッチング駆動相に設定し、
前記第３期間においてはＶ相及びＷ相を夫々前記第１及び第２スイッチング駆動相に設定し、
前記第４期間においてはＶ相及びＵ相を夫々前記第１及び第２スイッチング駆動相に設定し、
前記第５期間においてはＷ相及びＵ相を夫々前記第１及び第２スイッチング駆動相に設定し、
前記第６期間においてはＷ相及びＶ相を夫々前記第１及び第２スイッチング駆動相に設定する
、請求項１～３の何れかに記載のモータドライバ装置。

【請求項5】

前記位置検出信号は第１～第３検出信号から成り、前記第１～第３検出信号により前記ロータの位置を表す前記ロータの位相が電気角６０°刻みで特定され、
前記第１～第６期間は、夫々に、前記ロータの位相が電気角で１２０°変化する分の長さを有し、
前記ロジック回路は、前記第１～第３検出信号に基づき、前記ロータの位相が電気角１２０°分変化するごとに信号レベルが変化する内部信号を生成し、前記内部信号の信号レベル変化を契機に前記第１及び第２ＰＷＭ信号の割り当ての対象となる相をＵ相、Ｖ相及びＷ相の中で切り替え、前記割り当ての対象となる相を前記第１～第３検出信号に基づき決定する
、請求項１～４の何れかに記載のモータドライバ装置。

【請求項6】

当該モータドライバ装置において進角制御を実行可能であり、
前記ロジック回路は、前記第１～第３検出信号と前記内部信号との間に進角値分の位相差を設けることで前記進角制御を実現する
、請求項５に記載のモータドライバ装置。

【請求項7】

前記第１～第３検出信号の夫々は二値化信号である
、請求項５又は６に記載のモータドライバ装置。

【請求項8】

電源電圧が入力され、前記アナログの周期電圧の振幅を決定する信号を前記周期電圧生成部に出力する基準電圧生成部を更に備える
、請求項２に記載のモータドライバ装置。

【請求項9】

前記基準電圧生成部は、前記抵抗ラダー部に印加する前記所定の直流電圧を出力する
、請求項８に記載のモータドライバ装置。

【請求項10】

前記基準電圧生成部は、第１直流電圧と前記第１直流電圧よりも低い第２直流電圧を出力し、前記所定の直流電圧は、前記第１直流電圧及び前記第２直流電圧間の差である
、請求項９に記載のモータドライバ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、モータドライバ装置に関する。

【背景技術】

【0002】

図２１に、関連技術に係り、パルス幅変調（ＰＷＭ）を用いて三相モータを駆動するモータ駆動システムの構成を示す。モータ１００１は、三相ブラシレスモータであり、Ｕ相、Ｖ相、Ｗ相のコイル１００２ｕ、１００２ｖ及び１００２ｗを有するステータと、永久磁石から成るロータ（不図示）と、を備える。モータ１００１には、ロータの位置（磁極位置）を検出するための位置検出器１００４が設置されている。位置検出器１００４は、３つのホール素子を備え、ロータの位置（ロータの位相）を電気角６０°刻みで検出する。図２１のドライバＩＣ１０１０は、駆動制御回路１０２０、プリドライバ１０３０及びインバータ回路１０４０を備える。インバータ回路１０４０は三相分のハーフブリッジ回路を備える。

【0003】

駆動制御回路１０２０は、位置検出器１００４における３つのホール素子の検出結果を示す検出信号ＨＡＬＬ＿ｕ’、ＨＡＬＬ＿ｖ’及びＨＡＬＬ＿ｗ’に基づいて、三相のハーフブリッジ回路に対する駆動信号ＤＲＶｕ’、ＤＲＶｖ’及びＤＲＶｗ’を生成する。プリドライバ１０３０は、駆動信号ＤＲＶｕ’、ＤＲＶｖ’及びＤＲＶｗ’に基づいて三相のハーフブリッジ回路をスイッチング駆動することにより、直流の電源電圧ＶＰＷＲ’をパルス幅変調した電圧をコイル１００２ｕ、１００２ｖ及び１００２ｗに供給し、これによってモータ１００１を回転駆動させる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００１－３７２７８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

図２２に駆動制御回路１０２０の構成例を示す。ＤＡコンバータ１０２４は、検出信号ＨＡＬＬ＿ｕ’、ＨＡＬＬ＿ｖ’又はＨＡＬＬ＿ｗ’に基づいて生成されたデジタルの制御信号ＣＮＴ’を受け、制御信号ＣＮＴ’をアナログ電圧に変換することでＵ相、Ｖ相、Ｗ相のコイルに供給すべき３つの指令相電圧を生成及び出力する。ＤＡコンバータ１０２４は、複数の抵抗の直列回路から成る抵抗ラダー部１２４０と、制御信号ＣＮＴ’に基づき各タイミングにおいて抵抗ラダー部１２４０における何れかのノードの電圧を抽出することにより３つの指令相電圧を生成するスイッチ回路１２４１～１２４３と、を備える。コンパレータ１０２５＿１、１０２５＿２及び１０２５＿３から成る比較ブロックは、３つの指令相電圧の夫々を三角波電圧と比較する。ロジック回路１０２６は、必要に応じ検出信号ＨＡＬＬ＿ｕ’、ＨＡＬＬ＿ｖ’及びＨＡＬＬ＿ｗ’を参照しつつ、比較ブロックの比較結果に基づき、駆動信号ＤＲＶｕ’、ＤＲＶｖ’及びＤＲＶｗ’を生成する。

【0006】

駆動制御回路１０２０を用い、モータ１００１を二相変調にて駆動することも可能である。二相変調では、常に、Ｕ相、Ｖ相及びＷ相の内、２相分のハーフブリッジ回路だけが所定のＰＷＭ周波数にてスイッチングされ、残り１相分のハーフブリッジ回路の出力はローレベル又はハイレベルに固定される。

【0007】

二相変調を用いる場合、図２２の駆動制御回路１０２０の構成には無駄があると言え、回路規模縮小の観点から改善の余地がある。この理由については後述の説明から明らかとなる。

【0008】

本開示は、回路規模縮小に寄与するモータドライバ装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本開示に係るモータドライバ装置は、Ｕ相、Ｖ相及びＷ相のコイルを有する三相モータを二相変調にて駆動するモータドライバ装置であって、前記三相モータのロータの位置検出信号に基づいて前記ロータの位置を特定し、特定位置に応じたデジタルの制御信号を出力する制御信号生成部と、複数の抵抗の直列回路から成る抵抗ラダー部を有し、前記制御信号に基づき、前記抵抗ラダー部を用いて、Ｕ相、Ｖ相及びＷ相の内、２つの相のコイルに供給すべき相電圧を表すアナログの第１及び第２指令相電圧を生成するＤＡコンバータと、周期的に変動する電圧値を持つアナログの周期電圧を生成する周期電圧生成部と、前記第１指令相電圧と前記周期電圧を比較することで第１ＰＷＭ信号を生成する第１比較部と、前記第２指令相電圧と前記周期電圧を比較することで第２ＰＷＭ信号を生成する第２比較部と、前記位置検出信号に基づいて、前記第１及び第２ＰＷＭ信号を、Ｕ相、Ｖ相及びＷ相の内、何れか２つの相に割り当てることにより前記二相変調を実現するロジック回路と、を備えた構成（第１の構成）である。

【0010】

上記第１の構成に係るモータドライバ装置において、前記直列回路に対し所定の直流電圧が印加されることで前記抵抗ラダー部における複数のノードにおいて複数の電圧が生じ、前記ＤＡコンバータは、前記複数のノードに接続される第１スイッチ回路及び前記複数のノードに接続される第２スイッチ回路を有し、前記第１スイッチ回路は、前記制御信号に基づいて前記複数の電圧の何れかを選択することにより前記第１指令相電圧を生成し、前記第２スイッチ回路は、前記制御信号に基づいて前記複数の電圧の何れかを選択することにより前記第２指令相電圧を生成する構成（第２の構成）であっても良い。

【0011】

上記第１又は第２の構成に係るモータドライバ装置において、出力段回路を更に備え、前記ロジック回路は、前記位置検出信号に基づいて、Ｕ相、Ｖ相及びＷ相の内の何れか２つの相である第１及び第２スイッチング駆動相に対して夫々前記第１及び第２ＰＷＭ信号を割り当てるとともに、残りの１つの相であるスイッチング停止相に対して固定信号を割り当て、前記出力段回路は、前記ロジック回路の割り当て結果に基づく前記ロジック回路からの出力信号に従い、前記第１及び第２スイッチング駆動相のコイルに対して前記第１及び第２ＰＷＭ信号に基づく第１及び第２スイッチング電圧を供給するとともに、前記スイッチング停止相のコイルに対して固定電圧を供給する構成（第３の構成）であっても良い。

【0012】

上記第３の構成に係るモータドライバ装置において、前記二相変調にて前記ロータが回転しているとき、第１期間、第２期間、第３期間、第４期間、第５期間、第６期間が、この順番で繰り返し訪れ、前記第１指令相電圧は、前記第１期間及び前記第２期間においてＵ相のコイルに供給すべき相電圧を表し、前記第３期間及び前記第４期間においてＶ相のコイルに供給すべき相電圧を表し、前記第５期間及び前記第６期間においてＷ相のコイルに供給すべき相電圧を表し、前記第２指令相電圧は、前記第２期間及び前記第３期間においてＷ相のコイルに供給すべき相電圧を表し、前記第４期間及び前記第５期間においてＵ相のコイルに供給すべき相電圧を表し、前記第６期間及び前記第１期間においてＶ相のコイルに供給すべき相電圧を表し、前記ロジック回路は、前記第１期間においてはＵ相及びＶ相を夫々前記第１及び第２スイッチング駆動相に設定し、前記第２期間においてはＵ相及びＷ相を夫々前記第１及び第２スイッチング駆動相に設定し、前記第３期間においてはＶ相及びＷ相を夫々前記第１及び第２スイッチング駆動相に設定し、前記第４期間においてはＶ相及びＵ相を夫々前記第１及び第２スイッチング駆動相に設定し、前記第５期間においてはＷ相及びＵ相を夫々前記第１及び第２スイッチング駆動相に設定し、前記第６期間においてはＷ相及びＶ相を夫々前記第１及び第２スイッチング駆動相に設定する構成（第４の構成）であっても良い。

【0013】

上記第４の構成に係るモータドライバ装置において、前記位置検出信号は第１～第３検出信号から成り、前記第１～第３検出信号により前記ロータの位置を表す前記ロータの位相が電気角６０°刻みで特定され、前記第１～第６期間は、夫々に、前記ロータの位相が電気角で１２０°変化する分の長さを有し、前記ロジック回路は、前記第１～第３検出信号に基づき、前記ロータの位相が電気角１２０°分変化するごとに信号レベルが変化する内部信号を生成し、前記内部信号の信号レベル変化を契機に前記第１及び第２ＰＷＭ信号の割り当ての対象となる相をＵ相、Ｖ相及びＷ相の中で切り替え、前記割り当ての対象となる相を前記第１～第３検出信号に基づき決定する構成（第５の構成）であっても良い。

【0014】

上記第５の構成に係るモータドライバ装置において、進角制御を実行可能であり、前記ロジック回路は、前記第１～第３検出信号と前記内部信号との間に進角値分の位相差を設けることで前記進角制御を実現する構成（第６の構成）であっても良い。

【0015】

上記第５又は第６の構成に係るモータドライバ装置において、前記第１～第３検出信号の夫々は二値化信号である構成（第７の構成）であっても良い。

【0016】

上記第２の構成に係るモータドライバ装置において、電源電圧が入力され、前記アナログの周期電圧の振幅を決定する信号を前記周期電圧生成部に出力する基準電圧生成部を更に備える構成（第８の構成）であっても良い。

【0017】

上記第８の構成に係るモータドライバ装置において、前記基準電圧生成部は、前記抵抗ラダー部に印加する前記所定の直流電圧を出力する構成（第９の構成）であっても良い。

【0018】

上記第９の構成に係るモータドライバ装置において、前記基準電圧生成部は、第１直流電圧と前記第１直流電圧よりも低い第２直流電圧を出力し、前記所定の直流電圧は、前記第１直流電圧及び前記第２直流電圧間の差である構成（第１０の構成）であっても良い。

【発明の効果】

【0019】

本開示によれば、回路規模縮小に寄与するモータドライバ装置を提供することが可能となる。

【図面の簡単な説明】

【0020】

【図1】本開示の実施形態に係るモータの構造の模式図である。

【図2】本開示の実施形態に係り、ロータの磁極と３つの位置検出ユニットとの関係を示す図である。

【図3】本開示の実施形態に係り、３つの位置検出ユニットの出力信号をロータの位置（位相）との関係を示す図である。

【図4】本開示の実施形態に係るモータ駆動システムの構成図である。

【図5】本開示の実施形態に係るドライバＩＣの外観斜視図である。

【図6】本開示の実施形態に係り、二相変調が行われる際のＵ相、Ｖ相及びＷ相の相電圧の波形図である。

【図7】本開示の実施形態に係り、二相変調が行われる際の３つの相間電圧の波形図である。

【図8】本開示の実施形態に係り、二相変調が行われる際の各目標相電圧の波形図である。

【図9】本開示の実施形態に係る駆動制御回路の構成図である。

【図10】図９の周期電圧生成部により生成される周期電圧の波形図である。

【図11】本開示の実施形態に係り、ＤＡコンバータから出力される２つの指令相電圧の波形図である。

【図12】本開示の実施形態に係り、Ｕ相、Ｖ相及びＷ相の目標相電圧と２つの指令相電圧との関係を示す図である。

【図13】本開示の実施形態に係り、２つの指令相電圧をパルス幅変調することで得られる２つのＰＷＭ信号の波形図である。

【図14】本開示の実施形態に係り、図９の駆動制御回路により生成されるＵ相、Ｖ相及びＷ相の駆動信号の波形図である。

【図15】本開示の実施形態に係り、２つのＰＷＭ信号とＵ相、Ｖ相及びＷ相の駆動信号との関係を示す図である。

【図16】本開示の実施形態に係るＤＡコンバータの内部構成図である。

【図17】図１６の抵抗ラダー部で生じる複数の電圧を説明するための図である。

【図18】本開示の実施形態に属する第１実施例に係り、駆動信号生成部の回路図である。

【図19】本開示の実施形態に属する第１実施例に係り、駆動信号生成部の動作に関わるタイミングチャートである。

【図20】本開示の実施形態に属する第２実施例に係り、駆動信号生成部の動作に関わるタイミングチャートである。

【図21】関連技術に係るモータ駆動システムの構成図である。

【図22】関連技術に係り、Ｕ相、Ｖ相及びＷ相の駆動信号を生成するための構成図である。

【発明を実施するための形態】

【0021】

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“ＴｒＨ”によって参照されるハイサイドトランジスタは（図４参照）、ハイサイドトランジスタＴｒＨと表記されることもあるし、トランジスタＴｒＨと略記されることもあり得るが、それらは全て同じものを指す。

【0022】

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated Circuit）の略称である。ラインとは電気信号が伝播又は印加される配線を指す。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。

【0023】

レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の注目した信号について、当該信号がハイレベルであるとき、当該信号の反転信号はローレベルをとり、当該信号がローレベルであるとき、当該信号の反転信号はハイレベルをとる。

【0024】

任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジ（或いはライジングエッジ）と称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミング（或いはライジングエッジタイミング）と称する。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジ（或いはフォーリングエッジ）と称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミング（或いはフォーリングエッジタイミング）と称する。

【0025】

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。

【0026】

任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。

【0027】

図１は本開示の実施形態に係るモータ１の構造の模式図である。モータ１は、三相ブラシレスモータであり、三相分の電機子巻線を有するステータと、永久磁石から成るロータ３と、を備える。三相分の電機子巻線は、Ｕ相の電機子巻線であるコイル２ｕと、Ｖ相の電機子巻線であるコイル２ｖと、Ｗ相の電機子巻線であるコイル２ｗと、から成る。尚、本実施形態において、モータ１の回転とは詳細にはロータ３の回転を意味する。また、本実施形態においてロータ３の回転の向きは一定であるとする。また、モータ１の極数は任意である。

【0028】

モータ１には、ロータ３の位置を検出するための位置検出器４が設置されている。位置検出器４は、Ｕ相用の位置検出ユニット４ｕと、Ｖ相用の位置検出ユニット４ｖと、Ｗ相用の位置検出ユニット４ｗと、を備える。各位置検出ユニットは、ホール素子と、ホール素子の出力信号を増幅及び二値化する信号処理回路と、を備える。各位置検出ユニットは、集積回路の形態で形成されたホールＩＣであって良い。ここでは、位置検出器４がモータ１に設けられていると考えるが、位置検出器４がモータ１とは別に設けられているという考え方も採用できる。尚、各位置検出ユニットは、ホール素子を有するものの、ホール素子の出力信号を増幅及び二値化する信号処理回路を有さない構成であっても良い。この場合、ホール素子の出力信号を受ける装置（後述のドライバＩＣ１０；図４参照）に上記信号処理回路を設けておけば良い。以下では、各位置検出ユニットが信号処理回路を有していることを前提とする。

【0029】

位置検出器４にて検出されるロータ３の位置は、ロータ３の磁極位置であって、ロータ３が回転運動する際のロータ３の位相を表す。本実施形態において、特に記述なき限り、ロータ３の位相は電気角における位相を指し、６０°、１２０°などの角度は電気角における角度を表す。図２に示す如く、位置検出ユニット４ｕ、４ｖ及び４ｗは互いに電気角で１２０°だけずれた位置に配置される。尚、ロータ３の位相を、以下、記号θで参照することがある。

【0030】

図３に、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗの波形を示す。位置検出ユニット４ｕは、ロータ３の永久磁石よりホール素子（ユニット４ｕ内のホール素子）に加わる磁界の向きに応じた信号を、検出信号ＨＡＬＬ＿ｕとして出力する。位置検出ユニット４ｖは、ロータ３の永久磁石よりホール素子（ユニット４ｖ内のホール素子）に加わる磁界の向きに応じた信号を、検出信号ＨＡＬＬ＿ｖとして出力する。位置検出ユニット４ｗは、ロータ３の永久磁石よりホール素子（ユニット４ｗ内のホール素子）に加わる磁界の向きに応じた信号を、検出信号ＨＡＬＬ＿ｗとして出力する。各検出信号は、ハイレベル又はローレベルの何れかの信号レベルをとる二値化信号である。即ち、各位置検出ユニットによりロータ３の位相θが１８０°刻みで検出される。そして、上述したように、位置検出ユニット４ｕ、４ｖ及び４ｗは互いに電気角で１２０°だけずれた位置に配置されるので、ユニット４ｕ、４ｖ及び４ｗによりロータ３の位相θが６０°刻みで検出される（即ち６０°を最小単位にして検出される）。

【0031】

ここでは、ロータ３が所定の向きに回転運動しているときにおいて、検出信号ＨＡＬＬ＿ｕにアップエッジが生じるときのロータ３の位相θを０°にとり、検出信号ＨＡＬＬ＿ｕにダウンエッジが生じるときのロータ３の位相θを１８０°にとる。そうすると、検出信号ＨＡＬＬ＿ｖにアップエッジが生じるときのロータ３の位相θは２４０°であり、検出信号ＨＡＬＬ＿ｖにダウンエッジが生じるときのロータ３の位相θは６０°であり、検出信号ＨＡＬＬ＿ｗにアップエッジが生じるときのロータ３の位相θは１２０°であり、検出信号ＨＡＬＬ＿ｗにダウンエッジが生じるときのロータ３の位相θは３００°である。

【0032】

図４に、モータ１を有するモータ駆動システムの構成を示す。モータ駆動システムは、モータ１と、モータドライバ装置の例であるドライバＩＣ１０と、を備えて構成される。尚、図４ではロータ３の図示を省略している。ドライバＩＣ１０は、図５に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。尚、図５に示されるドライバＩＣ１０のピン数（外部端子の数）及び図５に示されるドライバＩＣ１０の筐体の種類は例示に過ぎず、ドライバＩＣ１０のピン数及び筐体の種類は任意である。

【0033】

ドライバＩＣ１０に設けられた外部端子には、端子ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗが含まれる。モータ１において、コイル２ｕ、２ｖ及びコイル２ｗはスター結線されている。コイル２ｕの一端、コイル２ｖの一端、コイル２ｗの一端は、夫々、外部端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに接続され、コイル２ｕ、２ｖ及び２ｗの他端同士は中性点ＮＰにて共通接続されている。外部端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗは出力端子とも称され得る。

【0034】

ドライバＩＣ１０は、駆動制御回路２０と、プリドライバ３０と、インバータ回路４０と、を備える。インバータ回路４０は、Ｕ相用のハーフブリッジ回路４０ｕと、Ｖ相用のハーフブリッジ回路４０ｖと、Ｗ相用のハーフブリッジ回路４０ｗと、を備える。

【0035】

ハーフブリッジ回路４０ｕ、４０ｖ及び４０ｗの夫々は、電源電圧ＶＰＷＲが加わるラインとグランドとの間に直列に接続されたハイサイドトランジスタＴｒＨ及びローサイドトランジスタＴｒＬから成る。トランジスタＴｒＨ及びＴｒＬはＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されている。電源電圧ＶＰＷＲは所定の正の直流電圧（例えば１２Ｖ）である。

【0036】

より具体的には、ハーフブリッジ回路４０ｕ、４０ｖ及び４０ｗの夫々において、トランジスタＴｒＨのドレインは、電源電圧ＶＰＷＲが印加される第１電源端子に接続されて電源電圧ＶＰＷＲの供給を受け、トランジスタＴｒＨのソースとトランジスタＴｒＬのドレインはノードＮＤにて共通接続され、トランジスタＴｒＬのソースは第２電源端子として機能するグランドに接続されている。尚、各トランジスタＴｒＬのソースを異常電流検出用の抵抗を介してグランドに接続するようにしても良い（図１では、異常電流検出用の抵抗の図示を省略）。ハーフブリッジ回路４０ｕ、４０ｖ、４０ｗにおけるノードＮＤは、夫々、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに接続される。故に、ハーフブリッジ回路４０ｕ、４０ｖ、４０ｗにおけるノードＮＤは、夫々、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗを介して、コイル２ｕ、２ｖ、２ｗの一端に接続されることになる。コイル２ｕ、２ｖ、２ｗの一端における電圧に相当する、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに加わる電圧を、夫々、Ｖｕ、Ｖｖ、Ｖｗにて表す、電圧Ｖｕ、Ｖｖ又はＶｗは、相電圧又は端子電圧と称される。

【0037】

位置検出器４から出力される検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗは、ドライバＩＣ１０に設けられる３つの外部端子を通じて駆動制御回路２０に入力される。駆動制御回路２０は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づいて、ハーフブリッジ回路４０ｕに対する駆動信号ＤＲＶｕ、ハーフブリッジ回路４０ｖに対する駆動信号ＤＲＶｖ及びハーフブリッジ回路４０ｗに対する駆動信号ＤＲＶｗを生成及び出力する。例えば、モータ１にて発生されるべきトルクを指定するトルク指令信号が駆動制御回路２０に与えられていて良く、この場合、駆動制御回路２０は、トルク指令信号にて指定されたトルクがモータ１にて発生するよう駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成する。また例えば、モータ１の回転速度を指定する回転速度指令信号が駆動制御回路２０に与えられていても良く、この場合、駆動制御回路２０は、回転速度指令信号にて指定された回転速度にてモータ１が回転するよう駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成する。駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗの夫々は二値化信号であり、“１”又は“０”の値をとる。

【0038】

プリドライバ３０は、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに従ってハーフブリッジ回路４０ｕ、４０ｖ及び４０ｗ内の各トランジスタのゲート電位を制御することで各ハーフブリッジ回路の状態を制御する。ハーフブリッジ回路４０ｕ、４０ｖ及び４０ｗの内の任意の１つである対象ハーフブリッジ回路において、トランジスタＴｒＨがオンであって且つトランジスタＴｒＬがオフとなっている状態を出力ハイ状態と称し、トランジスタＴｒＨがオフであって且つトランジスタＴｒＬがオンとなっている状態を出力ロー状態と称する。トランジスタＴｒＨ及びＴｒＬのオン抵抗がゼロであると仮定すると、例えばハーフブリッジ回路４０ｕにおいて、出力ハイ状態であればハイサイドトランジスタＴｒＨを介して電源電圧ＶＰＷＲが出力端子ＯＵＴｕに加わり、出力ロー状態であればローサイドトランジスタＴｒＬを介してグランドの電位が出力端子ＯＵＴｕに加わる（但し過渡状態を無視）。ハーフブリッジ回路４０ｖ及び４０ｗについても同様である。

【0039】

プリドライバ３０は、駆動信号ＤＲＶｕが“１”の値を持つ期間においてハーフブリッジ回路４０ｕが出力ハイ状態となるように且つ駆動信号ＤＲＶｕが“０”の値を持つ期間においてハーフブリッジ回路４０ｕが出力ロー状態となるように、ハーフブリッジ回路４０ｕのトランジスタＴｒＨ及びＴｒＬのゲート電位を制御するＵ相駆動動作を行う。同様に、プリドライバ３０は、駆動信号ＤＲＶｖが“１”の値を持つ期間においてハーフブリッジ回路４０ｖが出力ハイ状態となるように且つ駆動信号ＤＲＶｖが“０”の値を持つ期間においてハーフブリッジ回路４０ｖが出力ロー状態となるように、ハーフブリッジ回路４０ｖのトランジスタＴｒＨ及びＴｒＬのゲート電位を制御するＶ相駆動動作を行う。同様に、プリドライバ３０は、駆動信号ＤＲＶｗが“１”の値を持つ期間においてハーフブリッジ回路４０ｗが出力ハイ状態となるように且つ駆動信号ＤＲＶｗが“０”の値を持つ期間においてハーフブリッジ回路４０ｗが出力ロー状態となるように、ハーフブリッジ回路４０ｗのトランジスタＴｒＨ及びＴｒＬのゲート電位を制御するＷ相駆動動作を行う。

【0040】

駆動制御回路２０は駆動信号ＤＲＶｕ、ＤＲＶｖ又はＤＲＶｗとしてＰＷＭ信号を出力することができる。ＰＷＭはパルス幅変調（pulse width modulation）の略称である。ＰＷＭ信号は、所定のＰＷＭ周波数を持つ二値化信号であり、“１”、“０”の値を交互にとる。ＰＷＭ信号とされる駆動信号（ＤＲＶｕ、ＤＲＶｖ又はＤＲＶｗ）はパルス幅が可変の二値化信号である。ＰＷＭ信号についてのパルス幅とは、当該ＰＷＭ信号の各周期において当該ＰＷＭ信号が“１”の値をとる期間の長さを指す。ＰＷＭ信号とされる駆動信号（ＤＲＶｕ、ＤＲＶｖ又はＤＲＶｗ）についても同様である。

【0041】

駆動信号ＤＲＶｕがＰＷＭ信号であるとき、ハーフブリッジ回路４０ｕにより電源電圧ＶＰＷＲが駆動信号ＤＲＶｕに従ってパルス幅変調され、当該パルス幅変調により得られる電圧が相電圧Ｖｕとしてコイル２ｕの一端に印加される。この際の相電圧Ｖｕは、駆動信号ＤＲＶｕが“１”の値を持つ期間において電源電圧ＶＰＷＲの電位を有し且つ駆動信号ＤＲＶｕが“０”の値を持つ期間においてグランドの電位を有するスイッチング電圧（矩形波電圧）である（但し過渡状態を無視）。駆動信号ＤＲＶｖがＰＷＭ信号であるとき、ハーフブリッジ回路４０ｖにより電源電圧ＶＰＷＲが駆動信号ＤＲＶｖに従ってパルス幅変調され、当該パルス幅変調により得られる電圧が相電圧Ｖｖとしてコイル２ｖの一端に印加される。この際の相電圧Ｖｖは、駆動信号ＤＲＶｖが“１”の値を持つ期間において電源電圧ＶＰＷＲの電位を有し且つ駆動信号ＤＲＶｖが“０”の値を持つ期間においてグランドの電位を有するスイッチング電圧（矩形波電圧）である（但し過渡状態を無視）。駆動信号ＤＲＶｗがＰＷＭ信号であるとき、ハーフブリッジ回路４０ｗにより電源電圧ＶＰＷＲが駆動信号ＤＲＶｗに従ってパルス幅変調され、当該パルス幅変調により得られる電圧が相電圧Ｖｗとしてコイル２ｗの一端に印加される。この際の相電圧Ｖｗは、駆動信号ＤＲＶｗが“１”の値を持つ期間において電源電圧ＶＰＷＲの電位を有し且つ駆動信号ＤＲＶｗが“０”の値を持つ期間においてグランドの電位を有するスイッチング電圧（矩形波電圧）である（但し過渡状態を無視）。

【0042】

プリドライバ３０及びインバータ回路４０により駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに基づく相電圧Ｖｕ、Ｖｖ及びＶｗをコイル２ｕ、２ｖ及び２ｗに供給する出力段回路が形成される。尚、本実施形態では、インバータ回路４０がドライバＩＣ１０に内蔵されていることを想定しているが、インバータ回路４０はドライバＩＣ１０の外部に設けられる回路であっても良い。インバータ回路４０に加え、プリドライバ３０もドライバＩＣ１０の外部に設けられていても良い。

【0043】

ドライバＩＣ１０は、モータ１を二相変調にて駆動することが可能である。二相変調では、モータ１の駆動期間において、常に、駆動信号ＤＲＶｕ、ＤＲＶｖ又はＤＲＶｗの内、２つの駆動信号だけがＰＷＭ信号とされ、残りの１つの駆動信号の値は“０”で固定される。換言すれば、二相変調では、モータ１の駆動期間において、常に、Ｕ相、Ｖ相及びＷ相の内、２相分のハーフブリッジ回路だけがＰＷＭ信号に従いＰＷＭ周波数にてスイッチングされ、残り１相分のハーフブリッジ回路は出力ロー状態で固定される。

【0044】

図６に、ドライバＩＣ１０にて二相変調が行われる際の相電圧Ｖｕ、Ｖｖ、Ｖｗの波形を示す。駆動信号ＤＲＶｕがＰＷＭ信号であるとき、相電圧Ｖｕは実際には相電圧Ｖｕの周期よりも十分に短い周期でパルス幅変調されているが、図６では、相電圧Ｖｕの平均電圧が示されている。但し、ここにおける平均はパルス幅変調の周期（即ちＰＷＭ周波数の逆数）に対する平均を指す。相電圧Ｖｖ及びＶｗについても同様である。図６に示される二相変調において、相電圧Ｖｕ（厳密には相電圧Ｖｕの平均電圧）は、ロータ３の位相θが不等式“０°＜θ＜２４０°”を満たす期間において正の電圧を持ち、且つ、それ以外の期間において０Ｖとなる。図６に示される二相変調において、相電圧Ｖｖ（厳密には相電圧Ｖｖの平均電圧）は、ロータ３の位相θが不等式“０°＜θ＜１２０°”又は“２４０°＜θ＜３６０°”を満たす期間において正の電圧を持ち、且つ、それ以外の期間において０Ｖとなる。図６に示される二相変調において、相電圧Ｖｗ（厳密には相電圧Ｖｗの平均電圧）は、ロータ３の位相θが不等式“１２０°＜θ＜３６０°”を満たす期間において正の電圧を持ち、且つ、それ以外の期間において０Ｖとなる。

【0045】

図７に、二相変調が行われているときの、３つの相間電圧の波形を示す。３つの相間電圧は、相電圧Ｖｗから見た相電圧Ｖｕを表す相間電圧Ｖｕ＿ｗと、相電圧Ｖｖから見た相電圧Ｖｗを表す相間電圧Ｖｗ＿ｖと、相電圧Ｖｕから見た相電圧Ｖｖを表す相間電圧Ｖｖ＿ｕと、から成る。相間電圧Ｖｕ＿ｗは実際には相間電圧Ｖｕ＿ｗの周期よりも十分に短い周期でパルス幅変調されているが、図７では、相間電圧Ｖｕ＿ｗの平均電圧が示されている。但し、ここにおける平均はパルス幅変調の周期（即ちＰＷＭ周波数の逆数）に対する平均を指す。相間電圧Ｖｗ＿ｖ及び相間電圧Ｖｖ＿ｕについても同様である。二相変調において、相間電圧Ｖｕ＿ｗ、Ｖｗ＿ｖ、Ｖｖ＿ｕの夫々の平均電圧は正弦波電圧（正弦波状の波形を持つ電圧）となり、且つ、相間電圧Ｖｕ＿ｗ、Ｖｗ＿ｖ及びＶｖ＿ｕの位相は電気角で１２０°ずつ互いにずれている。以下の説明において、単に３つの相間電圧と述べた場合は、それは相間電圧Ｖｕ＿ｗ、Ｖｗ＿ｖ、Ｖｖ＿ｕを指す。

【0046】

以下では、Ｕ相、Ｖ相及びＷ相の内、対応する駆動信号がＰＷＭ信号とされる相をスイッチング駆動相と称する。従って、Ｕ相がスイッチング駆動相であるとき、対応する駆動信号ＤＲＶｕがＰＷＭ信号とされることで、駆動信号ＤＲＶｕに基づき電源電圧ＶＰＷＲをパルス幅変調した電圧が相電圧Ｖｕとしてコイル２ｕの一端に印加される。同様に、Ｖ相がスイッチング駆動相であるとき、対応する駆動信号ＤＲＶｖがＰＷＭ信号とされることで、駆動信号ＤＲＶｖに基づき電源電圧ＶＰＷＲをパルス幅変調した電圧が相電圧Ｖｖとしてコイル２ｖの一端に印加される。Ｗ相がスイッチング駆動相であるときも同様である。Ｕ相、Ｖ相及びＷ相の内、対応する駆動信号の値が“０”で固定される相をスイッチング停止相と称する。従って、Ｕ相がスイッチング停止相であるとき、対応する駆動信号ＤＲＶｕの値が“０”に固定されることによりハーフブリッジ回路４０ｕが出力ロー状態で固定されることを通じて相電圧Ｖｕが０Ｖ（ゼロボルト）に固定される。同様に、Ｖ相がスイッチング停止相であるとき、対応する駆動信号ＤＲＶｖの値が“０”に固定されることによりハーフブリッジ回路４０ｖが出力ロー状態で固定されることを通じて相電圧Ｖｖが０Ｖ（ゼロボルト）に固定される。Ｗ相がスイッチング停止相であるときも同様である。

【0047】

図８に、複数周期分の目標相電圧Ｖｕ^＊、Ｖｖ^＊及びＶｗ^＊の波形を示す。目標相電圧Ｖｕ^＊、Ｖｖ^＊、Ｖｗ^＊は、夫々、二相変調により３つの相間電圧を正弦波電圧とするために、コイル２ｕ、２ｖ、２ｗに供給すべき相電圧Ｖｕ、Ｖｖ、Ｖｗ（即ち、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに印可すべき電圧）の目標を表す。但し、目標相電圧Ｖｕ^＊、Ｖｖ^＊、Ｖｗ^＊は、パルス幅変調が成されていない電圧である。従って、厳密には、目標相電圧Ｖｕ^＊は二相変調により３つの相間電圧を正弦波電圧とするためにコイル２ｕに供給すべき相電圧Ｖｕの平均電圧の目標を表し、目標相電圧Ｖｖ^＊は二相変調により３つの相間電圧を正弦波電圧とするためにコイル２ｖに供給すべき相電圧Ｖｖの平均電圧の目標を表し、目標相電圧Ｖｗ^＊は二相変調により３つの相間電圧を正弦波電圧とするためにコイル２ｗに供給すべき相電圧Ｖｗの平均電圧の目標を表す。

【0048】

目標相電圧Ｖｕ^＊、Ｖｖ^＊及びＶｗ^＊の位相は、互いに電気角で１２０°ずつ相違している。それらの位相の相違を除けば、目標相電圧Ｖｕ^＊、Ｖｖ^＊及びＶｗ^＊は互いに同じ波形を有する。目標相電圧Ｖｕ^＊、Ｖｖ^＊及びＶｗ^＊の夫々は、ロータ３が回転運動する際、最低電圧Ｖ_ＢＴＭから最高電圧Ｖ_ＴＯＰまでで変動し、この変動の過程で中間電圧Ｖ_ＭＩＤと一致する。ここで、“Ｖ_ＢＴＭ＜Ｖ_ＭＩＤ＜Ｖ_ＴＯＰ”である。最低電圧Ｖ_ＢＴＭはグランド電位と一致する。

【0049】

二相変調が行われる全期間を期間Ｐ１～Ｐ６に分類することができる。期間Ｐ１及びＰ４の夫々ではＵ相及びＶ相がスイッチング駆動相に設定される。期間Ｐ２及びＰ５の夫々ではＵ相及びＷ相がスイッチング駆動相に設定される。期間Ｐ３及びＰ６の夫々ではＶ相及びＷ相がスイッチング駆動相に設定される。期間Ｐ１～Ｐ６は、夫々に、ロータ３の位相θが電気角１２０°だけ変化する分の長さを有する。二相変調にてロータ３が一定の向きに回転運動している過程において、期間Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６が、この順番で繰り返し訪れる。期間Ｐ１～Ｐ６の内、互いに隣接する２つの期間の間に隙間は無い。即ち例えば、期間Ｐ１の終了タイミングと期間Ｐ２の開始タイミングは一致し、期間Ｐ２の終了タイミングと期間Ｐ３の開始タイミングは一致する。また、期間Ｐ１～Ｐ５を経た期間Ｐ６の終了タイミングは、新たな期間Ｐ１の開始タイミングと一致する。図８において、期間Ｐ１及びＰ４は“０°≦θ≦１２０°を満たす期間に対応し、期間Ｐ２及びＰ５は“１２０°≦θ≦２４０°を満たす期間に対応し、期間Ｐ３及びＰ６は“２４０°≦θ≦３６０°＝０°”を満たす期間に対応する（図６も参照）。

【0050】

二相変調にてロータ３が一定の向きに回転運動している過程における目標相電圧Ｖｕ^＊の変化を簡単に説明する。期間Ｐ１の開始タイミングでは“Ｖｕ^＊＝Ｖ_ＢＴＭ”である。期間Ｐ１中でロータ３の位相θが変化するにつれて目標相電圧Ｖｕ^＊が最低電圧Ｖ_ＢＴＭから単調増加して“Ｖｕ^＊＝Ｖ_ＴＯＰ”となった後、目標相電圧Ｖｕ^＊の変化が単調減少に切り替わり、期間Ｐ１の終了タイミングにおいて“Ｖｕ^＊＝Ｖ_ＭＩＤ”となる。期間Ｐ２の開始タイミングでは“Ｖｕ^＊＝Ｖ_ＭＩＤ”である。期間Ｐ２中でロータ３の位相θが変化するにつれて目標相電圧Ｖｕ^＊が中間電圧Ｖ_ＭＩＤから単調増加して“Ｖｕ^＊＝Ｖ_ＴＯＰ”となった後、目標相電圧Ｖｕ^＊の変化が単調減少に切り替わり、期間Ｐ２の終了タイミングにおいて“Ｖｕ^＊＝Ｖ_ＢＴＭ”となる。期間Ｐ３では全体に亘り“Ｖｕ^＊＝Ｖ_ＢＴＭ”で維持される。期間Ｐ４、Ｐ５、Ｐ６における目標相電圧Ｖｕ^＊の挙動は、夫々、期間Ｐ１、Ｐ２、Ｐ３における目標相電圧Ｖｕ^＊の挙動と同じである。

【0051】

目標相電圧Ｖｗ^＊は、目標相電圧Ｖｕ^＊を、ロータ３の位相θの電気角１２０°だけ遅らせたものである。従って、期間Ｐ２、Ｐ３、Ｐ４における目標相電圧Ｖｗ^＊の挙動は、夫々、期間Ｐ１、Ｐ２、Ｐ３における目標相電圧Ｖｕ^＊の挙動と同じであり、期間Ｐ５、Ｐ６、Ｐ１における目標相電圧Ｖｗ^＊の挙動は、夫々、期間Ｐ４、Ｐ５、Ｐ６における目標相電圧Ｖｕ^＊の挙動と同じである。目標相電圧Ｖｖ^＊は、目標相電圧Ｖｕ^＊を、ロータ３の位相θの電気角２４０°だけ遅らせたものである。従って、期間Ｐ３、Ｐ４、Ｐ５における目標相電圧Ｖｖ^＊の挙動は、夫々、期間Ｐ１、Ｐ２、Ｐ３における目標相電圧Ｖｕ^＊の挙動と同じであり、期間Ｐ６、Ｐ１、Ｐ２における目標相電圧Ｖｖ^＊の挙動は、夫々、期間Ｐ４、Ｐ５、Ｐ６における目標相電圧Ｖｕ^＊の挙動と同じである。

【0052】

二相変調が行われているとき、必ず１つの相はスイッチングが停止されるので、各タイミングにおいてＰＷＭ信号を２相分だけ生成できる能力があれば足る。つまり、駆動制御回路２０において２相分のＰＷＭ信号だけ生成する回路を設け、２相分のＰＷＭ信号を検出信号ＨＡＬＬ＿Ｕ、ＨＡＬＬ＿Ｖ及びＨＡＬＬ＿Ｗに基づき３相の駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに割り当てるようにすれば、１相分の回路を省略できる。１相分の回路省略を実現する構成を以下に示す。

【0053】

図９は、１相分の回路省略を実現する構成であって、二相変調にてモータ１を駆動するための駆動制御回路２０の構成図である。図９の駆動制御回路２０は、基準電圧生成部２１と、制御信号生成部２２と、周期電圧生成部２３と、ＤＡコンバータ２４と、コンパレータ２５＿１及び２５＿２と、ロジック回路２６と、を備える。

【0054】

基準電圧生成部２１には電源電圧ＶＣＣと制御電圧ＶＳＰが供給される。基準電圧生成部２１は、周期電圧生成部２３にて生成される電圧Ｖｔｒｉの振幅を決定する振幅指令信号ＡＭＰ^＊を周期電圧生成部２３に出力する。また、基準電圧生成部２１は、制御電圧ＶＳＰに基づいて電圧Ｖ＿Ｈ及びＶ＿Ｌを設定し、電圧Ｖ＿Ｈ及びＶ＿ＬをＤＡコンバータ２４に出力する。電圧Ｖ＿Ｈ及びＶ＿Ｌ間の差電圧（Ｖ＿Ｈ－Ｖ＿Ｌ）が、所定の直流電圧としてＤＡコンバータ２４内の抵抗ラダー部２４０に対して印加される。電圧Ｖ＿Ｈ及びＶ＿Ｌは、“Ｖ＿Ｈ＞Ｖ＿Ｌ”を満たす直流電圧である。電圧Ｖ＿Ｈは制御電圧ＶＳＰに基づき電源電圧ＶＣＣ以下の電圧に設定される。電圧Ｖ＿Ｌは０Ｖ（ゼロボルト）であって良いし、或いは、正の電圧値を有していても良い。尚、駆動制御回路２０内の各部は電源電圧ＶＣＣを駆動電圧として用いて駆動して良い。電源電圧ＶＣＣは、ドライバＩＣ１０の外部からドライバＩＣ１０に対して供給される。或いは、電源電圧ＶＣＣは、ドライバＩＣ１０の外部からドライバＩＣ１０に対して供給される直流電圧（例えば電圧ＶＰＷＲ）に基づきドライバＩＣ１０内で生成される。

【0055】

制御信号生成部２２は、検出信号ＨＡＬＬ＿Ｘの入力を受け、検出信号ＨＡＬＬ＿Ｘに基づいてデジタルの制御信号ＣＮＴを生成及び出力する。検出信号ＨＡＬＬ＿Ｘは、検出信号ＨＡＬＬ＿Ｕ、ＨＡＬＬ＿Ｖ及びＨＡＬＬ＿Ｗの内、任意の何れか１つである。

【0056】

制御信号生成部２２は、検出信号ＨＡＬＬ＿Ｘに基づいて現在のロータ３の位置（即ち位相θ）を特定し、特定したロータ３の位置（即ち位相θ）に応じた制御信号ＣＮＴを出力する。具体的には例えば、検出信号ＨＡＬＬ＿Ｘが検出信号ＨＡＬＬ＿Ｕである場合、検出信号ＨＡＬＬ＿Ｕにおける隣接する２つのアップエッジの時間差に基づいて電気角におけるロータ３の回転周期（位相θが３６０°分変化する時間の長さに相当）を検出すると共に、検出信号ＨＡＬＬ＿Ｕの各周期において検出信号ＨＡＬＬ＿Ｕのアップエッジタイミングから現タイミングまでの経過時間に基づき現タイミングにおける位相θを特定する。特定された位相θの電気角の値を制御信号ＣＮＴのデジタル値とすることができる。但し、制御信号ＣＮＴは、特定された位相θに応じたデジタル値を持つ限り、任意である。

【0057】

尚、制御信号生成部２２は、検出信号ＨＡＬＬ＿Ｕ、ＨＡＬＬ＿Ｖ及びＨＡＬＬ＿Ｗの内、任意の２つの検出信号に基づいて、又は、それら３つの検出信号の全てに基づいて、制御信号ＣＮＴを生成及び出力するようにしても良い。

【0058】

周期電圧生成部２３は、周期的に変動する電圧値を有する電圧Ｖｔｒｉを生成及び出力する。電圧Ｖｔｒｉの周波数が上記ＰＷＭ周波数に相当する。ここでは、図１０に示す如く、電圧Ｖｔｒｉは三角波電圧であるとする。即ち、電圧Ｖｔｒｉの各周期において、電圧Ｖｔｒｉの周期の１／２分の時間をかけて電圧Ｖｔｒｉは所定の下限電圧Ｖｔｒｉ＿Ｌから所定の上限電圧Ｖｔｒｉ＿Ｈに向けて単調増加し、その後、電圧Ｖｔｒｉの周期の残りの１／２分の時間をかけて電圧Ｖｔｒｉは上限電圧Ｖｔｒｉ＿Ｈから下限電圧Ｖｔｒｉ＿Ｌに向けて単調減少する。電圧Ｖｔｒｉの振幅は基準電圧生成部２１からの振幅指令信号ＡＭＰ^＊に従う。尚、電圧Ｖｔｒｉを鋸波状の電圧にしても良い。

【0059】

ＤＡコンバータ２４は、デジタルの電圧信号である制御信号ＣＮＴをアナログ電圧信号に変換するデジタル／アナログ変換器である。この変換により、ＤＡコンバータ２４にて２つのアナログ電圧信号が生成される。生成される２つのアナログ電圧信号は、二相変調を実現するために、２つのスイッチング駆動相における２つのコイルに供給すべき２つの相電圧（以下、指令相電圧とも称する）を指定する。一方の指令相電圧を記号Ｖ１^＊にて参照し、他方の指令相電圧を記号Ｖ２^＊にて参照する。指令相電圧Ｖ１^＊は二相変調により３つの相間電圧（厳密には３つの相間電圧の夫々の平均電圧）を正弦波電圧とするために、第１スイッチング駆動相のコイルの端子（ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗの何れか）に供給すべきアナログ電圧を表す。指令相電圧Ｖ２^＊は二相変調により３つの相間電圧（厳密には３つの相間電圧の夫々の平均電圧）を正弦波電圧とするために、第２スイッチング駆動相のコイルの端子（ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗの何れか）に供給すべきアナログ電圧を表す。尚、指令相電圧Ｖ１^＊及びＶ２^＊はパルス幅変調が行われる前の電圧である。

【0060】

ＤＡコンバータ２４は、複数の抵抗の直列回路から成る抵抗ラダー部２４０と、制御信号ＣＮＴに基づき各タイミングにおいて抵抗ラダー部２４０における何れかのノードの電圧を抽出することで指令相電圧Ｖ１^＊及びＶ２^＊を生成するスイッチ回路２４１及び２４２と、を備える。

【0061】

図１１に指令相電圧Ｖ１^＊及びＶ２^＊の波形を示す。図１２（ａ）も参照し、指令相電圧Ｖ１^＊は、期間Ｐ１及びＰ２中の目標相電圧Ｖｕ^＊に相当する電圧Ｖｕ^＊＿１と、期間Ｐ３及びＰ４中の目標相電圧Ｖｖ^＊に相当する電圧Ｖｖ^＊＿１と、期間Ｐ５及びＰ６中の目標相電圧Ｖｗ^＊に相当する電圧Ｖｗ^＊＿１と、を組み合わせたものである。即ち、指令相電圧Ｖ１^＊は、期間Ｐ１及びＰ２において目標相電圧Ｖｕ^＊（コイル２ｕに供給すべき相電圧Ｖｕ）を表し、期間Ｐ３及びＰ４において目標相電圧Ｖｖ^＊（コイル２ｖに供給すべき相電圧Ｖｖ）を表し、期間Ｐ５及びＰ６において目標相電圧Ｖｗ^＊（コイル２ｗに供給すべき相電圧Ｖｗ）を表す。図１２（ｂ）も参照し、指令相電圧Ｖ２^＊は、期間Ｐ２及びＰ３中の目標相電圧Ｖｗ^＊に相当する電圧Ｖｗ^＊＿２と、期間Ｐ４及びＰ５中の目標相電圧Ｖｕ^＊に相当する電圧Ｖｕ^＊＿２と、期間Ｐ６及びＰ１中の目標相電圧Ｖｖ^＊に相当する電圧Ｖｖ^＊＿２と、を組み合わせたものである。即ち、指令相電圧Ｖ２^＊は、期間Ｐ２及びＰ３において目標相電圧Ｖｗ^＊（コイル２ｗに供給すべき相電圧Ｖｗ）を表し、期間Ｐ４及びＰ５において目標相電圧Ｖｕ^＊（コイル２ｕに供給すべき相電圧Ｖｕ）を表し、期間Ｐ６及びＰ１において目標相電圧Ｖｖ^＊（コイル２ｖに供給すべき相電圧Ｖｖ）を表す。

【0062】

コンパレータ２５＿１は、指令相電圧Ｖ１^＊を電圧Ｖｔｒｉと比較して比較結果を示す信号Ｓｐｗｍ１を出力する。より具体的には、コンパレータ２５＿１において非反転入力端子に指令相電圧Ｖ１^＊が入力され、反転入力端子に電圧Ｖｔｒｉが入力される。コンパレータ２５＿１は、指令相電圧Ｖ１^＊が電圧Ｖｔｒｉより高いときには信号Ｓｐｗｍ１をハイレベルとし、指令相電圧Ｖ１^＊が電圧Ｖｔｒｉより低いときには信号Ｓｐｗｍ１をローレベルとする。“Ｖ１^＊＝Ｖｔｒｉ”のときには、信号Ｓｐｗｍ１はハイレベル又はローレベルとなる。信号Ｓｐｗｍ１は、指令相電圧Ｖ１^＊をパルス幅変調することで得られるＰＷＭ信号であり、パルス幅変調された指令相電圧Ｖ１^＊に相当する。

【0063】

コンパレータ２５＿２は、指令相電圧Ｖ２^＊を電圧Ｖｔｒｉと比較して比較結果を示す信号Ｓｐｗｍ２を出力する。より具体的には、コンパレータ２５＿２において非反転入力端子に指令相電圧Ｖ２^＊が入力され、反転入力端子に電圧Ｖｔｒｉが入力される。コンパレータ２５＿２は、指令相電圧Ｖ２^＊が電圧Ｖｔｒｉより高いときには信号Ｓｐｗｍ２をハイレベルとし、指令相電圧Ｖ２^＊が電圧Ｖｔｒｉより低いときには信号Ｓｐｗｍ２をローレベルとする。“Ｖ２^＊＝Ｖｔｒｉ”のときには、信号Ｓｐｗｍ２はハイレベル又はローレベルとなる。信号Ｓｐｗｍ２は、指令相電圧Ｖ２^＊をパルス幅変調することで得られるＰＷＭ信号であり、パルス幅変調された指令相電圧Ｖ２^＊に相当する。

【0064】

図１３に信号Ｓｐｗｍ１及びＳｐｗｍ２の波形を概略的に示す。図１３からは明らかではないが、信号Ｓｐｗｍ１及びＳｐｗｍ２の夫々は、期間Ｐ１～Ｐ６の夫々よりも十分に短い周期でパルス幅変調されており、図１３では、便宜上、信号Ｓｐｗｍ１及びＳｐｗｍ２を平均化した信号が示されている。ここにおける平均はパルス幅変調の周期（即ちＰＷＭ周波数の逆数）に対する平均を指す。

【0065】

ロジック回路２６は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づいて、２つのＰＷＭ信号である信号Ｓｐｗｍ１及びＳｐｗｍ２を、Ｕ相、Ｖ相及びＷ相の内の何れか２つの相に割り当てる。そして、ロジック回路２６は、割り当て結果に従う駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成及び出力することで二相変調を実現する。

【0066】

この際、ロジック回路２６は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づき、第１スイッチング駆動相に信号Ｓｐｗｍ１を割り当てると共に第２スイッチング駆動相に信号Ｓｐｗｍ２を割り当て、且つ、スイッチング停止相には所定の固定信号を割り当てる。より具体的には、ロジック回路２６は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づき（図１５も適宜参照）、
期間Ｐ１においてはＵ相及びＶ相を夫々第１及び第２スイッチング駆動相に設定し、
期間Ｐ２においてはＵ相及びＷ相を夫々第１及び第２スイッチング駆動相に設定し、
期間Ｐ３においてはＶ相及びＷ相を夫々第１及び第２スイッチング駆動相に設定し、
期間Ｐ４においてはＶ相及びＵ相を夫々第１及び第２スイッチング駆動相に設定し、
期間Ｐ５においてはＷ相及びＵ相を夫々第１及び第２スイッチング駆動相に設定し、
期間Ｐ６においてはＷ相及びＶ相を夫々第１及び第２スイッチング駆動相に設定する。
スイッチング停止相に固定信号を割り当てるとは、Ｕ相、Ｖ相及びＷ相の内、スイッチング停止相に設定された相に対応する駆動信号の値を“０”に固定することを指す。

【0067】

図１４に、二相変調が行われているときにロジック回路２６から出力される駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗの波形を示す。図１４からは明らかではないが、Ｕ相が第１又は第２スイッチング駆動相に設定されているとき、駆動信号ＤＲＶｕは、期間Ｐ１～Ｐ６の夫々よりも十分に短い周期でパルス幅変調されており、図１４では、便宜上、駆動信号ＤＲＶｕを平均化した信号が示されている。ここにおける平均はパルス幅変調の周期（即ちＰＷＭ周波数の逆数）に対する平均を指す。駆動信号ＤＲＶｖ及びＤＲＶｗについても同様である。Ｕ相、Ｖ相及びＷ相の内、第１及び第２スイッチング駆動相の何れにも設定されない相は、スイッチング停止相に設定される。従って、期間Ｐ１及びＰ４ではＷ相がスイッチング停止相に設定され、期間Ｐ２及びＰ５ではＶ相がスイッチング停止相に設定され、期間Ｐ３及びＰ６ではＵ相がスイッチング停止相に設定される。

【0068】

Ｕ相が第１スイッチング駆動相に設定される期間では信号Ｓｐｗｍ１が駆動信号ＤＲＶｕとして、Ｕ相が第２スイッチング駆動相に設定される期間では信号Ｓｐｗｍ２が駆動信号ＤＲＶｕとして出力される。Ｕ相がスイッチング停止相に設定される期間では駆動信号ＤＲＶｕの値は“０”に固定される。Ｖ相が第１スイッチング駆動相に設定される期間では信号Ｓｐｗｍ１が駆動信号ＤＲＶｖとして、Ｖ相が第２スイッチング駆動相に設定される期間では信号Ｓｐｗｍ２が駆動信号ＤＲＶｖとして出力される。Ｖ相がスイッチング停止相に設定される期間では駆動信号ＤＲＶｖの値は“０”に固定される。Ｗ相が第１スイッチング駆動相に設定される期間では信号Ｓｐｗｍ１が駆動信号ＤＲＶｗとして、Ｗ相が第２スイッチング駆動相に設定される期間では信号Ｓｐｗｍ２が駆動信号ＤＲＶｗとして出力される。Ｗ相がスイッチング停止相に設定される期間では駆動信号ＤＲＶｗの値は“０”に固定される。

【0069】

ロジック回路２６から出力される駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗがプリドライバ３０（図４参照）に供給され、プリドライバ３０及びインバータ回路４０により駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに基づく相電圧Ｖｕ、Ｖｖ及びＶｗがコイル２ｕ、２ｖ及び２ｗに供給される。

【0070】

即ち、プリドライバ３０及びインバータ回路４０は、第１スイッチング駆動相のコイルに対して信号Ｓｐｗｍ１に基づく第１スイッチング電圧を供給すると共に第２スイッチング駆動相のコイルに対して信号Ｓｐｗｍ２に基づく第２スイッチング電圧を供給し、且つ、スイッチング固定相に対して固定電圧（ここでは０Ｖの電圧）を供給する。

【0071】

図１５に、期間Ｐ１～Ｐ６と、指令相電圧Ｖ１^＊及びＶ２^＊と、信号Ｓｐｗｍ１及びＳｐｗｍ２と、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗと、の関係を示す。尚、図１５においては、信号Ｓｐｗｍ１としてのＰＷＭ信号を便宜上“ＰＷＭ１”と図示すると共に信号Ｓｐｗｍ２としてのＰＷＭ信号を便宜上“ＰＷＭ２”と図示している（後述の図１９及び図２０においても同様）。

【0072】

期間Ｐ１においてはＵ相及びＶ相が夫々第１及び第２スイッチング駆動相に設定される。故に、期間Ｐ１においては、信号Ｓｐｗｍ１が駆動信号ＤＲＶｕに割り当てられ、結果、期間Ｐ１中の信号Ｓｐｗｍ１により電源電圧ＶＰＷＲをパルス幅変調することで得られる第１スイッチング電圧（第１矩形波電圧）が、相電圧Ｖｕとしてハーフブリッジ回路４０ｕからコイル２ｕへと供給される。また、期間Ｐ１においては、信号Ｓｐｗｍ２が駆動信号ＤＲＶｖに割り当てられ、結果、期間Ｐ１中の信号Ｓｐｗｍ２により電源電圧ＶＰＷＲをパルス幅変調することで得られる第２スイッチング電圧（第２矩形波電圧）が、相電圧Ｖｖとしてハーフブリッジ回路４０ｖからコイル２ｖへと供給される。更に、期間Ｐ１においては、駆動信号ＤＲＶｗの値が“０”に固定されるので、ハーフブリッジ回路４０ｗは出力ロー状態に固定され、結果、相電圧Ｖｗは０Ｖ（ゼロボルト）に固定される。
期間Ｐ２においてはＵ相及びＷ相が夫々第１及び第２スイッチング駆動相に設定される。故に、期間Ｐ２においては、信号Ｓｐｗｍ１が駆動信号ＤＲＶｕに割り当てられ、結果、期間Ｐ２中の信号Ｓｐｗｍ１により電源電圧ＶＰＷＲをパルス幅変調することで得られる第１スイッチング電圧（第１矩形波電圧）が、相電圧Ｖｕとしてハーフブリッジ回路４０ｕからコイル２ｕへと供給される。また、期間Ｐ２においては、信号Ｓｐｗｍ２が駆動信号ＤＲＶｗに割り当てられ、結果、期間Ｐ２中の信号Ｓｐｗｍ２により電源電圧ＶＰＷＲをパルス幅変調することで得られる第２スイッチング電圧（第２矩形波電圧）が、相電圧Ｖｗとしてハーフブリッジ回路４０ｗからコイル２ｗへと供給される。更に、期間Ｐ２においては、駆動信号ＤＲＶｖの値が“０”に固定されるので、ハーフブリッジ回路４０ｖは出力ロー状態に固定され、結果、相電圧Ｖｖは０Ｖ（ゼロボルト）に固定される。
期間Ｐ３～Ｐ６についても同様である。

【0073】

図１６に、ＤＡコンバータ２４における抵抗ラダー部２４０並びにスイッチ回路２４１及び２４２の構成例を示す。図１６に示す構成例において、抵抗ラダー部２４０は抵抗Ｒ［１］～Ｒ［ｎ］を備え、スイッチ回路２４１及び２４２は夫々にスイッチＳＷ［０］～ＳＷ［ｎ］を備える。スイッチＳＷ［０］～ＳＷ［ｎ］の夫々は双方向スイッチ（バススイッチ）である。ｎは２以上の整数であり、通常は２より十分に大きい（例えば、ｎ＝２５６）。

【0074】

抵抗ラダー部２４０において、抵抗Ｒ［１］～Ｒ［ｎ］は互いに直列に接続され、抵抗Ｒ［１］～Ｒ［ｎ］の直列回路に対して所定の直流電圧が印加される。この直流電圧は、電圧Ｖ＿Ｌの電位から見た電圧Ｖ＿Ｈに相当する。抵抗Ｒ［１］～Ｒ［ｎ］の内、抵抗Ｒ［ｎ］が最も高電位側に配置され、抵抗Ｒ［１］が最も低電位側に配置される。抵抗Ｒ［ｎ］の一端はノードＮＤ［ｎ］に接続され、ノードＮＤ［ｎ］には電圧Ｖ＿Ｈが加わる。抵抗Ｒ［１］の一端はノードＮＤ［０］に接続され、ノードＮＤ［０］には電圧Ｖ＿Ｌが加わる。“１≦ｉ≦（ｎ－１）”を満たす任意の整数ｉに関し、抵抗Ｒ［ｉ＋１］は抵抗Ｒ［ｉ］よりも高電位側に配置され、且つ、抵抗Ｒ［ｉ＋１］及びＲ［ｉ］はノードＮＤ［ｉ］にて互いに接続される。ノードＮＤ［０］～ＮＤ［ｎ］に生じる電圧（換言すればノードＮＤ［０］～ＮＤ［ｎ］に加わる電圧）を、夫々、電圧Ｖ［０］～Ｖ［ｎ］と称する。

【0075】

“０≦ｉ≦ｎ”を満たす任意の整数ｉに関し、スイッチ回路２４１のスイッチＳＷ［ｉ］の一端はノードＮＤ［ｉ］に接続され、且つ、スイッチ回路２４２のスイッチＳＷ［ｉ］の一端もノードＮＤ［ｉ］に接続される。スイッチ回路２４１のスイッチＳＷ［０］～ＳＷ［ｎ］の各他端はノードＮＤ_Ｖ１にて共通接続され、スイッチ回路２４２のスイッチＳＷ［０］～ＳＷ［ｎ］の各他端はノードＮＤ_Ｖ２にて共通接続される。ノードＮＤ_Ｖ１に加わる電圧が指令相電圧Ｖ１^＊に相当し、ノードＮＤ_Ｖ２に加わる電圧が指令相電圧Ｖ２^＊に相当する。

【0076】

スイッチ回路２４１には制御信号ＣＮＴ１が入力され、スイッチ回路２４２には制御信号ＣＮＴ２が入力される。制御信号生成部２２（図９参照）からの制御信号ＣＮＴは制御信号ＣＮＴ１及びＣＮＴ２を含む。制御信号ＣＮＴが２種類の制御信号ＣＮＴ１及びＣＮＴ２にて構成されていると考えても良いし、制御信号ＣＮＴが制御信号ＣＮＴ１及びＣＮＴ２の情報を包含していて、ＤＡコンバータ２４にて制御信号ＣＮＴがデコードされることで制御信号ＣＮＴ１及びＣＮＴ２が生成されると考えても良い。何れにせよ、制御信号ＣＮＴ１及びＣＮＴ２の夫々は、制御信号生成部２２にて特定されたロータ３の位相θに応じた信号である。

【0077】

スイッチ回路２４１は、制御信号ＣＮＴ１に応じてスイッチ回路２４１内のスイッチＳＷ［０］～ＳＷ［ｎ］の何れか１つのみをオンとし、他の全てのスイッチをオフとする。このため、ノードＮＤ［０］～ＮＤ［ｎ］における電圧Ｖ［０］～Ｖ［ｎ］の何れかがノードＮＤ_Ｖ１に加わる。スイッチ回路２４１においてスイッチＳＷ［ｉ］がオンとされているタイミングには電圧Ｖ［ｉ］がノードＮＤ_Ｖ１に加わることで、“Ｖ１^＊＝Ｖ［ｉ］”となる（ここにおけるｉは“０≦ｉ≦ｎ”を満たす整数）。

【0078】

スイッチ回路２４２は、制御信号ＣＮＴ２に応じてスイッチ回路２４２内のスイッチＳＷ［０］～ＳＷ［ｎ］の何れか１つのみをオンとし、他の全てのスイッチをオフとする。このため、ノードＮＤ［０］～ＮＤ［ｎ］における電圧Ｖ［０］～Ｖ［ｎ］の何れかがノードＮＤ_Ｖ２に加わる。スイッチ回路２４２においてスイッチＳＷ［ｉ］がオンとされているタイミングには電圧Ｖ［ｉ］がノードＮＤ_Ｖ２に加わることで、“Ｖ２^＊＝Ｖ［ｉ］”となる（ここにおけるｉは“０≦ｉ≦ｎ”を満たす整数）。

【0079】

図１７に、目標相電圧Ｖｕ^＊、Ｖｖ^＊又はＶｗ^＊の波形と相似な電圧波形との関係において、電圧Ｖ［０］～Ｖ［ｎ］の幾つかを示す。上述の最低電圧Ｖ_ＢＴＭから最高電圧Ｖ_ＴＯＰまでの電圧範囲（図８参照）をｎ分割したときに形成される、計（ｎ－１）個の境界の電圧が電圧Ｖ［１］～Ｖ［ｎ－１］に対応し、且つ、電圧Ｖ_ＢＴＭ、Ｖ_ＴＯＰが、夫々、電圧Ｖ［０］、Ｖ［ｎ］に対応する。ｎ分割における分割は、等分割であっても良いし、等分割でなくても良い。

【0080】

このように、スイッチ回路２４１は、制御信号ＣＮＴ（ＣＮＴ１）に基づいて電圧Ｖ［０］～Ｖ［ｎ］の何れかを選択することにより指令相電圧Ｖ１^＊を生成し、スイッチ回路２４２は、制御信号ＣＮＴ（ＣＮＴ２）に基づいて電圧Ｖ［０］～Ｖ［ｎ］の何れかを選択することにより指令相電圧Ｖ２^＊を生成する。ロータ３の回転に伴うロータ３の位相θの変化に伴い制御信号ＣＮＴも刻一刻と変化してゆくので、スイッチ回路２４１及び２４２の夫々においてオンとされるスイッチも次々と変化してゆく。結果、図１１を参照して上述したような指令相電圧Ｖ１^＊及びＶ２^＊が得られる。換言すれば、図１１の特性を有する指令相電圧Ｖ１^＊及びＶ２^＊がスイッチ回路２４１及び２４２から出力されるよう、検出信号ＨＡＬＬ＿Ｘに基づき制御信号ＣＮＴが生成され且つＤＡコンバータ２４に入力される。

【0081】

本実施形態の構成によれば、図２２の構成との比較において、１相分のスイッチ回路及び１相分のコンパレータを省略することができ、ドライバＩＣの回路規模を大きく削減することができる。

【0082】

以下、複数の実施例の中で、上述のモータ駆動システムに対する幾つかの具体的な構成例、動作例、応用技術、変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用される。各実施例において、上述の事項と矛盾する事項がある場合には、各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

【0083】

＜＜第１実施例＞＞
第１実施例を説明する。図１８は第１実施例に係る駆動信号生成部２６０の回路図である。駆動信号生成部２６０を図９のロジック回路２６に設けておくことができる。駆動信号生成部２６０は、ＡＮＤ回路２６１＿１Ａ～２６１＿１Ｃ及び２６１＿２Ａ～２６１＿２Ｃと、ＦＦ２６２＿１Ａ～２６２＿１Ｃ及び２６２＿２Ａ～２６２＿２Ｃと、ＡＮＤ回路２６３＿１Ａ～２６３＿１Ｃ及び２６３＿２Ａ～２６３＿２Ｃと、ＯＲ回路２６４ｕ、２６４ｖ及び２６４ｗと、回路２６５～２６７と、を備える。駆動信号生成部２６０において、ハイレベルの駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗは、夫々、駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗの値が“１”であることに相当し、ローレベルの駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗは、夫々、駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗの値が“０”であることに相当する。

【0084】

図１９は、駆動信号生成部２６０の動作に関わるタイミングチャートであり、駆動信号生成部２６０の内部信号及び入出力信号の波形が図１９に示されている。ドライバＩＣ１０において進角制御を行うこともできるが、第１実施例では進角制御が行われないと仮定され、図１９では進角制御が行われてないときの各波形が示されている。信号ＤＬＹＢ１、ＤＬＹＢ２、ＦＧＲ及びＦＧＲＢは、何れもハイレベル又はローレベルの信号レベルをとる二値化信号である。

【0085】

回路２６５は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づき信号ＤＬＹＢ１を生成する。信号ＤＬＹＢ１は原則としてハイレベルをとる。回路２６５は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗの何れかにアップエッジが生じると当該アップエッジに同期して微小時間だけ信号ＤＬＹＢ１をローレベルとし、且つ、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗの何れかにダウンエッジが生じると当該ダウンエッジに同期して微小時間だけ信号ＤＬＹＢ１をローレベルとする。従って、ロータ３の位相θが電気角６０°進むごとに信号ＤＬＹＢ１にダウンエッジが生じる。

【0086】

回路２６６は、信号ＤＬＹＢ１の位相を進角値ＡＤＶだけ進めることで信号ＤＬＹＢ２を生成する。進角値ＡＤＶは角度の量であり、０以上の値を持つ。ここでは、進角値ＡＤＶがゼロである（即ち進角制御を行わない）と仮定しているため、信号ＤＬＹＢ２は信号ＤＬＹＢ１と同じものとなる。

【0087】

回路２６７は、信号ＤＬＹＢ２に基づいて信号ＦＧＲ及びＦＧＲＢを生成する。回路２６７は、信号ＤＬＹＢ２にて２回のダウンエッジが生じるごとに信号ＦＧＲのレベルをローレベル及びハイレベル間で交互に切り替える。但し、ここでは、検出信号ＨＡＬＬ＿ｕの奇数回目のアップエッジに同期した信号ＦＧＲのアップエッジのタイミングが期間Ｐ１の開始タイミングに相当し、検出信号ＨＡＬＬ＿ｕの偶数回目のアップエッジに同期した信号ＦＧＲのダウンエッジのタイミングが期間Ｐ４の開始タイミングに相当するものとする。信号ＦＧＲＢは信号ＦＧＲの反転信号である。

【0088】

ＡＮＤ回路２６１＿１Ａは、検出信号ＨＡＬＬ＿ｖと検出信号ＨＡＬＬ＿ｗの反転信号との論理積信号を出力する。故に、ＡＮＤ回路２６１＿１Ａの出力信号は、信号ＨＡＬＬ＿ｖ、ＨＡＬＬ＿ｗが夫々ハイレベル、ローレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６１＿１Ｂは、検出信号ＨＡＬＬ＿ｗと検出信号ＨＡＬＬ＿ｕの反転信号との論理積信号を出力する。故に、ＡＮＤ回路２６１＿１Ｂの出力信号は、信号ＨＡＬＬ＿ｗ、ＨＡＬＬ＿ｕが夫々ハイレベル、ローレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６１＿１Ｃは、検出信号ＨＡＬＬ＿ｕと検出信号ＨＡＬＬ＿ｖの反転信号との論理積信号を出力する。故に、ＡＮＤ回路２６１＿１Ｃの出力信号は、信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖが夫々ハイレベル、ローレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。

【0089】

ＡＮＤ回路２６１＿２Ａは、検出信号ＨＡＬＬ＿ｕと検出信号ＨＡＬＬ＿ｖの反転信号との論理積信号を出力する。故に、ＡＮＤ回路２６１＿２Ａの出力信号は、信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖが夫々ハイレベル、ローレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６１＿２Ｂは、検出信号ＨＡＬＬ＿ｖと検出信号ＨＡＬＬ＿ｗの反転信号との論理積信号を出力する。故に、ＡＮＤ回路２６１＿２Ｂの出力信号は、信号ＨＡＬＬ＿ｖ、ＨＡＬＬ＿ｗが夫々ハイレベル、ローレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６１＿２Ｃは、検出信号ＨＡＬＬ＿ｗと検出信号ＨＡＬＬ＿ｕの反転信号との論理積信号を出力する。故に、ＡＮＤ回路２６１＿２Ｃの出力信号は、信号ＨＡＬＬ＿ｗ、ＨＡＬＬ＿ｕが夫々ハイレベル、ローレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。

【0090】

ＦＦ２６２＿１Ａ～２６２＿１Ｃ及び２６２＿２Ａ～２６２＿２Ｃの夫々は、ポジティブエッジトリガ型のＤフリップフロップであり、データ入力端子（Ｄ）、クロック入力端子（ＣＬＫ）及び出力端子（Ｑ）と、負論理のリセット入力端子（ＲＳＴ）を備える。今、任意のポジティブエッジトリガ型のＤフリップフロップを、便宜上、基準ＤＦＦと称し、基準ＤＦＦの動作を説明する。ＦＦ２６２＿１Ａ等と同様に、基準ＤＦＦは、データ入力端子（Ｄ）、クロック入力端子（ＣＬＫ）及び出力端子（Ｑ）と、負論理のリセット入力端子（ＲＳＴ）を備えるものとする。基準ＤＦＦに対する説明は、ＦＦ２６２＿１Ａ～２６２＿１Ｃ及び２６２＿２Ａ～２６２＿２Ｃの夫々に適用される。基準ＤＦＦの出力端子（Ｑ）から基準ＤＦＦの出力信号が導出される。基準ＤＦＦは“０”又は“１”の値（論理値）を保持し、“０”の値を保持しているとき自身の出力信号をローレベルとし且つ“１”の値を保持しているとき自身の出力信号をハイレベルとする。基準ＤＦＦにおいて、リセット入力端子（ＲＳＴ）への入力信号がハイレベルであることを前提にクロック入力端子（ＣＬＫ）への入力信号にアップエッジが生じたとき、それに同期して、データ入力端子（Ｄ）への入力信号がハイレベルであれば自身の保持値を“１”とする一方、データ入力端子（Ｄ）への入力信号がローレベルであれば自身の保持値を“０”とする。基準ＤＦＦにおいて、リセット入力端子（ＲＳＴ）への入力信号がローレベルとされることをデータリセットと称する。基準ＤＦＦにおいて、データリセットにより自身の保持値は“０”とされる。

【0091】

ＦＦ２６２＿１Ａ、２６２＿１Ｂ、２６２＿１Ｃ、２６２＿２Ａ、２６２＿２Ｂ、２６２＿２Ｃのデータ入力端子（Ｄ）には、夫々、ＡＮＤ回路２６１＿１Ａ、２６１＿１Ｂ、２６１＿１Ｃ、２６１＿２Ａ、２６１＿２Ｂ、２６１＿２Ｃの出力信号が入力される。ＦＦ２６２＿１Ａ、２６２＿１Ｂ及び２６２＿１Ｃのクロック入力端子（ＣＬＫ）には信号ＦＧＲが入力され、ＦＦ２６２＿２Ａ、２６２＿２Ｂ及び２６２＿２Ｃのクロック入力端子（ＣＬＫ）には信号ＦＧＲＢが入力される。

【0092】

駆動信号生成部２６０において、ＦＦ２６２＿１Ｂ又は２６２＿１Ｃの出力信号にアップエッジが生じるとＦＦ２６２＿１Ａにてデータリセットが生じるよう、且つ、ＦＦ２６２＿１Ｃ又は２６２＿１Ａの出力信号にアップエッジが生じるとＦＦ２６２＿１Ｂにてデータリセットが生じるよう、且つ、ＦＦ２６２＿１Ａ又は２６２＿１Ｂの出力信号にアップエッジが生じるとＦＦ２６２＿１Ｃにてデータリセットが生じるよう、ＦＦ２６２＿１Ａ、２６２＿１Ｂ及び２６２＿１Ｃのリセット入力端子（ＲＳＴ）へ信号が入力される。例えば、ＦＦ２６２＿１Ａ、２６２＿１Ｂ、２６２＿１Ｃのリセット入力端子（ＲＳＴ）に対し、夫々、ＦＦ２６２＿１Ｂ、２６２＿１Ｃ、２６２＿１Ａの出力信号の反転信号を入力して良い。

【0093】

駆動信号生成部２６０において、ＦＦ２６２＿２Ｂ又は２６２＿２Ｃの出力信号にアップエッジが生じるとＦＦ２６２＿２Ａにてデータリセットが生じるよう、且つ、ＦＦ２６２＿２Ｃ又は２６２＿２Ａの出力信号にアップエッジが生じるとＦＦ２６２＿２Ｂにてデータリセットが生じるよう、且つ、ＦＦ２６２＿２Ａ又は２６２＿２Ｂの出力信号にアップエッジが生じるとＦＦ２６２＿２Ｃにてデータリセットが生じるよう、ＦＦ２６２＿２Ａ、２６２＿２Ｂ及び２６２＿２Ｃのリセット入力端子（ＲＳＴ）へ信号が入力される。例えば、ＦＦ２６２＿２Ａ、２６２＿２Ｂ、２６２＿２Ｃのリセット入力端子（ＲＳＴ）に対し、夫々、ＦＦ２６２＿２Ｂ、２６２＿２Ｃ、２６２＿２Ａの出力信号の反転信号を入力して良い。

【0094】

尚、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ又はＨＡＬＬ＿ｗのアップエッジに同期して信号ＦＧＲにアップエッジが生じるとき、信号ＦＧＲのアップエッジタイミングの直前における検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づきＦＦ２６２＿１Ａ～２６２＿１Ｃのデータ入力端子（Ｄ）への入力信号が決定されるよう、駆動信号生成部２６０が形成されているものとする。従って例えば、検出信号ＨＡＬＬ＿ｕのアップエッジに同期して信号ＦＧＲにアップエッジが生じるとき、信号ＦＧＲの当該アップエッジタイミングの直前では検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ、ＨＡＬＬ＿ｗが夫々、ローレベル、ハイレベル、ローレベルであるため、ＦＦ２６２＿１Ａ～２６２＿１Ｃの内、ＦＦ２６２＿１Ａのデータ入力端子（Ｄ）への入力信号のみがハイレベルと認識されてＦＦ２６２＿１Ａのみの出力信号がハイレベルになるものとする。同様に、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ又はＨＡＬＬ＿ｗのアップエッジに同期して信号ＦＧＲＢにアップエッジが生じるとき、信号ＦＧＲＢのアップエッジタイミングの直前における検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づきＦＦ２６２＿２Ａ～２６２＿２Ｃのデータ入力端子（Ｄ）への入力信号が決定されるよう、駆動信号生成部２６０が形成されているものとする。従って例えば、検出信号ＨＡＬＬ＿ｗのアップエッジに同期して信号ＦＧＲＢにアップエッジが生じるとき、信号ＦＧＲＢの当該アップエッジタイミングの直前では検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ、ＨＡＬＬ＿ｗが夫々、ハイレベル、ローレベル、ローレベルであるため、ＦＦ２６２＿２Ａ～２６２＿２Ｃの内、ＦＦ２６２＿２Ａのデータ入力端子（Ｄ）への入力信号のみがハイレベルと認識されてＦＦ２６２＿２Ａのみの出力信号がハイレベルになるものとする。

【0095】

ＡＮＤ回路２６３＿１Ａは、ＦＦ２６２＿１Ａの出力信号と信号Ｓｐｗｍ１との論理積信号Ｓ＿１Ａを出力する。故に、ＡＮＤ回路２６３＿１Ａの出力信号Ｓ＿１Ａは、ＦＦ２６２＿１Ａの出力信号と信号Ｓｐｗｍ１とが共にハイレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６３＿１Ｂは、ＦＦ２６２＿１Ｂの出力信号と信号Ｓｐｗｍ１との論理積信号Ｓ＿１Ｂを出力する。故に、ＡＮＤ回路２６３＿１Ｂの出力信号Ｓ＿１Ｂは、ＦＦ２６２＿１Ｂの出力信号と信号Ｓｐｗｍ１とが共にハイレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６３＿１Ｃは、ＦＦ２６２＿１Ｃの出力信号と信号Ｓｐｗｍ１との論理積信号Ｓ＿１Ｃを出力する。故に、ＡＮＤ回路２６３＿１Ｃの出力信号Ｓ＿１Ｃは、ＦＦ２６２＿１Ｃの出力信号と信号Ｓｐｗｍ１とが共にハイレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。

【0096】

ＡＮＤ回路２６３＿２Ａは、ＦＦ２６２＿２Ａの出力信号と信号Ｓｐｗｍ２との論理積信号Ｓ＿２Ａを出力する。故に、ＡＮＤ回路２６３＿２Ａの出力信号Ｓ＿２Ａは、ＦＦ２６２＿２Ａの出力信号と信号Ｓｐｗｍ２とが共にハイレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６３＿２Ｂは、ＦＦ２６２＿２Ｂの出力信号と信号Ｓｐｗｍ２との論理積信号Ｓ＿２Ｂを出力する。故に、ＡＮＤ回路２６３＿２Ｂの出力信号Ｓ＿２Ｂは、ＦＦ２６２＿２Ｂの出力信号と信号Ｓｐｗｍ２とが共にハイレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。ＡＮＤ回路２６３＿２Ｃは、ＦＦ２６２＿２Ｃの出力信号と信号Ｓｐｗｍ２との論理積信号Ｓ＿２Ｃを出力する。故に、ＡＮＤ回路２６３＿２Ｃの出力信号Ｓ＿２Ｃは、ＦＦ２６２＿２Ｃの出力信号と信号Ｓｐｗｍ２とが共にハイレベルである期間においてのみハイレベルとなり、他の期間ではローレベルとなる。

【0097】

ＯＲ回路２６４ｕは、信号Ｓ＿１Ａと信号Ｓ＿２Ｂの論理和信号を駆動信号ＤＲＶｕとして出力する。故に、駆動信号ＤＲＶｕは、信号Ｓ＿１Ａ及びＳ＿２Ｂの少なくとも一方がハイレベルであればハイレベルとなり、信号Ｓ＿１Ａ及びＳ＿２Ｂの双方がローレベルであればローレベルとなる。ＯＲ回路２６４ｖは、信号Ｓ＿１Ｂと信号Ｓ＿２Ｃの論理和信号を駆動信号ＤＲＶｖとして出力する。故に、駆動信号ＤＲＶｖは、信号Ｓ＿１Ｂ及びＳ＿２Ｃの少なくとも一方がハイレベルであればハイレベルとなり、信号Ｓ＿１Ｂ及びＳ＿２Ｃの双方がローレベルであればローレベルとなる。ＯＲ回路２６４ｗは、信号Ｓ＿１Ｃと信号Ｓ＿２Ａの論理和信号を駆動信号ＤＲＶｗとして出力する。故に、駆動信号ＤＲＶｗは、信号Ｓ＿１Ｃ及びＳ＿２Ａの少なくとも一方がハイレベルであればハイレベルとなり、信号Ｓ＿１Ｃ及びＳ＿２Ａの双方がローレベルであればローレベルとなる。

【0098】

ＦＦ２６２＿１Ａ、ＦＦ２６２＿２Ａ、ＦＦ２６２＿１Ｂ、ＦＦ２６２＿２Ｂ、ＦＦ２６２＿１Ｃ、ＦＦ２６２＿２Ｃの出力信号のアップエッジタイミングが、夫々、期間Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６の開始タイミングに相当する。

【0099】

このように、ロジック回路２６内の駆動信号生成部２６０は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づき、ロータ３の位相θが電気角１２０°分変化するごとに信号レベルが変化する内部信号（ＦＧＲ、ＦＧＲＢ）を生成し、当該内部信号の信号レベル変化を契機に信号Ｓｐｗｍ１及びＳｐｗｍ２の割り当ての対象となる相をＵ相、Ｖ相及びＷ相間で切り替える。図１８の回路構成から理解されるよう、割り当ての対象となる相は、検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗに基づいて決定される。例えば、検出信号ＨＡＬＬ＿ｖがハイレベル且つ検出信号ＨＡＬＬ＿ｗがローレベルである期間において信号ＦＧＲにアップエッジが生じたとき、信号Ｓｐｗｍ１の割り当ての対象となる相がＵ相に切り替えられる。

【0100】

＜＜第２実施例＞＞
第２実施例を説明する。本実施形態において、ここまでの説明では、進角制御の存在を無視していたが（即ち、進角値ＡＤＶがゼロであると仮定しているが）、ドライバＩＣ１０において進角制御を行うこともできる。第２実施例では進角制御が行われることを前提とする。

【0101】

進角制御を行う場合、図１８の駆動信号生成部２６０を用い、進角値ＡＤＶに正の値を設定すれば良い。図２０は、進角制御が行われるときの駆動信号生成部２６０の動作に関わるタイミングチャートであり、駆動信号生成部２６０の内部信号及び入出力信号の波形が図２０に示されている。駆動信号生成部２６０は、出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ及びＨＡＬＬ＿ｗと内部信号（ＦＧＲ、ＦＧＲＢ）との間に進角値ＡＤＶ分の位相差を設けることで、進角制御を実現する。

【0102】

進角値ＡＤＶは固定値を有していても良いし、ドライバＩＣ１０の外部装置（不図示）からドライバＩＣ１０に対して入力される信号に基づき進角値ＡＤＶが設定されても良い。或いは、モータ１の回転速度に応じて進角値ＡＤＶが設定されても良いし、モータ１にて発生されるべきトルクを指定するトルク指令信号に基づいて進角値ＡＤＶが設定されても良い。

【0103】

進角制御が行われるとき、期間Ｐ１の開始タイミングが検出信号ＨＡＬＬ＿ｕのアップエッジタイミングから進角値ＡＤＶだけずれる。期間Ｐ２～Ｐ６の開始タイミングと検出信号ＨＡＬＬ＿ｕ、ＨＡＬＬ＿ｖ又はＨＡＬＬ＿ｗのアップエッジタイミングとの間においても同様である。このため、進角値ＡＤＶを考慮して制御信号ＣＮＴが生成される。即ち例えば、図９の検出信号ＨＡＬＬ＿Ｘが検出信号ＨＡＬＬ＿ｕであるならば、制御信号生成部２２は、検出信号ＨＡＬＬ＿ｕ及び進角値ＡＤＶに基づき、検出信号ＨＡＬＬ＿ｕのアップエッジタイミングから進角値ＡＤＶ分だけ前のタイミングにおいて指令相電圧Ｖ１^＊が最低電圧Ｖ_ＢＴＭから上昇開始するように制御信号ＣＮＴを生成すれば良い（指令相電圧Ｖ２^＊は指令相電圧Ｖ１^＊に対して電気角１２０°分だけ遅れたものとされる）。

【0104】

＜＜第３実施例＞＞
第３実施例を説明する。第３実施例では、上述の構成又は動作に対する幾つかの応用技術、変形技術などを説明する。

【0105】

一般に、二相変調ではスイッチング停止相のコイルの相電圧が電源電圧又はグランドの電圧に固定される。上述の実施形態では、スイッチング停止相に対応するハーフブリッジ回路を出力ロー状態に固定する例を挙げているが、これに代えて、スイッチング停止相に対応するハーフブリッジ回路が出力ハイ状態に固定されるようドライバＩＣ１０を変形しても良い。この場合には、スイッチング停止相のコイルに対し電源電圧ＶＰＷＲが固定電圧として供給される（即ち、スイッチング停止相のコイルへの相電圧が電源電圧ＶＰＷＲにて固定される）。例えば、Ｕ相がスイッチング停止相とされる期間において相電圧Ｖｕは電源電圧ＶＰＷＲに固定される。

【0106】

上述の実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示であり、Ｎチャネル型のＦＥＴがＰチャネル型のＦＥＴに変更されるように、或いは、Ｐチャネル型のＦＥＴがＮチャネル型のＦＥＴに変更されるように、ＦＥＴを含む回路の構成は変形され得る。

【0107】

不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

【0108】

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。

【0109】

本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

【符号の説明】

【0110】

１ モータ
２ｕ、２ｖ、２ｗ コイル
３ ロータ
４ 位置検出器
１０ ドライバＩＣ
２０ 駆動制御回路
２１ 基準電圧生成部
２２ 制御信号生成部
２３ 周期電圧生成部
２４ ＤＡコンバータ
２４０ 抵抗ラダー部
２４１、２４２ スイッチ回路
２５＿１、２５＿２ コンパレータ
２６ ロジック回路
３０ プリドライバ
４０ インバータ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】