特許 7577535 電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-25

(45)【発行日】2024-11-05

(54)【発明の名称】電子部品

(51)【国際特許分類】

   H03H 9/25 20060101AFI20241028BHJP

   H03H 9/17 20060101ALI20241028BHJP

   H03H 9/02 20060101ALI20241028BHJP

【ＦＩ】

H03H9/25 A

H03H9/17 F

H03H9/02 A

【請求項の数】 5

(21)【出願番号】P 2020216631

(22)【出願日】2020-12-25

(65)【公開番号】P2022102099

(43)【公開日】2022-07-07

【審査請求日】2023-11-14

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】110004370

【氏名又は名称】弁理士法人片山特許事務所

(72)【発明者】

【氏名】山内 基

【審査官】石田 昌敏

(56)【参考文献】

【文献】特開２０１８－１０１９５５（ＪＰ，Ａ）

【文献】特開平１１－２６０９６８（ＪＰ，Ａ）

【文献】特開２００５－０５７０９０（ＪＰ，Ａ）

【文献】特開２０１９－０４７３４９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｈ ９／００－ ９／７４

(57)【特許請求の範囲】

【請求項1】

平面視して矩形状の周縁と、前記周縁に沿う枠状の第１領域と、前記第１領域に囲まれた第３領域と、前記第１領域に前記周縁とは反対側で隣り合い、前記第１領域の４つの辺のうち少なくとも１つの辺と前記第３領域との間に位置して前記少なくとも１つの辺に沿う第２領域と、を有し、前記第２領域の厚さは前記第１領域との間に設けられた段差によって前記第１領域の厚さよりも小さく、前記第３領域の厚さは前記第２領域との間に設けられた段差によって前記第２領域の厚さよりも大きい基板と、
前記基板上で前記第３領域に実装され、素子を有するデバイスチップと、
前記第１領域に前記デバイスチップを囲んで設けられ、前記基板よりも線膨張係数が大きい封止層と、
前記封止層上に設けられ、前記封止層と共に前記素子を前記デバイスチップと前記基板との間の空隙に封止し、前記封止層よりも線膨張係数が大きい封止部材と、を備え、
前記封止層の側面は、前記第１領域と前記第２領域の間の段差側面と一致する電子部品。

【請求項2】

前記第２領域は、前記第１領域の４つの辺に沿って設けられ、前記基板を平面視して前記第３領域を囲む、請求項１に記載の電子部品。

【請求項3】

平面視して矩形状の周縁と、前記周縁に沿う枠状の第１領域と、前記第１領域に前記周縁とは反対側で隣り合い、前記平面視して前記第１領域により囲まれて前記第１領域よりも内側の領域の９０％以上を占め、前記第１領域との間に設けられた段差によって前記第１領域の厚さよりも小さい厚さを有する第２領域と、を有する基板と、
前記基板上で前記第２領域に実装され、素子を有するデバイスチップと、
前記第１領域に前記デバイスチップを囲んで設けられ、前記基板よりも線膨張係数が大きい封止層と、
前記封止層上に設けられ、前記封止層と共に前記素子を前記デバイスチップと前記基板の間の空隙に封止し、前記封止層よりも線膨張係数が大きい封止部材と、を備え、
前記封止層の側面は、前記第１領域と前記第２領域の間の段差側面と一致する電子部品。

【請求項4】

前記基板はセラミック基板であり、
前記封止部材ははんだである、請求項１から３のいずれか一項に記載の電子部品。

【請求項5】

前記デバイスチップは、前記空隙を介し前記基板と向かい合う面に前記素子である弾性波素子を有する、請求項１から４のいずれか一項に記載の電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品に関する。

【背景技術】

【0002】

素子を有するデバイスチップが基板上に実装され、デバイスチップを囲んで基板上に設けられた封止層と封止層上に設けられた封止部材とにより素子が封止された電子部品が知られている（例えば特許文献１）。また、基板に凹部又は凸部を設け、封止層を凹部又は凸部に設けることが知られている（例えば特許文献２、３）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００６－２０３１４９号公報

【文献】特開２０１６－２０１７８０号公報

【文献】特開２０１９－３６７８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

封止層と基板との間に熱応力などの応力が加わると、封止層が基板から剥がれることがある。封止層が基板から剥がれると、素子の封止性が劣化する。

【0005】

本発明は、上記課題に鑑みなされたものであり、封止層の基板からの剥がれを抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、平面視して矩形状の周縁と、前記周縁に沿う枠状の第１領域と、前記第１領域に囲まれた第３領域と、前記第１領域に前記周縁とは反対側で隣り合い、前記第１領域の４つの辺のうち少なくとも１つの辺と前記第３領域との間に位置して前記少なくとも１つの辺に沿う第２領域と、を有し、前記第２領域の厚さは前記第１領域との間に設けられた段差によって前記第１領域の厚さよりも小さく、前記第３領域の厚さは前記第２領域との間に設けられた段差によって前記第２領域の厚さよりも大きい基板と、前記基板上で前記第３領域に実装され、素子を有するデバイスチップと、前記第１領域に前記デバイスチップを囲んで設けられ、前記基板よりも線膨張係数が大きい封止層と、前記封止層上に設けられ、前記封止層と共に前記素子を前記デバイスチップと前記基板との間の空隙に封止し、前記封止層よりも線膨張係数が大きい封止部材と、を備え、前記封止層の側面は、前記第１領域と前記第２領域の間の段差側面と一致する電子部品である。

【0008】

上記構成において、前記第２領域は、前記第１領域の４つの辺に沿って設けられ、前記基板を平面視して前記第３領域を囲む構成とすることができる。

【0009】

本発明は、平面視して矩形状の周縁と、前記周縁に沿う枠状の第１領域と、前記第１領域に前記周縁とは反対側で隣り合い、前記平面視して前記第１領域により囲まれて前記第１領域よりも内側の領域の９０％以上を占め、前記第１領域との間に設けられた段差によって前記第１領域の厚さよりも小さい厚さを有する第２領域と、を有する基板と、前記基板上で前記第２領域に実装され、素子を有するデバイスチップと、前記第１領域に前記デバイスチップを囲んで設けられ、前記基板よりも線膨張係数が大きい封止層と、前記封止層上に設けられ、前記封止層と共に前記素子を前記デバイスチップと前記基板の間の空隙に封止し、前記封止層よりも線膨張係数が大きい封止部材と、を備え、前記封止層の側面は、前記第１領域と前記第２領域の間の段差側面と一致する電子部品である。

【0013】

上記構成において、前記基板はセラミック基板であり、前記封止部材ははんだである構成とすることができる。

【0014】

上記構成において、前記デバイスチップは、前記空隙を介し前記基板と向かい合う面に前記素子である弾性波素子を有する構成とすることができる。

【発明の効果】

【0015】

本発明によれば、封止層の基板からの剥がれを抑制できる。

【図面の簡単な説明】

【0016】

【図1】図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、封止層付近を拡大した断面図、図１（ｃ）は、基板の平面図である。

【図2】図２（ａ）及び図２（ｂ）は、実施例１における弾性波素子の例を示す平面図及び断面図である。

【図3】図３（ａ）及び図３（ｂ）は、実施例１に係る電子部品の製造方法を示す断面図（その１）である。

【図4】図４（ａ）及び図４（ｂ）は、実施例１に係る電子部品の製造方法を示す断面図（その２）である。

【図5】図５（ａ）は、実施例１の変形例１における基板の平面図、図５（ｂ）は、実施例１の変形例２における基板の平面図である。

【図6】図６（ａ）は、実施例２に係る電子部品の断面図、図６（ｂ）は、封止層付近を拡大した断面図、図６（ｃ）は、基板の平面図である。

【図7】図７（ａ）及び図７（ｂ）は、実施例２に係る電子部品の製造方法を示す断面図（その１）である。

【図8】図８（ａ）及び図８（ｂ）は、実施例２に係る電子部品の製造方法を示す断面図（その２）である。

【図9】図９（ａ）は、実施例２の変形例に係る電子部品の断面図、図９（ｂ）は、封止層付近を拡大した断面図、図９（ｃ）は、基板の平面図である。

【図10】図１０は、比較例に係る電子部品の断面図である。

【図11】図１１は、比較例に係る電子部品で生じる課題を示す断面図である。

【図12】図１２は、シミュレーションに用いたモデルの平面図である。

【図13】図１３（ａ）及び図１３（ｂ）は、モデルＡ及びＢにおける図１２のＡ－Ａ間の断面図である。

【図14】図１４（ａ）から図１４（ｃ）は、モデルＣからＥにおける図１２のＡ－Ａ間の断面図である。

【図15】図１５は、シミュレーション結果を示すグラフである。

【発明を実施するための形態】

【0017】

以下、図面を参照し、本発明の実施例について説明する。

【実施例1】

【0018】

図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、封止層付近を拡大した断面図、図１（ｃ）は、基板の平面図である。図１（ａ）から図１（ｃ）のように、実施例１の電子部品１００は、基板１０上に１又は複数のデバイスチップ３０が実装されている。基板１０は複数の絶縁層１１ａから１１ｃを備える。絶縁層１１ａから１１ｃは、例えばＬＴＣＣ（Low Temperature Co-fired Ceramics）又はＨＴＣＣ（High Temperature Co-fired Ceramics）などのセラミックス層若しくはガラスエポキシ樹脂などの樹脂層である。

【0019】

基板１０の下面に端子１４が設けられている。絶縁層１１ａと１１ｂの間及び絶縁層１１ｂと１１ｃの間に金属層１２ａが設けられている。絶縁層１１ｃ上に金属層１２ｂが設けられている。絶縁層１１ａから１１ｃにはビア配線１３が設けられている。金属層１２ａ及び１２ｂ、ビア配線１３、及び端子１４は、例えば銅層、アルミニウム層、金層、又はタングステン層などの金属層である。

【0020】

基板１０上に実装されたデバイスチップ３０は、基板３１と、基板３１の下面に設けられた弾性波素子３２及び配線３３と、を備える。配線３３は、例えば銅層、アルミニウム層、又は金層などの金属層である。デバイスチップ３０は、バンプ３４を介して基板１０にフリップチップ実装（フェースダウン実装）されている。バンプ３４は、金属層１２ｂと配線３３とを接合する。バンプ３４は、例えば金バンプ、はんだバンプ、又は銅バンプである。

【0021】

基板１０は、平面視して略矩形である。略矩形には、角部が丸みを帯びている場合や各辺が湾曲している場合などが含まれる。基板１０は、平面視したときの４辺に沿った領域２０と、領域２０より内側に位置して領域２０に隣接し、領域２０との間に設けられた段差２５によって領域２０よりも厚さが小さい領域２１と、領域２０とは反対側で領域２１に隣接し、領域２１との間に設けられた段差２６によって領域２１よりも厚さが大きい領域２２と、を有する。すなわち、領域２１の上面には、領域２０及び２２の上面に対して窪んだ溝部２３が設けられている。段差は、電子部品の断面を観察して基板の表面（平面）を０°としたときに、段差の側面と基板の表面とがなす角が７０°～１４０°程度であればよい。領域２０における基板１０の厚さと領域２２における基板１０の厚さとは略同じであり、領域２０の上面と領域２２の上面は略同一面となっている。領域２２は、平面視して領域２０及び２１により囲まれている。領域２１は、平面視して領域２０により囲まれている。

【0022】

領域２０の幅Ｗ１は、例えば５０μｍ～１５０μｍである。領域２１の幅Ｗ２は、例えば１０μｍ～１００μｍである。領域２０と２１の間の段差２５及び領域２１と２２の間の段差２６の高さＨ（すなわち溝部２３の深さ）は、例えば１μｍ～５０μｍである。

【0023】

デバイスチップ３０は、基板１０の領域２２に実装されている。基板１０の領域２０にデバイスチップ３０を囲むように封止層１５が設けられている。封止層１５は、領域２０全体に設けられ、デバイスチップ３０を完全に囲むように環状に設けられている。なお、封止層１５は、デバイスチップ３０を完全に囲む場合に限られず、一部で途切れていてもよい。封止層１５は、領域２１には設けられていない。封止層１５のデバイスチップ３０側の側面１７は、領域２０と２１の間の段差２５の側面（段差側面）３５ａと略同一面になっている。封止層１５は、基板１０よりも線膨張係数の大きい部材で形成され、例えば銅を主成分とする金属で形成されている。

【0024】

封止層１５上にデバイスチップ３０を囲むように封止部材３６が設けられている。封止部材３６は、例えばデバイスチップ３０を完全に囲むように設けられている。封止部材３６は、封止層１５よりも線膨張係数の大きい部材で形成され、例えば錫を含むはんだで形成されている。封止部材３６は例えば封止層１５の上面に接合する。デバイスチップ３０の上面及び封止部材３６の上面に平板状のリッド３７が設けられている。リッド３７は、例えばコバール板などの金属板又は絶縁板である。リッド３７、封止部材３６、及び封止層１５を覆うように保護膜３８が設けられている。保護膜３８は、例えばニッケルなどの金属膜又は絶縁膜である。

【0025】

弾性波素子３２は、空隙１６を介して基板１０に向かい合っている。弾性波素子３２は、封止層１５、封止部材３６、リッド３７、及び基板１０により空隙１６内に封止されている。バンプ３４は空隙１６に囲まれている。端子１４は、ビア配線１３、金属層１２ａ及び１２ｂ、バンプ３４、及び配線３３を介し弾性波素子３２に電気的に接続されている。

【0026】

図２（ａ）及び図２（ｂ）は、実施例１における弾性波素子の例を示す平面図及び断面図である。図２（ａ）のように、弾性波素子３２は弾性表面波共振器であってもよい。基板３１は圧電基板であり、基板３１上にＩＤＴ（Interdigital Transducer）４０と反射器４１が設けられている。ＩＤＴ４０は、対向する１対の櫛型電極４２を有する。櫛型電極４２は、複数の電極指４３と、複数の電極指４３を接続するバスバー４４と、を有する。反射器４１は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０は、圧電基板である基板３１に弾性表面波を励振する。反射器４１は、弾性表面波を反射する。

【0027】

ＩＤＴ４０及び反射器４１は、例えばアルミニウム膜又は銅膜により形成される。基板３１上にＩＤＴ４０及び反射器４１を覆う保護膜又は温度補償膜が設けられていてもよい。基板３１は、サファイア基板、アルミナ基板、スピネル基板、水晶基板、又はシリコン基板などの支持基板上に直接又は間接的に接合されていてもよい。

【0028】

図２（ｂ）のように、弾性波素子３２は圧電薄膜共振器であってもよい。基板３１上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４５及び上部電極４７が設けられている。下部電極４５と基板３１との間に空隙４８が形成されている。圧電膜４６の少なくとも一部を挟み下部電極４５と上部電極４７とが対向する領域が共振領域４９である。共振領域４９において、下部電極４５及び上部電極４７は圧電膜４６内に厚み縦振動モードの弾性波を励振する。

【0029】

基板３１は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板、又はシリコン基板である。下部電極４５及び上部電極４７は、例えばルテニウム膜などの金属膜である。圧電膜４６は、例えば窒化アルミニウム膜である。なお、空隙４８の代わりに弾性波を反射する音響反射膜が設けられていてもよい。

【0030】

図２（ａ）及び図２（ｂ）のように、弾性波素子３２は弾性波を励振する電極を含む。このため、図１（ａ）のように、弾性波の励振が妨げられないよう、弾性波素子３２は空隙１６に覆われている。

【0031】

［製造方法］
図３（ａ）から図４（ｂ）は、実施例１に係る電子部品の製造方法を示す断面図である。図３（ａ）のように、基板１０を準備する。基板１０は、積層された絶縁層１１ａから１１ｃと、絶縁層１１ａと１１ｂの間及び絶縁層１１ｂと１１ｃの間に設けられた金属層１２ａと、絶縁層１１ｃの上面に設けられた金属層１２ｂ及び封止層１５と、絶縁層１１ａから１１ｃに設けられたビア配線１３と、絶縁層１１ａの下面に設けられた端子１４と、を備える。

【0032】

図３（ｂ）のように、基板１０に溝部２３を形成する。溝部２３は、例えば溝部２３を形成する領域以外を覆うマスク層を形成し、マスク層をマスクとして基板１０をエッチングすることで形成する。溝部２３の深さは絶縁層１１ｃの厚さより小さくてもよいし、大きくてもよい。これにより、基板１０は、封止層１５が設けられた領域２０と、領域２０に隣り合い領域２０よりも段差によって厚さが小さい領域２１と、領域２０とは反対側で領域２１に隣り合い領域２１よりも段差によって厚さが大きい領域２２と、を有するようになる。なお、溝部２３は基板１０をダイシングすることによって形成してもよいし、溝部２３が形成された絶縁層１１ｃを用いて絶縁層１１ａから１１ｃを焼成して基板１０を形成することで溝部２３が形成されるようにしてもよい。

【0033】

図４（ａ）のように、基板１０上にバンプ３４を介しデバイスチップ３０をフリップチップ実装する。これにより、基板１０と弾性波素子３２とは空隙１６を挟み対向する。

【0034】

図４（ｂ）のように、下面に例えば錫銀からなるはんだ板を形成したリッド３７を基板３１上に配置する。はんだを加熱し溶融させ、リッド３７を基板３１の方向に押圧する。封止層１５の上面ははんだに対して濡れ性が良いため、溶融したはんだは封止層１５の上面を濡れ広がって封止層１５に接合する。これにより、デバイスチップ３０を囲んで封止層１５に接合する封止部材３６が形成される。

【0035】

リッド３７、封止部材３６、封止層１５、及び基板１０を切断して電子部品を個片化した後、封止層１５、封止部材３６、及びリッド３７を覆う保護膜３８を形成する。これにより、図１（ａ）から図１（ｃ）の電子部品１００が形成される。

【0036】

［実施例１の変形例］
図５（ａ）は、実施例１の変形例１における基板の平面図、図５（ｂ）は、実施例１の変形例２における基板の平面図である。図５（ａ）のように、実施例１の変形例１の電子部品１１０では、基板１０を平面視したときの４辺のうち２辺（例えば対向する２辺）に沿って領域２０よりも段差によって厚さが小さい領域２１が設けられている。図５（ｂ）のように、実施例１の変形例２の電子部品１２０では、基板１０を平面視したときの４辺のうち１辺に沿って領域２０よりも段差によって厚さが小さい領域２１が設けられている。実施例１の変形例１及び変形例２のその他の構成は実施例１と同じであるため図示及び説明を省略する。

【実施例2】

【0037】

図６（ａ）は、実施例２に係る電子部品の断面図、図６（ｂ）は、封止層付近を拡大した断面図、図６（ｃ）は、基板の平面図である。図６（ａ）から図６（ｃ）のように、実施例２の電子部品２００では、基板１０は、平面視したときの４辺に沿った領域２０と、領域２０に隣接し且つ領域２０に囲まれて領域２０よりも内側の略全領域であり、領域２０との間に設けられた段差２７によって領域２０より厚さが小さい領域２１ａと、を有する。デバイスチップ３０は、基板１０の領域２１ａに実装されている。領域２０に設けられた封止層１５のデバイスチップ３０側の側面１７は、領域２０と２１ａの間の段差側面３５ｂと略同一面になっている。領域２０の幅Ｗは、例えば５０μｍ～１５０μｍである。領域２０と２１ａの間の段差の高さＨは、例えば１μｍ～５０μｍである。その他の構成は実施例１と同じであるため説明を省略する。

【0038】

［製造方法］
図７（ａ）から図８（ｂ）は、実施例２に係る電子部品の製造方法を示す断面図である。図７（ａ）のように、基板１０を準備する。基板１０は、積層された絶縁層１１ａから１１ｃと、絶縁層１１ａと１１ｂの間及び絶縁層１１ｂと１１ｃの間に設けられた金属層１２ａと、絶縁層１１ｃの上面に設けられた金属層１２ｂと、絶縁層１１ａから１１ｃに設けられたビア配線１３と、絶縁層１１ａの下面に設けられた端子１４と、を備える。

【0039】

図７（ｂ）のように、封止層１５を形成する領域以外の領域をマスク層６０で覆う。マスク層６０は、例えばフォトレジスト膜である。マスク層６０をマスクとして、絶縁層１１ａから１１ｃと同じ材料を堆積又はスクリーン印刷し、封止層１５が形成される領域に突起部６１を形成する。その後、マスク層６０をマスクとして、封止層１５を形成する材料をめっき又はスクリーン印刷し、突起部６１上に封止層１５を形成する。これにより、基板１０は、封止層１５が設けられた領域２０と、領域２０に隣り合い領域２０よりも段差によって厚さが小さい領域２１ａと、を有するようになる。なお、図７（ａ）において、絶縁層１１ｃ上に突起部６１に相当する枠状の絶縁層が設けられた基板１０を焼成によって形成し、その後、図７（ｂ）と同様に、マスク層を用いて封止層１５を形成してもよい。

【0040】

図８（ａ）のように、マスク層６０を除去した後、基板１０上にバンプ３４を介しデバイスチップ３０をフリップチップ実装する。これにより、基板１０と弾性波素子３２とは空隙１６を挟み対向する。

【0041】

図８（ｂ）のように、下面に例えば錫銀からなるはんだ板を形成したリッド３７を基板３１上に配置する。はんだを加熱し溶融させ、リッド３７を基板３１の方向に押圧する。封止層１５の上面ははんだに対して濡れ性が良いため、溶融したはんだは封止層１５の上面を濡れ広がって封止層１５に接合する。これにより、デバイスチップ３０を囲んで封止層１５に接合する封止部材３６が形成される。

【0042】

リッド３７、封止部材３６、封止層１５、及び基板１０を切断して電子部品を個片化した後、封止層１５、封止部材３６、及びリッド３７を覆う保護膜３８を形成する。これにより、図６（ａ）から図６（ｃ）の電子部品２００が形成される。

【0043】

［実施例２の変形例］
図９（ａ）は、実施例２の変形例に係る電子部品の断面図、図９（ｂ）は、封止層付近を拡大した断面図、図９（ｃ）は、基板の平面図である。図９（ａ）から図９（ｃ）のように、実施例２の変形例の電子部品２１０では、封止層１５のデバイスチップ３０側の側面１７は、領域２０と領域２１ａの間の段差側面３５ｂよりも領域２０の内側に位置している。その他の構成は実施例２と同じであるため説明を省略する。

【0044】

［比較例］
図１０は、比較例に係る電子部品の断面図である。図１０のように、比較例の電子部品５００では、基板１０の上面は平坦となっている。その他の構成は、実施例１と同じであるため説明を省略する。

【0045】

図１１は、比較例に係る電子部品で生じる課題を示す断面図である。図１１のように、比較例の電子部品では、温度サイクル試験後において、封止層１５がデバイスチップ３０側の端部を起点として基板１０から剥がれてしまうことがある。これは、封止層１５及び封止部材３６の線膨張係数と基板１０の線膨張係数との差によって、封止層１５の基板１０との界面付近に歪が生じて応力が加わったためと考えられる。封止層１５が基板１０から剥がれてしまうと、封止層１５と基板１０の間に隙間５０が形成されるため、弾性波素子３２の封止性が劣化してしまう。一例として、基板１０がＬＴＣＣ基板の場合の線膨張係数は１０．４ｐｐｍ／℃、封止層１５が銅（Ｃｕ）層である場合の線膨張係数は１７．７ｐｐｍ／℃、封止部材３６が錫銀（ＳｎＡｇ）はんだである場合の線膨張係数は３０ｐｐｍ／℃である。

【0046】

［シミュレーション］
封止層１５に加わる歪をシミュレーションした。図１２は、シミュレーションに用いたモデルの平面図である。図１３（ａ）及び図１３（ｂ）は、モデルＡ及びＢにおける図１２のＡ－Ａ間の断面図である。図１４（ａ）から図１４（ｃ）は、モデルＣからＥにおける図１２のＡ－Ａ間の断面図である。図１３（ａ）のモデルＡは比較例に相当し、図１３（ｂ）のモデルＢは実施例１に相当し、図１４（ａ）のモデルＣは実施例２に相当し、図１４（ｂ）及び図１４（ｃ）のモデルＤ及びＥは実施例２の変形例に相当する。図１２では図１３（ａ）のモデルＡを例に図示しているが、図１３（ｂ）から図１４（ｃ）のモデルＢ～Ｅでは基板１０の上面に段差が形成されている点以外は同じである。図１３（ｂ）のモデルＢでは、溝部２３が封止層１５に沿ってＬ字状に設けられている。基板１０の法線方向をＺ方向、基板１０の辺方向をＸ方向及びＹ方向とする。

【0047】

図１２から図１４（ｃ）のように、シミュレーションは、基板１０の１／４対称モデルを用いて行った。すなわち、基板１０の＋Ｘ側の面及び－Ｙ側の面に封止層１５、封止部材３６、及び保護膜３８は設けられてなく、これらの面の境界条件を鏡面条件とした。基板１０のＹ方向及びＸ方向の長さをＤ１及びＤ２とする。デバイスチップ３０のＸ方向及びＹ方向の長さをＤ４及びＤ５とする。封止層１５の幅をＤ３とする。バンプ３４の径をＤ６とする。基板１０の厚さをＴ１とする。封止層１５及びバンプ３４の厚さをＴ２とする。デバイスチップ３０の厚さをＴ３とする。リッド３７の厚さをＴ４とする。保護膜３８の厚さをＴ５とする。図１３（ｂ）のモデルＢにおいて、領域２０と領域２１の間の段差の高さをＨ１とし、領域２１の幅をＷとする。封止層１５の側面と領域２０と２１の間の段差側面とは同一面となっている。図１４（ａ）から図１４（ｃ）のモデルＣ～Ｅにおいて、領域２０と領域２１ａの間の段差の高さをＨ２とする。図１４（ａ）のモデルＣにおいて、封止層１５の側面と領域２０と２１ａの間の段差側面とは同一面となっている。図１４（ｂ）及び図１４（ｃ）のモデルＤ及びＥにおいて、封止層１５の側面と領域２０と２１ａの間の段差側面との間隔をＬとする。

【0048】

シミュレーション条件は以下である。
基板１０：ＬＴＣＣ基板
金属層１２ａ、１２ｂ：銅（Ｃｕ）
封止層１５：銅（Ｃｕ）
バンプ３４：金（Ａｕ）
デバイスチップ３０：サファイア
封止部材３６：錫銀（ＳｎＡｇ）
リッド３７：コバール
保護膜３８：ニッケル（Ｎｉ）

【0049】

Ｄ１＝１．２５ｍｍ、Ｄ２＝１．０ｍｍ、Ｄ３＝０．１ｍｍ、Ｄ４＝０．８ｍｍ、Ｄ５＝１．０５ｍｍ、Ｄ６＝７５μｍ
Ｔ１＝３３０μｍ、Ｔ２＝１５μｍ、Ｔ３＝３５０μｍ、Ｔ４＝２５μｍ、Ｔ５＝１０μｍ

【0050】

図１３（ｂ）のモデルＢにおいて、Ｈ１＝３０μｍ、Ｗ＝５０μｍ
図１４（ａ）のモデルＣにおいて、Ｈ２＝３０μｍ
図１４（ｂ）のモデルＤにおいて、Ｈ２＝３０μｍ、Ｌ＝１０μｍ
図１４（ｃ）のモデルＥにおいて、Ｈ２＝３０μｍ、Ｌ＝２０μｍ

【0051】

表１は、シミュレーションに用いた各材料のヤング率、線膨張係数、及びポアソン比を示す表である。

【表1】

【0052】

封止層１５に加わる歪として、封止部材３６を２２１℃で組み立てたとし、完成体の温度を考慮した＋２５℃から温度サイクル試験を考慮した－４０℃～＋１２５℃を５．５サイクル実施して最終温度となる＋１２５℃における累積歪をシミュレーションした。シミュレーションでは、封止層１５の基板１０との界面付近且つデバイスチップ３０側の端付近（図１２における破線部分）での累積歪を計測した。

【0053】

表２及び図１５にシミュレーション結果を示す。表２及び図１５のように、実施例１に相当するモデルＢ、実施例２に相当するモデルＣ、及び実施例２の変形例に相当するモデルＤ及びＥは全て、比較例に相当するモデルＡに比べて、累積歪の最大値が小さい結果となった。

【表2】

【0054】

比較例に相当するモデルＡでは、封止層１５に加わる歪が大きい。これにより、封止層１５と基板１０との間の密着性が悪い場合では、図１１のように、封止層１５が基板１０から剥がれてしまうことがある。一方、実施例１に相当するモデルＢ、実施例２に相当するモデルＣ、及び実施例２の変形例に相当するモデルＤ及びＥでは、封止層１５に加わる歪が低減された。これは以下の理由によるものと考えられる。すなわち、モデルＢ～Ｅでは、封止層１５及び封止部材３６が設けられた領域２０に隣り合って領域２０よりも段差によって厚さが小さい領域２１、２１ａが設けられている。このような構造では、温度変化によって封止層１５及び封止部材３６が伸縮する場合に、領域２０は封止層１５及び封止部材３６の伸縮に追従して変形し易い挙動領域となる。このように、基板１０に封止層１５及び封止部材３６と一体となって変形する挙動領域が形成されることで、封止層１５に加わる歪が低減されたものと考えられる。

【0055】

実施例１、２及びそれらの変形例によれば、基板１０は、平面視して周縁に沿った領域２０と、領域２０と隣り合い、領域２０との間に設けられた段差２５、２７によって領域２０よりも厚さが小さい領域２１、２１ａと、を有する。領域２０には、基板１０上に実装されたデバイスチップ３０を囲み、基板１０よりも線膨張係数が大きい封止層１５が設けられている。封止層１５上には、封止層１５よりも線膨張係数が大きく、封止層１５と共に弾性波素子３２を封止する封止部材３６が設けられている。これにより、基板１０の領域２０は封止層１５及び封止部材３６と一体となって変形する挙動領域となるため、封止層１５に加わる応力が低減され、封止層１５が基板１０から剥がれることを抑制できる。

【0056】

実施例１及びその変形例では、基板１０は、領域２０と２１に加え、平面視して領域２０に囲まれ且つ領域２０との間の少なくとも一部に領域２１が介在する領域２２を有する。領域２２の厚さは、領域２１との間に設けられた段差２６によって領域２１の厚さよりも大きくなっている。デバイスチップ３０は領域２２に実装されている。これにより、基板１０の大部分において厚さを大きく確保できるため、基板１０の強度低下を抑制できる。

【0057】

領域２１に形成される溝部２３の深さは、封止層１５に加わる歪を低減して封止層１５の剥がれを抑制する点から、封止層１５の幅の０．１倍以上が好ましく、０．２倍以上がより好ましく、０．３倍以上が更に好ましい。溝部２３の深さが深くなりすぎると基板１０の強度低下又は基板１０の薄型化が難しくなるため、溝部２３の深さは、封止層１５の幅の１倍以下が好ましく、０．８倍以下がより好ましく、０．６倍以下が更に好ましい。溝部２３の幅は、封止層１５に加わる歪を低減する点から、封止層１５の幅の０．１倍以上が好ましく、０．３倍以上がより好ましく、０．５倍以上が更に好ましい。溝部２３の幅が大きくなりすぎると基板１０が大型化することから、溝部２３の幅は、封止層１５の幅の１倍以下が好ましく、０．８倍以下がより好ましく、０．６倍以下が更に好ましい。溝部２３は、基板１０の各辺の半分以上に沿って設けられる場合が好ましく、２／３以上に沿って設けられる場合がより好ましく、３／４以上に沿って設けられる場合が更に好ましい。また、封止層１５に加わる応力を低減する点から、溝部２３は、平面視したときの基板１０の４辺のうち少なくとも対向する２辺に沿って設けられている場合が好ましく、平面視したときの基板１０が長方形である場合では、長辺に沿って延びている場合が好ましい。

【0058】

実施例１では、基板１０の領域２１は平面視して領域２２を囲んでいる。これにより、封止層１５の剥がれを効果的に抑制することができる。なお、図１（ｃ）では、領域２１は領域２２を４方向から完全に囲む場合に示しているが、３方向から囲む場合でもよい。

【0059】

実施例２及びその変形例では、基板１０の領域２１ａは、平面視して領域２０により囲まれて領域２０よりも内側の略全領域である。デバイスチップ３０は領域２１ａに実装される。これにより、基板１０を容易に製造できる。略全領域とは、領域２０よりも内側の領域の全ての場合に限られず、領域２０よりも内側の領域のうち９０％以上の領域の場合を含む。

【0060】

実施例１及び実施例２では、封止層１５のデバイスチップ３０側の側面１７は、基板１０の平面視方向で領域２０と領域２１、２１ａの間の段差側面３５ａ、３５ｂと略一致する。これにより、表２及び図１５のように、封止層１５に加わる歪を効果的に低減でき、封止層１５の剥がれを効果的に抑制することができる。略一致するとは、完全に一致する場合に限られず、製造誤差程度にずれている場合も含む。

【0061】

実施例２の変形例では、領域２０と２１ａの間の段差側面３５ｂは、封止層１５のデバイスチップ３０側の側面１７よりもデバイスチップ３０側に位置する。これにより、封止層１５の位置精度が緩和されるため、製造が容易となる。表２及び図１５のように、封止層１５の側面１７と領域２０と２１ａの間の段差側面３５ｂとの間隔が広くなるに従い、封止層１５に加わる歪が大きくなっていく。したがって、封止層１５の側面１７と領域２０と２１ａの間の段差側面３５ｂとの間隔は、領域２０と２１ａの間の段差の高さよりも小さい場合が好ましく、領域２０と２１ａの段差の０．９倍以下がより好ましく、０．７倍以下が更に好ましく、０．５倍以下がより更に好ましい。なお、実施例１においても、領域２０と２１の間の段差側面３５ａは、封止層１５のデバイスチップ３０側の側面１７よりもデバイスチップ３０側に位置してもよい。

【0062】

基板１０がセラミック基板で、封止部材３６がはんだである場合、表１のように、はんだ（特に錫を含むはんだ）は線膨張係数が大きいことから、封止層１５に大きな歪が加わって基板１０から剥がれ易くなる。したがって、このような場合に、基板１０に領域２０に隣り合い且つ領域２０との間の段差２５、２７によって領域２０よりも厚さが小さい領域２１、２１ａを設けることが好ましい。

【0063】

なお、実施例１、２及びそれらの変形例では、デバイスチップ３０の素子として弾性波素子３２（弾性表面波共振器又は圧電薄膜共振器）の場合を例に示したが、インダクタ又はキャパシタの受動素子、トランジスタを含む能動素子、又はＭＥＭＳ（Micro Electro Mechanical System）素子などその他の素子の場合でもよい。また、封止部材３６は樹脂層である場合でもよい。この場合、封止層１５は金属層であってもよいし、樹脂層であってもよい。

【0064】

なお、実施例１、２及びそれらの変形例において、弾性波素子３２は弾性波フィルタを形成してもよい。弾性波素子３２は、デュプレクサ、トリプレクサ、又はクワッドプレクサなどのマルチプレクサを形成してもよい。

【0065】

以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0066】

１０ 基板
１１ａ～１１ｃ 絶縁層
１２ａ、１２ｂ 金属層
１３ ビア配線
１４ 端子
１５ 封止層
１６ 空隙
１７ 側面
２０、２１、２１ａ、２２ 領域
２３ 溝部
２５、２６、２７ 段差
３０ デバイスチップ
３１ 基板
３２ 弾性波素子
３３ 配線
３４ バンプ
３５ａ、３５ｂ 段差側面
３６ 封止部材
３７ リッド
３８ 保護膜
４０ ＩＤＴ
４１ 反射器
４２ 櫛型電極
４３ 電極指
４４ バスバー
４５ 下部電極
４６ 圧電膜
４７ 上部電極
４８ 空隙
４９ 共振領域
５０ 隙間
１００、１１０、１２０、２００、２１０、５００ 電子部品

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】