(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-25
(45)【発行日】2024-11-05
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/20 20060101AFI20241028BHJP
G06T 1/40 20060101ALI20241028BHJP
G06T 3/4046 20240101ALI20241028BHJP
G09F 9/30 20060101ALI20241028BHJP
G09G 3/3275 20160101ALI20241028BHJP
G09G 3/36 20060101ALI20241028BHJP
【ＦＩ】
G09G3/20 680G
G06T1/40
G06T3/4046
G09F9/30 338
G09G3/20 611A
G09G3/20 621M
G09G3/20 623A
G09G3/20 631B
G09G3/20 632F
G09G3/20 650C
G09G3/3275
G09G3/36
【請求項の数】
6
(21)【出願番号】P 2021553170
(86)(22)【出願日】2020-10-19
(86)【国際出願番号】 IB2020059794
(87)【国際公開番号】W WO2021084367
(87)【国際公開日】2021-05-06
【審査請求日】2023-10-10
(31)【優先権主張番号】P 2019199936
(32)【優先日】2019-11-01
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】岡本 佑樹
(72)【発明者】
【氏名】大貫 達也
【審査官】武田 悟
(56)【参考文献】
【文献】特開２０１８－２２１４３（ＪＰ，Ａ）
【文献】特開２０１７－１３８５８８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０１７８５８６（ＵＳ，Ａ１）
【文献】国際公開第２０１９／０３８６５１（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／２０ － ３／３８
Ｇ０９Ｆ ９／３０ － ９／４６
Ｇ０６Ｔ １／４０
Ｇ０６Ｔ ３／４０４６
(57)【特許請求の範囲】
【請求項1】
第１の層と、第２の層と、が積層して設けられ、前記第１の層には、データドライバ回路と、演算回路と、が設けられ、
前記第２の層には、表示部と、記憶回路と、が設けられ、
前記演算回路には、ニューラルネットワークが構成され、
前記データドライバ回路は、前記表示部と重なる領域を有し、
前記演算回路は、前記記憶回路と重なる領域を有し、
前記記憶回路は、第１の画像データを保持する機能を有し、
前記演算回路は、前記記憶回路に保持された前記第１の画像データを、前記記憶回路から読み出し、前記第１の画像データに対して、前記ニューラルネットワークを用いた演算処理を行うことにより、第２の画像データを生成して前記データドライバ回路に供給する機能を有する表示装置。
【請求項2】
第１の層と、第２の層と、第３の層と、が互いに積層して設けられ、前記第１の層には、データドライバ回路と、演算回路と、が設けられ、
前記第２の層には、記憶回路が設けられ、
前記第３の層には、表示部が設けられ、
前記演算回路には、ニューラルネットワークが構成され、
前記演算回路、前記記憶回路、及び前記表示部は、互いに重なる領域を有し、
前記記憶回路は、第１の画像データを保持する機能を有し、
前記演算回路は、前記記憶回路に保持された前記第１の画像データを、前記記憶回路から読み出し、前記第１の画像データに対して、前記ニューラルネットワークを用いた演算処理を行うことにより、第２の画像データを生成して前記データドライバ回路に供給する機能を有する表示装置。
【請求項3】
請求項１又は２において、前記表示部には、第１のトランジスタが設けられ、
前記記憶回路には、第２のトランジスタが設けられ、
前記第１及び第２のトランジスタのチャネル形成領域は、金属酸化物を有する表示装置。
【請求項4】
第１の層と、第２の層と、第３の層と、が互いに積層して設けられ、前記第２の層は、前記第１の層と、前記第３の層と、の間に設けられ、
前記第１の層には、記憶回路が設けられ、
前記第２の層には、基板と、データドライバ回路と、演算回路と、が設けられ、
前記データドライバ回路、及び前記演算回路は、前記基板上に設けられ、
前記第３の層には、表示部が設けられ、
前記基板を貫通するように、導電体が設けられ、
前記記憶回路と、前記演算回路と、は前記導電体を介して電気的に接続され、
前記演算回路には、ニューラルネットワークが構成され、
前記記憶回路、前記演算回路、及び前記表示部は、互いに重なる領域を有し、
前記記憶回路は、第１の画像データを保持する機能を有し、
前記演算回路は、前記記憶回路に保持された前記第１の画像データを、前記記憶回路から読み出し、前記第１の画像データに対して、前記ニューラルネットワークを用いた演算処理を行うことにより、第２の画像データを生成して前記データドライバ回路に供給する機能を有する表示装置。
【請求項5】
請求項２乃至４のいずれか一項において、前記データドライバ回路は、前記表示部と重なる領域を有する表示装置。
【請求項6】
請求項１乃至５のいずれか一項において、前記演算回路は、前記第１の画像データが表す画像の解像度を高める処理を行うことにより、前記第２の画像データを生成する機能を有する表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、表示装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【0003】
拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）又は仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）用の表示装置として、ウェアラブル型の表示装置、及び据え置き型の表示装置が普及しつつある。ウェアラブル型の表示装置としては、例えば、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ Ｍｏｕｎｔｅｄ Ｄｉｓｐｌａｙ）、及び眼鏡型の表示装置等がある。据え置き型の表示装置としては、例えば、ヘッドアップディスプレイ（ＨＵＤ：Ｈｅａｄ－Ｕｐ Ｄｉｓｐｌａｙ）等がある。例えば、特許文献１では、使用者の眼を撮像しやすいＨＭＤについて開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１９－８０３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＨＭＤ等、表示面と使用者の距離が近い表示装置においては、使用者が画素を視認しやすく粒状感を強く感じてしまうことから、ＡＲ、ＶＲの没入感、及び臨場感が薄れる場合がある。以上のようなことから、ＨＭＤ等、ＡＲ用、又はＶＲ用の表示装置には、使用者に画素を視認されないように高い密度で画素を備えることが望まれる。例えば、画素密度を１０００ｐｐｉ以上とすることが好ましく、３０００ｐｐｉ以上とすることがより好ましく、５０００ｐｐｉ以上とすることがさらに好ましく、７０００ｐｐｉ以上とすることがさらに好ましい。以上より、ＡＲ用、又はＶＲ用の表示装置には、多くの画素を設けて高解像度の画像を表示することが好ましい。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、又はそれ以上の解像度の画像を表示することが好ましい。
【0006】
本発明の一態様は、高解像度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高品位の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、狭額縁化した表示装置を提供することを課題の一とする。又は、本発明の一態様は、小型の表示装置を提供することを課題の一とする。又は、本発明の一態様は、大容量のデータを記憶することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、低消費電力の表示装置を提供することを課題の一とする。又は、本発明の一態様は、高速に駆動させることができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、低価格な表示装置を提供することを課題の一とする。又は、本発明の一態様は、レイアウトの自由度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、高精細な画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、画素密度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、臨場感の高い画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高輝度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
【0007】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から抽出することが可能である。
【課題を解決するための手段】
【0008】
本発明の一態様は、第１の層と、第２の層と、が積層して設けられ、第１の層には、データドライバ回路と、演算回路と、が設けられ、第２の層には、表示部と、記憶回路と、が設けられ、演算回路には、ニューラルネットワークが構成され、データドライバ回路は、表示部と重なる領域を有し、演算回路は、記憶回路と重なる領域を有し、記憶回路は、第１の画像データを保持する機能を有し、演算回路は、記憶回路に保持された第１の画像データを、記憶回路から読み出し、第１の画像データに対して、ニューラルネットワークを用いた演算処理を行うことにより、第２の画像データを生成してデータドライバ回路に供給する機能を有する表示装置である。
【0009】
又は、本発明の一態様は、第１の層と、第２の層と、第３の層と、が互いに積層して設けられ、第１の層には、データドライバ回路と、演算回路と、が設けられ、第２の層には、記憶回路が設けられ、第３の層には、表示部が設けられ、演算回路には、ニューラルネットワークが構成され、演算回路、記憶回路、及び表示部は、互いに重なる領域を有し、記憶回路は、第１の画像データを保持する機能を有し、演算回路は、記憶回路に保持された第１の画像データを、記憶回路から読み出し、第１の画像データに対して、ニューラルネットワークを用いた演算処理を行うことにより、第２の画像データを生成してデータドライバ回路に供給する機能を有する表示装置である。
【0010】
又は、上記態様において、表示部には、第１のトランジスタが設けられ、記憶回路には、第２のトランジスタが設けられ、第１及び第２のトランジスタのチャネル形成領域は、金属酸化物を有してもよい。
【0011】
又は、本発明の一態様は、第１の層と、第２の層と、第３の層と、が互いに積層して設けられ、第２の層は、第１の層と、第３の層と、の間に設けられ、第１の層には、記憶回路が設けられ、第２の層には、基板と、データドライバ回路と、演算回路と、が設けられ、及びデータドライバ回路は、演算回路、基板上に設けられ、第３の層には、表示部が設けられ、基板を貫通するように、導電体が設けられ、記憶回路と、演算回路と、は導電体を介して電気的に接続され、演算回路には、ニューラルネットワークが構成され、記憶回路、演算回路、及び表示部は、互いに重なる領域を有し、記憶回路は、第１の画像データを保持する機能を有し、演算回路は、記憶回路に保持された第１の画像データを、記憶回路から読み出し、第１の画像データに対して、ニューラルネットワークを用いた演算処理を行うことにより、第２の画像データを生成してデータドライバ回路に供給する機能を有する表示装置である。
【0012】
又は、上記態様において、データドライバ回路は、表示部と重なる領域を有してもよい。
【0013】
又は、上記態様において、演算回路は、第１の画像データが表す画像の解像度を高める処理を行うことにより、第２の画像データを生成する機能を有してもよい。
【発明の効果】
【0014】
本発明の一態様により、高解像度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高品位の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、狭額縁化した表示装置を提供することができる。又は、本発明の一態様により、小型の表示装置を提供することができる。又は、本発明の一態様により、大容量のデータを記憶することができる表示装置を提供することができる。又は、本発明の一態様により、低消費電力の表示装置を提供することができる。又は、本発明の一態様により、高速に駆動させることができる表示装置を提供することができる。又は、本発明の一態様により、低価格な表示装置を提供することができる。又は、本発明の一態様により、レイアウトの自由度が高い表示装置を提供することができる。又は、本発明の一態様により、高精細な画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、画素密度が高い表示装置を提供することができる。又は、本発明の一態様により、臨場感の高い画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高輝度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、信頼性が高い表示装置を提供することができる。又は、本発明の一態様により、新規な表示装置を提供することができる。
【0015】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から抽出することが可能である。
【図面の簡単な説明】
【0016】
図１は、表示装置の構成例を示すブロック図である。
図２は、表示装置の構成例を示すブロック図である。
図３Ａ、及び図３Ｂは、演算処理の一例を示す図である。
図４Ａ乃至図４Ｃは、演算処理の一例を示す図である。
図５は、演算処理の一例を示す図である。
図６は、表示装置の構成例を示すブロック図である。
図７は、表示装置の構成例を示すブロック図である。
図８は、表示装置の構成例を示すブロック図である。
図９は、ゲートドライバ回路及びデータドライバ回路の配置の例を示す模式図である。
図１０は、ゲートドライバ回路及びデータドライバ回路の構成例を示す上面図である。
図１１は、表示装置の構成例を示すブロック図である。
図１２は、表示装置の構成例を示すブロック図である。
図１３は、表示装置の構成例を示すブロック図である。
図１４は、表示装置の構成例を示すブロック図である。
図１５は、表示装置の構成例を示すブロック図である。
図１６は、表示装置の構成例を示す断面図である。
図１７は、表示装置の構成例を示す断面図である。
図１８は、表示装置の構成例を示す断面図である。
図１９は、表示装置の構成例を示す断面図である。
図２０は、表示装置の構成例を示す断面図である。
図２１は、表示装置の構成例を示す断面図である。
図２２Ａは、トランジスタの構成例を示す上面図である。図２２Ｂ及び図２２Ｃは、トランジスタの構成例を示す断面図である。
図２３Ａは、トランジスタの構成例を示す上面図である。図２３Ｂ及び図２３Ｃは、トランジスタの構成例を示す断面図である。
図２４Ａは、トランジスタの構成例を示す上面図である。図２４Ｂ及び図２４Ｃは、トランジスタの構成例を示す断面図である。
図２５Ａ乃至図２５Ｃは、画素の構成例を示す回路図である。
図２６Ａは、画素の構成例を示す回路図である。図２６Ｂは、画素の駆動方法の一例を示すタイミングチャートである。
図２７Ａは、画素のレイアウトの一例を示す図である。図２７Ｂは、画素の構成例を示す回路図である。
図２８は、画素のレイアウトの一例を示す図である。
図２９は、画素の構成例を示す模式図である。
図３０Ａ乃至図３０Ｃは、セルの構成例を示す回路図である。
図３１ＡはＩＧＺＯの結晶構造の分類を説明する図である。図３１ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図３１ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図３２Ａ乃至図３２Ｄは、電子機器の例を示す斜視図である。
図３３Ａ乃至図３３Ｇは、電子機器の例を示す斜視図である。
図２は、表示装置の構成例を示すブロック図である。
図３Ａ、及び図３Ｂは、演算処理の一例を示す図である。
図４Ａ乃至図４Ｃは、演算処理の一例を示す図である。
図５は、演算処理の一例を示す図である。
図６は、表示装置の構成例を示すブロック図である。
図７は、表示装置の構成例を示すブロック図である。
図８は、表示装置の構成例を示すブロック図である。
図９は、ゲートドライバ回路及びデータドライバ回路の配置の例を示す模式図である。
図１０は、ゲートドライバ回路及びデータドライバ回路の構成例を示す上面図である。
図１１は、表示装置の構成例を示すブロック図である。
図１２は、表示装置の構成例を示すブロック図である。
図１３は、表示装置の構成例を示すブロック図である。
図１４は、表示装置の構成例を示すブロック図である。
図１５は、表示装置の構成例を示すブロック図である。
図１６は、表示装置の構成例を示す断面図である。
図１７は、表示装置の構成例を示す断面図である。
図１８は、表示装置の構成例を示す断面図である。
図１９は、表示装置の構成例を示す断面図である。
図２０は、表示装置の構成例を示す断面図である。
図２１は、表示装置の構成例を示す断面図である。
図２２Ａは、トランジスタの構成例を示す上面図である。図２２Ｂ及び図２２Ｃは、トランジスタの構成例を示す断面図である。
図２３Ａは、トランジスタの構成例を示す上面図である。図２３Ｂ及び図２３Ｃは、トランジスタの構成例を示す断面図である。
図２４Ａは、トランジスタの構成例を示す上面図である。図２４Ｂ及び図２４Ｃは、トランジスタの構成例を示す断面図である。
図２５Ａ乃至図２５Ｃは、画素の構成例を示す回路図である。
図２６Ａは、画素の構成例を示す回路図である。図２６Ｂは、画素の駆動方法の一例を示すタイミングチャートである。
図２７Ａは、画素のレイアウトの一例を示す図である。図２７Ｂは、画素の構成例を示す回路図である。
図２８は、画素のレイアウトの一例を示す図である。
図２９は、画素の構成例を示す模式図である。
図３０Ａ乃至図３０Ｃは、セルの構成例を示す回路図である。
図３１ＡはＩＧＺＯの結晶構造の分類を説明する図である。図３１ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図３１ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図３２Ａ乃至図３２Ｄは、電子機器の例を示す斜視図である。
図３３Ａ乃至図３３Ｇは、電子機器の例を示す斜視図である。
【発明を実施するための形態】
【0017】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0018】
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。
【0019】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【0020】
また、本明細書において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【0021】
また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性、又は回路の駆動において電流の方向が変化する場合等には入れ替わることがある。このため、ソース及びドレインの用語は、入れ替えて用いることができるものとする。
【0022】
本明細書等において「電極」「配線」「端子」等の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」、又は「配線」の用語は、複数の「電極」又は「配線」が一体となって形成されている場合等も含む。また、例えば、「端子」は「配線」又は「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」等が一体となって形成されている場合等も含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」「配線」「端子」等の用語は、場合によって、「領域」等の用語に置き換える場合がある。
【0023】
また、本明細書等において、「抵抗」の抵抗値を、配線の長さによって決める場合がある。又は、抵抗値は、配線で用いる導電体とは異なる抵抗率を有する導電体と接続することにより決める場合がある。又は、半導体に不純物をドーピングすることで抵抗値を決める場合がある。
【0024】
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続される場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。また、「直接接続」と表現される場合であっても、異なる導電体がコンタクトを介して接続される場合が含まれる。なお、配線には、異なる導電体が一つ以上の同じ元素を含む場合と、異なる元素を含む場合と、がある。
【0025】
また、電圧は、ある電位と、基準の電位（例えば接地電位又はソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書等では、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
【0026】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」及び「絶縁層」という用語は、「導電膜」及び「絶縁膜」という用語に相互に交換することが可能な場合がある。
【0027】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
【0028】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、実際の製造工程において、エッチング等の処理により層、又はレジストマスク等が意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分又は同様な機能・材料等を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能・材料等を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【0029】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について説明する。
本実施の形態では、本発明の一態様である表示装置について説明する。
【0030】
本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置に関する。第１の層には、データドライバ回路と、演算回路と、が設けられ、第２の層には、表示部が設けられる。表示部には、画素がマトリクス状に配列されている。
【0031】
第１の層に設けられる演算回路は、第２の層に設けられる表示部と重なる領域を有する。これにより、表示部の面積を大きくすることができるため、表示部に多くの画素を設けることができる。したがって、表示部に高解像度の画像を表示することができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、又はそれ以上の解像度の画像を表示部に表示することができる。また、表示部が設けられていない領域である額縁の面積を小さくすることができるため、本発明の一態様の表示装置を狭額縁化することができる。さらに、本発明の一態様の表示装置を小型化することができる。
【0032】
ここで、演算回路には、ニューラルネットワークが構成され、例えば本発明の一態様の表示装置に入力された画像データが表す画像の解像度を高める処理、すなわちアップコンバートを行うことができる。演算回路がアップコンバートを行う機能を有することにより、本発明の一態様の表示装置に入力される画像データが表す画像の解像度が低くても、表示部に高解像度の画像を表示することができる。よって、本発明の一態様の表示装置に入力される画像データのデータ容量を小さくすることができる。また、ニューラルネットワークを用いてアップコンバートを行うことにより、アップコンバートを高い精度で行うことができるため、表示部に高品位の画像を表示することができる。以上より、演算回路がニューラルネットワークを用いて画像データのアップコンバートを行う機能を有することにより、本発明の一態様の表示装置は、高解像度かつ高品位の画像を表示することができる。
【0033】
＜表示装置の構成例＿１＞
図１は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０は、表示部２０を有し、表示部２０には画素２１がマトリクス状に配列されている。また、表示装置１０は、ゲートドライバ回路２２と、データドライバ回路２３と、を有する。さらに、表示装置１０は、制御回路３１と、記憶回路３２と、演算回路３３と、を有する。
図１は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０は、表示部２０を有し、表示部２０には画素２１がマトリクス状に配列されている。また、表示装置１０は、ゲートドライバ回路２２と、データドライバ回路２３と、を有する。さらに、表示装置１０は、制御回路３１と、記憶回路３２と、演算回路３３と、を有する。
【0034】
ゲートドライバ回路２２は、配線２４を介して画素２１と電気的に接続される。例えば、同一行の画素２１は、同一の配線２４と電気的に接続することができる。ゲートドライバ回路２２と、画素２１と、を電気的に接続する配線２４は、ゲート線であるということができる。
【0035】
データドライバ回路２３は、配線２５を介して画素２１と電気的に接続される。例えば、同一列の画素２１は、同一の配線２５と電気的に接続することができる。データドライバ回路２３と、画素２１と、を電気的に接続する配線２５は、データ線であるということができる。
【0036】
制御回路３１と、記憶回路３２と、演算回路３３と、は伝送路３４を介して互いに電気的に接続される。演算回路３３は、データドライバ回路２３と電気的に接続される。
【0037】
伝送路３４には、画像データＧＤを供給することができ、画像データＧＤは伝送路３４を介して記憶回路３２に供給される。
【0038】
制御回路３１は、記憶回路３２、及び演算回路３３の駆動を制御する機能を有する。具体的には、制御回路３１は、制御信号を生成し、伝送路３４を介して記憶回路３２、及び演算回路３３に供給することにより、記憶回路３２、及び演算回路３３の駆動を制御することができる。制御信号は、例えばクロック信号とすることができる。
【0039】
制御回路３１は、中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を有する。また、制御回路３１は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のマイクロプロセッサを有していてもよい。マイクロプロセッサは、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）等のＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現された構成であってもよい。
【0040】
記憶回路３２は、伝送路３４から供給されたデータを保持する機能を有する。また、記憶回路３２は、保持されたデータを伝送路３４に出力する機能を有する。例えば、記憶回路３２は、伝送路３４を介して記憶回路３２に供給された画像データＧＤを保持することができる。また、記憶回路３２に保持されたデータは、伝送路３４を介して演算回路３３に供給することができる。
【0041】
記憶回路３２は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を有する構成とすることができる。また、記憶回路３２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を有する構成とすることができる。ＲＯＭとしては、マスクＲＯＭ、ＯＴＰＲＯＭ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等が挙げられる。ＥＰＲＯＭとしては、紫外線照射により記憶データの消去を可能とするＵＶ－ＥＰＲＯＭ（Ｕｌｔｒａ－Ｖｉｏｌｅｔ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ等が挙げられる。
【0042】
演算回路３３は、画像データＧＤに対して演算処理を行う機能を有する。具体的には、記憶回路３２に保持された画像データＧＤを読み出し、演算処理を行う機能を有する。演算回路３３が演算処理の過程で取得したデータは、記憶回路３２に保持し、また必要に応じて記憶回路３２から読み出すことができる。演算処理が完了した画像データは、データドライバ回路２３に出力することができる。
【0043】
演算回路３３には、ニューラルネットワークＮＮが構成される。これにより、演算回路３３は、ニューラルネットワークＮＮを用いた演算を行うことができる。例えば、表示装置１０の外部に設けられ、演算回路３３に構成されるニューラルネットワークＮＮと同様のニューラルネットワークが構成されたサーバ等を用いて学習を行い、学習結果を記憶回路３２に保持させることができる。ここで、学習結果は、例えば重み係数とすることができる。そして、記憶回路３２に保持された学習結果を用いて、ニューラルネットワークＮＮは画像データＧＤに対して推論を行うことができる。なお、演算回路３３の演算性能が十分高い場合は、演算回路３３により学習を行ってもよい。ニューラルネットワークＮＮを用いた演算の具体例は後述する。また、演算回路３３には、記憶回路を組み込んでもよい。例えば、記憶回路３２より記憶容量が小さい記憶回路を組み込むことができる。演算回路３３に組み込まれた記憶回路には、例えば学習結果を保持することができる。
【0044】
演算回路３３は、ＧＰＵを有する構成とすることができる。ニューラルネットワークＮＮを用いた推論等では、行列演算が多く行われる。ＧＰＵは、多くの行列演算を並列して行うことができる。よって、演算回路３３にＧＰＵを設けることにより、ニューラルネットワークＮＮを用いた演算を高速に行うことができる。
【0045】
データドライバ回路２３は、演算回路３３が出力する、演算処理済の画像データを、配線２５を介して所望の画素２１に供給する機能を有する。ここで、画像データＧＤはデジタルデータであり、データドライバ回路２３は、入力された画像データをアナログデータに変換する機能を有する。そして、データドライバ回路２３は、当該アナログデータを、配線２５を介して所望の画素２１に供給する機能を有する。
【0046】
ゲートドライバ回路２２は、データドライバ回路２３が出力する画像データを書き込む画素２１を選択する機能を有する。ゲートドライバ回路２２は、選択信号を生成して、特定の行の画素２１に当該選択信号を供給することができる。選択信号が供給された画素２１には、データドライバ回路２３から出力された画像データを書き込むことができる。
【0047】
表示部２０は、画素２１に供給された画像データに対応する画像を表示する機能を有する。具体的には、画像データに対応する輝度の光を画素２１から射出することにより、表示部２０に画像が表示される。
【0048】
図２は、図１に示す表示装置１０の、より具体的な構成例を示す模式図である。図２に示すように、表示装置１０は層４０と、層５０と、の積層構成とすることができる。図２では、層４０の上方に層５０を設けた構成を示している。層４０と層５０の間には、層間絶縁膜を設けることができる。
【0049】
層４０には、ゲートドライバ回路２２、データドライバ回路２３、制御回路３１、記憶回路３２、演算回路３３、及び伝送路３４を設けることができる。層５０には、表示部２０を設けることができる。
【0050】
層５０に設けられる表示部２０は、層４０に設けられる演算回路３３と重なる領域を有するように設けられる。また、表示部２０は、層４０に設けられるデータドライバ回路２３と重なる領域を有するように設けることができる。表示部２０と、演算回路３３等と、を互いに重なる領域を有するように積層して設けることで、表示部２０の面積を大きくすることができる。よって、表示部２０に多くの画素２１を設けることができるため、表示部２０に高解像度の画像を表示することができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、又はそれ以上の解像度の画像を表示することができる。また、表示部２０と、演算回路３３等と、を互いに重なる領域を有するように積層して設けることで、上面から見て表示部２０が設けられていない領域である額縁の面積を小さくすることができる。よって、表示装置１０を狭額縁化することができる。また、表示装置１０を狭額縁化することにより、表示装置１０を小型化することができる。
【0051】
ここで、ゲートドライバ回路２２、データドライバ回路２３、演算回路３３、表示部２０、配線２４、及び配線２５は、同一のチップに設けることができる。この場合、制御回路３１と、記憶回路３２と、は、当該チップと異なるチップとして層４０に設け、チップ同士を伝送路３４により電気的に接続することができる。なお、ゲートドライバ回路２２、データドライバ回路２３、演算回路３３、表示部２０、配線２４、及び配線２５の他、制御回路３１、記憶回路３２、及び伝送路３４を全て同一のチップに設けてもよい。この場合、表示部２０を、制御回路３１、記憶回路３２、及び伝送路３４と重なる領域を有するように設けることができるため、表示部２０の面積を大きくすることができる。これにより、表示部２０に多くの画素を設けることができるため、表示部２０に高解像度の画像を表示することができる。
【0052】
【0053】
図３Ａ、又は図３Ｂに示す処理を行う場合は、まず、画像データＧＤを記憶回路３２に供給し、保持する。次に、記憶回路３２に保持された画像データＧＤを、ニューラルネットワークＮＮが構成された演算回路３３が読み出し、演算処理を行う。演算処理の際に必要となるデータ等は、記憶回路３２から適宜読み出す。また、演算回路３３による演算結果は、記憶回路３２に適宜書き込むことができる。つまり、演算回路３３は、記憶回路３２との間でデータ等のやり取りを行いつつ、画像データＧＤに対して演算処理を行うことができる。演算処理が完了したら、演算回路３３は画像データをデータドライバ回路２３に供給する。なお、演算処理済みの画像データを、演算回路３３から記憶回路３２に書き込み、その後に、データドライバ回路２３が記憶回路３２から当該画像データを読み出してもよい。
【0054】
図３Ａに示す処理では、演算回路３３は、画像データＧＤが表す画像の解像度を高める処理、すなわちアップコンバートを行うことができる。アップコンバート後の画像データを、画像データＧＤＵＰＣｏｎｖとする。また、図３Ｂに示す処理では、欠損部を含む画像データＧＤに対して、欠損部を復元する処理を行うことができる。欠損部を復元した後の画像データを、画像データＧＤＲｅｃｏｖとする。なお、図３Ｂでは、画像データＧＤが表す画像の欠損部を、黒色で塗りつぶして示している。画像データＧＤに欠損部がある場合、当該欠損部に対応する位置に設けられた画素２１には画像データが供給されず、光を射出しないということができる。
【0055】
図３Ａに示すように、演算回路３３が画像データＧＤに対してアップコンバートを行う機能を有することにより、画像データＧＤが表す画像の解像度が低くても、表示部２０に高解像度の画像を表示することができる。よって、画像データＧＤのデータ容量を小さくすることができる。また、図３Ｂに示すように、演算回路３３が画像データＧＤに含まれる欠損部を復元する機能を有することにより、画像データＧＤに欠損部を含ませることができる。よって、画像データＧＤのデータ容量を小さくすることができる。なお、演算回路３３は、例えば圧縮された画像データを伸張する機能を有してもよい。これにより、画像データＧＤを、圧縮された画像データとすることができるため、画像データＧＤのデータ容量を小さくすることができる。
【0056】
また、ニューラルネットワークＮＮを用いて画像データＧＤのアップコンバート、画像データＧＤに含まれる欠損部の復元等を行うことにより、アップコンバート、欠損部の復元等を高い精度で行うことができる。また、圧縮された画像データＧＤの伸張を、ニューラルネットワークＮＮを用いて行うことにより、当該伸張を高い精度で行うことができる。以上により、表示部２０に高品位の画像を表示することができる。
【0057】
以上より、演算回路３３がニューラルネットワークＮＮを用いて画像データＧＤのアップコンバートを行う機能を有することにより、表示装置１０は、高解像度かつ高品位の画像を表示することができる。また、演算回路３３がニューラルネットワークＮＮを用いて画像データＧＤに含まれる欠損部を復元する機能を有することにより、表示装置１０は、高品位の画像を表示することができる。さらに、演算回路３３がニューラルネットワークＮＮを用いて、圧縮された画像データＧＤを伸張する機能を有することにより、表示装置１０は、高品位の画像を表示することができる。
【0058】
図４Ａ、図４Ｂ、図４Ｃ、及び図５は、画像データのアップコンバートの方法の一例を示す図である。具体的には、図４Ａに示す、解像度ｘ×ｙ（ｘ、ｙは１以上の整数）の画像に対応する画像データＧＤを、図５に示す、解像度２ｘ×２ｙの画像に対応する画像データＧＤＵＰＣｏｎｖにアップコンバートする方法を示している。
【0059】
画像データは、当該画像データが表す画像の解像度に対応する個数の階調値を有する構成とすることができる。例えば、解像度ｘ×ｙの画像に対応する画像データは、ｘ行ｙ列の階調値を有する構成とすることができる。
【0060】
ここで、階調値とは、表示装置が有する画素から射出される光の輝度の階調を表す値を意味する。例えば、階調値を大きくするほど、画素から射出される光の輝度を高めることができる。
【0061】
図４Ａでは、画像データＧＤが有する階調値のうち、１行１列目の階調値を階調値Ｓａとし、１行ｙ列目の階調値を階調値Ｓｂとし、ｘ行１列目の階調値を階調値Ｓｃとし、ｘ行ｙ列目の階調値を階調値Ｓｄとして示している。
【0062】
図４Ａに示す画像データＧＤを、図５に示す画像データＧＤＵＰＣｏｎｖにアップコンバートする場合は、まず、画像データＧＤが有する階調値のそれぞれを、２行２列分コピーする。これにより、例えば図４Ｂに示すように、１行１列目、１行２列目、２行１列目、及び２行２列目の階調値を階調値Ｓａとする。また、１行２ｙ－１列目、１行２ｙ列目、２行２ｙ－１列目、及び２行２ｙ列目の階調値を階調値Ｓｂとする。また、２ｘ－１行１列目、２ｘ－１行２列目、２ｘ行１列目、及び２ｘ行２列目の階調値を階調値Ｓｃとする。さらに、２ｘ－１行２ｙ－１列目、２ｘ－１行２ｙ列目、２ｘ行２ｙ－１列目、及び２ｘ行２ｙ列目の階調値を階調値Ｓｄとする。
【0063】
次に、図４Ｂに示す画像データに対して、パディングを行う。例えば、画像データの上下１行分ずつ、及び左右１列分ずつに対して、パディングを行う。パディングとして、ゼロパディング、又はエッジパディングを行うことができる。図４Ｃでは、画像データの上下１行分ずつ、及び左右１列分ずつに対して、ゼロパディングを行う例を示している。
【0064】
その後、パディングを行った画像データを、ニューラルネットワークＮＮに入力する。ニューラルネットワークＮＮを用いて、パディングを行った画像データと、フィルタＦＩＬと、の間で積和演算を行う。ここで、パディングが画像データの上下１行分ずつ、及び左右１列分ずつに対して行われ、またフィルタ値が３行３列のフィルタ値（重み係数）を有し、さらにストライド幅を１とする場合、積和演算後の画像データは、２ｘ行２ｙ列の階調値を有することができる。なお、フィルタ値は、学習によってあらかじめ取得されている。
【0065】
図５では、積和演算後の画像データが有する階調値のうち、１行１列目の階調値を階調値Ｓａ１、１行２列目の階調値を階調値Ｓａ２、２行１列目の階調値を階調値Ｓａ３、２行２列目の階調値を階調値Ｓａ４としている。また、１行２ｙ－１列目の階調値を階調値Ｓｂ１、１行２ｙ列目の階調値を階調値Ｓｂ２、２行２ｙ－１列目の階調値を階調値Ｓｂ３、２行２ｙ列目の階調値を階調値Ｓｂ４としている。また、２ｘ－１行１列目の階調値を階調値Ｓｃ１、２ｘ－１行２列目の階調値を階調値Ｓｃ２、２ｘ行１列目の階調値を階調値Ｓｃ３、２ｘ行２列目の階調値を階調値Ｓｃ４としている。さらに、２ｘ－１行２ｙ－１列目の階調値を階調値Ｓｄ１、２ｘ－１行２ｙ列目の階調値を階調値Ｓｄ２、２ｘ行２ｙ－１列目の階調値を階調値Ｓｄ３、２ｘ行２ｙ列目の階調値を階調値Ｓｄ４としている。
【0066】
ここで、階調値Ｓａ１、階調値Ｓａ２、階調値Ｓａ３、及び階調値Ｓａ４は、互いに異なる値とすることができる。また、階調値Ｓｂ１、階調値Ｓｂ２、階調値Ｓｂ３、及び階調値Ｓｂ４は、互いに異なる値とすることができる。また、階調値Ｓｃ１、階調値Ｓｃ２、階調値Ｓｃ３、及び階調値Ｓｃ４は、互いに異なる値とすることができる。さらに、階調値Ｓｄ１、階調値Ｓｄ２、階調値Ｓｄ３、及び階調値Ｓｄ４は、互いに異なる値とすることができる。以上により、積和演算後の画像データを、画像データＧＤＵＰＣｏｎｖとすることができる。
【0067】
【0068】
＜表示装置の構成例＿２＞
図６は、表示装置１０の構成例を示す模式図であり、図２に示す表示装置１０の変形例である。図６に示す表示装置１０は、データドライバ回路が２個（データドライバ回路２３ａ、及びデータドライバ回路２３ｂ）設けられる点が、図２に示す表示装置１０と主に異なる。なお、表示装置１０を図６に示す構成とする場合、データドライバ回路２３ａと、データドライバ回路２３ｂと、をまとめてデータドライバ回路２３と記載する場合がある。
図６は、表示装置１０の構成例を示す模式図であり、図２に示す表示装置１０の変形例である。図６に示す表示装置１０は、データドライバ回路が２個（データドライバ回路２３ａ、及びデータドライバ回路２３ｂ）設けられる点が、図２に示す表示装置１０と主に異なる。なお、表示装置１０を図６に示す構成とする場合、データドライバ回路２３ａと、データドライバ回路２３ｂと、をまとめてデータドライバ回路２３と記載する場合がある。
【0069】
図６に示す表示装置１０では、データドライバ回路２３ａは、例えば奇数列目の画素２１と電気的に接続される。また、データドライバ回路２３ｂは、例えば偶数列目の画素２１と電気的に接続される。
【0070】
データドライバ回路２３ａは、演算回路３３が出力する、演算処理済の画像データを、配線２５を介して所望の奇数列目の画素２１に供給する機能を有する。データドライバ回路２３ｂは、演算回路３３が出力する、演算処理済の画像データを、配線２５を介して所望の偶数列目の画素２１に供給する機能を有する。なお、データドライバ回路２３ａ、及びデータドライバ回路２３ｂは、図２に示すデータドライバ回路２３と同様に、入力された画像データをアナログデータに変換する機能を有する。
【0071】
図６に示すようにデータドライバ回路を複数設けることにより、データドライバ回路を構成するトランジスタ等の密度を小さくすることができる。これにより、表示装置１０のレイアウトの自由度を高めることができる。
【0072】
図７は、表示装置１０の構成例を示す模式図であり、図６に示す表示装置１０の変形例である。図７に示す表示装置１０は、例えば全ての配線２５の一端がデータドライバ回路２３ａと接続され、全ての配線２５の他端がデータドライバ回路２３ｂと接続される点が、図６に示す表示装置１０と主に異なる。つまり、配線２５の両端が、データドライバ回路と接続される点が、図６に示す表示装置１０と主に異なる。
【0073】
図７に示す表示装置１０は、配線２５の両端から画像データを入力することができる。これにより、配線２５の配線抵抗に起因する、データドライバ回路から画素２１に供給される画像データの減衰を抑制することができる。これにより、表示装置１０を高速に駆動させることができる。
【0074】
図８は、表示装置１０の構成例を示す模式図であり、図２に示す表示装置１０の変形例である。図８に示す表示装置１０は、ゲートドライバ回路２２とデータドライバ回路２３が明確に分離されずに重なる領域を有する点が、図２に示す表示装置１０と主に異なる。ここで、ゲートドライバ回路２２とデータドライバ回路２３が明確に分離されずに重なる領域を、領域２６とする。
【0075】
ゲートドライバ回路２２とデータドライバ回路２３が明確に分離されずに重なる領域を有することにより、表示部２０を、ゲートドライバ回路２２と重なる領域を有するように設けることができる。これにより、表示部２０の面積を大きくすることができる。よって、表示部２０に多くの画素２１を設けることができるため、表示部２０に高解像度の画像を表示することができる。
【0076】
図９は、ゲートドライバ回路２２とデータドライバ回路２３が重なる領域である領域２６の構成例を示す図である。図９に示すように、領域２６には、ゲートドライバ回路２２を構成する素子を有する領域と、データドライバ回路２３を構成する素子を有する領域と、が一定の規則性を持って設けられる。図９では、ゲートドライバ回路２２を構成する素子としてトランジスタ７１を示し、データドライバ回路２３を構成する素子としてトランジスタ７２を示している。
【0077】
図９では、ゲートドライバ回路２２を構成する素子を有する領域が１行目と３行目に設けられ、データドライバ回路２３を構成する素子を有する領域が２行目と４行目に設けられる場合を示している。領域２６において、ゲートドライバ回路２２を構成する素子を有する各領域の間には、ダミー素子が設けられる。また、データドライバ回路２３を構成する素子を有する各領域の間には、ダミー素子が設けられる。図９には、トランジスタ７１の四方、及びトランジスタ７２の四方に、ダミー素子としてダミートランジスタ７３が設けられる場合の、領域２６の構成例を示している。
【0078】
領域２６にダミートランジスタ７３等のダミー素子を設けることにより、当該ダミー素子が不純物を吸収し、トランジスタ７１及びトランジスタ７２等に不純物が拡散することを抑制することができる。これにより、トランジスタ７１及びトランジスタ７２等の信頼性を高めることができるため、表示装置１０の信頼性を高めることができる。なお、図９では、トランジスタ７１及びトランジスタ７２、並びにダミートランジスタ７３がマトリクス状に配列されているが、マトリクス状に配列されていなくてもよい。
【0079】
図１０は、領域２６の一部である領域７０の構成例を示す上面図である。図９、及び図１０に示すように、領域７０には、トランジスタ７１が１個、トランジスタ７２が１個、ダミートランジスタ７３が２個設けられる。図１０に示すように、トランジスタ７１は、チャネル形成領域１１０と、ソース領域１１１と、ドレイン領域１１２と、を有する。また、チャネル形成領域１１０と重なる領域を有するように、ゲート電極１１３を有する。
【0080】
【0081】
ソース領域１１１には開口部１１４が設けられ、開口部１１４を介してソース領域１１１は配線１１５と電気的に接続される。ドレイン領域１１２には開口部１１６が設けられ、開口部１１６を介してドレイン領域１１２は配線１１７と電気的に接続される。
【0082】
ゲート電極１１３には開口部１１８が設けられ、開口部１１８を介してゲート電極１１３は配線１２１と電気的に接続される。配線１１５には開口部１１９が設けられ、開口部１１９を介して配線１１５は配線１２２と電気的に接続される。配線１１７には開口部１２０が設けられ、開口部１２０を介して配線１１７は配線１２３と電気的に接続される。つまり、ソース領域１１１は配線１１５を介して配線１２２と電気的に接続され、ドレイン領域１１２は配線１１７を介して配線１２３と電気的に接続される。
【0083】
トランジスタ７２は、チャネル形成領域１３０と、ソース領域１３１と、ドレイン領域１３２と、を有する。また、チャネル形成領域１３０と重なる領域を有するように、ゲート電極１３３を有する。
【0084】
ソース領域１３１には開口部１３４が設けられ、開口部１３４を介してソース領域１３１は配線１３５と電気的に接続される。ドレイン領域１３２には開口部１３６が設けられ、開口部１３６を介してドレイン領域１３２は配線１３７と電気的に接続される。
【0085】
ゲート電極１３３には開口部１３８が設けられ、開口部１３８を介してゲート電極１３３は配線１４１と電気的に接続される。配線１３５には開口部１３９が設けられ、開口部１３９を介して配線１３５は配線１４２と電気的に接続される。配線１３７には開口部１４０が設けられ、開口部１４０を介して配線１３７は配線１４３と電気的に接続される。つまり、ソース領域１３１は配線１３５を介して配線１４２と電気的に接続され、ドレイン領域１３２は配線１３７を介して配線１４３と電気的に接続される。
【0086】
なお、チャネル形成領域１１０と、チャネル形成領域１３０と、は互いに同一の層に設けることができる。また、ソース領域１１１及びドレイン領域１１２と、ソース領域１３１及びドレイン領域１３２と、は互いに同一の層に設けることができる。また、ゲート電極１１３と、ゲート電極１３３と、は互いに同一の層に設けることができる。また、配線１１５及び配線１１７と、配線１３５及び配線１３７と、は互いに同一の層に設けることができる。つまり、トランジスタ７１と、トランジスタ７２と、は互いに同一の層に設けることができる。これにより、トランジスタ７１と、トランジスタ７２と、を互いに異なる層に設ける場合より、表示装置１０の作製工程を簡略にすることができ、表示装置１０を低価格なものとすることができる。
【0087】
ゲートドライバ回路２２を構成するトランジスタ７１と電気的に接続される配線１２１乃至配線１２３は、互いに同一の層に設けられる。また、データドライバ回路２３を構成するトランジスタ７２と電気的に接続される配線１４１乃至配線１４３は、互いに同一の層に設けられる。さらに、配線１２１乃至配線１２３は、配線１４１乃至配線１４３と異なる層に設けられる。以上により、ゲートドライバ回路２２を構成する素子であるトランジスタ７１と、データドライバ回路２３を構成する素子であるトランジスタ７２と、が電気的に短絡することを抑制することができる。よって、ゲートドライバ回路２２とデータドライバ回路２３が明確に分離されず、重なる領域を有していても、ゲートドライバ回路２２及びデータドライバ回路２３の誤動作を抑制することができる。これにより、表示装置１０の信頼性を高めることができる。
【0088】
図１０では、配線１２１乃至配線１２３より上層に配線１４１乃至配線１４３が設けられる構成を示しているが、配線１２１乃至配線１２３より下層に配線１４１乃至配線１４３を設けてもよい。
【0089】
また、図１０では配線１２１乃至配線１２３が水平方向に延伸し、配線１４１乃至配線１４３が垂直方向に延伸する構成を示しているが、本発明の一態様はこれに限らない。例えば、配線１２１乃至配線１２３を垂直方向に延伸し、配線１４１乃至配線１４３を水平方向に延伸する構成としてもよい。又は、配線１２１乃至配線１２３、及び配線１４１乃至配線１４３の両方が、水平方向に延伸、又は垂直方向に延伸していてもよい。
【0090】
ダミートランジスタ７３は、半導体１５１と、導電体１５２と、を有する。導電体１５２は半導体１５１と重なる領域を有する。半導体１５１は、トランジスタ７１及びトランジスタ７２のチャネル形成領域と同一の層に形成することができる。また、導電体１５２は、トランジスタ７１及びトランジスタ７２のゲート電極と同一の層に形成することができる。なお、ダミートランジスタ７３は、半導体１５１又は導電体１５２の一方を有さない構成としてもよい。
【0091】
半導体１５１及び導電体１５２は、他の配線等と電気的に接続されない構成とすることができる。半導体１５１及び／又は導電体１５２には、定電位を供給してもよい。例えば、接地電位を供給してもよい。
【0092】
図１１は、表示装置１０の構成例を示す模式図であり、図２に示す表示装置１０の変形例である。図１１に示す表示装置１０は、記憶回路３２が層５０に設けられる点が、図２に示す表示装置１０と主に異なる。記憶回路３２は、セル３５がマトリクス状に配列された構成とすることができる。
【0093】
記憶回路３２は、伝送路３４を介して制御回路３１、及び演算回路３３と電気的に接続される。具体的には、記憶回路３２に設けられるセル３５が、伝送路３４を介して制御回路３１、及び演算回路３３と電気的に接続される。
【0094】
図１１に示す表示装置１０は、ゲートドライバ回路２２、データドライバ回路２３、表示部２０、配線２４、及び配線２５を、同一のチップに設けることができる。また、制御回路３１、記憶回路３２、演算回路３３、及び伝送路３４を、同一のチップに設けることができる。よって、図１１に示す表示装置１０では、層５０に設けられる表示部２０は、層４０に設けられるデータドライバ回路２３と重なる領域を有するように設けることができる。また、層５０に設けられる記憶回路３２は、層４０に設けられる制御回路３１、及び演算回路３３と重なる領域を有するように設けることができる。
【0095】
図１１に示す表示装置１０では、記憶回路３２を、制御回路３１、及び演算回路３３と重なる領域を有するように設けることができる。これにより、記憶回路３２の占有面積を大きくすることができるため、記憶回路３２に保持できるデータ容量を大きくすることができる。よって、演算回路３３が複雑な演算処理を行うことができる。また、多くの演算処理を並行して行うことができる。例えば、記憶回路３２に保持できるデータ容量が小さい場合より、多くのフレームの画像データＧＤに対して、並行して演算処理を行うことができる。以上により、表示装置１０を高速に駆動させることができ、例えば表示装置１０のフレーム周波数を高めることができる。
【0096】
また、図１１に示す表示装置１０では、表示部２０と、ゲートドライバ回路２２と、データドライバ回路２３と、が含まれるチップに、演算回路３３等を含めない構成とすることができる。よって、データドライバ回路２３の占有面積を大きくすることができる。例えば、表示部２０の全体が、データドライバ回路２３と重なるようにすることができる。データドライバ回路２３の占有面積を大きくすることにより、データドライバ回路２３を構成するトランジスタ等の密度を小さくすることができる。これにより、表示装置１０のレイアウトの自由度を高めることができる。
【0097】
ここで、図１１に示す表示装置１０では、データドライバ回路２３が、層５０に形成された配線２５の端部と接続されていなくてもよい。例えば、データドライバ回路２３を、層５０に形成された配線２５の中心部と接続してもよい。この場合、データドライバ回路２３から画素２１に供給される画像データの伝送距離を短くすることができる。よって、配線２５の抵抗に起因する、画素２１に供給される画像データの減衰を抑制することができる。したがって、表示装置１０の消費電力を低減することができる。また、表示装置１０を高速に駆動させることができる。
【0098】
図１２は、表示装置１０の構成例を示す模式図であり、図２に示す表示装置１０の変形例である。図１２に示す表示装置１０は、層４０と、層５０と、の間に層６０が設けられる点が、図２に示す表示装置１０と主に異なる。層６０には、記憶回路３２が設けられる。記憶回路３２は、図１１に示す表示装置１０と同様に、セル３５がマトリクス状に配列された構成とすることができる。
【0099】
記憶回路３２は、伝送路３４を介して制御回路３１、及び演算回路３３と電気的に接続される。具体的には、記憶回路３２に設けられるセル３５が、伝送路３４を介して制御回路３１、及び演算回路３３と電気的に接続される。また、演算回路３３と、セル３５と、は配線３６を介して電気的に接続することができる。例えば、セル３５と同数の配線３６を設けることができる。
【0100】
図１２に示す表示装置１０では、層４０に設けられる演算回路３３と、層６０に設けられる記憶回路３２と、層５０に設けられる表示部２０と、が互いに重なる領域を有するように設けることができる。また、表示部２０は、層４０に設けられるデータドライバ回路２３と重なる領域を有するように設けることができる。
【0101】
記憶回路３２を、演算回路３３が設けられる層、及び表示部２０が設けられる層のいずれとも異なる層に設けることにより、記憶回路３２の占有面積を確保することができる。よって、記憶回路３２に保持できるデータ容量を大きくすることができる。これにより、演算回路３３が、複雑な演算処理を行うことができる。また、多くの演算処理を並行して行うことができる。例えば、記憶回路３２に保持できるデータ容量が小さい場合より、多くのフレームの画像データＧＤに対して、並行して演算処理を行うことができる。以上により、表示装置１０を高速に駆動させることができ、例えば表示装置１０のフレーム周波数を高めることができる。
【0102】
また、図１２に示す表示装置１０では、記憶回路３２と、演算回路３３と、が伝送路３４を介してだけでなく、配線３６を介して電気的に接続される。当該構成とすることで、例えば、画像データＧＤを、伝送路３４を介して記憶回路３２に供給した後は、記憶回路３２と演算回路３３の間のデータのやり取りを、伝送路３４を介さずに行うことができる。よって、記憶回路３２と演算回路３３の間でデータをやり取りする際の、当該データの伝送距離を短くすることができる。また、伝送路３４を流れるデータの大きさを低減することができる。以上により、表示装置１０を高速に駆動させることができる。
【0103】
図１２に示す表示装置１０では、記憶回路３２と演算回路３３とは、伝送路３４を介して電気的に接続されるが、記憶回路３２と演算回路３３が、伝送路３４とは異なる伝送路により電気的に接続されてもよい。これにより、伝送路３４を流れるデータの大きさを低減することができるため、表示装置１０を高速に駆動させることができる。
【0104】
図１２に示す表示装置１０では、記憶回路３２が設けられる層６０を１層としたが、２層以上としてもよい。図１３は、層６０がｎ層（ｎは２以上の整数）設けられる構成を示している。なお、図１３では、ｎ層の層６０を、層６０＿１乃至層６０＿ｎと記載して区別している。ｎを大きくすることにより、記憶回路３２に保持できるデータ容量を大きくすることができる。これにより、演算回路３３が、複雑な演算処理を行うことができる。また、多くの演算処理を並行して行うことができる。例えば、記憶回路３２に保持できるデータ容量が小さい場合より、多くのフレームの画像データＧＤに対して、並行して演算処理を行うことができる。以上により、表示装置１０を高速に駆動させることができ、例えば表示装置１０のフレーム周波数を高めることができる。
【0105】
図１４は、表示装置１０の構成例を示す模式図であり、図１２に示す表示装置１０の変形例である。図１４に示す表示装置１０は、層４０が層６０と、層５０と、の間に設けられる点が、図１２に示す表示装置１０と主に異なる。図１４では、層６０の上方に層４０を設け、層４０の上方に層５０を設ける構成を示している。
【0106】
図１４に示す表示装置１０では、ゲートドライバ回路２２から画素２１に供給される選択信号の伝送距離、及びデータドライバ回路２３から画素２１に供給される画像データの伝送距離を、図１２に示す表示装置１０より短くすることができる。よって、画素２１に供給される選択信号、及び画像データの、配線抵抗に起因する減衰を抑制することができる。よって、表示装置１０の消費電力を低減することができる。また、表示装置１０を高速に駆動させることができる。
【0107】
図１５は、表示装置１０の構成例を示す模式図であり、図１４に示す表示装置１０の変形例である。図１５に示す表示装置１０は、ゲートドライバ回路２２が層５０に設けられる点が、図１４に示す表示装置１０と主に異なる。
【0108】
図１５に示す表示装置１０では、ゲートドライバ回路２２から画素２１に供給される選択信号の伝送距離を、図１４に示す表示装置１０よりさらに短くすることができる。よって、画素２１に供給される選択信号の、配線抵抗に起因する減衰を抑制することができる。よって、表示装置１０の消費電力を低減することができる。また、表示装置１０を高速に駆動させることができる。
【0109】
【0110】
＜表示装置の断面構成例＞
図１６は、図２、図６乃至図８、図１１等に示す表示装置１０の具体的な構成例を示す断面図である。表示装置１０は、基板７０１及び基板７０５を有し、基板７０１と基板７０５はシール材７１２により貼り合わされている。
図１６は、図２、図６乃至図８、図１１等に示す表示装置１０の具体的な構成例を示す断面図である。表示装置１０は、基板７０１及び基板７０５を有し、基板７０１と基板７０５はシール材７１２により貼り合わされている。
【0111】
基板７０１として、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、又は窒化ガリウム、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。
【0112】
基板７０１上にトランジスタ４４１、及びトランジスタ６０１が設けられる。トランジスタ４４１及びトランジスタ６０１は、層４０に設けられるトランジスタとすることができる。図２、又は図６乃至図８に示す表示装置１０において、トランジスタ４４１は、例えば制御回路３１、記憶回路３２、又は演算回路３３に設けられるトランジスタとすることができる。また、図１１に示す表示装置１０において、トランジスタ４４１は、例えば制御回路３１、又は演算回路３３に設けられるトランジスタとすることができる。さらに、図２、図６乃至図８、及び図１１に示す表示装置１０において、トランジスタ６０１は、例えばゲートドライバ回路２２、又はデータドライバ回路２３に設けられるトランジスタとすることができる。
【0113】
トランジスタ４４１は、ゲート電極としての機能を有する導電体４４３と、ゲート絶縁体としての機能を有する絶縁体４４５と、基板７０１の一部と、からなり、チャネル形成領域を含む半導体領域４４７、ソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４４９ａ、及びソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。
【0114】
トランジスタ４４１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図１６では、素子分離層４０３によってトランジスタ４４１とトランジスタ６０１が電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法、又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
【0115】
ここで、図１６に示すトランジスタ４４１は、半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面及び上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられる。なお、図１６では、導電体４４３が半導体領域４４７の側面を覆う様子は図示していない。また、導電体４４３には仕事関数を調整する材料を用いることができる。
【0116】
トランジスタ４４１のような、半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図１６では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して凸形状を有する半導体を形成してもよい。
【0117】
なお、図１６に示すトランジスタ４４１の構成は一例であり、その構成に限定されず、回路構成又は回路の駆動方法等に応じて適切な構成とすればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。
【0118】
トランジスタ６０１は、トランジスタ４４１と同様の構成とすることができる。なお、トランジスタ６０１のソース領域又はドレイン領域の一方としての機能を有する低抵抗領域を低抵抗領域４５９ａとする。また、トランジスタ６０１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域を低抵抗領域４５９ｂとする。
【0119】
基板７０１上には、素子分離層４０３、並びにトランジスタ４４１及びトランジスタ６０１の他、絶縁体４０５、絶縁体４０７、絶縁体４０９、及び絶縁体４１１が設けられる。絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、及び絶縁体４１１中に導電体４５１、及び導電体４５７が埋設されている。ここで、導電体４５１及び導電体４５７の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
【0120】
導電体４５１上、導電体４５７上、及び絶縁体４１１上に絶縁体４２１、及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３、及び導電体４７３が埋設されている。ここで、導電体４５３、及び導電体４７３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
【0121】
導電体４５３上、導電体４７３上、及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５、及び導電体４７５が埋設されている。ここで、導電体４５５、及び導電体４７５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
【0122】
導電体４５５上、導電体４７５上、及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１が設けられる。絶縁体２２２中、絶縁体２２４中、絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０５、及び導電体３６５が埋設されている。ここで、導電体３０５、及び導電体３６５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
【0123】
導電体３０５上、導電体３６５上、及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７、導電体３３７、及び導電体３６７が埋設されている。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
【0124】
導電体３３７上、及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４７、導電体３５３、導電体３５５、及び導電体３５７が埋設されている。ここで、導電体３５３、導電体３５５、及び導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
【0125】
導電体３５３上、導電体３５５上、導電体３５７上、及び絶縁体３６３上に接続電極７６０が設けられる。また、接続電極７６０と電気的に接続されるように異方性導電体７８０が設けられ、異方性導電体７８０と電気的に接続されるようにＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）７１６が設けられる。ＦＰＣ７１６によって、表示装置１０の外部から、表示装置１０に各種信号等が供給される。
【0126】
図１６に示すように、トランジスタ４４１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続される。ここで、図１６では接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体として、導電体３５３、導電体３５５、及び導電体３５７の３つを示しているが本発明の一態様はこれに限らない。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を複数設けることで、接触抵抗を小さくすることができる。
【0127】
また、図１６に示すように、トランジスタ６０１のソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４５９ａは、導電体４５７、導電体４７３、導電体４７５、及び導電体３６５を介して、導電体３６７と電気的に接続される。
【0128】
絶縁体２１４上には、トランジスタ７５０が設けられる。トランジスタ７５０は、層５０に設けられるトランジスタとすることができる。具体的には、表示部２０に設けられるトランジスタとすることができる。なお、表示装置１０が図１１に示す構成である場合、トランジスタ７５０と同一の層に、記憶回路３２が有するトランジスタを設けることができる。
【0129】
本明細書等において、「Ａと同一の層」とは、例えばＡと同一工程において形成された同一材料を有する層を意味する。
【0130】
トランジスタ７５０には、チャネル形成領域に金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）を用いたトランジスタ（ＯＳトランジスタともいう）を好適に用いることができる。
【0131】
本明細書等において、金属酸化物とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、酸化物又は酸化物半導体を有するトランジスタと換言することができる。
【0132】
ＯＳトランジスタは、半導体層のエネルギーギャップが大きいため、チャネル幅が１μｍあたりのオフ電流値が数ｙＡ／μｍ（ｙは１０－２４）という極めて小さいオフ電流特性を示すことができる。よって、画像データ等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。したがって、表示装置１０の消費電力を低減することができる。
【0133】
ＯＳトランジスタに用いる半導体材料として、エネルギーギャップが２ｅＶ以上、好ましくは２．２ｅＶ以上、より好ましくは２．５ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）又はＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等を用いることができる。ＣＡＡＣ－ＯＳは安定な結晶構造を有し、信頼性を重視するトランジスタ等に適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。
【0134】
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛及び元素Ｍ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウムの一以上）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
【0135】
絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０１ａ、及び導電体３０１ｂが埋設されている。導電体３０１ａは、トランジスタ７５０のソース又はドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソース又はドレインの他方と電気的に接続される。ここで、導電体３０１ａ、及び導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
【0136】
絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、キャパシタ７９０、導電体３３３、及び導電体３３５が埋設されている。図２、図６乃至図８、及び図１１に示す表示装置１０において、キャパシタ７９０は、例えば表示部２０に設けられるキャパシタとすることができる。また、図１１に示す表示装置１０において、キャパシタ７９０は、例えば記憶回路３２に設けられるキャパシタとすることができる。
【0137】
導電体３１１及び導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３及び導電体３３５は、キャパシタ７９０と電気的に接続される。ここで、導電体３３１、導電体３３３、及び導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
【0138】
導電体３６７は、導電体３１１、導電体３１３、及び導電体３１７と同一の層に形成することができる。導電体３６７は、層５０に設けられるトランジスタ等の素子、つまりトランジスタ７５０と同一の層に設けられるトランジスタ等と電気的に接続することができる。例えば、導電体３６７は、表示部２０に設けられるトランジスタと電気的に接続することができる。
【0139】
絶縁体３６３中に導電体３４１、導電体３４３、及び導電体３５１が埋設されている。導電体３４３は、絶縁体３６１上、導電体３３３上、及び導電体３３５上に設けられる。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
【0140】
絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、及び絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。なお、絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１等の上面も、ＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
【0141】
図１６に示すように、キャパシタ７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、キャパシタ７９０は、一対の電極間に誘電体としての機能を有する絶縁体３２３が挟持された積層型の構造である。なお、図１６では絶縁体２８１上にキャパシタ７９０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、キャパシタ７９０を設けてもよい。
【0142】
図１６において、導電体３０１ａ、導電体３０１ｂ、導電体３０５、及び導電体３６５が同一の層に形成される例を示している。また、導電体３１１、導電体３１３、導電体３１７、導電体３６７、及び下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、導電体３３５、及び導電体３３７が同一の層に形成される例を示している。また、導電体３４１、導電体３４３、及び導電体３４７が同一の層に形成される例を示している。さらに、導電体３５１、導電体３５３、導電体３５５、及び導電体３５７が同一の層に形成される例を示している。複数の導電体を同一の層に形成することにより、表示装置１０の作製工程を簡略にすることができるため、表示装置１０を低価格なものとすることができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
【0143】
図１６に示す表示装置１０は、発光素子５００を有する。ここで、発光素子は、発光デバイスともいうことができる。発光素子５００は、導電体７７２、ＥＬ層７８６、及び導電体７８８を有する。ＥＬ層７８６は、有機化合物、又は量子ドット等の無機化合物を有する。
【0144】
有機化合物に用いることのできる材料として、蛍光性材料又は燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料として、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
【0145】
導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、及び導電体３０１ｂを介して、トランジスタ７５０のソース又はドレインの他方と電気的に接続される。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。
【0146】
導電体７７２には、可視光に対して透光性の材料、又は反射性の材料を用いることができる。透光性の材料として、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料として、例えば、アルミニウム、銀等を含む材料を用いるとよい。
【0147】
図１６には図示しないが、表示装置１０は、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）等を設けることができる。
【0148】
基板７０５側には、遮光層７３８と、絶縁体７３４と、が設けられる。絶縁体７３４は、遮光層７３８と接する領域を有する。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。又は、遮光層７３８は、外光がトランジスタ７５０等に達することを遮る機能を有する。
【0149】
図１６に示す表示装置１０には、絶縁体３６３上に絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。また、発光素子５００は透光性の導電体７８８を有し、トップエミッション型の発光素子とすることができる。なお、発光素子５００は、導電体７７２側に光を射出するボトムエミッション構造、又は導電体７７２側及び導電体７８８側の双方に光を射出するデュアルエミッション構造としてもよい。
【0150】
なお、遮光層７３８は絶縁体７３０と重なる領域を有するように設けられる。また、遮光層７３８は、絶縁体７３４で覆われている。また、発光素子５００と絶縁体７３４の間は封止層７３２で充填されている。
【0151】
さらに、構造体７７８は、絶縁体７３０とＥＬ層７８６との間に設けられる。また、構造体７７８は、絶縁体７３０と絶縁体７３４との間に設けられる。
【0152】
図１６に示す表示装置１０には、着色層７３６が設けられる。着色層７３６は、発光素子５００と重なる領域を有するように設けられる。着色層７３６を設けることにより、発光素子５００から取り出される光の色純度を高めることができる。これにより、表示装置１０に高品位の画像を表示することができる。また、表示装置１０の例えば全ての発光素子５００を、白色光を発する発光素子とすることができるため、ＥＬ層７８６を塗り分けにより形成しなくてもよく、画素２１を微細化することができる。よって、表示部２０に設けられる画素２１の密度を高め、表示装置１０に高精細な画像を表示することができる。
【0153】
図１７は、表示装置１０の具体的な構成例を示す断面図であり、図１６に示す表示装置１０の変形例である。図１７に示す表示装置１０は、トランジスタ７５０を有する層と、トランジスタ４４１及びトランジスタ６０１を有する層と、の間に、トランジスタ８００、及びキャパシタ８９０が設けられる点で、図１６に示す表示装置１０と主に異なる。
【0154】
図１７に示す構成は、図１２等に示す表示装置１０に適用することができる。この場合、トランジスタ８００、及びキャパシタ８９０は、層６０に設けることができる。つまり、トランジスタ８００、及びキャパシタ８９０は、記憶回路３２に設けることができる。
【0155】
図１７に示す表示装置１０では、導電体４５１上、導電体４５７上、及び絶縁体４１１上に絶縁体８２１及び絶縁体８１４が設けられる。絶縁体８２１中、及び絶縁体８１４中に導電体８５３、及び導電体８５７が埋設されている。ここで、導電体８５３、及び導電体８５７の上面の高さと、絶縁体８１４の上面の高さは同程度にできる。
【0156】
導電体８５３上、導電体８５７上、及び絶縁体８１４上に絶縁体８１６が設けられる。絶縁体８１６中に導電体８５５、及び導電体８５９が埋設されている。ここで、導電体８５５、及び導電体８５９の上面の高さと、絶縁体８１６の上面の高さは同程度にできる。
【0157】
導電体８５５上、導電体８５９上、及び絶縁体８１６上に絶縁体８２２、絶縁体８２４、絶縁体８５４、絶縁体８４４、絶縁体８８０、絶縁体８７４、及び絶縁体８８１が設けられる。絶縁体８２２中、絶縁体８２４中、絶縁体８５４中、絶縁体８４４中、絶縁体８８０中、絶縁体８７４中、及び絶縁体８８１中に導電体８０５、及び導電体８６１が埋設されている。ここで、導電体８０５、及び導電体８６１の上面の高さと、絶縁体８８１の上面の高さは同程度にできる。
【0158】
導電体８０５上、導電体８６１上、及び絶縁体８８１上に絶縁体８８３が設けられる。絶縁体８８３中に導電体８１７、導電体８３１、導電体８６３、及び導電体８６５が埋設されている。ここで、導電体８３１、及び導電体８６５の上面の高さと、絶縁体８８３の上面の高さは同程度にできる。
【0159】
導電体８３１上、導電体８６５上、及び絶縁体８８３上に絶縁体４２１、及び絶縁体２１４が設けられる。絶縁体４２１中に導電体８３３、及び導電体８６７が埋設されている。また、絶縁体４２１中、及び絶縁体２１４中に導電体４５３、及び導電体４７３が埋設されている。ここで、導電体４５３、及び導電体４７３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
【0160】
図１７に示すように、トランジスタ４４１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体８５３、導電体８５５、導電体８０５、導電体８１７、導電体８３１、導電体８３３、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続される。
【0161】
また、図１７に示すように、トランジスタ６０１のソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４５９ａは、導電体４５７、導電体８５７、導電体８５９、導電体８６１、導電体８６３、導電体８６５、導電体８６７、導電体４７３、導電体４７５、及び導電体３６５を介して、導電体３６７と電気的に接続される。
【0162】
絶縁体８１４上には、トランジスタ８００が設けられる。前述のように、トランジスタ８００は、層６０に設けられるトランジスタとすることができる。例えば、図１２に示す表示装置１０において、トランジスタ８００は、記憶回路３２に設けられるトランジスタとすることができる。トランジスタ８００は、ＯＳトランジスタとすることが好ましい。
【0163】
絶縁体８５４中、絶縁体８４４中、絶縁体８８０中、絶縁体８７４中、及び絶縁体８８１中に導電体８０１ａ、及び導電体８０１ｂが埋設されている。導電体８０１ａは、トランジスタ８００のソース又はドレインの一方と電気的に接続され、導電体８０１ｂは、トランジスタ８００のソース又はドレインの他方と電気的に接続される。ここで、導電体８０１ａ、及び導電体８０１ｂの上面の高さと、絶縁体８８１の上面の高さは同程度にできる。
【0164】
絶縁体８８３中に導電体８１１、キャパシタ８９０、導電体８９３、及び導電体８９５が埋設されている。ここで、キャパシタ８９０は、キャパシタ７９０と同様の構成とすることができる。前述のように、図１２に示す表示装置１０において、キャパシタ８９０は、例えば記憶回路３２に設けられるキャパシタとすることができる。
【0165】
導電体８１１はトランジスタ８００と電気的に接続され、配線としての機能を有する。導電体８０１ｂは、トランジスタ８００の他、キャパシタ８９０の一方の電極と電気的に接続される。導電体８９３、及び導電体８９５は、キャパシタ８９０の他方の電極と電気的に接続される。ここで、導電体８９３、及び導電体８９５の上面の高さと、絶縁体８８３の上面の高さは同程度にできる。
【0166】
絶縁体４２１中に導電体８９７が埋設されている。導電体８９７は、絶縁体８８３上、導電体８９３上、及び導電体８９５上に設けられる。
【0167】
絶縁体８２１、絶縁体８１４、絶縁体８８０、絶縁体８７４、絶縁体８８１、及び絶縁体８８３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。
【0168】
図１７において、導電体８０１ａ、導電体８０１ｂ、導電体８０５、及び導電体８６１が同一の層に形成される例を示している。また、導電体８１１、導電体８１７、及び導電体８６３が同一の層に形成される例を示している。また、導電体８９３、導電体８９５、導電体８３１、及び導電体８６５が同一の層に形成される例を示している。さらに、導電体８９７、導電体８３３、及び導電体８６７が同一の層に形成される例を示している。前述のように、複数の導電体を同一の層に形成することにより、表示装置１０の作製工程を簡略にすることができるため、表示装置１０の製造コストを削減することができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
【0169】
図１８は、図１４、又は図１５等に示す表示装置１０の具体的な構成例を示す断面図である。表示装置１０が図１４、又は図１５に示す構成である場合、層６０には基板９０１が設けられ、基板９０１上にトランジスタ９１１が設けられる。また、層４０には基板９０３が設けられ、基板９０３上にトランジスタ９１３、トランジスタ９１５、及びトランジスタ９１７が設けられる。さらに、層５０には基板９０５が設けられ、基板９０５上にはトランジスタ９１９が設けられる。そして、基板９０１と、基板９０３と、基板９０５と、のそれぞれが、貼り合わせで接合されている。
【0170】
基板９０１、基板９０３、及び基板９０５は、基板７０１と同様の構成とすることができる。トランジスタ９１１、トランジスタ９１３、トランジスタ９１５、トランジスタ９１７、及びトランジスタ９１９は、トランジスタ４４１、及びトランジスタ６０１と同様の構成とすることができる。
【0171】
図１４、又は図１５に示す表示装置１０において、トランジスタ９１１は、例えば記憶回路３２に設けられるトランジスタとすることができる。また、トランジスタ９１３、及びトランジスタ９１７は、制御回路３１、又は演算回路３３に設けられるトランジスタとすることができる。また、トランジスタ９１５は、データドライバ回路２３に設けられるトランジスタとすることができる。さらに、トランジスタ９１９は、表示部２０に設けられるトランジスタとすることができる。また、図１４に示す表示装置１０において、トランジスタ９１５は、ゲートドライバ回路２２に設けられるトランジスタとすることができる。
【0172】
トランジスタ９１１と、トランジスタ９１３、トランジスタ９１５、及びトランジスタ９１７と、の間には、絶縁体９２１、及び絶縁体９２３が設けられる。トランジスタ９１３、トランジスタ９１５、及びトランジスタ９１７と、トランジスタ９１９と、の間には、絶縁体９２５、及び絶縁体９２７が設けられる。
【0173】
絶縁体９２１には、導電体９３１が埋設されている。また、絶縁体９２５には、導電体９３７、導電体９３９、及び導電体９４１が埋設されている。導電体９３１は、絶縁体９２１と高さが一致するように平坦化されている。また、導電体９３７、導電体９３９、及び導電体９４１は、絶縁体９２５と高さが一致するように平坦化されている。
【0174】
絶縁体９２３、及び基板９０３に埋設される領域を有するように、導電体９３３が設けられる。導電体９３３は、基板９０３と絶縁するため、絶縁体９３５で覆われた領域を有する。導電体９３１と導電体９３７は、導電体９３３を介して互いに電気的に接続される。トランジスタ９１１のソース領域又はドレイン領域の一方と、トランジスタ９１３のソース領域又はドレイン領域の一方と、は導電体９３１、導電体９３３、及び導電体９３７を介して電気的に接続される。
【0175】
絶縁体９２７、及び基板９０５に埋設される領域を有するように、導電体９４３、及び導電体９４７が設けられる。導電体９４３は、基板９０５と絶縁するため、絶縁体９４５で覆われた領域を有する。導電体９４７は、基板９０５と絶縁するため、絶縁体９４９で覆われた領域を有する。導電体９４３は、導電体９３９と電気的に接続され、導電体９４７は、導電体９４１と電気的に接続される。また、導電体９４３は、導電体９４３上、及び絶縁体９４５上に設けられる導電体９５１と電気的に接続され、導電体９４７は、ＦＰＣ７１６と電気的に接続される。
【0176】
導電体９５１は、層５０に設けられるトランジスタ等の素子、つまりトランジスタ９１９と同一の層に設けられるトランジスタ等と電気的に接続することができる。例えば、導電体９５１は、画素２１に設けられるトランジスタと電気的に接続することができる。
【0177】
トランジスタ９１５のソース領域又はドレイン領域の一方と、導電体９５１と、は導電体９３９、及び導電体９４３を介して電気的に接続される。トランジスタ９１７のソース領域又はドレイン領域の一方と、ＦＰＣ７１６と、は導電体９４１、及び導電体９４７を介して電気的に接続される。トランジスタ９１９のソース領域又はドレイン領域の一方は、発光素子５００と電気的に接続される。
【0178】
導電体９３３は、基板９０３を貫通して設けられる。また、導電体９４３、及び導電体９４７は、基板９０５を貫通して設けられる。よって、導電体９３３、導電体９４３、及び導電体９４７は、貫通電極であるということができる。特に、基板９０３が、シリコンを有する基板（シリコン基板ともいう）である場合は、導電体９３３はＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）であるということができる。また、基板９０５がシリコン基板である場合は、導電体９４３、及び導電体９４７は、ＴＳＶであるということができる。
【0179】
絶縁体９２１と、絶縁体９２３と、の貼り合わせによって、層６０と層４０は機械的な強度を有するように接合される。また、絶縁体９２５と、絶縁体９２７と、の貼り合わせによって、層４０と層５０は機械的な強度を有するように接合される。
【0180】
例えば、基板９０３をシリコン基板とすると、トランジスタ９１３、トランジスタ９１５、及びトランジスタ９１７は、チャネル形成領域にシリコンを用いたトランジスタ（Ｓｉトランジスタともいう）とすることができる。よって、層４０に設けられるデータドライバ回路２３、制御回路３１、及び演算回路３３等を構成するトランジスタを、Ｓｉトランジスタとすることができる。また、図１４に示す表示装置では、ゲートドライバ回路２２を構成するトランジスタを、Ｓｉトランジスタとすることができる。なお、基板９０５をシリコン基板とすると、図１５に示す表示装置１０でも、ゲートドライバ回路２２を構成するトランジスタをＳｉトランジスタとすることができる。
【0181】
Ｓｉトランジスタは、オン電流が大きいという特徴を有するため、Ｓｉトランジスタによって構成された回路等は、高速に駆動することができる。以上より、層４０に設けられる基板９０３に貫通電極を設け、層６０に設けられるトランジスタ等と、層４０に設けられるトランジスタ等とを、当該貫通電極を介して電気的に接続する構成とすることで、層４０を層６０と層５０の間に設けつつ、層４０に設けられる回路等を高速に駆動させることができる。したがって、ゲートドライバ回路２２から画素２１に供給される選択信号の伝送距離と、データドライバ回路２３から画素２１に供給される画像データ信号の伝送距離と、の両方を、層６０が層４０と層５０の間に設けられる場合より短くしつつ、層４０に設けられる回路等を高速に駆動させることができる。よって、表示装置１０の消費電力を低減しつつ、表示装置１０を高速に駆動させることができる。
【0182】
図１８に示す表示装置１０では、層５０に基板９０５を設け、基板９０５上にトランジスタ９１９等を設けているが、本発明の一態様はこれに限らない。図１９には、絶縁体９２５上に、図１６、及び図１７に示す絶縁体４２１、及び絶縁体２１４を設ける構成を示している。
【0183】
【0184】
図１６、及び図１７では、トランジスタ４４１及びトランジスタ６０１を、基板７０１の内部にチャネル形成領域が形成されるように設け、トランジスタ４４１及びトランジスタ６０１の上に積層して、ＯＳトランジスタを設ける構成を示したが、本発明の一態様はこれに限らない。図２０は、図１６に示す表示装置１０の変形例であり、トランジスタ４４１及びトランジスタ６０１の代わりに、ＯＳトランジスタであるトランジスタ６０２及びトランジスタ６０３を有する点が、図１６に示す表示装置１０と主に異なる。また、トランジスタ７５０は、ＯＳトランジスタを用いることができる。つまり、図２０に示す表示装置１０は、ＯＳトランジスタが積層して設けられる。
【0185】
基板７０１上には絶縁体６１３及び絶縁体６１４が設けられ、絶縁体６１４上にはトランジスタ６０２及びトランジスタ６０３が設けられる。
【0186】
図２、図６乃至図８、及び図１１に示す表示装置１０において、トランジスタ６０２及びトランジスタ６０３は、例えば層４０に設けられるゲートドライバ回路２２、又はデータドライバ回路２３が有するトランジスタとすることができる。
【0187】
トランジスタ６０２及びトランジスタ６０３は、トランジスタ７５０と同様の構成のトランジスタとすることができる。なお、トランジスタ６０２及びトランジスタ６０３を、トランジスタ７５０と異なる構成のＯＳトランジスタとしてもよい。
【0188】
絶縁体６１４上には、トランジスタ６０２及びトランジスタ６０３の他、絶縁体６１６、絶縁体６２２、絶縁体６２４、絶縁体６５４、絶縁体６４４、絶縁体６８０、絶縁体６７４、及び絶縁体６８１が設けられる。絶縁体６５４中、絶縁体６４４中、絶縁体６８０中、絶縁体６７４中、及び絶縁体６８１中に導電体４６１、及び導電体４６５が埋設されている。ここで、導電体４６１及び導電体４６５の上面の高さと、絶縁体６８１の上面の高さは同程度にできる。
【0189】
導電体４６１上、導電体４６５上、及び絶縁体６８１上に絶縁体４２１、及び絶縁体２１４が設けられる。絶縁体４２１中に導電体４６３、及び導電体４６７が埋設されている。また、絶縁体４２１中、及び絶縁体２１４中に導電体４５３、及び導電体４７３が埋設されている。ここで、導電体４５３及び導電体４７３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
【0190】
図２０に示すように、トランジスタ６０２のソース又はドレインの一方は、導電体４６１、導電体４６３、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続される。また、トランジスタ６０３のソース又はドレインの一方は、導電体４６５、導電体４６７、導電体４７３、導電体４７５、及び導電体３６５を介して、導電体３６７と電気的に接続される。
【0191】
絶縁体６１３、絶縁体６１４、絶縁体６８０、絶縁体６７４、及び絶縁体６８１は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。
【0192】
表示装置１０を図２０に示す構成とすることにより、表示装置１０が有するトランジスタを、全て同一の種類のトランジスタとすることができる。例えば、表示装置１０が有するトランジスタを、全てＯＳトランジスタとすることができる。これにより、例えば層４０に設けられるトランジスタと、層５０に設けられるトランジスタと、を同一の装置を用いて作製することができる。よって、表示装置１０の作製コストを削減することができ、表示装置１０を低価格なものとすることができる。
【0193】
図１６乃至図２０では、表示素子（表示デバイスともいう）として発光素子を表示装置１０に設ける構成を示したが、本発明の一態様はこれに限らない。図２１は、図１６に示す表示装置１０の変形例であり、発光素子５００の代わりに、液晶素子５１０を有する点が、図１６に示す表示装置１０と主に異なる。
【0194】
液晶素子５１０は、導電体７７２、導電体７７４、及びこれらの間に液晶層７７６を有する。ここで、液晶素子は、液晶デバイスともいうことができる。導電体７７４は、基板７０５側に設けられ、共通電極としての機能を有する。また、導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、及び導電体３０１ｂを介して、トランジスタ７５０のソース又はドレインの他方と電気的に接続される。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。
【0195】
導電体７７２には、可視光に対して透光性の材料、又は反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
【0196】
導電体７７２に反射性の材料を用いると、表示装置１０は反射型の液晶表示装置となる。一方、導電体７７２に透光性の材料を用い、また基板７０１等にも透光性の材料を用いると、表示装置１０は透過型の液晶表示装置となる。表示装置１０が反射型の液晶表示装置である場合、視認側に偏光板を設ける。一方、表示装置１０が透過型の液晶表示装置である場合、液晶素子を挟むように一対の偏光板を設ける。
【0197】
また、図２１には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）、及びバックライト、サイドライト等の光源を適宜設けることができる。
【0198】
絶縁体３６３と、導電体７７４との間に、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、基板７０１と基板７０５の間の距離（セルギャップ）を制御する機能を有する。なお、構造体７７８として、球状のスペーサを用いてもよい。
【0199】
液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
【0200】
また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等を用いることができる。
【0201】
また、液晶層７７６に高分子分散型液晶、又は高分子ネットワーク型液晶等を用いた、散乱型の液晶を用いることもできる。このとき、着色層７３６を設けずに白黒表示を行う構成としてもよいし、着色層７３６を用いてカラー表示を行う構成としてもよい。
【0202】
また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色層７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する画素を設ける必要がないため、画素の開口率を向上させることができる、及び精細度を高めることができる等の利点がある。
【0203】
＜トランジスタの構成例＞
図２２Ａ、図２２Ｂ、及び図２２Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ａ、及びトランジスタ２００Ａ周辺の上面図及び断面図である。例えば、図１６、図１７、及び図１９乃至図２１に示すトランジスタ７５０に、トランジスタ２００Ａを適用することができる。また、図１７に示すトランジスタ８００、並びに図２０に示すトランジスタ６０２及びトランジスタ６０３に、トランジスタ２００Ａを適用することができる。
図２２Ａ、図２２Ｂ、及び図２２Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ａ、及びトランジスタ２００Ａ周辺の上面図及び断面図である。例えば、図１６、図１７、及び図１９乃至図２１に示すトランジスタ７５０に、トランジスタ２００Ａを適用することができる。また、図１７に示すトランジスタ８００、並びに図２０に示すトランジスタ６０２及びトランジスタ６０３に、トランジスタ２００Ａを適用することができる。
【0204】
図２２Ａは、トランジスタ２００Ａの上面図である。また、図２２Ｂ、及び図２２Ｃは、トランジスタ２００Ａの断面図である。ここで、図２２Ｂは、図２２ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図２２Ｃは、図２２ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図２２Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0205】
図２２に示すように、トランジスタ２００Ａは、基板（図示しない。）の上に配置された金属酸化物２３０ａと、金属酸化物２３０ａの上に配置された金属酸化物２３０ｂと、金属酸化物２３０ｂの上に、互いに離隔して配置された導電体２４２ａ、及び導電体２４２ｂと、導電体２４２ａ及び導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２３０ｃと、を有する。ここで、図２２Ｂ及び図２２Ｃに示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃをまとめて金属酸化物２３０という場合がある。また、導電体２４２ａ及び導電体２４２ｂをまとめて導電体２４２という場合がある。
【0206】
図２２に示すトランジスタ２００Ａでは、導電体２４２ａ及び導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図２２に示すトランジスタ２００Ａは、これに限られるものではなく、導電体２４２ａ及び導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａ及び導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
【0207】
図２２に示すように、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び金属酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図２２Ｂ及び図２２Ｃに示すように、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。
【0208】
なお、トランジスタ２００Ａでは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの３層を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、金属酸化物２３０ｂと金属酸化物２３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００Ａでは、導電体２６０を２層の積層構造として示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
【0209】
例えば、金属酸化物２３０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２３０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２３０ａと同様の組成を有することが好ましい。
【0210】
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａ及び導電体２４２ｂは、それぞれソース電極又はドレイン電極としての機能を有する。上記のように、導電体２６０は、絶縁体２８０の開口、及び導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａ及び導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ａにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ２００Ａの占有面積の縮小を図ることができる。これにより、表示装置に設けられる画素を微細化することができるため、画素密度を高め、表示装置に高精細な画像を表示することができる。例えば、表示装置１０の表示部２０に設けられる画素２１の密度を、１０００ｐｐｉ以上、３０００ｐｐｉ以上、５０００ｐｐｉ以上、又は７０００ｐｐｉ以上とすることができる。よって、表示装置１０に、粒状感が少ない高品位の画像を表示することができ、臨場感の高い画像を表示することができる。したがって、表示装置１０は、特に、ＡＲ、又はＶＲ用の電子機器として用いることができる、ウェアラブル型の電子機器、又は据え置き型の電子機器等に好適に用いることができる。例えば、ＨＭＤ、及び眼鏡型の電子機器に、表示装置１０を好適に用いることができる。
【0211】
図２２に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
【0212】
トランジスタ２００Ａは、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に金属酸化物２３０ａが配置されることが好ましい。
【0213】
トランジスタ２００Ａの上に、層間膜としての機能を有する絶縁体２７４、及び絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面に接して配置されることが好ましい。
【0214】
絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、及び絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、及び絶縁体２５４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より酸素透過性が低いことが好ましい。
【0215】
ここで、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０は、絶縁体２８０及び絶縁体２８１と、絶縁体２５４、及び絶縁体２７４によって離隔されている。ゆえに、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０に、絶縁体２８０及び絶縁体２８１に含まれる水素等の不純物、又は過剰な酸素が、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び絶縁体２５０に混入するのを抑制することができる。
【0216】
トランジスタ２００Ａと電気的に接続し、プラグとしての機能を有する導電体２４０（導電体２４０ａ、及び導電体２４０ｂ）が設けられることが好ましい。なお、プラグとしての機能を有する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、及び絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００Ａでは、導電体２４０の第１の導電体及び導電体２４０の第２の導電体を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体２４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【0217】
トランジスタ２００Ａは、チャネル形成領域を含む金属酸化物２３０（金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃ）に、酸化物半導体としての機能を有する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
【0218】
上記金属酸化物として、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）又はコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、又はスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、Ｇａ及びＳｎのいずれか一方又は双方を有することがさらに好ましい。
【0219】
また、図２２Ｂに示すように、金属酸化物２３０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａ及び導電体２４２ｂを形成する際に、金属酸化物２３０ｂの上面の一部を除去することにより形成される。金属酸化物２３０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２３０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
【0220】
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、駆動速度が速いトランジスタを有し、駆動速度が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
【0221】
本発明の一態様である表示装置に用いることができるトランジスタ２００Ａの詳細な構成について説明する。
【0222】
導電体２０５は、金属酸化物２３０、及び導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、金属酸化物２３０ｂ及び金属酸化物２３０ｃの結晶性の向上を図ることができる。
【0223】
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極としての機能を有する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極としての機能を有する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００ＡのＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００ＡのＶｔｈを０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【0224】
導電体２０５は、金属酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図２２Ｃに示すように、導電体２０５は、金属酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
【0225】
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
【0226】
図２２Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線としての機能を有する導電体を設ける構成にしてもよい。
【0227】
導電体２０５は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
【0228】
導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を用いてもよい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電体を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又はすべての拡散を抑制する機能とする。
【0229】
導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体として、例えば、タンタル、窒化タンタル、ルテニウム又は酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５として、上記導電性材料を単層又は積層とすればよい。
【0230】
絶縁体２１４は、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜としての機能を有することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
【0231】
例えば、絶縁体２１４として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体２１４よりも基板側からトランジスタ２００Ａ側に拡散するのを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
【0232】
層間膜としての機能を有する絶縁体２１６、絶縁体２８０、及び絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、及び絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。
【0233】
絶縁体２２２及び絶縁体２２４は、ゲート絶縁体としての機能を有する。
【0234】
ここで、金属酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２３０に接して設けることにより、金属酸化物２３０中の酸素欠損を低減し、トランジスタ２００Ａの信頼性を向上させることができる。
【0235】
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
【0236】
図２２Ｃに示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
【0237】
絶縁体２２２は、絶縁体２１４等と同様に、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜としての機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、及び絶縁体２７４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０等を囲むことにより、外方から水又は水素等の不純物がトランジスタ２００Ａに侵入することを抑制することができる。
【0238】
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素及び不純物の拡散を抑制する機能を有することで、金属酸化物２３０が有する酸素が、基板側へ拡散することを低減できるため、好ましい。また、導電体２０５が、絶縁体２２４及び金属酸化物２３０が有する酸素と反応することを抑制することができる。
【0239】
絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２３０からの酸素の放出、及びトランジスタ２００Ａの周辺部から金属酸化物２３０への水素等の不純物の混入を抑制する層としての機能を有する。
【0240】
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
【0241】
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体としての機能を有する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ駆動時のゲート電位の低減が可能となる。
【0242】
なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
【0243】
金属酸化物２３０は、金属酸化物２３０ａと、金属酸化物２３０ａ上の金属酸化物２３０ｂと、金属酸化物２３０ｂ上の金属酸化物２３０ｃと、を有する。金属酸化物２３０ｂ下に金属酸化物２３０ａを有することで、金属酸化物２３０ａよりも下方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。また、金属酸化物２３０ｂ上に金属酸化物２３０ｃを有することで、金属酸化物２３０ｃよりも上方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。
【0244】
なお、金属酸化物２３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物２３０が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物２３０ａを構成する全元素の原子数に対する、金属酸化物２３０ａに含まれる元素Ｍの原子数の割合が、金属酸化物２３０ｂを構成する全元素の原子数に対する、金属酸化物２３０ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２３０ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２３０ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物２３０ｃは、金属酸化物２３０ａ又は金属酸化物２３０ｂに用いることができる金属酸化物を用いることができる。
【0245】
金属酸化物２３０ａ及び金属酸化物２３０ｃの伝導帯下端のエネルギーが、金属酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２３０ａ及び金属酸化物２３０ｃの電子親和力が、金属酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２３０ｃは、金属酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２３０ｃを構成する全元素の原子数に対する、金属酸化物２３０ｃに含まれる元素Ｍの原子数の割合が、金属酸化物２３０ｂを構成する全元素の原子数に対する、金属酸化物２３０ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２３０ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２３０ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
【0246】
ここで、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【0247】
具体的には、金属酸化物２３０ａと金属酸化物２３０ｂ、金属酸化物２３０ｂと金属酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、金属酸化物２３０ａ及び金属酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２３０ｃを積層構造としてもよい。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、又はＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２３０ｃとして用いてもよい。
【0248】
具体的には、金属酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、又はＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃを積層構造とする場合の具体例として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
【0249】
このとき、キャリアの主たる経路は金属酸化物２３０ｂとなる。金属酸化物２３０ａ、金属酸化物２３０ｃを上述の構成とすることで、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００Ａは高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物２３０ｃを積層構造とした場合、上述の金属酸化物２３０ｂと、金属酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、金属酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体としての機能を有するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
【0250】
金属酸化物２３０ｂ上には、ソース電極、及びドレイン電極としての機能を有する導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）が設けられる。導電体２４２として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
【0251】
金属酸化物２３０と接するように上記導電体２４２を設けることで、金属酸化物２３０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２３０の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２３０の導電体２４２近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。
【0252】
ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
【0253】
絶縁体２５０は、ゲート絶縁体としての機能を有する。絶縁体２５０は、金属酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
【0254】
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【0255】
絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
【0256】
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコン、又は酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ駆動時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体としての機能を有する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【0257】
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
【0258】
導電体２６０は、図２２では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
【0259】
導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0260】
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
【0261】
導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としての機能も有するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
【0262】
図２２Ａ及び図２２Ｃに示すように、金属酸化物２３０ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２３０のチャネル形成領域において、金属酸化物２３０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能を有する導電体２６０の電界を、金属酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ａのオン電流を増大させ、周波数特性を向上させることができる。
【0263】
絶縁体２５４は、絶縁体２１４等と同様に、水又は水素等の不純物が、絶縁体２８０側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜としての機能を有することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図２２Ｂ及び図２２Ｃに示すように、絶縁体２５４は、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２３０ａ、金属酸化物２３０ｂ及び絶縁体２２４の上面又は側面から金属酸化物２３０に侵入するのを抑制することができる。
【0264】
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０又は絶縁体２２４より酸素透過性が低いことが好ましい。
【0265】
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物２３０のチャネル形成領域に酸素が供給される。これにより、金属酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
【0266】
絶縁体２５４として、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
【0267】
水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、絶縁体２５０、及び金属酸化物２３０が覆うことで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０と離隔されている。これにより、トランジスタ２００Ａの外方から水素等の不純物が浸入することを抑制できるため、トランジスタ２００Ａに良好な電気特性及び信頼性を与えることができる。
【0268】
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２３０、及び導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
【0269】
絶縁体２８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
【0270】
絶縁体２７４は、絶縁体２１４等と同様に、水又は水素等の不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜としての機能を有することが好ましい。絶縁体２７４として、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
【0271】
絶縁体２７４の上に、層間膜としての機能を有する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
【0272】
絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４に形成された開口に、導電体２４０ａ及び導電体２４０ｂを配置する。導電体２４０ａ及び導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａ及び導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
【0273】
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
【0274】
導電体２４０ａ及び導電体２４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ及び導電体２４０ｂは積層構造としてもよい。
【0275】
導電体２４０を積層構造とする場合、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。
【0276】
絶縁体２４１ａ及び絶縁体２４１ｂとして、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａ及び絶縁体２４１ｂは、絶縁体２５４に接して設けられるため、絶縁体２８０等から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入することを抑制できる。また、絶縁体２８０に含まれる酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。
【0277】
図示しないが、導電体２４０ａの上面、及び導電体２４０ｂの上面に接して配線としての機能を有する導電体を配置してもよい。配線としての機能を有する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
【0278】
図２３Ａ、図２３Ｂ、及び図２３Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｂ、及びトランジスタ２００Ｂ周辺の上面図及び断面図である。トランジスタ２００Ｂは、トランジスタ２００Ａの変形例である。
【0279】
図２３Ａは、トランジスタ２００Ｂの上面図である。また、図２３Ｂ、及び図２３Ｃは、トランジスタ２００Ｂの断面図である。ここで、図２３Ｂは、図２３ＡにＢ１－Ｂ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、図２３Ｃは、図２３ＡにＢ３－Ｂ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。なお、図２３Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0280】
トランジスタ２００Ｂでは、導電体２４２ａ及び導電体２４２ｂが、金属酸化物２３０ｃ、絶縁体２５０、及び導電体２６０と重なる領域を有する。これにより、トランジスタ２００Ｂはオン電流が高いトランジスタとすることができる。また、トランジスタ２００Ｂは制御しやすいトランジスタとすることができる。
【0281】
ゲート電極としての機能を有する導電体２６０は、導電体２６０ａと、導電体２６０ａ上の導電体２６０ｂと、を有する。導電体２６０ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0282】
導電体２６０ａが酸素の拡散を抑制する機能を有することにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【0283】
導電体２６０の上面及び側面、絶縁体２５０の側面、及び金属酸化物２３０ｃの側面を覆うように絶縁体２５４を設けることが好ましい。なお、絶縁体２５４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。
【0284】
絶縁体２５４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２５４を有することで、絶縁体２８０が有する水、水素等の不純物がトランジスタ２００Ｂへ拡散することを抑制することができる。
【0285】
図２４Ａ、図２４Ｂ、及び図２４Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｃ、及びトランジスタ２００Ｃ周辺の上面図及び断面図である。トランジスタ２００Ｃは、トランジスタ２００Ａの変形例である。
【0286】
図２４Ａは、トランジスタ２００Ｃの上面図である。また、図２４Ｂ、及び図２４Ｃは、トランジスタ２００Ｃの断面図である。ここで、図２４Ｂは、図２４ＡにＣ１－Ｃ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、図２４Ｃは、図２４ＡにＣ３－Ｃ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。なお、図２４Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0287】
トランジスタ２００Ｃでは、金属酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に金属酸化物２５２を有する。また、金属酸化物２５２上に導電体２６０を有し、導電体２６０上に絶縁体２７０を有する。また、絶縁体２７０上に絶縁体２７１を有する。
【0288】
金属酸化物２５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体２５０と導電体２６０との間に、酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への酸素の拡散が抑制される。つまり、金属酸化物２３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体２６０の酸化を抑制することができる。
【0289】
なお、金属酸化物２５２は、ゲート電極の一部としての機能を有してもよい。例えば、金属酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0290】
金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコン、又は酸化窒化シリコン等を用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ駆動時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体としての機能を有する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【0291】
トランジスタ２００Ｃにおいて、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部としての機能を有する金属酸化物と、ゲート絶縁体の一部としての機能を有する金属酸化物とを積層して設けてもよい。
【0292】
金属酸化物２５２を有することで、ゲート電極としての機能を有する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００Ｃのオン電流の向上を図ることができる。又は、ゲート絶縁体としての機能を有する場合は、絶縁体２５０及び金属酸化物２５２の物理的な厚みにより、導電体２６０と、金属酸化物２３０との間の距離を保つことで、導電体２６０と金属酸化物２３０との間のリーク電流を抑制することができる。したがって、絶縁体２５０と金属酸化物２５２との積層構造を設けることで、導電体２６０と金属酸化物２３０との間の物理的な距離、及び導電体２６０から金属酸化物２３０へかかる電界強度を、容易に調整することができる。
【0293】
具体的には、金属酸化物２５２として、金属酸化物２３０に用いることができる酸化物半導体を低抵抗化したものを用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
【0294】
特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウムよりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0295】
絶縁体２７０は、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水又は水素等の不純物が、導電体２６０及び絶縁体２５０を介して、金属酸化物２３０に混入することを抑制することができる。
【0296】
絶縁体２７１はハードマスクとしての機能を有する。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
【0297】
なお、絶縁体２７１に、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
【0298】
絶縁体２７１をハードマスクとして用いて、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、金属酸化物２３０ｂ表面の一部を露出させることができる。
【0299】
トランジスタ２００Ｃは、露出した金属酸化物２３０ｂ表面の一部に領域２４３ａ及び領域２４３ｂを有する。領域２４３ａ又は領域２４３ｂの一方はソース領域として機能し、領域２４３ａ又は領域２４３ｂの他方はドレイン領域としての機能を有する。
【0300】
領域２４３ａ及び領域２４３ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、露出した金属酸化物２３０ｂ表面にリン又はボロン等の不純物元素を導入することで実現できる。なお、本実施の形態等において「不純物元素」とは、主成分元素以外の元素のことをいう。
【0301】
金属酸化物２３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を金属酸化物２３０ｂに拡散させて領域２４３ａ及び領域２４３ｂを形成することもできる。
【0302】
金属酸化物２３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域２４３ａ及び領域２４３ｂを「不純物領域」又は「低抵抗領域」という場合がある。
【0303】
絶縁体２７１及び／又は導電体２６０をマスクとして用いることで、領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域２４３ａ及び／又は領域２４３ｂと、導電体２６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域２４３ａ又は領域２４３ｂ）の間にオフセット領域が形成されない。領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、駆動周波数の向上等を実現できる。
【0304】
トランジスタ２００Ｃは、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの側面に絶縁体２７２を有する。絶縁体２７２は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等であることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体２７２に用いると、後の工程で絶縁体２７２中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体２７２は、酸素を拡散する機能を有することが好ましい。
【0305】
なお、オフ電流を更に小さくするため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体２７２の形成後に前述した不純物元素の導入を行うことで実現できる。この場合、絶縁体２７２も絶縁体２７１等と同様にマスクとしての機能を有する。よって、金属酸化物２３０ｂの絶縁体２７２と重なる領域に不純物元素が導入されず、当該領域の電気抵抗率を高いままとすることができる。
【0306】
トランジスタ２００Ｃは、絶縁体２７２、金属酸化物２３０上に絶縁体２５４を有する。絶縁体２５４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素等の不純物の少ない絶縁体を成膜することができる。
【0307】
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。したがって、絶縁体２５４が金属酸化物２３０及び絶縁体２７２から水素及び水を吸収することで、金属酸化物２３０及び絶縁体２７２の水素濃度を低減することができる。
【0308】
＜画素の構成例＿１＞
図２５Ａ、図２５Ｂ、及び図２５Ｃは、画素２１の構成例を示す回路図である。図２５Ａに示す画素２１は、発光素子５００と、トランジスタ５２１と、トランジスタ５２３と、キャパシタ５２５と、を有する。なお、トランジスタ５２１のゲート容量が十分大きい場合等は、キャパシタ５２５を設けなくてもよい。
図２５Ａ、図２５Ｂ、及び図２５Ｃは、画素２１の構成例を示す回路図である。図２５Ａに示す画素２１は、発光素子５００と、トランジスタ５２１と、トランジスタ５２３と、キャパシタ５２５と、を有する。なお、トランジスタ５２１のゲート容量が十分大きい場合等は、キャパシタ５２５を設けなくてもよい。
【0309】
本実施の形態では、トランジスタは全てｎチャネル型トランジスタとして説明を行うが、電位の大小関係を適宜入れ換えること等により、一部又は全てのトランジスタをｐチャネル型トランジスタとしてもよい。
【0310】
図２５Ａに示す画素２１では、発光素子５００のアノードは、トランジスタ５２１のソース又はドレインの一方と電気的に接続される。トランジスタ５２１のソース又はドレインの一方は、キャパシタ５２５の一方の電極と電気的に接続される。トランジスタ５２１のゲートは、トランジスタ５２３のソース又はドレインの一方と電気的に接続される。トランジスタ５２３のソース又はドレインの一方は、キャパシタ５２５の他方の電極と電気的に接続される。
【0311】
トランジスタ５２３のゲートは、配線２４と電気的に接続される。トランジスタ５２３のソース又はドレインの他方は、配線２５と電気的に接続される。トランジスタ５２１のソース又はドレインの他方は、配線５３０ａと電気的に接続される。発光素子５００のカソードは、配線５３０ｂと電気的に接続される。
【0312】
配線５３０ａ及び配線５３０ｂには、電源電位が供給される。よって、配線５３０ａ及び配線５３０ｂは、電源線としての機能を有するということができる。配線５３０ａには、電源電位として高電位を供給することができ、配線５３０ｂには、電源電位として低電位を供給することができる。
【0313】
図２５Ａに示す画素２１では、トランジスタ５２１のゲートに供給される電位に応じて、発光素子５００に流れる電流が制御されることにより、発光素子５００の発光輝度が制御される。
【0314】
図２５Ａに示す画素２１と異なる構成を図２５Ｂに示す。図２５Ｂに示す画素２１では、発光素子５００のカソードは、トランジスタ５２１のソース又はドレインの一方と電気的に接続される。トランジスタ５２１のゲートは、トランジスタ５２３のソース又はドレインの一方と電気的に接続される。トランジスタ５２３のソース又はドレインの一方は、キャパシタ５２５の一方の電極と電気的に接続される。
【0315】
トランジスタ５２３のゲートは、配線２４と電気的に接続される。トランジスタ５２３のソース又はドレインの他方は、配線２５と電気的に接続される。トランジスタ５２１のソース又はドレインの他方、及びキャパシタ５２５の他方の電極は、配線５３０ａと電気的に接続される。発光素子５００のアノードは、配線５３０ｂと電気的に接続される。配線５３０ａには、電源電位として低電位を供給することができ、配線５３０ｂには、電源電位として高電位を供給することができる。
【0316】
図２５Ｃは、表示素子として液晶素子５１０を有する画素２１の構成例を示す回路図である。図２５Ｃに示す画素２１は、液晶素子５１０と、トランジスタ５２７と、キャパシタ５２９と、を有する。なお、液晶素子５１０の容量が十分大きい場合等は、キャパシタ５２９を設けなくてもよい。
【0317】
液晶素子５１０の一方の電極は、トランジスタ５２７のソース又はドレインの一方と電気的に接続される。トランジスタ５２７のソース又はドレインの一方は、キャパシタ５２９の一方の電極と電気的に接続される。
【0318】
トランジスタ５２７のゲートは、配線２４と電気的に接続される。トランジスタ５２７のソース又はドレインの他方は、配線２５と電気的に接続される。キャパシタ５２９の他方の電極は、配線５３０と電気的に接続される。
【0319】
配線５３０には、電源電位が供給される。よって、配線５３０は、電源線としての機能を有するということができる。配線５３０には、電源電位として低電位を供給することができる。
【0320】
液晶素子５１０の他方の電極の電位は、画素２１の仕様に応じて適宜設定される。液晶素子５１０は、画素２１に書き込まれる画像データにより、液晶素子５１０に印加される電圧、つまり液晶素子５１０の一方の電極の電位と、液晶素子５１０の他方の電極の電位と、の差が設定される。これにより、液晶素子５１０の配向状態が設定される。なお、複数の画素２１のそれぞれが有する液晶素子５１０の他方の電極に、共通の電位（コモン電位）を供給してもよい。また、画素２１に設けられた液晶素子５１０の他方の電極に、画素２１の行ごとに異なる電位を供給してもよい。
【0321】
＜画素の構成例＿２＞
図２６Ａは、画素２１の構成例を示す回路図である。図２６Ａに示す画素２１は、発光素子５００と、トランジスタ５４１と、トランジスタ５４３と、トランジスタ５４５と、トランジスタ５４７と、キャパシタ５５１と、キャパシタ５５３と、を有する。また、図２６Ａに示す画素２１には、ゲート線としての機能を有する配線２４として、配線２４＿１及び配線２４＿２が電気的に接続される。
図２６Ａは、画素２１の構成例を示す回路図である。図２６Ａに示す画素２１は、発光素子５００と、トランジスタ５４１と、トランジスタ５４３と、トランジスタ５４５と、トランジスタ５４７と、キャパシタ５５１と、キャパシタ５５３と、を有する。また、図２６Ａに示す画素２１には、ゲート線としての機能を有する配線２４として、配線２４＿１及び配線２４＿２が電気的に接続される。
【0322】
発光素子５００の一方の電極は、トランジスタ５４１のソース又はドレインの一方と電気的に接続される。トランジスタ５４１のゲートは、トランジスタ５４３のソース又はドレインの一方と電気的に接続される。トランジスタ５４３のソース又はドレインの一方は、キャパシタ５５１の一方の電極と電気的に接続される。キャパシタ５５１の他方の電極は、トランジスタ５４５のソース又はドレインの一方と電気的に接続される。トランジスタ５４５のソース又はドレインの一方は、トランジスタ５４７のソース又はドレインの一方と電気的に接続される。トランジスタ５４７のソース又はドレインの一方は、キャパシタ５５３の一方の電極と電気的に接続される。
【0323】
トランジスタ５４３のゲート、及びトランジスタ５４７のゲートは、配線２４＿１と電気的に接続される。トランジスタ５４５のゲートは、配線２４＿２と電気的に接続される。トランジスタ５４３のソース又はドレインの他方、及びトランジスタ５４５のソース又はドレインの他方は、配線２５と電気的に接続される。
【0324】
トランジスタ５４７のソース又はドレインの他方は、配線５６１と電気的に接続される。トランジスタ５４１のソース又はドレインの他方、及びキャパシタ５５３の他方の電極は、配線５６３と電気的に接続される。発光素子５００の他方の電極は、配線５６５と電気的に接続される。
【0325】
ここで、トランジスタ５４１のゲート、トランジスタ５４３のソース又はドレインの一方、及びキャパシタ５５１の一方の電極が接続されるノードを、ノードＮＤ１とする。また、トランジスタ５４５のソース又はドレインの一方、トランジスタ５４７のソース又はドレインの一方、キャパシタ５５１の他方の電極、及びキャパシタ５５３の一方の電極が接続されるノードを、ノードＮＤ２とする。
【0326】
配線５６１には、参照電位が供給される。また、配線５６３、配線５６５には、電源電位が供給される。よって、配線５６３及び配線５６５は、電源線としての機能を有するということができる。例えば、配線５６３には、電源電位として高電位を供給することができる。また、配線５６５には、電源電位として低電位を供給することができる。
【0327】
トランジスタ５４１は、発光素子５００に流す電流量を制御する駆動トランジスタとしての機能を有する。トランジスタ５４１のゲートと電気的に接続されるノードＮＤ１の電位によって、発光素子５００に流れる電流を制御し、発光素子５００の発光輝度を制御することができる。また、トランジスタ５４３及びトランジスタ５４５は、データを書き込む画素２１を選択する、選択トランジスタとしての機能を有する。トランジスタ５４７は、参照電位を画素に供給するためのスイッチとしての機能を有する。
【0328】
ノードＮＤ１は記憶ノードであり、トランジスタ５４３をオン状態とすることで、配線２５に供給されたデータをノードＮＤ１に書き込むことができる。そして、トランジスタ５４３をオフ状態とすることで、ノードＮＤ１に書き込まれたデータを保持することができる。
【0329】
ノードＮＤ２は記憶ノードであり、トランジスタ５４５をオン状態とすることで、配線２５に供給されたデータをノードＮＤ２に書き込むことができる。また、トランジスタ５４７をオン状態とすることで、配線５６１の電位である参照電位をノードＮＤ２に供給することができる。そして、トランジスタ５４５及びトランジスタ５４７をオフ状態とすることで、ノードＮＤ２に書き込まれたデータを保持することができる。
【0330】
トランジスタ５４３、トランジスタ５４５、及びトランジスタ５４７は、ＯＳトランジスタを適用することが好ましい。前述のように、ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、トランジスタ５４３にＯＳトランジスタを適用すると、ノードＮＤ１の電位を長期間保持することができる。また、トランジスタ５４５、及びトランジスタ５４７にＯＳトランジスタを適用すると、ノードＮＤ２の電位を長期間保持することができる。なお、トランジスタ５４１にはＯＳトランジスタを適用してもよいし、Ｓｉトランジスタを適用してもよい。また、リーク電流量が許容できる範囲で駆動を行う場合は、トランジスタ５４３、トランジスタ５４５、及びトランジスタ５４７を、Ｓｉトランジスタとしてもよい。
【0331】
図２６Ａに示す画素２１では、例えば第１のデータと、第２のデータと、を画素２１に供給し、第１のデータに第２のデータを付加することができる。ここで、第１のデータ、及び第２のデータは、いずれも画像データとすることができる。第１のデータに第２のデータを付加することより、第１のデータに対応する電位、及び第２のデータに対応する電位のいずれよりも高い電位を、画素２１に供給することができる。具体的には、第１のデータに対応する電位、及び第２のデータに対応する電位のいずれよりも高い電位を、駆動トランジスタとしての機能を有するトランジスタ５４１のゲートに供給することができる。これにより、発光素子５００に流れる電流を大きくすることができ、発光素子５００の発光輝度を高めることができる。したがって、画素２１を図２６Ａに示す構成とすることにより、表示装置１０は、高輝度の画像を表示することができる。
【0332】
なお、第１のデータ又は第２のデータの一方を画像データとし、第１のデータ又は第２のデータの他方を、画像データを補正するためのデータとしてもよい。この場合、画像処理等を、画素２１の内部で行うことができる。
【0333】
＜画素の駆動方法の一例＞
図２６Ｂに示すタイミングチャートを用いて、図２６Ａに示す画素２１の駆動方法の一例を説明する。ここでは、第１のデータ及び第２のデータとして同じ画像データを用い、第１のデータに第２のデータを付加することで、画像データに対応する電位よりも高い電位を生成する駆動方法の一例を示す。
図２６Ｂに示すタイミングチャートを用いて、図２６Ａに示す画素２１の駆動方法の一例を説明する。ここでは、第１のデータ及び第２のデータとして同じ画像データを用い、第１のデータに第２のデータを付加することで、画像データに対応する電位よりも高い電位を生成する駆動方法の一例を示す。
【0334】
図２６Ｂでは、高電位を“Ｈｉｇｈ”、低電位を“Ｌｏｗ”で表す。また、画素２１に書き込まれる画像データに対応する電位を電位Ｖｄａｔａ、配線５６１の電位である参照電位を電位Ｖｒｅｆとする。電位Ｖｒｅｆは、例えば０Ｖ、接地電位、又は特定の基準電位とすることができる。
【0335】
また、配線５６３の電位を電位Ｖａｎｏとする。電位Ｖａｎｏとしては、例えば、発光素子５００の輝度が最大となる場合において、トランジスタ５４１が飽和領域で駆動する電位に設定することが好ましい。また、配線５６５の電位を電位Ｖｃａｔｈとする。電位Ｖｃａｔｈとしては、ノードＮＤ１の電位が最も低電位の時に、発光素子５００が発光しない電位とすることが好ましい。
【0336】
まず、第１のデータとして、画像データに対応する電位ＶｄａｔａをノードＮＤ１に書き込むために行うことができる、画素２１の駆動方法を説明する。なお、ここでは電位の分配、結合、又は損失において、回路の構成、又は駆動タイミング等に起因する詳細な変化は勘案しない。
【0337】
時刻Ｔ１に、配線２４＿１の電位を高電位、配線２４＿２の電位を低電位、配線２５の電位を電位Ｖｄａｔａ、配線５６１の電位を電位Ｖｒｅｆとすると、トランジスタ５４３及びトランジスタ５４７がオン状態となり、ノードＮＤ１に配線２５の電位である電位Ｖｄａｔａが書き込まれ、ノードＮＤ２に配線５６１の電位である電位Ｖｒｅｆが書き込まれる。
【0338】
このとき、キャパシタ５５１の両端にかかる電位差をＶ１とすると、電位差Ｖ１は式（１）で示すことができる。
【0339】
Ｖ１＝Ｖｄａｔａ－Ｖｒｅｆ （１）
【0340】
同様に、キャパシタ５５３の両端にかかる電位差をＶ２とすると、電位差Ｖ２は式（２）で示すことができる。
【0341】
Ｖ２＝Ｖａｎｏ－Ｖｒｅｆ （２）
【0342】
時刻Ｔ２に、配線２４＿１の電位を低電位、配線２４＿２の電位を低電位とすると、トランジスタ５４３及びトランジスタ５４７がオフ状態となる。
【0343】
このとき、ノードＮＤ１の電位ＶＮＤ１は式（３）で示すことができ、ノードＮＤ２の電位ＶＮＤ２は式（４）で示すことができる。
【0344】
ＶＮＤ１＝Ｖｄａｔａ－ａ （３）
【0345】
ＶＮＤ２＝Ｖｒｅｆ－ｂ （４）
【0346】
このとき、キャパシタ５５１の両端にかかる電位差Ｖ１は式（５）で示すことができる。キャパシタ５５３の両端にかかる電位差Ｖ２は式（６）で示すことができる。
【0347】
Ｖ１＝（Ｖｄａｔａ－ａ）－（Ｖｒｅｆ－ｂ） （５）
【0348】
Ｖ２＝Ｖａｎｏ－（Ｖｒｅｆ－ｂ） （６）
【0349】
なお、ａは定数であり、トランジスタ５４３がオフ状態となるときのフィードスルー、及びチャージインジェクション等の影響による電位の変動量を示す。ｂは定数であり、トランジスタ５４７がオフ状態となるときのフィードスルー、及びチャージインジェクション等の影響による電位の変動量を示す。
【0350】
次に、第２のデータとして、画像データに対応する電位ＶｄａｔａをノードＮＤ２に書き込み、ノードＮＤ１の電位を高めるために行うことができる、画素２１の駆動方法を説明する。
【0351】
時刻Ｔ３に、配線２４＿１の電位を低電位、配線２４＿２の電位を高電位とすると、トランジスタ５４５がオン状態となり、ノードＮＤ２に配線２５の電位である電位Ｖｄａｔａが書き込まれる。
【0352】
このとき、キャパシタ５５１の両端にかかる電位差Ｖ１は式（５）に示す値が保持されるため、ノードＮＤ１の電位ＶＮＤ１は式（７）で示すことができる。また、ノードＮＤ２の電位ＶＮＤ２は式（８）で示すことができる。
【0353】
ＶＮＤ１＝２Ｖｄａｔａ－Ｖｒｅｆ－ａ＋ｂ （７）
【0354】
ＶＮＤ２＝Ｖｄａｔａ （８）
【0355】
時刻Ｔ４に、配線２４＿１の電位を低電位、配線２４＿２の電位を低電位とすると、トランジスタ５４５がオフ状態となる。このとき、ノードＮＤ１の電位ＶＮＤ１は式（９）で示すことができ、ノードＮＤ２の電位ＶＮＤ２は式（１０）で示すことができる。
【0356】
ＶＮＤ１＝２Ｖｄａｔａ－Ｖｒｅｆ－ａ＋ｂ－ｃ （９）
【0357】
ＶＮＤ２＝Ｖｄａｔａ－ｃ （１０）
【0358】
なお、ｃは定数であり、トランジスタ５４５がオフ状態となるときのフィードスルー、及びチャージインジェクション等の影響による電位の変動量を示す。
【0359】
ここで、式（９）において、電位Ｖｒｅｆを０Ｖ、定数ａ、定数ｂ、及び定数ｃをゼロとすると、電位ＶＮＤ１は“２Ｖｄａｔａ”となり、画素２１に供給された電位Ｖｄａｔａより高い値となる。つまり、画素２１に供給される画像データに対応する電位Ｖｄａｔａよりも高い電位を、駆動トランジスタとしての機能を有するトランジスタ５４１のゲートに供給できる。したがって、発光素子５００に流れる電流を大きくすることができ、発光素子５００の発光輝度を高めることができる。以上により、表示装置１０は、高輝度の画像を表示することができる。なお、図２６Ｂに示す駆動方法は、１水平期間内で連続して行うことができる。つまり、時刻Ｔ１乃至時刻Ｔ４に示す動作を、１水平期間内で行うことができる。
【0360】
＜画素のレイアウト例＞
図２７Ａは、図２６Ａに示す画素２１のレイアウトの一例を示す図である。図２７Ａには、トランジスタ５４１、トランジスタ５４３、トランジスタ５４５、トランジスタ５４７、キャパシタ５５１、キャパシタ５５３、配線２４＿１、配線２４＿２、配線２５、配線５６１、及び配線５６３を示している。図２７Ｂには、図２７Ａに示すレイアウトに対応する回路図を示している。なお、図２７Ａ及び図２７Ｂでは、図の明瞭化のため、発光素子５００及び配線５６５等を省略している。
図２７Ａは、図２６Ａに示す画素２１のレイアウトの一例を示す図である。図２７Ａには、トランジスタ５４１、トランジスタ５４３、トランジスタ５４５、トランジスタ５４７、キャパシタ５５１、キャパシタ５５３、配線２４＿１、配線２４＿２、配線２５、配線５６１、及び配線５６３を示している。図２７Ｂには、図２７Ａに示すレイアウトに対応する回路図を示している。なお、図２７Ａ及び図２７Ｂでは、図の明瞭化のため、発光素子５００及び配線５６５等を省略している。
【0361】
【0362】
図２８において、導電体７７２は、トランジスタ５４１、配線５６３等の、画素２１を構成する素子又は配線等の一部と重ねて設けられる。このような構成は、特に上面発光型（トップエミッション型）の発光素子を用いる場合に有効である。このように、導電体７７２よりも下側にトランジスタ５４１等を配置することで、画素２１の占有面積を縮小したとしても、大きな開口率を実現できる。
【0363】
図２８に示すように、導電体７７２は、データ線としての機能を有する配線２５と重ならないことが好ましい。導電体７７２と配線２５が重ならないことで、配線２５の電位の変化が導電体７７２の電位に影響を及ぼすことを抑制することができる。なお、導電体７７２を配線２５と重ねて配置する必要がある場合には、導電体７７２の面積に対して、これらが重なる面積の割合が１０％以下、好ましくは５％以下とすればよい。
【0364】
表示装置１０に適用することができる副画素の構成例を、図２９に示す。
【0365】
図２９に示す画素２１は、赤色の光を呈する副画素２１Ｒ、緑色の光を呈する副画素２１Ｇ、及び青色の光を呈する副画素２１Ｂを有し、これらの３つの副画素が１つの画素２１を構成する例を示している。図２９では、２行３列のマトリクス状に配置された副画素（２つの画素２１）とともに、配線２４＿１、配線２４＿２、及び配線２５も示している。
【0366】
副画素２１Ｒは導電体７７２ａを有し、副画素２１Ｒの表示領域５０１ａは導電体７７２ａの内側に位置する。副画素２１Ｇは導電体７７２ｂを有し、副画素２１Ｇの表示領域５０１ｂは導電体７７２ｂの内側に位置する。副画素２１Ｂは導電体７７２ｃを有し、副画素２１Ｂの表示領域５０１ｃは導電体７７２ｃの内側に位置する。なお、図２９では、導電体７７２ａ、導電体７７２ｂ、及び導電体７７２ｃが同じ面積である例を示しているが、それぞれ異なる面積としてもよい。また、表示領域５０１ａ、表示領域５０１ｂ、及び表示領域５０１ｃを、それぞれ異なる面積としてもよい。
【0367】
図２９に示す画素２１は、配線２４＿１及び配線２４＿２の延伸方向に、同じ色の副画素の位置がずれている例を示している。言い換えると、画素２１は、配線２４＿１及び配線２４＿２の延伸方向に、同じ色の副画素がジグザグに配列している。
【0368】
なお、図２９では、副画素が発する光の色の組み合わせが赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つである例を示したが、色の組み合わせ及び色の数はこれに限定されない。副画素が発する光の色の組み合わせを赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つの色、又は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の４つの色としてもよい。副画素に適用される色要素は上記に限定されず、シアン（Ｃ）及びマゼンタ（Ｍ）等を組み合わせてもよい。
【0369】
【0370】
トランジスタ５７１のソース又はドレインの一方は、キャパシタ５７３の一方の電極と電気的に接続される。トランジスタ５７１のソース又はドレインの他方は、配線５８１と電気的に接続される。トランジスタ５７１のゲートは、配線５８３と電気的に接続される。キャパシタ５７３の他方の電極は、配線５８５と電気的に接続される。
【0371】
トランジスタ５７１は、セル３５へのデータの書き込み、及びセル３５からのデータの読み出しを制御する機能を有する。
【0372】
配線５８１は、ビット線としての機能を有する。配線５８３は、ワード線としての機能を有する。配線５８５は、電源線としての機能を有する。配線５８５には、電源電位として低電位を供給することができる。
【0373】
データの書き込み及び読み出しは、配線５８３の電位を高電位としてトランジスタ５７１をオン状態とし、配線５８１とキャパシタ５７３との間を導通状態とすることによって行われる。
【0374】
具体的には、データの書き込みは、書き込むデータに対応する電位を配線５８１に供給し、トランジスタ５７１を介して、キャパシタ５７３の一方の電極に当該電位を書き込むことにより行われる。データの書き込み後は、配線５８３の電位を低電位としてトランジスタ５７１をオフ状態とすることにより、当該電位をセル３５に保持することができる。
【0375】
また、データの読み出しを行う際は、まず、配線５８１を適当な電位、例えば、低電位と高電位の中間の電位にプリチャージする。次に、配線５８１を電気的に浮遊状態とする。その後、配線５８３の電位を高電位として、トランジスタ５７１をオン状態とする。これにより、キャパシタ５７３の一方の電極に書き込まれた電位に応じて、配線５８１の電位が変化する。よって、変化した配線５８１の電位に基づき、セル３５に保持されたデータを読み出すことができる。
【0376】
前述のように、Ｓｉトランジスタは、オン電流が大きいという特徴を有する。よって、トランジスタ５７１をＳｉトランジスタとすると、セル３５へのデータの書き込み、及び読み出しを高速に行うことができる。一方、前述のように、ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、トランジスタ５７１をＯＳトランジスタとすると、セル３５にデータを長期間保持することができる。
【0377】
【0378】
トランジスタ５７５のソース又はドレインの一方は、トランジスタ５７７のゲートと電気的に接続される。トランジスタ５７７のゲートは、キャパシタ５７９の一方の電極と電気的に接続される。
【0379】
トランジスタ５７５のソース又はドレインの他方は、配線５８１ａと電気的に接続される。トランジスタ５７５のゲートは、配線５８３と電気的に接続される。トランジスタ５７７のソース又はドレインの一方は、配線５８１ｂと電気的に接続される。トランジスタ５７７のソース又はドレインの他方は、配線５８９と電気的に接続される。キャパシタ５７９の他方の電極は、配線５８７と電気的に接続される。
【0380】
トランジスタ５７５は、セル３５へのデータの書き込みを制御する機能を有する。トランジスタ５７７は、セル３５に保持されているデータの読み出しを制御する機能を有する。以上より、トランジスタ５７５は、書き込みトランジスタとしての機能を有するということができ、トランジスタ５７７は、読み出しトランジスタとしての機能を有するということができる。
【0381】
配線５８１ａは、書き込みトランジスタとしての機能を有するトランジスタ５７５と電気的に接続されており、書き込みビット線としての機能を有する。配線５８１ｂは、読み出しトランジスタとしての機能を有するトランジスタ５７７と電気的に接続されており、読み出しビット線としての機能を有する。また、前述のように、配線５８３は、ワード線としての機能を有する。
【0382】
データの書き込みは、配線５８３の電位を高電位としてトランジスタ５７５をオン状態とし、配線５８１ａとキャパシタ５７９との間を導通状態とすることによって行われる。具体的には、データの書き込みは、書き込むデータに対応する電位を配線５８１ａに供給し、トランジスタ５７５を介して、トランジスタ５７７のゲート、及びキャパシタ５７９の一方の電極に当該電位を書き込むことにより行われる。データの書き込み後は、配線５８３の電位を低電位としてトランジスタ５７５をオフ状態とすることにより、当該電位をセル３５に保持することができる。
【0383】
データの読み出しは、配線５８９に所定の電位を供給することによって行われる。トランジスタ５７７のドレイン－ソース間を流れる電流、及びトランジスタ５７７のソース又はドレインの一方の電位は、トランジスタ５７７のゲートの電位、及びトランジスタ５７７のソース又はドレインの他方の電位によって決まる。よって、トランジスタ５７７のソース又はドレインの一方と電気的に接続される配線５８１ｂの電位を読み出すことによって、キャパシタ５７９の一方の電極、及びトランジスタ５７７のゲートに保持されている電位を読み出すことができる。つまり、配線５８１ｂの電位を読み出すことによって、セル３５に保持されたデータを読み出すことができる。
【0384】
セル３５にデータを書き込む場合、及びセル３５からデータを読み出す場合は、配線５８７の電位を高電位とすることが好ましい。一方、データの書き込み、及び読み出しを行わず、セル３５にデータを保持する場合は、配線５８７の電位を低電位とすることが好ましい。
【0385】
図３０Ｃは、図３０Ｂに示すセル３５の変形例であり、書き込みビット線としての機能を有する配線５８１ａと、読み出しビット線としての機能を有する配線５８１ｂと、を１本の配線５８１としてまとめた点が、図３０Ｂに示すセル３５と主に異なる。図３０Ｃに示すセル３５では、配線５８１が、トランジスタ５７５のソース又はドレインの他方、及びトランジスタ５７７のソース又はドレインの一方と電気的に接続される。
【0386】
前述のように、Ｓｉトランジスタは、オン電流が大きいという特徴を有する。よって、トランジスタ５７５をＳｉトランジスタとすると、セル３５へのデータの書き込みを高速に行うことができ、トランジスタ５７７をＳｉトランジスタとすると、セル３５からのデータの読み出しを高速に行うことができる。一方、前述のように、ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、トランジスタ５７５をＯＳトランジスタとすると、セル３５にデータを長期間保持することができる。なお、トランジスタ５７７をＯＳトランジスタとしてもよい。
【0387】
図３０Ａに示すセル３５が有するトランジスタ５７１にＯＳトランジスタを適用する場合、当該構成のセル３５が設けられる記憶回路３２を、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（登録商標）ということができる。また、図３０Ｂ、又は図３０Ｃに示すセル３５が有するトランジスタ５７５にＯＳトランジスタを適用する場合、当該構成のセル３５が設けられる記憶回路３２を、ＮＯＳＲＡＭ（Ｎｏｎｖｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（登録商標）ということができる。ＤＯＳＲＡＭは、ＮＯＳＲＡＭよりセル３５に設けられるトランジスタの個数を少なくすることができるため、セル３５を微細化することができる。一方、ＤＯＳＲＡＭは、セル３５に書き込まれたデータを、破壊読出しにより読み出し、ＮＯＳＲＡＭは、セル３５に書き込まれたデータを、非破壊読出しにより読み出す。
【0388】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
【0389】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0390】
（実施の形態２）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
【0391】
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズ等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルト等から選ばれた一種、又は複数種が含まれていてもよい。
【0392】
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図３１Ａを用いて説明を行う。図３１Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
まず、酸化物半導体における、結晶構造の分類について、図３１Ａを用いて説明を行う。図３１Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
【0393】
図３１Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣが含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる（ｅｘｃｌｕｄｉｎｇ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ａｎｄ ｐｏｌｙ ｃｒｙｓｔａｌ）。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
【0394】
なお、図３１Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」、及び「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
【0395】
なお、膜又は基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図３１Ｂに示す（縦軸は発光強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法又はＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図３１Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図３１Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図３１Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
【0396】
図３１Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図３１Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
【0397】
また、膜又は基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図３１Ｃに示す。図３１Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図３１Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
【0398】
図３１Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
【0399】
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図３１Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
なお、酸化物半導体は、結晶構造に着目した場合、図３１Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
【0400】
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
【0401】
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、又はＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、又はＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
【0402】
なお、上記複数の結晶領域のそれぞれは、１つ又は複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
【0403】
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、又は複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
【0404】
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°又はその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
【0405】
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
【0406】
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないこと、及び金属原子が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
【0407】
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
【0408】
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、又は欠陥の生成等によって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物、及び欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
【0409】
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳ、及び非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳ、及び非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
【0410】
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
【0411】
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
【0412】
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つ又は複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つ又は複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
【0413】
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
【0414】
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。又は、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
【0415】
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
【0416】
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
【0417】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
【0418】
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
【0419】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
【0420】
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【0421】
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【0422】
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、より好ましくは１×１０１１ｃｍ－３以下、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
【0423】
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0424】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【0425】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0426】
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
ここで、酸化物半導体中における各不純物の影響について説明する。
【0427】
酸化物半導体において、第１４族元素の一つであるシリコン、又は炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコン又は炭素の濃度と、酸化物半導体との界面近傍のシリコン又は炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0428】
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0429】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。又は、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
【0430】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
【0431】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0432】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
【0433】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0434】
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
【0435】
図３２Ａは、ＨＭＤ８２００の外観を示す図である。
【0436】
ＨＭＤ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
【0437】
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等に対応する画像を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球、又はまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
【0438】
装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動き等を検出し、表示部８２０４に表示する画像をその動きに合わせて変化させてもよい。
【0439】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。これにより、高解像度の画像を表示部８２０４に表示することができる。また、粒状感が少ない高品位の画像を表示部８２０４に表示することができるため、臨場感の高い画像を表示部８２０４に表示することができる。
【0440】
【0441】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
【0442】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図３２Ｄのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い画像を表示することができる。
【0443】
【0444】
図３３Ａ乃至図３３Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン９００８等を有する。
【0445】
図３３Ａ乃至図３３Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図３３Ａ乃至図３３Ｇに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３３Ａ乃至図３３Ｇには図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【0446】
【0447】
図３３Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
【0448】
テレビジョン装置９１００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、高解像度の画像を表示部９００１に表示することができる。また、粒状感が少ない高品位の画像を表示部９００１に表示することができるため、臨場感の高い画像を表示部９００１に表示することができる。
【0449】
図３３Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳、又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例として、電子メール、ＳＮＳ（ソーシャル・ネットワーキング・サービス）、又は電話等の着信を知らせる表示、電子メール又はＳＮＳ等の題名、電子メール又はＳＮＳ等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０等を表示してもよい。
【0450】
携帯情報端末９１０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、高解像度の画像を表示部９００１に表示することができる。また、粒状感が少ない高品位の画像を表示部９００１に表示することができるため、臨場感の高い画像を表示部９００１に表示することができる。
【0451】
図３３Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【0452】
携帯情報端末９１０２が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、高解像度の画像を表示部９００１に表示することができる。また、粒状感が少ない高品位の画像を表示部９００１に表示することができるため、臨場感の高い画像を表示部９００１に表示することができる。
【0453】
図３３Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【0454】
携帯情報端末９２００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、高解像度の画像を表示部９００１に表示することができる。また、粒状感が少ない高品位の画像を表示部９００１に表示することができるため、臨場感の高い画像を表示部９００１に表示することができる。
【0455】
図３３Ｅ、図３３Ｆ及び図３３Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３３Ｅが携帯情報端末９２０１を展開した状態の斜視図であり、図３３Ｆが携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３３Ｇが携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【0456】
携帯情報端末９２０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、高解像度の画像を表示部９００１に表示することができる。また、粒状感が少ない高品位の画像を表示部９００１に表示することができるため、臨場感の高い画像を表示部９００１に表示することができる。
【0457】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
【0458】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【0459】
１０：表示装置、２０：表示部、２１：画素、２１Ｂ：副画素、２１Ｇ：副画素、２１Ｒ：副画素、２２：ゲートドライバ回路、２３：データドライバ回路、２３ａ：データドライバ回路、２３ｂ：データドライバ回路、２４：配線、２４＿１：配線、２４＿２：配線、２５：配線、２６：領域、３１：制御回路、３２：記憶回路、３３：演算回路、３４：伝送路、３５：セル、３６：配線、４０：層、５０：層、６０：層、７０：領域、７１：トランジスタ、７２：トランジスタ、７３：ダミートランジスタ、１１０：チャネル形成領域、１１１：ソース領域、１１２：ドレイン領域、１１３：ゲート電極、１１４：開口部、１１５：配線、１１６：開口部、１１７：配線、１１８：開口部、１１９：開口部、１２０：開口部、１２１：配線、１２２：配線、１２３：配線、１３０：チャネル形成領域、１３１：ソース領域、１３２：ドレイン領域、１３３：ゲート電極、１３４：開口部、１３５：配線、１３６：開口部、１３７：配線、１３８：開口部、１３９：開口部、１４０：開口部、１４１：配線、１４２：配線、１４３：配線、１５１：半導体、１５２：導電体、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２０５：導電体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：金属酸化物、２３０ａ：金属酸化物、２３０ｂ：金属酸化物、２３０ｃ：金属酸化物、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３ａ：領域、２４３ｂ：領域、２４４：絶縁体、２５０：絶縁体、２５２：金属酸化物、２５４：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７０：絶縁体、２７１：絶縁体、２７２：絶縁体、２７４：絶縁体、２８０：絶縁体、２８１：絶縁体、３０１ａ：導電体、３０１ｂ：導電体、３０５：導電体、３１１：導電体、３１３：導電体、３１７：導電体、３２１：下部電極、３２３：絶縁体、３２５：上部電極、３３１：導電体、３３３：導電体、３３５：導電体、３３７：導電体、３４１：導電体、３４３：導電体、３４７：導電体、３５１：導電体、３５３：導電体、３５５：導電体、３５７：導電体、３６１：絶縁体、３６３：絶縁体、３６５：導電体、３６７：導電体、４０３：素子分離層、４０５：絶縁体、４０７：絶縁体、４０９：絶縁体、４１１：絶縁体、４２１：絶縁体、４４１：トランジスタ、４４３：導電体、４４５：絶縁体、４４７：半導体領域、４４９ａ：低抵抗領域、４４９ｂ：低抵抗領域、４５１：導電体、４５３：導電体、４５５：導電体、４５７：導電体、４５９ａ：低抵抗領域、４５９ｂ：低抵抗領域、４６１：導電体、４６３：導電体、４６５：導電体、４６７：導電体、４７３：導電体、４７５：導電体、５００：発光素子、５０１ａ：表示領域、５０１ｂ：表示領域、５０１ｃ：表示領域、５１０：液晶素子、５２１：トランジスタ、５２３：トランジスタ、５２５：キャパシタ、５２７：トランジスタ、５２９：キャパシタ、５３０：配線、５３０ａ：配線、５３０ｂ：配線、５４１：トランジスタ、５４３：トランジスタ、５４５：トランジスタ、５４７：トランジスタ、５５１：キャパシタ、５５３：キャパシタ、５６１：配線、５６３：配線、５６５：配線、５７１：トランジスタ、５７３：キャパシタ、５７５：トランジスタ、５７７：トランジスタ、５７９：キャパシタ、５８１：配線、５８１ａ：配線、５８１ｂ：配線、５８３：配線、５８５：配線、５８７：配線、５８９：配線、６０１：トランジスタ、６０２：トランジスタ、６０３：トランジスタ、６１３：絶縁体、６１４：絶縁体、６１６：絶縁体、６２２：絶縁体、６２４：絶縁体、６４４：絶縁体、６５４：絶縁体、６７４：絶縁体、６８０：絶縁体、６８１：絶縁体、７０１：基板、７０５：基板、７１２：シール材、７１６：ＦＰＣ、７３０：絶縁体、７３２：封止層、７３４：絶縁体、７３６：着色層、７３８：遮光層、７５０：トランジスタ、７６０：接続電極、７７２：導電体、７７２ａ：導電体、７７２ｂ：導電体、７７２ｃ：導電体、７７４：導電体、７７６：液晶層、７７８：構造体、７８０：異方性導電体、７８６：ＥＬ層、７８８：導電体、７９０：キャパシタ、８００：トランジスタ、８０１ａ：導電体、８０１ｂ：導電体、８０５：導電体、８１１：導電体、８１４：絶縁体、８１６：絶縁体、８１７：導電体、８２１：絶縁体、８２２：絶縁体、８２４：絶縁体、８３１：導電体、８３３：導電体、８４４：絶縁体、８５３：導電体、８５４：絶縁体、８５５：導電体、８５７：導電体、８５９：導電体、８６１：導電体、８６３：導電体、８６５：導電体、８６７：導電体、８７４：絶縁体、８８０：絶縁体、８８１：絶縁体、８８３：絶縁体、８９０：キャパシタ、８９３：導電体、８９５：導電体、８９７：導電体、９０１：基板、９０３：基板、９０５：基板、９１１：トランジスタ、９１３：トランジスタ、９１５：トランジスタ、９１７：トランジスタ、９１９：トランジスタ、９２１：絶縁体、９２３：絶縁体、９２５：絶縁体、９２７：絶縁体、９３１：導電体、９３３：導電体、９３５：絶縁体、９３７：導電体、９３９：導電体、９４１：導電体、９４３：導電体、９４５：絶縁体、９４７：導電体、９４９：絶縁体、９５１：導電体、８２００：ＨＭＤ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：ＨＭＤ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：操作ボタン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22A】
【図22B】
【図22C】
【図23A】
【図23B】
【図23C】
【図24A】
【図24B】
【図24C】
【図25A】
【図25B】
【図25C】
【図26A】
【図26B】
【図27A】
【図27B】
【図28】
【図29】
【図30A】
【図30B】
【図30C】
【図31A】
【図31B】
【図31C】
【図32A】
【図32B】
【図32C】
【図32D】
【図33A】
【図33B】
【図33C】
【図33D】
【図33E】
【図33F】
【図33G】