ホーム > 特許ランキング > ブラザー工業株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-28
(45)【発行日】2024-11-06
(54)【発明の名称】画像形成装置
(51)【国際特許分類】
G03G 21/00 20060101AFI20241029BHJP
G03G 15/00 20060101ALI20241029BHJP
【ＦＩ】
G03G21/00 398
G03G15/00 680
【請求項の数】
10
(21)【出願番号】P 2021058765
(22)【出願日】2021-03-30
(65)【公開番号】P2022155325
(43)【公開日】2022-10-13
【審査請求日】2024-03-12
(73)【特許権者】
【識別番号】000005267
【氏名又は名称】ブラザー工業株式会社
(74)【代理人】
【識別番号】110000992
【氏名又は名称】弁理士法人ネクスト
(72)【発明者】
【氏名】山城 準
(72)【発明者】
【氏名】田中 伸征
(72)【発明者】
【氏名】濱谷 政士
(72)【発明者】
【氏名】山路 崇仁
(72)【発明者】
【氏名】浅岡 亮太
(72)【発明者】
【氏名】佐野 利幸
【審査官】藤井 達也
(56)【参考文献】
【文献】特開２０２０－２４３４４（ＪＰ，Ａ）
【文献】特開２００３－７５４９１（ＪＰ，Ａ）
【文献】特開２００２－２４４４０７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０３Ｇ １３／０２
Ｇ０３Ｇ １３／０６
Ｇ０３Ｇ １３／１４－１３／１６
Ｇ０３Ｇ １３／３４
Ｇ０３Ｇ １５／００
Ｇ０３Ｇ １５／０２
Ｇ０３Ｇ １５／０６
Ｇ０３Ｇ １５／１４－１５／１６
Ｇ０３Ｇ １５／３６
Ｇ０３Ｇ ２１／００
Ｇ０３Ｇ ２１／０２
Ｇ０３Ｇ ２１／１４
Ｇ０３Ｇ ２１／１６－２１／１８
Ｇ０３Ｇ ２１／２０
Ｂ４１Ｊ ２９／００－２９／７０
Ｈ０４Ｎ １／００
Ｈ０２Ｍ ３／００－ ３／４４
(57)【特許請求の範囲】
【請求項1】
シートに画像を形成する画像形成部と、入力される制御信号に応じて前記画像形成部に出力電圧を出力する高圧電源基板であって、前記出力電圧に応じたフィードバック信号を出力する高圧電源基板と、
前記高圧電源基板と電気的に接続されており、前記高圧電源基板のグランドレベルとなる第１接地部材と、
前記フィードバック信号に応じて前記制御信号を前記高圧電源基板に出力するフィードバック制御を実行するメイン基板と、
前記メイン基板及び前記第１接地部材と電気的に接続されており、前記メイン基板のグランドレベルとなる第２接地部材と、
を備えており、
前記メイン基板は、前記第１接地部材のグランドレベルと前記第２接地部材のグランドレベルとの電位差を取得し、取得した前記電位差によって補正された値を用いて前記フィードバック制御を実行する、ことを特徴とする画像形成装置。
【請求項2】
前記メイン基板は、前記画像形成部によるシートへの画像形成時において、前記フィードバック信号の値を前記電位差によって補正し、補正されたフィードバック信号に基づいて前記制御信号を出力する、ことを特徴とする請求項１に記載の画像形成装置。
【請求項3】
前記高圧電源基板が目標の出力電圧を出力する際の前記フィードバック信号の値の所定範囲が予め定められており、前記メイン基板は、
前記画像形成部によるシートへの画像形成時において、前記所定範囲を前記電位差によって補正し、前記フィードバック信号の値が補正された所定範囲となるように前記制御信号を前記高圧電源基板へ出力する、ことを特徴とする請求項１に記載の画像形成装置。
【請求項4】
前記高圧電源基板は、前記制御信号に応じて前記画像形成部に第１出力電圧を出力する第１出力電圧出力部と、
前記制御信号に応じて前記画像形成部に第２出力電圧を出力する第２出力電圧出力部と、
前記第１出力電圧出力部が出力した第１出力電圧に応じた第１フィードバック信号を出力する第１フィードバック信号出力部と、
前記第２出力電圧出力部が出力した第２出力電圧に応じた第２フィードバック信号を出力する第２フィードバック信号出力部と、を有しており、
前記メイン基板は、
前記第１出力電圧出力部及び前記第２出力電圧出力部に対して制御信号をそれぞれ出力しない状態において、
前記第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、
前記第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、
前記第１出力電圧出力部に対して制御信号を出力し、前記第２出力電圧出力部に対して制御信号を出力しない状態において、
前記第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、
前記出力後第２フィードバック信号の値と前記出力前第２フィードバック信号の値との差と、前記出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得する、ことを特徴とする請求項１から３のいずれか１項に記載の画像形成装置。
【請求項5】
前記高圧電源基板は、前記第１出力電圧出力部及び前記第２出力電圧出力部を含む３以上の複数の出力電圧出力部を有しており、前記メイン基板は、
複数の出力電圧出力部に対してそれぞれ制御信号を出力しない状態において、
前記第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、
前記第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、
前記第２出力電圧出力部を除く出力電圧出力部に対して制御信号を出力し、前記第２出力電圧出力部に対して制御信号を出力しない状態において、
前記第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、
前記出力後第２フィードバック信号の値と前記出力前第２フィードバック信号の値との差と、前記出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得する、ことを特徴とする請求項４に記載の画像形成装置。
【請求項6】
前記画像形成部は、感光体ドラムと、前記感光体ドラムを帯電させるための帯電器と、前記感光体ドラムに現像剤を供給するための現像ローラと、前記感光体ドラムの表面に形成された現像剤像を前記感光体ドラムとの間を通過するシートに転写する転写ローラと、を備え、
前記高圧電源基板は、
前記制御信号に応じて前記画像形成部に第３出力電圧を出力する第３出力電圧出力部を含む３以上の複数の出力電圧出力部を有しており、
前記第１出力電圧出力部は、前記帯電器に第１出力電圧を出力し、前記第２出力電圧出力部は、前記転写ローラに第２出力電圧を出力し、前記第３出力電圧出力部は、前記現像ローラに第３出力電圧を出力する、ことを特徴とする請求項５に記載の画像形成装置。
【請求項7】
前記メイン基板は、前記高圧電源基板に対して制御信号を出力しない状態において、前記高圧電源基板から取得したフィードバック信号の値を、予め用意された係数で補正して、前記電位差を取得する、ことを特徴とする請求項１から３のいずれか１項に記載の画像形成装置。
【請求項8】
前記メイン基板は、前記画像形成部のウォーミングアップを実行する場合において、前記電位差を取得する、ことを特徴とする請求項１から７のいずれか１項に記載の画像形成装置。
【請求項9】
前記メイン基板は、前記電位差を取得後、所定時間経過した段階で、前記電位差を取得する、ことを特徴とする請求項１から８のいずれか１項に記載の画像形成装置。
【請求項10】
前記メイン基板は、取得した前記電位差を平均し、その平均された電位差によって補正された値を用いて、前記フィードバック制御を実行する、ことを特徴とする請求項９に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像形成装置に関する。
【背景技術】
【0002】
従来の画像形成装置は、メイン基板から高圧電源基板へ制御信号を送り、メイン基板が高圧電源基板からフィードバック信号を受信することにより、高圧電源基板が出力する電圧を制御していた。
【0003】
特許文献１に開示されている画像形成装置には、追加ハーネスが設けられている。追加ハーネスは、高圧電源基板のグランドに電気的に接続されており、メイン基板のグランドに電気的に接続されている。特許文献１に開示されている画像形成装置は、追加ハーネスによって、高圧電源基板のグランドレベルとメイン基板のグランドレベルとの差を小さくしていた。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０２０－２４３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に開示されている画像形成装置においては、メイン基板におけるグランドレベルと高圧電源基板におけるグランドレベルとの電位差が発生すると、高圧電源基板が出力するフィードバック信号の電位がグランドレベルの電位差分だけズレる。これにより、メイン基板が、高圧電源基板の適切なフィードバック制御を行うことが困難であるという問題が発生する。
【0006】
本発明の一態様は、高圧電源基板の適切なフィードバック制御を行うことを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様に係る画像形成装置は、シートに画像を形成する画像形成部と、入力される制御信号に応じて前記画像形成部に出力電圧を出力する高圧電源基板であって、前記出力電圧に応じたフィードバック信号を出力する高圧電源基板と、前記高圧電源基板と電気的に接続されており、前記高圧電源基板のグランドレベルとなる第１接地部材と、前記フィードバック信号に応じて前記制御信号を前記高圧電源基板に出力するフィードバック制御を実行するメイン基板と、前記メイン基板及び前記第１接地部材と電気的に接続されており、前記メイン基板のグランドレベルとなる第２接地部材と、を備えており、前記メイン基板は、前記第１接地部材のグランドレベルと前記第２接地部材のグランドレベルとの電位差を取得し、取得した前記電位差によって補正された値を用いて前記フィードバック制御を実行する。
【0008】
前記の構成によれば、メイン基板は、第１接地部材のグランドレベルと第２接地部材のグランドレベルとの電位差を取得し、取得した電位差によって補正された値を用いてフィードバック制御を実行する。これにより、当該電位差の影響を受けずに、メイン基板が高圧電源基板に対するフィードバック制御を実行することができる。
【0009】
本発明の一態様に係る画像形成装置において、前記メイン基板は、前記画像形成部によるシートへの画像形成時において、前記フィードバック信号の値を前記電位差によって補正し、補正されたフィードバック信号に基づいて前記制御信号を出力する。
【0010】
本発明の一態様に係る画像形成装置は、前記高圧電源基板が目標の出力電圧を出力する際の前記フィードバック信号の値の所定範囲が予め定められており、前記メイン基板は、前記画像形成部によるシートへの画像形成時において、前記所定範囲を前記電位差によって補正し、前記フィードバック信号の値が補正された所定範囲となるように前記制御信号を前記高圧電源基板へ出力する。
【0011】
本発明の一態様に係る画像形成装置において、前記高圧電源基板は、前記制御信号に応じて前記画像形成部に第１出力電圧を出力する第１出力電圧出力部と、前記制御信号に応じて前記画像形成部に第２出力電圧を出力する第２出力電圧出力部と、前記第１出力電圧出力部が出力した第１出力電圧に応じた第１フィードバック信号を出力する第１フィードバック信号出力部と、前記第２出力電圧出力部が出力した第２出力電圧に応じた第２フィードバック信号を出力する第２フィードバック信号出力部と、を有しており、前記メイン基板は、前記第１出力電圧出力部及び前記第２出力電圧出力部に対して制御信号をそれぞれ出力しない状態において、前記第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、前記第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、前記第１出力電圧出力部に対して制御信号を出力し、前記第２出力電圧出力部に対して制御信号を出力しない状態において、前記第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、前記出力後第２フィードバック信号の値と前記出力前第２フィードバック信号の値との差と、前記出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得する。
【0012】
前記の構成によれば、第１及び第２出力電圧出力部のいずれもが出力電圧が出力しない状態において、出力前第１フィードバック信号値を取得することで、第１及び第２出力電圧出力部のいずれもが出力電圧を出力しない状態におけるグランドレベルの電位差を取得することができる。
【0013】
そして、第１及び第２出力電圧出力部のうち第２出力電圧出力部が出力電圧を出力しない状態において、出力後第２フィードバック信号値を取得することで、第１出力電圧出力部が出力電圧を出力する状態におけるグランドレベルの電位差を取得することができる。
【0014】
メイン基板が高圧電源基板のフィードバック制御を実行する際、フィードバック信号（又は所定範囲）を、取得したグランドレベルの電位差を用いて適切に補正することができる。
【0015】
本発明の一態様に係る画像形成装置において、前記高圧電源基板は、前記第１出力電圧出力部及び前記第２出力電圧出力部を含む３以上の複数の出力電圧出力部を有しており、前記メイン基板は、複数の出力電圧出力部に対してそれぞれ制御信号を出力しない状態において、前記第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、前記第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、前記第２出力電圧出力部を除く出力電圧出力部に対して制御信号を出力し、前記第２出力電圧出力部に対して制御信号を出力しない状態において、前記第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、前記出力後第２フィードバック信号の値と前記出力前第２フィードバック信号の値との差と、前記出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得する。
【0016】
前記の構成によれば、３以上の出力電圧出力部のうち、１つのみ出力電圧を出力しない状態において、電位差を取得するため、より正確に電位差を取得することができる。
【0017】
本発明の一態様に係る画像形成装置において、前記画像形成部は、感光体ドラムと、前記感光体ドラムを帯電させるための帯電器と、前記感光体ドラムに現像剤を供給するための現像ローラと、前記感光体ドラムの表面に形成された現像剤像を前記感光体ドラムとの間を通過するシートに転写する転写ローラと、を備え、前記高圧電源基板は、前記制御信号に応じて前記画像形成部に第３出力電圧を出力する第３出力電圧出力部を含む３以上の複数の出力電圧出力部を有しており、前記第１出力電圧出力部は、前記帯電器に第１出力電圧を出力し、前記第２出力電圧出力部は、前記転写ローラに第２出力電圧を出力し、前記第３出力電圧出力部は、前記現像ローラに第３出力電圧を出力する。
【0018】
本発明の一態様に係る画像形成装置において、前記メイン基板は、前記高圧電源基板に対して制御信号を出力しない状態において、前記高圧電源基板から取得したフィードバック信号の値を、予め用意された係数で補正して、前記電位差を取得する。
【0019】
本発明の一態様に係る画像形成装置において、前記メイン基板は、前記画像形成部のウォーミングアップを実行する場合において、前記電位差を取得する。
【0020】
本発明の一態様に係る画像形成装置において、前記メイン基板は、前記電位差を取得後、所定時間経過した段階で、前記電位差を取得する。
【0021】
本発明の一態様に係る画像形成装置において、前記メイン基板は、取得した前記電位差を平均し、その平均された電位差によって補正された値を用いて、前記フィードバック制御を実行する。
【発明の効果】
【0022】
本発明の一態様によれば、高圧電源基板の適切なフィードバック制御を行うことができる。
【図面の簡単な説明】
【0023】
【図1】本発明の実施形態に係る画像形成装置の内部構成を示す側断面図である。
【図2】本発明の実施形態に係る画像形成装置の高圧電源基板、メイン基板、第１接地部材、及び第２接地部材等の概略図である。
【図3】本発明の実施形態に係る画像形成装置の高圧電源基板及びメイン基板等の概略構成を示すブロック図である。
【図4】（ａ）及び（ｂ）は、第１接地部材のグランドレベルと第２接地部材のグランドレベルとの間の電位差と、高圧電源基板の出力電圧との関係を概略的に示すブロック図である。
【図5】本発明の実施形態に係る画像形成装置のＣＰＵ及び制御系の一例を示す回路図である。
【図6】本発明の実施形態に係る画像形成装置のＣＰＵ及び制御系の別の例を示す回路図である。
【図7】フィードバック信号のＡＤ値の一例を示すタイミングチャートである。
【図8】本発明の実施形態に係る画像形成装置の動作の流れを示すフローチャートである。
【図9】オフセット値の取得の流れを示すフローチャートである。
【図10】画像形成時におけるフィードバック定電流制御の流れを示すフローチャートである。
【図11】本発明の実施形態の変形例２に係る画像形成装置の動作の流れを示すフローチャートである。
【発明を実施するための形態】
【0024】
以下、本発明の実施形態について、図面を参照しつつ説明する。
【0025】
図１は、本発明の実施形態に係る画像形成装置１の内部構成を示す側断面図である。画像形成装置１は、シート３に画像を形成する装置である。図１において、紙面右側を前側、紙面左側を後側とする。図１において、画像形成装置１は、画像形成装置１の本体フレーム２内に、記録媒体の一例であるシート３を給紙するためのフィーダ部４、及び給紙されたシート３に画像を形成する画像形成部５等を備えている。画像形成装置１の一例として、レーザプリンタ、ＬＥＤ（Light Emitting Diode）プリンタ、ファクシミリ装置、並びに、コピー機能及びスキャナ機能等を備えた複合機が挙げられる。
【0026】
フィーダ部４は、本体フレーム２内の底部に設けられている。フィーダ部４は、給紙トレイ６、給紙トレイ６の一端側端部の上方に設けられた給紙ローラ８、及び給紙ローラ８に対してシート３の搬送方向の下流側に設けられたレジストローラ１２等を含んでいる。
【0027】
給紙トレイ６の最上位にあるシート３は、給紙ローラ８の回転によって１枚毎に給紙される。給紙されたシート３は、レジストローラ１２に送られる。レジストローラ１２は、シート３をレジスト後に、このシート３を画像形成位置に送る。なお、画像形成位置は、感光体ドラム２７と転写ローラ３０との接触位置とされる。
【0028】
画像形成部５は、スキャナ部１６、プロセスカートリッジ１７、及び定着部１８を含んでいる。
【0029】
スキャナ部１６は、本体フレーム２内の上部に設けられている。スキャナ部１６は、図示しないレーザ発光部、ポリゴンミラー１９、並びに反射鏡２２及び２３等を含んでいる。レーザ発光部から発光される、画像データに基づくレーザビームは、鎖線で示すように、ポリゴンミラー１９、反射鏡２２及び２３等を介して、感光体ドラム２７の表面上に高速走査にて照射される。
【0030】
プロセスカートリッジ１７は、スキャナ部１６の下方に設けられている。プロセスカートリッジ１７は、ドラムユニット５１と、ドラムユニット５１に収容された現像カートリッジ２８とを含んでいる。現像カートリッジ２８は、ドラムユニット５１に対して着脱自在に収容されている。現像カートリッジ２８は、現像ローラ３１、供給ローラ３３、及びトナーホッパ３４等を含んでいる。
【0031】
トナーホッパ３４内には、例えば正帯電性のトナーが充填されている。トナーホッパ３４の後方位置には、供給ローラ３３が設けられている。また、この供給ローラ３３に対向して、金属製のローラ軸３１ａを有する現像ローラ３１が設けられている。現像時に、ローラ軸３１ａには、所定の現像バイアス電圧が印加される。トナーホッパ３４から放出されるトナーは、供給ローラ３３の回転により、現像ローラ３１に供給され、このとき、供給ローラ３３と現像ローラ３１との間で、正に摩擦帯電される。
【0032】
ドラムユニット５１は、感光体ドラム２７、帯電器２９、及び転写ローラ３０等を備えている。感光体ドラム２７は、現像ローラ３１と対向配置されている。感光体ドラム２７は、筒状のドラム本体と、そのドラム本体の軸心に、接地された金属製のドラム軸２７ａとを含んでいる。ドラム本体の表面には、正帯電性の感光層が形成されている。また、感光体ドラム２７の上方には、レーザビームの通路として露光窓が形成されている。
【0033】
帯電器２９は、感光体ドラム２７の上方に、感光体ドラム２７に接触しないように、感光体ドラム２７から所定間隔を空けて、感光体ドラム２７と対向配置されている。帯電器２９は、帯電ワイヤ２９ａとグリッド２９ｂとを含んでいる。帯電器２９は、帯電ワイヤ２９ａからの放電によって、グリッド２９ｂを介して感光体ドラム２７の表面を一様（例えば、正極性約７００Ｖ）に帯電させる。帯電ワイヤ２９ａには例えば、５ｋＶ～８ｋＶの帯電電圧が印加される。
【0034】
感光体ドラム２７の表面は、感光体ドラム２７の回転に伴って、まず、帯電器２９により一様に正帯電される。その後、帯電表面は、スキャナ部１６からのレーザビームの高速走査により露光され、画像データに基づく静電潜像が形成される。次いで、現像ローラ３１の回転により、現像ローラ３１の表面上に担持されかつ正極性に帯電されているトナーが感光体ドラム２７の表面上の静電潜像に供給され、静電潜像が現像される。
【0035】
転写ローラ３０は、金属製のローラ軸３０ａを有している。転写ローラ３０は、感光体ドラム２７の下方において、感光体ドラム２７と対向配置されている。ローラ軸３０ａには、例えば導電性のゴム材料からなるローラが被覆されている。
【0036】
定着部１８は、プロセスカートリッジ１７の後方下流側に設けられている。定着部１８は、加熱ローラ４１と、加熱ローラ４１を押圧する押圧ローラ４２とを含んでいる。そして、定着部１８では、シート３上に転写されたトナーが、シート３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着される。その後、シート３は、排紙ローラ４５に送られて、その排紙ローラ４５によって排紙トレイ４６上に排紙される。
【0037】
図２は、画像形成装置１の高圧電源基板１０１、メイン基板１０２、第１接地部材１０４、及び第２接地部材１０５等の概略図である。図２において、紙面上側を前側、紙面下側を後側とする。画像形成装置１は、高圧電源基板１０１、メイン基板１０２、低圧電源基板１０３、第１接地部材１０４、第２接地部材１０５、及び第３接地部材１０６を備えている。
【0038】
高圧電源基板１０１は、第１接地部材１０４と電気的に接続されている。第１接地部材１０４は、高圧電源基板１０１のグランドレベルとなる基板（グランドＧＮＤ１）である。
【0039】
メイン基板１０２は、第２接地部材１０５と電気的に接続されている。第２接地部材１０５は、メイン基板１０２のグランドレベルとなる基板（グランドＧＮＤ２）である。
【0040】
低圧電源基板１０３は、第３接地部材１０６と電気的に接続されている。第３接地部材１０６は、低圧電源基板１０３のグランドレベルとなる基板である。
【0041】
第１接地部材１０４と第２接地部材１０５とが電気的に接続されている。第１接地部材１０４と第３接地部材１０６とが電気的に接続されている。第３接地部材１０６は、図示しない商用電源から画像形成装置１に交流電圧を供給するためのプラグ１０７のグランドと電気的に接続されている。
【0042】
図３は、画像形成装置１の高圧電源基板１０１及びメイン基板１０２等の概略構成を示すブロック図である。
【0043】
高圧電源基板１０１は、第１接地部材１０４（グランドＧＮＤ１）に接続されている。メイン基板１０２は、第２接地部材１０５（グランドＧＮＤ２）に接続されている。高圧電源基板１０１は、メイン基板１０２の電源２４Ｖから供給されている電力によって駆動している。
【0044】
高圧電源基板１０１は、高圧電源基板１０１に入力される制御信号ＰＷＭに応じて画像形成部５に出力電圧Ｖｏｕｔを出力するものである。高圧電源基板１０１は、画像形成部５の感光体ドラム２７と、帯電器２９と、現像ローラ３１と、転写ローラ３０のそれぞれに対して、出力電圧Ｖｏｕｔを出力するものである。
【0045】
高圧電源基板１０１は、出力電圧出力部１１１及びフィードバック信号出力部１１２を有している。出力電圧出力部１１１は、出力電圧出力部１１１に入力される制御信号ＰＷＭに応じて画像形成部５に出力電圧Ｖｏｕｔを出力するものである。フィードバック信号出力部１１２は、出力電圧出力部１１１が出力した出力電圧Ｖｏｕｔに応じたフィードバック信号ＦＢを出力するものである。このように、高圧電源基板１０１は、フィードバック信号出力部１１２により、出力電圧Ｖｏｕｔに応じたフィードバック信号ＦＢを出力するものである。
【0046】
メイン基板１０２は、画像形成部５及び高圧電源基板１０１を制御するＣＰＵ（Central Processing Unit）６１を有している。メイン基板１０２は、ＣＰＵ６１により、フィードバック信号ＦＢに応じて制御信号ＰＷＭを高圧電源基板１０１に出力するフィードバック制御を実行するものである。メイン基板１０２は、高圧電源基板１０１へ制御信号ＰＷＭを出力し、高圧電源基板１０１からフィードバック信号ＦＢが入力されるものである。
【0047】
メイン基板１０２は、ＣＰＵ６１により、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの電位差を取得し、取得した電位差によって補正された値を用いてフィードバック制御を実行する。これにより、メイン基板１０２は、当該電位差の影響を受けずに、高圧電源基板１０１に対するフィードバック制御を実行することができる。
【0048】
また、メイン基板１０２は、ＣＰＵ６１により、画像形成部５によるシート３への画像形成時において、フィードバック信号ＦＢの値を前記の電位差によって補正し、補正されたフィードバック信号ＦＢに基づいて制御信号ＰＷＭを出力する。一方、高圧電源基板１０１の出力電圧出力部１１１が目標の出力電圧Ｖｏｕｔを出力する際のフィードバック信号ＦＢの値の所定範囲が予め定められている場合も考えられる。この場合、メイン基板１０２は、ＣＰＵ６１により、画像形成部５によるシート３への画像形成時において、この所定範囲を前記の電位差によって補正し、フィードバック信号ＦＢの値が補正された所定範囲となるように制御信号ＰＷＭを高圧電源基板１０１へ出力してもよい。
【0049】
メイン基板１０２は、ＣＰＵ６１により、画像形成部５のウォーミングアップを実行する場合において、前記の電位差を取得することが好ましい。
【0050】
なお、画像形成装置１は、出力電圧出力部１１１、フィードバック信号出力部１１２、出力電圧Ｖｏｕｔ、制御信号ＰＷＭ、及びフィードバック信号ＦＢを含む制御系１１３を備えていると解釈することができる。画像形成装置１は、この制御系１１３を２つ以上、好ましくは３つ以上備えている。ＣＰＵ６１は、全ての制御系１１３を統括して制御する。図３には、画像形成装置１が、３つの制御系１１３を備えている例を示している。
【0051】
第１接地部材１０４と第２接地部材１０５とが電気的に接続されているため、これらの間に抵抗Ｒが生じ、この抵抗Ｒに電流Ｉが流れる結果、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの間に電位差が生じるおそれがある。
【0052】
図４の（ａ）及び（ｂ）は、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの間の電位差と、出力電圧Ｖｏｕｔとの関係を概略的に示すブロック図である。図４の（ａ）及び（ｂ）においては、図示及び説明を簡潔にするために、１つの制御系１１３に関して図示及び説明を行う。
【0053】
図４の（ａ）は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力していない場合に相当する。図４の（ｂ）は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力している場合に相当する。高圧電源基板１０１が出力電圧Ｖｏｕｔを出力しているときに抵抗Ｒに流れる電流Ｉｂの値は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力していないときに抵抗Ｒに流れる電流Ｉａの値よりも大きい。このため、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの間の電位差は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力していないときより、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力しているときのほうが大きい。
【0054】
図５は、画像形成装置１のＣＰＵ６１及び制御系１１３の一例を示す回路図である。
【0055】
ＣＰＵ６１には、帯電電圧Ｖｃｈｇを生成し出力する第１高圧電源回路６２と、接続ライン９０、帯電ワイヤ２９ａ及びグリッド２９ｂを介して流れるグリッド電流Ｉｇｒに応じたグリッドフィードバック信号Ｓ３を出力するグリッド信号出力回路８４とが接続されている。第１高圧電源回路６２は、接続ライン９０を介してプロセスカートリッジ１７に接続されている。
【0056】
グリッド信号出力回路８４は、例えば２つの分圧抵抗８４ａ及び８４ｂによって構成されている。グリッド信号出力回路８４は、その分圧比に応じて、グリッドフィードバック信号Ｓ３を検出する。
【0057】
第１高圧電源回路６２は、ＣＰＵ６１のＰＷＭ（Pulse Width Modulation）制御によって、グリッド電流Ｉｇｒが一定の電流となるように定電流制御される。
【0058】
第１高圧電源回路６２は、ＰＷＭ信号平滑回路７０、トランスドライブ回路７１、昇圧・平滑整流回路７２、及び補助巻線電圧検出回路７３を含んでいる。
【0059】
ＰＷＭ信号平滑回路７０は、ＣＰＵ６１のＰＷＭポート６１ａからのＰＷＭ信号である第１制御信号Ｓ１を平滑し、平滑された第１制御信号Ｓ１をトランスドライブ回路７１に提供する。トランスドライブ回路７１は、平滑された第１制御信号Ｓ１に基づき、昇圧・平滑整流回路７２の１次側巻線７５ｂに発振電流を流す。
【0060】
昇圧・平滑整流回路７２は、トランス７５、ダイオード７６、及び平滑コンデンサ７７等を備えている。トランス７５は、２次側巻線７５ａ、１次側巻線７５ｂ、及び補助巻線７５ｃを備えている。２次側巻線７５ａの一端は、ダイオード７６を介して接続ライン９０に接続されている。一方、２次側巻線７５ａの他端は、接地されている。また、平滑コンデンサ７７及び抵抗７８がそれぞれ２次側巻線７５ａに並列に接続されている。
【0061】
１次側巻線７５ｂの電圧は、昇圧・平滑整流回路７２において昇圧及び整流される。第１高圧電源回路６２に接続された帯電器２９の帯電ワイヤ２９ａに１次側巻線７５ｂの電圧が昇圧及び整流された帯電電圧Ｖｃｈｇが印加される。
【0062】
補助巻線電圧検出回路７３は、昇圧・平滑整流回路７２のトランス７５の補助巻線７５ｃと、ＣＰＵ６１とに接続されている。補助巻線電圧検出回路７３は、第１高圧電源回路６２による帯電動作時において、補助巻線７５ｃに発生する第１フィードバック電圧Ｖｄを整流して、検出信号Ｓ２を検出する。そして、補助巻線電圧検出回路７３は、検出信号Ｓ２をＣＰＵ６１のＡ／Ｄポート６１ｂに出力する。
【0063】
なお、第１高圧電源回路６２は、第１電圧出力回路６３と、第１フィードバック電圧出力回路６４とに分けることができる。
【0064】
第１電圧出力回路６３は、ＰＷＭ信号平滑回路７０と、トランスドライブ回路７１と、補助巻線７５ｃを除く昇圧・平滑整流回路７２と、抵抗７８とを有している。第１電圧出力回路６３は、帯電電圧Ｖｃｈｇを帯電器２９に出力する。
【0065】
第１フィードバック電圧出力回路６４は、昇圧・平滑整流回路７２の補助巻線７５ｃと、補助巻線電圧検出回路７３とを有している。第１フィードバック電圧出力回路６４は、帯電電圧Ｖｃｈｇに対応する検出信号Ｓ２をＣＰＵ６１に出力する。
【0066】
図２等に示した高圧電源基板１０１には、図５に示した第１高圧電源回路６２及びグリッド信号出力回路８４が設けられている。図２等に示したメイン基板１０２には、図５に示したＣＰＵ６１が設けられている。分圧抵抗８４ｂにおける分圧抵抗８４ａと反対側の端部、及び２次側巻線７５ａの他端は、第１接地部材１０４に接続されている。ＣＰＵ６１は、メイン基板１０２を介して第２接地部材１０５に接続されている。
【0067】
図５の第１電圧出力回路６３が、図３等の出力電圧出力部１１１に相当する。図５の第１フィードバック電圧出力回路６４が、図３等のフィードバック信号出力部１１２に相当する。図５の帯電電圧Ｖｃｈｇが、図３等の出力電圧Ｖｏｕｔに相当する。図５の第１制御信号Ｓ１が、図３等の制御信号ＰＷＭに相当する。図５の検出信号Ｓ２が、図３等のフィードバック信号ＦＢに相当する。
【0068】
図６は、画像形成装置１のＣＰＵ６１及び制御系１１３の別の例を示す回路図である。
【0069】
バイアス印加回路３６０は、転写ローラ３０に対して、順転写動作時に順転写バイアス電圧Ｖｔｐを印加する。一方、バイアス印加回路３６０は、残存トナー除去時には逆バイアス電圧Ｖｔｎを印加する。また、バイアス印加回路３６０は、流入電流Ｉｉを引き起こす起因電圧の決定時、又は起因電圧を打ち消した状態において負荷抵抗を算出するために、逆バイアス電圧Ｖｂを印加する。
【0070】
バイアス印加回路３６０は、ＣＰＵ６１と、順転写バイアス電圧Ｖｔｐを生成する順転写バイアス印加回路３６２と、逆バイアス電圧Ｖｔｎ及びＶｂを生成する逆バイアス印加回路３６３とを備えている。なお、各バイアス印加回路３６２及び３６３は、転写ローラ３０のローラ軸３０ａに接続される接続ライン３９０に、順転写バイアス印加回路３６２及び逆バイアス印加回路３６３の順序で直列に接続されている。また、ＣＰＵ６１は、バイアス印加回路３６０の制御の他に、画像形成に係る画像形成装置１の各部の制御も行う。
【0071】
また、バイアス印加回路３６０は、接続ライン３９０に流れる電流値に応じた検出信号Ｓ３０３を出力する電流検出回路３８４を含んでいる。なお、バイアス印加回路３６０は、その他の高電圧、例えば帯電電圧等を印加するための回路を含んでいるが、その図示は省略されている。
【0072】
順転写バイアス印加回路３６２は、ＣＰＵ６１のＰＷＭ制御によって定電流制御され、逆バイアス印加回路３６３は、ＣＰＵ６１のＰＷＭ制御によって定電圧制御される。
【0073】
順転写バイアス印加回路３６２は、高電圧かつ負電圧の発生回路であり、順転写ＰＷＭ信号平滑回路３７０、順転写トランスドライブ回路３７１、順転写昇圧・平滑整流回路３７２、及び順転写出力電圧検出回路３７３を含んでいる。
【0074】
順転写ＰＷＭ信号平滑回路３７０は、ＣＰＵ６１のＰＷＭポート３６１ａからのＰＷＭ信号Ｓ３０１を平滑し、平滑されたＰＷＭ信号Ｓ３０１を順転写トランスドライブ回路３７１に提供する。順転写トランスドライブ回路３７１は、平滑されたＰＷＭ信号Ｓ３０１に基づき、順転写昇圧・平滑整流回路３７２の１次側巻線３７５ｂに発振電流を流す。
【0075】
順転写昇圧・平滑整流回路３７２は、トランス３７５、ダイオード３７６、及び平滑コンデンサ３７７等を備えている。トランス３７５は、２次側巻線３７５ａ、１次側巻線３７５ｂ、及び補助巻線３７５ｃを備えている。２次側巻線３７５ａの一端は、ダイオード３７６を介して接続ライン３９０に接続されている。一方、２次側巻線３７５ａの他端は、逆バイアス印加回路３６３の出力端に共通接続されている。また、平滑コンデンサ３７７及び抵抗３７８がそれぞれ２次側巻線３７５ａに並列に接続されている。
【0076】
１次側巻線３７５ｂの電圧は、順転写昇圧・平滑整流回路３７２において昇圧及び整流される。バイアス印加回路３６０の出力端Ａｔｍに接続された転写ローラ３０のローラ軸３０ａに、１次側巻線３７５ｂの電圧を昇圧及び整流した電圧である順転写バイアス電圧Ｖｔｐが印加される。
【0077】
順転写出力電圧検出回路３７３は、順転写昇圧・平滑整流回路３７２のトランス３７５の補助巻線３７５ｃと、ＣＰＵ６１とに接続されている。順転写出力電圧検出回路３７３は、順転写バイアス印加回路３６２による順転写動作時において、補助巻線３７５ｃの間で発生する出力電圧Ｖｑを検出して、その検出信号Ｓ３０２をＣＰＵ６１のＡ／Ｄポート３６１ｂに供給する。ＣＰＵ６１は、検出信号Ｓ３０２に基づいて、順転写バイアス電圧Ｖｔｐを検出する。
【0078】
逆バイアス印加回路３６３は、順転写バイアス印加回路３６２と同様に高電圧かつ正電圧の発生回路であり、逆バイアスＰＷＭ信号平滑回路３８０、逆バイアストランスドライブ回路３８１、及び逆バイアス昇圧・平滑整流回路３８２を含んでいる。
【0079】
逆バイアスＰＷＭ信号平滑回路３８０は、ＣＰＵ６１のＰＷＭポート３６１ｄからのＰＷＭ信号Ｓ３０４を平滑し、平滑されたＰＷＭ信号Ｓ３０４を逆バイアストランスドライブ回路３８１に供給する。逆バイアストランスドライブ回路３８１は、平滑されたＰＷＭ信号Ｓ３０４に基づき、逆バイアス昇圧・平滑整流回路３８２の１次側巻線３８５ｂに発振電流を流す。
【0080】
逆バイアス昇圧・平滑整流回路３８２は、トランス３８５、ダイオード３８６、及び平滑コンデンサ３８７等を備えている。トランス３８５は、２次側巻線３８５ａ及び１次側巻線３８５ｂを備えている。２次側巻線３８５ａの一端は、ダイオード３８６を介して順転写バイアス印加回路３６２の２次側巻線３７５ａの他端に接続されている。一方、２次側巻線３８５ａの他端は、電流検出回路３８４の検出抵抗３８９を介して接地されている。また、この２次側巻線３８５ａに対し、平滑コンデンサ３８７及び抵抗３８８がそれぞれ並列に接続されている。また、抵抗３８８に直列接続された検出抵抗３８９が電流検出抵抗とされており、この検出抵抗３８９に流れる電流値に応じた検出信号Ｓ３０３がＣＰＵ６１のＡ／Ｄポート３６１ｃにフィードバックされる。
【0081】
１次側巻線３８５ｂの電圧は、逆バイアス昇圧・平滑整流回路３８２において昇圧及び整流される。バイアス印加回路３６０の出力端Ａｔｍに接続された転写ローラ３０のローラ軸３０ａに、１次側巻線３８５ｂの電圧を昇圧及び整流した電圧である残存トナー除去用の逆バイアス電圧Ｖｔｎが印加される。さらに、逆バイアス印加回路３６３の出力電圧は、起因電圧の決定用、或いは起因電圧を打ち消すための逆バイアス電圧Ｖｂとして転写ローラ３０に印加される。
【0082】
図２等に示した高圧電源基板１０１には、図６に示した順転写バイアス印加回路３６２、逆バイアス印加回路３６３、及び電流検出回路３８４が設けられている。図２等に示したメイン基板１０２には、図６に示したＣＰＵ６１が設けられている。検出抵抗３８９における抵抗３８８と反対側の端部は、第１接地部材１０４に接続されている。ＣＰＵ６１は、メイン基板１０２を介して第２接地部材１０５に接続されている。
【0083】
図６の順転写ＰＷＭ信号平滑回路３７０、順転写トランスドライブ回路３７１、補助巻線３７５ｃを除く順転写昇圧・平滑整流回路３７２、及び抵抗３７８が、図３等の出力電圧出力部１１１に相当する。図６の順転写昇圧・平滑整流回路３７２の補助巻線３７５ｃ及び順転写出力電圧検出回路３７３が、図３等のフィードバック信号出力部１１２に相当する。図６の順転写バイアス電圧Ｖｔｐが、図３等の出力電圧Ｖｏｕｔに相当する。図６のＰＷＭ信号Ｓ３０１が、図３等の制御信号ＰＷＭに相当する。図６の検出信号Ｓ３０２が、図３等のフィードバック信号ＦＢに相当する。
【0084】
図７は、フィードバック信号ＦＢのＡＤ値の一例を示すタイミングチャートである。図８は、画像形成装置１の動作の流れを示すフローチャートである。図９は、オフセット値の取得の流れを示すフローチャートである。図１０は、画像形成時におけるフィードバック定電流制御の流れを示すフローチャートである。
【0085】
図７には、フィードバック信号ＦＢ＿ＧＲＩＤ及びＦＢ＿ＴＲＣＣＶという、２種類のフィードバック信号ＦＢについて、経過時間に対するＡＤ値の変化を示している。フィードバック信号ＦＢのＡＤ値とは、フィードバック信号ＦＢが、ＣＰＵ６１に入力されて得られたデジタル値である。
【0086】
フィードバック信号ＦＢ＿ＧＲＩＤは、制御信号ＰＷＭに応じて出力電圧出力部１１１が画像形成部５の帯電器２９に対して出力する出力電圧Ｖｏｕｔに応じて、フィードバック信号出力部１１２が出力したフィードバック信号ＦＢである。フィードバック信号ＦＢ＿ＧＲＩＤは、第１フィードバック信号の一例である。当該出力電圧出力部１１１は第１出力電圧出力部に対応し、当該出力電圧Ｖｏｕｔは第１出力電圧に対応し、当該フィードバック信号出力部１１２は第１フィードバック信号出力部に対応する。
【0087】
フィードバック信号ＦＢ＿ＴＲＣＣＶは、制御信号ＰＷＭに応じて出力電圧出力部１１１が画像形成部５の転写ローラ３０に対して出力する出力電圧Ｖｏｕｔに応じて、フィードバック信号出力部１１２が出力したフィードバック信号ＦＢである。フィードバック信号ＦＢ＿ＴＲＣＣＶは、第２フィードバック信号の一例である。当該出力電圧出力部１１１は第２出力電圧出力部に対応し、当該出力電圧Ｖｏｕｔは第２出力電圧に対応し、当該フィードバック信号出力部１１２は第２フィードバック信号出力部に対応する。
【0088】
画像形成装置１の電源がオン状態となる（ＳＴ０）。なお、ステップＳＴ０の前において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は０であり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は０である。
【0089】
画像形成装置１は、画像形成部５のウォーミングアップの実行を開始する（ＳＴ１）。ＣＰＵ６１は、下記ステップＳＴ２０～ＳＴ２ｊに示す要領で、オフセット値の取得を行う（ＳＴ２）。
【0090】
オフセット値の取得が開始される（ＳＴ２０）と、ＣＰＵ６１は、高圧電源基板１０１をオン状態とする（ＳＴ２１）。ステップＳＴ２１を実行する時点（図７及び９中、丸数字の「１」参照）において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は（０＋Ａ）に相当するＡＧであり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は０より大きいＢｏｆｆである。
【0091】
ステップＳＴ２１から所定時間が経過（ＳＴ２２）した後、ＣＰＵ６１は、フィードバック信号ＦＢ＿ＧＲＩＤ及びＦＢ＿ＴＲＣＣＶを取得する（ＳＴ２３）。ステップＳＴ２３で取得されたフィードバック信号ＦＢ＿ＧＲＩＤは、出力前第１フィードバック信号の一例である。ステップＳＴ２３で取得されたフィードバック信号ＦＢ＿ＴＲＣＣＶは、出力前第２フィードバック信号の一例である。このとき、ＣＰＵ６１は、フィードバック信号ＦＢ＿ＧＲＩＤ及びＦＢ＿ＴＲＣＣＶを、それぞれ、前述した第１フィードバック信号出力部及び第２フィードバック信号出力部から取得する。
【0092】
ＣＰＵ６１は、数値Ａに、ステップＳＴ２３で取得したフィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値であるＡＧを代入する。ＣＰＵ６１は、数値Ｂｏｆｆに、ステップＳＴ２３で取得したフィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値であるＢｏｆｆを代入する（ＳＴ２４）。
【0093】
ステップＳＴ２１の後、ステップＳＴ２５までの間は、ＣＰＵ６１は、前述した第１出力電圧出力部及び第２出力電圧出力部に対して制御信号ＰＷＭをそれぞれ出力しない状態を維持する。
【0094】
ＣＰＵ６１は、制御信号ＰＷＭを、第１出力電圧出力部である出力電圧出力部１１１に出力する。制御信号ＰＷＭが入力された第１出力電圧出力部である出力電圧出力部１１１は、帯電器２９に対して、出力電圧ＶｏｕｔであるＶｃｈｇ（ＣＨＧ）を出力する（ＳＴ２５）。ステップＳＴ２５の開始時点（図７及び９中、丸数字の「２」参照）まで、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値はＡＧであり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値はＢｏｆｆである。
【0095】
なお、高圧電源基板１０１は、帯電器２９に出力電圧Ｖｏｕｔを出力するのと同時に、現像ローラ３１に出力電圧Ｖｏｕｔを出力してもよい。
【0096】
ステップＳＴ２５から所定時間経過（ＳＴ２６）した後、ＣＰＵ６１は、流入電流Ｉｉ（図６参照）を検出する（ＳＴ２７）。
【0097】
ＣＰＵ６１は、流入電流Ｉｉが所定の閾値Ｉｔｈ１以下であるか否かを判定する（ＳＴ２８）。なお、閾値Ｉｔｈ１は、順転写バイアス印加回路３６２（図６参照）の起動動作に影響を与えない流入電流Ｉｉの値として、事前に実験等によって決定される。流入電流Ｉｉが閾値Ｉｔｈ１以下でない（ＳＴ２８においてＮＯである）場合、ＣＰＵ６１は、現在の逆バイアス電圧Ｖｓに所定の増量電圧ΔＶａｄ（例えば１００Ｖ）を加算して新たな逆バイアス電圧の値Ｖｓを設定する（ＳＴ２９）。なお、逆バイアス電圧Ｖｓとは、逆バイアス印加回路３６３（図６参照）が出力し、トナー像の転写時に転写ローラ３０のローラ軸３０ａに印加される電圧である。
【0098】
流入電流Ｉｉが閾値Ｉｔｈ１以下である（ＳＴ２８においてＹＥＳである）場合、ＣＰＵ６１は、予め設定されている転写目標電流値Ｉｏをそのまま転写目標電流値として設定して（ＳＴ２ａ）、転写出力を開始する（ＳＴ２ｂ）。
【0099】
ステップＳＴ２５の開始以後、ステップＳＴ２ｂの開始時点（図７及び９中、丸数字の「３」参照）までの間、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、ＡＧからＡＨまで大きくなっている。また、この間、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、Ｂｏｆｆから、Ｂｏｆｆ＋Ｂに相当するＢｏｎまで大きくなっている。
【0100】
ＣＰＵ６１は、逆バイアス電圧Ｖｓの下限値Ｖｓｍｉｎを維持するように逆バイアス印加回路３６３を定電圧制御するとともに、順バイアス電圧Ｖａ１を印加して転写目標電流Ｉｏが得られるように、順転写バイアス印加回路３６２を定電流制御する（ＳＴ２ｃ）。
【0101】
ＣＰＵ６１は、ステップＳＴ２ｃから所定時間経過するまで、ステップＳＴ２ｃを継続する（ＳＴ２ｄ）。ＣＰＵ６１は、ステップＳＴ２ｃから所定時間経過する（ＳＴ２ｄにおいてＹＥＳである）と、転写出力を停止する（ＳＴ２ｅ）。
【0102】
ステップＳＴ２ｂの開始以後、ステップＳＴ２ｅの開始時点（図７及び９中、丸数字の「４」参照）までの間、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、ＡＨである。また、この間、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、Ｂｏｎより大きいＢＨである。
【0103】
ＣＰＵ６１は、再び、前述した第２フィードバック信号出力部からフィードバック信号ＦＢ＿ＴＲＣＣＶを取得する（ＳＴ２ｆ）。このとき、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、ＢＨから下がっており、Ｂｏｎである。一方、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、引き続きＡＨである。これは、前述した第１出力電圧出力部に対して制御信号ＰＷＭを出力し、第２出力電圧出力部に対して制御信号ＰＷＭを出力しない状態である。この解釈によれば、ステップＳＴ２ｆで取得するフィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、出力後第２フィードバック信号の一例である。
【0104】
ＣＰＵ６１は、ステップＳＴ２ｆで取得したフィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値から、ステップＳＴ２４にて得られた数値Ｂｏｆｆを減算して、換言すれば（Ｂｏｎ－Ｂｏｆｆ）によって、数値Ｂを求める（ＳＴ２ｇ）。
【0105】
ＣＰＵ６１は、制御信号ＰＷＭを、第１出力電圧出力部である出力電圧出力部１１１に出力することを停止する。第１出力電圧出力部である出力電圧出力部１１１は、帯電器２９に対して、出力電圧ＶｏｕｔであるＶｃｈｇを出力することを停止する（ＳＴ２ｈ）。ステップＳＴ２ｈ（図７及び９中、丸数字の「５」参照）以降、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、ＡＧまで小さくなり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、Ｂｏｆｆまで小さくなる。
【0106】
そして、ＣＰＵ６１は、数値Ａと数値Ｂとを加算して、換言すれば、ＡＧ＋（Ｂｏｎ－Ｂｏｆｆ）によって、オフセット値を求める（ＳＴ２ｉ）。ステップＳＴ２ｉで行う演算は、（１）ＡＤ値がＢｏｎである出力後第２フィードバック信号の値と、ＡＤ値がＢｏｆｆである出力前第２フィードバック信号の値との差と、（２）ＡＤ値がＡＧである出力前第１フィードバック信号の値と、を加算することであると解釈することができる。当該オフセット値を求めることで、オフセット値の取得を終了とする（ＳＴ２ｊ）。
【0107】
ステップＳＴ２で取得したオフセット値が、前述した第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの電位差に相当する。
【0108】
前記の構成によれば、第１及び第２出力電圧出力部のいずれもが出力電圧Ｖｏｕｔが出力しない状態において、出力前第１フィードバック信号値を取得することで、第１及び第２出力電圧出力部のいずれもが出力電圧Ｖｏｕｔを出力しない状態におけるグランドレベルの電位差を取得することができる。
【0109】
そして、第１及び第２出力電圧出力部のうち第２出力電圧出力部が出力電圧Ｖｏｕｔを出力しない状態において、出力後第２フィードバック信号値を取得することで、第１出力電圧出力部が出力電圧Ｖｏｕｔを出力する状態におけるグランドレベルの電位差を取得することができる。
【0110】
ＣＰＵ６１が高圧電源基板１０１のフィードバック制御を実行する際、フィードバック信号（又は所定範囲）を、取得したグランドレベルの電位差を用いて適切に補正することができる。
【0111】
また、高圧電源基板１０１が、第１出力電圧出力部及び第２出力電圧出力部を含む３以上の複数の出力電圧出力部１１１を有している場合もある。この場合、メイン基板１０２は、複数の出力電圧出力部１１１に対してそれぞれ制御信号ＰＷＭを出力しない状態において、第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、第２出力電圧出力部を除く出力電圧出力部１１１に対して制御信号ＰＷＭを出力し、第２出力電圧出力部に対して制御信号ＰＷＭを出力しない状態において、第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、（１）出力後第２フィードバック信号の値と出力前第２フィードバック信号の値との差と、（２）出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得してもよい。すなわち、第１出力電圧出力部及び第２出力電圧出力部のいずれもを有していない制御系１１３については、第１出力電圧出力部を有している制御系１１３と同じ要領で、制御信号ＰＷＭの出力タイミングを決めればよい。
【0112】
前記の構成によれば、３以上の出力電圧出力部１１１のうち、１つのみ出力電圧Ｖｏｕｔを出力しない状態において、電位差を取得するため、より正確に電位差を取得することができる。
【0113】
図１に示すとおり、画像形成部５は、感光体ドラム２７と、感光体ドラム２７を帯電させるための帯電器２９と、感光体ドラム２７にトナー（現像剤）を供給するための現像ローラ３１と、感光体ドラム２７の表面に形成されたトナー像（現像剤像）を感光体ドラム２７との間を通過するシート３に転写する転写ローラ３０と、を備えている。高圧電源基板１０１が、第１出力電圧出力部及び第２出力電圧出力部に加え、制御信号ＰＷＭに応じて画像形成部５に第３出力電圧を出力する第３出力電圧出力部を含む３以上の複数の出力電圧出力部１１１を有している場合、以下のことが言える。第１出力電圧出力部は、帯電器２９に第１出力電圧を出力し、第２出力電圧出力部は、転写ローラ３０に第２出力電圧を出力する。更に、第３出力電圧出力部は、現像ローラ３１に第３出力電圧を出力することが考えられる。
【0114】
ステップＳＴ２の終了後、画像形成部５のウォーミングアップが終了する（ＳＴ３においてＹＥＳである）と、ＣＰＵ６１は、印字命令の有無を判定する（ＳＴ４）。ステップＳＴ３の後、ステップＳＴ４においてＹＥＳと判定されるまでの期間は、図７によれば画像形成装置１の待機期間に相当する。当該待機期間において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値はＡＧであり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値はＢｏｆｆである。
【0115】
印字命令がある（ＳＴ４においてＹＥＳである）場合、ＣＰＵ６１は、フィードバック信号ＦＢ＿ＧＲＩＤ、ＦＢ＿ＴＲＣＣＶ、及びＦＢ＿ＴＲＣＣ、更には現像ローラ３１からのフィードバック信号であるＦＢ＿ＤＥＶを含むフィードバック信号に対して、ステップＳＴ２ｉにて求められたオフセット値を設定し（ＳＴ５）、設定したオフセット値を用いたフィードバック制御を行いつつ画像形成を行う（ＳＴ６）。図７によれば、画像形成装置１の印字期間において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値及びＦＢ＿ＴＲＣＣＶのＡＤ値の各々に対して、オフセット値、すなわち数値Ａと数値Ｂとの和に相当する値が減算されている。
【0116】
具体例を挙げると、ステップＳＴ６においてＣＰＵ６１は、下記ステップＳＴ６０～ＳＴ６７に示す要領で、画像形成時におけるフィードバック定電流制御を行う。
【0117】
オフセット値の設定が開始される（ＳＴ６０）と、ＣＰＵ６１は、制御信号ＰＷＭ－ＴＲＣＣを出力する（ＳＴ６１）。制御信号ＰＷＭ－ＴＲＣＣは、ＰＷＭ信号Ｓ３０１（図６参照）に相当する。ＣＰＵ６１は、フィードバック信号ＦＢ＿ＴＲＣＣを取得する（ＳＴ６２）。フィードバック信号ＦＢ＿ＴＲＣＣは、検出信号Ｓ３０３（図６参照）に相当する。
【0118】
ＣＰＵ６１は、フィードバック信号ＦＢ＿ＴＲＣＣのＡＤ値から、オフセット値すなわち数値Ａと数値Ｂとの和に相当する値を減算して、補正ＦＢ＿ＴＲＣＣを求める（ＳＴ６３）。
【0119】
ＣＰＵ６１は、補正ＦＢ＿ＴＲＣＣが、目標電流範囲内であるか、すなわち「目標電流－α≦補正ＦＢ＿ＴＲＣＣ≦目標電流＋α」であるか否かを判定する（ＳＴ６４）。補正ＦＢ＿ＴＲＣＣが目標電流範囲内でない（ＳＴ６４においてＮＯである）場合、ＣＰＵ６１は、目標電流範囲内の補正ＦＢ＿ＴＲＣＣを得ることを目的として、制御信号ＰＷＭ－ＴＲＣＣを変更する（ＳＴ６５）。
【0120】
転写出力が終了されていない（ＳＴ６６においてＮＯである）場合、ステップＳＴ６２に移行する。転写出力が終了されている（ＳＴ６６においてＹＥＳである）場合、ＣＰＵ６１は、画像形成時におけるフィードバック定電流制御を終了する（ＳＴ６７）。
【0121】
画像形成の終了後、ＣＰＵ６１は、印字が終了しているか否かを判定する（ＳＴ７）。印字が終了していない（ＳＴ７においてＮＯである）間、ステップＳＴ７を繰り返す。印字が終了している（ＳＴ７においてＹＥＳである）場合、ステップＳＴ４に移行する。
【0122】
印字命令がない（ＳＴ４においてＮＯである）場合であって、画像形成装置１の電源がオフでない（ＳＴ８においてＮＯである）場合、ＣＰＵ６１は、直近のステップＳＴ２又は後述するステップＳＴａから所定時間経過しているか否かを判定する（ＳＴ９）。
【0123】
直近のステップＳＴ２又はＳＴａから所定時間経過している（ＳＴ９においてＹＥＳである）場合、ＣＰＵ６１は、オフセット値の補正を行う（ＳＴａ）。当該オフセット値の補正は、前述したステップＳＴ２３～ＳＴ２ｊを行うことにより、実現することができる。これは、メイン基板１０２は、ＣＰＵ６１により、電位差に相当するオフセット値を取得後、所定時間経過した段階で、オフセット値を取得することを意味している。
【0124】
ステップＳＴａの後、ステップＳＴ４に移行する。直近のステップＳＴ２又はＳＴａから所定時間経過していない（ＳＴ９においてＮＯである）場合も、ステップＳＴ４に移行する。
【0125】
画像形成装置１の電源がオフである（ＳＴ８においてＹＥＳである）場合、画像形成装置１の動作は終了とする（ＳＴｂ）。
【0126】
なお、ステップＳＴ６の後で、ステップＳＴａと同様のオフセット値の補正を行ってもよい。
【0127】
（変形例１）
メイン基板１０２は、ＣＰＵ６１により、高圧電源基板１０１に対して制御信号ＰＷＭを出力しない状態において、高圧電源基板１０１から取得したフィードバック信号ＦＢの値を、予め用意された係数で補正して、電位差に相当するオフセット値を取得してもよい。具体的には、出力前第１フィードバック信号であるフィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値であるＡＧを、予め用意された係数で補正して、オフセット値を取得してもよい。当該係数は、画像形成装置１に設けられた図示しないメモリ等に予め記憶しておけばよい。
メイン基板１０２は、ＣＰＵ６１により、高圧電源基板１０１に対して制御信号ＰＷＭを出力しない状態において、高圧電源基板１０１から取得したフィードバック信号ＦＢの値を、予め用意された係数で補正して、電位差に相当するオフセット値を取得してもよい。具体的には、出力前第１フィードバック信号であるフィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値であるＡＧを、予め用意された係数で補正して、オフセット値を取得してもよい。当該係数は、画像形成装置１に設けられた図示しないメモリ等に予め記憶しておけばよい。
【0128】
これにより、フィードバック信号ＦＢ＿ＴＲＣＣＶを取得して、Ｂｏｆｆ及びＢｏｎを取得する必要が無くなるため、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値が低い場合において好適である。
【0129】
（変形例２）
図１１は、本発明の実施形態の変形例２に係る画像形成装置１の動作の流れを示すフローチャートである。
図１１は、本発明の実施形態の変形例２に係る画像形成装置１の動作の流れを示すフローチャートである。
【0130】
図１１のフローチャートは、図８のフローチャートと比較して、ステップＳＴ９が省かれている。一方、図１１のフローチャートは、図８のフローチャートと比較して、ステップＳＴｃ及びＳＴｄが追加されている。ステップＳＴｃ及びＳＴｄは、ステップＳＴａの直後に、ステップＳＴｃ及びステップＳＴｄの順に行われる。
【0131】
ステップＳＴｃにおいては、直前のステップＳＴａにて取得したオフセット値と、当該ステップＳＴａから見て直近のステップＳＴ２又はＳＴａにて取得したオフセット値との平均値を求める。ステップＳＴｄにおいては、当該平均値を新たなオフセット値とする。
【0132】
このように、メイン基板１０２は、ＣＰＵ６１により、取得した、電位差に相当するオフセット値を平均し、その平均されたオフセット値によって補正された値を用いて、フィードバック制御を実行してもよい。なお、実施形態では、高圧電源基板１０１の出力電圧のフィードバック制御について記載したが、高圧電源基板１０１の出力電流のフィードバック制御であってもよい。
【0133】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【0134】
１ 画像形成装置
３ シート
５ 画像形成部
２７ 感光体ドラム
２９ 帯電器
３０ 転写ローラ
３１ 現像ローラ
１０１ 高圧電源基板
１０２ メイン基板
１０４ 第１接地部材
１０５ 第２接地部材
１１１ 出力電圧出力部
１１２ フィードバック信号出力部
３ シート
５ 画像形成部
２７ 感光体ドラム
２９ 帯電器
３０ 転写ローラ
３１ 現像ローラ
１０１ 高圧電源基板
１０２ メイン基板
１０４ 第１接地部材
１０５ 第２接地部材
１１１ 出力電圧出力部
１１２ フィードバック信号出力部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】