(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-28
(45)【発行日】2024-11-06
(54)【発明の名称】表示パネルのデバッグ方法、表示装置及び記憶媒体
(51)【国際特許分類】
G09G 3/3216 20160101AFI20241029BHJP
G09G 3/20 20060101ALI20241029BHJP
G09G 3/32 20160101ALI20241029BHJP
【FI】
G09G3/3216
G09G3/20 621J
G09G3/20 622C
G09G3/20 623C
G09G3/20 642A
G09G3/20 670B
G09G3/20 670H
G09G3/20 670Q
G09G3/32 A
(21)【出願番号】P 2023552211
(86)(22)【出願日】2022-06-24
(86)【国際出願番号】 CN2022101023
(87)【国際公開番号】W WO2023060937
(87)【国際公開日】2023-04-20
【審査請求日】2023-08-30
(31)【優先権主張番号】202111199134.7
(32)【優先日】2021-10-14
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】521141718
【氏名又は名称】恵科股▲分▼有限公司
【氏名又は名称原語表記】HKC Corporation Limited
【住所又は居所原語表記】1F-3F, 5F-7F of Factory Building 1, 7F of Factory Building 6, Huike Industrial Park, No.1 Industrial 2nd Road, Shilong Community, Shiyan Street, Baoan District, Shenzhen, China
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人RYUKA国際特許事務所
(72)【発明者】
【氏名】周▲満▼城
(72)【発明者】
【氏名】熊志
(72)【発明者】
【氏名】康▲報▼虹
【審査官】石本 努
(56)【参考文献】
【文献】米国特許出願公開第2020/0175902(US,A1)
【文献】特開2013-246430(JP,A)
【文献】特開平11-161219(JP,A)
【文献】特開2000-259125(JP,A)
【文献】特開2008-275733(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G02F1/133
G09G3/00-3/08
3/12-3/26
3/30-3/38
H05B33/00-33/28
44/00
45/60
H10K50/00-99/00
(57)【特許請求の範囲】
【請求項1】
プリセット検出画面信号に基づいて、表示パネルを駆動してプリセット検出画面を表示するステップと、
前記表示パネルに残光現象が発生したか否かを検出するステップと、
前記表示パネルに残光現象が発生した場合、前記表示パネルに残光現象が発生した全ての領域を位置決めし、前記領域の各々は少なくとも一行の画素を含むステップと、
前記領域の各々に対応する少なくとも一本の目標走査線を決定し、前記目標走査線の各々は対応する領域の全ての行の画素の最小行番号よりも行番号が小さい一行の目標画素を駆動するステップと、
前記目標走査線の各々のオン期間を短縮するステップと、を含
み、
前記目標走査線の各々の前記オン期間は発光素子の最長表示期間以上である、
表示パネルのデバッグ方法。
【請求項2】
前記表示パネルに残光現象が発生したか否かを検出するステップは、
画像測定器により前記表示パネルに残光現象が発生したか否かを検出するステップを含み、
前記画像測定器は、撮像装置及び画像解析モジュールを含み、
画像測定器により前記表示パネルに残光現象が発生したか否かを検出するステップは、
前記撮像装置により前記表示パネルに表示される各フレームのプリセット検出画面を捉えるステップと、
前記画像解析モジュールにより前記各フレームのプリセット検出画面を解析し、前記表示パネルに残光現象が発生したか否かを検出するステップと、を含む、
請求項1に記載の表示パネルのデバッグ方法。
【請求項3】
前記表示パネルに残光現象が発生したか否かを検出するステップは、
各フレームのプリセット検出画面に対応する発光素子の実際状態を検出するステップと、
前記発光素子の実際状態と前記発光素子の予測状態が一致しない場合、前記表示パネルに残光現象が発生したと判定するステップと、
前記発光素子の実際状態と前記発光素子の予測状態が一致する場合、前記表示パネルに残光現象が発生しないと判断するステップと、を含
み、
前記予測状態は、データ線及び走査線の動作状況を検出することにより決定される
請求項1に記載の表示パネルのデバッグ方法。
【請求項4】
プリセット検出画面信号に基づいて、前記表示パネルを駆動してプリセット検出画面を表示するステップの前に、
前記表示パネルの表示領域と各走査線との間のマッピング関係を確立するステップを含む、
請求項1に記載の表示パネルのデバッグ方法。
【請求項5】
前記領域の各々に対応する少なくとも一本の目標走査線を決定するステップは、
前記領域の各々と前記マッピング関係に基づいて、前記領域の各々に対応する少なくとも一本の目標走査線を決定するステップを含む、
請求項
4に記載の表示パネルのデバッグ方法。
【請求項6】
前記領域の各々に対応する少なくとも一本の目標走査線は、前記領域の各々に対応する複数本の目標走査線からなり、
前記目標走査線の各々のオン期間を短縮するステップは、
前記領域の各々に対応する複数本の目標走査線のオン期間を行ごとに短縮するステップを含む、
請求項1に記載の表示パネルのデバッグ方法。
【請求項7】
前記領域の各々に対応する複数本の目標走査線のオン期間を行ごとに短縮するステップは、
走査線の行番号の逆順で前記領域の各々に対応する複数本の目標走査線のオン期間を短縮するステップを含む、
請求項
6に記載の表示パネルのデバッグ方法。
【請求項8】
任意の一本の前記目標走査線のオン期間を短縮した後、前記表示パネルに残光現象が発生したか否かを検出するステップに戻って再実行するステップと、
前記表示パネルに残光現象が発生しない場合、前記表示パネルのデバッグを停止するステップと、をさらに含む、
請求項
6に記載の表示パネルのデバッグ方法。
【請求項9】
前記表示パネルに残光現象が発生しない場合、前記表示パネルのデバッグを停止するステップは、
前記表示パネルに表示された各フレームのプリセット検出画面はいずれも残光現象が発生しない場合、前記表示パネルのデバッグを停止するステップを含む、
請求項
8に記載の表示パネルのデバッグ方法。
【請求項10】
前記目標走査線の各々のオン期間を短縮するステップは、
前記目標走査線の各々のオン期間を対応する所定期間まで短縮させる
ステップを含み、
前記所定期間は発光素子の最長表示期間以上である、
請求項1から
9のいずれか一項に記載の表示パネルのデバッグ方法。
【請求項11】
表示パネルと、メモリと、プロセッサと、前記メモリに記憶されかつ前記プロセッサで実行可能なコンピュータプログラムとを含み、
前記メモリ、前記プロセッサ及び前記表示パネルが順に接続され、前記プロセッサが前記コンピュータプログラムを実行する場合に請求項1に記載の表示パネルのデバッグ方法のステップを実現する、
表示装置。
【請求項12】
前記表示パネルは、n本の走査線と、m本のデータ線と、n*m個の発光素子とを含む駆動回路を含み、
一つの発光素子の陽極は一本の走査線に接続され、前記一つの発光素子の陰極は一本のデータ線に接続され、各走査線はm個の発光素子の陽極に接続され、各データ線はn個の発光素子の陰極に接続される、
請求項
11に記載の表示装置。
【請求項13】
前記駆動回路は走査線駆動回路及びデータ線駆動回路をさらに含み、
前記走査線駆動回路は、各走査線がハイレベル信号又はローレベル信号を出力するように制御し、
前記データ線駆動回路は、各データ線が駆動信号を出力するか又は駆動信号の出力を停止するように制御し、
前記発光素子の陽極がハイレベル信号を受信し、前記発光素子の陰極が駆動信号を受信し、かつ前記発光素子の陽極と陰極との間の電圧差が前記発光素子の所定オン電圧より大きい場合、前記発光素子がオンされて発光する、
請求項
12に記載の表示装置。
【請求項14】
コンピュータプログラムが記憶されるコンピュータ可読記憶媒体であって、
前記コンピュータプログラムがプロセッサにより実行される場合に請求項1に記載の表示パネルのデバッグ方法の手順を実行する、
コンピュータ可読記憶媒体。
【請求項15】
プロセッサに請求項1に記載の表示パネルのデバッグ方法の手順を実行させるための、
コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、2021年10月14日に中国特許庁に提出され、出願番号202111199134.7、発明の名称「表示パネルのデバッグ方法、表示装置及び記憶媒体」の中国特許出願の優先権を要求し、その全ての内容が引用により本開示に組み込まれる。
本開示は、表示技術分野に関し、具体的には表示パネルのデバッグ方法、表示装置及び記憶媒体に関する。
【背景技術】
【0002】
表示技術の急速な発展に伴い、表示パネルは娯楽、教育、セキュリティなどの様々な分野で広く応用され、表示パネルの表示効果に対するユーザ要求も徐々に向上する。
【0003】
従来の表示パネルは、一本の走査線でハイレベル信号の出力からローレベル信号の出力に切り替えるとき、上記一本の走査線に電圧が残って寄生容量が生成されやすいため、他の走査線に接続されたオフされた発光ダイオードが寄生容量の結合作用によりオンされて発光する確率があり、表示パネルにおける黒表示を保持すべき領域に残光現象が発生し、表示効果に影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示実施例は、従来の発光ダイオードが寄生容量の結合作用によりオンされて発光する確率があるため、表示パネルに黒表示を保持すべき領域に残光現象が発生し、表示効果に影響を与える課題を解決するために、表示パネルのデバッグ方法、表示装置及び記憶媒体を提供することを目的の一つとする。
【課題を解決するための手段】
【0005】
本開示実施例による技術的解決手段は以下のとおりである。
【0006】
第一態様は、表示パネルのデバッグ方法であって、
プリセット検出画面信号に基づいて、前記表示パネルを駆動してプリセット検出画面を表示するステップと、
前記表示パネルに残光現象が発生したか否かを検出するステップと、
前記表示パネルに残光現象が発生した場合、前記表示パネルに残光現象が発生した全ての領域を位置決めし、前記領域の各々は少なくとも一行の画素を含むステップと、
前記領域の各々に対応する少なくとも一本の目標走査線を決定し、前記目標走査線の各々は、対応する領域の全ての行の画素の最小行番号よりも行番号が小さい一行の目標画素を駆動するステップと、
前記目標走査線の各々のオン期間を短縮するステップと、を含む。
【0007】
第二態様は、表示装置であって、表示パネルと、メモリと、プロセッサと、前記メモリに記憶されかつ前記プロセッサで実行可能なコンピュータプログラムとを含み、
前記メモリ、前記プロセッサ及び前記表示パネルが順に接続され、前記プロセッサが前記コンピュータプログラムを実行する場合に本開示実施例第一態様による表示パネルのデバッグ方法のステップを実現する。
【0008】
第三態様は、コンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体にコンピュータプログラムが記憶され、前記コンピュータプログラムがプロセッサにより実行される場合に本開示実施例第一態様による表示パネルのデバッグ方法のステップを実現する。
【発明の効果】
【0009】
本開示実施例の第一態様は表示パネルのデバッグ方法を提供し、プリセット検出画面を表示することにより表示パネルに残光現象が発生したか否かを検出し、表示パネルに残光現象が発生した場合、残光現象が発生した全ての領域を位置決めることができ、さらに表示パネルに残光現象を引き起こす確率のある目標走査線を決定することができ、目標走査線のオン期間を短縮することで目標走査線に寄生容量が現れる確率を低減させることができ、又は目標走査線に生成された寄生容量に蓄積される電荷量を低減させることができ、さらに寄生容量が電荷を放出するための期間を増加させることができ、これにより残光現象が緩和され又は解消され、表示効果が向上する。
【0010】
言うまでもないが、上記第二態様及び第三態様の効果は上記第一態様における関連説明を参照することができ、ここで説明を省略する。
【図面の簡単な説明】
【0011】
【
図1】本開示実施例1による表示装置の構造概略図である。
【
図2】本開示実施例1による表示パネルの構造概略図である。
【
図3】本開示実施例1による表示パネルに残光現象が発生したときの構造概略図である。
【
図4】本開示実施例2による表示パネルのデバッグ方法のフローチャートである。
【
図5】本開示実施例2による表示パネルに残光現象が発生したときのデータ線及び走査線の時系列概略図である。
【
図6】本開示実施例2による一本の目標走査線のオン期間を短縮するときのデータ線及び走査線の時系列概略図である。
【
図7】本開示実施例3による表示パネルのデバッグ方法のフローチャートである。
【発明を実施するための形態】
【0012】
実施例1
図1は本開示実施例1による表示装置1の構造概略図を示す。表示装置1は表示パネル11、メモリ12、プロセッサ13、メモリ12に記憶されかつプロセッサ13で実行可能なコンピュータプログラム14を含む。
【0013】
メモリ12、プロセッサ13及び表示パネル11は順に接続され、プロセッサ13はコンピュータプログラム14を実行する場合に下記
図4及び
図7に対応する表示パネルのデバッグ方法のステップを実現する。
【0014】
応用において、表示装置は、プロセッサと、メモリと、メモリに記憶されてプロセッサで実行可能なコンピュータプログラムと、表示パネルとを含んでもよいが、これらに限定されない。当業者であれば理解できるように、
図1は単に表示装置の例示に過ぎず、表示装置に対する限定ではなく、図示よりも多く又は少ない部材を含み、あるいはいくつかの部材又は異なる部材を組み合わせることができる。例えば、入出力装置、ネットワークアクセス装置などを含むことができる。
【0015】
応用において、プロセッサはタイミングコントローラ(Timer Control Register、TCON)又はシステムオンチップ(System on Chip、SOC)であってもよく、中央処理ユニット(Central Processing Unit、CPU)であってもよく、当該プロセッサは他の汎用プロセッサ、デジタルシグナルプロセッサ(Digital Signal Processor、DSP)、特定用途向け集積回路(Application Specific Integrated Circuit、ASIC)、現場でプログラム可能なゲートアレイ(Field-Programmable Gate Array、FPGA)又は他のプログラマブルロジックデバイス、個別ゲート又はトランジスタ論理デバイス、個別ハードウェア構成要素等であってもよい。汎用プロセッサは、マイクロプロセッサであってもよく、又は任意の一般的なプロセッサなどであってもよい。
【0016】
応用において、メモリは、いくつかの実施例において、例えば表示装置のハードディスク又はメモリなどの表示装置の内部記憶ユニットであってもよい。メモリは、他のいくつかの実施例において、例えば表示装置に備えられた外付けハードディスク、スマートメモリカード(Smart Media Card、SMC)、セキュリティデジタル(Secure Digital、SD)カード、フラッシュカード(Flash Card)などの表示装置の外部記憶装置であってもよい。さらに、メモリは表示装置の内部記憶ユニット及び外部記憶装置を含む。メモリは、オペレーティングシステム、アプリケーションプログラム、ブートローダ(BootLoader)、データ及び他のプログラムなど、例えばコンピュータプログラムのプログラムコードなどを記憶する。メモリは、出力した又は出力しようとするデータを一時的に記憶してもよい。
【0017】
なお、上記装置/モジュールの間の情報交換、実行プロセスなどの内容は、本開示方法実施例と同じ思想に基づくものであるため、その具体的機能及び効果は方法実施例部分を具体的に参照すればよく、ここで説明を省略する。
【0018】
図2に示すように、
図1に対応する実施例1に基づいて、表示パネル11は駆動回路15を含み、駆動回路15はn本の走査線151、m本のデータ線152及びn*m個の発光素子153を含み、一つの発光素子153の陽極が一本の走査線151に接続され、一つの発光素子153の陰極が一本のデータ線152に接続され、各走査線151がm個の発光素子153の陽極に接続され、各データ線152がn個の発光素子153の陰極に接続される。
【0019】
一実施例において、駆動回路15はさらに走査線駆動回路154及びデータ線駆動回路155を含み、走査線駆動回路154は各走査線がハイレベル信号又はローレベル信号を出力するように制御し、データ線駆動回路155は各データ線が駆動信号を出力するか又は駆動信号の出力を停止するように制御する。一つの発光素子153の陽極がハイレベル信号を受信し、陰極が駆動信号を受信し、かつ発光素子153の陽極と陰極との間の電圧差が発光素子153の所定オン電圧より大きい場合、発光素子153がオンされて発光する。ここで、発光素子153の所定オン電圧は発光素子の選定型及び物理的特性に基づいて決定される。
【0020】
図3は、本開示実施例1による表示パネルに残光現象が発生したときの構造概略図を示す。具体的に、表示パネル11の駆動回路15のいずれか一本の走査線(以下、走査線310を例とする)は、ハイレベル信号の出力からローレベル信号の出力に切り替えるとき、走査線310に電圧が残って寄生容量311を生成しやすく、寄生容量311に蓄積された電荷が放出される前に、走査線310よりも行番号が大きい走査線(以下、走査線320及び走査線330を例とする)がハイレベル信号を出力する場合、寄生容量311に蓄積された電荷は走査線310に接続されるいずれか一つの発光素子(以下、発光素子411を例とする)及び対応するデータ線410を通過し、発光素子412及び発光素子413に放流される(電荷放流の方向は
図3の破線に示す)。三つの発光素子411、412及び413は、データ線410が駆動信号を出力しない場合に本来オフに保持されるべきであるが、放流中に三つの発光素子411、412及び413が誤ってオンされて発光するため、表示パネルにおいて黒表示に保持されるべき対応領域に残光現象が発生し、表示効果に影響を与える。
【0021】
なお、
図3に示す残光現象のシーン概略図は単に例示に過ぎず、誤ってオンされる発光素子は、データ線及び走査線の動作状況に応じて、任意一本の走査線又は任意一本のデータ線に位置し得る。
【0022】
応用において、表示パネルは、LED(Light-Emitting Diode、発光ダイオード)技術に基づく発光ダイオード表示パネル、OLED(Organic Light-Emitting Diode、有機発光ダイオード)技術に基づく有機電気機械レーザー表示パネル、又はQLED(Quantum Dot Light Emitting Diodes、量子ドット発光ダイオード)技術に基づく量子ドット発光ダイオード表示パネル又は曲面表示パネルなどであってもよい。発光素子のタイプは、表示パネルのタイプに応じて決定され、例えば、表示パネルが発光ダイオード表示パネルである場合に発光素子は発光ダイオード又は発光ダイオードチップであり、表示パネルが有機電気機械レーザー表示パネルである場合に発光素子が有機発光ダイオード又は有機発光ダイオードチップであり、表示パネルが量子ドット発光ダイオード表示パネルである場合に発光素子が量子ドット発光ダイオード又は量子ドット発光ダイオードチップである。
【0023】
応用において、LED、OLED又はQLED技術に基づく表示パネルは、各発光素子が表示パネルの一つの画素(Pixel)としてもよい。また、各発光素子は、点灯するときの色に応じて、赤色画素、緑色画素又は青色画素であってRGBカラーモード(Red-Green-Blue Color Mode)を構成してもよい。
【0024】
実施例2
本開示実施例2は、実施例1による表示パネル及びその駆動回路の構造に基づいて実現される表示パネルのデバッグ方法であって、プリセット検出画面を表示することにより表示パネルに残光現象が発生したか否かを検出することができる。表示パネルに残光現象が発生した場合に残光現象が発生した全ての領域を位置決めることができ、かつ表示パネルに残光現象を引き起こす確率のある目標走査線を決定することができ、目標走査線のオン期間を短縮することにより、目標走査線に寄生容量が現れる確率を低減することができ、又は目標走査線に生成した寄生容量に蓄積された電荷量を減少することができ、さらに寄生容量が電荷を放出するための期間を増加させることができ、これにより残光現象が緩和され又は解消され、表示効果が向上する。
【0025】
図4に示すように、本開示実施例2による表示パネルのデバッグ方法は、表示パネルの駆動回路に用いられ、以下のステップS401~ステップS405を含む。
【0026】
ステップS401は、プリセット検出画面信号に基づいて、表示パネルを駆動してプリセット検出画面を表示する。
【0027】
応用において、本開示実施例による表示パネルのデバッグ方法は、表示パネルが出荷される前に一つ又は複数のデバッグ待ち表示装置に対してデバッグを行うために用いられ、デバッグ待ち表示装置のメモリにプリセット検出画面が予め記憶されてもよい。プリセット検出画面は、マイクロソフトビデオフォーマット(例えばwmv、asf又はasx)、Real Playerフォーマット(例えばrm又はrmvb)、MPEGフォーマット(例えばmp4)、Apple(登録商標)フォーマット(例えばmov又はm4v)などの異なるフォーマットに基づくビデオファイルであってもよい。プリセット検出画面は、表示パネルに表示されるときに、表示パネルが残光現象を有するか否かを検出する正確性を向上させるように、表示パネルの各画素を一回点灯させる必要がある。
【0028】
応用において、プリセット検出画面は、さらに、各行の画素が行ごとに点灯するように制御する。具体的には、任意の行の画素が点灯して消灯するとき、次の行の画素が所定間隔期間の後に点灯し、このように循環する。これにより、各走査線はハイレベル信号の出力からローレベル信号の出力に切り替えるときに電圧が残って寄生容量を生成しやすいか否かを検出することができる。ここで、各行の画素の点灯期間の長さと所定の間隔期間は実際の検出要求に応じて設定することができる。
【0029】
一つの実施例において、ステップS401の前に、表示パネルの表示領域と各走査線との間のマッピング関係を確立するステップを含む。
【0030】
応用において、表示パネルの表示領域はn本の走査線に接続されたn*m個の発光素子で構成され、n本の走査線に接続されたn行の画素の配列に応じて表示パネルの表示領域をn個の領域に分け、各領域は対応する一本の走査線と上記対応する一本の走査線に接続されたm個の画素とを含み、これにより表示パネルの表示領域と各走査線との間のマッピング関係を確立する。マッピング関係を確立した後、表示パネルの表示内容の所在領域に基づいて、上記表示パネルの表示内容を表示するための走査線の行番号を決定することができる。なお、表示パネルの表示領域は実際要求に応じて分割することができ、本開示実施例は各表示パネルの表示領域に含まれる走査線の数について制限しない。
【0031】
ステップS402は、表示パネルに残光現象が発生したか否かを検出する。
【0032】
応用において、撮像装置により表示パネルに表示された各フレームのプリセット検出画面を捉え、各フレームのプリセット検出画面に残光現象が発生したか否かを観察してもよい。また、プロセッサにより各フレームのプリセット検出画面に対応する発光素子の実際状態を検出して発光素子の予測状態と比較してもよく、発光素子の実際状態と発光素子の予測状態が一致しない場合、表示パネルに残光現象が発生したと判定し、発光素子の実際状態と発光素子の予測状態が一致する場合、表示パネルに残光現象が発生していないと判定する。
【0033】
具体的に、発光素子の状態はオン及びオフを含んでもよく、発光素子の予測状態はデータ線及び走査線の動作状況を検出することにより決定することができる。具体的には、第i本のデータ線が駆動信号を出力しかつ第u本の走査線がハイレベル信号を出力する場合、第i列の第u行の発光素子の予測状態がオンであり、そうでなければ、第i列の第u行の発光素子の予測状態がオフである。ここで、i∈{1,2,…,m}、u∈{1,2,…,n}である。発光素子の実際状態は各発光素子の陽極と陰極との間の電圧差を検出することにより決定することができ、発光素子の陽極と陰極との間の電圧差が所定オン電圧より大きい場合、発光素子の実際状態がオンであり、発光素子の陽極と陰極との間の電圧差が所定オン電圧より小さい場合、発光素子の実際状態がオフである。
【0034】
一実施例において、ステップS402は、画像測定器(Image Measuring Instrument)により表示パネルに残光現象が発生したか否かを検出する。
【0035】
応用において、画像測定器は、撮像装置及び画像解析モジュールを含むことができ、表示パネルがプリセット検出画面を表示するときに、撮像装置により表示パネルに表示される各フレームのプリセット検出画面を捉え、画像解析モジュールにより各フレームのプリセット検出画面を解析し、表示パネルに残光現象が発生したか否かを検出する。画像測定器により表示パネルに残光現象が発生するか否かを検出することにより、検出の正確性を大幅に向上させることができる。
【0036】
ここで、画像解析モジュールは、具体的に、畳み込みニューラルネットワーク(Convolutional Neural Networks、CNN)、領域提案ネットワーク(Region Proposal Network、RPN)又はターゲット検出アルゴリズム(Deformable Parts Models、DPM)などに基づいて構築された画像解析アルゴリズム(Image Analysis Algorithm)を利用して各フレームのプリセット検出画面を解析することができる。
【0037】
ステップS403は、表示パネルに残光現象が発生した場合、表示パネルに残光現象が発生した全ての領域を位置決めし、各領域は少なくとも一行の画素を含む。
【0038】
応用において、表示パネルにプリセット検出画面が表示されるときに残光現象が発生した場合、表示パネルの表示領域に基づいて、残光現象が発生した全ての領域を位置決めしてメモリに記録することができる。プリセット検出画面は一つ又は複数の画素により表示されるため、各領域が少なくとも一行の画素のうちの少なくとも一つの画素を含むことを容易に得る。
【0039】
ステップS404は、各領域に対応する少なくとも一本の目標走査線を決定し、目標走査線は、対応領域の全ての行の画素の最小行番号よりも行番号が小さい一行の目標画素を駆動するために用いられる。
【0040】
応用において、表示パネルの表示領域における各領域の位置により、各領域に対応する少なくとも一本の目標走査線を決定することができる。具体的には、表示パネルの表示領域における一つの領域の位置に基づいて、表示パネルの表示領域における上記一つの領域に含まれる少なくとも一行の画素の位置を決定することができる。これにより、表示パネルの表示領域における上記少なくとも一行の画素に接続される少なくとも一本の走査線の位置を決定することができ、さらに少なくとも一本の目標走査線の行番号を決定することができる。ここで、目標走査線は、上記少なくとも一行の走査線の最小行番号よりも行番号が小さく、すなわち、対応領域の全ての行の画素の最小行番号よりも行番号が小さい一行の目標画素を駆動する。
【0041】
一実施例において、ステップS404は、各領域とマッピング関係に基づいて、各領域に対応する少なくとも一本の目標走査線を決定するステップを含む。
【0042】
応用において、各領域をマッピング関係に代入し、各領域に対応する少なくとも一本の目標走査線を迅速に得ることができる。例えば、nが5より大きいとすると、表示パネルを分割した各表示領域が一本の走査線を含み、各表示領域に含まれる走査線の行番号が互いに異なり、表示パネルに残光現象が発生する領域が1番目、3番目及び5番目の領域を含む場合、1番目、3番目及び5番目の領域をマッピング関係に代入し、目標走査線が1番目、3番目及び5番目の走査線を含むことを容易に得る。
【0043】
ステップS405は、各目標走査線のオン期間を短縮する。
【0044】
応用において、目標走査線は、状態がオンとオフを含むことができ、ハイレベル信号を出力するときに状態がオンであり、ローレベル信号を出力するときに状態がオフである。各目標走査線のオン期間を短縮することにより、目標走査線に寄生容量が現れる確率を低減させることができ、あるいは、目標走査線に生成された寄生容量に蓄積された電荷値を低減させることができ、また寄生容量が電荷を放出するための期間を増加させることができ、これにより残光現象が緩和又は解消される。ここで、電荷放出とは、寄生容量が蓄積された電荷を空気に放出し又は接地端に放出することを指す。電荷放流とは、寄生容量が蓄積された電荷を駆動回路の電子素子又はデータ線に放出し、表示パネルに残光現象を引き起こす確率があることを指す。
【0045】
なお、各目標走査線のオン期間を短縮した後、任意一本の目標走査線のオン期間は、上記任意一本の目標走査線に接続されたm個の発光素子の最長表示期間以上である必要があり、これにより目標走査線に接続されたm個の発光素子が正常に表示することを保証する。ここで、任意一本の目標走査線に接続されたm個の発光素子の最長表示期間は、m本のデータ線から出力された駆動信号の持続期間に基づいて決定され、m個の発光素子の最長表示期間はm本のデータ線から出力された駆動信号の最長継続期間に等しくてもよい。
【0046】
図5は、実施例1の
図3に示す構造概略図に基づき、表示パネルに残光現象が発生するときのデータ線及び走査線の時系列概略図を例示する。具体的には、走査線310がT1期間にオンされ、走査線320がT3期間オンされ、走査線310がオフされた後かつ走査線320がオンされる前、所定期間間隔T2がある。走査線310は、T1期間にハイレベル信号を出力するときに寄生容量を生成し、かつT1期間内に寄生容量を持続的に充電し、寄生容量が所定期間間隔T2内に電荷放出を完了していない場合、T3期間が開始してデータ線320がオンされるとき、寄生容量に蓄積された電荷は、走査線310に接続されたいずれかの発光素子及び発光素子に対応するデータ線を介して放流され得るため、表示パネルに残光現象が発生する。
【0047】
図6は、実施例1の
図3に示す構造概略図に基づいて、一本の目標走査線(走査線310を例とする)のオン期間を短縮するときのデータ線及び走査線の時系列概略図を示す。具体的に、走査線310は、T1期間にオンされることからt01期間にオンされてt12期間にオフされるように調整し、これにより走査線310のオン期間を短縮し、走査線310がt01期間に生成した寄生容量がt12期間及びT2期間に電荷を放出することができ、走査線310の寄生容量が電荷を放出するための期間を増加させ、これにより残光現象が緩和又は解消される。ここで、m本のデータ線から出力された駆動信号の最長期間長がt01であるとすると、走査線310のオン期間を短縮するとき、走査線310のオン期間がt01以上である必要があり、これにより走査線310に接続されたm個の発光素子が正常に表示することを保証する。ここで、T1=t01+t12である。
【0048】
一実施例において、ステップS405は、各目標走査線のオン期間を対応する所定期間まで短縮させるステップを含む。
【0049】
応用において、各走査線に対して対応する所定期間を設定し、所定期間対応表を作ってもよく、いずれか一本又は任意複数本の走査線が目標走査線として決定された場合、所定期間対応表を検索して各目標走査線に対応する所定期間を取得することができ、これにより所定期間に基づいて各目標走査線のオン期間を迅速に短縮し、デバッグ効率を向上させる。ここで、所定期間は、対応する目標走査線に接続されたm個の発光素子の最長表示期間であってもよく、実際のデバッグ要求に応じて設定されてもよく、本開示実施例は所定期間の具体的な長さについて制限しない。
【0050】
本開示実施例2による表示パネルのデバッグ方法は、表示パネルが出荷される前にプリセット検出画面を表示することにより表示パネルに残光現象が発生するか否かを検出することができ、表示パネルに残光現象が発生した場合に残光現象が発生した全ての領域を位置決めることができ、かつ表示パネルに残光現象を引き起こす確率のある目標走査線を決定することができる。目標走査線のオン期間を短縮することにより、目標走査線に寄生容量が現れる確率を低減させることができ、又は目標走査線に生成された寄生容量に蓄積された電荷量を低減させることができ、また寄生容量が電荷を放出するための期間を増加させることができ、これにより残光現象が緩和又は解消され、表示効果が向上する。
【0051】
実施例3
図7に示すように、本開示実施例3は、
図4に対応する実施例2に基づいて、以下のステップS701~ステップS707を含む。
【0052】
ステップS701は、プリセット検出画面信号に基づいて、表示パネルを駆動してプリセット検出画面を表示する。
【0053】
ステップS702は、表示パネルに残光現象が発生したか否かを検出する。
【0054】
ステップS703は、表示パネルに残光現象が発生しない場合、表示パネルのデバッグを停止する。
【0055】
ステップS704は、表示パネルに残光現象が発生した場合、表示パネルに残光現象が発生する全ての領域を位置決めし、各領域は少なくとも一行の画素を含む。
【0056】
ステップS705は、各領域に対応する少なくとも一本の目標走査線を決定し、各目標走査線は、対応領域の全ての行の画素の最小行番号よりも行番号が小さい一行の目標画素を駆動するために用いられる。
【0057】
ステップS706は、各領域に対応する複数本の目標走査線のオン期間を行ごとに短縮する。
【0058】
ステップS707は、任意一本の目標走査線のオン期間を短縮した後、表示パネルに残光現象が発生したか否かを検出するステップに戻って再実行し、ステップS702に進む。
【0059】
応用において、実施例3は、上記実施例2との相違点が、ステップS402(S702)の後にステップS703をさらに含むこと、ステップS405がステップS706を含むこと、ステップS706の後にステップS707をさらに含むことである。以下、ステップS703、ステップS706及びステップS707について説明する。
【0060】
応用において、ステップS703は、表示パネルに表示された各フレームのプリセット検出画面にはいずれも残光現象が発生しない場合、表示パネルが正常に動作すると判定し、表示パネルのデバッグを停止し、循環を終了する。
【0061】
応用において、ステップS706及びステップS707は、各領域に対応する複数の目標走査線のオン期間を行ごとに短縮することができ、かつ任意一本の目標走査線のオン期間を短縮した後に表示パネルに残光現象が発生したか否かを検出するステップに戻ることができる。これにより、それぞれの目標走査線が残光現象を引き起こすか否かを検出することができるため、残光現象を引き起こす目標走査線の行番号を正確に決定することができ、かつ実際要求に応じて当該目標走査線に対して的確にデバッグを行うことができ、デバッグの的確性及び正確性を向上させる。
【0062】
一実施例において、ステップS706は、行番号の逆順で各領域に対応する複数本の目標走査線のオン期間を短縮する。
【0063】
応用において、寄生容量に蓄積された電荷が放流されるとき、発光素子を流れるごとにそれを誤ってオンして点灯させる確率があるため、残光現象が発生する領域の目標走査線に近づくほど、残光現象が発生する確率が大きくなる。なお、目標走査線の行番号が大きいほど、目標走査線が残光現象の発生する領域に近づくため、行番号の逆順で各領域に対応する複数の目標走査線のオン期間を行ごとに短縮することで、残光現象を引き起こす目標走査線を発見する確率を向上することができ、これによりデバッグ効率を向上させる。
【0064】
本開示実施例3による表示パネルのデバッグ方法は、任意一本の目標走査線のオン期間を短縮した後、表示パネルに残光現象が発生したか否かを検出することにより、残光現象を引き起こす目標走査線を正確に位置決めることができ、これによりデバッグの正確性を向上させる。
【0065】
言うまでもないが、上記実施例における各ステップの番号の大きさは実行順序の先後を意味するものではなく、各過程の実行順序はその機能及び固有論理により決定されるべきであり、本開示実施例の実施過程に対する限定を構成するべきではない。
【0066】
本開示実施例はコンピュータ可読記憶媒体をさらに提供し、前記コンピュータ可読記憶媒体にコンピュータプログラムが記憶され、前記コンピュータプログラムがプロセッサにより実行されるときに上記各表示パネルのデバッグ方法の実施例におけるステップを実現することができる。
【0067】
上記統合されたモジュールは、ソフトウェア機能モジュールの形式で実現されかつ独立した製品として販売され又は使用される場合、一つのコンピュータ可読記憶媒体に記憶されることができる。この見解に基づいて、本開示による上記実施例の方法における全部又は一部のプロセスは、コンピュータプログラムが関連するハードウェアを命令することで実現されてもよい。上記コンピュータプログラムは、コンピュータ可読記憶媒体に記憶されてもよく、プロセッサにより実行されるときに上記各方法実施例のステップを実現することができる。ここで、前記コンピュータプログラムは、コンピュータプログラムコードを含み、前記コンピュータプログラムコードがソースコード形式、オブジェクトコード形式、実行ファイル、又はいくつかの中間形式などであってもよい。前記コンピュータ可読記憶媒体は、少なくとも、コンピュータプログラムコードを撮影端末装置に取り込むことができる、任意の実体又は装置、記録媒体、コンピュータメモリ、読み出し専用メモリ(ROM、Read-Only Memory)、ランダムアクセスメモリ(RAM、Random Access Memory)、電力線通信信号、電信信号及びソフトウェア配布媒体などを含んでもよい。例えば、Uディスク、リムーバブルハードディスク、磁気ディスク、又は光ディスクなどがある。
【0068】
上記実施例において、各実施例に対する説明はいずれも重点を有し、ある実施例において詳しく説明又は記載されていない部分は、他の実施例の関連説明を参照することができる。
【0069】
当業者であればわかるように、本明細書に開示された実施例に関連して説明された各例示のモジュール及びアルゴリズムステップは、電子ハードウェアで、又はコンピュータソフトウェアと電子ハードウェアとの組み合わせで実現することができる。これらの機能がハードウェア又はソフトウェアで実行されるかは、技術的解決手段の特定応用及び設計制約条件に依存する。専門技術者は、各特定応用に対して、説明した機能を異なる方法で実現することができるが、このような実現は本開示の範囲を超えると考えられるべきではない。
【0070】
なお、本開示による実施例において、開示された端末装置及び方法は、他の態様で実現することができる。例えば、以上に説明した端末装置実施例は模式的なものに過ぎない。例えば、上記モジュールの分割は、論理機能に基づくものに過ぎず、実際に実現するときに別の分割態様を使用してもよい。例えば、複数のモジュール又はコンポーネントが組み合わされても他のシステムに統合されてもよい。或いは、いくつかの特徴は省略されてもよく、実行されなくてもよい。なお、示される又は検討される相互の間の結合、直接結合又は通信接続は、いくつかのインタフェースを介してもよく、装置又はモジュールの間接結合又は通信接続は、電気的、機械的又は他の態様であってもよい。
【0071】
上記実施例は本開示の技術的解決手段を説明するためのものに過ぎず、限定するものではない。上記実施例を参照して本開示を詳しく説明したが、当業者が理解すべきであるように、上記各実施例に記載された技術的解決手段に対して修正し、又は一部の特徴を同等に置換することができる。これらの修正又は置換は、対応する技術的解決手段の本質を本開示の各実施例に係る技術的解決手段の精神及び範囲から逸脱させるものではなく、いずれも本開示の保護範囲内に含まれるべきである。
【符号の説明】
【0072】
1 表示装置
11 表示パネル
12 メモリ
13 プロセッサ
14 コンピュータプログラム
15 駆動回路
154 走査線駆動回路
155 データ線駆動回路
151、310、320、330 走査線
152、410、420、430 データ線
153、411、412、413 発光素子
311 寄生容量