特許 7578277 計算方法、計算装置、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-28

(45)【発行日】2024-11-06

(54)【発明の名称】計算方法、計算装置、及びプログラム

(51)【国際特許分類】

   G06N 99/00 20190101AFI20241029BHJP

【ＦＩ】

G06N99/00 180

【請求項の数】 6

(21)【出願番号】P 2020207989

(22)【出願日】2020-12-15

(65)【公開番号】P2022094863

(43)【公開日】2022-06-27

【審査請求日】2023-11-30

【新規性喪失の例外の表示】特許法第３０条第２項適用 ｈｔｔｐｓ：／／ｉｅｅｅｘｐｌｏｒｅ．ｉｅｅｅ．ｏｒｇ／ｄｏｃｕｍｅｎｔ／９２９４１３５ 令和２年１２月１５日

【国等の委託研究の成果に係る記載事項】（出願人による申告）２０１８年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／次世代コンピューティング技術の開発／イジングマシン共通ソフトウェア基盤の研究開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】899000068

【氏名又は名称】学校法人早稲田大学

(74)【代理人】

【識別番号】110002675

【氏名又は名称】弁理士法人ドライト国際特許事務所

(72)【発明者】

【氏名】戸川 望

(72)【発明者】

【氏名】多和田 雅師

(72)【発明者】

【氏名】於久 太祐

(72)【発明者】

【氏名】田中 宗

【審査官】新井 則和

(56)【参考文献】

【文献】米国特許出願公開第２０１９／００２６６４５（ＵＳ，Ａ１）

【文献】SHIKURI, Yuta，Efficient Conversion of Bayesian Network Learning into QuadraticUnconstrained Binary Optimization，[online], arXiv，2020年06月17日，pp.1-11，[検索日 2024.07.02], インターネット：＜ＵＲＬ：https://arxiv.org/pdf/2006.06926v2＞

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ９９／００

(57)【特許請求の範囲】

【請求項1】

複数のスピンと、前記複数のスピン間の相互作用係数と、前記複数のスピンのそれぞれに作用する外部磁場係数と、によって表されるイジングモデルのビット幅を削減するために、プロセッサによって実行される計算方法であって、
前記イジングモデルに補助スピンを追加し、
前記複数のスピンのうちの少なくとも１つのスピンと、前記補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、前記複数のスピン間の相互作用係数及び前記複数のスピンのそれぞれに作用する外部磁場係数のうちの少なくとも１つのビット幅を削減する、計算方法。

【請求項2】

前記補助スピンは、前記新たなイジングモデルのエネルギーを最小にするスピンである、請求項１に記載の計算方法。

【請求項3】

前記複数のスピンのうちの２つのスピン間の相互作用係数のビット幅を削減するとき、
前記２つのスピン間の相互作用係数が、第１相互作用係数と第２相互作用係数との和で表されるとすると、
前記２つのスピン間の相互作用係数を、前記２つのスピン間の前記第１相互作用係数と、前記２つのスピン間の前記第２相互作用係数とに分割し、
前記２つのスピンの一方と前記補助スピンとの間に前記第１相互作用係数を設定し、前記２つのスピンの他方と前記補助スピンとの間に前記第１相互作用係数の絶対値を設定することで、前記２つのスピン間の前記第１相互作用係数を拡張する、請求項１又は２に記載の計算方法。

【請求項4】

前記複数のスピンのうちの１つのスピンに作用する外部磁場係数のビット幅を削減するとき、
前記１つのスピンに作用する外部磁場係数が、第１外部磁場係数と第２外部磁場係数との和で表されるとすると、
前記１つのスピンに対して前記第１外部磁場係数を設定し、
前記補助スピンに対して前記第２外部磁場係数を設定し、
前記１つのスピンと前記補助スピンとの間に、前記新たな相互作用係数として、前記第２外部磁場係数の絶対値を設定する、請求項１又は２に記載の計算方法。

【請求項5】

複数のスピンと、前記複数のスピン間の相互作用係数と、前記複数のスピンのそれぞれに作用する外部磁場係数と、によって表されるイジングモデルのビット幅を削減するための計算装置であって、
前記イジングモデルに補助スピンを追加し、
前記複数のスピンのうちの少なくとも１つのスピンと、前記補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、前記複数のスピン間の相互作用係数及び前記複数のスピンのそれぞれに作用する外部磁場係数のうちの少なくとも１つのビット幅を削減するプロセッサを備える計算装置。

【請求項6】

複数のスピンと、前記複数のスピン間の相互作用係数と、前記複数のスピンのそれぞれに作用する外部磁場係数と、によって表されるイジングモデルのビット幅を削減するための計算方法をコンピュータに実行させるためのプログラムであって、
前記イジングモデルに補助スピンを追加し、
前記複数のスピンのうちの少なくとも１つのスピンと、前記補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、前記複数のスピン間の相互作用係数及び前記複数のスピンのそれぞれに作用する外部磁場係数のうちの少なくとも１つのビット幅を削減する処理をコンピュータに実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、計算方法、計算装置、及びプログラムに関する。

【背景技術】

【0002】

多数の組み合わせの中から最も良い組合せを選ぶ組合せ最適化問題をイジングモデルに変換し、アニーリングマシン又はイジングマシンを用いて求解する技術が知られている（例えば、非特許文献１参照）。

【先行技術文献】

【非特許文献】

【0003】

【文献】K. Takehara, D. Oku, Y. Matsuda, S. Tanaka, and N. Togawa, "A multiple coefficients trial method to solve combinatorial optimization problems for simulated-annealing-based ising machines," in Proc. IEEE 9th International Conference on Consumer Electronics (ICCE-Berlin). ieeexplore.ieee.org, Sep. 2019, pp. 64-69.

【発明の概要】

【発明が解決しようとする課題】

【0004】

アニーリングマシン又はイジングマシンに入力するイジングモデルの相互作用係数及び外部磁場係数のビット幅は、多くのハードウェアにおいて制約があるため、任意の値を使用することができない。シフト法を用いて下位ビットを切り捨てることによってビット幅を削減すると、イジングモデルのエネルギーが最小となる基底状態が変異してしまい、所望の解を得ることができないという課題が生じる。

【0005】

本発明は、上記課題に鑑みてなされたものであり、基底状態を変えることなく、イジングモデルのビット幅を削減する計算方法、計算装置及びプログラムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る計算方法は、複数のスピンと、複数のスピン間の相互作用係数と、複数のスピンのそれぞれに作用する外部磁場係数と、によって表されるイジングモデルのビット幅を削減するための計算方法であって、イジングモデルに補助スピンを追加し、複数のスピンのうちの少なくとも１つのスピンと、補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、複数のスピン間の相互作用係数及び複数のスピンのそれぞれに作用する外部磁場係数のうちの少なくとも１つのビット幅を削減する。

【0007】

本発明に係る計算装置は、複数のスピンと、複数のスピン間の相互作用係数と、複数のスピンのそれぞれに作用する外部磁場係数と、によって表されるイジングモデルのビット幅を削減するための計算装置であって、イジングモデルに補助スピンを追加し、複数のスピンのうちの少なくとも１つのスピンと、補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、複数のスピン間の相互作用係数及び複数のスピンのそれぞれに作用する外部磁場係数のうちの少なくとも１つのビット幅を削減するプロセッサを備える。

【0008】

本発明に係るプログラムは、複数のスピンと、複数のスピン間の相互作用係数と、複数のスピンのそれぞれに作用する外部磁場係数と、によって表されるイジングモデルのビット幅を削減するための計算方法をコンピュータに実行させるためのプログラムであって、イジングモデルに補助スピンを追加し、複数のスピンのうちの少なくとも１つのスピンと、補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、複数のスピン間の相互作用係数及び複数のスピンのそれぞれに作用する外部磁場係数のうちの少なくとも１つのビット幅を削減する処理をコンピュータに実行させる。

【発明の効果】

【0009】

本発明によれば、イジングモデルに補助スピンを追加し、イジングモデルのスピンと追加された補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることにより、基底状態を変えることなく、イジングモデルのビット幅を削減することが可能となる。

【図面の簡単な説明】

【0010】

【図1】イジングモデルにシフト法を適用した例を示す模式図である。

【図2】本実施形態に係る計算装置のハードウェア構成を示すブロック図である。

【図3】相互作用係数の拡張方法を説明する模式図である。

【図4】相互作用係数のビット幅を削減する方法を説明する模式図である。

【図5】相互作用係数のビット幅を削減する例を示す模式図である。

【図6】外部磁場係数のビット幅を削減する方法を説明する模式図である。

【図7】外部磁場係数のビット幅を削減する例を示す模式図である。

【図8】イジングモデルに本実施形態に係る計算方法を適用した例を示す模式図である。

【図9】整数分割問題をイジングモデルで表した例を示す模式図である。

【図10】頂点被覆問題とその最適解の一例を示す模式図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して本発明の実施形態を説明する。
本実施形態において、整数は符号ビットを含むものとし、整数の符号を変えても、そのビット幅は変わらないものとする。よって、ｎビットの整数は［－（２^ｎ－１－１）、２^ｎ－１－１］の範囲内にある任意の整数を指すものとする。

【0012】

＜イジングモデル＞
イジングモデルは、無向グラフＧ＝（Ｖ、Ｅ）上で定義された統計力学モデルである。ここで、Ｖは頂点の集合、Ｅはエッジの集合である。イジングモデルは、複数のスピンと、複数のスピン間の相互作用係数と、複数のスピンのそれぞれに作用する外部磁場係数とによって表される。スピンσ_ｉは頂点ｉ∈Ｖ上で定義され、＋１、－１（又は、上向き、下向き）の値をとる。相互作用係数Ｊ_ｉ、ｊはエッジ（ｉ、ｊ）∈Ｅ上で定義され、σ_ｉとσ_jとの接続の重みを示している。外部磁場係数ｈ_ｉは頂点ｉ∈Ｖ上で定義され、スピンσ_ｉに作用する力を表している。

【0013】

イジングモデルのエネルギー関数（ハミルトニアン）は、式（１）で与えられる。

【数1】

【0014】

式（１）では、スピンによらない定数を省略している。本実施形態では、Ｊ_ｉ、ｊとｈ_ｉが整数であるものとする。

【0015】

イジングモデルは、エネルギーが一番低い状態（基底状態）で安定する。組合せ最適化問題の最適解をイジングモデルの基底状態にマッピングすることができれば、最適解を得られることが期待される。

【0016】

しかしながら、上述のように、アニーリングマシン又はイジングマシンに入力するイジングモデルの相互作用係数及び外部磁場係数のビット幅には、多くのハードウェアにおいて制約がある。よって、アニーリングマシン又はイジングマシンに載せることが可能なビット幅よりも大きなビット幅の相互作用係数及び外部磁場係数が入力されたときには、ビット幅を削減する必要がある。

【0017】

＜シフト法＞
イジングモデルのビット幅を削減するナイーブな手法としてシフト法がある。図１に、イジングモデルの例として、４個の頂点と６本のエッジで定義されるイジングモデル１０を示す。イジングモデル１０において、Ｊ_１、２＝３、Ｊ_１、４＝２、Ｊ_２、３＝Ｊ_２、４＝Ｊ_３、４＝Ｊ_１、３＝１、ｈ_１＝３、ｈ_２＝－２、ｈ_３＝ｈ_４＝０である。図１において、σ_１とσ_２にある矢印は外部磁場の向きを表す。イジングモデル１０の基底状態のスピンは、（σ_１、σ_２、σ_３、σ_４）＝（＋１、＋１、＋１、＋１）となる。

【0018】

符号ビットを含めると、値「２」、「３」及び「－２」のビット幅は３ビットであり、値「１」のビット幅は２ビットである。シフト法では、ビットシフトによってビット数を減らす。イジングモデル１０の３ビットの値「２」、「３」及び「－２」を１ビットシフト（右ビットシフト）することによって、それぞれ、２ビットの値「１」、「１」、「－１」が得られる。

【0019】

このように、３ビットのビット幅［－３、＋３］で表現されたイジングモデル１０に上述のシフト法を適用すると、２ビットのビット幅［－１、＋１］で表現されたイジングモデル１２（図１の右側）が求められる。しかしながら、図１に示すように、イジングモデル１２の基底状態のスピンは４通りあり、これら４通りのスピンのうちの１つは、イジングモデル１０の基底状態のスピンと一致するものの、両イジングモデルの基底状態は、完全には一致しない。

【0020】

＜本実施形態＞
そこで、本実施形態では、イジングモデルの基底状態を変えることなくビット幅を削減する手法を提案する。

【0021】

まず、図２を参照して、本実施形態に係る計算方法を実行する計算装置１００のハードウェア構成について説明する。

【0022】

図２に示すように、計算装置１００は、プロセッサ１０２と、メモリ１０４と、記憶装置１０６と、入力部１０８と、ディスプレイ１１０と、ネットワークインターフェース１１２とを備え、これらのデバイスはバスを介して接続される。

【0023】

プロセッサ１０２は、Central Processing Unit（ＣＰＵ）等を有し、メモリ１０４及び記憶装置１０６に格納されたプログラムに従って各種の処理を実行する。プロセッサ１０２によって実行される計算方法の詳細については後述する。

【0024】

なお、プロセッサ１０２として、ＣＰＵ等の汎用コンピュータの代わりに、本実施形態に係る計算方法を実行するためのApplication Specific Integrated Circuits（ＡＳＩＣ）、Field Programmable Gate Array（ＦＰＧＡ）等の専用コンピュータを用いてもよい。

【0025】

メモリ１０４は、Read Only Memory（ＲＯＭ）及びRandom Access Memory（ＲＡＭ）を有する。ＲＯＭは、ＢＩＯＳ等のブートプログラムを格納している。プロセッサ１０２が、ＲＯＭに格納されたプログラム又は記憶装置１０６に格納されたプログラムを読み出す際、これらのプログラムはＲＡＭにロードされる。

【0026】

記憶装置１０６は、コンピュータ読み取り可能な記憶媒体を有し、本実施形態に係る計算方法を実行するためのプログラム、プログラムの実行に必要なデータ等を格納している。コンピュータ読み取り可能な記憶媒体として、Hard Disk Drive（ＨＤＤ）、Solid State Drive（ＳＳＤ）、光ディスク等が挙げられる。

【0027】

なお、プロセッサ１０２によって実行されるプログラムを、ネットワークを介して接続された他のコンピュータに格納し、プロセッサ１０２が、他のコンピュータからネットワークインターフェース１１２を介してプログラムを読み出すようにしてもよい。

【0028】

入力部１０８は、マウス、キーボード等の入力デバイスを有する。ディスプレイ１１０は、Liquid Crystal Display（ＬＣＤ）等により構成され、プロセッサ１０２により実行された処理の結果を表示する。

【0029】

ネットワークインターフェース１１２は、計算装置１００をLocal Area Network（ＬＡＮ）、Wide Area Network（ＷＡＮ）、及び／又はインターネット等のネットワークに接続するためのインターフェースである。

【0030】

次に、図３～図８を参照して、プロセッサ１０２によって実行される計算方法について説明する。

【0031】

イジングモデルの相互作用係数のビット幅を削減する方法を説明する前に、図３を参照して、補助スピンの追加による相互作用係数の拡張方法について説明する。

【0032】

図３に示すように、イジングモデル（モデル３－１）において、２つのスピンσ_ｉとσ_jが相互作用係数Ｊ_ｉ、ｊによって接続されているものとする。まず、モデル３－１に補助スピンσ_ｘを追加する。そして、σ_ｉとσ_ｘとの間のエッジ（ｉ、ｘ）と、σ_ｘとσ_jとの間のエッジ（ｊ、ｘ）を追加する。そして、追加されたエッジ（ｉ、ｘ）と（ｊ、ｘ）に、新たに相互作用係数Ｊ_ｉ、ｊとその絶対値｜Ｊ_ｉ、ｊ｜をそれぞれ設定する。このように、モデル３－１にσ_ｘを追加して、σ_ｉとσ_jと間のＪ_ｉ、ｊを拡張させることで、拡大イジングモデル（モデル３－２）が求められる。

【0033】

図３に示すイジングモデル（モデル３－１）のエネルギーをＨ_１とすると、エネルギーＨ_１は式（２）で表される。なお、以下では、相互作用係数Ｊ_ｉ、ｊによらない項を省略している。

【数2】

【0034】

図３に示す拡大イジングモデル（モデル３－２）のエネルギーをＨ′_１とすると、Ｊ_ｉ、ｊ＞０のとき、Ｈ′_１は式（３）で表される。

【数3】

【0035】

補助スピンσ_ｘは、＋１又は－１の値をとる。σ_ｘがＨ′_１を最小にするスピンであると仮定すると、式（３）は式（４）のように表される。

【数4】

【0036】

モデル３－１とモデル３－２とのエネルギーの差（式（２）と式（４）との差）は｜Ｊ_ｉ、ｊ｜となる。

【0037】

Ｊ_ｉ、ｊ＜０のとき、Ｈ′_１は式（５）で表される。

【数5】

【0038】

σ_ｘがＨ′_１を最小にするスピンであると仮定すると、式（５）は式（６）のように表される。

【数6】

【0039】

モデル３－１とモデル３－２とのエネルギーの差（式（２）と式（６）との差）は｜Ｊ_ｉ、ｊ｜となる。

【0040】

このように、σ_ｘがＨ′_１を最小にするスピンであると仮定すると、元のイジングモデル（モデル３－１）と拡大イジングモデル（モデル３－２）とのエネルギー差は常に｜Ｊ_ｉ、ｊ｜となる。よって、モデル３－１の基底状態とモデル３－２の基底状態とのエネルギー差は｜Ｊ_ｉ、ｊ｜にならなければならない。｜Ｊ_ｉ、ｊ｜の値は、スピンの状態によらないので、モデル３－１で基底状態を与えるスピンσ_ｉ、σ_jは、モデル３－２においても基底状態を与えることになる。すなわち、図３に示すように、元のイジングモデルに補助スピンとエッジとを追加し、元のスピンに着目すると、同一の基底状態を得ることができる。

【0041】

次に、図４を参照して、相互作用係数のビット幅を削減する方法を説明する。
図４に示すように、イジングモデル（モデル４－１）において、２つのスピンσ_ｉとσ_jが相互作用係数Ｊ_ｉ、ｊで接続されているものとする。

【0042】

まず、Ｊ_ｉ、ｊ＝Ｊ′_ｉ、ｊ＋Ｊ″_ｉ、ｊとなるように、Ｊ_ｉ、ｊを第１相互作用係数Ｊ′_ｉ、ｊと第２相互作用係数Ｊ″_ｉ、ｊとに分割する。図４に示すように、Ｊ′_ｉ、ｊとＪ″_ｉ、ｊはいずれも、σ_ｉとσ_jとを接続するものである。そして、Ｊ′_ｉ、ｊとＪ″_ｉ、ｊの一方（図４ではＪ′_ｉ、ｊ）に対して、図３に示す相互作用係数の拡張方法を適用すると、拡大イジングモデル（モデル４－２）が求められる。

【0043】

上述のように、拡大イジングモデルのエネルギーを最小にする補助スピンを元のイジングモデルに追加して相互作用係数を拡張すれば、拡大イジングモデルの基底状態は、元のイジングモデルの基底状態と一致する。したがって、プロセッサ１０２に載せることが可能なビット幅になるまで、図４に示す処理を繰り返すことによって、基底状態を変えることなく元のイジングモデルの相互作用係数のビット幅を削減することができる。

【0044】

例えば、Ｊ_ｉ、ｊ＝２Ｊ′_ｉ、ｊとすると、モデル４－１のエネルギーＨ_１０は、式（７）のように表される。なお、以下では、相互作用係数Ｊ_ｉ、ｊによらない項を省略している。

【数7】

【0045】

Ｊ_ｉ、ｊ＝２Ｊ′_ｉ、ｊを２つの同一の相互作用係数Ｊ′_ｉ、ｊに分割する（Ｊ′_ｉ、ｊ＝Ｊ″_ｉ、ｊ）。モデル４－２のエネルギーをＨ′_１０とすると、Ｊ′_ｉ、ｊ＞０のとき、Ｈ′_１０は式（８）で表される。

【数8】

【0046】

σ_ｘはＨ′_１０を最小にするスピンなので、式（８）は式（９）のように表される。

【数9】

【0047】

式（７）及び式（９）より、スピンによらない定数｜Ｊ′_ｉ、ｊ｜を除くと、Ｈ_１０＝Ｈ′_１０となる。すなわち、基底状態を変えずに、相互作用係数Ｊ_ｉ、ｊ（＝２Ｊ′_ｉ、ｊ）のビット幅を１ビット減らすことができる。

【0048】

Ｊ′_ｉ、ｊ＜０のとき、モデル４－２のエネルギーＨ′_１０は、式（１０）で表される。

【数10】

【0049】

σ_ｘはＨ′_１０を最小にするスピンなので、式（１０）は式（１１）のように表される。

【数11】

【0050】

式（７）及び式（１１）より、スピンによらない定数｜Ｊ′_ｉ、ｊ｜を除くと、Ｈ_１０＝Ｈ′_１０となる。すなわち、基底状態を変えることなく、相互作用係数Ｊ_ｉ、ｊ（＝２Ｊ′_ｉ、ｊ）のビット幅を１ビット減らすことができる。

【0051】

次に、図５を参照して、相互作用係数のビット幅を削減する例を説明する。図５では、スピンσ_ｉとσ_jとの間の相互作用係数Ｊ_ｉ、ｊが、５ビット（符号ビットを含む）の値から３ビットの値へ削減する例を示している。

【0052】

元のイジングモデル（モデル５－１）において、Ｊ_ｉ、ｊの値が「１４」（符号ビットを含めて５ビット）であるものとする（ステップ５０）。まず、モデル５－１の「１４」を「３」（３ビット）と「１１」（５ビット）に分解する（ステップ５２）。そして、σ_ｉとσ_jとを接続する「３」について、補助スピンａ_１を追加して、σ_ｉとａ_１との間の相互作用係数を「３」に設定し、ａ_１とσ_jとの間の相互作用係数も「３」に設定することで、新たなイジングモデル（モデル５－２）を求める（ステップ５４）。

【0053】

次に、モデル５－２のＪ_ｉ、ｊの値「１１」を「３」（３ビット）と「８」（５ビット）に分解する（ステップ５６）。そして、σ_ｉとσ_jとを接続する「３」について、補助スピンａ_２を追加して、σ_ｉとａ_２との間の相互作用係数を「３」に設定し、ａ_２とσ_jとの間の相互作用係数も「３」に設定することで、新たなイジングモデル（モデル５－３）を求める（ステップ５８）。

【0054】

次に、モデル５－３のＪ_ｉ、ｊの値「８」を「３」（３ビット）と「５」（４ビット）に分解する（ステップ６０）。そして、σ_ｉとσ_jとを接続する「３」について、補助スピンａ_３を追加して、σ_ｉとａ_３との間の相互作用係数を「３」に設定し、ａ_３とσ_jとの間の相互作用係数も「３」に設定することで、新たなイジングモデル（モデル５－４）を求める（ステップ６２）。

【0055】

次に、モデル５－４のＪ_ｉ、ｊの値「５」を「３」と「２」（ともに３ビット）に分解する（ステップ６４）。そして、σ_ｉとσ_jとを接続する「３」について、補助スピンａ_４を追加して、σ_ｉとａ_４との間の相互作用係数を「３」に設定し、ａ_４とσ_jとの間の相互作用係数も「３」に設定する。これにより、全ての相互作用係数が３ビット以下で表現された拡大イジングモデル（モデル５－５）を求めることができる（ステップ６６）。

【0056】

次に、図６を参照して、外部磁場係数のビット幅を削減する方法を説明する。
図６に示すように、イジングモデル（モデル６－１）が、スピンσ_ｉに作用する外部磁場係数ｈ_ｉを有するものとする。

【0057】

ｈ_ｉが、第１外部磁場係数ｈ′_ｉと第２外部磁場係数ｈ_ｘとの和（ｈ_ｉ＝ｈ′_ｉ＋ｈ_ｘ）で表されるとすると、まず、モデル６－１に補助スピンσ_ｘを追加し、σ_ｉの外部磁場係数としてｈ′_ｉを設定し、σ_ｘの外部磁場係数としてｈ_ｘを設定する。そして、σ_ｉとσ_ｘとの間にエッジ（ｉ、ｘ）を追加し、追加されたエッジ（ｉ、ｘ）上の相互作用係数として、第２外部磁場係数の絶対値｜ｈ_ｘ｜を設定する。このようにして、拡大イジングモデル（モデル６－２）が求められる。

【0058】

次に、モデル６－２の基底状態を、モデル６－１の基底状態と一致させるための条件を考察する。

【0059】

モデル６－１のエネルギーをＨ_２とすると、Ｈ_２は式（１２）で表される。なお、以下では、外部磁場係数ｈ_ｉによらない項を省略している。

【数12】

【0060】

モデル６－２のエネルギーをＨ′_２とすると、ｈ_ｘ＞０、ｈ_ｉ＞ｈ_ｘのとき、Ｈ′_２は式（１３）で表される。

【数13】

【0061】

σ_ｉの値は＋１又は－１なので、式（１３）の（１＋σ_ｉ）は２又は０となり、常に非負の値をとる。よって、σ_ｘ＝＋１のときにＨ′_２は最小となり、式（１３）は式（１４）で表される。

【数14】

【0062】

モデル６－１とモデル６－２とのエネルギーの差（式（１２）と式（１４）との差）は｜ｈ_ｘ｜となる。

【0063】

ｈ_ｘ＜０、ｈ_ｉ＜ｈ_ｘのとき、Ｈ′_２は式（１５）で表される。

【数15】

【0064】

σ_ｉの値は＋１又は－１なので、式（１５）の（１－σ_ｉ）は０又は２となり、常に非負の値をとる。よって、σ_ｘ＝－１のときにＨ′_２は最小となり、式（１５）は式（１６）で表される。

【数16】

【0065】

モデル６－１とモデル６－２とのエネルギーの差（式（１２）と式（１６）との差）は｜ｈ_ｘ｜となる。

【0066】

このように、σ_ｘがＨ′_２を最小にするスピンであると仮定すると、元のイジングモデル（モデル６－１）と拡大イジングモデル（モデル６－２）とのエネルギー差は常に｜ｈ_ｘ｜となる。よって、モデル６－１の基底状態とモデル６－２の基底状態とのエネルギー差は｜ｈ_ｘ｜にならなければならない。｜ｈ_ｘ｜の値は、スピンの状態によらないので、モデル６－１で基底状態を与えるスピンσ_ｉは、モデル６－２においても基底状態を与えることになる。すなわち、図６に示すように、元のイジングモデルに補助スピンとエッジとを追加し、元のスピンに着目すると、同一の基底状態を得ることができる。

【0067】

プロセッサ１０２に載せることが可能なビット幅になるまで、図６に示す処理を繰り返すことによって、基底状態を変えることなく元のイジングモデルの外部磁場係数のビット幅を削減することができる。

【0068】

次に、図７を参照して、外部磁場係数のビット幅を削減する例を説明する。図７では、スピンσ_ｉに作用する外部磁場係数ｈ_ｉが、５ビット（符号ビットを含む）の値から３ビットの値へ削減する例を示している。

【0069】

元のイジングモデル（モデル７－１）において、ｈ_ｉの値が「１４」（符号ビットを含めて５ビット）であるものとする（ステップ７０）。モデル７－１のｈ_ｉの値「１４」が「３」（３ビット）と「１１」（５ビット）との和で表されることから、まず、モデル７－１に補助スピンａ_１を追加し、σ_ｉの外部磁場係数として「１１」を設定し、ａ_１の外部磁場係数として「３」を設定する。そして、σ_ｉとａ_１との間にエッジを追加し、追加されたエッジ上に新たな相互作用係数として「３」を設定することで新たなイジングモデル（モデル７－２）を求める（ステップ７２）。

【0070】

次に、モデル７－２のｈ_ｉの値「１１」が「３」（３ビット）と「８」（５ビット）との和で表されることから、モデル７－２に補助スピンａ_２を追加し、σ_ｉの外部磁場係数として「８」を設定し、ａ_２の外部磁場係数として「３」を設定する。そして、σ_ｉとａ_２との間にエッジを追加し、追加されたエッジ上に新たな相互作用係数として「３」を設定することで新たなイジングモデル（モデル７－３）を求める（ステップ７４）。

【0071】

次に、モデル７－３のｈ_ｉの値「８」が「３」（３ビット）と「５」（４ビット）との和で表されることから、モデル７－３に補助スピンａ_３を追加し、σ_ｉの外部磁場係数として「５」を設定し、ａ_３の外部磁場係数として「３」を設定する。そして、σ_ｉとａ_３との間にエッジを追加し、追加されたエッジ上に新たな相互作用係数として「３」を設定することで新たなイジングモデル（モデル７－４）を求める（ステップ７６）。

【0072】

次に、モデル７－４のｈ_ｉの値「５」が「３」と「２」（ともに３ビット）との和で表されることから、モデル７－４に補助スピンａ_４を追加し、σ_ｉの外部磁場係数として「２」を設定し、ａ_４の外部磁場係数として「３」を設定する。そして、σ_ｉとａ_４との間にエッジを追加し、追加されたエッジ上に新たな相互作用係数として「３」を設定する。これにより、全ての外部磁場係数が３ビット以下で表現された拡大イジングモデル（モデル７－５）を求めることができる（ステップ７８）。

【0073】

本実施形態に係る計算方法によって元のイジングモデルのビット幅を１ビット削減する際に追加される補助スピンの数を定式化することができる。

【0074】

元のイジングモデルのＪ_ｉ、ｊ及びｈ_ｉの値が、符号ビットを含めてｎビットであり、１ビット削減することにより、［－（２^ｎ－２－１）、２^ｎ－２－１］の範囲内の（ｎ－１）ビットの任意の整数（ｎ－１≧２）になるものとする。

【0075】

Ｊ_ｉ、ｊが１ビット削減されるときに追加される補助スピンの数をｓ_ｉ、ｊとすると、ｓ_ｉ、ｊは式（１７）で表される。

【数17】

【0076】

ｈ_ｉが１ビット削減されるときに追加される補助スピンの数をｓ_ｉとすると、ｓ_ｉは式（１８）で表される。

【数18】

【0077】

式（１７）と式（１８）から、ビット幅がｎビットで表現されるイジングモデルを本実施形態に係る計算方法によって１ビット削減するとき、追加される補助スピンの総数ｓは、式（１９）で表される。

【数19】

【0078】

図１に示す３ビットのビット幅（［－３、＋３］）で表現されたイジングモデル１０に、本実施形態に係る計算方法を適用してビット幅を１ビット削減すると、図８に示すように、２ビットのビット幅［－１、＋１］で表現された拡大イジングモデル８０（図８の右側）を得ることができる。

【0079】

図８の拡大イジングモデル８０において、実線で描かれたエッジ、実線で描かれた矢印は、それぞれ、相互作用係数、外部磁場係数が＋１であることを表し、点線で描かれた矢印は、外部磁場係数が－１であることを表している。

【0080】

式（１７）～式（１９）より、イジングモデル１０に追加された補助スピンの総数ｓは６個となる。実際、ｈ_１（＝３）を１ビット削減するため、補助スピンａ_１、ａ_２を追加し、Ｊ_１、２（＝３）を１ビット削減するため、補助スピンａ_３、ａ_４を追加し、ｈ_２（＝－２）を１ビット削減するため、補助スピンａ_５を追加し、Ｊ_１、４（＝２）を１ビット削減するため、補助スピンａ_６を追加することで、拡大イジングモデル８０が得られる。

【0081】

拡大イジングモデル８０では、Ｊ_１、２＝Ｊ_１、３＝Ｊ_１、４＝Ｊ_２、３＝Ｊ_２、４＝Ｊ_３、４＝＋１、ｈ_１＝＋１、ｈ_２＝－１、ｈ_３＝ｈ_４＝０となる。これにより、拡大イジングモデル８０の基底状態のスピンは、補助スピンを除くと、（σ_１、σ_２、σ_３、σ_４）＝（＋１、＋１、＋１、＋１）となり、元のイジングモデル１０の基底状態のスピンと一致することがわかる。

【0082】

次に、本実施形態に係る計算方法をランダムイジングモデルと２つの組合せ最適化問題（整数分割問題及び頂点被覆問題）とに適用した例を説明する。

【0083】

＜ランダムイジングモデル＞
以下のランダムイジングモデルは、頂点とエッジがランダムに生成された連結グラフであり、頂点の数が５～２０の範囲内にあり、エッジ密度が約１．０に設定されているものとする。また、相互作用係数と外部磁場係数は、所定のビット幅の一様分布をとるようにランダムに生成され、ビット幅が５ビットから１１ビットの範囲内にあるものとする。

【0084】

このようにランダムに生成された各イジングモデルに本実施形態に係る計算方法を適用した例を表１に示す。

【表1】

【0085】

表１において、「Name」欄に記載された＃１～＃１１は、それぞれ異なるイジングモデルのグラフを表している。「Name」欄において、｜Ｖ｜は頂点の数、｜Ｅ｜はエッジの数を表す。また、「Bit-Width」欄は、元のイジングモデルのビット幅を表し、「#Reduction bits」欄は、元のイジングモデルに本実施形態に係る計算方法を適用することによって削減したビット数を表し、「#Spins」欄は、元のイジングモデルのビット幅を削減することによって得られた拡大イジングモデルの総スピン数を表す。削減したビット数が「０」のときの総スピン数は、元のイジングモデルのスピン数と同じである。「#Spins」欄における空欄は、ビット幅をこれ以上削減することができないことを意味する。後述の各表の構成も表１と同様である。

【0086】

表１において、例えば、＃１のイジングモデルは、頂点の数が５個、エッジの数が１０本、ビット幅が５ビットである。＃１のイジングモデルに本実施形態に係る計算方法を適用することによってビット幅が１ビット削減したとき、総スピン数は１５個となり、ビット幅が２ビット削減したとき総スピン数は３４個となり、ビット幅が３ビット削減したとき、総スピン数は１０９個となる。表１より、＃１～＃１１のイジングモデルのビット幅を削減するにつれ、総スピン数が増加していることがわかる。

【0087】

＜整数分割問題＞
整数分割問題（Number Partition Problem）（以下、ＮＰＰと呼ぶ。）は、Ｎ個の自然数の集合Ｍ＝｛ｍ_１、ｍ_２、…、ｍ_Ｎ｝が与えられたとき、Ｍを２つの部分集合Ｍ_１とＭ_２とに分け、Ｍ_１に属する自然数の和とＭ_２に属する自然数の和とが等しいか否かを判断するものである。ＮＰＰはＮＰ完全な問題として知られている。

【0088】

例えば、集合Ｍ＝｛１、２、４、７｝が与えられたとき、Ｍを部分集合Ｍ_１＝｛１、２、４｝とＭ_２＝｛７｝とに分けると、Ｍ_１の自然数の和とＭ_２の自然数の和とが等しくなる。

【0089】

ＮＰＰは、イジングモデルで表すことができる。Ｎ個（＝｜Ｍ｜）のスピンσ_ｉ（１≦ｉ≦Ｎ）を用意し、エネルギー関数（ハミルトニアン）をＨ_ＮＰＰとすると、ＮＰＰは、式（２０）及び式（２１）のようにイジングモデルに定式化することができる。

【数20】

【数21】

【0090】

式（２１）に示すように、σ_ｉ（１≦ｉ≦Ｎ）は、ｍ_ｉがＭ_１に割り当てられたときは＋１となり、ｍ_ｉがＭ_２に割り当てられたときは－１となる。式（２０）において、Ｈ_ＮＰＰの最小値はゼロである。Ｈ_ＮＰＰがゼロのとき、Ｍ_１に属する自然数の和とＭ_２に属する自然数の和とが等しくなる。

【0091】

上述の集合Ｍ＝｛１、２、４、７｝が与えられたときに、ＮＰＰをイジングモデルで表した例を図９に示す。図９に示すイジングモデル９０の相互作用係数Ｊ_ｉ、ｊは、式（２０）より、２ｍ_ｉｍ_ｊである。スピンσ_ｉ（１≦ｉ≦Ｎ）はｍ_ｉ（１≦ｉ≦Ｎ）に対応する。上述のように、集合ＭはＭ_１＝｛１、２、４｝とＭ_２＝｛７｝とに分けることができ、図９に示すように、（σ_１、σ_２、σ_３、σ_４）＝（＋１、＋１、＋１、－１）又は（σ_１、σ_２、σ_３、σ_４）＝（－１、－１、－１、＋１）のときに、Ｈ_ＮＰＰは最小値をとる。

【0092】

ＮＰＰのイジングモデルに本実施形態に係る計算方法を適用した例を表２に示す。

【表2】

【0093】

表２の「Name」欄に記載された＃１２～＃２３は、それぞれ異なる集合Ｍを表している。ここで、集合ＭのＮ個の自然数（Ｎ ｍｏｄ ３＝０又は２）は、式（２２）で定義されるｆ（ｉ，ｊ）に基づいて生成され、式（２２）はフィボナッチ数列（Fibonacci sequence）を表している。式（２２）に基づいて集合Ｍを生成すると、ＮＰＰは常に解を有する。

【数22】

【0094】

表２の＃１３、＃１５、＃１８、＃２０～＃２３は、式（２２）のｆ（ｉ，ｊ）に基づいて生成された集合を表している。＃１４の集合は、図９に示すビット幅が７のイジングモデル９０に対応している。例えば、イジングモデル９０に本実施形態に係る計算方法を適用してビット幅を１ビット削減したとき、総スピン数が５個になり、ビット幅を５ビット削減したとき、総スピン数が１２４個になる。このように、ＮＰＰにおいても、本実施形態に係る計算方法によってビット幅を削減すると、総スピン数が増加していることがわかる。

【0095】

＜頂点被覆問題＞
無向グラフＧ＝（Ｖ、Ｅ）の頂点被覆とは、Ｅの各エッジの少なくとも一方の頂点が、頂点の部分集合Ｖ′⊆Ｖに含まれることである。頂点被覆問題（Vertex Cover Problem）（以下、ＶＣＰと呼ぶ。）は、最小サイズのＶ′を見つけることであり、ＮＰ困難な問題として知られている。

【0096】

図１０に、ＶＣＰの一例を示す。図１０に示すグラフ１０００は、８個の頂点（１～８）と１６本のエッジを有する。グラフ１０００の最小サイズのＶ′は、頂点が５個の集合であり、図１０に示すように、頂点１、３、４、６及び７からなる部分集合Ｖ′_１と、頂点２、４、５、６及び８からなる部分集合Ｖ′_２とがある。すなわち、グラフ１０００の各エッジの少なくとも一方の頂点は、Ｖ′_１に含まれるか、又は、Ｖ′_２に含まれる。

【0097】

ＶＣＰも、イジングモデルで表すことができる。Ｎ個（＝｜Ｖ｜）のスピンσ_ｉ（１≦ｉ≦Ｎ）を用意し、エネルギー関数（ハミルトニアン）をＨ_ＶＣＰとすると、ＶＣＰは、式（２３）及び式（２４）のようにイジングモデルに定式化することができる。

【数23】

【数24】

【0098】

式（２３）において、α_ＶＣＰ及びβ_ＶＣＰは正の重みパラメータである。式（２４）に示すように、σ_ｉ（１≦ｉ≦Ｎ）は、頂点ｉがＶ′に属するときは＋１となり、頂点ｉがＶ′に属さないときは－１となる。

【0099】

式（２３）の第１項、第２項は、それぞれ、ペナルティ関数、目的関数を意味する。Ｅの各エッジの少なくとも一方の頂点がＶ′に属すると、式（２３）の第１項はゼロとなる。Ｖ′が最小サイズであれば、式（２３）の第２項が最小のときにＨ_ＶＣＰが最小となり、最適解を得ることができる。なお、β_ＶＣＰ≦α_ＶＣＰと設定すれば、実行可能解（feasible solutions）と呼ばれる制約条件を満たす解を得ることができる。

【0100】

ＶＣＰのイジングモデルに本実施形態に係る計算方法を適用した例を表３に示す。

【表3】

【0101】

表３の「Name」欄は、以下のサイトのAG-Monien Graph Collectionから選択したベンチマークのグラフを示している。
“AG-Monien - SuiteSparse matrix collection,” https://sparse.tamu.edu/AG-Monien.
また、表３の全てのグラフについて、α_ＶＣＰ及びβ_ＶＣＰの双方の値を１に設定している。

【0102】

表３に示す各グラフについても、本実施形態に係る計算方法を適用してビット幅を１ビット削減すると、総スピン数が増加していることがわかる。

【0103】

なお、アニーリングマシン又はイジングマシンは、予め定められたスピン数を有しており、その予め定められたスピン数以下であれば処理可能である。実際、表１～表３において、総スピン数が、プロセッサ１０２が有する予め定められたスピン数以下である場合に、プロセッサ１０２は基底状態を正しく求めることができる。

【0104】

次に、本実施形態に係る計算方法との比較のため、ランダムイジングモデル、ＮＰＰ、及びＶＣＰにナイーブな手法（シフト法）を適用して得られた結果を、それぞれ、表４、表５、及び表６に示す。

【0105】

【表4】

【0106】

【表5】

【0107】

【表6】

【0108】

表４～表６の「Name」欄の内容は、それぞれ、表１～表３と同一である。また、表４～表６の「#Ground states by naive method/#Original ground states matched」欄の“ａ”／“ｂ”において、“ａ”は、シフト法によってビット幅が削減されたイジングモデルの基底状態の数を表し、“ｂ”は、シフト法適用後のイジングモデルの基底状態のうち、元のイジングモデルの基底状態と一致した基底状態の数を表す。

【0109】

表４（ランダムイジングモデル）より、シフト法によってビット幅が３ビットに削減された各イジングモデルの基底状態は、元のイジングモデルの基底状態とほぼ一致していることがわかる（表４の下線部のデータ参照）。一方、シフト法によってビット幅が２ビットに削減された各イジングモデルの基底状態は、元のイジングモデルの基底状態とほとんど一致しない（表４の二重下線部のデータ参照）。

【0110】

表５（ＮＰＰ）より、シフト法によってビット幅が削減された各イジングモデルの基底状態の数は、元のイジングモデルの基底状態の数とほとんど一致しないことがわかる。例えば、＃１４に対応するイジングモデル（図９に示すイジングモデル９０）のビット幅を３ビット以上削減すると、ＮＰＰの最適解を得ることはできない。また、表５の＃１２～＃１９に示す問題において、シフト法によってビット幅が２ビットに削減された各イジングモデルの基底状態の数は、元のイジングモデルと一致した基底状態の数よりも著しく大きいことがわかる（表５の下線部のデータ参照）。この場合、ＮＰＰの最適解をほとんど得ることができない。

【0111】

表６（ＶＣＰ）より、頂点の数が１５未満のグラフ（表６のｓｅ １、ｃａｇｅ １、ｃａｇｅ ２）については、シフト法によって１ビット削減したイジングモデルの基底状態は、元のイジングモデルの基底状態と一致する。しかしながら、グラフのサイズが大きくなると、シフト法によって１ビット削減したイジングモデルの基底状態の数は、元のイジングモデルの基底状態の数と一致しなくなる。特に、表６のｂｆｌｙ １（｜Ｖ｜＝２４、｜Ｅ｜＝９６）では、元のイジングモデルのビット幅を１ビット削減しただけで、ＶＣＰの最適解を全く得ることができなくなる。

【0112】

本実施形態によれば、イジングモデルに補助スピンを追加し、イジングモデルのスピンと補助スピンとの間に新たな相互作用係数を設定して新たなイジングモデルを求めることで、イジングモデルの係数（相互作用係数、外部磁場係数）の大きさを分散させる。これにより、基底状態を変えることなく、イジングモデルのビット幅を削減することができる。このように、本実施形態では、ハードウェアに載せることが可能なビット幅よりも大きいビット幅のイジングモデルが入力された場合であっても、イジングモデルの基底状態を正しく求めることができる。

【0113】

なお、本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変更が可能であり、当業者によってなされる他の実施形態、変形例も本発明に含まれる。

【符号の説明】

【0114】

１００ 計算装置
１０２ プロセッサ
１０４ メモリ
１０６ 記憶装置
１０８ 入力部
１１０ ディスプレイ
１１２ ネットワークインターフェース

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】