▶ デファン リミテッド ライアビリティ カンパニーの特許一覧
特許7578293アバランシェ光検出器（変形形態）およびこれを製造するための方法（変形形態）
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-28
(45)【発行日】2024-11-06
(54)【発明の名称】アバランシェ光検出器（変形形態）およびこれを製造するための方法（変形形態）
(51)【国際特許分類】
H01L 31/107 20060101AFI20241029BHJP
【ＦＩ】
H01L31/10 B
【請求項の数】
13
(21)【出願番号】P 2021555095
(86)(22)【出願日】2020-03-04
(65)【公表番号】
(43)【公表日】2022-05-06
(86)【国際出願番号】 RU2020050037
(87)【国際公開番号】W WO2020185124
(87)【国際公開日】2020-09-17
【審査請求日】2022-08-22
(31)【優先権主張番号】2019106820
(32)【優先日】2019-03-12
(33)【優先権主張国・地域又は機関】RU
【前置審査】
(73)【特許権者】
【識別番号】521412386
【氏名又は名称】デファン リミテッド ライアビリティ カンパニー
(74)【代理人】
【識別番号】100103610
【弁理士】
【氏名又は名称】▲吉▼田 和彦
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100119013
【弁理士】
【氏名又は名称】山崎 一夫
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100120525
【弁理士】
【氏名又は名称】近藤 直樹
(74)【代理人】
【識別番号】100139712
【弁理士】
【氏名又は名称】那須 威夫
(74)【代理人】
【識別番号】100141553
【弁理士】
【氏名又は名称】鈴木 信彦
(72)【発明者】
【氏名】コロボフ ニコライ アファナセヴィッチ
(72)【発明者】
【氏名】シタルスキー コンスタンティン ユレヴィッチ
(72)【発明者】
【氏名】シュビン ヴィタリィ エマヌイロヴィッチ
(72)【発明者】
【氏名】シュシャコフ ドミトリィ アレクセーヴィッチ
(72)【発明者】
【氏名】ボグダノフ セルゲイ ヴィタレヴィッチ
【審査官】佐竹 政彦
(56)【参考文献】
【文献】特表２００８－５４４４９６（ＪＰ，Ａ）
【文献】特開昭６２－０３３４８２（ＪＰ，Ａ）
【文献】特開２００８－３１１６５１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／１０７
(57)【特許請求の範囲】
【請求項1】
アバランシェ光検出器を製造するための方法であって、以下のステップ：‐ 半導体ウエハの表面全体に増倍層を形成するステップと、
‐ 前記増倍層の表面全体を誘電体層で覆うステップと、
‐ 前記増倍層の上面の特定のエリアおよび誘電体層上に、前記誘電体層および増倍層の両方にノッチをエッチング形成することによって、少なくとも１つのアバランシェ増幅部を形成するステップであって、前記ノッチの側壁は誘電体層で覆われる、形成するステップと、
‐ 前記ノッチを前記増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンで充填し、続いて前記多結晶シリコンエリアから前記増倍層内へとドーパントを拡散させることによって、前記少なくとも１つのアバランシェ増幅部のコンタクト層を、および、前記ノッチの外側に形成される光変換部を、形成するステップと、
‐ 前記高濃度ドープされた多結晶シリコン、および前記誘電体層の両方の表面上に、透明な材料で作製されている第１の電極を設置するステップと、
‐ 前記半導体ウエハの底面上に第２の電極を形成するステップと、を含む、方法。
【請求項2】
アバランシェ光検出器を製造するための方法であって、以下のステップ：‐ 半導体ウエハの表面全体に増倍層を形成するステップと、
‐ 前記増倍層の表面上に延びる閉塞した溝を、前記閉塞した溝によって境界付けられている領域の内側にアバランシェ増幅部及び光変換部を形成するために、エッチング形成するステップであって、前記溝の深さは前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満である、エッチング形成するステップと、
‐ 前記閉塞した溝を前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップと、
‐ 前記増倍層の表面全体及び前記閉塞した溝を誘電体層で覆うステップと、
‐ 前記誘電体層および増倍層の両方にノッチをエッチング形成することによって、前記増倍層および誘電体層の上面に前記閉塞した溝によって境界付けられている前記領域の内側に、少なくとも１つのアバランシェ増幅部を形成するステップであって、前記ノッチの側壁は誘電体層で覆われる、形成するステップと、
‐ 前記ノッチを前記増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンで充填し、続いて前記多結晶シリコンエリアから前記増倍層内へとドーパントを拡散させることによって、前記少なくとも１つのアバランシェ増幅部のコンタクト層を、および、前記ノッチの外側に形成される光変換部を、形成するステップと、
‐ 前記ノッチを充填する前記高濃度ドープされた多結晶シリコンの表面上に高抵抗層を設置するステップと、
‐ 前記高抵抗層および前記誘電体層の両方の表面上に、透明な材料で作製されている第１の電極を設置するステップと、
‐ 前記半導体ウエハの底面上に第２の電極を形成するステップと、を含む、方法。
【請求項3】
前記半導体ウエハは低抵抗材料で作製されている、請求項１または２に記載の方法。
【請求項4】
前記ウエハおよび前記増倍層はいずれも同じ半導体材料で作製されている、請求項１～３のいずれか１項に記載の方法。
【請求項5】
前記増倍層は前記ウエハ表面上にエピタキシ法を使用して形成される、請求項１～４のいずれか１項に記載の方法。
【請求項6】
０．５μｍ～２．５μｍの深さを有するノッチが前記誘電体層および増倍層にエッチング形成される、請求項１～４のいずれか１項に記載の方法。
【請求項7】
前記閉塞した溝は１．５μｍ～２．０μｍの幅を有する、請求項２に記載の方法。
【請求項8】
前記第１の電極が設置される前に、高抵抗層が前記高濃度ドープされた多結晶シリコン上に設置される、請求項２に記載の方法。
【請求項9】
アバランシェ光検出器であって、‐ 半導体ウエハと、
‐ 前記半導体ウエハの表面を覆うエピタキシャル増倍層と、
‐ 前記エピタキシャル増倍層の表面を覆う誘電体層と、
‐ 前記エピタキシャル増倍層上に形成された少なくとも１つのアバランシェ増幅部、及び前記アバランシェ増幅部のコンタクト層、の外側にある光変換部と、
‐ 前記誘電体層及び増倍層の両方中のノッチであって、側面が誘電体層で覆われている前記ノッチを充填している、前記増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからのドーパントの拡散によって作製されている、前記アバランシェ増幅部のコンタクト層と、
‐ 前記高濃度ドープされた多結晶シリコンおよび前記誘電体層の表面上に設置されている、透明な材料で作製されている第１の電極と、
‐ 前記半導体ウエハの底面上に形成されている第２の電極と、を備える、アバランシェ光検出器。
【請求項10】
前記誘電体層および増倍層にエッチング形成されている前記ノッチは、０．５μｍ～２．５μｍの深さを有する、請求項９に記載のアバランシェ光検出器。
【請求項11】
アバランシェ光検出器であって、‐ 半導体ウエハと、
‐ 前記半導体ウエハの表面全体を覆うエピタキシャル増倍層と、
‐ 前記エピタキシャル増倍層の表面を覆う誘電体層と、
‐ 前記エピタキシャル増倍層上に形成された少なくとも１つのアバランシェ増幅部、及び前記アバランシェ増幅部のコンタクト層、の外側にある光変換部と、
‐ 前記誘電体層及び増倍層の両方中にエッチング形成された、側面が誘電体で覆われているノッチを充填している、前記増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからのドーパントの拡散によって作製されている前記アバランシェ増幅部のコンタクト層と、
‐ 前記高濃度ドープされた多結晶シリコン上の高抵抗層および前記誘電体層の表面上に設置されている、透明な材料で作製されている第１の電極と、
‐ 前記半導体ウエハの底面上に形成されている第２の電極と、
‐ 深さが前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満であり、前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されている、前記増倍層上に形成された閉塞した溝と、を備え、前記溝は前記アバランシェ増幅部および光変換部の周りに位置している、アバランシェ光検出器。
【請求項12】
前記誘電体層および増倍層にエッチング形成されている前記ノッチは、０．５μｍ～２．５μｍの深さを有する、請求項１１に記載のアバランシェ光検出器。
【請求項13】
前記溝は１．５μｍ～２．０μｍの幅を有する、請求項１２に記載のアバランシェ光検出器。
【発明の詳細な説明】
【技術分野】
【0001】
特許請求される発明は、ＬｉＤＡＲ、通信システム、マシンビジョン、ロボット工学、医学、生物学、環境モニタリング、等において広く使用される、高速で動作する高感度の機器であるアバランシェ光検出器（ＡＰＤ）に関する。
【背景技術】
【0002】
従来のアバランシェ光検出器（avalanche photodetector，ＡＰＤ）は、半導体ウエハ上に設置されるいくつかの半導体層を備える。
【0003】
半導体層のグループは光変換部を形成し、そこで信号光子が吸収されて、自由キャリア、すなわち電子および電子正孔が生成される。これら光が生成した電荷キャリアは次いで半導体層の別のグループ、すなわちアバランシェ増幅部（avalanche amplifier）内に入り、その内部で、電界の強度が電荷キャリアのアバランシェ増倍（avalanche multiplication）にとって十分であるエリアが形成される。
【0004】
アバランシェ増幅部の暗電流を減らし、これによりＡＰＤの閾値感度を上げるために、アバランシェ増幅部が占める面積を、光変換部が占める面積よりも小さくすることができる。
【0005】
米国特許第９，０３５，４１０号およびロシア特許第２，６４１，６２０号で開示されているＡＰＤでは、２つの層－コンタクト層および増倍層（multiplication layer）－を備えるアバランシェ増幅部、ならびに光変換部の両方が、同じウエハ上に位置しており、光変換部のエリアは増幅部のエリアよりも大きい。
【0006】
そのような機器のパラメータを追加的に最適化することができる、すなわち、アバランシェ増幅部のエリアを縮めることによって、閾値感度を改善することができる。ロシア特許第２，６４１，６２０号によるＡＰＤでは、増倍層は、信号光変換部と同じ導電性タイプを有する半導体材料で作製され、ウエハに面し、自律的な光変換部と接合しており、このことにより、光変換部からアバランシェ増幅部へ外部電気回路を介して移動中の光キャリアが引き起こす過剰な暗騒音を低減することが可能になる（米国特許第９，０３５，４１０号を参照）。
【0007】
従来技術の欠点
ロシア特許第２，６４１，６２０号によるＡＰＤでは、増倍層を光変換部から独立させており、このことにより光変換部層内で生成される光キャリアの増倍層への到達が妨げられ、この結果、増倍された光信号の損失が生じる。この結果、ＡＰＤの基本パラメータである閾値感度が低下する。
ロシア特許第２，６４１，６２０号によるＡＰＤでは、増倍層を光変換部から独立させており、このことにより光変換部層内で生成される光キャリアの増倍層への到達が妨げられ、この結果、増倍された光信号の損失が生じる。この結果、ＡＰＤの基本パラメータである閾値感度が低下する。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本開示の目的は、光変換部からアバランシェ増幅部への光キャリアの移動の効率の悪さによって制限されない、高い閾値感度を有するアバランシェ光検出器（ＡＰＤ）を作り出すことである。更に、特許請求されるＡＰＤの提案される実施形態では、その暗電流の低減が可能になる。
【0009】
これらの問題を解決することによって、その基本パラメータであるＡＰＤの閾値感度を改善することが可能になるであろう。
【課題を解決するための手段】
【0010】
特許請求される発明は、アバランシェ光検出器（ＡＰＤ）およびこれを製造するための方法を含み、これらによって、導電性のウエハの全体にわたって増倍層を設置することで、光変換部からアバランシェ増幅部への光キャリアの移動をより効率的にすることが可能になる。少なくとも１つのアバランシェ増幅部のコンタクト層が、増倍層の特定のエリア内に形成される。このことにより、コンタクト層の外側の増倍層は光変換部として機能する。この結果、光変換部において生じた光キャリアは、妨げられることなくアバランシェ増幅部の増倍領域内に入ることになる。アバランシェ光検出器の第１の電極および第２の電極はそれぞれ、コンタクト層およびウエハ上に置かれる。
【0011】
アバランシェ増幅部に対する表面付近の寄生電荷キャリアの影響を緩和するために、増倍層にノッチをエッチング形成し、上記ノッチの底部にアバランシェ増幅部のコンタクト層を形成することによって、その増倍領域を光変換部領域の上面に対して深くする。
【0012】
隣接するウエハ領域からのＡＰＤの暗電流を低減するために、増倍層表面上に閉塞した溝がエッチング形成され、その深さは増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、上記溝によって境界付けられている領域の内側に光検出部が形成される。溝には、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンが充填されている。
【0013】
効率を高めるために、半導体ウエハは低抵抗材料で作製されるべきである。
【0014】
ウエハおよび増倍層がいずれも同じ半導体材料で作製されているのが望ましい。
【0015】
ウエハ表面上の増倍層はエピタキシ法を使用して作製することができ、コンタクト層は、反対の導電性を有する層を形成するドーパントで増倍層をドープすることによって作製することができる。
【0016】
溝は１．５μｍ～２．０μｍの幅を有するのが望ましい。
【0017】
アバランシェ増幅部のコンタクト層と第１の電極との間に、高抵抗層を設置することも可能である。
【0018】
本発明の目的、特徴、および利点を、詳細な説明および付属の図面において更に指摘する。
【図面の簡単な説明】
【0019】
【図1】半導体ウエハ１０１と、増倍層１０２であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層１０２と、増倍層１０２表面、およびコンタクト層１０５のための深さ０．５～２．５μｍであるノッチ１０４の側壁を覆う、誘電体層１０３と、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからの拡散によって作製されている、コンタクト層１０５と、を備え、少なくとも１つのアバランシェ増幅部１０６およびアバランシェ増幅部の外側にある光変換部１０７、更に、ノッチ１０４を充填している高濃度ドープされた多結晶シリコンの、および透明な誘電体層１０３の、上に位置している、第１の電極１０８と、半導体ウエハ１０１の底面上に形成されている第２の電極１０９と、を備える、第１の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。
【図1A】シリコンウエハ１０１上に増倍層１０２を設置するプロセスを示す図である。
【図1B】増倍層１０２上に誘電体層１０３を設置するプロセスを示す図である。
【図1C】増倍層の導電性とは反対の導電性を有する、深さ０．５～２．５μｍのノッチ１０４を充填している高濃度ドープされた多結晶シリコンからの拡散によってコンタクト層１０５を作り出すことによって、アバランシェ増幅部１０６領域を形成するプロセスを示す図であり、少なくとも１つのアバランシェ増幅部１０６、およびアバランシェ増幅部の外側にある光変換部１０７が形成されている。
【図1D】ノッチ１０４を充填している高濃度ドープされた多結晶シリコンおよび誘電体層１０３の表面上に、透明な導電性材料で作製されている第１の電極１０８を形成するプロセスを示す図である。
【図1E】半導体ウエハ１０１上に第２の電極１０９を形成するプロセスを示す図である。
【図2】半導体ウエハ２０１と、増倍層２０２であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層２０２と、増倍層２０２表面、およびコンタクト層２０５のためのノッチ２０４の側壁を覆う、誘電体層２０３と、深さ０．５～２．５μｍのノッチ２０４を充填している、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからの拡散によって作製されている、コンタクト層２０５と、を備え、少なくとも１つのアバランシェ増幅部２０６および光変換部２０７が形成されており、更に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填され、アバランシェ増幅部および光変換部を取り囲んでいる、閉塞した溝２１０と、ノッチ２０４を充填している高濃度ドープされた多結晶シリコン上に形成されている高抵抗層２１１と、高抵抗層２１１および誘電体層２０３の表面上に形成されている透明電極２０８と、半導体ウエハ２０１上に形成されている第２の電極２０９と、を備える、第２の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。
【図2A】シリコンウエハ２０１上に増倍層２０２を設置するプロセスを示す図である。
【図2B】増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される閉塞した溝２１０を形成するプロセスであって、光検出部を上記溝によって境界付けられている領域の内側に形成できるようになっているプロセスを示す図である。
【図2C】増倍層２０２上に誘電体層２０３を設置するプロセスを示す図である。
【図2D】増倍層の導電性とは反対の導電性を有する、深さ０．５～２．５μｍのノッチ２０４を充填している高濃度ドープされた多結晶シリコンからの拡散によってコンタクト層２０５を作り出すことによって、アバランシェ増幅部２０６領域を形成するプロセスを示す図であり、少なくとも１つのアバランシェ増幅部２０６、およびアバランシェ増幅部の外側にある光変換部２０７が形成されている。
【図2E】アバランシェ増幅部２０６のコンタクト層２０５上に、高抵抗層２１１を形成するプロセスを示す図である。
【図2F】ノッチ２０４を充填している高濃度ドープされた多結晶シリコンおよび誘電体層２０３の表面上に、透明な導電性材料で作製されている第１の電極２０８を形成するプロセスを示す図である。
【図2G】半導体ウエハ２０１上に第２の電極２０９を形成するプロセスを示す図である。
【図3A】単一のアバランシェ増幅部２０６および溝２１０を備える、第２の実施形態に係るＡＰＤの概略上面図である。
【図3B】３つのアバランシェ増幅部２０６および溝２１０を備える、第２の実施形態に係るＡＰＤの概略上面図である。
【発明を実施するための形態】
【0020】
本開示および添付の図面にわたって使用される参照マーキングは、数字１００（入射光）を除いて、３つの数字から成り、最初の数字は図番であり、最後の２つの数字は設計の特定の要素を標示している。
【0021】
例えば、図２において、マーキング２０６は要素番号０６（以下のリストを参照）を指している。
【0022】
設計の特定の要素を指すために、以下のマーキングが使用される：
０１‐ ウエハ、
０２‐ 増倍層、
０３‐ 誘電体層、
０４‐ 高濃度ドープされた多結晶シリコンで充填されたノッチ、
０５‐ コンタクト層、
０６‐ アバランシェ増幅部、
０７‐ 光変換部、
０８‐ 第１の透明電極、
０９‐ 第２の電極、
１０‐ 閉塞した溝、
１１‐ 高抵抗材料層。
０１‐ ウエハ、
０２‐ 増倍層、
０３‐ 誘電体層、
０４‐ 高濃度ドープされた多結晶シリコンで充填されたノッチ、
０５‐ コンタクト層、
０６‐ アバランシェ増幅部、
０７‐ 光変換部、
０８‐ 第１の透明電極、
０９‐ 第２の電極、
１０‐ 閉塞した溝、
１１‐ 高抵抗材料層。
【0023】
図１は、半導体ウエハ１０１と、増倍層１０２であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層１０２と、増倍層１０２表面を覆う誘電体層１０３と、高濃度ドープされた多結晶シリコンで充填されているノッチ１０４と、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからのドーパントを拡散させることによって作製されている、コンタクト層１０５と、を備え、少なくとも１つのアバランシェ増幅部１０６およびアバランシェ増幅部の外側にある光変換部１０７が形成されており、更に、ノッチ１０４を充填している高濃度ドープされた多結晶シリコンの、および誘電体層１０３の、上に位置している、透明な材料で作製されている第１の電極１０８と、半導体ウエハ１０１の底面上に形成されている第２の電極１０９と、を備える、第１の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。
【0024】
【0025】
シリコンウエハ１０１上に、ウエハと同じ導電性タイプの増倍層１０２を設置するステップ（図１Ａを参照）。
【0026】
増倍層１０２の上に誘電体層１０３を設置するステップ（図１Ｂを参照）。
【0027】
誘電体層１０３および増倍層１０２の両方に深さ０．５～２．５μｍのノッチ１０４をエッチング形成し、その側壁を誘電体層で覆い、それを高濃度ドープされた多結晶シリコンで充填することによって、増倍層内に１つまたは複数のアバランシェ増幅部１０６領域を形成するステップ（図１Ｃを参照）。
【0028】
ノッチ１０４を充填している、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからのドーパントを拡散させることによって、コンタクト層１０５を形成するステップであって、少なくとも１つのアバランシェ増幅部１０６、およびアバランシェ増幅部の外側にある光変換部１０７が形成される、形成するステップ（図１Ｄを参照）。
【0029】
ノッチ１０４を充填している高濃度ドープされた多結晶シリコンの、および誘電体層１０３の表面上に、透明な導電性材料で作製されている第１の電極１０８を形成するステップ（図１Ｅを参照）。
【0030】
半導体ウエハ１０１の底面上に、第２の電極１０９を形成するステップ（図１Ｆを参照）。
【0031】
図１に係る例示的なＡＰＤを、１０18ｃｍ-3よりも高いドーパント濃度を有するｐ＋型のシリコンウエハ１０１上に、１０15～１０17ｃｍ-3のドーパント濃度を有するｐ型シリコンで作製されている、５～７μｍの幅を有する増倍層１０２を、エピタキシによって形成することを含む方法を使用して、製造することができる。誘電体層１０３および増倍層１０２の両方に深さ０．５～２．５μｍのノッチ１０４をエッチング形成し、その側壁を誘電体層で覆い、それを１０18ｃｍ-3よりも高いドーパント濃度を有し増倍層１０２の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンで充填し、次いで上記ドーパントを増倍層１０２内へと拡散させてコンタクト層１０５を形成することによって、増倍層の表面上に少なくとも１つのアバランシェ増幅部１０６が形成され、アバランシェ増幅部１０６の外側に、光変換部層１０７が形成される。ＩＴＯまたはＡＺＯタイプの透明な材料で作製されている第１の電極１０８が、ノッチ１０４を充填している高濃度ドープされた多結晶シリコンおよび誘電体層１０４の表面上に形成され、一方で、約０．５～１．０μｍの厚さを有するアルミニウム箔である第２の電極１０９が、半導体ウエハ１０１の底面上に形成される。
【0032】
図１に示すようなＡＰＤは以下のように動作する。
【0033】
電極１０９と対照的に、電極１０８には、アバランシェ増幅部１０６の増倍層１０２において衝突電離をトリガして自由電荷キャリアを増倍させるのに十分な正電圧が印加される。
【0034】
光変換部１０７表面上に差す入射光１００は吸収され、自由電荷キャリア、すなわち電子および電子正孔が生成される。光変換部１０７において光が誘起した自由電子（光電子）は、一方がアバランシェ増幅部１０６から浸出し、他方が光変換部における第１の電極１０８によって誘起される、電界の重ね合わせによって駆動されて、アバランシェ増倍層１０２に向かってドリフトし、そこで増倍され、ＡＰＤの出力信号を生成し、このとき正孔はウエハ１０１内へと進む。光変換部１０７の非空乏化エリア内で光が誘起した光電子は、光変換部内の自由電子の濃度勾配が引き起こす拡散によって、光変換部の空乏エリア内に集められる。
【0035】
アバランシェ増幅部に対する表面付近の寄生電荷キャリアの影響を緩和するために、増倍層にノッチ１０４をエッチング形成し、上記ノッチ１０４の底部にアバランシェ増幅部１０６のコンタクト層１０５を形成することによって、その増倍領域を光変換部領域の上面に対して深くする。同時に、実際の記録される長波の信号からの光キャリアは、効率的に光変換部からアバランシェ増幅部領域内に入ることができ、一方で、誘電体‐光変換部の界面からの暗キャリア（dark carrier）の流入は妨げられる。
【0036】
図２は、半導体ウエハ２０１と、増倍層２０２であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層２０２と、増倍層２０２表面を覆う誘電体層２０３と、高濃度ドープされた多結晶シリコンで充填されているノッチ２０４と、深さ０．５～２．５μｍのノッチ２０４を充填している、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからのドーパントを拡散させることによって作製されている、コンタクト層２０５と、を備え、少なくとも１つのアバランシェ増幅部２０６およびアバランシェ増幅部の外側にある光変換部２０７が形成されており、更に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されアバランシェ増幅部および光変換部を取り囲んでいる、閉塞した溝２１０と、ノッチ２０４を充填している高濃度ドープされた多結晶シリコン上に形成されている高抵抗層２１１と、高抵抗層２１１および誘電体層２０３の表面上に形成されている透明電極２０８と、半導体ウエハ２０１上に形成されている第２の電極２０９と、を備える、第２の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。
【0037】
【0038】
シリコンウエハ２０１上に、ウエハと同じ導電性タイプの増倍層２０２を設置するステップ（図２Ａを参照）。
【0039】
増倍層２０２表面上に、増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である深さを有する閉塞した溝２１０をエッチング形成し、それを、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層２０２と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップ（図２Ｂを参照）。
【0040】
増倍層２０２およびノッチ２０４上に誘電体層２０３を設置するステップ（図２Ｃを参照）。
【0041】
誘電体層２０３および増倍層２０２の両方に深さ０．５～２．５μｍのノッチ２０４をエッチング形成し、その側壁を誘電体層で覆い、それを高濃度ドープされた多結晶シリコンで充填することによって、増倍層内に１つまたは複数のアバランシェ増幅部２０６領域を形成するステップ（図２Ｄを参照）。
【0042】
ノッチ２０４を充填している、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンからのドーパントを拡散させることによって、コンタクト層２０５を形成するステップであって、少なくとも１つのアバランシェ増幅部２０６、およびアバランシェ増幅部の外側にある光変換部２０７が形成される、形成するステップ（図２Ｅを参照）。
【0043】
ノッチ２０４を充填している高濃度ドープされた多結晶シリコンの表面上に、高抵抗層２１１を形成するステップ（図２Ｆを参照）。
【0044】
高抵抗層２１１および誘電体層２０３の上に、透明な導電性材料で作製されている第１の電極２０８を形成するステップ（図２Ｇを参照）。
【0045】
半導体ウエハ２０１の底面上に、第２の電極２０９を形成するステップ（図２Ｈを参照）。
【0046】
図２に係る例示的なＡＰＤを、１０18ｃｍ-3よりも高いドーパント濃度を有するｐ＋型のシリコンウエハ２０１上に、１０15～１０17ｃｍ-3のドーパント濃度を有するｐ型シリコンで作製されている、５～７μｍの幅を有する増倍層２０２を、エピタキシによって形成することを含む方法を使用して、製造することができる。次いで、増倍層２０２表面上に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である、閉塞した溝２１０がエッチング形成され、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層２０２と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される。誘電体層および増倍層の両方に深さ０．５～２．５μｍのノッチをエッチング形成し、その側壁を誘電体層で覆い、それを１０18ｃｍ-3よりも高いドーパント濃度を有し増倍層２０２の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコンで充填し、次いで上記ドーパントを増倍層２０２内へと拡散させてコンタクト層２０５を形成することによって、増倍層２０２の表面上に少なくとも１つのアバランシェ増幅部２０５が形成され、アバランシェ増幅部２０６の外側に、光変換部層２０７が形成される。高抵抗多結晶シリコンで作製されている高抵抗層２１１は、ノッチ２０４を充填している高濃度ドープされた多結晶シリコン上に形成されている。ＩＴＯまたはＡＺＯタイプの透明な材料で作製されている第１の電極２０７が、高抵抗層２１１および誘電体層２０３の両方の上に形成され、一方で、約０．５～１．０μｍの厚さを有するアルミニウム箔である第２の電極２０８が、半導体ウエハ２０１の底面上に形成される。
【0047】
図２に示すような実施形態に係る、すなわち閉塞した溝２１０を有するＡＰＤは、これにより、隣接する領域からアバランシェ増幅部内に入る寄生電荷キャリアの流入を抑制できることを特徴とする。そのような寄生電流を効果的に抑制するために、増倍層の厚さを超える深さの溝は、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されることになる。ＡＰＤ内の暗電流がより小さいことは閾値感度の更なる改善をもたらす。
【0048】
ノッチ１０４を充填する高濃度ドープされた多結晶シリコンの上に位置している高抵抗層２１１は、アバランシェが形成されるとき負のフィードバックを提供し、このことにより、特にいわゆる「ガイガー」モードでの動作中に、より高い増倍係数を達成することが可能になる。
【図1】
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図3A】
【図3B】