知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特許7578363リザルト・ロジックにおける確度駆動のフォールト検出及び高速、正確なサブストリング・マッチのための状態コード
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-28
(45)【発行日】2024-11-06
(54)【発明の名称】リザルト・ロジックにおける確度駆動のフォールト検出及び高速、正確なサブストリング・マッチのための状態コード
(51)【国際特許分類】
G06F 9/34 20180101AFI20241029BHJP
G06F 16/33 20190101ALI20241029BHJP
【ＦＩ】
G06F9/34 320A
G06F16/33
【請求項の数】
20
(21)【出願番号】P 2022514178
(86)(22)【出願日】2020-08-07
(65)【公表番号】
(43)【公表日】2022-11-17
(86)【国際出願番号】 IB2020057462
(87)【国際公開番号】W WO2021048654
(87)【国際公開日】2021-03-18
【審査請求日】2023-01-20
(31)【優先権主張番号】16/567,398
(32)【優先日】2019-09-11
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】フィグリ、ラズバン
(72)【発明者】
【氏名】ペイヤー、ステファン
(72)【発明者】
【氏名】リッヒテナウ、セドリック
(72)【発明者】
【氏名】シェールム、カースチン
【審査官】三坂 敏夫
(56)【参考文献】
【文献】米国特許出願公開第２０１６／０２１０１８２（ＵＳ，Ａ１）
【文献】特開２０００－０１０８８０（ＪＰ，Ａ）
【文献】国際公開第２０１７／０２７００７（ＷＯ，Ａ１）
【文献】米国特許第０７０７６６９８（ＵＳ，Ｂ２）
【文献】米国特許出願公開第２００７／０２６０９６６（ＵＳ，Ａ１）
【文献】特開昭５２－０８７９４０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ９／３０－９／３５５
Ｇ０６Ｆ １６／３３
(57)【特許請求の範囲】
【請求項1】
サブストリング検索操作におけるフォールトを検出するための方法であって、前記方法は、それぞれがＭのベクトル要素であり、前記ベクトル要素がキャラクタのエンコーディングのためのｎビットであるベクトル・レジスタと、前記ベクトル・レジスタの第１のものに格納された参照ストリングの要素と、前記ベクトル・レジスタの第２のものに格納されたターゲット・ストリングとのキャラクタ・ワイズの比較のためのＭ×Ｍマトリックスのコンパレータとを含むプロセッサ・ユニットの使用を提供すること、
前記Ｍ×Ｍマトリックスにより実行される比較を使用して、前記参照ストリングに全マッチする前記ターゲット・ストリングのキャラクタを示すと共に前記参照ストリングに部分マッチする前記ターゲット・ストリングのキャラクタを示す結果ビット・ベクトルを生成すること、及び
前記結果ビット・ベクトルを使用することにより、前記サブストリング検索の操作におけるフォールト検出を実行すること
を含む、方法。
【請求項2】
前記結果ビット・ベクトルを生成することは、さらに、前記結果ビット・ベクトルに基づいて前記ターゲット・ストリング内の前記参照ストリングの第１のマッチを識別すための前記結果ビット・ベクトルのインデックスを生成すること、及び前記結果ビット・ベクトルに基づいて検出されたマッチのタイプを識別する状態コードを生成することを含む、請求項１に記載の方法。
【請求項3】
前記フォールト検出を実行することは、さらに、前記結果ビット・ベクトルと、前記Ｍ×Ｍマトリックスの第１の行と比較すること、及び前記結果ビット・ベクトルが前記Ｍ×Ｍマトリックスの前記第１の行のサブセットと違う場合にエラーを識別することを含む、請求項２に記載の方法。
【請求項4】
さらに、前記ターゲット・ストリングの末端要素を示す値を有するゼロ検出ベクトルを生成すること、及び前記結果ビット・ベクトルを前記ゼロ検出ベクトルと比較することを含み、前記フォールト検出がさらに、マッチを示すビットの結果ビット・ベクトル内のビット位置が、前記ターゲット・ストリングの前記末端要素を示す前記ビットの前記結果ビット・ベクトル内での前記ビット位置よりも大きい場合に、エラーを識別することを含む、請求項２に記載の方法。
【請求項5】
さらに、前記ターゲット・ストリング内のマッチ可能領域を決定すること、及び前記結果ビット・ベクトルを前記マッチ可能領域と比較することを含み、前記フォールト検出を実行することがさらに、前記状態コードが全マッチを示し、かつ前記ターゲット・ストリング内の前記マッチ可能領域が０に設定されている場合にエラーを識別することを含む請求項２に記載の方法。
【請求項6】
前記フォールト検出を実行することはさらに、前記結果ビット・ベクトルがベクトル要素内でミスアラインされる場合にエラーを識別することを含む、請求項２に記載の方法。
【請求項7】
ミスアライメントは、前記結果ビット・ベクトルの前記ベクトル要素の第１のバイトとは異なる、少なくとも１バイトが１にセットされている場合に検出される、請求項６に記載の方法。
【請求項8】
さらに、前記ターゲット・ストリングの末端要素を示す値を有するゼロ検出ベクトルを生成すること、前記状態コードと、生成された前記インデックスとを比較すること、及び前記状態コードを前記ゼロ検出ベクトルと比較することを含み、前記フォールト検出がさらに、（ａ）前記状態コードが（１）全ストリング・マッチが検出されない、（２）部分マッチが検出されない、及び（３）末端要素が検出されない場合、又は（ｂ）（１）生成された前記インデックスが第１のマッチを示すか、又は（２）前記ゼロ検出ベクトルが前記ターゲット・ストリングの前記末端要素を示すビット値が１を有する場合にエラーを識別することを含む、請求項２に記載の方法。
【請求項9】
前記フォールト検出がさらに、（ａ）前記状態コードが、全ストリング・マッチが検出されず、かつ部分マッチが検出されず、かつ前記末端要素が検出された場合、又は（ｂ）生成された前記インデックスが第１のマッチを示すか又は前記ゼロ検出ベクトルが前記ターゲット・ストリングの末端要素がないことを示す全ビットが０を有することが検出された場合にエラーを識別することを含む、請求項８に記載の方法。
【請求項10】
さらに、前記結果ビット・ベクトルに基づいてマッチタイプを決定すること、前記状態コードと、生成された前記インデックスとを比較すること、及び前記状態コードと、決定されたマッチタイプとを比較することを含み、前記フォールト検出を実行することが、（ａ）前記状態コードが、全ストリング・マッチが検出されるか、又は（ｂ）（１）生成された前記インデックスが、マッチが検出されなかったことを示すか、又は（２）前記結果ビット・ベクトルが、部分マッチが検出されたことを示す場合にエラーを識別することを含む、請求項８に記載の方法。
【請求項11】
前記フォールト検出を実行することが、さらに、（ａ）前記状態コードが、部分マッチが検出され、かつ全マッチが検出されないことを示す場合、又は（ｂ）（１）生成された前記インデックスが、マッチが検出されなかったこと、又は（２）前記結果ビット・ベクトルが、全マッチが検出されたことを示す場合にエラーを識別することを含む請求項１０に記載の方法。
【請求項12】
サブストリング検索操作におけるフォールトを検出するためのプロセッサ・ユニットであって、前記プロセッサ・ユニットは、それぞれがＭのベクトル要素であり、前記ベクトル要素がキャラクタのエンコーディングのためのｎビットである複数のベクトル・レジスタと、
複数の前記ベクトル・レジスタの参照ストリングを格納する第１のレジスタの要素と、複数の前記ベクトル・レジスタのターゲット・ストリングを格納する第２のレジスタの要素とをキャラクタ・ワイズで比較するためのコンパレータのＭ×Ｍマトリックスと、
前記参照ストリングと全マッチする前記ターゲット・ストリングのキャラクタを示すと共に前記参照ストリングと部分マッチする前記ターゲット・ストリングのキャラクタを示す結果ビット・ベクトルを生成するための結果生成ロジックと、
前記結果ビット・ベクトルを使用して前記サブストリング検索操作においてフォールト検出を実行するためのフォールト検出ロジックと
を含むプロセッサ・ユニット。
【請求項13】
前記結果ビット・ベクトルを生成することはさらに、前記結果ビット・ベクトルに基づいて前記ターゲット・ストリング内の前記参照ストリングの第１のマッチを識別するための前記結果ビット・ベクトルのインデックスを生成すること、及び前記結果ビット・ベクトルに基づいて検出されたマッチのタイプを示す状態コードを生成することを含む、請求項１２に記載のプロセッサ・ユニット。
【請求項14】
前記フォールト検出を実行することはさらに、前記結果ビット・ベクトルと、前記Ｍ×Ｍマトリックスの第１の行とを比較すること、及び前記結果ビット・ベクトルが前記Ｍ×Ｍマトリックスの前記第１の行と違う場合にエラーを識別することを含む請求項１３に記載のプロセッサ・ユニット。
【請求項15】
さらに、前記ターゲット・ストリングの末端要素を示す値を有するゼロ検出ベクトルを生成するためのゼロ検出ロジックを含み、前記フォールト検出を実行することがさらに、マッチを示すビットの前記結果ビット・ベクトル内のビット位置が前記ターゲット・ストリングの末端要素を示すビットの前記ゼロ検出ベクトル内のビット位置よりも大きい場合にエラーを識別することを含む請求項１３に記載のプロセッサ・ユニット。
【請求項16】
前記フォールト検出ロジックは、前記ターゲット・ストリング内のマッチ可能領域を決定すると共に前記結果ビット・ベクトルを前記マッチ可能領域と比較し、前記フォールト検出を実行することがさらに、前記状態コードが全マッチを示し、かつ前記ターゲット・ストリング内の前記マッチ可能領域が０に設定されている場合にエラーを識別する、請求項１３に記載のプロセッサ・ユニット。
【請求項17】
前記フォールト検出を実行することはさらに、前記結果ビット・ベクトルがベクトル要素内でミスアラインされる場合にエラーを識別することを含む、請求項１３に記載のプロセッサ・ユニット。
【請求項18】
ミスアライメントは、前記結果ビット・ベクトルの前記ベクトル要素の第１のバイトとは異なる少なくとも１バイトが１にセットされている場合に検出される、請求項１７に記載のプロセッサ・ユニット。
【請求項19】
さらに、前記ターゲット・ストリングの末端要素を示す値を有するゼロ検出ベクトルを生成するためのゼロ検出ロジックを含み、前記フォールト検出を実行することが、（ａ）前記状態コードが、全ストリング・マッチが検出されず、かつ部分マッチが検出されず、かつ末端要素が検出されなかったことを示す場合又は（ｂ）（１）生成された前記インデックスが、第１のマッチを示すか又は（２）前記ゼロ検出ベクトルが前記ターゲット・ストリングの前記末端要素を示すビット値１を有する場合にエラーを識別することを含む請求項１３に記載のプロセッサ・ユニット。
【請求項20】
サブストリング検索操作におけるフォールトを検出するためのコンピュータ・プログラムであって、前記コンピュータ・プログラムは、コンピュータをして、それぞれがＭのベクトル要素であり、前記ベクトル要素がキャラクタのエンコーディングのためのｎビットであるベクトル・レジスタと、前記ベクトル・レジスタの第１のものに格納された参照ストリングの要素と、前記ベクトル・レジスタの第２のものに格納されたターゲット・ストリングとのキャラクタ・ワイズの比較のためのＭ×Ｍマトリックスのコンパレータとを含むプロセッサ・ユニットの使用を提供すること、
前記Ｍ×Ｍマトリックスにより実行される比較を使用して、前記参照ストリングに全マッチする前記ターゲット・ストリングのキャラクタを示すと共に前記参照ストリングに部分マッチする前記ターゲット・ストリングのキャラクタを示す結果ビット・ベクトルを生成すること、及び
前記結果ビット・ベクトルを使用することにより、前記サブストリング検索の操作におけるフォールト検出を実行すること
を実行させる、コンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル・コンピュータ・システムの分野に関し、より詳細には、サブストリング検索のためのプロセッサ・ユニットを使用する、高速、正確なサブストリング・マッチのためのリザルト・ロジックにおける確度駆動のフォールト検出及び状態コードに関する。
【背景技術】
【0002】
デジタル・テキスト表現は、バイナリ・エンコードされたキャラクタ・ストリングとしてエンコードされ、かつ格納される。コンピュータのための広く受け入れられたキャラクタ・エンコーディング標準は、アメリカン・スタンダード・コード・フォア・インフォメーション・インターチェンジ（ＡＳＣＩＩ）及びユニコード・トランスフォメーション・フォーマット（ＵＴＦ）を含む。コンピュータ上で最も普通のテキスト処理タスクは、ターゲット・ストリングの膨大なキャラクタ内で、参照ストリングのキャラクタ発生を識別するための、サブストリング検索又はサブストリング・マッチである。
【発明の概要】
【0003】
本発明の実施形態は、サブストリング検索操作におけるフォールトを検出するための方法を指向する。本方法の非限定的な実施例は、それぞれＭベクトル要素のベクトル・レジスタ、ベクトル・レジスタの第１のものに格納された参照ストリング及びベクトル・レジスタの第２のものに格納されたターゲット・ストリングの要素をキャラクタ・ワイズで比較するためのコンパレータのＭ×Ｍマトリックスを含むプロセッサ・ユニットの使用を提供する。ベクトル要素は、キャラクタのエンコーディングのためのｎビットの要素である。結果ビット・ベクトルは、Ｍ×Ｍマトリックスにより実行される比較を使用して生成される。結果ビット・ベクトルは、参照ストリングと完全にマッチするターゲット・ストリングのキャラクタを示すと共に参照ストリングと部分的にマッチするターゲット・ストリングのキャラクタを示す。サブストリング検索操作におけるフォールト検出は、結果ビット・ベクトルを使用することによって実行される。
【0004】
本発明の実施形態は、サブストリング検索操作におけるフォールトを検出するためのプロセッサ・ユニットを指向する。プロセッサ・ユニットは、それぞれＭベクトル要素の複数のベクトル・レジスタを含む。ベクトル要素は、キャラクタをエンコーディングするためのｎビット要素である。プロセッサの非限定的な実施例は、参照ストリングを格納する複数のベクトル・レジスタの第１のレジスタの要素と、ターゲット・ストリングを格納する複数のベクトル・レジスタの第２のレジスタとを、キャラクタ・ワイズで比較するためのコンパレータのＭ×Ｍマトリックスを含む。Ｍ×Ｍマトリックスは、参照ストリングと完全にマッチするターゲット・ストリングの少なくとも１つのキャラクタ及び参照ストリングと部分的にマッチしたターゲット・ストリングのキャラクタを示すビット・ベクトルを生成するように構成される。プロセッサは、また、結果ビット・ベクトルを使用して、参照ストリングの部分にマッチするターゲット・ストリングのサブストリングの指標を生成するための結果生成ロジックを含む。指標は、サブストリングの開始及びサブストリング長である。プロセッサは、さらに、結果ビット・ベクトルを使用することにより、サブストリング検索操作におけるフォールト検出を実行するためのフォールト検出ロジックを含む。
【0005】
本発明の実施形態は、サブストリング検索操作におけるフォールトを検出するためのコンピュータ・プログラム製品を指向する。コンピュータ・プログラム製品は、それに実装されたプログラム命令を有するコンピュータ可読な記録媒体を含む。プログラム命令は、プロセッサにより、プロセッサをして方法を実行させるように実行可能である。本発明の方法の非限定的な実施例は、それぞれＭベクトル要素を含むベクトル・レジスタ、参照ストリングを格納する複数のベクトル・レジスタの第１のレジスタの要素と、ターゲット・ストリングを格納する複数のベクトル・レジスタの第２のレジスタとをキャラクタ・ワイズで比較するためのコンパレータのＭ×Ｍマトリックスを含むプロセッサ・ユニットの使用を提供する。ベクトル要素は、キャラクタをエンコーディングするためのｎビットの要素である。結果ビット・ベクトルは、Ｍ×Ｍマトリックにより実行される比較を使用して生成される。結果ビット・ベクトルは、参照ストリングと完全にマッチするターゲット・ストリングの少なくとも１つのキャラクタを示すと共に参照ストリングと部分的にマッチしたターゲット・ストリングのキャラクタを示す。サブストリング検索操作におけるフォールト検出は、結果ビット・ベクトルを使用することにより実行される。
【0006】
追加の技術的特徴及び利便性は、本発明の技術を通じて実現される。本発明の実施形態及び特徴は、本明細書において詳細に説明され、かつ請求項の主題の部分として考慮される。より良い理解のため、詳細な説明及び図面を参照する。
【0007】
本明細書に記載する排他的権利の特徴は、明細書の結果として、具体的に指摘され、かつ請求項において明確に請求される。本発明の実施形態の上記及び他の特徴及び効果は、添付する図面との組み合わせに伴われる以下の詳細な説明から明らかである。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
本明細書において図示された図は、例示的である。本発明の範囲から逸脱することなく、本明細書に記載される図面又は操作に対する多くの変更が可能である。例えば、動作は、異なる順序で実行することができ、又動作は、追加、削除、又は修正することができる。また、用語“結合された”及びその変形は、２つの要素の間で通信経路を有することを記述し、それらの間にまったく介在要素／接続のない、要素間の直接的接続を意味しない。これらの変更はすべて本明細書の部分として考慮される。
【0010】
添付する図面及び開示される実施形態の下記の詳細な説明において、図面に示された種々の要素には、２桁又は３桁の参照符号が付されている。僅かな例外を除き、それぞれの参照符号の最も左の桁（複数でもよい）は、その要素が最初に図示された図面に対応する。
【0011】
以前に説明したように、コンピュータ上での最も普通のテキスト処理タスクの１つは、ターゲット・ストリングのより膨大なキャラクタ内で参照ストリングのキャラクタ発生を識別するための、サブストリング検索又はサブストリング・マッチである。ターゲット・ストリングは、例えば、会話録音プロセスを使用する会話入力に基づき生成することができる。一般的に、参照ストリングの長さは、暗示的（ゼロ末端）に、又は特別のオペランドによる明示的、の何れかで特定することができる。同様に、ターゲット・ストリングは、ストリングの終了（ＥＯＳ）をマークする、ゼロ末端により限定することができる。情報が果てしなく増加するプール、特に非構造化された人間の可読情報については、テキスト情報のより高速な抽出、及び結果的にサブストリング・マッチの問題を解決するためのより高速な方法が必要である。さらに、内部信号及び確実性についての中間的結果のクロス・チェックを実行する、追加のロジックが必要とされている。本発明の実施形態は、サブストリング検索の結果について確度により駆動されるクロス・チェック、及び検出されたマッチのタイプを示す報告された状態コードについてのクロス・チェックを可能とするロジックを提供する。従来のフォールト検出技術とは対照的に、本明細書で示す方法は、ＳＩＭＤ（シングルインストラクション・マルチプルデータ)サブストリンク検索エンジンの結果及び状態コードにおける、予備的なエラー検出に焦点を置く。
【0012】
サブストリング検索のための専用の命令を有するベクトルＳＩＭＤエンジンは、単一の命令で、同時にいくつかのキャラクタの比較を可能とし、これがバイト毎の比較とは対照的に、スピードアップをもたらす。例示的なベクトルＳＩＭＤの実装において、ベクトル・レジスタは、単一のベクトルに保持することができる固定数のビット（例えばＫビット）を有する。ベクトル・レジスタは、それぞれサイズｎ（例えば、それぞれのベクトル要素がｎビットを占有する）を有するＭベクトル要素を含むことができる。ベクトル・レジスタは、サイズｎのＭベクトル要素を含む。レジスタの幅とは、レジスタ内のベクトル要素の数を参照する。
【0013】
キャラクタＬの数は、Ｍよりも小さい。本発明の実施形態は、完全にベクトル・レジスタを占有する（例えば、Ｍ×ｎビット）の、Ｌキャラクタのサブストリング検索を含む。Ｌキャラクタのストリングを、参照ストリングとして参照することができる。
【0014】
コンパレータ・マトリックスの上三角部分は、マトリックスの主対角要素及び追加の複数の上側対角要素である。コンパレータ・マトリックスの下側三角部分は、主対角要素及び複数の追加の下側対角要素である。
【0015】
用語“全マッチ”は、参照ストリングと完全にマッチするターゲット・ストリングのＬキャラクタのサブストリングを参照する。用語“部分マッチ”は、参照ストリングと部分的にマッチするターゲット・ストリングの１つ又はそれ以上のサブストリングを参照する。上側対角部分を使用することは、ターゲット・ストリングの末端で１つ又はそれ以上のキャラクタのサブストリングの識別を可能とする。下側対角部分を使用することは、ターゲット・ストリングの先頭での１つ又はそれ以上のキャラクタのサブストリングの識別を可能とする。
【0016】
本明細書に記載する高速、正確なサブストリング・マッチの１つ又はそれ以上の実施形態は、ターゲット・ストリング内の何処でもの全マッチ、及びターゲット・ストリングの終端又は先頭での部分マッチの、両方の正確な識別を可能とする。本方法は、再評価を必要としない（例えば、今日知られている命令の短ストリングにおけるサブストリング・マッチは、部分マッチを見出すために、検索されるべきオペランドの追加的なシフトを含む再評価を必要とする場合がある。）。ベクトル・レジスタ内でフィットする短ストリングについては、本明細書で説明する高速・正確なサブストリング・マッチ方法は、単一の操作でサブストリングの識別を可能とする。これは、全マッチ又は部分マッチのいずれかの発生時に、再評価フェーズを排除する。
【0017】
多くのプロセッサ設計は、特にサーバ又はメインフレームをターゲットとする場合、また、ＲＡＳ（信頼性(reliability)、可用性(availability)、及びサービス可能性(serviceability)）の特徴に対処し、かつ追加することを要求する。例えば、このコンテキストにおいて、物理的フォールト（永続的、過渡的又は断続的）を検出し、処理することが重要となる場合がある。
【0018】
エラーは、フォールトの兆候である精度又は正確さからの偏差として定義される。遅延フォールト又はオペレータの優先性を喪失する結果として生成される、予期せぬ値に起因したメモリ・セルによる連続的なデータ・ビットの捕捉の失敗は、両方ともエラーの実施例である。
【0019】
フォールトと同様に、エラーは、２つのタイプに分類することができる：検出されたか、又は潜在的なエラーである。エラー検出技術を適用する場合、エラーは、それが認識されない限り、潜在的エラーと呼ばれる。実施例として、正電荷及びアルファ線粒子の運動エネルギーによるキャッシュ・エントリの単一メモリ内のエラーは、単一現象アップセット（ＳＥＵ）フォールトとして知られ、潜在的であるか又は検出されるか、いずれの場合もある。プロセッサがＳＥＵフォールトを認識する場合、それが検出され、そうでなければそれは潜在的ステータスを保持する。加えて、潜在的エラーは、それが検出される前に消失又は上書きされる場合がある。しかしながら、エラーの最も多くのものは、伝搬され、そして結果的により多くのエラーを生成するか、又はシステムを通して渡されて、単一又はより多くのエラーを生じさせる。ＳＥＵがラッチ又はフリップフロップ内で発生する場合、状態の変化を引き起こす可能性がある。ＳＥＵの影響は、サブストリング検索が通常、制御フローに影響するため、重大である（ｉｆ文内での状態）。非限定的な実施例として、ＳＥＵによるデータベース検索におけるフォルス・ポジティブは、リソース、財産などの不適切な割り当て、又は移転を誘発する可能性がある。
【0020】
従来のフォールト検出技術は、ＳＩＭＤのためのストリング検索エンジンのコンテキストにおいて、多くの制約を有している。１つの従来の技術は、リソースの複製がＳＩＭＤアーキテクチャについて禁止されるほどに高価である。もう１つのフォールト防止技術である市販の放射線堅牢化プロセッサは、また要求される面積及び計算能力の両方に関連して極めて高価である。さらに他のフォールト検出技術は、いくつかの操作については適用できるが、他についてはそうではない。例えば、残差チェック技術は、数値計算についてのみ動作するが、パリティ決定は、単一又は奇数ビット・エラーに制限され、かつデータのみを保護するが、計算についてはそうではない。
【0021】
図１は、プロセッサ１０１の例示的な構造である。例えば、キャッシュ１０３の１つ又はそれ以上のレベルは、プロセッサ性能を向上させるため、メモリ・データをバッファするために使用される。キャッシュ１０３は、使用される可能性が高いメモリ・データのキャッシュ・ラインを保持する、高速バッファである。典型的なキャッシュ・ラインは、６４、１２８、又は２５６バイトのメモリ・データである。キャッシュ１０３は、メインメモリ・ストレージ１０５の高次階層化ストレージのデータをキャッシングする。
【0022】
プログラム・カウンタ（命令カウンタ）１０７は、実行されるべき現在命令のアドレス追跡を維持する。ｚ／アーキテクチャのプロセッサ内のプログラム・カウンタは、６４ビットであり、３１又は２４ビットに切り捨てられて、アドレッシング限界を事前にサポートする。プログラム・カウンタは、典型的にはコンピュータのプログラムステータス・ワード（ＰＳＷ）内に実装されているので、コンテキスト切替えの間に存続する。したがって、プログラム・カウンタ値を有する進行中のプログラムは、例えばオペレーティング・システムによりインタラプトされることができる（プログラム環境からオペレーティング・システム環境へのコンテキスト切替え）。プログラムのＰＳＷは、プログラム・カウンタ値を保持するが、プログラムは、活動的ではなく、かつオペレーティング・システムのプログラム・カウンタ（ＰＳＷ内の）は、オペレーティング・システムが実行中の間、使用される。典型的にはプログラム・カウンタは、現在命令のバイト数に等しいだけ増分される。プログラム・カウンタ１０７は、例えば、コンテキスト切替え操作、又は分岐命令の分岐取得操作の何れかにより変更される。コンテキスト・スイッチ操作においては、現在のプログラム・カウンタ値は、実行されるべきプログラムに関する他の状態情報と共に、プログラムステータス・ワードに格納され（状態コードといった）、新たなプログラム・カウンタ値がロードされ、実行されるべき新たなプログラム・モジュールの命令をポインティングする。分岐取得操作は、プログラム・カウンタ１０７内に分岐命令の結果をロードすることによって、プログラム内でプログラムが決定又はループすることを許可するために、実行される。
【0023】
典型的には、命令フェッチ・ユニット１０９は、プロセッサ０１０の代理として命令をフェッチするために用いられる。フェッチ・ユニット１０９は、“次に続く命令”である、分岐取得命令のターゲット命令、又はコンテキスト切替えに続くプログラムの最初の命令をフェッチする。命令フェッチ・ユニットの実施例は、しばしばプリフェッチされた命令が使用されるであろうという、らしさ、に基づいて投機的に命令をプリフェチする、プリフェッチ技術を使用する。例えば、フェッチ・ユニットは、次の命令及びさらに続く命令の追加バイトを含む１６バイトの命令をフェッチすることができる。
【0024】
フェッチされた命令は、さらにプロセッサ１０１によって実行される。例えば、フェッチされた命令（複数でもよい）は、フェッチ・ユニット１０９のディスパッチ・ユニット１１１に渡される。ディスパッチ・ユニット１１１は、命令（複数でもよい）をデコードして、適切なユニット１１３，１１５，１１７へと、デコードされた命令（複数でもよい）についての情報を転送する。実行ユニット１１３は、典型的には命令フェッチ・ユニット１０９からデコードされた計算命令情報に関する情報を受領することができ、かつ命令のオペコードに従って、オペランドについての計算操作を実行することができる。オペランドは、好ましくはメモリ１０５から、ベクトル・レジスタ１１９から又は実行されるべき命令の即時フィールドの何れかから、実行ユニット１１３に提供される。実行の結果は、格納される場合、メモリ１０５、ベクトル・レジスタ１１９、又は他の機械的ハードウェア（コントロール・レジスタ、ＰＳＷレジスタなど）内に格納される。
【0025】
図１に示すように、ベクトル・レジスタ１１９は、同一のサイズＫを有することができ、Ｋ＝Ｍ×ｎであって、ｎは、単一のキャラクタをエンコードするビット数（例えばｎ＝８ビット）である。例えば、ベクトル・レジスタ１１９のそれぞれは、Ｋビットを格納することができる。Ｍは、レジスタの幅である。
【0026】
ベクトル・レジスタ１１９内に格納されたデータは、例えば、並列ベクトル・プロセッシング技術を使用、例えばシングルインストラクション・マルチプルデータ（ＳＩＭＤ）ハードウェアを使用して処理することができ、例えば、ベクトル・レジスタ１１９は、ＳＩＭＤ命令により実行されるベクトル・プロセッシングのためのデータを保持することができる。
【0027】
例えば、ワードとして知られている固定サイズのバイト・チャンクを、メモリ１０５からベクトル・レジスタ１１９へと転送することができる。ワード中のビット数は、例えば、レジスタ１１９のサイズＫに等しいか、又はそれより小さい。例えば、ベクトルのロード／ストア命令は、メモリ１０５内に格納されるワードを取得する能力を提供し、ベクトル・レジスタ１１９内に配置されるべき、連続するベクトル／ストリームへと、それらをパックする。例えば、メモリ１０５は、２５６ビットのメモリ・ワードを含む構成とすることができる。２５６ビットのメモリ・ワードは、Ｋビットのチャンクに区分することができる。処理中、それぞれのＫビットのチャンク（Ｍキャラクタを含む）が、レジスタ１１９内にロードされる。
【0028】
図２は、本発明の１つ又はそれ以上の実施形態による、プロセッシング・ユニット２００のコンポーネントを示す図である。プロセッシング・ユニット２００は、１つの命令で全ベクトルを操作するように構成することができる。プロセッシング・ユニット２００は、図１の実行ユニット１１３の部分である。
【0029】
プロセッシング・ユニット２００は、コンパレータ・マトリックス２１４を含む。コンパレータ・マトリックス２１４は、ハードウェア的なコンパレータ・マトリックスである。コンパレータ・マトリックス２１４は、個別的なキャラクタを比較するように構成することができる。コンパレータ・マトリックス２１４は、キャラクタ・ワイズの等価性比較コンパレータを含む。等価性比較について追加的に、又は代替的に、コンパレータは、‘＞’及び‘＜’オペレータの組み合わせ、例えば操作ＮＯＴ（（ｒ＞ｔ）ＯＲ（ｒ＜ｔ））＝（ｒ＝＝ｔ）を実行するように構成することができる。
【0030】
コンパレータ・マトリックス２１４は、２つのオペランドａ及びｂについて操作することができる。オペランドａ２０２は、例えば、検索されるべき参照ストリングとすることができ、オペランドｂ２０４は、オペランドａ２０２の全部又は部分又はそれらの両方を含むか否かがチェックされる、ターゲット・ストリングとすることができる。参照ストリングは、Ｌキャラクタを含み、ターゲット・ストリングは、完全にベクトル・レジスタ１１９を占有することができるＭキャラクタを含むことができる。ターゲット及び参照ストリングは、キャラクタ毎（キャラクタ・ワイズ）に比較される。第３のオペランド、オペランドｃ２０８は、コンパレータ・マトリックス２１４の結果についてロジック２２４により適用されるゼロ検出ベクトルを生成するためのゼロ検出ロジック２１２により使用される。オペランドｃ（明示的長さ）２０８は、具体的には、５ビット、５９－６３を有することができる。具体的には、ターゲット・ストリング“abhighnoonoonnoo”内の、４に等しい参照ストリングの明示的長さ（ｃ＝４）の参照ストリング“noon”の検索は、結果＝000001001000100を返す。左から開始して、第７及び第１０ビットの複数の‘１’は、完全マッチに由来するが、右から数えて第３ビットの‘１’は、部分マッチに由来する。
【0031】
具体的には、０－２の3ビットを有する要素サイズ・コントロール２０６は、要素サイズを特定する。要素サイズ・コントロール２０６は、ベクトル・レジスタ・オペランド内の要素のサイズを特定する。１つの実施例では、要素サイズ・コントロール２０６は、バイト、ハーフワード（例えば２バイト）又はワード（例えば、４バイト）を特定する。具体的には、０は、バイトを、１ハーフワードを；及び２は、ワード、すなわち全ワードとして知られているものを示す。それぞれの要素は、ＵＴＦ－８（１バイト／キャラクタ）、ＵＴＦ－１６（２バイト／キャラクタ）又はＵＴＦ－３２（４バイト／キャラクタ）のストリーム内のエンコードされたデータを含むことができる。
【0032】
ベクトル・レジスタの幅、Ｍ＝１６は、参照ストリング“noon”のキャラクタＬ＝４よりも大きいので、参照ストリングを格納するベクトル・レジスタは、空の要素を含むことができる。具体的には、参照ストリング２０２内の最初の４キャラクタは、単語“noon”を表すことができるが、後方の４－１２キャラクタは、空であり、キャラクタ・エンコーディングでは、０Ｘ００により示すことができる。第１のゼロ検出ロジック２１０及び第２のゼロ検出ロジック２１２は、それぞれ、第１のゼロ検出ベクトル２１１及び第２のゼロ検出ベクトル２１３を生成するために構成することができる。第１のゼロ検出ベクトル２１１は、ターゲット・ストリングの空の要素及びターゲット・ストリングの空ではない要素を示す値であり、第２のゼロ検出ベクトル２１３は、参照ストリングの空の要素及び参照ストリングの空ではない要素を示す値である。
【0033】
１つの実施形態においては、コンパレータ・マトリックス２１４の出力は、等価マトリックス２１５を含むことができる。等価マトリックス２１５は、比較されるキャラクタの間の等価関係を含む。図２に示すように、第１のゼロ検出ベクトル２１１、第２のゼロ検出ベクトル２１３及び等価マトリックス２１５は、対応するフリップ－フロップ２１６ａ，２１６ｂ及び２１６ｃに、それぞれ入力されることができる。
【0034】
本発明の実施形態により、プロセッシング・ユニット２００は、さらにフォールト検出ロジックを含むことができる。フォールト検出ロジックは、予測中間結果ベクトル２３０を格納するためのレジスタ、訂正マスク２２８を含むレジスタ、ターゲット分離マスク２２６を含むレジスタ、及びレジスタの対応する要素の間でＡNＤ操作を実行する論理を含む。１つの実施例では、３つのレジスタは、フォールト検出ロジックの部分ではない可能性がある。訂正マスク２２８を生成する訂正ロジック２２２を使用することは、予測中間結果ベクトル２３０内で、部分マッチの識別又は全マッチの識別を抑制するための簡単な方法を可能とする。従来技術とは対照的に、プロセッシング・ユニット２００は、全マッチと、部分マッチとの間を、ハードウェア・レベルで区別する。これは、訂正ロジック２２２により生成される訂正マスク２２８を、ストリング・フラグメントの終端での部分マッチを含む可能性のある予測中間結果ベクトル２３０に対して適用することにより達成される。予測中間結果ベクトル２３０は、全マッチと、部分マッチとの間を区別することはできない。例えば、オペランドｂがオペランドａ及びオペランドａの部分を含む場合、中間結果ベクトル２３０は、オペランドａが完全にマッチする、オペランドｂのサブストリングの開始をマークするビット位置での１つのビット値、及びオペランドａに部分的にマッチするオペランドｂのサブストリングの開始をマークするもう１つの位置で、もう１つのビット値を含む。
【0035】
フォールト検出ロジックは、また、訂正マスク２２８と、中間結果ベクトル２３０との間のＡＮＤ操作を実行するための、第１のＡＮＤゲート２３４を含むことができる。ＡＮＤゲート２３４の出力は、第２のＡＮＤゲート２３２の入力として使用することができる。ターゲット分離マスク２２６は、ターゲット分離ロジック２２０を使用して生成することができ、かつ第２のＡＮＤゲート２３２のもう１つの入力として使用することができる。フォールト検出ロジックは、さらに、中間結果ベクトル２３０と、ターゲット分離マスク２２６との間でＡＮＤ操作を実行するための第３のＡＮＤゲート２３６を含むことができる。
【0036】
本発明の実施形態により、具体的には、第２のＡＮＤゲート２３２の出力ビットにわたるオア－ツリー２３８により、結果生成ロジックが実現される。オア－ツリー２３８の出力は、全マッチ結果２４０の識別を提供する。本明細書で記載するように、全マッチは、ストリングに全マッチするターゲット・ストリングのＬキャラクタのサブストリングを参照する。第３のＡＮＤゲート２３６の出力は、先行ゼロ・カウンタ２４２に供給される。先行ゼロ・カウンタ２４２は、結果ビット・ベクトル内の先行ゼロの数を決定することにより、結果インデックス２４４を返す。結果インデックス２４４は、第１のマッチのインデックスを示す。したがって、例えば、ターゲット・ストリング“abhighnoonoonnoo”内の参照ストリング“noon”の検索は、６に等しい結果インデックス値を返す（ターゲット・ストリングの６番目のビットがファースト・マッチのため）。結果インデックス２４４は、フリップ－フロップ２４６内に格納される。
【0037】
本発明の実施形態によれば、結果生成ロジックは、さらに、状態コード２５０を、結果インデックス２４４と共に返す。例示的な状態コードを下記の表に示す。
【0038】
【表1】
【0039】
１つの実施形態においては、状態コード２５０は、以下の入力の組み合わせ：全マッチの結果２４０の識別に基づき、ターゲット分離マスク２２６、訂正マスク２２８及び予測中間結果に基づき、状態コード・ジェネレータ２４８によって生成することができる。１つの実施形態においては、状態コード・ジェネレータ２４８は、デコーダを含むことができる。生成された状態コード２５０は、対応するフリップ－フロップ２５２に格納することができる。図２に示すように、ＳＥＵフォールト１２８，２５４は、フォールト検出フリップ－フロップ２１６ａ，２１６ｂ，２１６ｃの何れか、及び結果生成ロジックフリップ－フロップ２４６，２５２の何れかに影響することができる。
【0040】
図３は、本発明の実施形態により結果ビット・ベクトルと、コンパレータ・マトリックスの第１行との比較による、フォールト検出のロジックを示す図である。本明細書で記載するように、コンパレータ・マトリックス３０５は、２つのオペランドａ２０２及びｂ２０４について操作する。コンパレータ・マトリックス３０５の第１行３０８は、参照ストリングの第１のキャラクタが、ターゲット・ストリングのキャラクタの１つとマッチする位置で１にセットされるビット値を含むであろう。フォールト検出ロジック３００は、結果ビット・ベクトル３１０が特定の位置でマッチを識別するが、ターゲット・ストリング及び参照ストリングの第１のキャラクタそれぞれが、その特定の位置でマッチしない場合、エラーを検出するように構成される。フォールト検出ロジック３００は、さらにゼロ検出ベクトル３０６を生成することができる。
【0041】
コンパレータ・マトリックス３０５は、それぞれのオペランド３０２，３０４の個別的なキャラクタを比較するように構成される。コンパレータ・マトリックス３０５は、キャラクタ・ワイズの等価性比較といったコンパレータを含む。結果ビット・ベクトル３１０は、実行されたサブストリング検索の結果を示し、かつ参照ストリングが、ターゲット・ストリングのキャラクタのシーケンスとマッチする位置で１に設定されるビット値を含む。結果ビット・ベクトル３１０は、全マッチ、部分マッチ、及びオーバーラッピング・マッチの如何なるものでも識別する。フリップ－フロップ３１２は、結果ビット・ベクトル３１０を格納する。いくつかのポイントでフリップ－フロップ３１２は、例えば、アルファ線粒子又は中性子を含む放射線の照射の結果として、ＳＥＵ事象３１６に遭遇する。この結果、フリップ－フロップ３１２の出力３１８は、少なくとも１つのビット反転（例えばポジションｑ６でのビット）を有する可能性がある。
【0042】
図３に示されるように、もう１つのフリップ－フロップ３１４は、コンパレータ・マトリックス３０５の第１行３０８を格納する。フォールト検出ロジック３００は、ＡＮＤゲート３２０を含む。フリップ－フロップ３１４に格納されるすべてのビットは、反転されて、ＡＮＤゲート３２０に供給される。ＡＮＤゲート３２０のもう１つの入力は、フリップ－フロップ３１２の出力である。ＡＮＤゲート３２０の出力は、ＯＲツリー３２２に接続される。ＯＲツリー３２２は、結果ビット・ベクトル３１０がコンパレータ・マトリックス３０５の第１行３０８のセブセットでない場合にのみ、値１を生成することを留意するべきである。この場合、出力３１８のポジションｑ６でビットが１に設定されるので、第１行３０８の対応する位置での値は、０にセットされ、第１のキャラクタにマッチがないことを識別し、これがＡＮＤゲート３２０の入力で１へと反転される。ＡＮＤゲート３２０の第２の入力（結果ビット・ベクトルの要素ｑ６の値）は、また１であり、ＯＲツリー３２２は、１を出力し、これはフォールト３２４を示す。フォールト検出ロジック３００は、結果ビット・ベクトル３１０の確度をチェックすると共に、結果ビット・ベクトル３１０がコンパレータ・マトリックス３０５の第１行３０８のサブセットとは違う場合に、フォールトを検出する。
【0043】
図４は、本発明の実施形態による、結果ビット・ベクトルと、ターゲット・ストリングに伴われるゼロ検出ベクトルとの比較による、フォールト検出のためのロジックを示す図である。本発明の実施形態により、第１のゼロ検出ロジック３０９は、オペランドａ３０２に含まれる情報を処置して、参照ストリングに伴われる第１のゼロ検出ベクトル３０６を生成する。図示した場合には、５番目の位置から開始する第１のゼロ検出ベクトル３０６の全ビットが１にセットされる。第２のゼロ検出ロジック４０４は、オペランドｂ３０４に含まれる情報を処理して、ターゲット・ストリングに伴われる第２のゼロ検出ベクトル４０６を生成する。図示された場合には、オペランドｂ３０４に含まれるターゲット・ストリングは、暗示的に終端し（ストリング・キャラクタ４０２の終端を含む）、ストリング・キャラクタ４０２の終端に対応する位置から開始する第２のゼロ検出ベクトル４０６の全ビットが、１に設定される。フリップ－フロップ４０８は、第２のゼロ検出ベクトル４０６を格納する。
【0044】
サブストリング検索ロジック４０８は、第１のゼロ検出ベクトル３０６及び第２のゼロ検出ベクトル４０６を使用して、それぞれのオペランド３０２及び３０４それぞれの個別的なキャラクタを比較するように構成される。サブストリング検索ロジック４０８は、フリップ－フロップ３１２に格納される結果ビット・ベクトル３１０を生成する。いくつかのポイントで、フリップ－フロップ３１２は、例えば、アルファ線粒子又は中性子を含む放射線の照射の結果、ＳＥＵ事象３１６に遭遇する。発生したＳＥＵ事象３１６の結果として、フリップ－フロップ３１２の出力３１８は、少なくとも１つのビット反転を有する可能性がある。図示される場合、出力３１８の最後のビットが反転している。反転ビットは、ストリング・キャラクタ４０２の終端により示されるターゲット・ストリングの終端を越えた位置にあることを指摘する。
【0045】
フォールト検出ロジック４００は、ＡＮＤゲート４１０を含む。フリップ－フロップ４０８の内容は、ＡＮＤゲート４１０に、入力の１つとして供給される。ＳＥＵに影響を受けた出力３１８は、もう１つのＡＮＤゲート４１０の入力を含む。フォールト検出ロジック４００は、さらにＡＮＤゲート４１０の出力を検査するためのＯＲツリー４１２を含む。この場合、ＯＲツリー４１２は、マッチを示すビットの結果ビット・ベクトル内でのビット位置が、ターゲット・ストリングの末端要素（ＥＯＳ要素）を示すビットのゼロ検出ベクトルのビット位置よりも大きい場合にのみ、値１を生成する。この場合、ＳＥＵに影響を受けた出力３１８の最後のビットが１にセットされ、かつ第２のゼロ検出ベクトル４０６の最後のビットが１にセットされるので、ＯＲツリー４１２により生成された値は１となり、フォールト４１４を示す。フォールト検出ロジック４００は、結果ビット・ベクトル３１０の確度をチェックし、かつ結果ビット・ベクトルの出力３１８が、ターゲット・ストリングの黙示的又は明示的な末端を越えた位置でマッチを示す場合に、フォールトを検出するように構成される。
【0046】
図５は、本発明の実施形態による、結果ビット・ベクトルと、ターゲット・ストリングに伴われるマッチ可能な領域との比較により、フォールトを検出するためのロジック５００を示す図である。本発明の実施形態により、ゼロ検出ロジックは、オペランドに含まれる情報を処理して、参照ストリングに伴われるゼロ検出ベクトル３０６を生成する。図示された場合において、オペランドａ２０２に含まれるストリングが４キャラクタを含むので、第１のゼロ検出ベクトル３０６の５番目の位置から開始する全ビットが１にセットされる。本発明の実施形態により、ロジック５００は、さらに訂正ロジック５０２を含むことができる。訂正ロジック５０２は、訂正マスク２２８を生成するためのロジックを含む。訂正マスク２２８は、フリップ－フロップ５１０に格納される。訂正マスク２２８を使用することは、結果ビット・ベクトル３１０内で、部分マッチの識別又は全マッチの識別を抑制するための簡単な方法を可能とする。本明細書に記載されるように、予測中間結果５０５は、全マッチと部分マッチとの間を区別できない。予測中間結果５０５からの部分マッチを抑制するために、訂正マスク２２８は、ストリング・フラグメントの終端で部分マッチを含む可能性のある予測中間結果５０５に対して適用５０６される。図示された場合において、訂正マスク２２８は、マッチ可能な領域を示す。本明細書で使用されるように、用語“マッチ可能な領域”とは、全マッチが可能な領域を表す。訂正マスク２２８内のマッチ可能領域の全ビットは、１にセットされる。図示する場合において、参照ストリングは、４つのキャラクタを含むので、マッチ可能な領域は、最後の３つを除いて全ビットを含む。
【0047】
訂正マスク２２８が予測中間結果５０５について適用５０６された後、結果ビット・ベクトル３１０は、全マッチの識別のみを含む。図示される場合において、予測中間結果５０５は、１にセットされたビットｓ７により指示される部分マッチのみを含むので、適用されたビット・マスク２２８は、結果ビット・ベクトル３１０の全ビットを１にセットする。
【0048】
結果ビット・ベクトル３１０は、フリップ－フロップ５１２に格納される。いくつかのポイントで、フリップ－フロップ５１２は、ＳＥＵ事象５１４に遭遇する可能性がある。発生したＳＥＵ事象５１４の結果、フリップ－フロップ５１２の出力５１６は、少なくとも１つのビット反転を有する可能性がある。図示された実施例においては、出力５１６の最後から３番目のビットが反転している。反転したビットは、マッチ可能領域の外側に位置することに留意されたい。
【0049】
フォールト検出ロジック５００は、ＡＮＤゲート５２４を含んでいる。フリップ－フロップ５１０の内容は、ＡＮＤゲート５２４に入力の１つとして供給される。ＳＥＵの影響を受けた出力５１６は、ＡＮＤゲート５２４のもう１つの入力を含む。フォールト検出ロジック５００は、さらにＡＮＤゲート５２４の出力のビットにわたる第１のＯＲツリー５２６を含む。ＯＲツリー５２６は、結果ビット・ベクトル内のマッチを示すビット位置がマッチ可能領域内である場合にのみ、値１を生成する。この場合、ＡＮＤゲート５２４の出力は０なので、ＯＲツリー５２６により生成される値は、また０である。
【0050】
図５に示すように、フォールト検出ロジック５００は、さらに、フリップ－フロップ５１２の出力５１６のビットにわたる第２のＯＲツリー５１８を含む。フリップ－フロップ５１２の出力５１６のビット５は、１にセットされているので、第２のＯＲツリー５１８の出力もまた１である、この出力は、全マッチ・インジケータ５２２を含む。全マッチ・インジケータ５２２は、また、もう１つのＡＮＤゲート５２８へと供給される。第１のＯＲツリー５２６の出力が反転され、ＡＮＤゲート５２８のもう１つの入力として使用される。ＡＮＤゲート５２８の出力は、フォールト５３０を示す。フォールト検出ロジック５００は、フリップ－フロップ５１２の出力５１６の確度をチェックすると共に、この出力が全マッチを示す場合にフォールトを検出するように構成され、同時にフリップ－フロップ５１２の出力５１６内のマッチ可能領域の全ビットが０にセットされる。
【0051】
図６は、本発明の実施形態による、結果ビット・ベクトルが、要素サイズに整合しない場合にフォールトを検出するロジックを含む、ミスアライメント検出ロジック６００を示す図である。例示的な目的のみのため、キャラクタは、ＵＲＦ－１６エンコーディング・スキームを使用してエンコードされたものと仮定し、これは、したがって、エンコーディング・スキーム内でバイトの順番を規定するビッグエンディアン（ＢＥ）又はリトルエンディアン（ＬＥ）のいずれかとされる可能性がある非ＡＳＣＩＩ透過的なバイトシリアル化エンコーディング・スキームである。それぞれのキャラクタは、２バイトを使用してエンコーディングされる。本実施例では、例示的な結果ビット・ベクトル３１０の第３バイトが１に設定され、残りのすべてのバイトは、０に設定される。フリップ－フロップ６０１は、結果ビット・ベクトル３１０を格納する。いくつかのポイントにおいて、フリップ－フロップ６０１は、ＳＥＵ事象６０３に遭遇する可能性がある。結果ビット・ベクトル３１０のミスアライメントは、それぞれの要素の第１のバイト以外の少なくとも１つのバイトが１に設定される場合に発生する。
【0052】
結果ビット・ベクトル３１０と、対応する要素サイズとの間のこのミスアライメントを検出するために、ミスアライメント検出ロジック６００は、ミスアライメントを検出するための少なくともワード又はハーフワードの要素サイズを有する回路要素を含む。ミスアライメント検出ロジック６００は、結果ビット・ベクトル３１０を格納するフリップ－フロップ６０１で出力６０５を処理するように構成される。ハーフワード要素６０４を有するフリップ－フロップ６０１の出力６０５を処理するために、ミスアライメント検出ロジック６００は、ハーフワードのそれぞれの第２のバイトにわたる第１のＯＲツリー６０８を含む。それぞれのワードの第１のバイトのみが、値１を有することが予定されている。第１のＯＲツリー６０８の出力は、ＡＮＤゲート６１４の入力に接続される。ＡＮＤゲート６１４のもう１つの入力は、要素サイズ・インジケータ６１６である。要素サイズ・インジケータ６１６は、結果ビット・ベクトルのそれぞれの要素が２バイトを有することを示す値を含む。ＡＮＤゲート６１４の出力は、それぞれの要素がハーフワードのサイズを有する要素の場合に、結果ビット・ベクトル３１０の要素について如何なるミスアライメントでも存在するか否かを示すものである。この場合、第１のハーフワード要素６０４の第２のバイトは、エラーにより１にセットされるので、ＯＲツリー６０８の出力は、１にセットされる。この結果、ＡＮＤゲート６１４は、また、１を生成し、これがハーフ－ワード要素を有する結果ビット・ベクトルのミスアライメント６１８を示す。
【0053】
ミスアライメント検出ロジック６００は、また、ベクトル６０５のそれぞれの要素が、ワード（４バイト）の場合の結果ビット・ベクトル３１０を格納するフリップ－フロップ６０１での出力６０５を処理するための回路要素を含むことができる。ミスアライメント検出ロジック６００は、それぞれのワードの第２から第４のバイトにわたる第２のＯＲツリー６０６を含んでいる。第２のＯＲツリー６０６の出力は、要素サイズ・インジケータ６１２に接続される。第２のＡＮＤゲート６１０のもう１つの入力は、要素サイズ・インジケータ６１２を受領する。要素サイズ・インジケータ６１２は、結果ビット・ベクトル３１０のそれぞれの要素が４バイト長であることを示す値を含む。第２のＡＮＤゲート６１０の出力は、それぞれの要素がワードのサイズを有する場合に結果ビット・ベクトル３１０の要素に関して如何なるミスアライメントでも存在するか否かを示す。この場合、第１のワード６０２の第２及び第３バイトの両方が１にセットされているので第２のＯＲツリー６０６の出力は１である。この結果、第２のＡＮＤゲート６１０は、また１を生成し、ワード要素を有する結果ビット・ベクトル３１０のミスアライメント６２０を示す。ＯＲゲート６２２は、ＡＮＤゲート６１０及び６１４の出力を比較して、ＡＮＤゲート６１０及び６１４の少なくとも１つが１を生成する場合に、対応するミスアライメント・エラー６２４を識別する。
【0054】
図７Ａ～７Ｄは、本発明の実施形態による、報告された状態コードの確度をチェックすることによる、フォールト検出のロジックを示す図である。本発明の実施形態により、結果生成ロジックは、第１のマッチのインデックスを示す結果インデックスと共に、状態コードの１つを生成することができる。したがって、例えば、ターゲット・ストリング“abhighnoonoonnoo”内の参照ストリング“noon”の検索は、６に等しい結果インデックス値を返す（ターゲット・ストリング６番目のビットが最初にマッチするため）。状態コードの例示的な値を、ここで再度繰り返す：ＣＣ０－全マッチ無し、部分マッチ無し、かつＥＯＳは検出されず；ＣＣ１－全マッチ無し、部分マッチ無しだが、暗黙的ＥＯＳ末端が検出された；ＣＣ２－全マッチが検出された；ＣＣ３－部分マッチだが全マッチは見出されない。
【0055】
図７Ａは、報告された状態コードと、結果インデックス７０２及びゼロ検出ベクトル４０６との比較により、報告されたＣＣ０の状態コード７０６の確度をチェックすることによりエラーを検出するロジック７００を示す。状態コードＣＣ０７０６の値は、フリップ－フロップ７０８に格納される。いくつかのポイントでは、フリップ－フロップ７０８は、ＳＥＵ事象７１０に遭遇する可能性がある。発生したＳＥＵ事象７１０の結果、フリップ－フロップ７０８の出力７１２は、反転する可能性がある。例示する場合には、１の反転した値は、全マッチが無く、部分マッチが無く、かつＥＯＳが検出されないことを示す。
【0056】
図７Ａに示されるように、フォールト検出ロジック７００は、さらに、結果インデックス７０２及びターゲット・ストリングに伴われるゼロ検出ベクトル４０６の値を処理するためのＯＲゲート７０４を含む。２のべき乗のベクトル・サイズについて、結果インデックスの最上位ビット（ＭＳＢ）を検査することで十分である。このビットは、マッチが見出された場合０であり、マッチが見出されない場合１である。結果インデックス７０２のＭＳＢは、ＯＲゲート７０４に供給され、ここで、結果インデックス７０２のＭＳＢの値が反転される。この場合、結果インデックス７０２のＭＳＢの値は、１に反転され、ＯＲゲート７０４の出力は１である。ＯＲゲート７０４の第２の入力は、ゼロ検出ベクトル４０６の最下位ビット（ＬＳＢ）に接続される。このＬＳＢは、ＥＯＳが検出された場合１にセットされる。したがって、マッチが見出されたかまたはＥＯＳが見出されたかかの何れか両方の場合において、ＯＲゲート７０４の出力が１となる。ＯＲゲート７０４の出力は、ＡＮＤゲート７１４の１つの入力に接続される。フリップ－フロップ７０８のＳＥＵに影響された出力７１２は、ＡＮＤゲート７１４のもう１つの入力として使用される。ＡＮＤゲート７１４の出力は、フォールト７１６を示す。フォールト検出ロジック７００は、報告されたＣＣ０の状態コード７０６の確度を検査すると共に、結果生成ロジックがマッチ又はＥＯＳを見出したにもかかわらずＣＣ０コードを報告する場合にフォールトを検出するように構成される。
【0057】
図７Ｂは、報告された状態コードと、結果インデックス７０２及びゼロ検出ベクトル４０６との比較によりＣＣ１状態コード７１８の確度を検査してエラーを検出するためのロジック７１７を示す。状態コードＣＣ１７１８の値は、フリップ－フロップ７０９に格納される。いくつかのポイントにおいて、フリップ－フロップ７０９は、ＳＥＵ事象７１１に遭遇する可能性がある。発生したＳＥＵ事象７１１の結果、フリップ－フロップ７０９の出力７２０は、反転する可能性がある。図示した場合には、反転した値の１は、全マッチ無し、部分マッチ無し、かつ明示的ＥＯＳ末端が検出されたことを示す。
【0058】
図７Ｂに示されるように、フォールト検出ロジック７１７は、さらに、結果インデックス７０２及びターゲット・ストリングに伴われるゼロ検出ベクトル４０６の値を処理するためのＯＲゲート７２４を含む。２のべき乗のベクトル・サイズについて、結果インデックスの最上位ビット（ＭＳＢ）を検査することで十分である。このビットは、マッチが見出された場合０であり、マッチが見出されない場合１である。結果インデックス７０２のＭＳＢの値は、ＯＲゲート７２４に供給され、ここで反転される。この場合、結果インデックス７０２のＭＳＢの値は、１に反転され、ＯＲゲート７２４の出力は１である。ＯＲゲート７２４の第２の反転入力は、ゼロ検出ベクトル４０６の最下位ビット（ＬＳＢ）に接続される。このＬＳＢは、ＥＯＳが検出されない場合０にセットされる。したがって、マッチが見出されたか又はＥＯＳが見出されなかったかの何れか両方の場合において、ＯＲゲート７２４の出力が１となる。ＯＲゲート７２４の出力は、ＡＮＤゲート７２６の１つの入力に接続される。フリップ－フロップ７０９のＳＥＵに影響された出力７２０は、ＡＮＤゲート７２６のもう１つの出力として使用される。ＡＮＤゲート７２６の出力は、フォールト７２８を示す。フォールト検出ロジック７１７は、報告されたＣＣ１の状態コード７１８の確度を検査すると共に、結果生成ロジックがマッチを検出するか又はＥＯＳを見出さなかったにもかかわらずＣＣ１コードを報告する場合に、フォールトを検出するように構成される。
【0059】
図７Ｃは、報告された状態コードと、結果インデックス７０２及びマッチタイプ・インジケータとの比較によりＣＣ２状態コード７３２の確度を検査してエラーを検出するためのロジック７２９を示す。ＣＣ２の状態コード７３２の値は、フリップ－フロップ７１３に格納される。いくつかのポイントにおいて、フリップ－フロップ７１３は、ＳＥＵ事象７１５に遭遇する可能性がある。発生したＳＥＵ事象７１５の結果、フリップ－フロップ７１３の出力７３４は、反転する可能性がある。図示した場合には、反転した値の１は、全マッチが検出されたことを示す。
【0060】
図７Ｃに示すように、フォールト検出ロジック７２９は、さらに、結果インデックス７０２及びマッチタイプ・インジケータ７３０の値を処理するためのＯＲゲート７３６を含む。この実施形態において、値１のマッチタイプ・インジケータは、全マッチが検出されたことを示す。結果インデックス７０２のＭＳＢ及びマッチタイプ・インジケータ７３０の値は、ＯＲゲート７３６に供給され、ここで、マッチタイプ・インジケータ７３０の値が反転される。この場合、両方の入力は非ゼロ値を有するので、ＯＲゲート７３６の出力は１である。ＯＲゲート７３６出力は、ＡＮＤゲート７３８の１つの入力に接続される。フリップ－フロップ７１３のＳＥＵに影響された出力７３４は、ＡＮＤゲート７３８のもう１つの入力として使用される。ＡＮＤゲート７３８の出力は、フォールト７４０を示す。フォールト検出ロジック７２９は、報告されたＣＣ２の状態コード７３２の確度を検査すると共に、結果生成ロジックが部分マッチのみを検出し又は全くマッチを見出さなかったにもかかわらずＣＣ２コードを報告する場合にフォールトを検出するように構成される。
【0061】
図７Ｄは、報告された状態コードと、結果インデックス７０２及びマッチタイプ・インジケータとの比較によりＣＣ３状態コード７４２の確度を検査することによりエラーを検出するためのロジック７４１を示す。ＣＣ３の状態コード７４２の値は、フリップ－フロップ７１９に格納される。いくつかのポイントにおいて、フリップ－フロップ７１９は、ＳＥＵ事象７２１に遭遇する可能性がある。発生したＳＥＵ事象７２１の結果、フリップ－フロップ７１９の出力７４４は、反転する可能性がある。図示した場合には、反転した値の１は、部分マッチであるが、全マッチが検出されなかったことを示す。
【0062】
図７Ｄに示すように、フォールト検出ロジック７４１は、さらに、結果インデックス７０２及びマッチタイプ・インジケータ７３０の値を処理するためのＯＲゲート７４６を含む。この実施形態において、値１のマッチタイプ・インジケータは、全マッチが検出されたことを示す。結果インデックス７０２のＭＳＢ及びマッチタイプ・インジケータ７３０の値は、ＯＲゲート７４６に供給される。この場合、両方の入力は非ゼロ値を有するので、ＯＲゲート７４６の出力は１である。ＯＲゲート７４６の出力は、ＡＮＤゲート７４８の１つの入力に接続される。フリップ－フロップ７１９のＳＥＵに影響された出力７４４は、ＡＮＤゲート７４８のもう１つの入力として使用される。ＡＮＤゲート７４８の出力は、フォールト７５０を示す。フォールト検出ロジック７４１は、報告されたＣＣ３の状態コード７４２の確度を検査すると共に、結果生成ロジックが全マッチを検出するか又は全くマッチを見出さなかったにもかかわらずＣＣ３コードを報告する場合に、フォールトを検出するように構成される。
【0063】
図８は、それぞれＭベクトル要素のベクトル・レジスタを含むプロセッサ・ユニット２００を使用する、本発明の実施形態による、サブストリング検索操作におけるフォールト検出のための方法８００のフローチャートである。ベクトル要素は、キャラクタをエンコードするためのｎビット要素である。Ｌ＜Ｍは、Ｌキャラクタのサブストリング検索が実施されることを示す。
【0064】
ブロック８０２では、参照ストリングがレジスタ１１９の第１のレジスタにロードされることができ、ターゲット・ストリングがレジスタ１１９の第２のレジスタにロードされることができ、比較マトリックス２１４が提供されることができる。ターゲット・ストリングは、比較マトリックス２１４を使用して、それが参照ストリングの全部又は一部のみ又はそれら両方を含む場合にチェックされることができる。
【0065】
ブロック８０４では、結果ビット・ベクトルが生成される。結果ビット・ベクトルは、ストリングに完全にマッチするターゲット・ストリングのサブストリングの開始をマークするビット位置でビット値を含み、かつストリングに部分的にマッチするターゲット・ストリングのサブストリングの開始をマークするもう１つのビット位置で、もう１つのビット値を含む。結果ビット・ベクトルは、ターゲット・ストリングの終端で発生する全マッチ及び部分マッチの両方の識別を含むことができる。結果ビット・ベクトルを生成するために、全マッチと、部分マッチとの間を区別できない予測中間結果と、上位Ｌ－１ビットをマスクする訂正マスクとの組み合せを、結果ビット・ベクトルからの部分マッチを抑制するために実行する。
【0066】
ブロック８０６では、第１のマッチの結果インデックスが生成される。１つの実施形態においては、結果インデックスは、生成された結果ビット・ベクトルから導出される。例えば、ターゲット・ストリング“abhighnoonoonnoo”内の参照ストリング“noon”の検索は、６に等しい結果インデックスの値を返す（ターゲット・ストリングの６番目のビットがファースト・マッチなので）。
【0067】
ブロック８０８では、状態コードが生成される１つの実施形態においては、状態コードは、下記の入力の組み合わせ：ターゲット分離マスク２２６、訂正マスク２２８及び全マッチの結果２４０を示すことに基づく予測中間結果に基づいて、状態コード・ジェネレータ２４８（図２に示した）により生成することができる。１つの実施形態においては、状態コード・ジェネレータ２４８は、デコーダを含むことができる。生成された状態コード２５０は、対応するフリップ－フロップ２５２内に格納することができる。
【0068】
ブロック８１０では、フォールト検出が、本明細書で説明されたフォールト検出ロジック３００，４００，５００及びミスアライメント検出ロジック６００を使用して結果ビット・ベクトルの確度を判断することによって実行される。本発明の実施形態により、フォールト検出ロジック３００は、結果ビット・ベクトルの確度をチェックすると共に、結果ビット・ベクトルの開始サブセットが、コンパレータ・マトリックスの第１の行と違う場合に、フォールトを検出するように構成される。加えてフォールト検出ロジック４００は、結果ビット・ベクトルの確度をチェックすると共に結果ビット・ベクトルの出力がターゲット・ストリングの暗示的な末端を越えた位置でマッチすることを示す場合にフォールトを検出するように構成される。さらに、フォールト検出ロジック５００は、結果ビット・ベクトルの確度をチェックすると共に、結果ビット・ベクトルが、全マッチを示すが、同時に結果ビット・ベクトル内のマッチ可能領域が０にセットされている場合にフォールトを検出するように構成される・ミスアライメント検出ロジック６００は、結果ビット・ベクトルが要素サイズに整合しない場合にミスアライメントを検出するように構成される。
【0069】
ブロック８１２で、フォールト検出を、本明細書で説明したフォールト検出ロジック７００，７１７，７２９及び７４１を使用して状態コードの確度を判断することにより実行する。本発明の実施形態によれば、フォールト検出ロジック７００は、報告されたＣＣ０の確度をチェックすると共に、ＣＣ０コードが、結果生成ロジックにおいてマッチ又はＥＯＳを検出したにもかかわらず報告された場合にフォールトを検出するように構成することができる。フォールト検出ロジック７１７は、報告されたＣＣ１の確度をチェックすると共に、ＣＣ１コードが、結果生成ロジックにおいてマッチの検出又はＥＯＳの不検出にもかかわらず報告された場合にフォールトを検出するように構成することができる。フォールト検出ロジック７２９は、報告されたＣＣ２の確度をチェックすると共に、ＣＣ２コードが、結果生成ロジックにおいて部分マッチのみ又は全くマッチを検出しなかったにもかかわらず報告された場合にフォールトを検出するように構成することができる。フォールト検出ロジック７４１は、報告されたＣＣ３の確度をチェックすると共に、ＣＣ３コードが、結果生成ロジックにおいて全マッチ又はまったくマッチを検出しなかったにもかかわらず報告された場合にフォールトを検出するように構成することができる。
【0070】
本明細書で説明した本発明の実施形態を、本発明の実施形態にしたがい、フローチャート命令及び方法のブロック図、又はそれらの両方、装置（システム）、及びコンピュータ可読な記録媒体及びコンピュータ・プログラムを参照して説明した。フローチャートの図示及びブロック図又はそれら両方及びフローチャートの図示におけるブロック及びブロック図、又はそれらの両方のいかなる組合せでもコンピュータ可読なプログラム命令により実装することができることを理解されたい。
【0071】
本発明は、システム、方法、又はコンピュータ・プログラム製品又はこれらの組み合わせとすることができる。コンピュータ・プログラム製品は、プロセッサに対して本発明の特徴を遂行させるためのコンピュータ可読なプログラム命令をそれ上に有するコンピュータ可読な記録媒体（又は複数の媒体）を含むことができる。
【0072】
コンピュータ可読な記録媒体は、命令実行デバイスが使用するための複数の命令を保持し格納することができる有形のデバイスとすることができる、コンピュータ可読な媒体は、例えば、これらに限定されないが、電気的記録デバイス、磁気的記録デバイス、光学的記録デバイス、電気磁気的記録デバイス、半導体記録デバイス又はこれらのいかなる好ましい組み合わせとすることができる。コンピュータ可読な記録媒体のより具体的な実施例は、次のポータブル・コンピュータ・ディスク、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、消去可能なプログラマブル・リード・オンリー・メモリ（ＥＰＲＯＭ又はフラッシュ・メモリ（登録商標））、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リード・イオンリー・メモリ（ＣＤＲＯＭ）、デジタル多目的ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク（登録商標）、パンチ・カード又は命令を記録した溝内に突出する構造を有する機械的にエンコードされたデバイス、及びこれらの好ましい如何なる組合せを含む。本明細書で使用するように、コンピュータ可読な記録媒体は、ラジオ波又は他の自由に伝搬する電磁波、導波路又は他の通信媒体（例えば、光ファイバ・ケーブルを通過する光パルス）といった電磁波、又はワイヤを通して通信される電気信号といったそれ自体が一時的な信号として解釈されることはない。
【0073】
本明細書において説明されるコンピュータ・プログラム命令は、コンピュータ可読な記録媒体からそれぞれのコンピューティング／プロセッシング・デバイスにダウンロードでき、又は例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク又はワイヤレス・ネットワーク及びそれからの組み合わせといったネットワークを介して外部コンピュータ又は外部記録デバイスにダウンロードすることができる。ネットワークは、銅通信ケーブル、光通信ファイバ、ワイヤレス通信ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ及びエッジ・サーバ又はこれらの組み合わせを含むことができる。それぞれのコンピューティング／プロセッシング・デバイスにおけるネットワーク・アダプタ・カード又はネットワーク・インタフェースは、ネットワークからコンピュータ可読なプログラム命令を受領し、このコンピュータ可読なプログラム命令を格納するためにそれぞれのコンピューティング／プロセッシング・デバイス内のコンピュータ可読な記録媒体内に転送する。
【0074】
本発明の操作を遂行するためのコンピュータ可読なプログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械語命令、マシン依存命令、マイクロ・コード、ファームウェア命令、状態設定データ、集積回路のための構成データ、又は１つ又はそれ以上の、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋などのオブジェクト指向プログラミング言語、“Ｃ”プログラミング言語又は類似のプログラム言語といった手続き型プログラミング言語を含むプログラミング言語のいかなる組合せにおいて記述されたソース・コード又はオブジェクト・コードのいずれかとすることができる。コンピュータ可読なプログラム命令は、全体がユーザ・コンピュータ上で、部分的にユーザ・コンピュータ上でスタンドアローン・ソフトウェア・パッケージとして、部分的にユーザ・コンピュータ上で、かつ部分的にリモート・コンピュータ上で、又は全体がリモート・コンピュータ又はサーバ上で実行することができる。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）、ワイド・エリア・ネットワーク（ＷＡＮ）を含むいかなるタイプのネットワークを通してユーザ・コンピュータに接続することができ、又は接続は、外部コンピュータ（例えばインターネット・サービス・プロバイダを通じて）へと行うことができる。いくつかの実施形態では、例えばプログラマブル論理回路、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）、又はプログラマブル論理アレイ（ＰＬＡ）を含む電気回路がコンピュータ可読なプログラム命令を、コンピュータ可読なプログラム命令の状態情報を使用して、本発明の特徴を実行するために電気回路をパーソナライズして実行することができる。
【0075】
これらのコンピュータ可読なプログラム命令は、コンピュータのプロセッサ又は機械を生成するための他のプログラマブル・データ・プロセッシング装置に提供することができ、命令がコンピュータのプロセッサ又は他のプログラマブル・データ・プロセッシング装置により実行されて、フローチャート及びブロック図のブロック又は複数のブロック又はこれらの組み合わせで特定される機能／動作を実装するための手段を生成する。これらのコンピュータ可読なプログラム命令は、またコンピュータ、プログラマブル・データ・プロセッシング装置及び他の装置又はこれらの組み合わせが特定の仕方で機能するように指令するコンピュータ可読な記録媒体に格納することができ、その内に命令を格納したコンピュータ可読な記録媒体は、フローチャート及びブロック図のブロック又は複数のブロック又はこれらの組み合わせで特定される機能／動作の特徴を実装する命令を含む製造品を構成する。
【0076】
コンピュータ可読なプログラム命令は、またコンピュータ、他のプログラマブル・データ・プロセッシング装置、又は他のデバイス上にロードされ、コンピュータ、他のプログラマブル装置、又は他のデバイス上で操作ステップのシリーズに対してコンピュータ実装プロセスを生じさせることで、コンピュータ、他のプログラマブル装置又は他のデバイス上でフローチャート及びブロック図のブロック又は複数のブロック又はこれらの組み合わせで特定される機能／動作を実装させる。
【0077】
本発明の種々の実施形態を、関連する図面を参照して説明する。本発明の代替的実施形態は、本発明の範囲を逸脱することなく為しえる。種々の接続及び位置的関係（例えば、上、下、隣接など）は、以下の説明及び図面における要素間に述べられている。接続又は位置的関係、又はそれらの両方は、他に特定されない限り直接的に又は間接的であってもよく、本発明は、本特徴に限定することを意図しない。したがって、エンティティの結合は、直接又は間接的なカップリンの何れでも参照することができ、エンティティ間の位置的関係は、直接的又は間接的な位置関係とすることができる。さらに、本明細書において説明した種々のタスク及びプロセス・ステップは、本明細書において詳細に説明しない追加的なステップ又は機能を有する、より包括的な手順又はプロセスに打追加することができる。
【0078】
以下の定義及び略記は、請求項及び明細書の解釈のために使用されるべきである。本明細書で使用するように、用語“含む”、“含んでいる”、“内包する”、“内包している”、“有する”、“有している”、“包含する”、“包含している”、又はこれらの如何なる他の変形は、非排他的な包含に及ぶことを意図する。例えば、要素の列挙を含む組成物、混合物、処理、方法、製品、又は装置は、これらの要素のみに限定される必要はないが、明示的に列挙されていないか、又はそのような組成のために固有な他の要素、混合物、処理、方法、製品又は装置を含むことができる。
【0079】
追加的に、本明細書で用語“例示的に”は、実施例、具体例又は例示として“提供する”ことを意味するために使用される。本明細書で“例示的な”として記載される実施形態又は設計は、他の実施例又は設計を越えて好ましい又は効果的であるとして解釈されるべき必要性はない。用語“少なくとも１つ”及び“１つ又はそれ以上”は、１より大きいか又は等しい、すなわち、１，２，３，４など、如何なる整数を含むこととして理解されることができる。用語“複数”は、１より大きいか又は等しい、すなわち、１，２，３，４など、如何なる整数を含むこととして理解されることができる。用語“接続”は、間接的な“接続”及び間接的な“接続”の両方を含むことができる。
【0080】
用語“約”、“実質的”、“近似的に”、及びそれらの変形は、本出願の出願時に利用可能な装置に基づいて特定の量の測定に伴われる誤差の程度を含むことを意図する。例えば、“約”は、所与の値の±８％、又は５％、又は２％を含むことができる。
【0081】
本発明の種々の実施形態の説明は、例示の目的で提示されるものであるが、開示した実施形態に尽くされる、とか、限定されることを意図するものではない。多くの修正及び変形は、説明した実施形態の範囲及び精神から逸脱すること無しに、当業者において自明である。本明細書で使用した用語は、実施形態、市場において見出される技術を超えた技術的改良の原理を最良に説明するか、又は他の当業者が理解できるように選択したものである。
【0082】
図のフローチャート及びブロック図は、本発明の種々の実施形態にしたがったシステム、方法及びコンピュータ・プログラムのアーキテクチャ、機能、及び可能な実装操作を示す。この観点において、フローチャート又はブロック図は、モジュール、セグメント又は命令の部分を表すことかでき、これらは、特定の論理的機能（又は複数の機能）を実装するための１つ又はそれ以上の実行可能な命令を含む。いくつかの代替的な実装においては、ブロックにおいて記述された機能は、図示した以外で実行することができる。例えば、連続して示された２つのブロックは、含まれる機能に応じて、実際上１つのステップとして遂行され、同時的、実質的に同時的に、部分的又は完全に一時的に重ね合わされた仕方で実行することができ、又は複数のブロックは、時として逆の順番で実行することができる。またブロック図及びフローチャートの図示、又はこれらの両方及びブロック図中のブロック及びフローチャートの図示又はこれらの組み合わせは、特定の機能又は動作を実行するか又は特定の目的のハードウェア及びコンピュータ命令の組み合わせを遂行する特定目的のハードウェアに基づくシステムにより実装することができる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図8】
