特許 7578771 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-28

(45)【発行日】2024-11-06

(54)【発明の名称】表示装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20241029BHJP

   G09F 9/30 20060101ALI20241029BHJP

   G02F 1/1368 20060101ALN20241029BHJP

【ＦＩ】

H01L29/78 616V

G09F9/30 338

H01L29/78 612B

H01L29/78 618B

G02F1/1368

【請求項の数】 3

(21)【出願番号】P 2023125303

(22)【出願日】2023-08-01

(62)【分割の表示】P 2021178841の分割

【原出願日】2010-07-13

(65)【公開番号】P2023162182

(43)【公開日】2023-11-08

【審査請求日】2023-08-31

(31)【優先権主張番号】P 2009169600

(32)【優先日】2009-07-18

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】山崎 舜平

(72)【発明者】

【氏名】坂田 淳一郎

(72)【発明者】

【氏名】三宅 博之

(72)【発明者】

【氏名】桑原 秀明

【審査官】田付 徳雄

(56)【参考文献】

【文献】特開２００７－０９６０５５（ＪＰ，Ａ）

【文献】特開２００６－０３９５２４（ＪＰ，Ａ）

【文献】特開２０００－２３１１２４（ＪＰ，Ａ）

【文献】特開２００８－１２４２６６（ＪＰ，Ａ）

【文献】米国特許出願公開第２００６／００２２２０１（ＵＳ，Ａ１）

【文献】特開２００６－２４２９８７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８６

Ｇ０９Ｆ ９／３０

Ｇ０２Ｆ １／１３６８

(57)【特許請求の範囲】

【請求項1】

チャネル形成領域を含む第１の酸化物半導体層を有する第１のトランジスタ、画素電極、及び容量素子を有する画素と、
前記画素と電気的に接続されるゲート配線層、及びチャネル形成領域を含む第２の酸化物半導体層を有する第２のトランジスタを有する駆動回路と、を有し、
前記第１のトランジスタは、第１のゲート電極を有し、且つ、前記第１の酸化物半導体層を介して前記第１のゲート電極と重なりを有するゲート電極を有しておらず、
前記第１の酸化物半導体層は、前記第１の酸化物半導体層の下面に接する領域を有する第１の導電層を介して、前記画素電極と電気的に接続され、
前記容量素子は、前記第１の導電層と同じ材料を有する第２の導電層と、前記第２の導電層の下方に設けられた第３の導電層とを有し、
前記画素電極は、前記第１の酸化物半導体層、前記第２の導電層、及び前記第３の導電層の各々と重なる領域を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２の酸化物半導体層を介して前記第２のゲート電極と重なりを有し、且つ前記第２のゲート電極と電気的に接続される第３のゲート電極と、を有し、
前記ゲート配線層は、前記第２のゲート電極と同じ材料を有し、且つ上面の一部に第４の導電層が接して設けられ、
前記ゲート配線層及び前記第４の導電層は、前記第２のトランジスタのゲート絶縁膜として機能する領域を有する第１の絶縁膜の下方に設けられ、
前記第１の導電層及び前記第２の導電層の各々は、前記第１の絶縁膜の上面に接する領域を有する、表示装置。

【請求項2】

チャネル形成領域を含む第１の酸化物半導体層を有する第１のトランジスタ、画素電極、及び容量素子を有する画素と、
前記画素と電気的に接続されるゲート配線層、及びチャネル形成領域を含む第２の酸化物半導体層を有する第２のトランジスタを有する駆動回路と、を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第１のトランジスタは、第１のゲート電極を有し、且つ、前記第１の酸化物半導体層を介して前記第１のゲート電極と重なりを有するゲート電極を有しておらず、
前記第１の酸化物半導体層は、前記第１の酸化物半導体層の下面に接する領域を有する第１の導電層を介して、前記画素電極と電気的に接続され、
前記容量素子は、前記第１の導電層と同じ材料を有する第２の導電層と、前記第２の導電層の下方に設けられた第３の導電層とを有し、
前記画素電極は、前記第１の酸化物半導体層、前記第２の導電層、及び前記第３の導電層の各々と重なる領域を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２の酸化物半導体層を介して前記第２のゲート電極と重なりを有し、且つ前記第２のゲート電極と電気的に接続される第３のゲート電極と、を有し、
前記ゲート配線層は、前記第２のゲート電極と同じ材料を有し、且つ上面の一部に第４の導電層が接して設けられ、
前記ゲート配線層及び前記第４の導電層は、前記第２のトランジスタのゲート絶縁膜として機能する領域を有する第１の絶縁膜の下方に設けられ、
前記第１の導電層及び前記第２の導電層の各々は、前記第１の絶縁膜の上面に接する領域を有する、表示装置。

【請求項3】

チャネル形成領域を含む第１の酸化物半導体層を有する第１のトランジスタ、画素電極、及び容量素子を有する画素と、
前記画素と電気的に接続されるゲート配線層、及びチャネル形成領域を含む第２の酸化物半導体層を有する第２のトランジスタを有する駆動回路と、を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、且つ多結晶又は微結晶を有し、
前記第１のトランジスタは、第１のゲート電極を有し、且つ、前記第１の酸化物半導体層を介して前記第１のゲート電極と重なりを有するゲート電極を有しておらず、
前記第１の酸化物半導体層は、前記第１の酸化物半導体層の下面に接する領域を有する第１の導電層を介して、前記画素電極と電気的に接続され、
前記容量素子は、前記第１の導電層と同じ材料を有する第２の導電層と、前記第２の導電層の下方に設けられた第３の導電層とを有し、
前記画素電極は、前記第１の酸化物半導体層、前記第２の導電層、及び前記第３の導電層の各々と重なる領域を有し、
前記第２のトランジスタは、第２のゲート電極と、前記第２の酸化物半導体層を介して前記第２のゲート電極と重なりを有し、且つ前記第２のゲート電極と電気的に接続される第３のゲート電極と、を有し、
前記ゲート配線層は、前記第２のゲート電極と同じ材料を有し、且つ上面の一部に第４の導電層が接して設けられ、
前記ゲート配線層及び前記第４の導電層は、前記第２のトランジスタのゲート絶縁膜として機能する領域を有する第１の絶縁膜の下方に設けられ、
前記第１の導電層及び前記第２の導電層の各々は、前記第１の絶縁膜の上面に接する領域を有する、表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

酸化物半導体を用いる半導体装置及びその作製方法に関する。

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。

【背景技術】

【0003】

透光性を有する金属酸化物が半導体装置において利用されている。例えば、酸化インジウ
ム錫（ＩＴＯ）などの導電性を備える金属酸化物（以下、酸化物導電体という）は、液晶
ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。

【0004】

加えて、半導体特性を示す材料としても透光性を有する金属酸化物が注目されている。例
えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物などは、液晶ディスプレイなどの表示装置で必要と
される半導体材料に適用することが期待されている。特に、薄膜トランジスタ（以下、Ｔ
ＦＴともいう）のチャネル層に適用することが期待されている。

【0005】

半導体特性を備えた金属酸化物（以下、酸化物半導体という）を適用したＴＦＴは、低温
プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモ
ルファスシリコンを代替又は凌駕する材料としての期待が高まっている。

【0006】

透明性を有する酸化物導電体及び酸化物半導体を用いてＴＦＴを構成することによって、
透光性を有するＴＦＴを作製することができる（例えば、非特許文献１参照）。

【0007】

また、酸化物半導体をチャネル層に適用したＴＦＴは、電界効果移動度が高い。そのため
、当該ＴＦＴを用いて、表示装置などの駆動回路を構成することもできる（例えば、非特
許文献２参照）。

【先行技術文献】

【非特許文献】

【0008】

【文献】野澤哲生、「透明回路」『日経エレクトロニクス』２００７．８．２７（ｎｏ．９５９）ｐｐ．３９－５２

【文献】Ｔ．Ｏｓａｄａ，他８名，ＳＩＤ ’０９ ＤＩＧＥＳＴ，ｐｐ．１８４－１８７（２００９）

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の一態様は、半導体装置の製造コストを低減することを課題の一とする。

【0010】

本発明の一態様は、半導体装置の開口率を向上することを課題の一とする。

【0011】

本発明の一態様は、半導体装置の表示部で表示する画像を高精細化することを課題の一と
する。

【0012】

本発明の一態様は、高速駆動が可能な半導体装置を提供することを課題の一とする。

【課題を解決するための手段】

【0013】

本発明の一態様は、同一基板上に駆動回路部と、表示部（画素部ともいう）とを有し、当
該駆動回路部は、ソース電極（ソース電極層ともいう）及びドレイン電極（ドレイン電極
層ともいう）が金属によって構成され且つチャネル層が酸化物半導体によって構成された
駆動回路用薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該
表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体
層が酸化物半導体によって構成された画素用薄膜トランジスタと、酸化物導電体によって
構成された表示部用配線とを有する半導体装置である。

【0014】

画素用薄膜トランジスタ及び駆動回路用薄膜トランジスタとして、ボトムゲート構造の逆
スタガ型薄膜トランジスタを用いる。画素用薄膜トランジスタはソース電極層及びドレイ
ン電極層上に重なる酸化物半導体層を有するボトムゲート型（逆コプラナ型、ボトムコン
タクト型とも呼ぶ）薄膜トランジスタであり、一方駆動回路用薄膜トランジスタは酸化物
半導体層上に重なるソース電極層及びドレイン電極層を有し、ソース電極層及びドレイン
電極層との間の領域で酸化物半導体層に接する酸化物絶縁膜が設けられたボトムゲート型
（チャネルエッチ型）薄膜トランジスタである。

【0015】

なお、非特許文献１には、具体的なＴＦＴの作製工程及び半導体装置を構成する他の素子
（例えば、容量素子など）の構造などは開示されていない。また、同一基板上に駆動回路
と、透光性を有するＴＦＴとを作製する記載などもない。

【0016】

本発明の一態様の半導体装置は、同一基板上において、駆動回路用ＴＦＴを有する駆動回
路部、及び画素用ＴＦＴを有する表示部が作製される。そのため、当該半導体装置の製造
コストを低減することができる。

【0017】

また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用ＴＦＴ及び表示部用配線が形成された領域を画素部の表示領域として利用するこ
とができる。そのため、当該半導体装置の開口率を向上させることができる。

【0018】

また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用ＴＦＴのサイズに制限されることなく画素サイズを設計することができる。その
ため、当該半導体装置の表示部で表示する画像を高精細化することができる。

【0019】

また、本発明の一態様の半導体装置は、駆動回路部に、ソース電極及びドレイン電極が金
属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴ
と、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高
い電界効果移動度を示すＴＦＴと、抵抗の低い配線とによって駆動回路が構成される。そ
のため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。

【0020】

また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記さ
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の
金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａと
Ｆｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、Ｉｎ
ＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａ
を含む構造の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体とよび、その薄膜をＩ
ｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。

【0021】

また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ
系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ
－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－
Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。

【0022】

なお、上記半導体装置の作製工程において、窒素、または希ガス（アルゴン、ヘリウムな
ど）の不活性気体雰囲気下、或いは減圧下で酸化物半導体層の加熱処理を行うことで酸化
物半導体層を酸素欠乏型として低抵抗化させ（即ちＮ型化（Ｎ^－化など））、その後、酸
化物半導体層に接するように酸化物絶縁膜の形成を行うことにより、酸化物半導体層を酸
素過剰な状態として高抵抗化（即ちＩ型化）させることが好ましい。これにより、電気特
性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが
可能となる。

【0023】

上記加熱処理は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下
、或いは減圧下での３５０℃以上、好ましくは４００℃以上基板の歪み点未満の加熱処理
を行う。この熱処理によって酸化物半導体層は脱水化または脱水素化され、酸化物半導体
層に含まれる水などの水素原子を含む不純物が低減される。

【0024】

上記脱水化または脱水素化のための加熱処理は、脱水化または脱水素化後の酸化物半導体
層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃
付近に現れる１つのピークが検出されない程度の熱処理条件とするのが好ましい。この条
件下で脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対し
てＴＤＳで４５０℃まで測定を行っても、少なくとも３００℃付近に現れる水のピークは
検出されない。

【0025】

加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて酸化物半導体層を大気に
さらさないように冷却し、酸化物半導体層が水または水素に接触することを防ぐ。そして
脱水化または脱水素化を行い、Ｉ型の酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ^－、Ｎ
^＋など）させた後、高抵抗化させて再びＩ型とした酸化物半導体層を用いて薄膜トランジ
スタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所謂
ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖ
にできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい
。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでも
ソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アク
ティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性
が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電
気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい
値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが
困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの
場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができ
ず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の
電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが
望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状
態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜ト
ランジスタとしては不向きである。

【0026】

また、加熱後の冷却は、昇温時のガスを異なるガスに切り替えてから行ってもよい。例え
ば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度
の酸素ガスまたはＮ_２Ｏガス、超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以
下）で満たして冷却を行っても良い。

【0027】

脱水化または脱水素化を行う加熱処理によって膜中の水などの水素原子を含む不純物を低
減させた後、水分を含まない雰囲気（露点が－４０℃以下、好ましくは－６０℃以下）下
で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上
させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。

【0028】

本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわ
けではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。

【0029】

上述したように、脱水化または脱水素化のための加熱処理を行った場合、酸化物半導体層
は酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ^－化など）する。従って、低抵抗化した
酸化物半導体層上にドレイン電極層を形成することで、ドレイン電極層が重なる領域を酸
素欠乏型である高抵抗ドレイン領域（ＨＲＤ領域とも呼ぶ）として形成することができる
。

【0030】

高抵抗ドレイン領域のキャリア濃度は、１×１０^１７／ｃｍ^３以上の範囲内であり、少な
くともチャネル形成領域のキャリア濃度（１×１０^１７／ｃｍ^３未満）よりも高い領域で
ある。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求めたキャリア
濃度の値を指す。

【0031】

この後、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱水化ま
たは脱水素化した酸化物半導体層の一部を酸素過剰な状態とする処理としては、以下の方
法のいずれかによって行う。脱水化または脱水素化した酸化物半導体層に接する酸化物絶
縁膜をスパッタ法で成膜する、または脱水化または脱水素化した酸化物半導体層に接する
ように酸化物絶縁膜を成膜し、さらに加熱処理を行う、または脱水化または脱水素化した
酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに酸素を含む雰囲気で加熱処
理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜
を成膜した後に不活性ガス雰囲気下で加熱し、さらに酸素雰囲気下で冷却処理を行う、ま
たは脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜した後
に不活性ガス雰囲気下で加熱し、さらに超乾燥エア（露点が－４０℃以下、好ましくは－
６０℃以下）で冷却処理を行う。

【0032】

また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極（ゲート
電極層ともいう）と重なる部分）を選択的に酸素過剰な状態とすることで、高抵抗化、即
ちＩ型化させることもできる。これにより、チャンネル形成領域を形成することができる
。例えば、脱水化または脱水素化した酸化物半導体層上に接してＴｉなどの金属電極から
なるソース電極層やドレイン電極層を形成し、ソース電極層やドレイン電極層に重ならな
い露出領域を選択的に酸素過剰な状態としてチャネル形成領域を形成することができる。
選択的に酸素過剰な状態とする場合、ソース電極層に重なる第１の高抵抗ドレイン領域と
、ドレイン電極層に重なる第２の高抵抗ドレイン領域とが形成され、第１の高抵抗ドレイ
ン領域と第２の高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャ
ネル形成領域がソース電極層とドレイン電極層の間に自己整合的に形成される。

【0033】

これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。

【0034】

なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路の信頼性の向上を図ることができる。具体的
には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、
チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができ
る。そのため、ドレイン電極層を高電源電位ＶＤＤを供給する配線に接続して動作させる
場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域
がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成と
することができる。

【0035】

また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ドレイン領域、ソース電極層の順となる。このときチャネル形成領域では、
ドレイン電極層側よりチャネル形成領域に流れるリーク電流を、トランジスタがオフ時に
高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができる。従
って、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）
でのリーク電流を低減することができる。

【0036】

また、ソース電極層に重なる第１の高抵抗ドレイン領域と、ドレイン電極層に重なる第２
の高抵抗ドレイン領域をゲート電極層の一部重なるように形成することで、より効果的に
ドレイン電極層の端部近傍の電界強度を緩和させることができる。

【0037】

従って、本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、該ゲ
ート電極層上にゲート絶縁層と、該ゲート絶縁層上に酸化物半導体層と、該酸化物半導体
層上にソース電極層及びドレイン電極層と、ゲート絶縁層、酸化物半導体層、ソース電極
層、及びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層とを有し、前記酸
化物半導体層は、少なくともチャネル形成領域と、ソース電極層、あるいはドレイン電極
層のいずれかと重なる高抵抗ドレイン領域とを有する半導体装置である。

【0038】

上記構成において、高抵抗ドレイン領域のキャリア濃度は、１×１０^１７／ｃｍ^３以上の
範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０^１７／ｃｍ^３未満
）よりも高い領域であり、高抵抗ドレイン領域は、自己整合的に形成され、その間隔によ
ってチャネル形成領域の長さ（チャネル長Ｌ）が決定される。

【0039】

本明細書で開示する他の発明の構成の一形態は、同一基板上に第１の薄膜トランジスタを
有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、前記第１の薄膜トラン
ジスタは、基板上にゲート電極層と、該ゲート電極層上にゲート絶縁層と、該ゲート絶縁
層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソース電極層及びドレイン
電極層と重なる酸化物半導体層と、酸化物半導体層と接する保護絶縁層と、保護絶縁層上
に画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物
半導体層、ソース電極層、ドレイン電極層、保護絶縁層、及び画素電極層は透光性を有し
、第２の薄膜トランジスタのソース電極層及びドレイン電極層は、第１の薄膜トランジス
タのソース電極層及びドレイン電極層と材料が異なり、第１の薄膜トランジスタのソース
電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置である。

【0040】

また、上記構成において、さらに同一基板上に容量部を有し、容量部は、容量配線及び該
容量配線と重なる容量電極を有し、容量配線及び容量電極は透光性を有する。なお、容量
配線は、誘電体となる絶縁層、例えばゲート絶縁層を介して容量電極と重なり、ゲート絶
縁層も透光性を有するため、容量部も透光性を有する。

【0041】

また、上記構成において、第２の薄膜トランジスタの酸化物半導体層は、ソース電極層ま
たはドレイン電極層と重なる領域よりも膜厚の薄いチャネル形成領域を有し、チャネル形
成領域上に保護絶縁層を介して導電層を有する。

【0042】

また、上記構成において、第２の薄膜トランジスタのソース電極層及びドレイン電極層は
、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しく
はそれらを組み合わせた積層膜からなる。

【0043】

また、上記構成において、第１の薄膜トランジスタのソース電極層、ドレイン電極層、及
び画素電極層は、酸化インジウム、インジウムとスズの混合酸化物、インジウムと亜鉛の
混合酸化物、または酸化亜鉛である。第１の薄膜トランジスタのゲート電極層、ソース電
極層、ドレイン電極層、画素電極層、または画素部に含まれるその他の電極層や、その他
の配線層の膜厚は、膜厚３０ｎｍ以上２００ｎｍ以下とし、可視光に対して透光性を有す
る、または半透明である膜厚を選択すればよい。

【0044】

また、本明細書で開示する他の発明の構成の一形態は、絶縁表面を有する基板上に第１の
ゲート電極層及び第２のゲート電極層を形成し、第１のゲート電極層及び第２のゲート電
極層上にゲート絶縁層を形成し、ゲート絶縁層上に第１のゲート電極層と重なる第１のソ
ース電極層及び第１のドレイン電極層を形成し、ゲート絶縁層上に第１のゲート電極層、
第１のソース電極層の一部、及び第１のドレイン電極層の一部と重なる第１の酸化物半導
体層と、第２のゲート電極層と重なる第２の酸化物半導体層を形成し、第１の酸化物半導
体層及び第２の酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化の後に
大気に触れさせることなく、第２の酸化物半導体層上に第２のソース電極層及び第２のド
レイン電極層を形成して第１の酸化物半導体層及び第２の酸化物半導体層への水や水素な
どの不純物の再混入を防ぎ、第２の酸化物半導体層の上面の一部、及び側面、ならびに第
１の酸化物半導体層の上面と接する酸化物絶縁層を形成し、酸化物絶縁層上に第１のドレ
イン電極層または第１のソース電極層と電気的に接続する画素電極層と、前記第２の酸化
物半導体層と重なる導電層とを形成する半導体装置の作製方法である。

【0045】

また、上記構成において、第２のソース電極層及び前記第２のドレイン電極層は、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれら
の合金膜とを組み合わせた積層膜である。また、第１のソース電極層、第１のドレイン電
極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウ
ム酸化亜鉛合金、または酸化亜鉛である。

【0046】

本明細書中で連続処理とは、加熱処理を行う第１の処理工程からスパッタ法などの成膜を
行う第２の処理工程までの一連のプロセス中、被処理基板が大気等の汚染雰囲気に触れな
いように、常に真空中、あるいは不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）に
制御されている雰囲気下に置かれていることを言う。連続処理を行うことにより、清浄化
された被処理基板への水等の再付着を回避して成膜などの処理を行うことができる。

【0047】

同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。

【0048】

また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行
う場合、第１の処理工程を終えた後、大気に触れさせることなくチャンバー間を基板搬送
して第２の処理を施すことも本明細書における連続処理の範囲にあるとする。

【0049】

なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続処理の範囲にあるとする。

【0050】

ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１
の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。

【0051】

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。

【0052】

また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。

【0053】

液晶表示装置としては、特に限定されず、ＴＮ液晶、ＩＰＳ液晶、ＯＣＢ液晶、ＳＴＮ液
晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶など
を用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向（
ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードと
しては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－ Ｄｏｍａｉｎ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃ
ａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。具体的に
は、１画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置する対向基板の
箇所に凸部を設けることで１画素をマルチドメイン化する。１画素を複数のサブピクセル
とし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、１画素を配向分
割（マルチドメイン化）し、広視野角を実現する駆動方法は、サブピクセル駆動と呼ばれ
る。なお、凸部は、対向基板または素子基板の一方または両方に設けてもよく、放射状に
液晶分子を配向させ、配向規制力を向上させる。

【0054】

また、液晶駆動用の電極、即ち画素電極の上面形状を櫛歯状やジグザグ状として、電圧の
かかる方向を多様化させてもよい。また、光配向を用いて１画素をマルチドメイン化して
もよい。

【0055】

また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好まし
い。

【0056】

発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。

【発明の効果】

【0057】

本発明の一形態である表示装置の画素部においては、薄膜トランジスタの構成部材に透光
性を有する膜を用いるため、表示画像の高精細化を図るために走査線の本数を増やして画
素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの
構成部材に透光性を有する膜を用いるため、広視野角を実現するために１画素を複数のサ
ブピクセルに分割しても高い開口率を実現することができる。

【0058】

また、画素部に透光性を有する薄膜トランジスタを設け、画素部と同一基板上に異なる構
造の薄膜トランジスタを有する駆動回路も設け、製造コストの低減を実現できる。

【図面の簡単な説明】

【0059】

【図1】本発明の一態様を示す工程断面図である。

【図2】本発明の一態様を示す断面図及び平面図である。

【図3】本発明の一態様を示す断面図である。

【図4】本発明の一態様を示す画素の平面図である。

【図5】本発明の一態様を示す断面図である。

【図6】本発明の一態様を示す断面図である。

【図7】本発明の一態様を示す工程断面図である。

【図8】本発明の一態様を示す断面図及び平面図である。

【図9】本発明の一態様を示す工程断面図である。

【図10】半導体装置を説明する図。

【図11】半導体装置を説明する図。

【図12】半導体装置の画素等価回路を説明する図。

【図13】半導体装置を説明する図。

【図14】半導体装置のブロック図を説明する図。

【図15】信号線駆動回路の回路図およびタイミングチャートを説明する図。

【図16】シフトレジスタの構成を示す回路図。

【図17】シフトレジスタの動作を説明するタイミングチャートおよび回路図。

【図18】半導体装置を説明する図。

【図19】半導体装置を説明する図。

【図20】電子書籍の一例を示す外観図。

【図21】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。

【図22】遊技機の例を示す外観図。

【図23】携帯型のコンピュータ及び携帯電話機の一例を示す外観図。

【図24】半導体装置を説明する図。

【図25】半導体装置を説明する図。

【図26】半導体装置を説明する図。

【図27】半導体装置の回路図を説明する図。

【図28】半導体装置を説明する図。

【図29】半導体装置を説明する図。

【図30】半導体装置を説明する図。

【図31】半導体装置の回路図を説明する図。

【図32】半導体装置を説明する図。

【図33】半導体装置を説明する図。

【図34】半導体装置を説明する図。

【図35】半導体装置を説明する図。

【図36】半導体装置を説明する図。

【図37】半導体装置を説明する図。

【発明を実施するための形態】

【0060】

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。

【0061】

（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。図２（Ａ）には
同一基板上に作製された異なる構造の２つの薄膜トランジスタの断面構造の一例を示す。
図２（Ａ）に示す薄膜トランジスタ４７０は、チャネルエッチ型と呼ばれるボトムゲート
構造の一つであり、薄膜トランジスタ４６０はボトムコンタクト型（逆コプラナ型とも呼
ぶ）と呼ばれるボトムゲート構造の一つである。

【0062】

図２（Ｂ１）は駆動回路に配置されるチャネルエッチ型の薄膜トランジスタ４７０の平面
図であり、図２（Ａ）は図２（Ｂ１）の線Ｃ１－Ｃ２における断面図である。また、図２
（Ｃ）は、図２（Ｂ１）の線Ｃ３－Ｃ４における断面図である。

【0063】

駆動回路に配置される薄膜トランジスタ４７０はチャネルエッチ型の薄膜トランジスタで
あり、絶縁表面を有する基板４００上に、ゲート電極層４０１、第１のゲート絶縁層４０
２ａ、第２のゲート絶縁層４０２ｂ、少なくともチャネル形成領域４３４、第１の高抵抗
ドレイン領域４３１、及び第２の高抵抗ドレイン領域４３２を有する酸化物半導体層、ソ
ース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、薄膜トランジスタ４７
０を覆い、チャネル形成領域４３４に接する酸化物絶縁層４０７が設けられている。

【0064】

ソース電極層４０５ａの下面に接して第１の高抵抗ドレイン領域４３１が自己整合的に形
成されている。また、ドレイン電極層４０５ｂの下面に接して第２の高抵抗ドレイン領域
４３２が自己整合的に形成されている。また、チャネル形成領域４３４は、酸化物絶縁層
４０７と接し、且つ第１の高抵抗ドレイン領域４３１や第２の高抵抗ドレイン領域４３２
と比較して膜厚が小さくなっており、また、第１の高抵抗ドレイン領域４３１、及び第２
の高抵抗ドレイン領域４３２よりも高抵抗の領域（Ｉ型領域）である。

【0065】

また、薄膜トランジスタ４７０は配線を低抵抗化するためにソース電極層４０５ａ、及び
ドレイン電極層４０５ｂとして金属材料を用いることが好ましい。

【0066】

また、液晶表示装置の画素部と同一基板上に形成された駆動回路において、インバータ回
路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成する薄膜トランジ
スタや、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路を構成する薄膜ト
ランジスタは、ソース電極とドレイン電極間に正極性のみ、もしくは負極性のみが印加さ
れる。従って、耐圧が要求される第２の高抵抗ドレイン領域４３２の幅を第１の高抵抗ド
レイン領域４３１の幅よりも広く設計してもよい。また、第１の高抵抗ドレイン領域４３
１、及び第２の高抵抗ドレイン領域４３２がゲート電極層と重なる幅を広くしてもよい。

【0067】

また、駆動回路に配置される薄膜トランジスタ４７０はシングルゲート構造の薄膜トラン
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。

【0068】

また、チャネル形成領域４３４上方に重なる導電層４０６を設ける。導電層４０６をゲー
ト電極層４０１と電気的に接続し、同電位とすることで、ゲート電極層４０１と導電層４
０６の間に配置された酸化物半導体層に上下からゲート電圧を印加することができる。ま
た、ゲート電極層４０１と導電層４０６を異なる電位、例えば導電層４０６を固定電位、
ＧＮＤ、０Ｖとする場合には、ＴＦＴの電気特性、例えばしきい値電圧などを制御するこ
とができる。すなわち、ゲート電極層４０１を第１のゲート電極層として機能させ、導電
層４０６を第２のゲート電極層として機能させることで、薄膜トランジスタ４７０を４端
子の薄膜トランジスタとして用いることができる。

【0069】

また、導電層４０６と酸化物絶縁層４０７の間には保護絶縁層４０８と、平坦化絶縁層４
０９とを積層する。

【0070】

また、保護絶縁層４０８は、保護絶縁層４０８の下方に設ける第１のゲート絶縁層４０２
ａまたは下地となる絶縁膜と接する構成とすることが好ましく、水や、水素イオンや、Ｏ
Ｈ^－などの水素原子を含む不純物が侵入することをブロックする。特に、保護絶縁層４０
８と接する第１のゲート絶縁層４０２ａまたは下地となる絶縁膜を窒化珪素膜とすると有
効である。

【0071】

また、図２（Ｂ２）は画素に配置されるボトムコンタクト型の薄膜トランジスタ４６０の
平面図であり、図２（Ａ）は図２（Ｂ２）の線Ｄ１－Ｄ２における断面図である。また、
図２（Ｃ）は、図２（Ｂ２）の線Ｄ３－Ｄ４における断面図である。

【0072】

画素に配置される薄膜トランジスタ４６０はボトムコンタクト型の薄膜トランジスタであ
り、絶縁表面を有する基板４００上に、ゲート電極層４５１、第１のゲート絶縁層４０２
ａ、第２のゲート絶縁層４０２ｂ、チャネル形成領域を含む酸化物半導体層４５４、ソー
ス電極層４５５ａ、及びドレイン電極層４５５ｂを含む。また、薄膜トランジスタ４６０
を覆い、酸化物半導体層４５４の上面及び側面に接する酸化物絶縁層４０７が設けられて
いる。

【0073】

ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆
動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に
反転する。画素電極層に接続するＴＦＴは、一対の電極が交互にソース電極層とドレイン
電極層の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの一方の電極を
ソース電極層と呼び、もう一方の電極をドレイン電極層と呼ぶが、実際には、交流駆動の
際に一方の電極が交互にソース電極層とドレイン電極層として機能する。また、リーク電
流の低減を図るため、画素に配置する薄膜トランジスタ４６０のゲート電極層の幅を駆動
回路の薄膜トランジスタ４７０のゲート電極層の幅よりも狭くしてもよい。また、リーク
電流の低減を図るため、画素に配置する薄膜トランジスタ４６０のゲート電極層がソース
電極層またはドレイン電極層と重ならないように設計してもよい。

【0074】

また、画素に配置される薄膜トランジスタ４６０はシングルゲート構造の薄膜トランジス
タを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
の薄膜トランジスタも形成することができる。

【0075】

また、酸化物半導体層４５４は、少なくとも酸化物半導体膜の成膜後に不純物である水な
どを低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われる。脱水化ま
たは脱水素化のための加熱処理及び徐冷を行った後、酸化物半導体層に接して酸化物絶縁
膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジス
タ４６０の電気特性の向上及び信頼性の向上に繋がる。

【0076】

なお、酸化物半導体層４５４は、ソース電極層４５５ａ、及びドレイン電極層４５５ｂの
上方に形成し、一部重なっている。また、酸化物半導体層４５４は、ゲート電極層４５１
と第１のゲート絶縁層４０２ａ及び第２のゲート絶縁層４０２ｂを介して重なっている。
画素に配置される薄膜トランジスタ４６０のチャネル形成領域は、酸化物半導体層４５４
のうち、ソース電極層４５５ａの側面と、該側面と向かい合うドレイン電極層４５５ｂの
側面とで挟まれる領域、即ち、第２のゲート絶縁層４０２ｂと接し、且つゲート電極層４
５１と重なる領域である。

【0077】

また、薄膜トランジスタ４６０は透光性を有する薄膜トランジスタとして高開口率を有す
る表示装置を実現するためにソース電極層４５５ａ、及びドレイン電極層４５５ｂは、透
光性を有する導電膜を用いる。

【0078】

また、薄膜トランジスタ４６０のゲート電極層４５１も透光性を有する導電膜を用いる。

【0079】

また、薄膜トランジスタ４６０が配置される画素には、画素電極層４５６、またはその他
の電極層（容量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、第１のゲート
絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、酸化物絶縁層４０７も可視光に対して透
光性を有する膜を用いることが好ましい。

【0080】

本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５～１００
％である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート
電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他
の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。
可視光に対して半透明とは可視光の透過率が５０～７５％であることを指す。

【0081】

以下、図１（Ａ）乃至（Ｆ）、及び図２（Ｂ）を用い、同一基板上に薄膜トランジスタ４
７０及び薄膜トランジスタ４６０の作製工程を説明する。

【0082】

まず、絶縁表面を有する基板４００上に透光性を有する導電膜を形成した後、第１のフォ
トリソグラフィ工程によりゲート電極層４０１、４５１を形成する。また、画素部にはゲ
ート電極層４０１、４５１と同じ透光性を有する材料で第１のフォトリソグラフィ工程に
より容量配線層を形成する。また、画素部だけでなく駆動回路に容量が必要な場合には、
駆動回路にも容量配線層を形成する。なお、レジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。

【0083】

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板４００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。

【0084】

また、前述の基板４００としては、後の加熱処理の温度が高い場合には、歪み点が７３０
℃以上のものを用いると良い。また、基板４００には、例えば、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられ
ている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、よ
り実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板
を用いることが好ましい。

【0085】

なお、上記の基板４００に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

【0086】

また、下地膜となる絶縁膜を基板４００とゲート電極層４０１、４５１の間に設けてもよ
い。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、
酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積
層構造により形成することができる。

【0087】

ゲート電極層４０１、４５１の材料は、可視光に対して透光性を有する導電材料、例えば
Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇ
ａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ
－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸化物を適用することができ
、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層４０１、４
５１に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など
）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を
用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い
、透光性を有する導電膜に結晶化を阻害するＳｉＯ_ｘ（Ｘ＞０）を含ませ、後の工程で行
う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好
ましい。

【0088】

次いで、ゲート電極層４０１、４５１上にゲート絶縁層を形成する。

【0089】

ゲート絶縁層は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化
珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる
。例えば、成膜ガスとして、ＳｉＨ_４、酸素及び窒素を用いてプラズマＣＶＤ法により酸
化窒化珪素層を形成すればよい。

【0090】

本実施の形態では、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層４０２ａと、
膜厚５０ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層４０２ｂの積層のゲート絶縁層と
する。第１のゲート絶縁層４０２ａとしては膜厚１００ｎｍの窒化珪素膜または窒化酸化
珪素膜を用いる。また、第２のゲート絶縁層４０２ｂとしては、膜厚１００ｎｍの酸化珪
素膜を用いる。

【0091】

次いで、第２のゲート絶縁層４０２ｂ上に、透光性を有する導電膜を形成した後、第２の
フォトリソグラフィ工程によりソース電極層４５５ａ、及びドレイン電極層４５５ｂを形
成する（図１（Ａ）参照）。透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着
法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用
いる。導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ－Ｓ
ｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ
－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－
Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸化物を適用することができ、膜厚は
５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、
ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有
する導電膜に結晶化を阻害するＳｉＯ_ｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化また
は脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。

【0092】

なお、ソース電極層４５５ａ、及びドレイン電極層４５５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。

【0093】

次いで、第２のゲート絶縁層４０２ｂ、ソース電極層４５５ａ、及びドレイン電極層４５
５ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜
の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な
状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚
を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを
抑制することができる。

【0094】

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、第２のゲート絶縁層４０２ｂの表面に付着しているゴ
ミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アル
ゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して
表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを
用いてもよい。

【0095】

酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ
－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓ
ｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ
－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、スパッタ法は
、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアル
ゴン）及び酸素雰囲気下で行うことができる。また、スパッタ法を用いる場合、ＳｉＯ_２
を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結
晶化を阻害するＳｉＯ_ｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のた
めの加熱処理の際に結晶化してしまうのを抑制することが好ましい。

【0096】

次いで、酸化物半導体膜を第３のフォトリソグラフィ工程により島状の酸化物半導体層に
加工する。なお、ソース電極層４５５ａ、及びドレイン電極層４５５ｂと重なる酸化物半
導体層を得るためには、酸化物半導体層のエッチングの際に、ソース電極層４５５ａ、及
びドレイン電極層４５５ｂも除去されないようにそれぞれの材料及びエッチング条件を適
宜調節する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。

【0097】

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、３５０℃以上且つ基板の歪み点未満、好ましくは４００℃以上且
つ基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し
、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、基板を大気に触れ
させないことで酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４０３、４
５３を得る（図１（Ｂ）参照）。本実施の形態では、酸化物半導体層の脱水化または脱水
素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体
的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。なお脱水化ま
たは脱水素化は、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲
気下或いは減圧下において脱水化または脱水素化を行っても良い。

【0098】

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。例えば、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。

【0099】

また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。

【0100】

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前に行うこ
ともできる。その場合には、第１の加熱処理後に、加熱処理装置から基板を取り出し、フ
ォトリソグラフィ工程を行う。

【0101】

また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み
点未満）を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。

【0102】

次いで、第２のゲート絶縁層４０２ｂ上に、金属導電膜を形成した後、第４のフォトリソ
グラフィ工程によりレジストマスク４３６を形成し、選択的にエッチングを行って金属電
極層４３５を形成する（図１（Ｃ）参照）。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、
上述した元素を組み合わせた合金等がある。

【0103】

金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が
積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム
層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜
として単層、または２層構造、または４層以上の積層構造としてもよい。

【0104】

なお、第４のフォトリソグラフィ工程で酸化物半導体層４５３及びソース電極層４５５ａ
、及びドレイン電極層４５５ｂと重なる金属導電膜を選択的に除去するため、金属導電膜
のエッチングの際に、酸化物半導体層４５３、ソース電極層４５５ａ、及びドレイン電極
層４５５ｂも除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。ま
た、金属電極層４３５を形成するためのレジストマスク４３６をインクジェット法で形成
してもよい。レジストマスク４３６をインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。

【0105】

次いで、レジストマスク４３６を除去し、第５のフォトリソグラフィ工程によりレジスト
マスク４３７を形成し、選択的にエッチングを行ってソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂを形成する（図１（Ｄ）参照）。なお、第５のフォトリソグラフィ工程
では、酸化物半導体層４０３は一部のみがエッチングされ、溝部（凹部）を有する酸化物
半導体層４３３となる。また、酸化物半導体層に溝部（凹部）を形成するためのレジスト
マスク４３７をインクジェット法で形成してもよい。レジストマスク４３７をインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

【0106】

次いで、レジストマスク４３７を除去し、酸化物半導体層４５３の上面及び側面に接し、
酸化物半導体層４３３の溝部（凹部）に接する保護絶縁膜となる酸化物絶縁層４０７を形
成する。

【0107】

酸化物絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化
物絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。本実施の形態では、酸化物絶縁層４０７として膜厚３００ｎｍの酸化珪素膜をスパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよ
く、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希
ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴ
ン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ター
ゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、
酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素を形成することができる。脱
水化または脱水素化によって低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層
４０７は、水や、水素イオンや、ＯＨ^－などの水素原子を含む不純物を含まず、これらが
外部から侵入することをブロックする無機絶縁膜を用いる。代表的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。

【0108】

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図１（Ｅ）参照）
。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を
行うと、酸化物半導体層４３３の溝部、酸化物半導体層４５３の上面及び側面が酸化物絶
縁層４０７と接した状態で加熱される。

【0109】

以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４０１と重なるチャネル形成領域４３４は、Ｉ型と
なり、ソース電極層４０５ａに重なる第１の高抵抗ドレイン領域４３１と、ドレイン電極
層４０５ｂに重なる第２の高抵抗ドレイン領域４３２とが自己整合的に形成される。また
、酸化物半導体層４５３は全体がＩ型化され、チャネル形成領域を含む酸化物半導体層４
５４となる。

【0110】

なお、ドレイン電極層４０５ｂ（及びソース電極層４０５ａ）と重畳した酸化物半導体層
において第２の高抵抗ドレイン領域４３２（または第１の高抵抗ドレイン領域４３１）を
形成することにより、駆動回路の信頼性の向上を図ることができる。具体的には、第２の
高抵抗ドレイン領域４３２を形成することで、ドレイン電極層から第２の高抵抗ドレイン
領域４３２、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とす
ることができる。そのため、ドレイン電極層４０５ｂを高電源電位ＶＤＤを供給する配線
に接続して動作させる場合、ゲート電極層４０１とドレイン電極層４０５ｂとの間に高電
界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、ト
ランジスタの耐圧を向上させた構成とすることができる。

【0111】

また、ドレイン電極層４０５ｂ（及びソース電極層４０５ａ）と重畳した酸化物半導体層
において第２の高抵抗ドレイン領域４３２（または第１の高抵抗ドレイン領域４３１）を
形成することにより、チャネル形成領域４３４でのリーク電流の低減を図ることができる
。

【0112】

次いで、酸化物絶縁層４０７上に保護絶縁層４０８を形成する（図１（Ｆ）参照）。本実
施の形態では、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産
性がよいため、保護絶縁層４０８の成膜方法として好ましい。保護絶縁層４０８は、水や
、水素イオンや、ＯＨ^－などの水素原子を含む不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪
素膜、酸化窒化アルミニウムなどを用いる。勿論、保護絶縁層４０８は透光性を有する絶
縁膜である。

【0113】

また、保護絶縁層４０８は、保護絶縁層４０８の下方に設ける第１のゲート絶縁層４０２
ａまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の端部近傍からの水
や、水素イオンや、ＯＨ^－などの水素原子を含む不純物が侵入することをブロックする。
特に、保護絶縁層４０８と接する第１のゲート絶縁層４０２ａまたは下地となる絶縁膜を
窒化珪素膜とすると有効である。即ち、酸化物半導体層の下面、上面、及び側面を囲むよ
うに窒化珪素膜を設けると、表示装置の信頼性が向上する。

【0114】

次いで、保護絶縁層４０８上に平坦化絶縁層４０９を形成する。平坦化絶縁層４０９とし
ては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹
脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘
電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リ
ンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複
数積層させることで、平坦化絶縁層４０９を形成してもよい。

【0115】

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）を用いても良い。また、有機基はフルオロ基を有していても良い。

【0116】

平坦化絶縁層４０９の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）などの方法や、ドクターナイフ、ロールコーター、カーテ
ンコーター、ナイフコーター等の器具を用いることができる。

【0117】

次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４
０９、保護絶縁層４０８、及び酸化物絶縁層４０７のエッチングによりドレイン電極層４
５５ｂに達するコンタクトホールを形成する。また、ここでのエッチングによりゲート電
極層４０１、４５１に達するコンタクトホールも形成する。また、ドレイン電極層４５５
ｂに達するコンタクトホールを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。

【0118】

次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有す
る導電膜の材料としては、酸化インジウムやインジウムとスズの混合酸化物（ＩＴＯと略
記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導電膜の
他の材料として、窒素を含ませたＡｌ－Ｚｎ－Ｏ系非単結晶膜、即ちＡｌ－Ｚｎ－Ｏ－Ｎ
系非単結晶膜や、窒素を含ませたＺｎ－Ｏ系非単結晶膜、即ちＺｎ－Ｏ－Ｎ系非単結晶膜
や、窒素を含ませたＳｎ－Ｚｎ－Ｏ系非単結晶膜、即ちＳｎ－Ｚｎ－Ｏ－Ｎ系非単結晶膜
を用いてもよい。なお、Ａｌ－Ｚｎ－Ｏ－Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、
４７原子％以下とし、非単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単
結晶膜中のアルミニウムの組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）
より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特に
ＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するためにイン
ジウムと亜鉛の混合酸化物を用いても良い。

【0119】

なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ－ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。

【0120】

次に、第７のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層４５６及び導電層４０６を形成する（図２（Ａ）参照
）。

【0121】

以上の工程により、７枚のマスクを用いて、同一基板上に薄膜トランジスタ４７０及び薄
膜トランジスタ４６０をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。また、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂを誘電体とし容量
配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜ト
ランジスタ４６０と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構
成し、画素部の周辺に薄膜トランジスタ４７０を有する駆動回路を配置することによりア
クティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明
細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

【0122】

なお、画素電極層４５６は、平坦化絶縁層４０９、保護絶縁層４０８、及び酸化物絶縁層
４０７に形成されたコンタクトホールを介して容量電極層と電気的に接続する。なお、容
量電極層は、ドレイン電極層４５５ｂと同じ透光性を有する材料、同じ工程で形成するこ
とができる。

【0123】

導電層４０６を酸化物半導体層のチャネル形成領域４３４と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス－熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後における薄膜トランジスタ４７０のしきい値電圧の
変化量を低減することができる。また、導電層４０６は、電位がゲート電極層４０１と同
じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる
。また、導電層４０６の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい
。

【0124】

また、画素電極層４５６を形成するためのレジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。

【0125】

（実施の形態２）
本実施の形態では、実施の形態１に示したアクティブマトリクス基板を用いて、アクティ
ブマトリクス型の液晶表示装置を作製する一例を示す。

【0126】

アクティブマトリクス基板の断面構造の一例を図３（Ａ）に示す。なお、図４に画素部の
上面図の一部を示し、図４中の鎖線Ａ１－Ａ２で切断した断面が図３（Ａ）中のＡ１－Ａ
２に対応しており、図４中の鎖線Ｂ１－Ｂ２で切断した断面が図３（Ａ）中のＢ１－Ｂ２
に対応している。図４に示す画素のレイアウトにおいては、酸化物半導体層と重なるソー
ス電極層の上面形状がＵ字状またはＣ字状とし、実施の形態１と異なる例を示したが特に
限定されない。

【0127】

実施の形態１では、同一基板上に駆動回路の薄膜トランジスタと画素部の薄膜トランジス
タを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート
配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配線の端子部
は、実施の形態１に示す作製工程と同じ工程で形成することができ、フォトマスク枚数の
増加や、工程数の増加することなく作製することができる。また、画素部の表示領域とな
る部分においては、ゲート配線、ソース配線、及び容量配線層は全て透光性を有する導電
膜で形成されており、高い開口率を実現している。また、表示領域でない部分のソース配
線層は、配線抵抗を低抵抗とするため金属配線を用いる。

【0128】

図３（Ａ）において、薄膜トランジスタ２１０は、駆動回路に配置されるチャネルエッチ
型の薄膜トランジスタであり、画素電極層２２７と電気的に接続する薄膜トランジスタ２
２０は、画素部に設けられるボトムコンタクト型の薄膜トランジスタである。

【0129】

基板２００上方に形成される薄膜トランジスタ２２０として、本実施の形態では、実施の
形態１の薄膜トランジスタ４６０と同じ構造を用いる。

【0130】

薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成
される容量配線層２３０は、誘電体となる第１のゲート絶縁層２０２ａ、第２のゲート絶
縁層２０２ｂを介して容量電極２３１と重なり、保持容量を形成する。なお、容量電極２
３１は、薄膜トランジスタ２２０のソース電極層またはドレイン電極層と同じ透光性を有
する材料、及び同じ工程で形成される。従って、薄膜トランジスタ２２０が透光性を有し
ていることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させること
ができる。

【0131】

保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ２２０及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度に薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２～
４個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。

【0132】

なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２
２７と電気的に接続される。

【0133】

本実施の形態では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
第１のゲート絶縁層及び第２のゲート絶縁層を介して重ねて保持容量を形成してもよい。

【0134】

図４には、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホー
ル２２４を図示している。コンタクトホール２２４は、薄膜トランジスタ２２０のドレイ
ン電極層と、画素電極層２２７とを電気的に接続するためのコンタクトホール２２５と同
じフォトマスクで形成することができる。従って、工程数の増加なく、コンタクトホール
２２４を形成することができる。

【0135】

また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線
と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。

【0136】

端子部において、ゲート配線と同電位の第１の端子電極は、画素電極層２２７と同じ透光
性を有する材料で形成することができる。第１の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層２０４、保護絶
縁層２０３、酸化物絶縁層２１６、第２のゲート絶縁層２０２ｂ、及び第１のゲート絶縁
層２０２ａを選択的にエッチングして形成する。

【0137】

また、駆動回路に配置される薄膜トランジスタ２１０のゲート電極層は、酸化物半導体層
の上方に設けられた導電層２１７と電気的に接続させる構造としてもよい。その場合には
、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接続する
ためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層２０４、保護絶縁層２
０３、酸化物絶縁層２１６、第２のゲート絶縁層２０２ｂ、及び第１のゲート絶縁層２０
２ａを選択的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介
して導電層２１７と駆動回路に配置される薄膜トランジスタ２１０のゲート電極層とを電
気的に接続する。

【0138】

また、駆動回路のソース配線２３４と同電位の第２の端子電極２３５は、画素電極層２２
７と同じ透光性を有する材料で形成することができる。第２の端子電極２３５は、ソース
配線２３４に達するコンタクトホールを介してソース配線と電気的に接続される。ソース
配線２３４は金属配線であり、薄膜トランジスタ２１０のソース電極層と同じ材料、同じ
工程で形成され、同電位である。

【0139】

また、容量配線層２３０と同電位の第３の端子電極は、画素電極層２２７と同じ透光性を
有する材料で形成することができる。また、容量配線層２３０に達するコンタクトホール
は、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホール２２
４と同じフォトマスク、同じ工程で形成することができる。

【0140】

また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子
電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０
Ｖなどに設定するための端子である。第４の端子電極は、画素電極層２２７と同じ透光性
を有する材料で形成することができる。

【0141】

また、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層
とを電気的に接続する構成は特に限定されず、例えば、薄膜トランジスタ２２０のソース
電極層と薄膜トランジスタ２１０のソース電極層を接続する接続電極を画素電極層２２７
と同じ工程で形成してもよい。また、表示領域でない部分において、薄膜トランジスタ２
２０のソース電極層と薄膜トランジスタ２１０のソース電極層を接触して重ねる構成とし
てもよい。

【0142】

なお、駆動回路のゲート配線層２３２の断面構造を図３（Ａ）に示している。本実施の形
態は、１０インチ以下の小型の液晶表示パネルの例であるため、駆動回路のゲート配線層
２３２は、薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料を用いてい
る。

【0143】

また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（または
エッチングガス）に要するコストを低減することができ、結果として製造コストを削減す
ることができる。

【0144】

また、図３（Ａ）の構造において、平坦化絶縁層２０４として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。

【0145】

また、図３（Ｂ）に、図３（Ａ）とは一部異なる断面構造を示す。図３（Ｂ）は、図３（
Ａ）と平坦化絶縁層２０４が存在しない点以外は同じであるため、同じ箇所には同じ符号
を用い、同じ箇所の詳細な説明は省略する。図３（Ｂ）では、保護絶縁層２０３上に接し
て画素電極層２２７、導電層２１７、及び第２の端子電極２３５を形成する。

【0146】

図３（Ｂ）の構造とすると、平坦化絶縁層２０４の工程を省略することができる。

【0147】

本実施の形態は実施の形態１と自由に組み合わせることができる。

【0148】

（実施の形態３）
本実施の形態では、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには
１２０インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。

【0149】

なお、図５（Ａ）は図３（Ａ）と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は
省略する。

【0150】

図５（Ａ）は、駆動回路のゲート配線の一部を金属配線とし、薄膜トランジスタ２１０の
ゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を形
成するため、実施の形態１に比べ、フォトマスクの数は増える。

【0151】

まず、基板２００上に脱水化または脱水素化のための第１の加熱処理に耐えることのでき
る耐熱性導電性材料膜（膜厚１００ｎｍ以上５００ｎｍ以下）を形成する。

【0152】

本実施の形態では、膜厚３７０ｎｍのタングステン膜と膜厚５０ｎｍの窒化タンタル膜を
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。

【0153】

第１のフォトリソグラフィ工程により金属配線を形成し、第１の金属配線層２３６と第２
の金属配線層２３７を形成する。タングステン膜及び窒化タンタル膜のエッチングにはＩ
ＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）
エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の
電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適
宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第１の
金属配線層２３６と第２の金属配線層２３７をテーパー形状とすることで上に接して形成
する透光性を有する導電膜の成膜不良を低減することができる。

【0154】

次いで、透光性を有する導電膜を形成した後、第２のフォトリソグラフィ工程によりゲー
ト配線層２３８、薄膜トランジスタ２１０のゲート電極層、薄膜トランジスタ２２０のゲ
ート電極層を形成する。透光性を有する導電膜は、実施の形態１に記載の可視光に対して
透光性を有する導電材料を用いる。

【0155】

なお、透光性を有する導電膜の材料によっては、第１の金属配線層２３６または第２の金
属配線層２３７のゲート配線層２３８と接する表面で、後の熱処理などによって酸化膜が
形成され、接触抵抗が高くなる恐れがあるため、第２の金属配線層２３７は第１の金属配
線層２３６の酸化を防ぐ窒化金属膜を用いることが好ましい。

【0156】

次いで、実施の形態１と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降
の工程は、実施の形態１に従ってアクティブマトリクス基板を作製する。

【0157】

また、本実施の形態では、平坦化絶縁層２０４を形成した後、フォトマスクを用いて端子
部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が存在
しないほうが、ＦＰＣとの良好な接続を行う上で好ましい。

【0158】

図５（Ａ）では、第２の端子電極２３５は、保護絶縁層２０３上に形成される。また、図
５（Ａ）では、第２の金属配線層２３７の一部と重なるゲート配線層２３８を示したが、
第１の金属配線層２３６及び第２の金属配線層２３７の全部を覆うゲート配線層としても
よい。即ち、第１の金属配線層２３６及び第２の金属配線層２３７は、ゲート配線を低抵
抗化するための補助配線と呼ぶことができる。

【0159】

また、端子部において、ゲート配線と同電位の第１の端子電極は、保護絶縁層２０３上に
形成され、第２の金属配線層２３７と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。

【0160】

また、表示領域でない部分のゲート配線、容量配線は、配線抵抗を低抵抗とするため金属
配線、即ち、第１の金属配線層２３６及び第２の金属配線層２３７を補助配線として用い
ることもできる。

【0161】

また、図５（Ｂ）に、図５（Ａ）とは一部異なる断面構造を示す。図５（Ｂ）は、図５（
Ａ）と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるた
め、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。

【0162】

図５（Ｂ）は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例である。
駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。

【0163】

図５（Ｂ）において、駆動回路に配置される薄膜トランジスタ２４０は第１の金属配線層
２４２上に第２の金属配線層２４１が積層されたゲート電極層とする。なお、第１の金属
配線層２４２は、第１の金属配線層２３６と同じ材料、同じ工程で形成することができる
。また、第２の金属配線層２４１は、第２の金属配線層２３７と同じ材料、同じ工程で形
成することができる。

【0164】

また、薄膜トランジスタ２４０のゲート電極層を導電層２１７と電気的に接続する場合、
第１の金属配線層２４２の酸化を防ぐための第２の金属配線層２４１が窒化金属膜である
ことが好ましい。

【0165】

本実施の形態では、金属配線を駆動回路の配線の一部に用いて配線抵抗を低減している。
従って、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０イン
チとする場合であっても表示画像の高精細化と高い開口率を維持することができる。

【0166】

（実施の形態４）
本実施の形態では、保持容量の構成について、実施の形態２と異なる例を図６（Ａ）及び
図６（Ｂ）に示す。図６（Ａ）は、図３（Ａ）と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図６
（Ａ）では画素部に配置される薄膜トランジスタ２２０と保持容量の断面構造を示す。

【0167】

図６（Ａ）は、誘電体を酸化物絶縁層２１６、保護絶縁層２０３、及び平坦化絶縁層２０
４とし、画素電極層２２７と、該画素電極層２２７と重なる容量配線層２５０とで保持容
量を形成する例である。容量配線層２５０は、画素に配置される薄膜トランジスタ２２０
のソース電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トラン
ジスタ２２０のソース配線層と重ならないようにレイアウトされる。

【0168】

図６（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。

【0169】

また、図６（Ｂ）は、図６（Ａ）と異なる保持容量の構成の例である。図６（Ｂ）も、図
３（Ａ）と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。

【0170】

図６（Ｂ）は、誘電体を第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂと
し、容量配線層２３０と、該容量配線層２３０と重なる、酸化物半導体層２５２と容量電
極２３１との積層で保持容量を形成する例である。また、酸化物半導体層２５２は容量電
極２３１上に接して積層されており、保持容量の一方の電極として機能する。なお、容量
電極２３１は、薄膜トランジスタ２２０のソース電極層またはドレイン電極層と同じ透光
性を有する材料、同じ工程で形成する。また、容量配線層２３０は、薄膜トランジスタ２
２０のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄膜トラン
ジスタ２２０のゲート配線層と重ならないようにレイアウトされる。

【0171】

また、容量電極２３１は画素電極層２２７と電気的に接続されている。

【0172】

図６（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。

【0173】

図６（Ａ）及び図６（Ｂ）に示す保持容量は、透光性を有しており、ゲート配線の本数を
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。

【0174】

本実施の形態は他の実施の形態と自由に組み合わせることができる。

【0175】

（実施の形態５）
本実施の形態では、第１の加熱処理が実施の形態１と異なる例を図７及び図８に示す。図
７及び図８は、図１及び図２と工程が一部異なる点以外は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。

【0176】

まず、実施の形態１に従って、絶縁表面を有する基板４００上に透光性を有する導電膜を
形成した後、第１のフォトリソグラフィ工程によりゲート電極層４０１、４５１を形成す
る。

【0177】

次いで、ゲート電極層４０１、４５１上に第１のゲート絶縁層４０２ａと第２のゲート絶
縁層４０２ｂの積層を形成する。

【0178】

次いで、第２のゲート絶縁層４０２ｂ上に、透光性を有する導電膜を形成した後、第２の
フォトリソグラフィ工程によりソース電極層４５５ａ、及びドレイン電極層４５５ｂを形
成する（図７（Ａ）参照）。なお、図７（Ａ）は図１（Ａ）と同一である。

【0179】

次いで、第２のゲート絶縁層４０２ｂ、ソース電極層４５５ａ、及びドレイン電極層４５
５ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。なお、ここまで
の工程は、実施の形態１と同一である。

【0180】

次いで、不活性ガス雰囲気下または減圧下において、酸化物半導体膜の脱水化または脱水
素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上且つ基
板の歪み点未満、好ましくは４００℃以上かつ基板の歪み点未満とする。ここでは、加熱
処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下にお
いて加熱処理を行った後、基板を大気に触れさせないことで酸化物半導体膜への水や水素
の再混入を防ぎ、酸化物半導体膜を酸素欠乏型として低抵抗化、即ちＮ型化（Ｎ^－、Ｎ^＋
など）させる。その後、同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、または超乾燥
エア（露点が－４０℃以下、好ましくは－６０℃以下）を導入して冷却を行う。酸素ガス
またはＮ_２Ｏガスに、水、水素などが含まれないことが好ましい。例えば、加熱処理装置
に導入する酸素ガスまたはＮ_２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好まし
くは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ_２Ｏガス中の不純物濃度
を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

【0181】

また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガス雰囲気下、Ｎ_２Ｏガス雰囲気下、また
は超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以下）雰囲気下での加熱処理を
行ってもよい。

【0182】

以上の工程を経ることによって酸化物半導体層全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。

【0183】

この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。

【0184】

次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸
化物半導体層４５７、４５８に加工する（図７（Ｂ）参照）。

【0185】

なお、本実施の形態では、酸化物半導体膜の成膜後に、脱水化または脱水素化を行う例を
示したが、特に限定されず、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層
に加工した後の酸化物半導体膜に行うこともできる。

【0186】

また、不活性ガス雰囲気下または減圧下において、酸化物半導体膜の脱水化または脱水素
化を行い、不活性ガス雰囲気下で冷却した後、フォトリソグラフィ工程により島状の酸化
物半導体層である酸化物半導体層４５７、４５８に加工し、その後で２００℃以上４００
℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガス雰囲気下またはＮ_２Ｏガ
ス雰囲気下、または超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以下）雰囲気
下、での加熱処理を行ってもよい。

【0187】

また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下、酸素雰囲気、超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以
下）雰囲気或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲ
ート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。

【0188】

次いで、第２のゲート絶縁層４０２ｂ上に、金属導電膜を形成した後、第４のフォトリソ
グラフィ工程によりレジストマスク４３６を形成し、選択的にエッチングを行って金属電
極層４３５を形成する（図７（Ｃ）参照）。

【0189】

次いで、レジストマスク４３６を除去し、第５のフォトリソグラフィ工程によりレジスト
マスク４３７を形成し、選択的にエッチングを行ってソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂを形成する（図７（Ｄ）参照）。なお、第５のフォトリソグラフィ工程
では、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体
層４５９となる。

【0190】

次いで、レジストマスク４３７を除去し、酸化物半導体層４５８の上面及び側面に接し、
酸化物半導体層４５９の溝部（凹部）に接する保護絶縁膜となる酸化物絶縁層４０７を形
成する。

【0191】

次いで、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（露点が－４０℃以
下、好ましくは－６０℃以下）雰囲気下で第２の加熱処理（好ましくは２００℃以上４０
０℃以下、例えば２５０℃以上３５０℃以下）を行う（図７（Ｅ）参照）。例えば、窒素
雰囲気下で２５０℃、１時間の第２の加熱処理を行う。

【0192】

次いで、酸化物絶縁層４０７上に保護絶縁層４０８を形成する（図７（Ｆ）参照）。

【0193】

次いで、保護絶縁層４０８上に平坦化絶縁層４０９を形成する。

【0194】

次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４
０９、保護絶縁層４０８、及び酸化物絶縁層４０７のエッチングによりドレイン電極層４
５５ｂに達するコンタクトホールを形成する。

【0195】

次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。

【0196】

次に、第７のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層４５６及び導電層４０６を形成する（図８（Ａ）参照
）。

【0197】

以上の工程により、７枚のマスクを用いて、同一基板上に薄膜トランジスタ４７１及び薄
膜トランジスタ４６１をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。また、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂを誘電体とし容量
配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜ト
ランジスタ４６１と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構
成し、画素部の周辺に薄膜トランジスタ４７１を有する駆動回路を配置することによりア
クティブマトリクス型の表示装置を作製するための一方の基板とすることができる。

【0198】

導電層４０６を酸化物半導体層４５９のチャネル形成領域と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス－熱ストレス試験（ＢＴ試験）
において、ＢＴ試験前後における薄膜トランジスタ４７１のしきい値電圧の変化量を低減
することができる。また、導電層４０６は、電位がゲート電極層４０１と同じでもよいし
、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電
層４０６の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

【0199】

また、図８（Ｂ１）は駆動回路に配置されるチャネルエッチ型の薄膜トランジスタ４７１
の平面図であり、図８（Ａ）は図８（Ｂ１）の線Ｃ１－Ｃ２における断面図である。また
、図８（Ｃ）は、図８（Ｂ１）の線Ｃ３－Ｃ４における断面図である。また、図８（Ｂ２
）は画素に配置されるボトムコンタクト型の薄膜トランジスタ４６１の平面図であり、図
８（Ａ）は図８（Ｂ２）の線Ｄ１－Ｄ２における断面図である。また、図８（Ｃ）は、図
８（Ｂ２）の線Ｄ３－Ｄ４における断面図である。

【0200】

本実施の形態は他の実施の形態と自由に組み合わせることができる。

【0201】

（実施の形態６）
本実施の形態では、実施の形態１よりも工程数及びフォトマスク数が少ない工程の例を図
９（Ａ）乃至図９（Ｅ）に示す。図９（Ａ）乃至図９（Ｅ）は、図１及び図２と工程が一
部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。

【0202】

まず、実施の形態１に従って、絶縁表面を有する基板４００上に透光性を有する導電膜を
形成した後、第１のフォトリソグラフィ工程によりゲート電極層４０１、４５１を形成す
る。

【0203】

次いで、ゲート電極層４０１、４５１上に第１のゲート絶縁層４０２ａと第２のゲート絶
縁層４０２ｂの積層を形成する。

【0204】

次いで、第２のゲート絶縁層４０２ｂ上に、透光性を有する導電膜を形成した後、第２の
フォトリソグラフィ工程によりソース電極層４５５ａ、及びドレイン電極層４５５ｂを形
成する（図９（Ａ）参照）。なお、図９（Ａ）は図１（Ａ）と同一である。

【0205】

次いで、第２のゲート絶縁層４０２ｂ、ソース電極層４５５ａ、及びドレイン電極層４５
５ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。本実施の形態で
は、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ－Ｇａ－
Ｚｎ－Ｏ系酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１のモ
ル数比））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で
成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一
となるために好ましい。

【0206】

次いで、酸化物半導体膜を第３のフォトリソグラフィ工程により島状の酸化物半導体層に
加工する。

【0207】

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、３５０℃以上かつ基板の歪み点未満、好ましくは４００℃以上か
つ基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し
、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、基板を大気に触れ
させないことで酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４０３、４
５３を得る（図９（Ｂ）参照）なお、ここまでの工程は、実施の形態１と同一である。

【0208】

次いで、第２のゲート絶縁層４０２ｂ上に、金属導電膜を形成した後、第４のフォトリソ
グラフィ工程によりレジストマスク４４１を形成し、選択的にエッチングを行ってソース
電極層４０５ａ、及びドレイン電極層４０５ｂを形成する（図９（Ｃ）参照）。選択的に
エッチングを行うため、アルカリ性のエッチャントを用いることで図９（Ｃ）の状態を得
ることができる。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせ
た合金等がある。本実施の形態では、金属導電膜として、スパッタ法で得られる膜厚５０
ｎｍ以上４００ｎｍ以下のＴｉ膜を用いる。

【0209】

金属導電膜として、Ｔｉ膜を用い、アルカリ性のエッチャントとしてアンモニア過水（過
酸化水素水：アンモニア水：水＝５：２：２）などを用いれば、金属導電膜を選択的に除
去し、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体からなる酸化物半導体層を残存させることが
できる。

【0210】

次いで、そのままレジストマスク４４１を用いて、酸化物半導体層の一部を薄くして溝部
（凹部）を有する酸化物半導体層４３３を形成する（図９（Ｄ）参照）。なお、このエッ
チングの際、酸化物半導体層４５３の膜厚が薄くなり、薄膜化された酸化物半導体層４４
２となる。従って、酸化物半導体層４５３のうち、ソース電極層４０５ａとドレイン電極
層４０５ｂの間の領域の膜厚と、酸化物半導体層４４２の膜厚は概略同じとなる。ただし
、酸化物半導体層に溝部（凹部）を形成しなくとも薄膜トランジスタがスイッチング素子
として機能する場合には、特にこのエッチングを行わなくてもよく、エッチングを行わな
い場合は勿論、酸化物半導体層４５３の膜厚は薄くならず、実施の形態１と同じ薄膜トラ
ンジスタ４６０が形成される。

【0211】

次いで、レジストマスク４４１を除去し、酸化物半導体層４４２の上面及び側面に接し、
酸化物半導体層４３３の溝部（凹部）に接する保護絶縁膜となる酸化物絶縁層４０７を形
成する。

【0212】

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図９（Ｅ）参照）
。

【0213】

以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化して一部を選択的に酸素過剰な状態とする。その結果
、ゲート電極層４０１と重なるチャネル形成領域４３４は、Ｉ型となり、ソース電極層４
０５ａに重なる第１の高抵抗ドレイン領域４３１と、ドレイン電極層４０５ｂに重なる第
２の高抵抗ドレイン領域４３２とが自己整合的に形成される。また、ゲート電極層４５１
と重なるチャネル形成領域４４３は、全体がＩ型となる。

【0214】

以上の工程で、同一基板上に薄膜トランジスタ４７０及び薄膜トランジスタ４４０が形成
される。ここで、酸化物半導体層４５３が実施の形態１における酸化物半導体層４５３と
同じ膜厚である場合には、本実施の形態で得られる薄膜トランジスタ４４０では、実施の
形態１の薄膜トランジスタ４６０と比べて酸化物半導体層４４２を薄くすることができる
。酸化物半導体層は、非晶質の状態を保つために膜厚５０ｎｍ以下とすることが好ましい
。特にチャネルエッチ型の薄膜トランジスタ４７０において、図９（Ｄ）に示すエッチン
グ後のチャネル形成領域４３３の膜厚を３０ｎｍ以下とするのが好ましい。これにより、
図９（Ｄ）に示すエッチングによって薄膜トランジスタ４４０のチャネル形成領域４４３
の膜厚も３０ｎｍ以下となる。より具体的には、図９（Ｅ）において作製された薄膜トラ
ンジスタ４４０、４７０のチャネル形成領域４４３と４３４の膜厚を５ｎｍ以上２０ｎｍ
以下とする。

【0215】

また、最終的に作製された薄膜トランジスタのチャネル幅は０．５μｍ以上１０μｍ以下
とすることが好ましい。

【0216】

以降の工程は実施の形態１と同様に、保護絶縁層４０８、及び平坦化絶縁層４０９を形成
した後、ドレイン電極層４５５ｂに達するコンタクトホールの形成と、画素電極層４５６
及び導電層４０６の形成を行う。

【0217】

以上の工程により、６枚のフォトマスクを用いて、同一基板上に薄膜トランジスタ４７０
及び薄膜トランジスタ４４０をそれぞれ駆動回路または画素部に作り分けて作製すること
ができる。工程数を増やすことなく、同一基板上に最適な構造のトランジスタを割り当て
て様々な回路を構成することができる。

【0218】

本実施の形態は他の実施の形態と自由に組み合わせることができる。

【0219】

（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。

【0220】

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

【0221】

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板は、電流を表示素子に
供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素
電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であっ
て、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があて
はまる。

【0222】

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。

【0223】

半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１０を用いて
説明する。図１０（Ａ１）（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶
素子４０１３を、第１の基板４００１及び第２の基板４００６との間にシール材４００５
によって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）の
Ｍ－Ｎにおける断面図に相当する。

【0224】

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

【0225】

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

【0226】

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０２０、絶
縁層４０２１が設けられている。

【0227】

薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至６で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ４０１１としては、実施の形態１乃至６で示した薄膜トランジスタ４７０、２１０、
４７１、画素用の薄膜トランジスタ４０１０としては、薄膜トランジスタ４６０、２２０
、４６１を用いることができる。本実施の形態において、薄膜トランジスタ４０１０、４
０１１はｎチャネル型薄膜トランジスタである。

【0228】

絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

【0229】

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

【0230】

なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。

【0231】

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。

【0232】

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は比較的狭い温度範囲内で発現するため、温度範囲を改
善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８
に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅ
ｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

【0233】

なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。

【0234】

また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルタ）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラ
ックマトリクスとして機能する遮光膜を設けてもよい。

【0235】

薄膜トランジスタ４０１０、４０１１上には、チャネル形成領域を含む酸化物半導体層に
接して保護絶縁層４０２０が形成されている。保護絶縁層４０２０は実施の形態１で示し
た酸化物絶縁層４０７と同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっ
ている。ここでは、保護絶縁層４０２０として、実施の形態１を用いてスパッタ法により
酸化珪素膜を形成する。

【0236】

また、保護絶縁層４０２０上に保護絶縁層が形成されている。保護絶縁層は実施の形態１
で示した保護絶縁層４０８と同様な材料及び方法で形成すればよい。ここでは、保護絶縁
層として、ＲＦスパッタ法により窒化珪素膜を形成する。

【0237】

絶縁層４０２１としては、実施の形態１で示した平坦化絶縁層４０９と同様な材料及び方
法で形成すればよく、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミ
ド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材
料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）
、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成さ
れる絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。

【0238】

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）を用いても良い。また、有機基はフルオロ基を有していても良い。

【0239】

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）ロールコーティング法、カーテンコーティング法、ナイフコー
ティング法等を用いることができる。絶縁層４０２１の焼成工程と酸化物半導体層のアニ
ールを兼ねることで効率よく半導体装置を作製することが可能となる。

【0240】

画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する透光性の導電性
材料を用いることができる。

【0241】

また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。シート抵抗は、より低いことが好ましい。また、導
電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい
。

【0242】

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

【0243】

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

【0244】

接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。

【0245】

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。

【0246】

また図１０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。信号線駆動回路の一部または走査
線駆動回路の一部のみを別途形成して実装しても良い。

【0247】

図１９は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。

【0248】

図１９は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。

【0249】

液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

【0250】

以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。

【0251】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

【0252】

（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。

【0253】

スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。

【0254】

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。

【0255】

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは
、液晶表示装置には必要な偏光板が必要ない。

【0256】

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

【0257】

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至６の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。

【0258】

なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。

【0259】

図１８は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態２乃至６で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として
適用することもできる。

【0260】

図１８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。

【0261】

基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜５８３に覆われている。基板５８０と基板５９６との
間に封止される薄膜トランジスタ５８１のソース電極層又はドレイン電極層によって第１
の電極層５８７と、絶縁膜５８３、絶縁層５８５に形成する開口で接しており電気的に接
続している。第１の電極層５８７と基板５９６上に形成された第２の電極層５８８との間
には黒色領域５９０ａ及び白色領域５９０ｂを含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画
素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄
膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通
接続部を用いて、基板５８０と５９６の間に配置される導電性粒子を介して第２の電極層
５８８と共通電位線とを電気的に接続することができる。

【0262】

また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１
０μｍ～２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との
間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用
いたデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素
子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い
場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合で
あっても、一度表示した像を保持することが可能であるため、電源から表示機能付き半導
体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を切断した場合で
あっても、表示された像を保存しておくことが可能となる。

【0263】

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。

【0264】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

【0265】

（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

【0266】

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。

【0267】

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。

【0268】

図１２は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。

【0269】

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。

【0270】

画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。

【0271】

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。

【0272】

なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。

【0273】

ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。

【0274】

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１２と同じ画素構成を用いることができる。

【0275】

アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧よりも大きい。なお、発光素子駆動用トランジスタ６４０２
が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流
すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電
源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くす
る。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。

【0276】

なお、図１２に示す画素構成は、これに限定されない。例えば、図１２に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

【0277】

次に、発光素子の構成について、図１３を用いて説明する。ここでは、発光素子駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１３（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１
、７０２１は、実施の形態１で示す画素に配置される薄膜トランジスタと同様に作製でき
、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃至
６で示す画素に配置される薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１とし
て適用することもできる。

【0278】

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。

【0279】

上面射出構造の発光素子について図１３（Ａ）を用いて説明する。

【0280】

図１３（Ａ）に、画素に配置される駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素
子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図
１３（Ａ）では、発光素子７００２の陰極７００３と画素に配置される駆動用ＴＦＴであ
るＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７
００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する
導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、Ａｌ
Ｌｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が
積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰
極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層する。なおこれらの層を全て設ける必要はない。陽極７００５は透光性を有する導電性
材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステ
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性を有する導電膜を用いても良い。

【0281】

また、陰極７００３と隣り合う画素の陰極７００８の間に、それぞれの端部を覆って隔壁
７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ
樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７００９
は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。

【0282】

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１３（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。

【0283】

次に、下面射出構造の発光素子について図１３（Ｂ）を用いて説明する。発光素子駆動用
ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図１３（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電
気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３
が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されてい
る。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１３（Ａ）の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例
えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる
。そして発光層７０１４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する
必要はないが、図１３（Ａ）と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが
、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

【0284】

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１３（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。

【0285】

また、導電膜７０１７と隣り合う画素の導電膜７０１８の間に、それぞれの端部を覆って
隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。

【0286】

次に、両面射出構造の発光素子について、図１３（Ｃ）を用いて説明する。図１３（Ｃ）
では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２
７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７
０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１３（Ａ）の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２
３として用いることができる。そして発光層７０２４は、図１３（Ａ）と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極７０２５は、図１３（Ａ）と同様に、透光性を有する導電性材料を用いて形成するこ
とができる。

【0287】

また、導電膜７０２７と隣り合う画素の導電膜７０２８の間に、それぞれの端部を覆って
隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。

【0288】

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１３（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

【0289】

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

【0290】

なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用Ｔ
ＦＴが接続されている構成であってもよい。

【0291】

なお半導体装置は、図１３に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。

【0292】

次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１１を用いて説明する。図１１（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図１１（Ｂ）は、図１１（Ａ）のＨ－Ｉにおける断面図に相当する。

【0293】

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。

【0294】

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

【0295】

薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至６で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路に配置される薄膜
トランジスタ４５０９としては、実施の形態１乃至５で示した薄膜トランジスタ４７０、
２１０、２４０、４７１、画素に配置される薄膜トランジスタ４５１０としては、薄膜ト
ランジスタ４６０、２２０、４６１を用いることができる。本実施の形態において、薄膜
トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

【0296】

絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

【0297】

薄膜トランジスタ４５０９、４５１０上には、保護絶縁膜としてチャネル形成領域を含む
半導体層に接して絶縁層４５４３が形成されている。絶縁層４５４３は実施の形態１で示
した酸化物絶縁層４０７と同様な材料及び方法で形成すればよい。また、薄膜トランジス
タの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４５４５で覆う構成とな
っている。ここでは、絶縁層として、実施の形態１を用いてスパッタ法により酸化珪素膜
を形成する。

【0298】

また、絶縁層４５４３上に保護絶縁層４５４７が形成されている。保護絶縁層４５４７は
実施の形態１で示した保護絶縁層４０８と同様な材料及び方法で形成すればよい。ここで
は、保護絶縁層４５４７として、ＲＦスパッタ法により窒化珪素膜を形成する。

【0299】

絶縁層４５４５としては、実施の形態１で示した平坦化絶縁層４０９と同様な材料及び方
法で形成すればよい。ここでは、絶縁層４５４５としてアクリル樹脂を用いる。

【0300】

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。

【0301】

隔壁４５２０は、有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。特に
感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。

【0302】

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。

【0303】

発光素子４５１１に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極層４
５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒
化酸化珪素膜、ＤＬＣ膜等を形成することができる。

【0304】

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。

【0305】

接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及
びドレイン電極層と同じ導電膜から形成されている。

【0306】

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。

【0307】

発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。

【0308】

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹
脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンとビニルアセテートとの共重合体）を用いることができる。例えば充填
材として窒素を用いればよい。

【0309】

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

【0310】

また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別
途形成して実装しても良く、図１１の構成に限定されない。

【0311】

以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。

【0312】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

【0313】

（実施の形態１０）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。

【0314】

画素部に配置する薄膜トランジスタは、実施の形態１、実施の形態５、または実施の形態
６に従って形成する。また、実施の形態１乃至６に示す薄膜トランジスタはｎチャネル型
ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回
路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

【0315】

アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。

【0316】

図１４（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

【0317】

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）（スタートパルスともいう）、走
査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０
５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタ
ート信号（ＧＳＰ２）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。

【0318】

図１４（Ｂ）では、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３を画
素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１と
は別の基板に形成する構成について示している。

【0319】

また、実施の形態１乃至６に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１
５（Ａ）、図１５（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作
について一例を示し説明する。

【0320】

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１～５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。

【0321】

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１
～５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第２端子
は、各々、信号線Ｓ１～Ｓｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。

【0322】

シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。

【0323】

スイッチング回路５６０２＿１は、配線５６０４＿１と信号線Ｓ１との導通状態（第１端
子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１の電位を信号線Ｓ１
に供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１
は、セレクタとしての機能を有する。同様に、薄膜トランジスタ５６０３＿２～５６０３
＿ｋは、各々、配線５６０４＿２～５６０４＿ｋと信号線Ｓ２～Ｓｋとの導通状態を制御
する機能、即ち配線５６０４＿２～５６０４＿ｋの電位を信号線Ｓ２～Ｓｋに供給する機
能を有する。このように、薄膜トランジスタ５６０３＿１～５６０３＿ｋは、各々、スイ
ッチとしての機能を有する。

【0324】

なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。

【0325】

次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャー
トを参照して説明する。図１５（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。

【0326】

なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。

【0327】

期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信
号線Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、
Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。

【0328】

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。

【0329】

なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態６に示す薄膜トランジスタで構成される回路を用いることが可能である。

【0330】

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１４及び図１５を用いて説明する。

【0331】

走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタ、バ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。

【0332】

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１６及び図１７を用いて説明する。

【0333】

走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１６及び図１７を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１６（Ａ）参照）。図１６（Ａ）に
示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ
には、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロッ
ク信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４
のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配
線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目
以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段の
パルス出力回路からの信号（前段信号ＯＵＴ（ｎ－１）という）が入力される。また第１
のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が
入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（
ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）とい
う）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段の
パルス出力回路に入力するための第１の出力信号ＯＵＴ（１）（ＳＲ）～ＯＵＴ（Ｎ）（
ＳＲ）、別の回路などに入力される第２の出力信号ＯＵＴ（１）～ＯＵＴ（Ｎ）が出力さ
れる。ただし、図１６（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後
段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルス
ＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。

【0334】

なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している（すなわち、互いに９０
°位相がずれている）。本実施の形態では、第１のクロック信号（ＣＫ１）～第４のクロ
ック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣ
Ｋとして説明を行う。

【0335】

図１６（Ｂ）に図１６（Ａ）で示したパルス出力回路１０＿ｎの一つを示す。第１の入
力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１～第４の配
線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において、第１のパ
ルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第
２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配
線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力
端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と
電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。

【0336】

第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。

【0337】

なお第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上
記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１６（Ｃ）
に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。図
１６（Ｃ）に示す薄膜トランジスタ２８のシンボルは、上記実施の形態１乃至５のいずれ
か一で説明した４端子の薄膜トランジスタを意味し、図面等で以下用いることとする。な
お、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する
場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲー
ト電極を上方のゲート電極とも呼ぶ。薄膜トランジスタ２８は、下方のゲート電極に入力
される第１の制御信号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によっ
て、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。

【0338】

酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。４端子の薄膜トランジスタ２
８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲート絶縁膜を
介してゲート電極を設け、上方及び／または下方のゲート電極の電位を制御することによ
り所望の値に制御することができる。

【0339】

次に、図１６（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１６
（Ｄ）で説明する。

【0340】

図１６（Ｄ）に示した第１のパルス出力回路は、第１のトランジスタ３１～第１３のトラ
ンジスタ４３を有している。また、上述した第１の入力端子２１～第５の入力端子２５に
加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給
される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ
３１～第１３のトランジスタ４３に信号、または電源電位が供給される。また、第１の出
力端子２６及び第２の出力端子２７へ信号等が出力される。ここで図１６（Ｄ）における
各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の
電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、
第１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベ
ルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳで
あるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすること
により、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低
く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することが
できる。なお図１６（Ｄ）に図示するように、第１のトランジスタ３１～第１３のトラン
ジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトラン
ジスタ３９には、図１６（Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好
ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９
は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の
制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力さ
れる制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことによりパルス出力
回路の誤動作を低減することができるトランジスタである。そのため、図１６（Ｃ）で示
した４端子の薄膜トランジスタ２８を用いることによりしきい値電圧を制御することがで
き、誤動作がより低減できるパルス出力回路とすることができる。なお図１６（Ｄ）では
第１の制御信号Ｇ１及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が
入力される構成としてもよい。

【0341】

図１６（Ｄ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に
接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電
極（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続され
ている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端
子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトラン
ジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端
子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に
接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され
、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は
、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲー
ト電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４
の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源
線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４の
トランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び
上方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジス
タ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３
８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極
）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端
子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電
気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端
子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトラン
ジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２
端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極
に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５
２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子
２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電
極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジス
タ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に
電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトラン
ジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１
端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続さ
れ、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲ
ート電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線
５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電
極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に
電気的に接続されている。

【0342】

図１６（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図１７（Ａ）参照）。

【0343】

図１７（Ａ）に、図１６（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。

【0344】

具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルス（ＳＰ１）が入力され、第５
の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力
信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（
１）が出力される。

【0345】

なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。

【0346】

なお図１６（Ｄ）、図１７（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。

【0347】

ここで、図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１７（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１７（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。

【0348】

なお、図１７（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。

【0349】

ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。

【0350】

なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することが利点がある。

【0351】

なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する
電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。

【0352】

なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８ゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。この時、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１７（Ａ）に示すシフトレジスタを図１７（Ｂ）の期間
のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、
第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７の
トランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第
２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位
の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減すること
ができる。そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトラン
ジスタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２
２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。これは、ノー
ドＢの電位の変動回数が低減され、またノイズを低減することが出来るためである。

【0353】

このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。

【0354】

本実施の形態は他の実施の形態と自由に組み合わせることができる。

【0355】

（実施の形態１１）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２０に示す。

【0356】

図２０は、電子書籍２７００を示している。例えば、電子書籍２７００は、筐体２７０１
および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は
、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

【0357】

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部
（図２０では表示部２７０７）に画像を表示することができる。

【0358】

また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。

【0359】

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。

【0360】

（実施の形態１２）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。

【0361】

図２１（Ａ）は、テレビジョン装置９６００を示している。テレビジョン装置９６００は
、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表
示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持
した構成を示している。

【0362】

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

【0363】

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

【0364】

図２１（Ｂ）は、デジタルフォトフレーム９７００を示している。例えば、デジタルフォ
トフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７
０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画
像データを表示させることで、通常の写真立てと同様に機能させることができる。

【0365】

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

【0366】

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

【0367】

図２２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２２（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。

【0368】

図２２（Ｂ）は大型遊技機であるスロットマシン９９００を示している。スロットマシン
９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン
９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口
、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに
限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その
他付属設備が適宜設けられた構成とすることができる。

【0369】

図２３（Ａ）は携帯型のコンピュータの一例を示す斜視図である。

【0370】

図２３（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。

【0371】

また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチパネルとすれば、表示部の一部に
触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードデ
ィスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢ
の通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している
。

【0372】

上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチパネ
ルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。

【0373】

表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。

【0374】

また、図２３（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体９３
０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０
７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見る
こともできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させ
ず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力と
することができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用であ
る。

【0375】

また、図２３（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。

【0376】

この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部９２０４の固定状態を調
節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構
成されている。

【0377】

また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタ－ネット用のプログラム
が起動されるなど、各ファンクションを対応づけることができる。

【0378】

この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２３（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。

【0379】

また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。

【0380】

また、図２３（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２３（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。

【0381】

表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２３（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。

【0382】

なお、図２３（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。

【0383】

（実施の形態１３）
本実施の形態では、半導体装置の一形態として、実施の形態１乃至６で示す薄膜トランジ
スタを有する表示装置の例を図２４乃至図３７を用いて説明する。本実施の形態は、表示
素子として液晶素子を用いた液晶表示装置の例を図２４乃至図３７を用いて説明する。図
２４乃至図３７の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態１乃至
６で示す薄膜トランジスタを適用することができ、実施の形態１、実施の形態５または実
施の形態６で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタで
ある。

【0384】

はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の
液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を
向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピク
セル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチド
メイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考
慮された液晶表示装置について説明する。

【0385】

図２５及び図２６は、それぞれ画素電極及び対向電極を示している。なお、図２５は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ－Ｆに対応する断面構造を
図２４に表している。また、図２６は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。

【0386】

図２４は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形
成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせ
られ、液晶が注入された状態を示している。

【0387】

対向基板６０１には、着色膜６３６、対向電極層６４０が形成され、対向電極層６４０上
に突起６４４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様
に対向電極層６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と
対向基板６０１の間に液晶層６５０が形成されている。

【0388】

基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６
３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６
３０を覆う絶縁膜６２０及び絶縁膜６２１、絶縁膜６２０及び絶縁膜６２１を覆う絶縁膜
６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ６
２８は実施の形態１乃至６で示す薄膜トランジスタを適宜用いることができる。また、保
持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第１の容量配線６
０４と、第１のゲート絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂと、配線６１６、６
１８と同時に形成した第２の容量配線６１７で構成される。

【0389】

画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。

【0390】

図２５に基板６００上の平面構造を示す。画素電極層６２４は実施の形態１で示した材料
を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液
晶の配向を制御するためのものである。

【0391】

図２５に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、
それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することが
できる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パ
ネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている
。画素電極層６２４と画素電極層６２６はサブピクセルである。

【0392】

図２６に対向基板側の平面構造を示す。対向電極層６４０は、画素電極層６２４と同様の
材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突
起６４４が形成されている。なお、図２６に基板６００上に形成される画素電極層６２４
及び画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電
極層６２６が重なり合って配置されている様子を示している。

【0393】

この画素構造の等価回路を図２７に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。

【0394】

スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。

【0395】

次に、上記とは異なるＶＡ型の液晶表示装置について、図２８乃至図３１を用いて説明す
る。

【0396】

図２８と図２９は、ＶＡ型液晶表示パネルの画素構造を示している。図２９は基板６００
の平面図であり、図中に示す切断線Ｙ－Ｚに対応する断面構造を図２８に表している。

【0397】

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。

【0398】

画素電極層６２４は、絶縁膜６２０、絶縁膜６２１及び絶縁膜６２２をそれぞれ貫通する
コンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画
素電極層６２６は、絶縁膜６２０、絶縁膜６２１及び絶縁膜６２２をそれぞれ貫通するコ
ンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２
８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与
えることができるように分離されている。一方、データ線として機能する配線６１６は、
ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実
施の形態１乃至６で示す薄膜トランジスタを適宜用いることができる。なお、ゲート配線
６０２、ゲート配線６０３及び容量配線６９０上には第１のゲート絶縁膜６０６ａ、第２
のゲート絶縁膜６０６ｂが形成されている。

【0399】

画素電極層６２４と画素電極層６２６の形状は異なっており、Ｖ字型に広がる画素電極層
６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素
電極層６２６に印加する電圧を、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで
、液晶の配向を制御している。この画素構造の等価回路を図３１に示す。ＴＦＴ６２８は
ゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。また、Ｔ
ＦＴ６２８とＴＦＴ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲー
ト配線６０３に異なるゲート信号を与えることで、液晶素子６５１と液晶素子６５２の動
作を異ならせることができる。すなわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制
御することにより、液晶素子６５１と液晶素子６５２の液晶の配向を精密に制御して視野
角を広げることができる。

【0400】

対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図３０に対向基板側の平面構造を示す。対向電極層６４０は異なる画素間で共通化
されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画
素電極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図３０に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線
で示し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配
置されている様子を示している。

【0401】

画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶
層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。図
２８乃至図３１で説明する表示パネルの画素構造は、一画素に第１の液晶素子と第２の液
晶素子が設けられたマルチドメイン構造となっている。

【0402】

次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。

【0403】

図３２は、電極層６０７、ＴＦＴ６２８、ＴＦＴ６２８に接続する画素電極層６２４が形
成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している
。対向基板６０１には着色膜６３６、平坦化膜６３７などが形成されている。なお、画素
電極層は基板６００側に有るので、対向基板６０１側には設けられていない。また、基板
６００と対向基板６０１の間に、配向膜６４６及び配向膜６４８を介して液晶層６５０が
形成されている。

【0404】

基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにＴ
ＦＴ６２８が形成される。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形
成することができる。ＴＦＴ６２８としては、実施の形態１乃至５で示した薄膜トランジ
スタを適用することができる。電極層６０７は、実施の形態１乃至６で示す画素電極層と
同様の材料を用いることができる。また、電極層６０７は略画素の形状に区画化した形状
で形成する。なお、電極層６０７及び容量配線６０４上には第１のゲート絶縁膜６０６ａ
、第２のゲート絶縁膜６０６ｂが形成される。

【0405】

ＴＦＴ６２８の配線６１６、配線６１８が第１のゲート絶縁膜６０６ａ、第２のゲート絶
縁膜６０６ｂ上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びド
レインの他方の電極となり、画素電極層６２４と接続する配線である。

【0406】

配線６１６、配線６１８上に絶縁膜６２０及び絶縁膜６２１が形成される。また、絶縁膜
６２１上には、絶縁膜６２０、６２１に形成されるコンタクトホール６２３を介して、配
線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態１乃
至６で示した画素電極と同様の材料を用いて形成する。

【0407】

このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。

【0408】

図３３は、画素電極の構成を示す平面図である。図３３に示す切断線Ｏ－Ｐに対応する断
面構造を図３２に表している。画素電極層６２４にはスリット６２５が設けられる。スリ
ット６２５は液晶の配向を制御するためのものである。この場合、電界は電極層６０７と
画素電極層６２４の間で発生する。電極層６０７と画素電極層６２４の間には第１のゲー
ト絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂが形成されているが、第１のゲート絶縁
膜６０６ａ、第２のゲート絶縁膜６０６ｂの厚さは５０～２００ｎｍであり、２～１０μ
ｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平
方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な
方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも
水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がること
となる。また、電極層６０７と画素電極層６２４は共に透光性の電極であるので、開口率
を向上させることができる。

【0409】

次に、横電界方式の液晶表示装置の他の一例について示す。

【0410】

図３４と図３５は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３５は平面図で
あり、図中に示す切断線Ｖ－Ｗに対応する断面構造を図３４に表している。以下の説明で
はこの両図を参照して説明する。

【0411】

図３４は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、
対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には着
色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極
は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６４
８を介して液晶層６５０が形成されている。

【0412】

基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０
９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８とし
ては、実施の形態１乃至６で示した薄膜トランジスタを適用することができる。

【0413】

ＴＦＴ６２８の配線６１６、配線６１８が第１のゲート絶縁膜６０６ａ、第２のゲート絶
縁膜６０６ｂ上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びド
レインの他方の電極となり、画素電極層６２４と接続する配線である。

【0414】

配線６１６、配線６１８上に絶縁膜６２０及び絶縁膜６２１が形成される。また、絶縁膜
６２０、６２１上には、絶縁膜６２０、６２１に形成されるコンタクトホール６２３にお
いて、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の
形態１乃至６で示した画素電極層と同様の材料を用いて形成する。なお、図３５に示すよ
うに、画素電極層６２４は、共通電位線６０９と同時に形成した櫛形の電極と横電界が発
生するように形成される。また、画素電極層６２４の櫛歯の部分が共通電位線６０９と同
時に形成した櫛形の電極と交互に咬み合うように形成される。

【0415】

画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。

【0416】

このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。保持容量は共通電位線６０９と容量電極６１５の間に第１のゲート絶縁膜６０６
ａ、第２のゲート絶縁膜６０６ｂを設け、それにより形成している。容量電極６１５と画
素電極層６２４はコンタクトホール６３３を介して接続されている。

【0417】

次に、ＴＮ型の液晶表示装置の形態について示す。

【0418】

図３６と図３７は、ＴＮ型の液晶表示装置の画素構造を示している。図３７は平面図であ
り、図中に示す切断線Ｋ－Ｌに対応する断面構造を図３６に表している。以下の説明では
この両図を参照して説明する。

【0419】

画素電極層６２４は絶縁膜６２０、６２１に形成されるコンタクトホール６２３及び配線
６１８を介してＴＦＴ６２８と接続している。データ線として機能する配線６１６は、Ｔ
ＦＴ６２８と接続している。ＴＦＴ６２８は実施の形態１乃至６に示すＴＦＴのいずれか
を適用することができる。

【0420】

画素電極層６２４は、実施の形態１で示す画素電極層４５６を用いて形成されている。容
量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ゲート
配線６０２及び容量配線６０４上には第１のゲート絶縁膜６０６ａ、第２のゲート絶縁膜
６０６ｂが形成される。保持容量は、容量配線６０４と容量電極６１５の間に第１のゲー
ト絶縁膜６０６ａ、第２のゲート絶縁膜６０６ｂを介して形成している。容量電極６１５
と画素電極層６２４はコンタクトホール６３３を介して接続されている。

【0421】

対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。液晶層６５０は画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配向
膜６４６を介して形成されている。

【0422】

画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。

【0423】

また、着色膜６３６は、基板６００側に形成されていても良い。また、基板６００の薄膜
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１
の対向電極層６４０が形成されている面とは逆の面に、偏光板を貼り合わせることができ
る。

【0424】

以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態
の液晶表示装置は、開口率が高い液晶表示装置である。

【符号の説明】

【0425】

１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 薄膜トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
２００ 基板
２０３ 保護絶縁層
２０４ 平坦化絶縁層
２１０ 薄膜トランジスタ
２１６ 酸化物絶縁層
２１７ 導電層
２２０ 薄膜トランジスタ
２２４ コンタクトホール
２２５ コンタクトホール
２２７ 画素電極層
２３０ 容量配線層
２３１ 容量電極
２３２ ゲート配線層
２３４ ソース配線
２３５ 端子電極
２３６ 金属配線層
２３７ 金属配線層
２３８ ゲート配線層
２４０ 薄膜トランジスタ
２４１ 金属配線層
２４２ 金属配線層
２５０ 容量配線層
２５２ 酸化物半導体層
４００ 基板
４０１ ゲート電極層
４０２ａ 第１のゲート絶縁層
４０２ｂ 第２のゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０６ 導電層
４０７ 酸化物絶縁層
４０８ 保護絶縁層
４０９ 平坦化絶縁層
４３１ 第１の高抵抗ドレイン領域
４３２ 第２の高抵抗ドレイン領域
４３３ 酸化物半導体層
４３４ チャネル形成領域
４３５ 金属電極層
４３６ レジストマスク
４３７ レジストマスク
４５１ ゲート電極層
４５３ 酸化物半導体層
４５４ チャネル形成領域
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５６ 画素電極層
４５７ 酸化物半導体層
４５８ 酸化物半導体層
４５９ 酸化物半導体層
４６０ 薄膜トランジスタ
４６１ 薄膜トランジスタ
４７０ 薄膜トランジスタ
４７１ 薄膜トランジスタ
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁膜
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９５ 充填材
５９６ 基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ａ 第１のゲート絶縁膜
６０６ｂ 第２のゲート絶縁膜
６０７ 電極層
６０９ 共通電位線
６１５ 容量電極
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２１ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３３ コンタクトホール
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４５０１ 基板
４５０２ 画素部
４５０３ａ、４５０３ｂ 信号線駆動回路
４５０４ａ、４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ、４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 発光素子駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００８ 陰極
７００９ 隔壁
７０１１ 発光素子駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１８ 導電膜
７０１９ 隔壁
７０２１ 発光素子駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２８ 導電膜
７０２９ 隔壁
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】