特許 7579173 素子基板、液体吐出ヘッドおよび液体吐出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-29

(45)【発行日】2024-11-07

(54)【発明の名称】素子基板、液体吐出ヘッドおよび液体吐出装置

(51)【国際特許分類】

   B41J 2/14 20060101AFI20241030BHJP

   B41J 2/01 20060101ALI20241030BHJP

【ＦＩ】

B41J2/14 611

B41J2/01 451

B41J2/01 401

【請求項の数】 12

(21)【出願番号】P 2021026638

(22)【出願日】2021-02-22

(65)【公開番号】P2022128224

(43)【公開日】2022-09-01

【審査請求日】2024-02-08

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】110003281

【氏名又は名称】弁理士法人大塚国際特許事務所

(72)【発明者】

【氏名】根岸 俊雄

(72)【発明者】

【氏名】添田 康宏

【審査官】長田 守夫

(56)【参考文献】

【文献】特開２０１８－１７０４７２（ＪＰ，Ａ）

【文献】特開平８－２６３９９４（ＪＰ，Ａ）

【文献】米国特許出願公開第２００７／００５３２３６（ＵＳ，Ａ１）

【文献】特開２０１４－５８１３０（ＪＰ，Ａ）

【文献】特表平１０－５０１７６４（ＪＰ，Ａ）

【文献】特開２００８－２９９９８９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｂ４１Ｊ ２／０１－２／２１５

(57)【特許請求の範囲】

【請求項1】

液体吐出素子を備える素子基板であって、
前記素子基板の個体情報を書込みにより記憶可能なメモリ素子であって前記書込みによりインピーダンス値を可変に構成されたメモリ素子と、
前記メモリ素子に電流を供給可能な複数の電流供給素子と、
前記複数の電流供給素子から選択的に供給された電流により前記メモリ素子に発生した電圧に基づいて、前記書込みの有無を判定する判定ユニットと、を備え、
前記複数の電流供給素子は、カレントミラー回路の一部を構成しており、其れらのサイズ比に応じた量の電流をそれぞれ前記メモリ素子に供給する
ことを特徴とする素子基板。

【請求項2】

前記複数の電流供給素子のうち前記メモリ素子に接続するものを選択する選択ユニットを更に備える
ことを特徴とする請求項１記載の素子基板。

【請求項3】

前記判定ユニットは、前記複数の電流供給素子の少なくとも１つから供給された電流により前記メモリ素子に発生した電圧と、基準電圧とを比較するコンパレータである
ことを特徴とする請求項１または請求項２記載の素子基板。

【請求項4】

前記液体吐出素子を駆動する駆動ユニットを更に備え、
前記駆動ユニットは、前記メモリ素子の書込み済が前記判定ユニットにより判定された場合には前記液体吐出素子の駆動を抑制する
ことを特徴とする請求項１から請求項３の何れか１項記載の素子基板。

【請求項5】

前記メモリ素子はアンチヒューズ素子である
ことを特徴とする請求項１から請求項４の何れか１項記載の素子基板。

【請求項6】

前記メモリ素子に並列接続された抵抗素子を更に備える
ことを特徴とする請求項１から請求項５の何れか１項記載の素子基板。

【請求項7】

前記メモリ素子に書込みを行うための書込み用トランジスタを更に備える
ことを特徴とする請求項１から請求項６の何れか１項記載の素子基板。

【請求項8】

前記書込み用トランジスタはＤＭＯＳトランジスタである
ことを特徴とする請求項７記載の素子基板。

【請求項9】

前記液体吐出素子は、複数の液体吐出素子の１つであり、
前記メモリ素子は、前記複数の液体吐出素子に対応する複数のメモリ素子の１つであり、
前記書込み用トランジスタは、前記複数のメモリ素子に対応する複数のトランジスタの１つであり、
前記複数の電流供給素子は、前記複数のトランジスタのうち導通状態となったものに対応する前記メモリ素子に電流を供給する
ことを特徴とする請求項７または請求項８記載の素子基板。

【請求項10】

平面視において第１の辺および第２の辺を含む外形を有しており、
前記複数の液体吐出素子、前記複数のメモリ素子および前記複数のトランジスタは、それぞれ前記第１の辺と平行な方向に配列され、
前記判定ユニットおよび前記カレントミラー回路は、前記第２の辺と平行な方向に並設されている
ことを特徴とする請求項９記載の素子基板。

【請求項11】

請求項１から請求項１０の何れか１項記載の素子基板と、
前記液体吐出素子に対応する液体吐出口と、を備える
ことを特徴とする液体吐出ヘッド。

【請求項12】

請求項１１記載の液体吐出ヘッドと、
前記液体吐出ヘッドを駆動するドライバと、を備える
ことを特徴とする液体吐出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主に素子基板に関する。

【背景技術】

【0002】

インクジェット記録方式のプリンタ等に用いられる液体吐出ヘッドは、複数の液体吐出素子が配列された素子基板を備える（特許文献１参照）。素子基板には、個々の液体吐出素子の駆動の可否を記憶するメモリ素子が設けられる。このような構成によれば、メモリ素子への書込みの有無に基づいて液体吐出素子の駆動の可否を決定し、例えば液体吐出素子が駆動不可の場合には、それを補完するように他の液体吐出素子を駆動することも可能となる。メモリ素子には、例えばアンチヒューズ素子など、１回の書込みが可能なメモリ素子、いわゆるワンタイムプログラマブルメモリ、が用いられうる。メモリ素子への書込みの有無により、メモリ素子のインピーダンス値（主に電気抵抗値）が変化する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－５８１３０号公報

【文献】特開２００８－２９９９８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献２には、メモリ素子に電流を供給することにより発生する電圧を検出することでメモリ素子への書込みの有無を判定可能とする構成が記載されている。しかしながら、このような構成によれば、温度等の周辺環境により、例えば、メモリ素子に供給される電流量が変動する場合、メモリ素子のインピーダンス値が変動する場合等もあり、上記判定の高精度化の観点で改善の余地があった。

【0005】

本発明は、メモリ素子への書込みの有無の判定の高精度化に有利な技術を提供することを例示的目的とする。

【課題を解決するための手段】

【0006】

本発明の一つの側面は素子基板にかかり、前記素子基板は、
液体吐出素子を備える素子基板であって、
前記素子基板の個体情報を書込みにより記憶可能なメモリ素子であって前記書込みによりインピーダンス値を可変に構成されたメモリ素子と、
前記メモリ素子に電流を供給可能な複数の電流供給素子と、
前記複数の電流供給素子から選択的に供給された電流により前記メモリ素子に発生した電圧に基づいて、前記書込みの有無を判定する判定ユニットと、を備え、
前記複数の電流供給素子は、カレントミラー回路の一部を構成しており、其れらのサイズ比に応じた量の電流をそれぞれ前記メモリ素子に供給する
ことを特徴とする。

【発明の効果】

【0007】

本発明によれば、上記判定を高精度化することができる。

【図面の簡単な説明】

【0008】

【図1】記録装置（液体吐出装置）の構成例を示す図。

【図2】記録素子基板（素子基板）の構成例を示す図。

【図3】メモリ素子への書込みの有無を判定する方法の例を説明するための図。

【図4】記録素子基板の構造の一部を示す断面模式図。

【図5】記録素子基板の構成の他の例を示す図。

【図6】記録素子基板の構成の他の例を示す図。

【図7】記録素子基板の構成の他の例を示す図。

【発明を実施するための形態】

【0009】

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

【0010】

本明細書においては、インクジェット記録方式を用いた記録装置を例に挙げて実施形態を説明するが、記録方式はこの方式に限られるものではない。また、記録装置は、記録機能のみを有するシングルファンクションプリンタであっても良いし、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、記録装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。

【0011】

また、本明細書でいう「記録」は広く解釈されるべきものである。従って、「記録」の態様は、記録媒体上に形成される対象が文字、図形等の有意の情報であるか否かを問わないし、また、人間が視覚で知覚し得るように顕在化したものであるか否かも問わない。

【0012】

また、「記録媒体」は、上記「記録」同様広く解釈されるべきものである。従って、「記録媒体」の概念は、一般的に用いられうるシート状の部材を含み、その材料には、紙、布、プラスチックフィルム、金属、ガラス、セラミックス、樹脂、木材、皮革等、インクを受容可能な如何なるものが用いられてもよい。

【0013】

更に、「インク」は、上記「記録」同様広く解釈されるべきものである。従って、「インク」の概念は、記録媒体上に付与されることによって画像、模様、パターン等を形成する液体の他、記録媒体の加工、インクの処理（例えば、記録媒体に付与されるインク中の色剤の凝固または不溶化）等に供され得る付随的な液体をも含みうる。よって、本明細書においてはインクに代替して「液体」と表現されうる。

【0014】

これらの観点で、記録装置は、液体吐出装置、吐出装置等と称されてもよい。同様の趣旨で、記録装置に設けられる記録ヘッドは、液体吐出ヘッド、吐出ヘッド等と称されてもよい。同様に、記録ヘッドに設けられる記録素子基板は、液体吐出素子基板、吐出素子基板、或いは単に素子基板等と称されてもよいし、また、記録素子基板に配列される複数の記録素子の個々は、液体吐出素子、吐出素子等と称されてもよい。

【0015】

（第１実施形態）
図１は、第１実施形態に係る記録装置１の構成例を示す。記録装置１は、記録ヘッド１１およびドライバ１２を備え、本実施形態においてはインクジェット記録方式で記録を行うものとする。記録ヘッド１１は、所定の記録媒体Ｐに対して記録を実行可能に構成され、複数のノズルＮＺおよび記録素子基板ＳＢを備える。個々のノズルＮＺは、液体を貯留する液体タンクＴＫから受け取った液体を吐出する液体吐出口であり、複数のノズルＮＺは、記録を実行する側の面に配列される。

【0016】

記録素子基板ＳＢは、複数のノズルＮＺに対応する複数の記録素子ＰＥを備える。個々の記録素子ＰＥが駆動されることにより対応のノズルＮＺから液体が吐出され、このようにして記録が実行される。記録素子ＰＥには、本実施形態では電気熱変換素子である抵抗素子（或いは単にヒータと称されてもよい。）が用いられるものとするが、他の実子形態としてピエゾ素子が用いられてもよい。

【0017】

ドライバ１２は、搬送ドライバ１２１およびヘッドドライバ１２２を含む。搬送ドライバ１２１は、記録装置１本体に設置された記録媒体Ｐを記録ヘッド１１に向けて搬送する。ヘッドドライバ１２２は、該搬送された記録媒体Ｐに対して記録ヘッド１１を駆動して個々のノズルＮＺから液体を吐出することにより記録を行う。

【0018】

尚、記録ヘッド１１は、本実施形態では、記録媒体Ｐの搬送方向に対して交差する方向に走査しながら記録媒体Ｐに対して記録を行うシリアルヘッドとするが、他の実施形態として、記録媒体Ｐの幅方向全域を一度に記録可能なラインヘッドであってもよい。

【0019】

図２は、記録素子基板ＳＢの構成例を示す。記録素子基板ＳＢは、平面視（主面に対して垂直な方向の視点。上面視。）において長辺（第１の辺）Ｅ_Ｌおよび短辺（第２の辺）Ｅ_Ｓを含む外形、本実施形態では長方形形状を有するものとするが、他の実施形態として正方形形状、平行四辺形形状あるいは台形形状を有してもよい。記録素子基板ＳＢは、前述の複数の記録素子ＰＥの他、駆動ユニット２１、複数のメモリ素子ＭＥ、複数の書込み用ユニット２２、電流供給ユニット２３および判定ユニット２４を備える。

【0020】

本実施形態では、平面視において液体の流路ＬＱが長辺方向（長辺Ｅ_Ｌと平行な方向）に延設され、その両側方において複数の記録素子ＰＥが長辺方向に配列される。駆動ユニット２１は、流路ＬＱの両側方において複数の記録素子ＰＥと長辺Ｅ_Ｌとの間に配置され、複数の記録素子ＰＥを個別に駆動可能とする。液体は、液体タンクＴＫから流路ＬＱを介して記録素子ＰＥ上方に供給され、その後、駆動ユニット２１が記録素子ＰＥを駆動することにより発泡し、ノズルＮＺから吐出されることとなる。

【0021】

ここで、駆動ユニット２１は、複数の記録素子ＰＥを時分割方式で駆動可能とする。即ち、複数の記録素子ＰＥは複数のグループに分割され、駆動ユニット２１は、各グループの２以上の記録素子ＰＥの其々をブロックとして順に駆動する。例えば、グループ数をｉとし、各グループがｊ個の記録素子ＰＥをブロックとして含む場合、駆動ユニット２１は、先ず、第１～第ｉグループの其々について第１ブロック（ｉ個の記録素子ＰＥ）を駆動する。次に、駆動ユニット２１は、第１～第ｉグループの其々について第２ブロック（ｉ個の記録素子ＰＥ）を駆動する。同様の手順で、駆動ユニット２１は、第１～第ｉグループの其々について、第３、第４、・・・、第ｊブロック（記録素子ＰＥをｉ個ずつ）順に駆動する。

【0022】

このような時分割方式による複数の記録素子ＰＥの駆動を実現可能とするため、駆動ユニット２１は、典型的には、デコーダ、シフトレジスタ、ラッチ回路、セレクタ、論理積回路、論理和回路等を含みうる。尚、ｉ及びｊはそれぞれ２以上の整数とする。また、上記グループは時分割グループとも称され、また、上記ブロックは時分割ブロックとも称されうる。

【0023】

上述の複数の記録素子ＰＥにそれぞれ対応するように、複数のメモリ素子ＭＥは長辺方向に配列され、同様に、複数の書込み用ユニット２２は長辺方向に配列される。また、電流供給ユニット２３および判定ユニット２４は、短辺方向（短辺Ｅ_Ｓと平行な方向）に並設される。

【0024】

また、記録素子基板ＳＢにおける短辺Ｅ_Ｓ近傍の縁部には複数の端子Ｔが短辺方向に配列され、記録素子基板ＳＢへの電源電圧の供給および記録素子基板ＳＢの信号の授受は、これら複数の端子Ｔを介して行われる。図中に例示される電源電圧Ｖ１は３．３［Ｖ（ボルト）］とし、電源電圧Ｖ２は０［Ｖ］とする（電圧Ｖ２は接地電圧とも称されうる。）。尚、本明細書において説明される電圧は、接地電圧Ｖ２との電位差を示すものとする。

【0025】

図中には理解の容易化のため電圧Ｖ１及びＶ２の２種類の電圧を示したが、記録素子基板ＳＢには電圧Ｖ１及び／又はＶ２とは異なる他の電源電圧が更に供給されてもよい。また、其れ／其れら他の電圧は、電圧Ｖ１及び／又はＶ２に代替して、図示された回路部の一部に供給されてもよい。

【0026】

メモリ素子ＭＥは、記録素子基板ＳＢの個体ばらつきの補正情報や印刷枚数、インク残量や記録素子ＰＥの駆動の可否など、記録素子基板ＳＢの個体情報を記憶することができる。メモリ素子ＭＥには、１回分の書込みが可能なもの、いわゆるＯＴＰメモリ（ワンタイムプログラマブルメモリ）が用いられ、本実施形態ではアンチヒューズ素子が用いられる。ここでは、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するアンチヒューズ素子がメモリ素子ＭＥとして用いられるものとする。

【0027】

書込み用ユニット２２は、メモリ素子ＭＥへの書込みを実現可能に構成され、高耐圧トランジスタＴＲ１および制御用インバータ回路ＩＮＶ１を含む。高耐圧トランジスタＴＲ１は、メモリ素子ＭＥと直列接続される。詳細については後述とするが、高耐圧トランジスタＴＲ１は、導通状態となることにより、メモリ素子ＭＥへの書込みを行う際には書込み用トランジスタとして機能し、メモリ素子ＭＥの書込みの有無を確認する際には読出し用トランジスタとして機能する。高耐圧トランジスタＴＲ１には、ＤＭＯＳ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ ＭＯＳ）トランジスタが用いられる。

【0028】

制御用インバータ回路ＩＮＶ１は、高耐圧トランジスタＴＲ１のゲート端子に接続され、ノードｎ１を介して受け取った制御信号に基づいて高耐圧トランジスタＴＲ１を制御する（導通状態または非導通状態にする）。

【0029】

メモリ素子ＭＥへの書込みは、高耐圧トランジスタＴＲ１が導通状態の間に、複数の端子Ｔの１つである書込み用端子Ｔ_Ｘを介してメモリ素子ＭＥに比較的高電圧（例えば３２［Ｖ］）を加え、メモリ素子ＭＥのＭＯＳ構造を絶縁破壊させることにより行われる。そのため、メモリ素子ＭＥは、書込みによりインピーダンス値を可変となっており、本実施形態では、書込み前においては絶縁状態であり極めて大きい電気抵抗値（或いはハイインピーダンス。例えば数［ＭΩ（メガオーム）］。）を示し、書込み後においては導通状態となって比較的小さい電気抵抗値（例えば数～数十［ｋΩ（キロオーム）］。）を示すこととなる。端子Ｔ_Ｘは、書込みの際には上記高電圧が加えられ、それ以外においては開放状態とする。

【0030】

尚、他の実施形態としてメモリ素子ＭＥにはヒューズ素子が用いられてもよい。この場合、書込み前においては短絡状態であり比較的小さい電気抵抗値を示し、書込み後においては開放状態となって極めて大きい電気抵抗値を示すこととなる。

【0031】

電流供給ユニット２３は、電流発生ユニット２３１、選択ユニット２３２および電流供給コントローラ２３３を含む。電流発生ユニット２３１は、複数のトランジスタＭＰ１_０～ＭＰ１_Ｋ、並びに、抵抗素子Ｒ１１及びＲ１２を含む。トランジスタＭＰ１_０～ＭＰ１_Ｋには、本実施形態ではＰチャネル型ＭＯＳトランジスタが用いられるものとする。尚、Ｋは２以上の整数とする。

【0032】

トランジスタＭＰ１_１～ＭＰ１_Ｋは、トランジスタＭＰ１_０とカレントミラー回路を構成している。例えば、トランジスタＭＰ１_０～ＭＰ１_Ｋのチャネル長が同一であり且つチャネル幅が互いに異なる場合、ｍを１～Ｋの任意の整数として、トランジスタＭＰ１_ｍには、トランジスタＭＰ１_０とのチャネル幅の比に応じた電流が流れる。よって、トランジスタＭＰ１_１～ＭＰ１_Ｋは、サイズ比に応じた量の電流をそれぞれ出力可能である。

【0033】

本実施形態においては、抵抗素子Ｒ１１及びＲ１２はトランジスタＭＰ１_０に直列に接続され、抵抗素子Ｒ１１及びＲ１２の間の電圧は基準電圧Ｖ_ＲＥＦとして用いられるものとする。ここでは、抵抗素子Ｒ１１及びＲ１２は、電源電圧Ｖ１＝３．３［Ｖ］の下で基準電圧Ｖ_ＲＥＦ＝１［Ｖ］となるように設けられるものとする。

【0034】

選択ユニット２３２は、トランジスタＭＰ１_１～ＭＰ１_Ｋに対応するスイッチ素子ＳＷ１_１～ＳＷ１_Ｋを含み、トランジスタＭＰ１_１～ＭＰ１_Ｋを選択的にメモリ素子ＭＥに接続可能とする。例えば、ｍを１～Ｋの任意の整数として、スイッチ素子ＳＷ１_ｍが導通状態となった場合、トランジスタＭＰ１_ｍはメモリ素子ＭＥに接続され、サイズ比に応じた電流がメモリ素子ＭＥに供給されることとなる。この観点で、トランジスタＭＰ１_１～ＭＰ１_Ｋの個々は、メモリ素子ＭＥに電流を供給可能な電流供給素子として機能する、と云える。

【0035】

電流供給コントローラ２３３は、選択ユニット２３２のスイッチ素子ＳＷ１_１～ＳＷ１_Ｋを個別に制御可能であり、それによりスイッチ素子ＳＷ１_１～ＳＷ１_Ｋを選択的に導通状態にする。本実施形態では理解の容易化のため、スイッチ素子ＳＷ１_１～ＳＷ１_Ｋの１つが電流供給コントローラ２３３により導通状態になるものとし、即ち、トランジスタＭＰ１_１～ＭＰ１_Ｋの１つがメモリ素子ＭＥに選択的に接続可能とする。他の実施形態として、スイッチ素子ＳＷ１_１～ＳＷ１_Ｋの２以上が導通状態になってもよく、即ち、トランジスタＭＰ１_１～ＭＰ１_Ｋの２以上の電流が重畳されてメモリ素子ＭＥに供給されてもよい。よって、電流供給コントローラ２３３は、選択ユニット２３２によりトランジスタＭＰ１_１～ＭＰ１_Ｋの少なくとも一部をメモリ素子ＭＥに接続可能であればよい。

【0036】

電流供給ユニット２３について小括すると、電流供給コントローラ２３３は、ノードｎ１を介して制御用インバータ回路ＩＮＶ１に制御信号を出力し、それにより高耐圧トランジスタＴＲ１を導通状態にする。その間、電流供給コントローラ２３３は、選択ユニット２３２を制御することにより、電流発生ユニット２３１からノードｎ２を介して所望の量の電流をメモリ素子ＭＥに供給することを可能とする。

【0037】

判定ユニット２４は、メモリ素子ＭＥの書込みの有無（即ち、記録素子ＰＥの駆動の可否）を判定可能に構成され、本実施形態では、メモリ素子ＭＥに発生した電圧（ノードｎ２の電圧）Ｖｍと基準電圧Ｖ_ＲＥＦとを比較するコンパレータとする。判定ユニット２４の判定は、制御用インバータ回路ＩＮＶ１が高耐圧トランジスタＴＲ１を導通状態にしている間に、電流供給ユニット２３（トランジスタＭＰ１_１～ＭＰ１_Ｋの何れか）からメモリ素子ＭＥに電流が供給されることにより行われる。一般に、メモリ素子ＭＥが書込み済の状態の場合、電圧Ｖｍは、メモリ素子ＭＥが書込み前の状態の場合に比べて低くなる。判定ユニット２４の判定の結果は、電圧Ｖｍと基準電圧Ｖ_ＲＥＦとの大小関係に基づいて、ノードｎ３から後段の回路部に出力され、或いは、ノードｎ３を介して端子Ｔから記録素子基板ＳＢから外部に出力される。

【0038】

このようにして、判定ユニット２４は、電流供給ユニット２３から供給された電流によりメモリ素子ＭＥに発生した電圧Ｖｍに基づいて、そのメモリ素子ＭＥの書込みの有無を判定することができる。メモリ素子ＭＥが書込み済の状態であった場合、駆動ユニット２１は、例えば、対応の記録素子ＰＥは駆動不可であるものとして、対応の記録素子ＰＥの駆動を抑制する。また、これを補完するため、駆動ユニット２１は、対応の記録素子ＰＥと略同じ位置を記録可能な他の記録素子ＰＥを代替的に駆動することもできる。

【0039】

詳細については後述とするが、判定ユニット２４による上記判定は、メモリ素子ＭＥへの書込みの有無の判定を行うのに行われる他、他の目的、用途または機能においても行われうる。

【0040】

ところで、前述のとおり、メモリ素子ＭＥは、書込みによりインピーダンス値を可変とする。しかしながら、このインピーダンス値は、記録素子基板ＳＢの条件によって異なってしまうことがあり、例えば、温度等の周辺環境、製造ばらつき、ＭＯＳ構造の絶縁破壊の態様その他の要因により変動することが考えられる。また、電源電圧Ｖ１等の変動も考慮すると、トランジスタＭＰ１_０～ＭＰ１_Ｋが出力する電流量が変動し、それに伴い基準電圧Ｖ_ＲＥＦ及び電圧Ｖｍが変動することも考えられる。

【0041】

そのため、例えば：
（ａ）記録素子基板ＳＢの製造時の評価工程においてメモリ素子ＭＥのＭＯＳ構造が適切に形成されていることの確認／メモリ素子ＭＥが書込み前の状態であることの確認（区別のため、「メモリ素子ＭＥの製造確認」という。）を行う場合；
（ｂ）上記（ａ）とは異なる他のタイミングで記録素子ＰＥの駆動不可が特定され、対応のメモリ素子ＭＥへの書込みを行い、その後に該書込みが適切に実現されたことの確認／メモリ素子ＭＥが書込み済の状態であることの確認（区別のため、「メモリ素子ＭＥへの書込み完了確認」という。）を行う場合；及び、
（ｃ）上記（ａ）及び（ｂ）とは異なる他のタイミングでメモリ素子ＭＥへの書込みの有無の判定（区別のため、「メモリ素子ＭＥからの読出し」という。）を行う場合、
においては、上記条件が互いに異なることがある。その一例として、メモリ素子ＭＥへの書込みを行う際にはメモリ素子ＭＥに比較的大きい量の電流が供給されるため、記録素子基板ＳＢの温度は高くなることが考えられる。

【0042】

よって、判定ユニット２４の判定では、幾つかの目的、用途または機能によって互いに異なる余裕（マージン）が設けられることが求められ、其れらに応じた量の電流がメモリ素子ＭＥに供給されることが好ましい。

【0043】

前述のとおり、本実施形態においてアンチヒューズ素子であるメモリ素子ＭＥは、書込み前においては絶縁状態であり極めて大きい電気抵抗値を示し、書込み後においては導通状態となって比較的小さい電気抵抗値を示す。

【0044】

このことを考慮すると、判定ユニット２４は、例えば：
上記（ａ）の場合においては、メモリ素子ＭＥの電気抵抗値がＲ_１Ｍより大きいか否かを判定し；
上記（ｂ）の場合においては、メモリ素子ＭＥの電気抵抗値がＲ_１Ｋより小さいか否かを判定し（Ｒ_１Ｋ＜Ｒ_１Ｍ）；また、
上記（ｃ）の場合においては、メモリ素子ＭＥの電気抵抗値がＲ_２Ｋより大きい（又は小さい）か否かを判定する（Ｒ_２Ｋ＞Ｒ_１Ｋ、Ｒ_２Ｋ＜Ｒ_１Ｍ）、
とよい。

【0045】

上述のことは：
上記（ａ）の場合においては、メモリ素子ＭＥが書込み前の状態であることを確実に確認すること；
上記（ｂ）の場合においては、メモリ素子ＭＥが書込み済の状態であることを確実に確認すること；また、
上記（ｃ）の場合においては、メモリ素子ＭＥの書込みの有無についての誤判定を防止すること、
が求められることに起因する。

【0046】

尚、パラメータの典型例として、電気抵抗値Ｒ_１Ｍは１００［ｋΩ］とし、電気抵抗値Ｒ_１Ｋは５［ｋΩ］とし、また、電気抵抗値Ｒ_２Ｋは５０［ｋΩ］とするが、これらの値に限られない。

【0047】

図３は、Ｋ＝３とした場合（トランジスタＭＰ１_１～ＭＰ１_３のうちの１つからメモリ素子ＭＥに電流を供給した場合）の電圧Ｖｍを示す。横軸は、メモリ素子ＭＥの電気抵抗値を示す。縦軸は、トランジスタＭＰ１_１、ＭＰ１_２及びＭＰ１_３がそれぞれ出力する電流量Ｉ１_１、Ｉ１_２及びＩ１_３についてメモリ素子ＭＥに発生する電圧Ｖｍを示す（Ｉ１_１＜Ｉ１_３＜Ｉ１_２）。

【0048】

尚、基準電圧Ｖ_ＲＥＦ＝１［Ｖ］と設定したとき、パラメータの典型例として、電流量Ｉ１_１は１０［μＡ（マイクロアンペア）］であり、電流量Ｉ１_２は２００［μＡ］、電流量Ｉ１_３は２０［μＡ］とするが、これらの値に限られない。

【0049】

本実施形態によれば、図３から分かるように、判定ユニット２４は、
上記（ａ）の場合においては、トランジスタＭＰ１_１からメモリ素子ＭＥに電流量Ｉ１_１を供給して、メモリ素子ＭＥの製造確認を行うことが可能となり；
上記（ｂ）の場合においては、トランジスタＭＰ１_２からメモリ素子ＭＥに電流量Ｉ１_２を供給して、メモリ素子ＭＥへの書込み完了確認を行うことが可能となり；及び、
上記（ｃ）の場合においては、トランジスタＭＰ１_３からメモリ素子ＭＥに電流量Ｉ１_３を供給して、メモリ素子ＭＥからの読出しを行うことが可能となる。

【0050】

このような構成によれば、上記（ｃ）においては、上記（ａ）及び（ｂ）に対して判定の余裕ＭＧが設けられることとなり、Ｋ＝１の場合に比べて適切に誤判定を防ぐことが可能となる。この余裕ＭＧは、書込み済の状態および書込み前の状態の双方に対する誤判定についての余裕を含む。本実施形態ではＫ＝３の場合を例示したが、他の実施形態としてＫ＝２でもよいしＫ≧４であってもよく、整数Ｋは目的、用途または機能に応じて変更可能である。

【0051】

図４は、記録素子基板ＳＢにおけるメモリ素子ＭＥと高耐圧トランジスタＴＲ１を含む領域の断面模式図である。例えばＰ型の半導体基板４０には、複数のＰ型ウェル４１_Ｐおよび複数のＮ型ウェル４１_Ｎ、並びに、ウェル４１_Ｐ又は４１_ＮにＰ型領域４２_Ｐ及び／又はＮ型領域４２_Ｎが設けられる。幾つかの領域４２_Ｐ又は４２_Ｎの間には厚膜の絶縁部材ＯＸとしてＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ оｆ Ｓｉｌｉｃｏｎ）が設けられ、この絶縁部材ＯＸをゲート電極ＧＴの一部が覆うように設けられる。このような構造により、アンチヒューズ素子となるＭＯＳ構造がメモリ素子ＭＥとして形成され、Ｎチャネル型ＤＭＯＳトランジスタが高耐圧トランジスタＴＲ１として形成される。

【0052】

典型的に、上述の半導体基板４０にはシリコンが用いられ、絶縁部材ＯＸには酸化シリコンが用いられ、ゲート電極ＧＴにはポリシリコンが用いられうる。半導体基板４０の正味のＰ型不純物濃度は、例えば１×１０^１６［ｃｍ^－３］程度とする。Ｐ型ウェル４１_Ｐの正味のＰ型不純物濃度は、例えば１×１０^１８［ｃｍ^－３］程度とする。Ｎ型ウェル４１_Ｎの正味のＮ型不純物濃度は、例えば１×１０^１８［ｃｍ^－３］程度とする。Ｐ型領域４２_Ｐの正味のＰ型不純物濃度は、例えば１×１０^１９［ｃｍ^－３］程度とする。Ｎ型領域４２_Ｎの正味のＮ型不純物濃度は、例えば１×１０^１９［ｃｍ^－３］程度とする。尚、これら正味の不純物濃度は本例に限られない。

【0053】

以上、本実施形態によれば、メモリ素子ＭＥは、記録素子ＰＥの駆動の可否を書込みにより記憶可能かつ該書込みによりインピーダンス値を可変に構成される。トランジスタＭＰ１_１～ＭＰ１_Ｋは、カレントミラー回路の一部を構成しており、それぞれ、サイズ比に応じた量の電流をメモリ素子ＭＥに供給する。トランジスタＭＰ１_１～ＭＰ１_Ｋは、目的、用途または機能に応じて設けられ、本実施形態では、トランジスタＭＰ１_１～ＭＰ１_Ｋの何れかから選択的にメモリ素子ＭＥに電流が供給される。その際にメモリ素子ＭＥに発生した電圧Ｖｍに基づいて、判定ユニット２４はメモリ素子ＭＥへの書込みの有無を判定する。このような構成によれば、周辺環境、製造ばらつき等の要因によるメモリ素子ＭＥのインピーダンス値が変動や、電源電圧Ｖ１等の変動に関わらず、判定ユニット２４の判定を高精度化することができる。

【0054】

ここでは、単一の流路ＬＱを例示し、その両側方に複数の記録素子ＰＥ、駆動ユニット２１、複数のメモリ素子ＭＥ、複数の書込み用ユニット２２が配置される構成を例示したが、流路ＬＱの数量は２以上であってもよい。この場合、個々の流路ＬＱの両側方に複数の記録素子ＰＥ、駆動ユニット２１、複数のメモリ素子ＭＥ、複数の書込み用ユニット２２が配置されればよい。

【0055】

２以上の流路ＬＱは、短辺方向に並設されるものとするが、付随的／代替的に、長辺方向に並設されてもよい。尚、短辺方向に並設される流路ＬＱの数量に応じて、記録素子基板ＳＢの外形における長辺Ｅ_Ｌおよび短辺Ｅ_Ｓの関係は逆となってもよい。

【0056】

（第１実施形態の変形例）
前述のとおり、複数の記録素子ＰＥは時分割方式で駆動されるため、複数のメモリ素子ＭＥおよび複数の書込み用ユニット２２は、グループ単位で管理されてもよい。

【0057】

図５は、本実施形態の一例に係る記録素子基板ＳＢ’の構成例を示す。記録素子基板ＳＢ’によれば、複数のメモリ素子ＭＥおよび複数の書込み用ユニット２２は、複数の記録素子ＰＥ同様に、ｉ個のグループに分割される。即ち、第１～第ｉグループの其々には、ｊ個のメモリ素子ＭＥおよびｊ個の書込み用ユニット２２が配されることとなる。電流供給ユニット２３は各グループに１つ設けられ、同様に、判定ユニット２４は各グループに１つ設けられうる。

【0058】

このようにして設けられるｉ個の電流供給ユニット２３およびｉ個の判定ユニット２４は、短辺方向に配列されればよい。個々の判定ユニット２４の結果はグループ毎にビット信号で得られる。そのため、ビット信号は全部でｉ個得られ、其れらは、例えば、直列に接続されたｉ個のフリップフロップ回路を用いることによりビットデータとして読出し可能である。

【0059】

このような構成によれば、判定ユニット２４によるメモリ素子ＭＥへの書込みの有無の判定の高速化に有利となる。また、製造ばらつきの影響も更に低減可能となるため、判定ユニット２４の判定の一層の高精度化にも有利となる。

【0060】

（第２実施形態）
前述の第１実施形態では、電流供給ユニット２３および判定ユニット２４が２つの短辺Ｅ_Ｓのうちの一方において短辺方向に並設された構成を例示したが、其れらは２つの短辺Ｅ_Ｓの双方に設置されてもよい。

【0061】

図６は、第２実施形態の記録素子基板ＳＢ_２の構成例を示す。本実施形態によれば、電流供給ユニット２３および判定ユニット２４は、短辺Ｅ_Ｓの一方側および他方側（図中の上辺側および下辺側）のそれぞれにおいて短辺方向に並設される。この構成に対応するように、複数の記録素子ＰＥ、複数のメモリ素子ＭＥおよび複数の書込み用ユニット２２は、短辺Ｅ_Ｓの一方側および他方側の２つに分割される。尚、この分割は図中において破線により示される。

【0062】

短辺Ｅ_Ｓの一方側のメモリ素子ＭＥには該一方側の電流供給ユニット２３が電流を供給し、それにより発生した電圧Ｖｍに基づいて、該一方側の判定ユニット２４がメモリ素子ＭＥへの書込みの有無の判定を行う。同様に、短辺Ｅ_Ｓの他方側のメモリ素子ＭＥには該他方側の電流供給ユニット２３が電流を供給し、それにより発生した電圧Ｖｍに基づいて、該他方側の判定ユニット２４がメモリ素子ＭＥへの書込みの有無の判定を行う。

【0063】

尚、上記一対の電流供給ユニット２３において、本電流発生ユニット２３１、選択ユニット２３２および電流供給コントローラ２３３のうち、電流供給コントローラ２３３については、一方側のみに設けられてもよい。

【0064】

本実施形態によれば、製造ばらつきの影響を更に低減可能となるため、判定ユニット２４の判定の一層の高精度化に更に有利となる。

【0065】

（第３実施形態）
前述の第１実施形態の構成（図２参照）によれば、高耐圧トランジスタＴＲ１が非導通状態の間、高耐圧トランジスタＴＲ１とメモリ素子ＭＥとの間のノードは実質的にフローティング状態である。そのため、その間に、書込み用端子Ｔ_Ｘを介してメモリ素子ＭＥに高電圧が加わった場合には、メモリ素子ＭＥのＭＯＳ構造において不測の絶縁破壊が発生してしまう可能性がある。

【0066】

図７は、第３実施形態の記録素子基板ＳＢ_３の構成例を示す。本実施形態では、記録素子基板ＳＢ_３は、個々のメモリ素子ＭＥに並列接続された抵抗素子Ｒ２１を更に備える。このような構成によれば、高耐圧トランジスタＴＲ１が非導通状態の間に書込み用端子Ｔ_Ｘを介してメモリ素子ＭＥに高電圧が加わった場合にメモリ素子ＭＥへの書込みが行われてしまうことを防止することが可能となる。

【0067】

即ち、本実施形態によれば、メモリ素子ＭＥへの誤った書込みを防止することが可能となる。よって、本実施形態によれば記録素子基板ＳＢ_３の信頼性の向上にも有利となる。

【0068】

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

【符号の説明】

【0069】

ＳＢ：記録素子基板（素子基板）、ＰＥ：記録素子（液体吐出素子）、ＭＥ：メモリ素子、ＭＰ１_１～ＭＰ１_Ｋ：トランジスタ（電流供給素子）、２４：判定ユニット。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】