特許7579841線形フォトニックプロセッサを使用したアナログ計算のためのシステム及び方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-30
(45)【発行日】2024-11-08
(54)【発明の名称】線形フォトニックプロセッサを使用したアナログ計算のためのシステム及び方法
(51)【国際特許分類】
G06E 3/00 20060101AFI20241031BHJP
G06N 3/067 20060101ALI20241031BHJP
G06G 7/16 20060101ALI20241031BHJP
G02F 3/00 20060101ALI20241031BHJP
【ＦＩ】
G06E3/00
G06N3/067
G06G7/16
G02F3/00 501
【請求項の数】
20
(21)【出願番号】P 2022506291
(86)(22)【出願日】2020-07-28
(65)【公表番号】
(43)【公表日】2022-10-12
(86)【国際出願番号】 US2020043841
(87)【国際公開番号】W WO2021021787
(87)【国際公開日】2021-02-04
【審査請求日】2023-07-26
(31)【優先権主張番号】62/879,936
(32)【優先日】2019-07-29
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/939,480
(32)【優先日】2019-11-22
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】520447204
【氏名又は名称】ライトマター インコーポレイテッド
【氏名又は名称原語表記】ＬＩＧＨＴＭＡＴＴＥＲ，ＩＮＣ．
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(74)【代理人】
【識別番号】100142907
【弁理士】
【氏名又は名称】本田 淳
(72)【発明者】
【氏名】ブナンダー、ダリアス
(72)【発明者】
【氏名】ハリス、ニコラス シー．
(72)【発明者】
【氏名】グールド、マイケル
(72)【発明者】
【氏名】レイミー、カール
(72)【発明者】
【氏名】ラゾビッチ、トモ
【審査官】佐賀野 秀一
(56)【参考文献】
【文献】特開２００９－１９４１３８（ＪＰ，Ａ）
【文献】特開２０１５－１７７２０４（ＪＰ，Ａ）
【文献】特開平０２－０５９９１５（ＪＰ，Ａ）
【文献】特開平０２－０４５８１５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｅ １／００－ ３／００
Ｇ０６Ｎ ３／０６７
Ｇ０６Ｇ ７／１６
Ｇ０２Ｆ ３／００
(57)【特許請求の範囲】
【請求項1】
符号付き数値を実装するための装置であって、第１の端子及び第２の端子を含む光検出器と、
前記光検出器の前記第１の端子をノード又は基準電圧のいずれかに結合する第１のスイッチと、
前記光検出器の前記第２の端子を前記ノード又は電圧レールのいずれかに結合する第２のスイッチと、
制御回路類であって、
前記第１の端子を前記基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第２の端子を前記ノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、
前記第１の端子を前記ノードに結合するように前記第１のスイッチを設定し、且つ前記第２の端子を前記電圧レールに結合するように前記第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された前記制御回路類とを備える装置。
【請求項2】
前記光検出器は、フォトダイオードを含み、前記第１の端子は、アノードを含み、及び
前記第２の端子は、カソードを含む、請求項１に記載の装置。
【請求項3】
前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、請求項１に記載の装置。
【請求項4】
前記基準電圧は、接地である、請求項１に記載の装置。
【請求項5】
前記制御回路類は、符号方向ビットを出力するように構成された論理ゲートを含み、前記符号方向ビットは、前記制御回路類によって生成された数値出力が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、請求項１に記載の装置。
【請求項6】
前記論理ゲートは、ＸＯＲゲートを含む、請求項５に記載の装置。
【請求項7】
前記論理ゲートは、入力ベクトル要素の値の符号と、入力行列要素の値の符号とを比較するように構成される、請求項５に記載の装置。
【請求項8】
光学的処理システムであって、入力光信号を受信し、前記入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器にそれぞれ光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するように構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの複数の光変調器にそれぞれ光学的に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するように構成された複数の光検出器であって、前記複数の光検出器の各光検出器は、第１の端子及び第２の端子を含む、前記複数の光検出器と、
第１の光検出器の前記第１の端子を出力ノード又は基準電圧のいずれかに結合する第１のスイッチと、
前記第１の光検出器の前記第２の端子を前記出力ノード又は電圧レールのいずれかに結合する第２のスイッチと、
制御回路類であって、
前記第１の光検出器の前記第１の端子を前記基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第１の光検出器の前記第２の端子を前記出力ノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、
前記第１の端子を前記出力ノードに結合するように前記第１の光検出器の前記第１のスイッチを設定し、且つ前記第２の端子を前記電圧レールに結合するように前記第１の光検出器の前記第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された前記制御回路類とを備える光学的処理システム。
【請求項9】
前記光検出器は、フォトダイオードを含み、前記第１の端子は、アノードを含み、及び
前記第２の端子は、カソードを含む、請求項８に記載の光学的処理システム。
【請求項10】
前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、請求項９に記載の光学的処理システム。
【請求項11】
前記基準電圧は、接地される、請求項９に記載の光学的処理システム。
【請求項12】
複数の電気合算回路をさらに備え、前記複数のうちの第１の電気合算回路は、２つ以上の出力ノードに結合され、前記２つ以上の出力ノードの各出力ノードは、前記第１のスイッチ又は前記第２のスイッチを通して光検出器に結合され、
前記第１の電気合算回路は、前記２つ以上の出力ノードに結合された前記光検出器によって出力される前記行列－ベクトル乗算の前記一部の和を表す電気信号を出力するように構成される、請求項９の光学的処理システム。
【請求項13】
前記制御回路類は、符号方向ビットを出力するように構成された論理ゲートを含み、前記符号方向ビットは、前記制御回路類によって生成された数値出力が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、請求項８に記載の光学的処理システム。
【請求項14】
前記論理ゲートは、ＸＯＲゲートを含む、請求項１３に記載の光学的処理システム。
【請求項15】
前記論理ゲートは、入力ベクトル要素の値の符号と、入力行列要素の値の符号とを比較するように構成される、請求項１３に記載の光学的処理システム。
【請求項16】
光プロセッサの光検出器によって出力される符号付き数値を実装するための方法であって、第１の端子及び第２の端子を含む光検出器を使用して、出力光信号を第１の電気信号に変換するステップと、前記出力光信号は、前記光プロセッサの一部によって出力され、
前記光プロセッサに結合された少なくとも１つの従来のプロセッサを使用して、前記第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかを判定するステップと、
前記第１の電気信号が前記正の符号付き数値を表すか又は前記負の符号付き数値を表すかを判定することに応答して、前記光プロセッサの制御回路類を使用して、前記第１の端子に結合された第１のスイッチの設定及び前記第２の端子に結合された第２のスイッチの設定を調整するステップと、ここで、前記制御回路類は、
少なくとも部分的に、前記第１の端子を基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第２の端子をノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を生成することと、
少なくとも部分的に、前記第１の端子を前記ノードに結合するように前記第１のスイッチを設定し、且つ前記第２の端子を電圧レールに結合するように前記第２のスイッチを設定することにより、負の符号付き数値出力を生成することとを行うように構成されており、
前記第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかの前記判定に基づいて、前記第１の電気信号が前記第１のスイッチ又は前記第２のスイッチのいずれかを通過するように、前記光検出器から前記第１の電気信号を出力するステップとを含む方法。
【請求項17】
前記第１のスイッチ及び前記第２のスイッチの設定を調整するステップは、前記制御回路類から前記第１のスイッチ及び前記第２のスイッチに１つ又は複数の電気信号を送ることを含み、前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、請求項１６に記載の方法。
【請求項18】
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、第２の光変調器を使用して、前記出力光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、他の被加数と合算されたとき、前記ベクトルと行列の行との間の積を表し、
前記光検出器を使用して前記出力光信号を検出するステップと
をさらに含む、請求項１６に記載の方法。
【請求項19】
第１のスイッチの設定及び第２のスイッチの設定を調整するステップは、論理ゲートを使用して符号方向ビットを生成することをさらに含み、前記符号方向ビットは、前記第１の電気信号が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、請求項１６に記載の方法。
【請求項20】
前記論理ゲートを使用することは、ＸＯＲゲートを使用することを含む、請求項１９に記載の方法。
【発明の詳細な説明】
【背景技術】
【0001】
従来の計算は、電気信号により表される情報のビットに論理ゲートを実装するために、数百万個のトランジスタの回路を含むプロセッサを使用する。従来の中央演算処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）のアーキテクチャは、汎用計算用に設計されるものの、特定のタイプのアルゴリズムに最適化されない。そのため、特定のアルゴリズムによりよく適したアーキテクチャを有する専用のプロセッサが開発されてきた。グラフィカル処理ユニット（ＧＰＵ：Ｇｒａｐｈｉｃａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）は、例えば、高度並列アーキテクチャを有することで、画像処理、グラフィカル操作並びにニューラルネットワーク及びディープラーニング用など、他の並列化可能なアプリケーションの実行に関してＣＰＵよりも効率的になる。
【発明の概要】
【課題を解決するための手段】
【0002】
いくつかの実施形態は、符号付き数値を実装するための装置であって、第１の端子及び第２の端子を含む光検出器と、光検出器の第１の端子をノード又は基準電圧のいずれかに結合する第１のスイッチと、光検出器の第２の端子をノード又は電圧レールのいずれかに結合する第２のスイッチと、制御回路類であって、第１の端子を基準電圧に結合するように第１のスイッチを設定し、且つ第２の端子をノードに結合するように第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、第１の端子をノードに結合するように第１のスイッチを設定し、且つ第２の端子を電圧レールに結合するように第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された制御回路類とを備える装置を対象とする。
【0003】
いくつかの実施形態は、光学的処理システムであって、入力光信号を受信し、入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び第１の光信号を受信し、第１の光信号を変調し、且つベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、第２の複数の光変調器のうちの複数の光変調器に光学的に結合され、且つ第２の光信号を、行列－ベクトル乗算の一部を表す電気信号に変換するようにそれぞれ構成された複数の光検出器であって、複数の光検出器の各光検出器は、第１の端子及び第２の端子を含む、複数の光検出器と、第１の光検出器の第１の端子を出力ノード又は基準電圧のいずれかに結合する第１のスイッチと、第１の光検出器の第２の端子を出力ノード又は電圧レールのいずれかに結合する第２のスイッチと、制御回路類であって、第１の光検出器の第１の端子を基準電圧に結合するように第１のスイッチを設定し、且つ第１の光検出器の第２の端子を出力ノードに結合するように第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、第１の端子を出力ノードに結合するように第１の光検出器の第１のスイッチを設定し、且つ第２の端子を電圧レールに結合するように第１の光検出器の第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された制御回路類とを備える光学的処理システムを対象とする。
【0004】
いくつかの実施形態は、光プロセッサの光検出器によって出力される符号付き数値を実装するための方法であって、第１の端子及び第２の端子を含む光検出器を使用して、出力光信号を第１の電気信号に変換するステップと、出力光信号は、光プロセッサの一部によって出力され、光プロセッサに結合された少なくとも１つの従来のプロセッサを使用して、第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかを判定するステップと、第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかを判定することに応答して、光プロセッサの制御回路類を使用して、第１の端子に結合された第１のスイッチの設定及び第２の端子に結合された第２のスイッチの設定を調整するステップと、ここで、制御回路類は、第１の端子を基準電圧に結合するように第１のスイッチを設定し、且つ第２の端子をノードに結合するように第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、第１の端子をノードに結合するように第１のスイッチを設定し、且つ第２の端子を電圧レールに結合するように第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成されており、第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかの判定に基づいて、第１の電気信号が第１のスイッチ又は第２のスイッチのいずれかを通過するように、光検出器から第１の電気信号を出力するステップとを含む方法を対象とする。
【0005】
いくつかの実施形態は、行列－ベクトル乗算演算を実装するための光プロセッサであって、入力光信号を受信し、入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び第１の光信号を受信し、第１の光信号を変調し、且つベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、第２の複数の光変調器のうちの複数の光変調器に結合され、且つ第２の光信号を、行列－ベクトル乗算の一部を表す電気信号に変換するようにそれぞれ構成された複数の光検出器と、ベクトル及び／又は行列の値がゼロを含む場合、光信号又は電気信号の送信を防止することにより、行列－ベクトル乗算演算でゼロの値を実装するように構成された複数のスイッチであって、複数のスイッチのうちのスイッチは、第１の複数の光変調器のそれぞれ又は複数の光検出器のそれぞれの出力に結合される、複数のスイッチとを備える光プロセッサを対象とする。
【0006】
いくつかの実施形態は、光プロセッサを使用して行列－ベクトル行乗算演算を実行する方法であって、第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、第２の光変調器を使用して、第２の複数の光信号内の被加数を光学的に表すように第１の光信号を変調するステップと、被加数は、合算されたとき、ベクトルの要素と行列の行との間の積を表し、光検出器を使用して、第２の複数の光信号を複数の被加数電気信号に変換するステップと、ベクトルの要素の値がゼロに等しい場合、第１の光変調器の出力に結合されたスイッチに、第１の光信号の、第２の光変調器への送信を防止させ、且つ／又は行列の行の１つ又は複数の要素の値がゼロに等しい場合、光検出器の出力に結合された１つ又は複数のスイッチに、被加数電気信号の送信を防止させるステップとを含む方法を対象とする。
【0007】
いくつかの実施形態は、少なくとも１つの非一時的コンピュータ可読媒体であって、少なくとも１つの光プロセッサによって実行されると、光プロセッサに、第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、第２の光変調器を使用して、第２の複数の光信号内の被加数を光学的に表すように第１の光信号を変調するステップと、被加数は、合算されたとき、ベクトルと行列の行との間の積を表し、光検出器を使用して、第２の複数の光信号を複数の被加数電気信号に変換するステップと、ベクトルの要素の値がゼロに等しい場合、第１の光変調器の出力に結合されたスイッチに、第１の光信号の、第２の光変調器への送信を防止させ、且つ／又は行列の行の１つ又は複数の要素の値がゼロに等しい場合、光検出器の出力に結合された１つ又は複数のスイッチに、被加数電気信号の送信を防止させるステップとの方法を実行させる命令を含む少なくとも１つの非一時的コンピュータ可読媒体を対象とする。
【0008】
いくつかの実施形態は、光プロセッサを使用して行列－行列演算を実行する方法であって、第１の行列を第１の光サブプロセッサにプログラムするステップと、第２の行列を第２の光サブプロセッサにプログラムするステップと、第２の光サブプロセッサは、第１の光サブプロセッサの出力に結合される入力を含んでおり、光信号として、複数のワンホットベクトルを第１の光サブプロセッサに入力するステップと、第２の光サブプロセッサから、第１の行列と第２の行列との乗算の一部を表す出力ベクトルを出力するステップとを含む方法を対象とする。
【0009】
いくつかの実施形態は、行列－行列演算を実行するように構成された光プロセッサであって、ワンホットベクトルと第１の行列との行列－ベクトル乗算を光学的に実行して、第１のベクトルを得るように構成された第１の光サブプロセッサと、第１の光サブプロセッサから出力信号を受信し、且つ第１のベクトルと第２の行列との行列－ベクトル乗算を光学的に実行するように構成された第２の光サブプロセッサとを備える光プロセッサを対象とする。
【0010】
いくつかの実施形態は、行列－行列演算を実行するように構成された光プロセッサであって、第１の光サブプロセッサであって、入力光信号を受信し、入力光信号を変調し、且つワンホットベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び第１の光信号を受信し、第１の光信号を変調し、且つワンホットベクトルと第１の行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、第２の複数の光変調器のうちの１つの光変調器に結合され、且つ第２の光信号を、行列－ベクトル乗算の一部を表す電気信号に変換するように構成された第１の複数の光検出器と、第１の複数の光検出器の２つ以上の光検出器の出力に結合され、且つ行列－ベクトル乗算の一部の合算の結果として生じるベクトルの要素を表す電気信号を出力するようにそれぞれ構成された第１の複数の電気合算部とを含む第１の光サブプロセッサと、第２の光サブプロセッサであって、第１の光サブプロセッサの複数の電気合算部のうちの電気合算部から出力電気信号をそれぞれ受信する、第３の複数の光変調器であって、入力光信号を受信し、受信された出力電気信号に従って入力光信号を変調し、且つベクトルの要素を表す第３の光信号を出力するようにそれぞれ構成される、第３の複数の光変調器と、第３の複数の光変調器のうちの１つの光変調器に光学的に結合され、及びベクトルの要素を表す第３の光信号を受信し、第３の光信号を変調し、且つ第１の行列と第２の行列との間の行列－行列乗算の一部を表す第４の光信号を出力するようにそれぞれ構成された第４の複数の光変調器と、第３の複数の光変調器のうちの１つの光変調器に結合され、且つ第３の光信号を、行列－行列乗算の一部を表す電気信号に変換するようにそれぞれ構成された第２の複数の光検出器と、第２の複数の光検出器の２つ以上の光検出器の出力に結合され、且つ行列－行列乗算の一部の合算の結果として生じる行列の要素を表す電気信号を出力するようにそれぞれ構成された第２の複数の電気合算部とを含む第２の光サブプロセッサとを備える光プロセッサを対象とする。
【0011】
様々な態様及び実施形態を、以下の図面を参照しながら説明する。図面は、必ずしも縮尺通りに描かれていないことを理解されたい。図面では、様々な図面に図示される同一又はほぼ同一の構成要素は、それぞれ類似した数字によって表される。理解し易いように、すべての図面においてすべての構成要素に符号を付していない場合がある。
【図面の簡単な説明】
【0012】
【図1】本明細書に記載の技術のいくつかの実施形態による、フォトニック処理システムの一例を図示する概略図である。
【図2】本明細書に記載の技術のいくつかの実施形態による、線形フォトニックプロセッサを図示する概略図である。
【図3A】本明細書に記載の技術のいくつかの実施形態による、行列－ベクトル演算を実装するためのフォトニックアーキテクチャの一例を図示するブロック図である。
【図3B】本明細書に記載の技術のいくつかの実施形態による、電気経路の長さを最小にするためのフォトニックアーキテクチャのレイアウトの一例を図示するブロック図である。
【図4A-4C】本明細書に記載の技術のいくつかの実施形態による、光学的にゼロを表すように構成された強度変調器の説明のための例である。
【図5】本明細書に記載の技術のいくつかの実施形態による、波長分割多重方式（ＷＤＭ：ｗａｖｅｌｅｎｇｔｈ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）を含むフォトニックアーキテクチャの一例を図示するブロック図である。
【図6A】本明細書に記載の技術のいくつかの実施形態による、符号付き値を実装するための回路の概略図である。
【図6B】本明細書に記載の技術のいくつかの実施形態による、符号付き値を実装するためのブール回路の概略図である。
【図7】本明細書に記載の技術のいくつかの実施形態による、符号ビットを分配するための光回路の概略図である。
【図8】本明細書に記載の技術のいくつかの実施形態による、符号付き値を実装するためのプロセスを図示するフローチャートである。
【図9A】本明細書に記載の技術のいくつかの実施形態による、部分行列に配列されたフォトニックプロセッサを図示する概略図である。
【図9B】本明細書に記載の技術のいくつかの実施形態による、部分行列に配列されたフォトニックプロセッサを図示する概略図である。
【図9C】本明細書に記載の技術のいくつかの実施形態による、部分行列に配列されたフォトニックプロセッサを図示する概略図である。
【図9D】本明細書に記載の技術のいくつかの実施形態による、部分行列に配列されたフォトニックプロセッサを図示する概略図である。
【図10A】本明細書に記載の技術のいくつかの実施形態による、部分行列に配列され、それらの出力がローカルに合算されるフォトニックプロセッサを図示する概略図である。
【図10B】本明細書に記載の技術のいくつかの実施形態による、部分行列に配列され、それらの出力がローカルに合算されるフォトニックプロセッサを図示する概略図である。
【図11】本明細書に記載の技術のいくつかの実施形態による、複数の波長を有する入力光を使用するように構成されたフォトニックプロセッサを図示する概略図である。
【図12A】本明細書に記載の技術のいくつかの実施形態による、複数の波長の光で使用するように構成された光コンバイナの概略図である。
【図13A】本明細書に記載の技術のいくつかの実施形態による、疎ベクトル及び／又は行列を実装するように構成されたフォトニックプロセッサを図示するブロック図である。
【図13B】本明細書に記載の技術のいくつかの実施形態による、疎ベクトル及び／又は行列を実装するように構成されたフォトニックプロセッサを図示するブロック図である。
【図13C】本明細書に記載の技術のいくつかの実施形態による、疎ベクトル及び／又は行列を実装するように構成されたフォトニックプロセッサを図示するブロック図である。
【図14】本明細書に記載の技術のいくつかの実施形態による、疎ベクトル及び／又は行列を含む行列－ベクトル演算を実行するプロセスを図示するフローチャートである。
【図15A】本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサの信号読み出し方法を図示する概略図である。
【図15B】本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサの信号読み出し方法を図示する概略図である。
【図15C】本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサの信号読み出し方法を図示する概略図である。
【図15D】本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサの信号読み出し方法を図示する概略図である。
【図16A】本明細書に記載の技術のいくつかの実施形態による、クラスター状の読み出し回路を有するフォトニックプロセッサのアーキテクチャを図示する概略図である。
【図16B】本明細書に記載の技術のいくつかの実施形態による、クラスター状の読み出し回路を有するフォトニックプロセッサのアーキテクチャを図示する概略図である。
【図16C】本明細書に記載の技術のいくつかの実施形態による、クラスター状の読み出し回路を有するフォトニックプロセッサのアーキテクチャを図示する概略図である。
【図16D】本明細書に記載の技術のいくつかの実施形態による、クラスター状の読み出し回路を有するフォトニックプロセッサのアーキテクチャを図示する概略図である。
【図17】本明細書に記載の技術のいくつかの実施形態による、行列－行列演算を実装するように構成されたフォトニックプロセッサのブロック図である。
【図18】本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサを使用する行列－行列演算を実行するプロセスを図示するフローチャートである。
【発明を実施するための形態】
【0013】
電気回路をベースにしたプロセッサは、インピーダンスなどの電気特性により、速度及び効率に関する制限に直面する。例えば、メモリに複数のプロセッサコアを接続し、且つ／又は１つのプロセッサコアを接続するために、インピーダンスが非ゼロである導電性トレースを使用する。インピーダンスの値が大きいと、トレースを通して無視できるビット誤り率でデータ転送が可能である最高速度が制限される。何十億もの演算が必要な処理の場合、これらの遅延は、かなりの時間の損失になる場合がある。電気回路の速度効率が不十分であることに加えて、回路のインピーダンスによって引き起こされたエネルギーの散逸によって生じた熱も、電気プロセッサを開発する際に障壁となる。
【0014】
本発明者らは、電気信号の代わりに光信号を使用するか、又は光信号を電気信号と組み合わせて使用すると、前述の電気的計算に関する問題の多くを克服することを認識し、理解している。光信号は、光速で光が進む媒体中を移動する。このため、フォトニック信号の待ち時間は、電気伝播遅延よりもはるかに制限が少ない。加えて、電力は、光信号が進む距離を増やしても散逸されず、電気信号を使用すれば実現可能でなかった新たなトポロジ及びプロセッサのレイアウトをもたらす。このため、フォトニックベースのプロセッサなどの光ベースのプロセッサは、従来の電気プロセッサよりも優れた速度性能及び効率性能を有し得る。
【0015】
本発明者らは、フォトニックベースのプロセッサなど、光ベースのプロセッサが特定のタイプのアルゴリズムによく適している場合があることを認識し、理解している。例えば、多くの機械学習アルゴリズム、例えばサポートベクターマシン、人工ニューラルネットワーク、確率グラフフィカルモデル学習は、多次元アレイ／テンソルでの線形変換に大きく依拠する。最も単純な例は、ベクトルを行列で乗算することであり、これは、従来のアルゴリズムを使用すると、およそＯ（Ｎ２）程度の計算量を有する。ここで、Ｎは、同じ次元のベクトルで乗算される正方行列の次元数である。本発明者らは、フォトニックベースのプロセッサが、アクティブな光学部品の構成可能なアレイを通して入力光信号の特定のセットを伝播させることにより、高度に並列化された方法で行列乗算などの線形変換を実行できることを認識し、理解している。このような実装形態を使用すると、次元Ｎ＝５１２の行列－ベクトル乗算は、従来の電子回路ベースの処理を使用した場合の数十～数百ナノ秒とは対照的に、数百ピコ秒で完了することができる。
【0016】
汎用行列－行列（ＧＥＭＭ：Ｇｅｎｅｒａｌ ｍａｔｒｉｘ－ｍａｔｒｉｘ）演算は、グラフィカル処理、人工知能、ニューラルネットワーク及びディープラーニングのソフトウェアを含むソフトウェアアルゴリズムで広く普及している。現代のコンピュータでは、ＧＥＭＭ計算は、通常、ＧＰＵシステム又はシストリックアレイシステムなど、トランジスタベースのシステムを使用して実行される。ＧＥＭＭ計算は、入力行列の要素を表す干渉計のメッシュアレイを使用して、入力ベクトルの要素を表す入力光信号のアレイを混合することにより、フォトニックドメインにおいて実行することも可能である。
【0017】
フォトニックアレイを使用する行列－ベクトル乗算は、光信号が最小限の損失で半導体基板内を伝播することができるため、電子的なものと比較して非常に電力効率がよくなる可能性がある。本発明者らは、このようなフォトニックアレイの使用に関連して多くの課題があることを認識し、理解している。干渉は、ユニタリ行列によって数学的に記述されるが、スキームは、干渉計のメッシュアレイに故意に損失を加えることにより、任意の線形変換に一般化することができる。しかしながら、フォトニックアレイは、位相依存の損失を示さない、実質上損失がない干渉計を使用する場合が多い。この特性により、システム内で許容可能な変調方式が限定される可能性がある。特に、高帯域（例えば、１００ＧＨｚまで）の接合ベースの変調方式が使用できなくなる。加えて、各光路が「見る」光学機器の数は、行列の次元数とともに増減する。これにより、各光信号に与えられる損失の量は、行列が大きいほど大きくなる。現実の世界では変調器の挿入損失が非ゼロであるため、このようなフォトニック処理システムで表すことが可能な行列のサイズに実際的な制限が設定される。その上、行列の要素をアルゴリズムによって各干渉計の位相設定に変換しなければならないため、行列を干渉計のアレイにプログラムすることは、困難な課題となり得る。
【0018】
そのため、本発明者らは、ＧＥＭＭ演算の中核をなす演算である行列－ベクトル乗算を実行するための新規なフォトニック処理アーキテクチャであって、上記の課題を回避又は軽減する新規なフォトニック処理アーキテクチャを開発した。フォトニック処理アーキテクチャは、光信号のアレイの強度を変調して入力ベクトルの要素を符号化することと、光信号のアレイを減衰又は増幅させて、入力行列の要素と入力ベクトルの要素との間の乗算を実行することと、出力検出器のアレイで光信号を検出することと、結果として得られた光検出器電流を合算して、行列－ベクトル積を表す最終出力結果を生成することとによって行列－ベクトル乗算を実行する。
【0019】
本発明者らは、このようなフォトニック処理アーキテクチャが、演算のために非干渉性光（例えば、電磁波が一定期間にわたって互いに固定され、且つ予測可能な位相関係を維持しない光）を利用できることを認識し、理解している。非干渉性光光源のアレイを使用する利点は、位相修正スキーム（例えば、熱ドリフト及び／又は装置製造上の不具合を修正すること）が必要ないことである。加えて、本発明者らは、このようなフォトニック処理アーキテクチャでは、行列要素を減衰器内で直接符号化することが可能であることを認識し、理解している。最後に、本発明者らは、このようなフォトニック処理アーキテクチャでの光路が、符号化される行列のサイズにかかわらず、２つの変調器（例えば、ベクトル変調器及び行列変調器）を通過することを認識している。このように、本明細書に記載のフォトニック処理アーキテクチャにより、フォトニックベースのＧＥＭＭプロセッサの電力効率という利点を維持しつつ、振幅と位相変調とが結合された変調方式並びに動的損失、行列のサイズでは測れない損失スケーリング及びより直接的な符号化方式が可能になる。
【0020】
以下では、線形フォトニックプロセッサを使用してＧＥＭＭ演算を実行するための技法に関する様々な概念及びそれら技法の実施形態についてより詳細に説明する。本明細書に記載の様々な態様は、多くの方法のいずれにおいても実装できることを理解されたい。特定の実装形態の例は、単に説明目的でのみ本明細書に記載される。加えて、下記の実施形態に記載される様々な態様は、単独で又は任意の組み合わせにおいて使用することができ、本明細書に明示的に記載される組み合わせに限定されない。
【0021】
図１は、本明細書に記載の技術のいくつかの実施形態による、フォトニック処理技法を実装するフォトニック処理システムの概略図である。フォトニック処理システム１００は、コントローラ１０２と、光源１０８と、フォトニックプロセッサ１１０とを含む。フォトニック処理システム１００は、外部のプロセッサ（例えば、ＣＰＵ）からの入力として、入力ビットストリングの群によって表される入力ベクトル及び／又は行列を受け取り、出力ビットストリングの群によって表される出力ベクトル及び／又は行列を生成する。例えば、入力ベクトルがＭ次元ベクトルである場合、入力ベクトルは、Ｍ個の別々のビットストリングであって、各自がベクトルのそれぞれの構成要素を表すビットストリングによって表すことができる。代わりに又は加えて、例えば入力行列がＮ×Ｎ型の行列である場合、入力行列は、Ｎ２個の別々のビットストリングであって、各自が入力行列のそれぞれの構成要素を表すビットストリングによって表すことができる。入力ビットストリングは、外部のプロセッサからの電気信号又は光信号として受信することができ、出力ビットストリングは、外部のプロセッサへの電気信号又は光信号として送信することができる。
【0022】
いくつかの実施形態では、コントローラ１０２は、必ずしもプロセスの繰り返し後に毎回出力ビットストリングを出力するとは限らない。代わりに、コントローラ１０２は、１つ又は複数の出力ビットストリングを使用して、フォトニック処理システム１００の構成部品を通して送給する新たな入力ビットストリームを決定し得る。いくつかの実施形態では、出力ビットストリング自体は、フォトニック処理システム１００によって実装されたプロセスに後続する繰り返しのための入力ビットストリングとして使用することができる。他の実施形態では、複数の出力ビットストリームを様々な方法で組み合わせて、後続する入力ビットストリングを決定する。例えば、１つ又は複数の出力ビットストリングを後続する入力ビットストリングの決定の一部として一緒に合算することができる。
【0023】
いくつかの実施形態では、コントローラ１０２は、光源１０８及び／又はフォトニックプロセッサ１１０を制御するためのプロセッサ１０４およびメモリ１０６を含む。メモリ１０６を使用して、入力ビットストリング及び出力ビットストリング並びに／又はフォトニックプロセッサ１１０からの結果を格納することができる。メモリ１０６は、プロセッサ１０４による実行時、フォトニックプロセッサ１１０の光源１０８及び／又は制御構成部品（例えば、符号器、移相器及び／又は検出器）を制御する実行可能命令も格納し得る。例えば、メモリ１０６は、発生した計算反復の数に基づいて、フォトニックプロセッサ１１０に送る新たな入力値をプロセッサ１０４に決定させる実行可能命令を格納し得る。このように、フォトニック処理システム１００によって外部のプロセッサに送信された出力行列は、一回のみの乗算演算ではなく、複数回の累積した乗算演算の結果であり得る。別の実施形態では、フォトニック処理システム１００による計算の結果は、メモリ１０６に格納される前にプロセッサ１０４によってデジタル的に演算され得る。ビットストリングに対する演算は、線形であり得るだけでなく、非線形又はより大まかに言えばチューリング完全な演算でもあり得る。
【0024】
光源１０８は、本技術のいくつかの実施形態に従い、Ｎ個の光信号をフォトニックプロセッサ１１０に供給するように構成され得る。光源１０８は、例えば、Ｎ個の光信号を生成するように構成された１つ又は複数の干渉性光光源及び／又は非干渉性光光源を含み得る。光学光源１０８は、いくつかの実施形態では、波長λ０で光を発するように構成されたレーザを含み得る。放射光の波長は、電磁スペクトラムの可視部分、赤外線（近赤外線、中赤外線及び遠赤外線を含む）部分又は紫外線部分にあり得る。いくつかの実施形態では、λ０は、Ｏ－バンド、Ｃ－バンド又はＬ－バンドにあり得る。いくつかの実施形態では、光学光源１０８は、異なる波長λ１、λ２、．．．、λｎで光を発するように構成された複数のレーザを含み得る。
【0025】
光源１０８の各出力は、本明細書に記載の技術のいくつかの実施形態に従い、フォトニックプロセッサ１１０の単一の入力に１対１で結合され得る。いくつかの実施形態では、光源１０８は、フォトニックプロセッサ１１０と同じ基板（例えば、同じチップ）上に設けられ得る。このような実施形態では、光信号は、光源１０８から、同じ基板上に設けられた導波路（例えば、シリコンフォトニック導波路）内のフォトニックプロセッサ１１０に送信され得る。他の実施形態では、光源１０８は、フォトニックプロセッサ１１０とは別の基板上に設けられ得る。このような実施形態では、光信号は、１つ又は複数の光ファイバを通して光源１０８からフォトニックプロセッサ１１０に送信され得る。
【0026】
フォトニックプロセッサ１１０は、本明細書に記載の技術のいくつかの実施形態に従い、行列－ベクトル乗算演算、行列－行列乗算演算及び／又はテンソル－テンソル乗算演算を実行し得る。いくつかの実施形態では、フォトニックプロセッサ１１０は、２つの部分、すなわち光源１０８からの光信号の振幅及び／又は強度の入力ベクトル、行列及び／又はテンソルの要素を符号化するように構成された変調器（例えば、図２の振幅変調器２０４及び２０８を参照されたい）と、光信号を検出し、符号化された要素の積に比例した電気信号に変換するように構成された光検出器（例えば、図２の検出器２１０を参照されたい）とを含む。フォトニックプロセッサ１１０は、これらの電気信号をさらに処理するためにコントローラ１０２及び／又は外部のプロセッサに出力する。
【0027】
いくつかの実施形態では、入力行列又はテンソルの１つ又は複数は、大きすぎて、単一の光路を使用してフォトニックプロセッサで符号化することができない可能性がある。このような状況では、大きい行列の１つの部分をフォトニックプロセッサで符号化することができ、大きい１つの行列及び／又は大きい複数の行列のその１つの部分のみについて乗算プロセスを実行することができる。こうした第１の演算の結果をメモリ１０６に格納することができる。続いて、大きい行列の第２の部分をフォトニックプロセッサで符号化することができ、第２の乗算プロセスを実行することができる。この大きい行列の「タイリング」は、大きい行列のすべての部分に対して乗算プロセスを実行し終えるまで継続することができる。次に、複数回の乗算プロセスの結果は、メモリ１０６に格納され得るが、これらの結果を組み合わせてテンソル乗算演算の最終結果を形成することができる。
【0028】
いくつかの実施形態では、フォトニックプロセッサ１１０は、Ｎ個の別々の光パルスを電気信号に変換することができる。いくつかの実施形態では、光パルスのそれぞれの強度及び／又は位相は、少なくとも図２及び図３に関連して、より詳細に説明するように、フォトニックプロセッサ１１０内の光検出器によって測定することができる。次に、それらの測定値を表す電気信号は、さらなる計算及び／又は表示で使用するために電気的に合算し、且つ／又はコントローラ１０２に出力することができる。
【0029】
図２は、本明細書に記載の技術のいくつかの実施形態による、線形フォトニックプロセッサ２００の一例を図示する概略図である。線形フォトニックプロセッサ２００は、図１に関連して説明したようなフォトニック処理システム１００の光源１０８及びフォトニックプロセッサ１１０として実装することができる。
【0030】
いくつかの実施形態では、線形フォトニックプロセッサ２００は、行列－ベクトル乗算演算を実行するように構成することができる。
【0031】
【数1】
【0032】
【数2】
【0033】
【数3】
【0034】
いくつかの実施形態では、第１の振幅変調器２０４は、（例えば、図１におけるようにコントローラからの）それぞれの入力ビットストリングに基づいて、入力ベクトルの要素を、光源２０２から受信された光信号の振幅に符号化するように構成することができる。変調のメカニズムには、例えば、電気機械変調、プラズマ分散変調、電気光学変調（χ（２），χ（３），χ（４）．．．）、熱光学変調及び／又は圧電電気光学変調が含まれ得る。Ｉｊは、ｊ番目の第１の振幅変調器の入力である受信光信号の強度であるとする。第１の振幅変調器ｊは、それぞれ光の強度を変調して、第１の振幅変調器ｊが、それぞれ強度ｘｊＩｊを有する第１の光信号を出力するようにｘｊの値を符号化する。
【0035】
いくつかの実施形態では、第１の振幅変調器２０４は、ＤＡＣ（描かれていない）によって制御された可変減衰器又は任意の他の適切な振幅変調器であり得、それは、コントローラ（例えば、図１のコントローラ１０２）によってさらに制御することができる。いくつかの振幅変調器が電気通信用途で知られており、いくつかの実施形態で使用することができる。いくつかの実施形態では、可変ビームスプリッタを第１の振幅変調器２０４として使用することができ、この場合、可変ビームスプリッタの１つの出力のみが維持され、他の出力は、廃棄又は無視される。いくつかの実施形態で使用することが可能な振幅変調器の他の例には、進行波変調器、キャビティベースの変調器、フランツ－ケルディシュ変調器、プラスモンベースの変調器、２Ｄ材料ベースの変調器及びナノオプト電気機械スイッチ（ＮＯＥＭＳ：ｎａｎｏ－ｏｐｔｏ－ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈ）が含まれる。
【0036】
いくつかの実施形態では、第１の振幅変調器２０４からの第１の光信号は、ｌｏｇ２（Ｐ）回に分割され、フォトニック導波路２０６を使用してＰ個の第２の振幅変調器２０８に送信することができる。フォトニック導波路２０６は、例えば、シリコンフォトニック導波路又は任意の他の適切な誘電性フォトニック導波路材料を含むことができる。分割された後の（例えば、それぞれの第２の振幅変調器２０８が受け取ったときの）第１の光信号の強度は、ｘｊＩｊ／Ｐである。
【0037】
いくつかの実施形態では、第２の振幅変調器２０８は、それぞれ行列ｗの１つの要素の１つの値を符号化するように構成することができる。第２の振幅変調器２０８は、第１の振幅変調器２０４と同じ種類の変調器であり得るか、又は代わりに第１の振幅変調器２０４と異なる種類の変調器であり得る。行列ｗ全体を表すために、合計Ｐ×Ｑ個の第２の振幅変調器が存在し得る。強度ｘｊＩｊ／Ｐを有する受信された第１の光信号は、行列ｗのｐ番目の行において第２の振幅変調器２０８によって変調されて、強度ｗｐｊｘｊＩｊ／Ｐを有する第２の光信号を生成することができる。この光の強度は、出力光信号の振幅における行列要素ｗｐｊとベクトル要素ｘｊとの乗算を表す。
【0038】
いくつかの実施形態では、それぞれの第２の振幅変調器２０８によって出力される出力第２光信号を光検出器２１０に送信し、この光検出器を使用して検出することができる。光検出器２１０は、例えば、検出器に入射する光の強度に比例する光電流を生成するように構成された光検出器であり得る。特に、行ｐの列ｊに位置する光検出器２１０によって生成された光電流は、
【0039】
【数4】
【0040】
いくつかの実施形態では、各行において光検出器２１０から生成された光電流は、組み合わされて、合算された出力
【0041】
【数5】
【0042】
【数6】
【0043】
【数7】
【0044】
いくつかの実施形態では、光検出器２１０の数は、第２の振幅変調器２０８によって出力される光信号を同じ検出器にルーティングすることによって減らされ得ることが理解され得る。行列－ベクトル乗算情報は、光検出器によって生成された光電流に正比例する光の強度に符号化されるため、この変更があっても、これまで通り適切な電気信号出力を生成することになる。同じ検出器にルーティングされた信号間の望ましくない干渉を防ぐために、十分に非干渉性の光源を使用することが可能であるか、又は第１の出力信号が最初に到着し、第２の出力信号が第１の出力信号の後に到着し、第３の出力信号が第２の出力信号の後に到着するなどのように続くように、光検出器２１０を時間多重化することも可能である。検出器読み出し回路類は、このような実施形態では、蓄積された電荷を蓄積するために電気蓄積回路を使用することができる。
【0045】
先行技術のフォトニック処理アーキテクチャでは、行列ｗを符号化する変調器への入力は、計算コストの高い分解手順を使用して計算しなければならない。説明した線形フォトニックプロセッサ２００では、各行列変調器への入力は、行列ｗ自体の要素であり、光学計算を実行する前の分解は、全く必要ない。
【0046】
加えて、先行技術のフォトニック処理アーキテクチャによって使用される「位相－空間」表現ではなく、行列ｗの「ユークリッド空間」表現の直接の結果として、上記の線形フォトニック処理アーキテクチャでは、ＮｘＮ型の行列に対してＮ２個の光路があり、それぞれｗ行列の単一の要素と関連付けられる。この結果は、このアーキテクチャの性能及びスケーリングにとって２つの重要な意味を有する。
【0047】
第１に、各光路は、表現される行列のサイズにかかわらず、２つの変調器を含む。対照的に、一部のフォトニック処理アーキテクチャでは、光路にＯ（Ｎ）個の変調器が含まれる。現実の世界の変調器は、非ゼロの挿入損失を受けるため、所与の許容可能な光損失に対して表現できる行列のサイズが制限される。上述した線形フォトニックプロセッサ２００は、行列サイズに関するこの制限を受けない。
【0048】
第２に、他のフォトニック処理アーキテクチャでは、各行列要素は、概して、光アレイを通る多くの光路と関連付けられる。任意の所与の「位相－空間」変調器を通過する経路の数は、表現された行列の多くの要素に影響を与える。その上、特定の変調器によって影響を受ける要素の数は、一定ではないため、エラー感度が不均一になる。例えば、変調器アレイの中心付近の変調器の感度は、縁又は隅にある変調器よりもはるかに高い可能性がある。これは、中心の変調器が、縁又は隅にある変調器よりも入力光信号の数が多い伝播経路にあるからである。対照的に、上記の線形フォトニックプロセッサ２００における各「ユークリッド空間」行列変調器のエラーは、行列要素のその特定の値にのみ影響を与える。
【0049】
いくつかの実施形態では、上記の線形フォトニックプロセッサ２００は、フォトニック処理アーキテクチャ内の（例えば、導波路２０６の）フォトニックの交差の数を減らし得ることがさらに理解され得る。行列－ベクトル乗算のデータフローの性質上（例えば、単一のベクトル要素が複数の行に一斉送信され、各行の異なる列からの信号がひとまとめにされて、単一出力のベクトル要素が生成される場合がある）、フォトニックドメイン又は電気ドメインに存在し得るデータ経路を交差させることが本質的に存在する。例えば、フォトニックプロセッサの場合、部分積Ｍｉｊｘｊを求めることは、ｘｊを複数の行ｉに一斉送信することを伴う。この時点では、交差は、必要ない。しかし、単一の行内の異なる列の合算、すなわちΣｊＭｉｊｘｊを実行するために、フォトニック交差又は電気交差が必要になる。
【0050】
２つのフォトニック導波路間の交差は、同じ半導体層内でマルチモード干渉計（ＭＭＩ：ｍｕｌｔｉ－ｍｏｄｅ ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ）交差を使用するか、又は半導体基板の別の層を使用することによって物理的に実現することが可能である。電気交差とは対照的に、フォトニック交差は、システムの帯域幅に悪影響を及ぼす可能性のある回路の全体的な静電容量を減らすことができるため、フォトニック交差が望ましい。しかしながら、ＭＭＩベースの交差は、光信号に対して重大なクロストーク及び損失を誘発する可能性がある。
【0051】
値ｘｊを一斉送信するために使用される２分木の性質は、実際、必要な交差の数を減らすのに適している。例えば、値ｘｊがＮ回に分割される場合（Ｎ×Ｎ型の行列と、サイズＮのベクトルとの間の乗算の場合）を考察する。分割が単一の１対Ｎスプリッタを用いて実行される場合、およそＮ／２個程度のフォトニック交差が必要になる場合がある。他方では、ツリー状に間隔を空けて配置されたバイナリ１対２スプリッタを用いて分割が実行される場合、一斉送信する導波路をクリアするために、およそＮ個程度のフォトニック交差が必要になる場合がある。
【0052】
いくつかの実施形態では、フォトニック導波路の交差の数が原因でクロストーク及び損失が大きくなる場合、余分な静電容量という犠牲を払って電気ドメインで交差を設計することが望ましい場合がある。電気ドメインでの交差は、２つの信号を同じ半導体基板の２つの異なる金属層でルーティングすることで構成される。電気交差は、光検出器の出力に配置することができる。
【0053】
図３Ａは、本明細書に記載の技術のいくつかの実施形態による、行列－ベクトル演算を実装するための線形フォトニックプロセッサ３００ａの説明のための一例のブロック図である。線形フォトニックプロセッサ３００ａは、図２に関連して説明した線形フォトニックプロセッサ２００に類似し、同じ行列－ベクトル乗算演算
【0054】
【数8】
【0055】
【数9】
【0056】
【数10】
【0057】
いくつかの実施形態では、線形フォトニックプロセッサ３００ａは、光信号を出力するように構成された単一の光源３０２を含むことができる。光源３０２は、干渉性光光源（例えば、レーザ）又は非干渉性光光源（例えば、熱型光、スーパールミネッセントダイオード、ＬＥＤ等）であり得る。いくつかの実施形態では、光源３０２によって出力された光信号は、光信号をＱ個の光信号に分割するように構成されたビームスプリッタ３０４を通過し、各光信号を第１の振幅変調器３０６に送信することができる。
【0058】
図２の線形フォトニックプロセッサ２００の場合のように、第１の振幅変調器３０６は、入力ベクトルの要素を光源３０２から受信された光信号の振幅に符号化するように構成することができる。第１の振幅変調器３０６は、ＤＡＣ（描かれていない）によって制御された可変減衰器又は任意の他の適切な振幅変調器であり得、それは、コントローラ（例えば、図１のコントローラ１０２）によってさらに制御することができる。いくつかの振幅変調器が電気通信用途で知られており、いくつかの実施形態で使用することができる。いくつかの実施形態では、可変ビームスプリッタを第１の振幅変調器２０４として使用することができ、この場合、可変ビームスプリッタの１つの出力のみが維持され、他の出力は、廃棄又は無視される。いくつかの実施形態で使用することが可能な振幅変調器の他の例には、進行波変調器、キャビティベースの変調器、フランツ－ケルディシュ変調器、プラスモンベースの変調器、２Ｄ材料ベースの変調器及びナノオプト電気機械スイッチ（ＮＯＥＭＳ）が含まれる。
【0059】
次に、第１の振幅変調器３０６は、入力ベクトルの要素を第１の光信号の振幅（例えば、強度）で表す第１の光信号を出力することができる。第１の光信号は、第１の光スプリッタがＰ回に分割されるように、追加のビームスプリッタ３０４を通して送信することができる。次に、分割された第１の光信号は、Ｐ個の第２の振幅変調器３０８に送信することができる。
【0060】
いくつかの実施形態では、第２の振幅変調器３０８は、それぞれ行列ｗの１つの要素の１つの値を符号化するように構成することができる。第２の振幅変調器３０８は、第１の振幅変調器３０６と同じ種類の変調器であり得るか、又は代わりに第１の振幅変調器３０６と異なる種類の変調器であり得る。受信された第１の光信号は、第２の振幅変調器２０８によって変調されて、行列要素ｗｐｊとベクトル要素ｘｊとの乗算を出力第２光信号の振幅で表す強度を有する第２の光信号を生成することができる。
【0061】
いくつかの実施形態では、それぞれの第２の振幅変調器３０８によって出力される出力第２光信号を光検出器３１０に送信し、この光検出器を使用して検出することができる。光検出器３１０は、例えば、検出器に入射する光の強度に比例する光電流を生成するように構成された光検出器であり得る。
【0062】
いくつかの実施形態では、光検出器３１０のいくつかの出力は、電気合算回路３１２に送信することができる。図３Ａの例に示されるように、行列の行（例えば、要素ｗ１１、ｗ１２及びｗ１３）を表すように構成された第２の振幅変調器３０８に結合される光検出器３１０の出力は、同じ電気合算回路３１２に送信される。このような実施形態では、電気合算回路３１２は、電気合算回路３１２からの出力電気信号が入力ベクトルと行列の行との積を表すように、光検出器３１０から受け取った光電流を加えるように構成された回路類を含むことができる（例えば、行列ｗの第１の行の場合、ｘ１ｗ１１＋ｘ２ｗ１２＋ｘ３ｗ１３を電気的に表す）。
【0063】
いくつかの実施形態では、電気合算回路３１２は、電圧合算器回路を含むことができる。例えば、電気合算回路３１２は、抵抗器ネットワーク及び増幅回路を含むことができる。いくつかの実施形態では、光検出器３１０によって出力された電気信号は、出力ノードを結束するのみで合算することができる。出力結果を読み出す前にこの電気合算を実行することには、２つの利点がある。第１に、このように先に合算することにより、（図２の線形フォトニックプロセッサ２００の例の場合の回路類のように合計Ｐ×Ｑ個ではなく）Ｐ個の読み出し回路類構成部品のみがアーキテクチャで使用されるように、フォトニック処理アーキテクチャで使用される混合信号の読み出し回路類の数を減らすことができる。第２に、先に合算することにより、読み出し回路による検出の対象となる光電流のサイズが大きくなる。光信号がそれぞれの第２の振幅変調器３０８に達する前に、光信号は、Ｐ通りに分割される。Ｑ個の異なる光検出器から生成された光電流を組み合わせると、分割による強度の低下を相殺することが可能である（Ｑ≧Ｐの場合）。
【0064】
図３Ｂは、本明細書に記載の技術のいくつかの実施形態による、電気経路の長さを最小にするように構成されたレイアウトを有する線形フォトニックプロセッサ３００ｂの一例を図示するブロック図である。電線は、寄生抵抗、インダクタンス及び静電容量を受けるため、（例えば、電気トレース長さを最小にすることによって）これらの寄生効果を最小にするように、このような電線のレイアウトを設計することが有用な場合がある。光検出器３１０によって出力された電気信号は、電流であり、これらの電流が切り替わることができる速度は、上記の電気的な寄生によって決まる場合がある。高速動作を可能にするために、これらの電気的な寄生を最小限に抑えなければならない。
【0065】
線形フォトニックプロセッサ３００ｂは、図３Ａの例の線形フォトニックプロセッサ３００ａと同じ構成部品を有する。ただし、ビームスプリッタ３０４は、理解し易いように示されていない。しかしながら、図３Ｂの例では、光検出器３１０は、電気合算回路３１２を中心にリング構成で設けられる。このリング構成により、光検出器３１０と電気合算回路３１２との間の電気トレースの長さが最小になり、これにより抵抗、インダクタンス及び静電容量などの電気的な寄生が最小になる。
【0066】
Ｉ．符号と信号との間の非線形関係
アナログコンピュータは、通常、ビットストリングを入力とし、それを何らかの物理的なプロセス（例えば、電気的プロセス、フォトニックプロセス）に変換し、そこで計算を実行することができる。次に、コンピュータは、これらの物理的なプロセスの１つ又は複数の測定値に基づいてビットストリングを出力する。
アナログコンピュータは、通常、ビットストリングを入力とし、それを何らかの物理的なプロセス（例えば、電気的プロセス、フォトニックプロセス）に変換し、そこで計算を実行することができる。次に、コンピュータは、これらの物理的なプロセスの１つ又は複数の測定値に基づいてビットストリングを出力する。
【0067】
いくつかの実施形態では、入力ビットストリングと、変調された信号との間の関係と同様に、出力信号と出力ビットストリングとの間の関係も線形である必要はない。実際、非線形の信号対符号の関係は、特定のアルゴリズムに有利な場合がある。例えば、画像分類に関するいくつかのディープラーニングアルゴリズムでは、複数の小さい値を区別することは、より価値が高い場合もある一方、複数の大きい値を区別することは、それほど価値がないか又は不必要である場合がある。したがって、このようなアルゴリズムは、コードブックの大きい割合でゼロ付近の値を符号化し、コードブックの小さい割合で最大入力／出力付近の大きい値を符号化する入力ＤＡＣ及び出力ＡＤＣを用いて実行することができる。入力及び出力の有効なダイナミックレンジは、非線形マッピングによって拡大することができる。
【0068】
ＩＩ．エラー訂正
アナログコンピュータは、計算中にエラーが発生する場合がある。電子機器を使用するアナログコンピュータでは、基本的にジョンソン－ナイキストノイズ及び電気的ショットノイズが発生し、読み出しプロセス中にエラーを引き起こす可能性がある。出力読み出し回路類のノイズフロアに接近して動作する場合、電気的ノイズは、出力の最下位ビット（ＬＳＢ：ｌｅａｓｔ－ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）でビット反転を引き起こす確率が低い場合がある。ＬＳＢが反転する確率は、読み出し回路の帯域幅が高いほど高くなる。これらのＬＳＢ反転エラーは、デジタル計算回路（例えば、積和演算部）におけるゲートエラーと同義であるが、ＬＳＢにのみ影響する。したがって、ＬＳＢ反転エラーが生じる場合、それらは、正しい出力から数パーセントの誤差にとどまる。例えば、Ｎビットの出力の場合、ＬＳＢのビット反転エラーは、ほぼ１／２Ｎ×１００％の相対誤差に対応する。これは、ゲートエラーが、起こりそうもないとはいえ、デジタル回路がすべてのビットを等しく処理するため、最上位ビット（ＭＳＢ：ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）でエラーを引き起こす可能性があるデジタル計算回路とは対照的である。図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサなどのアナログ処理システムでは、ＬＳＢは、ノイズパワーに近い信号パワーを有する一方、より多くの有意ビットは、ノイズパワーよりも指数関数的に強力な信号パワーを有する。その結果、ＬＳＢと比較すると、上位ビットの方が、ビット反転エラーを許容する可能性が指数関数的に低くなる可能性がある。
アナログコンピュータは、計算中にエラーが発生する場合がある。電子機器を使用するアナログコンピュータでは、基本的にジョンソン－ナイキストノイズ及び電気的ショットノイズが発生し、読み出しプロセス中にエラーを引き起こす可能性がある。出力読み出し回路類のノイズフロアに接近して動作する場合、電気的ノイズは、出力の最下位ビット（ＬＳＢ：ｌｅａｓｔ－ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）でビット反転を引き起こす確率が低い場合がある。ＬＳＢが反転する確率は、読み出し回路の帯域幅が高いほど高くなる。これらのＬＳＢ反転エラーは、デジタル計算回路（例えば、積和演算部）におけるゲートエラーと同義であるが、ＬＳＢにのみ影響する。したがって、ＬＳＢ反転エラーが生じる場合、それらは、正しい出力から数パーセントの誤差にとどまる。例えば、Ｎビットの出力の場合、ＬＳＢのビット反転エラーは、ほぼ１／２Ｎ×１００％の相対誤差に対応する。これは、ゲートエラーが、起こりそうもないとはいえ、デジタル回路がすべてのビットを等しく処理するため、最上位ビット（ＭＳＢ：ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）でエラーを引き起こす可能性があるデジタル計算回路とは対照的である。図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサなどのアナログ処理システムでは、ＬＳＢは、ノイズパワーに近い信号パワーを有する一方、より多くの有意ビットは、ノイズパワーよりも指数関数的に強力な信号パワーを有する。その結果、ＬＳＢと比較すると、上位ビットの方が、ビット反転エラーを許容する可能性が指数関数的に低くなる可能性がある。
【0069】
ビット反転エラーを軽減する１つの方法は、計算時にエラー訂正を実行することである。実行可能な最も単純なエラー訂正アルゴリズムは、同じ計算を複数回（例えば、少なくとも３回）実行することによって冗長性を高め、多数決を実行して、より高い確率で正しい結果を決定することである。ＬＳＢに影響を及ぼすアナログコンピュータのエラーの性質上、出力ビットストリング全体に対して票決を行う必要はない。より正確に言えば、票決は、そのＬＳＢ又は少なくとも数個のＬＳＢに対して行うのみでよい。
【0070】
人工ニューラルネットワーク又は常微分方程式求解機など、小さいエラーに対してロバストなアルゴリズムを実行する場合、エラーに対する上位ビットの回復力は、アナログプロセッサに利点をもたらす。本発明者らは、ＬＳＢのビット反転エラーの確率が高くなるという犠牲を払うが、高速アナログプロセッサを使用して、より回復力の高いアルゴリズムを求めることが可能であることを認識している。一部のディープラーニングアルゴリズム（例えば、画像分類用）では、小さいエラーは、単に予測の信頼度を低下させるのみであるが、必ずしも予測正確度を低下させるわけではない。
【0071】
図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサなど、強度に基づく光学系を使用することには、温度変動に対する過敏性及び製造上の不具合を大幅に低減することを含めて多くの利点がある。磁場ベースのフォトニックシステムは、確実に機能するために、多くの場合、大幅な安定化及びトリミングが必要である。上記の提案されるアーキテクチャは、このような位相エラー及び変動に対してほとんど影響を受けない。さらに、強度に基づくアーキテクチャは、計算時に位相情報を使用しないため、位相変調が結合された強度変調方式に適している。
【0072】
ＩＩＩ．部分積及びその和
いくつかの実施形態では、行列要素ｗｉｊ及びベクトル要素ｘｊは、固定小数点数表現を用いて表される。この表現において、
いくつかの実施形態では、行列要素ｗｉｊ及びベクトル要素ｘｊは、固定小数点数表現を用いて表される。この表現において、
【0073】
【数11】
【0074】
【数12】
【0075】
【数13】
【0076】
光信号の形態で入力ベクトルがフォトニック処理システムを通して送られる速度に対応する帯域幅で高いビット精度を有するＡＤＣを構築することは、困難な課題となり得る。したがって、ＡＤＣのビット精度は、完全に正確な計算が望まれる場合、通常、行列要素ｗｉｊ及びベクトル要素ｘｊが表されるビット精度を制限する場合がある。そのため、本発明者らは、下記に説明するような部分積及び和を計算することにより、任意に高くすることが可能な完全な精度で出力ベクトルを得る方法を開発した。理解し易いように、ｗｉｊ又はｘｊのいずれかを表すために必要なビットの数は、同じである、例えばｍ１＝ｍ２＝ｍであると仮定する。
【0077】
まず、行列要素ｗｉｊ及びｘｊのビットストリング表現は、ｄ個の区分に分けることができ、各区分がｋ＝ｍ／ｄビットを含む。その結果、行列要素ｗｉｊは、ｗｉｊ＝ｗｉｊ
［０］２ｋ（ｄ－１）＋ｗｉｊ
［１］２ｋ（ｄ－２）＋・・・＋ｗｉｊ
［ｄ－１］２０と記述され得る。なお、ｗｉｊ
［ａ］は、ｗｉｊの最上位ａ番目のｋビットストリングのｋビット値である。ビットストリングの点で、ｗｉｊは、ｗｉｊ＝ｗｉｊ
［０］ｗｉｊ
［１］・・・ｗｉｊ
［ｄ－１］と記述され得る。同様に、ｘｊもｘｊ＝ｘｊ
［０］２ｋ（ｄ－１）＋ｘｊ
［１］２ｋ（ｄ－２）＋・・・＋ｘｊ
［ｄ－１］２０と記述され得る。なお、ベクトル要素ｘｊは、そのビットストリングの点でｘｊ＝ｘｊ
［０］ｘｊ
［１］・・・ｘｊ
［ｄ－１］・・・ｘｊ
［ｄ－１］と記述され得る。乗算
【0078】
【数14】
【0079】
【数15】
【0080】
次に、線形フォトニックプロセッサは、いくつかの実施形態では、それぞれｋビット精度のみである行列ｗｉｊ
［ａ］及び入力ベクトルｘｊ
［ｂ］を実装するようにプログラムすることができる。行列ベクトル乗算は、以下の中間結果を生成する。
【0081】
【数16】
【0082】
【数17】
【0083】
上述した方法により、利用可能なＡＤＣが完全な精度で即座に取り込むことができない場合でも、ユーザは、部分積及びそれらの和を処理することにより、完全に正確な計算を得ることが可能になる。
【0084】
ＩＶ．直列化によるテンソルを用いたＧＥＭＭへの一般化
本明細書に（例えば、図２、図３Ａ及び図３Ｂに関連して）記載された線形フォトニックプロセッサは、いくつかの実施形態では、行列－ベクトル乗算演算から行列－行列乗算まで拡張することができる。Ｉ×Ｊ型の行列Ａ及びＪ×Ｋ型の行列Ｂを与えられれば、線形フォトニックプロセッサは、Ｉ×Ｋ型の行列Ｃ＝ＡＢを生成するように構成することができる。行列Ａは、フォトニックプロセッサにおいて第２の振幅変調器（例えば、第２の振幅変調器２０８又は３０８）に符号化することができ、行列Ｂの列ｂｋは、第１の振幅変調器（例えば、第１の振幅変調器２０４又は３０６）に符号化することができる。各行列－ベクトル乗算の結果は、行列Ｃの列ｃｋである。ｂｋの異なる列に対して乗算を実行し、結果を（例えば、コントローラ１０２の）メモリに格納することにより、行列Ｃを一列ずつ構築することができる。同様に、行列Ｂは、フォトニックプロセッサにおいて第２の振幅変調器に符号化することができ、行列Ａの行ａｉは、第１の振幅変調器に符号化することができる。行列－ベクトル乗算の結果は、この場合、行列Ｃの行ｃｉであり、出力行列Ｃを一行ずつ構築することができる。
本明細書に（例えば、図２、図３Ａ及び図３Ｂに関連して）記載された線形フォトニックプロセッサは、いくつかの実施形態では、行列－ベクトル乗算演算から行列－行列乗算まで拡張することができる。Ｉ×Ｊ型の行列Ａ及びＪ×Ｋ型の行列Ｂを与えられれば、線形フォトニックプロセッサは、Ｉ×Ｋ型の行列Ｃ＝ＡＢを生成するように構成することができる。行列Ａは、フォトニックプロセッサにおいて第２の振幅変調器（例えば、第２の振幅変調器２０８又は３０８）に符号化することができ、行列Ｂの列ｂｋは、第１の振幅変調器（例えば、第１の振幅変調器２０４又は３０６）に符号化することができる。各行列－ベクトル乗算の結果は、行列Ｃの列ｃｋである。ｂｋの異なる列に対して乗算を実行し、結果を（例えば、コントローラ１０２の）メモリに格納することにより、行列Ｃを一列ずつ構築することができる。同様に、行列Ｂは、フォトニックプロセッサにおいて第２の振幅変調器に符号化することができ、行列Ａの行ａｉは、第１の振幅変調器に符号化することができる。行列－ベクトル乗算の結果は、この場合、行列Ｃの行ｃｉであり、出力行列Ｃを一行ずつ構築することができる。
【0085】
いくつかの実施形態では、行列が大きすぎて、フォトニックプロセッサにおいて符号化することができない可能性がある。この場合、行列－行列乗算は、第１の大きい入力行列の一部と、第２の大きい入力行列の一部との間で実行することができる。この乗算の結果は、メモリに格納される。続いて、第１の大きい入力行列の第２の一部は、フォトニックプロセッサにおいて符号化することができ、第２の大きい入力行列の一部とともに第２の行列－行列乗算を実行することができる。この大きい行列の「タイリング」は、２つの大きい行列のすべての部分に対して乗算プロセスが実行されるまで継続することができる。次に、乗算プロセスの結果を組み合わせて、２つの大きい行列の乗算の最終結果を生成することができる。直列化というこの考え方は、テンソルのスライスを一度に処理し、結果をメモリに格納し、次に後に結果を組み合わせて出力テンソルを形成することにより、テンソル－テンソル乗算に適用することができる。
【0086】
Ｖ．ニューラルネットワーク及びディープラーニングへの適用
本明細書に（例えば、図２、図３Ａ及び図３Ｂに関連して）記載の線形フォトニックプロセッサは、様々なＧＥＭＭ演算を加速し、電力効率を高めることができるため、適用可能性が広い。現在、ＧＥＭＭは、固有値分解、特異値分解又は逆行列の実行などの線形代数計算で使用される。ＧＥＭＭの重要な用途の１つは、人工ニューラルネットワークである。
本明細書に（例えば、図２、図３Ａ及び図３Ｂに関連して）記載の線形フォトニックプロセッサは、様々なＧＥＭＭ演算を加速し、電力効率を高めることができるため、適用可能性が広い。現在、ＧＥＭＭは、固有値分解、特異値分解又は逆行列の実行などの線形代数計算で使用される。ＧＥＭＭの重要な用途の１つは、人工ニューラルネットワークである。
【0087】
深層人工ニューラルネットワークは、その最も基本的なレベルにおいて、複数の層、最大で数百層のテンソル－テンソル乗算を伴い、各層の線形変換後に非線形活性化関数が続く。次元数Ｄを有するニューラルネットワークを考察する。Ｏ（ＮＤ）個の要素を有する入力テンソル及びＯ（ＮＤ）個の要素を有する重みテンソルの場合、テンソル－テンソル乗算を実行するために必要な計算量は、Ｏ（Ｎ２Ｄ－１）である一方、活性化関数を実行するために必要な計算量は、Ｏ（ＮＤ）である。したがって、深層ニューラルネットワーク計算では、通常、テンソル－テンソル乗算が支配的であり、そのため、本明細書で提案するフォトニックプロセッサを使用して人工ニューラルネットワーク計算を高速化することができる。
【0088】
人工ニューラルネットワークの訓練は、通常、逆伝播アルゴリズムの実行を伴う。重み行列ｗ及びバイアスベクトルを有する単層の深層人工ニューラルネットワーク
【0089】
【数18】
【0090】
【数19】
【0091】
【数20】
【0092】
微積分の連鎖律を適用して、この単一の入力ベクトルｘに関連付けられた重み行列（ここで、表現の便宜上、以下の定義
【0093】
【数21】
【0094】
【数22】
【0095】
【数23】
【0096】
【数24】
【0097】
【数25】
【0098】
【数26】
【0099】
【数27】
【0100】
【数28】
【0101】
【数29】
【0102】
【数30】
【0103】
【数31】
【0104】
【数32】
【0105】
【数33】
【0106】
【数34】
【0107】
ＶＩ．帯域幅と信号との間のトレードオフ
本発明者らは、本明細書に記載の線形フォトニックプロセッサのアーキテクチャが、現在のドメインにおいて、部分積間（例えば、
本発明者らは、本明細書に記載の線形フォトニックプロセッサのアーキテクチャが、現在のドメインにおいて、部分積間（例えば、
【0108】
【数35】
【0109】
ＶＩＩ．再スケーリング
行列処理のためのアナログ計算システムは、物理的なノイズ制限（例えば、ショットノイズ、熱的なノイズ等）又はアーキテクチャに基づく制限によって制限された有限のダイナミックレンジを有する。散逸（例えば、光又は電力の散逸）に基づく計算方式では、この散逸は、基本的にリンクバジェット、ＳＮＲ及びプロセッサの精度に影響を及ぼす。これらの制限を回避し、システムを通して送信される信号の量を増やすために、本発明者らは、所望の計算に正比例する計算を実行し続けながら、散逸を最小限にするために、行列の行を再スケーリングすることが可能であることを理解している。行列ｍは、１行ごとに再スケーリングすることができる。以下では、行列ｍにベクトルｘを乗算する。ｍの各行は、異なるスケール係数αｉと関連付けることができる。これらのスケール係数は、例えば、０～無限大の範囲の連続変数又は２の累乗のいずれかであり得る。デジタルコンピュータを使用して再スケーリングが実行されるいくつかの実施形態では、スケーリング及び再スケーリング動作は、浮動小数点数又は固定小数点数のいずれかを使用して実行することができる。行列ｍは、タイルごと又は行列ごとに再スケーリングすることも可能である。タイルごとのスケーリングを得るために、単に同じ値に異なる行スケール係数を設定するのみでよく、行列ごとのスケーリングを得るために、同じ値に異なるタイルスケール係数を設定することができる。
行列処理のためのアナログ計算システムは、物理的なノイズ制限（例えば、ショットノイズ、熱的なノイズ等）又はアーキテクチャに基づく制限によって制限された有限のダイナミックレンジを有する。散逸（例えば、光又は電力の散逸）に基づく計算方式では、この散逸は、基本的にリンクバジェット、ＳＮＲ及びプロセッサの精度に影響を及ぼす。これらの制限を回避し、システムを通して送信される信号の量を増やすために、本発明者らは、所望の計算に正比例する計算を実行し続けながら、散逸を最小限にするために、行列の行を再スケーリングすることが可能であることを理解している。行列ｍは、１行ごとに再スケーリングすることができる。以下では、行列ｍにベクトルｘを乗算する。ｍの各行は、異なるスケール係数αｉと関連付けることができる。これらのスケール係数は、例えば、０～無限大の範囲の連続変数又は２の累乗のいずれかであり得る。デジタルコンピュータを使用して再スケーリングが実行されるいくつかの実施形態では、スケーリング及び再スケーリング動作は、浮動小数点数又は固定小数点数のいずれかを使用して実行することができる。行列ｍは、タイルごと又は行列ごとに再スケーリングすることも可能である。タイルごとのスケーリングを得るために、単に同じ値に異なる行スケール係数を設定するのみでよく、行列ごとのスケーリングを得るために、同じ値に異なるタイルスケール係数を設定することができる。
【0110】
【数36】
【0111】
ＶＩＩＩ．正のみを対象とするプロセッサを用いた実数値行列の計算
本発明者らは、アナログプロセッサが、多くの場合、正の値の行列及びテンソルのみを符号化できることを認識している。例えば、非干渉性光光源を使用する場合、フォトニックプロセッサは、光信号の強度のみを変調し、位相は、変調しない場合がある。物理的に、強度は、非負の数である。本発明者らは、ほとんどの用途で、フォトニックプロセッサが、正の値及び／又は負の値の要素を含み得る行列とベクトルとの間で乗算を実行することになることを認識している。したがって、本発明者らは、数直線のオフセット及び／又は再スケーリングによる振幅変調のみを使用して、実数値行列と実数値ベクトルとの間で行列－ベクトル乗算演算を実行するための方法を開発した。
本発明者らは、アナログプロセッサが、多くの場合、正の値の行列及びテンソルのみを符号化できることを認識している。例えば、非干渉性光光源を使用する場合、フォトニックプロセッサは、光信号の強度のみを変調し、位相は、変調しない場合がある。物理的に、強度は、非負の数である。本発明者らは、ほとんどの用途で、フォトニックプロセッサが、正の値及び／又は負の値の要素を含み得る行列とベクトルとの間で乗算を実行することになることを認識している。したがって、本発明者らは、数直線のオフセット及び／又は再スケーリングによる振幅変調のみを使用して、実数値行列と実数値ベクトルとの間で行列－ベクトル乗算演算を実行するための方法を開発した。
【0112】
元の実数値行列をＭとし、その要素をＭｉｊ∈Ｒとし、元の実数値ベクトルをｘとし、その要素をｘｊ∈Ｒとする。元の行列の各エントリは、定数値ｃＭによってオフセットして、Ｍｉｊ’＝Ｍｉｊ＋ｃＭ≧０であるように、新たな行列Ｍ’を生成することができる。定数値ｃＭは、行列の最大の負のエントリの絶対値、例えば、
【0113】
【数37】
【0114】
出力ベクトル
【0115】
【数38】
【0116】
【数39】
【0117】
【数40】
【0118】
【数41】
【0119】
【数42】
【0120】
【数43】
【0121】
【数44】
【0122】
【数45】
【0123】
第１の振幅変調器が負の数を符号化することが可能である（しかし、第２の振幅変調器では可能ではない）場合、第２項
【0124】
【数46】
【0125】
【数47】
【0126】
本発明者らは、フォトニックプロセッサにおいて負の数を符号化する必要がないこの方法により、要素がフォトニックプロセッサの符号化範囲外である新たな行列Ｍｉｊ’又は新たなベクトルｘｊ’を生成することが可能であることをさらに理解している。一般性を失うことなく、入力行列及び入力ベクトルは、各エントリが符号化範囲内にあるように正規化することができる。例えば、元の行列要素及び元のベクトル要素は、－１～１の値を有する、例えばＭｉｊ∈［－１，１］且つｘｊ∈［－１，１］であると仮定する。定数オフセットｃＭ及びｃｘを加算することは、修正済の行列要素値が新たな範囲Ｍｉｊ’∈［－１＋ｃＭ，１＋ｃＭ］≧０にあり、同様に修正済のベクトル要素値が新たな範囲ｘｊ’∈［－１＋ｃｘ，１＋ｃｘ］≧０にあることを意味する。フォトニックプロセッサ変調器が０～１の値のみを符号化することができるのであれば、いくつかの実施形態では、スケール係数αＭ及びαｘを導入することができる。このような実施形態では、αＭ及びαｘは、フォトニックプロセッサの可能な値の範囲内において、αＭ＝１／（１＋ｃＭ）且つαｘ＝１／（１＋ｃｘ）であり、αＭＭｉｊ’∈［（－１＋ｃＭ）／（１＋ｃＭ），１］且つαｘｘｊ’∈［（－１＋ｃｘ）／（１＋ｃｘ），１］であるように選択することができる。換言すれば、上述したようにｙｊを計算する代わりに、
【0127】
【数48】
【0128】
上述したオフセット及びスケーリング方法により、プロセッサの第１の振幅変調器及び第２の振幅変調器で負の数を符号化する必要がなくなる。この方法により、出力での信号の蓄積が増えるという追加の恩恵がまたもたらされる。符号化された行列及び符号化されたベクトルは、非負の要素を有するため、出力で合算された電流の流れは、同じ向きを有し、蓄積される電荷量の増加につながり、これが出力サンプリング回路によってサンプリングされることになる。これにより、出力ベクトルｙを符号化する出力での信号が大きくなる。本発明者らは、典型的には、ジョンソン－ナイキストノイズ、電子的ショットノイズ、フォトニックショットノイズで構成された電子的ノイズフロアに接近して動作するプロセッサにとって信号出力を大きくすることが重要であることを認識している。
【0129】
ＶＩＩＩ．ゼロ値の損失ベースの変調及び光学表現
図４Ａ～図４Ｃは、本明細書に記載の技術のいくつかの実施形態による、図２、図３Ａ及び図３Ｂの例に関連して説明したような、第１の振幅変調器及び／又は第２の振幅変調器としていくつかの実施形態で使用し得る振幅変調器の説明のための例を示す。図４Ａは、不完全な振幅変調器又は位相変調器４０４及び４０８を使用して、干渉計構成で「良好な」ゼロ値を実現する変調器４００ａを示す。ビームスプリッタ４０２及び４１０は、変調器４００ａを通過する光信号をそれぞれ分割し、再結合する。消光比を高めるために、移相器４０６を追加して干渉計にバイアスをかけることができ、変調器４０８は、損失整合のために使用される。いくつかの実施形態では、変調器４００ａは、プッシュプルモードで使用され得る。図４Ｂは、いくつかの実施形態において、完全な消光電子吸収変調器４１２を使用して、変調器の消光比を高める変調器４００ｂを示す。図４Ｃは、リング共振器４１４又は非共振状態に調節された空洞を使用する変調器４００ｃを示す。いくつかの実施形態では、リング共振器４１４は、光の１／２ｂの部分が共振状態で通過するように非共振状態に調節することができる。なお、ｂは、所望の計算精度である。
図４Ａ～図４Ｃは、本明細書に記載の技術のいくつかの実施形態による、図２、図３Ａ及び図３Ｂの例に関連して説明したような、第１の振幅変調器及び／又は第２の振幅変調器としていくつかの実施形態で使用し得る振幅変調器の説明のための例を示す。図４Ａは、不完全な振幅変調器又は位相変調器４０４及び４０８を使用して、干渉計構成で「良好な」ゼロ値を実現する変調器４００ａを示す。ビームスプリッタ４０２及び４１０は、変調器４００ａを通過する光信号をそれぞれ分割し、再結合する。消光比を高めるために、移相器４０６を追加して干渉計にバイアスをかけることができ、変調器４０８は、損失整合のために使用される。いくつかの実施形態では、変調器４００ａは、プッシュプルモードで使用され得る。図４Ｂは、いくつかの実施形態において、完全な消光電子吸収変調器４１２を使用して、変調器の消光比を高める変調器４００ｂを示す。図４Ｃは、リング共振器４１４又は非共振状態に調節された空洞を使用する変調器４００ｃを示す。いくつかの実施形態では、リング共振器４１４は、光の１／２ｂの部分が共振状態で通過するように非共振状態に調節することができる。なお、ｂは、所望の計算精度である。
【0130】
このような振幅変調器の目標は、光強度を変調することのみであるため、ほとんどすべての強度変調方法（例えば、結合位相変調を含む）を振幅変調に使用することができる。より正確に実行するために、振幅変調器の消光比は、可能な限り大きくしなければならない。いくつかの実施形態では、変調器を連鎖（例えば、変調器を直列に配置）させて、消光比又は位相シフトを高めることが望ましい場合がある。しかしながら、下記で説明するように、この正確度は、結果として生じる出力の実効挿入損失と引き換えに得ることが可能である。
【0131】
強度変調のいずれかを、図４Ａ～図４Ｃに示されるような損失ベースの変調から利得ベースの変調に切り替えた場合にも、同じ行列－ベクトル乗算アーキテクチャが適用されることになる。これは、半導体光増幅器を含む光集積回路プラットフォーム（例えば、リン化インジウム（ＩｎＰ）又は他のＩＩＩ－Ｖ族半導体のプラットフォーム）にも同じアーキテクチャが機能することを示唆する。いくつかの実施形態では、損失ベースの変調と利得ベースの変調との組み合わせを選択することが有利な場合がある。損失ベースの変調は、電力効率を高めることができ、利得ベースの変調は、回路の損失対策のために使用することができる。
【0132】
損失ベースの変調方式のみを使用する場合、入力行列のエントリ及び入力ベクトルのエントリは、光の強度のみが下がる可能性がある。数学的には、これは、値が１未満のエントリ、すなわちｘｊ≦１且つｗｐｊ≦１を有することによって記述される。これを実現するために、入力行列及び入力ベクトルが正規化される。
【0133】
【数49】
【0134】
【数50】
【0135】
【数51】
【0136】
【数52】
【0137】
【数53】
【0138】
【数54】
【0139】
【数55】
【0140】
信号は光の強度に符号化されるため、上述した行列－ベクトル乗算は、非負の値の行列及び非負の値のベクトルにのみ適用されることになる。アルゴリズムは、４つの乗算を使用して、任意の実数値の行列と、実数値のベクトルとの間で行列－ベクトル乗算を計算することによって増強させることができる。これを行うために、入力行列を正の成分と負の成分とに分割することができる。例えば、ｗ＝ｗ＋－ｗ－であり、ここで、ｗ＋（ｗ－）は、正の（負の）成分のみを含む行列に対応する。同様に、入力ベクトルを正の成分と負の成分とに分割することができる。例えば、
【0141】
【数56】
【0142】
【数57】
【0143】
【数58】
【0144】
【数59】
【0145】
【数60】
【0146】
振幅変調器は、概して、（１）光を完全に消滅させること、及び（２）光を完全に通すことができない。しかしながら、これらの２つの特性は、振幅変調器の重要なパラメータである。前者の特性は、消光比と関係があり、後者の特性は、変調器の挿入損失と関係がある。一見すると、本明細書に記載の技法は、ｗ及びｘを符号化する振幅変調器が光を完全に消滅できること（例えば、任意の高消光比を有する変調器）が必要である。しかしながら、ｗ及びｘ変調器での不完全な消光の結果として生じるこの「コモンモードオフセット」を減算するために、４つの項
【0147】
【0148】
上述したＤＭＭ法により、消光比が悪く、ゼロ付近の値を符号化できない振幅変調器を用いて一般的な行列乗算が可能になる。ｊ番目の振幅変調器「ＡＭ」が強度変調範囲ｘｊ∈［ｘｊ
ｍｉｎ＞０，ｘｊ
ｍａｘ＜１］を有するとする。この変調器の消光比は、有限値を有するｘｊ
ｍａｘ／ｘｊ
ｍｉｎである。この変調器を駆動する電子回路類は、デジタル－アナログ変換器を含むが、この電子回路類は、範囲をｘｊ
ｍｉｎ～ｘｊ
ｍａｘで離散化する。同様に、ｐ番目の列及びｊ番目の行の振幅変調器「Ｍ」がｗｐｊ∈［ｗｐｊ
ｍｉｎ＞０，ｗｐｊ
ｍａｘ＜１］の強度変調範囲を有するとする。この変調器の消光比は、ｗｐｊ
ｍａｘ／ｗｐｊ
ｍｉｎである。この変調器を駆動する回路類も、範囲をｗｐｊ
ｍｉｎ～ｗｐｊ
ｍａｘで離散化する。
【0149】
新たな変調範囲ｘ’ｊ≡ｘｊ－ｘｊ
ｍｉｎは、第１の振幅変調器に対して、ｘ’ｊ∈［０，ｘｊ
ｍａｘ－ｘｊ
ｍｉｎ］の範囲の値で定義することができる。また、新たな変調範囲ｗ’ｐｊ≡ｗｐｊ－ｗｐｊ
ｍｉｎも第２の振幅変調器に対してｗ’ｐｊ∈［０，ｗｐｊ
ｍａｘ－ｗｐｊ
ｍｉｎ］の範囲の値で定義することができる。次に、行列－ベクトル積を以下のように計算することができる。
【0150】
【数62】
【0151】
【数63】
【0152】
【数64】
【0153】
【数65】
【0154】
ＩＸ．波長分割多重
図５は、本明細書に記載の技術のいくつかの実施形態による、波長分割多重方式（ＷＤＭ）を含む線形フォトニックプロセッサ５００の一例を図示するブロック図である。線形フォトニックプロセッサ５００は、図２、図３Ａ及び図３Ｂの例の線形フォトニックプロセッサに類似しているが、ＷＤＭ回路５０６及び５１２で増強されている。代わりに、いくつかの実施形態では、これらのＷＤＭ回路５０６及び５１２は、偏光多重分離回路であり得る。線形フォトニックプロセッサ５００は、いずれの光路間の干渉も伴わないため、完全に広帯域のフォトニック素子から組み立てられることを促進し、ＷＤＭに使用される波長領域の制約を緩和する。
図５は、本明細書に記載の技術のいくつかの実施形態による、波長分割多重方式（ＷＤＭ）を含む線形フォトニックプロセッサ５００の一例を図示するブロック図である。線形フォトニックプロセッサ５００は、図２、図３Ａ及び図３Ｂの例の線形フォトニックプロセッサに類似しているが、ＷＤＭ回路５０６及び５１２で増強されている。代わりに、いくつかの実施形態では、これらのＷＤＭ回路５０６及び５１２は、偏光多重分離回路であり得る。線形フォトニックプロセッサ５００は、いずれの光路間の干渉も伴わないため、完全に広帯域のフォトニック素子から組み立てられることを促進し、ＷＤＭに使用される波長領域の制約を緩和する。
【0155】
図５の線形フォトニックプロセッサ５００の例は、３つの３要素ベクトルｘｉｒ、ｘｉｇ及びｘｉｂを有する３×３型の行列ｗを多重化するように構成される。線形フォトニックプロセッサ５００は、異なる波長を有する光信号を生成するように構成された複数の光源５０２ａ、５０２ｂ及び５０２ｃを含むことができる。例えば、光源５０２ａ、５０２ｂ及び５０２ｃは、それぞれ赤色光、緑色光及び青色光である光信号を生成するように構成することができる。ベクトルの各要素であるｘｉｒ、ｘｉｇ及びｘｉｂは、したがって、第１の振幅変調器５０４によって異なる波長を有する光信号の振幅に符号化することができる。
【0156】
第１のＷＤＭ回路５０６を通過した後、第１の光信号は、ビームスプリッタ５０８によって分割され、行列－ベクトル要素積を出力第２光信号に符号化するように構成された第２の振幅変調器５１０に送信することができる。これらの出力第２光信号は、第２のＷＤＭ５１２によって受信され、その後、光検出器５１４によって検出され、電気信号に変換することができる。電気信号は、本明細書で前述したように合算及び／又は読み出すことができる。
【0157】
Ｘ．符号付き値の実装
いくつかの実施形態では、負の行列及び／又はベクトル値は、回路類を使用して実現することができる。例えば、図６Ａは、本明細書に記載の技術のいくつかの実施形態による、負の値及び正の値を実装するための回路６００ａの概略図である。光検出器６０６は、第１の端子及び第２の端子（例えば、図６Ａに描かれるような光検出器６０６がフォトダイオードを含む実施形態ではカソード及びアノード）を有することができる。第１の端子は、スイッチ６０４を通してレール電圧６０２又は合算ノードのいずれかに結合することができる。第２の端子は、スイッチ６０５を通して基準電圧６０８（例えば、接地）又は合算ノードのいずれかに結合することができる。スイッチ６０４及び６０５は、例えば、トランジスタスイッチであり得る。スイッチ６０４及び６０５を使用して、第１の端子又は第２の端子のいずれかを合算ノードに接続することにより、光検出器６０６から出力される電流の方向は、（例えば、正又は負の）標識（ｓｉｇｎａｇｅ）が実装されるように変更することができる。トランジスタスイッチのスイッチ状態は、フォトニックプロセッサの追加の制御回路類及び／又はフォトニックプロセッサに結合されたコントローラの追加の制御回路（描かれていない）によって制御することができる。
いくつかの実施形態では、負の行列及び／又はベクトル値は、回路類を使用して実現することができる。例えば、図６Ａは、本明細書に記載の技術のいくつかの実施形態による、負の値及び正の値を実装するための回路６００ａの概略図である。光検出器６０６は、第１の端子及び第２の端子（例えば、図６Ａに描かれるような光検出器６０６がフォトダイオードを含む実施形態ではカソード及びアノード）を有することができる。第１の端子は、スイッチ６０４を通してレール電圧６０２又は合算ノードのいずれかに結合することができる。第２の端子は、スイッチ６０５を通して基準電圧６０８（例えば、接地）又は合算ノードのいずれかに結合することができる。スイッチ６０４及び６０５は、例えば、トランジスタスイッチであり得る。スイッチ６０４及び６０５を使用して、第１の端子又は第２の端子のいずれかを合算ノードに接続することにより、光検出器６０６から出力される電流の方向は、（例えば、正又は負の）標識（ｓｉｇｎａｇｅ）が実装されるように変更することができる。トランジスタスイッチのスイッチ状態は、フォトニックプロセッサの追加の制御回路類及び／又はフォトニックプロセッサに結合されたコントローラの追加の制御回路（描かれていない）によって制御することができる。
【0158】
加えて、図６Ｂに示されるように、ＸＯＲ演算を使用して符号付きの行列及び／又はベクトル値を実装して、計算の符号を事前に計算し、次に光検出器６０６の出力電気信号の符号を設定することが可能である。いくつかの実施形態では、回路６００ｂは、ＸＯＲ演算６１０を含むことができる。カソードの向き（例えば、光検出器６０６の向き）は、入力ベクトル要素ｘｊの符号及び行列要素ｗｉｊの符号を得て、これらの信号に対してＸＯＲ演算を実行することによって計算することができる。出力カソードの方向ビットは、光検出器から到来する電流が正であるとしても又は負であるとしても、いずれにしても設定することができる（例えば、出力カソードの方向ビットは、回路６００ａのスイッチ６０４及び６０５の構成又は設定の変更をトリガすることができる）。
【0159】
本発明者らは、フォトニックプロセッサの全体にわたってこれらの「符号ビット」を分配するための方法をさらに開発した。各ベクトル要素の符号ビットは、ベクトル要素値を符号化するように構成された各第１の振幅変調器の近くに移送することができ、そこで、このベクトル符号ビットと行列符号ビットとの間でＸＯＲ演算を実行した後、符号ビット信号を使用して、検出器の電流の流れを制御することができる。
【0160】
代わりに又は加えて、電気通信を使用すると、符号ビットを分配することが可能な場合がある。この通信は、スキュー及びジッタを最小限に抑えるために、標準的なデジタル設計手法を使用して実行することができる。例えば、ツリー型又はメッシュ型トポロジを使用して、単一ビットを多くの場所に同時に分配することができる。このツリー型の時間遅延は、プロセッサのベクトルレートを上回る可能性があり、その時点で複数の符号が同時に変調器に送信されることになる。
【0161】
本発明者らは、符号ビットが光子的に分配され得ることをさらに認識している。例えば、追加の導波路を使用すると、符号ビットを符号化し、送信することが可能な場合がある。しかしながら、符号ビットは、未使用の自由度の光信号を使用しても送信され得る。例えば、光信号を別の偏光又は別の波長で変調して、符号ビットを符号化及び分配し得る。符号ビットは、偏光又は波長の論理的な選択にも符号化され得る。例えば、フォトニックプロセッサは、ベクトル符号ビットが正である場合、波長λ１の光を使用することができ、また、フォトニックプロセッサは、ベクトル符号ビットが負である場合、波長λ２の光を使用することができる。フォトニック符号ビットの分配により、多くの利点がもたらされる。第１に、符号ビット信号及び行列－ベクトル積信号は、同じ伝播速度で伝播することができる。第２に、符号ビット信号及び行列－ベクトル積信号は、同じ光導波路内に伝播するため、システムで追加の導波路を使用できないようにすることができる。
【0162】
図７は、本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサ内の符号ビット分配の偏光に基づく方式を示す。第１のビームスプリッタ７０２は、入力光信号を分割することができ、ベクトル要素値は、第１の振幅変調器７０４での光の振幅に符号化することができる。符号ビットは、偏光回転子７０６及び符号変調器７０８を使用して、光信号の偏光に符号化することができる。次に、２つの光信号は、偏光ビームスプリッタ７１０を使用して再結合することができる。偏光ビームスプリッタを使用して、（１）２つの異なる偏光の入力光をそれらの偏光によって２つの出力経路に分割し、（２）２つの入力経路からの、それぞれ自らの偏光を有する光を２つの異なる偏光の単一の出力光に結合させることが可能であることが理解され得る。
【0163】
再結合された光信号を分割し、ベクトル要素－行列要素積を表す第２の光信号を出力するように構成された第２の振幅変調器７１２に送信することができる。第２の光信号は、符号７１６と値７１８との分離を可能にする追加の偏光ビームスプリッタ７１６を通過することができる。
【0164】
図８は、本明細書に記載の技術のいくつかの実施形態による、符号付き値を実装するためのプロセス８００を図示するフローチャートである。プロセス８００は、任意の適切な計算装置によって実行することができる。例えば、いくつかの実施形態では、プロセス８００は、フォトニックプロセッサに結合されたコントローラ（例えば、図１に関連して説明したようなコントローラ１０２）によって実行することができる。いくつかの実施形態では、プロセス８００は、フォトニックプロセッサから遠隔して（例えば、クラウド計算システムの一部として）位置する１つ又は複数のプロセッサによって実行することができる。
【0165】
プロセス８００は、動作８０２から始まり、そこで、光検出器は、受信された光信号を第１の電気信号に変換することができ、この光信号は、フォトニックプロセッサの一部によって出力される。光検出器は、第１の端子及び第２の端子を含むことができる。例えば、光検出器は、フォトダイオードを含むことができ、第１の端子及び第２の端子は、それぞれアノード及びカソードであり得る。いくつかの実施形態では、第１の電気信号は、光電流であり得る。
【0166】
いくつかの実施形態では、動作８０２後、プロセス８００は、動作８０４に進むことができ、そこで、光プロセッサに結合された少なくとも１つの従来のプロセッサは、第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかを判定することができる。少なくとも１つの従来のプロセッサは、第１の電気信号の標識が入力ベクトル要素の符号及び入力行列要素の符号に少なくとも部分的に基づいていると判定することができる。例えば、少なくとも１つの従来のプロセッサは、図６Ｂに関連して説明したように、ＸＯＲ演算を使用して第１の電気信号の標識を判定することができる。
【0167】
動作８０２後、プロセス８００は、動作８０６に進むことができ、そこで、フォトニックプロセッサの制御回路類は、第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかの判定に応答して、光検出器の第１の端子に結合された第１のスイッチ及び光検出器の第２の端子に結合された第２のスイッチの設定を調整することができる。例えば、いくつかの実施形態では、第１のスイッチ及び／又は第２のスイッチは、トランジスタスイッチを含むことができ、第１のスイッチ及び／又は第２のスイッチの設定を調整することは、ゲート電圧を印加するか又は除去して、第１のスイッチ及び／又は第２のスイッチを有効にすることを含むことができる。
【0168】
動作８０６は、２つの副動作８０６ａ及び８０６ｂにさらに進むことができる。副動作８０６ａでは、制御回路類は、少なくとも部分的に、第１の端子を基準電圧に結合するように第１のスイッチを設定し、且つ第２の端子をノード（例えば、出力ノード）に結合するように第２のスイッチを設定することにより、正の符号付き数値出力を生成することができる。第１のスイッチ及び第２のスイッチをこのように設定することにより、光検出器に正の電流を出力させることができる。副動作８０６ｂでは、制御回路類は、少なくとも部分的に、第１の端子をノードに結合するように第１のスイッチを設定し、且つ第２の端子を電圧レールに結合するように第２のスイッチを設定することにより、負の符号付き数値出力を生成することができる。第１のスイッチ及び第２のスイッチをこのように設定することにより、光検出器に負の電流を出力させることができる。
【0169】
動作８０６後、プロセス８００は、動作８０８に進むことができ、そこで、光検出器は、第１の電気信号が第１のスイッチ又は第２のスイッチのいずれかを通過するように、第１の電気信号を出力することができる。第１の電気信号の経路は、先の第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかの判定に基づく。
【0170】
ＸＩ．部分行列処理アーキテクチャ
行列－行列、行列－ベクトル及びテンソル－テンソル乗算演算は、性質上、再帰的である。行列Ｍ＝［［Ｍ１１，Ｍ１２］，［Ｍ２１，Ｍ２２］］（パイソニック（Ｐｙｔｈｏｎｉｃ）表記）と、ベクトルｘ＝［ｘ１，ｘ２］との間の乗算を考察する。出力ｙ１＝Ｍ１１ｘ１＋Ｍ１２ｘ２と、ｙ２＝Ｍ２１ｘ１＋Ｍ２２ｘ２との乗算は、部分行列Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２と、部分ベクトルｘ１，ｘ２との間の乗算と見なすことができる。この論理は、要素Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２及びｘ１，ｘ２がスカラー要素になるまで再帰演算することができる。上述したこのような再帰は、サイズ２Ｎ×２Ｎ型の行列と、サイズ２Ｎのベクトルとの乗算に作用する。なお、ここで、Ｎは、整数である。任意のサイズの行列を与えられれば、これらのサイズ要件を満たすために、必要に応じてゼロを追加することができる。しかしながら、行列を２行及び２列に分ける必要はないことを理解されたい。行列は、Ｒ行及びＣ列に分けることができ、その結果、異なるスケーリングになる。
行列－行列、行列－ベクトル及びテンソル－テンソル乗算演算は、性質上、再帰的である。行列Ｍ＝［［Ｍ１１，Ｍ１２］，［Ｍ２１，Ｍ２２］］（パイソニック（Ｐｙｔｈｏｎｉｃ）表記）と、ベクトルｘ＝［ｘ１，ｘ２］との間の乗算を考察する。出力ｙ１＝Ｍ１１ｘ１＋Ｍ１２ｘ２と、ｙ２＝Ｍ２１ｘ１＋Ｍ２２ｘ２との乗算は、部分行列Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２と、部分ベクトルｘ１，ｘ２との間の乗算と見なすことができる。この論理は、要素Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２及びｘ１，ｘ２がスカラー要素になるまで再帰演算することができる。上述したこのような再帰は、サイズ２Ｎ×２Ｎ型の行列と、サイズ２Ｎのベクトルとの乗算に作用する。なお、ここで、Ｎは、整数である。任意のサイズの行列を与えられれば、これらのサイズ要件を満たすために、必要に応じてゼロを追加することができる。しかしながら、行列を２行及び２列に分ける必要はないことを理解されたい。行列は、Ｒ行及びＣ列に分けることができ、その結果、異なるスケーリングになる。
【0171】
行列プロセッサは、部分行列バンクを使用して、この再帰的な方法で構成することも可能である。図９Ａ～図９Ｄは、本明細書に記載の技術のいくつかの実施形態による、部分マトリクスプロセッサに配列されたフォトニックプロセッサ９００を図示する概略図である。各部分行列プロセッサ９０２は、符号Ｍ（ｉｊ）が付され、ベクトル９０４は、符号ｘ（ｊ）が付されている。図９Ａ～図９Ｄの例では、ｉ，ｊ∈｛１，２，３，４｝であるが、いくつかの実施形態では、部分行列及びベクトルは、他のサイズであり得ることが理解され得る。部分ベクトルは、分割され、該当する部分行列プロセッサに送信される。行列－ベクトル乗算は、各部分行列プロセッサにおいて、振幅変調器９０６で部分行列と部分ベクトルとの間で実行される。次に、行列－ベクトル乗算は、光検出器９０８に光学的に送信される。光検出器９０８は、受信された光信号を電気信号に変換するように構成される。次に、該当する部分ベクトル電気信号は、異なる部分行列プロセッサ間で一緒に合算することができる。図１０Ａ～図１０Ｂでは、いくつかの実施形態によるフォトニックプロセッサ１０００の別の実施形態が示される。部分ベクトル出力は、ＡＤＣ１０１０をローカルに使用してビットストリングに変換され、最終出力は、デジタル回路類（図示せず）を使用して加算される。
【0172】
ＸＩＩ．複数の波長の光を用いたフォトニック処理
これまで、電子回路類を使用して合算を実行する線形フォトニックプロセッサのアーキテクチャについて説明してきた。図１１は、本明細書に記載の技術のいくつかの実施形態による、光学ドメインで合算を実行し、且つ複数の波長を有する入力光を使用するように構成された線形フォトニックプロセッサ１１００の代替的な一実施形態を図示する概略図を示す。図１１の例では、それぞれの第１の振幅変調器１１０２は、異なる波長の光、λ１、λ２、・・・、λＱを受け取る。線形フォトニックプロセッサ１１００におけるベクトル変調方法及び行列変調方法は、図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサによって実行される方法に類似している。しかしながら、線形フォトニックプロセッサ１１００では、光信号は、第２の振幅変調器１１０４によって変調された直後に検出されない。より正確に言えば、光信号は、光検出器１１０８によって検出される前に光コンバイナ回路１１０６に送給することができる。したがって、前述した図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサにある合計Ｐ×Ｑ個の光検出器と比較すると、図１１の実施形態ではわずかＰ個の光検出器１１０８のみがある。
これまで、電子回路類を使用して合算を実行する線形フォトニックプロセッサのアーキテクチャについて説明してきた。図１１は、本明細書に記載の技術のいくつかの実施形態による、光学ドメインで合算を実行し、且つ複数の波長を有する入力光を使用するように構成された線形フォトニックプロセッサ１１００の代替的な一実施形態を図示する概略図を示す。図１１の例では、それぞれの第１の振幅変調器１１０２は、異なる波長の光、λ１、λ２、・・・、λＱを受け取る。線形フォトニックプロセッサ１１００におけるベクトル変調方法及び行列変調方法は、図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサによって実行される方法に類似している。しかしながら、線形フォトニックプロセッサ１１００では、光信号は、第２の振幅変調器１１０４によって変調された直後に検出されない。より正確に言えば、光信号は、光検出器１１０８によって検出される前に光コンバイナ回路１１０６に送給することができる。したがって、前述した図２、図３Ａ及び図３Ｂの線形フォトニックプロセッサにある合計Ｐ×Ｑ個の光検出器と比較すると、図１１の実施形態ではわずかＰ個の光検出器１１０８のみがある。
【0173】
図１２Ａは、本明細書に記載の技術のいくつかの実施形態による、複数の波長の光で使用するために構成された光コンバイナ１１０６の概略図である。光コンバイナ１１０６は、アド－ドロップリングフィルタ１２１０を含むことができる。リングと共振し、入力１から受信される（例えば、第２の振幅変調器１１０４からの）光信号は、出力バス導波路に取り出すことができ、リングと共振せず、入力２から受信される（例えば、バスからの）光信号は、出力バス導波路にリング通過する。したがって、リングは、対応する第２の振幅変調器１１０４に到達する光の波長に共振するように調節されるが、プロセッサで使用される他のいずれの波長にも共振しない。このため、リングフィルタは、少なくともいくつかの実施形態では、単一の自由スペクトル範囲（ＦＳＲ）内で合計少なくともＱ個の共振をサポートするのに十分な大きさのＦＳＲを有することができる。
【0174】
図１２Ｂは、本明細書に記載の技術のいくつかの実施形態による、図１２ＡのコンバイナのＦＳＲの説明のためのプロットである。リングフィルタは、大きい自由スペクトル範囲（ＦＳＲ）を有するが、第２の振幅変調器からの入力の多くの共振ピークが捕捉されるように、十分に高い品質因子を有するように設計することができる。
【0175】
図１２Ｃは、本明細書に記載の技術のいくつかの実施形態による、図１２Ａのコンバイナの数個の波長の関数としての伝送の説明のためのプロットである。光の１つの波長のみが（例えば、第２の振幅変調器１１０４からの）入力１から出力に取り出されるように、各コンバイナは、互いに離調することができる。ｙ－コンバイナ又は方向性結合器のような他の非共振のマルチ波長コンバイナを使用して、いくらかの光損失という犠牲を払って異なる波長の出力光を結合させることも可能である。
【0176】
ＸＩＶ．疎行列及び／又はベクトルの実施形態
疎行列（例えば、非ゼロ要素がわずかにのみある行列）は、計算分野の多くでよく見られる。いくつかの実施形態では、図１３Ａ～図１３Ｃの例に示されるように、疎なエントリは、プロセッサのアーキテクチャ内に配置された電気スイッチ又は光スイッチを使用することにより、行列ｗ又はベクトルｘで実装することができる。線形フォトニックプロセッサ１３００ａ、１３００ｂ及び１３００ｃは、図３に関連して説明したような線形フォトニックプロセッサ３００ａに類似し、光源１３０２と、第１の振幅変調器１３０６と、第２の振幅変調器１３０８と、光検出器１３１０と、電気合算回路１３１２とを含む。しかしながら、線形フォトニックプロセッサ１３００ａ、１３００ｂ及び１３００ｃは、疎な行列又はベクトルのエントリを実施するために追加の電気スイッチ又は光スイッチを含む。
疎行列（例えば、非ゼロ要素がわずかにのみある行列）は、計算分野の多くでよく見られる。いくつかの実施形態では、図１３Ａ～図１３Ｃの例に示されるように、疎なエントリは、プロセッサのアーキテクチャ内に配置された電気スイッチ又は光スイッチを使用することにより、行列ｗ又はベクトルｘで実装することができる。線形フォトニックプロセッサ１３００ａ、１３００ｂ及び１３００ｃは、図３に関連して説明したような線形フォトニックプロセッサ３００ａに類似し、光源１３０２と、第１の振幅変調器１３０６と、第２の振幅変調器１３０８と、光検出器１３１０と、電気合算回路１３１２とを含む。しかしながら、線形フォトニックプロセッサ１３００ａ、１３００ｂ及び１３００ｃは、疎な行列又はベクトルのエントリを実施するために追加の電気スイッチ又は光スイッチを含む。
【0177】
図１３Ａの線形フォトニックプロセッサ１３００ａのように、光検出器１３１０の後に電気スイッチ１３１１を配置することにより、行列ｗの疎なエントリを実施することができる。代わりに又は加えて、図１３Ｂの線形フォトニックプロセッサ１３００ｂに示されるように、行列ｗに疎な行を実施するために、電気スイッチ１３１３は、電気合算回路１３１２の後に配置することができる。代わりに又は加えて、図１３Ｃの線形フォトニックプロセッサ１３００ｃに示される光スイッチ１３１４は、ベクトルｘに疎なエントリを実施するために、第１の振幅変調器１３０６の後に配置することができる。スイッチ１３１１、１３１３及び１３１４の任意の組み合わせを線形フォトニックプロセッサで使用して、疎な行列及び／又はベクトルのエントリを実施できることが理解され得る。ゼロ値が必ず第２の振幅変調器１３０８のデフォルト状態に対応するようにすることにより、疎な行列のエントリのためのエネルギーを節約することが可能である。こうすることで、エネルギーをゼロの適用に費やすことがなくなる。
【0178】
代わりに又は加えて、事前計算を使用すると、疎な部分行列又は単位部分行列を実施することが可能になる場合がある。アナログプロセッサは、通常、極めて計算量の多い密な（非疎な）演算から利点を得る。行列Ｍ及びベクトルｘを仮定する。行列Ｍの行が疎である場合、デジタル計算システム上で個別に演算を実行することが有益な場合がある。例えば、Ｍの行ｉ全体にゼロエントリが含まれる場合、コンピュータは、計算を行わず、単にそのベクトルエントリｘｉに対してゼロを出力するのみでよい。別の極端な例では、行列全体が単位行列である場合、コンピュータは、単にベクトルｘを返すのみでよい。いずれの例も、計算を必要とせず、入力と出力との間の単純なマッピングを必要とするが、これは、デジタル回路を使用して効率的に行うことができる。フォトニックプロセッサの外部のコンパイラシステムを実装して、先の事例のようにデジタル回路類を使用して又はアナログプロセッサを使用して、行列Ｍの行とベクトルｘとの間で特定の乗算を計算するかどうかを判定することができる。
【0179】
図１４は、本明細書に記載の技術のいくつかの実施形態による、疎なベクトル及び／又は行列を含む行列－ベクトル演算を実行するプロセスを図示するフローチャートである。プロセス１４００は、任意の適切な計算装置をフォトニックプロセッサと組み合わせることによって部分的に実行することができる。例えば、いくつかの実施形態では、プロセス１４００は、フォトニックプロセッサに結合されたコントローラ（例えば、図１３Ａ～図１３Ｃに関連して説明したようなフォトニックプロセッサに結合された、図１に関連して説明したようなコントローラ１０２）によって実行することができる。
【0180】
いくつかの実施形態では、プロセス１４００は、動作１４０２から始まり、そこで、入力光信号は、第１の光変調器を使用して変調することができる。入力光信号は、例えば、光源（例えば、図１３Ａ～図１３Ｃの光源１３０２）によって供給することができる。入力光信号は、第１の光変調器によって変調されて、第１の光変調器によって出力される第１の光信号におけるベクトルの要素を光学的に表現することができる。例えば、第１の光変調器は、入力光信号の振幅（例えば、強度）を変調し、ベクトルの要素の値を光の振幅に符号化するように構成することができる。
【0181】
プロセス１４００は、動作１４０４に進むことができ、そこで、第２の光変調器によって第１の光信号を変調することができる。第１の光信号は、（例えば、ビームスプリッタを使用して）分割し、複数の第２の光変調器に送信することができる。第２の光変調器は、行列の行の要素でプログラムすることができる。第２の光変調器は、第１の光信号の振幅を変調することにより、被加数の値（例えば、ベクトルの要素と行列の行の要素との積）を光学的に表現する第２の光信号を生成することができる。被加数は、一緒に合算されると、ベクトルの要素と行列の行との間の積を表すことができる。
【0182】
動作１４０４後、プロセス１４００は、動作１４０６に進むことができ、そこで、光検出器によって第２の光信号を複数の被加数の電気信号に変換することができる。いくつかの実施形態では、各光信号は、受け取った光の振幅を電気信号に変換するように構成された光検出器によって受信することができる。例えば、光検出器は、光検出器が受け取った光の強度に比例した大きさを有する光電流を出力するように構成された光検出器を含むことができる。いくつかの実施形態では、複数の第２の光信号は、単一の光検出器によって（例えば、同時に又は異なる時間に例えば時分割多重化によって）受信することができる。
【0183】
次に、動作１４００は、動作１４０８に進むことができ、そこで、第１の光変調器の出力に結合されたスイッチ及び／又は光検出器の出力に結合されたスイッチは、１つ又は複数の信号の送信を防止することができる。例えば、いくつかの実施形態では、ベクトルの要素の値がゼロに等しい場合、光スイッチを第１の光変調器の出力に結合して、第１の光信号の、第２の光変調器への送信を防止することができる。光スイッチは、例えば、第１の光信号の送信を防止するために開放することができる。こうすることで、真のゼロ値は、フォトニックプロセッサを通して伝播させることができる。代わりに又は加えて、光検出器の出力に結合された１つ又は複数のスイッチは、行列の行の１つ又は複数の要素の値がゼロに等しい場合、被加数の電気信号の送信を防止することができる。例えば、行列の行の対応する要素の値がゼロに等しい場合、光検出器の出力に結合された電気スイッチを開放させることができる。いくつかの実施形態では、複数の光検出器の出力に結合された（例えば、電気合算回路１３１２の出力に結合された）追加のスイッチは、行列の行全体の値がゼロに等しい場合、合算された電気信号の送信を防止するように構成することができる。
【0184】
ＸＩＶ．信号読み出し方法
大きい行列の場合、検出器の出力を電気的に結束することにより、行列の行の電流を一緒に加える上記の方法は、かなりの寄生容量が発生する可能性がある。これらの寄生容量により、受信機回路に負荷がかかり、高速動作が困難になる可能性がある。これを回避するために、本発明者らは、図１５Ａ～図１５Ｄに示されるような、本明細書に記載のいくつかの実施形態によるいくつかの信号読み出し方法を開発した。
大きい行列の場合、検出器の出力を電気的に結束することにより、行列の行の電流を一緒に加える上記の方法は、かなりの寄生容量が発生する可能性がある。これらの寄生容量により、受信機回路に負荷がかかり、高速動作が困難になる可能性がある。これを回避するために、本発明者らは、図１５Ａ～図１５Ｄに示されるような、本明細書に記載のいくつかの実施形態によるいくつかの信号読み出し方法を開発した。
【0185】
図１５Ａは、いくつかの実施形態による、光－電子－光変換に基づく説明のための読み出しシステム１５００ａを示す。この説明のための読み出しシステム１５００ａでは、行列－ベクトル要素乗算は、第１の振幅変調器１５０２及び第２の振幅変調器１５０４を使用して、光信号を変調することによって光学的に実行される。第２の振幅変調器１５０４からの光信号は、光検出器１５０６によって電気信号に変換することができ、次に電流ドメインで加えることができる。合算された電気信号は、トランスインピーダンス増幅器（ＴＩＡ）１５０８を使用して増幅された電圧に変換し、次に光変調器１５１０を駆動することができる。光変調器１５１０からの信号は、光検出器１５１２に送信し、電気信号に変換することができる。これらの電気信号は、次に、ＴＩＡ１５１４を使用して電圧に変換し、次にアナログ－デジタル変換器（ＡＤＣ）１５１６を使用してデジタルストリングとして読み出すことができる。このような実施形態により、大きい寄生容量を生じることなく、（例えば、電気ドメインで信号をルーティングするのではなく、光変調器１５１０と光検出器１５１２との間でフォトニック導波路を使用して信号をルーティングすることによって）部分群信号の長距離ルーティングが可能になる場合がある。
【0186】
図１５Ｂは、本明細書に記載のいくつかの実施形態による、部分群電流増幅に基づく説明のための読み出しシステム１５００ｂを示す。この部分群電流増幅は、例えば、カレントミラー回路１５１８を使用して実行することができる。増幅された電流は、次に、ＴＩＡ１５１４を使用して電圧に変換し、ＡＤＣ１５１６を使用してデジタルストリングとして読み出すことができる。
【0187】
図１５Ｃは、本明細書に記載のいくつかの実施形態による、電流ドメインでの部分群内加算及び電圧ドメインでの部分群加算に基づく説明のための読み出しシステム１５００ｃを示す。光検出器１５０６の部分群内出力は、電流ドメインで実行することができる。部分群内出力は、ＴＩＡ１５０８を使用して電圧に変換することができる。より大きい部分群加算は、例えば、複数の抵抗器（例えば、Ｒ１、Ｒ２）に入力として結合された演算増幅器を使用して、その後、実行することができる。合算された電圧信号は、ＡＤＣ１５２２を使用してデジタルストリングとして読み出すことができる。
【0188】
図１５Ｄは、本明細書に記載のいくつかの実施形態による、デジタル加算に基づく説明のための読み出しシステム１５００ｄを示す。光検出器１５０６の部分群内出力は、電流ドメインで実行し、次にＴＩＡ及びＡＤＣ１５２４を使用してデジタル電圧信号に変換することができる。デジタル加算は、次に、デジタル加算器１５２６を使用することによって実行することができる。
【0189】
半導体基板でのフォトニックプロセッサのレイアウトは、プロセッサの性能（例えば、スピード及び／又はパワー）の点で大きい効果を有する可能性がある。読み出し回路類（例えば、ＴＩＡ及びＡＤＣを含む）の静電容量を低減させるための一般的な方法の１つは、互いに近接した光検出器及び読み出し回路をグループ化して、電気接続の長さを短くすることである。電気接続（例えば、電線を介した）は、出力読み出し回路に追加の静電容量を発生させ、読み出し回路類の利得又は帯域幅を制限する可能性がある。
【0190】
一方、フォトニック接続（例えば、フォトニック導波路を介した）は、システムに静電容量が追加されない。このため、装置が通常２次元平面にレイアウトされる半導体基板にフォトニックプロセッサをレイアウトする別の方法は、図１６Ａ～図１６Ｄのレイアウト１６００に示されるように、それぞれ互いにｘ軸及びｙ軸に沿って鏡映の関係にある４つの独立したブロックを有することである。光変調器１６０２及び１６０４は、導波路１６０６を通して光検出器１６０８に接続することができる。鏡映の関係にあるブロックにより、光検出器１６０８を互いに近接してクラスター化し、接続が電気的になされる場合にシステムに加えられることになる追加の静電容量の量を減らすことが可能になる。
【0191】
システムを（先進的な将来の半導体基板に）三次元ブロックにレイアウトすることができる場合、それぞれｘ軸、ｙ軸及びｚ軸（図示せず）に沿って鏡映の関係にある８つの独立したブロックにシステムを分けることが有利な場合がある。出力光検出器は、互いに隣接してクラスター化することができる。概して、システムをＮ次元のブロックにレイアウトすることができる場合、出力光検出器が互いに隣接してクラスター化されるように、それぞれ可能なＮ次元の１つの軸に沿って鏡映の関係にある２Ｎ個の独立したブロックを有することが有利である。
【0192】
ＸＶ．行列－行列演算
図１７は、本明細書に記載の技術のいくつかの実施形態による、行列－行列演算を実装するように構成されたフォトニックプロセッサ１７００のブロック図である。フォトニックプロセッサ１７００は、２つの行列－ベクトルサブプロセッサを含む。これらの行列－ベクトルサブプロセッサは、図３に関連して説明したような線形フォトニックプロセッサ３００と類似したアーキテクチャを有する。行列サブプロセッサの両方は、光源１７０２と、ビームスプリッタ１７０４と、第１の振幅変調器１７０６とを含む。第１の振幅変調器１７０６によって出力された第１の光信号は、追加のビームスプリッタ１７０４によって分割し、第２の振幅変調器１７０８に送信することができる。第２の振幅変調器１７０８によって出力された光信号は、光検出器１７１０によって検出し、電気信号に変換することができる。光検出器１７１０によって出力された電気信号は、電気合算回路１７１７によって合算することができる。しかしながら、フォトニックプロセッサ１７００は、第１のサブプロセッサの電気出力を第２のサブプロセッサへの入力として使用する。いくつかの実施形態では、第１のサブプロセッサの電気出力は、第２の行列サブプロセッサに送信される前に増幅器１７１４によって増幅することができる。
図１７は、本明細書に記載の技術のいくつかの実施形態による、行列－行列演算を実装するように構成されたフォトニックプロセッサ１７００のブロック図である。フォトニックプロセッサ１７００は、２つの行列－ベクトルサブプロセッサを含む。これらの行列－ベクトルサブプロセッサは、図３に関連して説明したような線形フォトニックプロセッサ３００と類似したアーキテクチャを有する。行列サブプロセッサの両方は、光源１７０２と、ビームスプリッタ１７０４と、第１の振幅変調器１７０６とを含む。第１の振幅変調器１７０６によって出力された第１の光信号は、追加のビームスプリッタ１７０４によって分割し、第２の振幅変調器１７０８に送信することができる。第２の振幅変調器１７０８によって出力された光信号は、光検出器１７１０によって検出し、電気信号に変換することができる。光検出器１７１０によって出力された電気信号は、電気合算回路１７１７によって合算することができる。しかしながら、フォトニックプロセッサ１７００は、第１のサブプロセッサの電気出力を第２のサブプロセッサへの入力として使用する。いくつかの実施形態では、第１のサブプロセッサの電気出力は、第２の行列サブプロセッサに送信される前に増幅器１７１４によって増幅することができる。
【0193】
出力行列Ｃ＝ＡＢの場合の２つの行列Ａ及びＢ間の乗算を考察する。行列Ｂは、第１の行列－ベクトルプロセッサの第２の振幅変調器１７０８にプログラムすることができ、行列Ａは、第２の行列－ベクトルプロセッサの第２の振幅変調器１７０８にプログラムすることができる。結果として生じる行列Ｃを読み出すために、ワンホットベクトル（例えば、１つのエントリの値が１であり、他のすべてのエントリの値がゼロであるベクトル）は、任意の単一の時点で１つの変調器のみがオンになるように、第１の部分行列ベクトルの第１の振幅変調器１７０６にプログラムすることができる。
【0194】
いくつかの実施形態では、ワンホットベクトルは、フォトニックプロセッサ１７００を通して伝播する。ワンホットベクトルが第１の行列サブプロセッサの第２の振幅変調器１７０８を通して伝播するとき、それらは、行列Ｂの列を表す情報を伝える。行列Ｂの列は、第２の行列プロセッサの第１の振幅変調器１７０６に送信し、プログラムすることができる。次に、光源１７０２からの光信号は、行列Ａの要素でプログラムされる第２の行列サブプロセッサの第２の振幅変調器１７０８に行列Ｂの列を送信することができる。出力ベクトルは、最終行列Ｃの列に対応する。より具体的には、ユーザがベクトルｅｉ（ｉ番目の要素が１である以外、すべてがゼロであるベクトル）を送ると、出力は、Ｃのｉ番目の列になる。例えば、ｅ１＝（１ ０ ０ ０ ．．．）を送ると、Ｃの第１の列が返される。このように、行列Ｂの列と行列Ａの要素との間の乗算は、（例えば、外部のメモリによって）デジタル的に実行及び格納することができる。フォトニックプロセッサ１７００を通して異なるワンホットベクトルを伝播させることにより、行列－行列乗算演算全体を実行することができる。
【0195】
図１８は、本明細書に記載の技術のいくつかの実施形態による、フォトニックプロセッサを使用して行列－行列演算を実行するプロセスを図示するフローチャートである。プロセス１８００は、任意の適切な計算装置をフォトニックプロセッサと組み合わせることによって部分的に実行することができる。例えば、いくつかの実施形態では、プロセス１８００は、フォトニックプロセッサに結合されたコントローラ（例えば、図１７に関連して説明したようなフォトニックプロセッサに結合された、図１に関連して説明したようなコントローラ１０２）によって実行することができる。
【0196】
いくつかの実施形態では、プロセス１８００は、動作１８０２から始めることができ、そこで、第１の行列を第１の光サブプロセッサにプログラムすることができる。例えば、第１の行列は、第１の光サブプロセッサの第２の振幅変調器（例えば、第２の振幅変調器１７０８）にプログラムすることができる。第１の行列は、例えば、外部のコントローラから受け取ったビットストリングに基づいて、第２の振幅変調器にプログラムすることができる。第１の行列の個々の要素は、それぞれ第２の振幅変調器の個々の振幅変調器にプログラムすることができる。例えば、値が１である第１の行列要素は、第２の振幅変調器の第１のものにプログラムすることができ、これにより、第２の振幅変調器の第１のものは、受信された光信号の強度を変更せずに振幅変調器を通過可能にすることができる。値がゼロである第２の行列要素は、第２の振幅変調器の第２のものにプログラムすることができ、これにより、振幅変調器の第２のものは、受信された光信号の強度を消滅させることができるようにし、ゼロ又はゼロ付近の振幅を有する光信号を出力することができる。
【0197】
いくつかの実施形態では、プロセス１８００は、次に、動作１８０４に進むことができ、そこで、第２の行列を第２の光サブプロセッサにプログラムすることができる。第２の行列は、第２の光サブプロセッサの第２の振幅変調器（例えば、第２の振幅変調器１７０８）にプログラムすることができる。第２の行列は、例えば、外部のコントローラから受け取ったビットストリングに基づいて、第２の振幅変調器にプログラムすることができる。第１の行列の場合のように、第２の行列の個々の要素は、第２の光サブプロセッサの第２の振幅変調器の個々の振幅変調器にプログラムすることができる。いくつかの実施形態では、第２の光サブプロセッサは、第１の光サブプロセッサの出力に結合された入力を含むことができる。
【0198】
動作１８０４後、プロセス１８００は、動作１８０６に進むことができ、そこで、複数のワンホットベクトルが第１の光サブプロセッサに入力される。例えば、複数のワンホットベクトルは、第１の光サブプロセッサの第１の振幅変調器１７０６にプログラムすることができる。第１の振幅変調器を通して、光源から、第１の行列でプログラムされる第２の振幅変調器まで光信号を伝播させる（例えば、ワンホットベクトルを伝播させる）ことにより、第１の光サブプロセッサは、第１の行列要素のセット（例えば、行列の行、行列の列）を第２の光サブプロセッサに伝播させることができる。例えば、第１の光サブプロセッサから出力された光信号を使用して、第１の行列の第１の行列要素のセットを第２の光サブプロセッサの第１の振幅変調器にプログラムすることができる。第２の光サブプロセッサの第１の振幅変調器及び第２の振幅変調器を通して、（例えば、光源から発生する）別の光信号を伝播させることにより、第１の行列の行列要素の第１のセットと、第２の行列の要素との間で乗算を実行することができる。
【0199】
いくつかの実施形態では、続いて動作１８０８において、第２の光サブプロセッサは、第１の行列と第２の行列との乗算の一部を表す出力ベクトルを出力することができる。例えば、第２の光サブプロセッサは、（例えば、電気合算回路１７１２からの）合算された、第１の行列の要素と第２の行列の要素との積を表す電気信号を出力することができる。
【0200】
本技術の少なくとも１つの実施形態のいくつかの態様をこのように説明してきたが、当業者であれば、様々な変更形態、修正形態及び改良形態を容易に想到するであろうことを理解されたい。
【0201】
本明細書に記載の技術の上記の実施形態は、多くの方法のいずれにおいても実装することができる。例えば、実施形態は、ハードウェア、ソフトウェア又はそれらの組み合わせを使用して実装することができる。ソフトウェアで実装される場合、ソフトウェアコードは、単一のコンピュータに設けられるか又は複数のコンピュータ間に分散されるかにかかわらず、任意の適切なプロセッサ又はプロセッサの集合において実行することができる。このようなプロセッサは、集積回路として実装することができ、当技術分野においてＣＰＵチップ、ＧＰＵチップ、マイクロプロセッサ、マイクロコントローラ又はコプロセッサなどの名称で知られている市販の集積回路部品を含む集積回路部品において１つ又は複数のプロセッサを有する。代わりに、プロセッサは、ＡＳＩＣなどのカスタム回路類又はプログラマブル論理デバイスの構成に起因するセミカスタム回路類において実装することができる。またさらなる代替形態として、プロセッサは、市販、セミカスタム又はカスタムであるかにかかわらず、より大きい回路又は半導体装置の一部であり得る。具体的な例として、いくつかの市販のマイクロプロセッサは、複数のコアを有することで、それらのコアの１つ又はサブセットがプロセッサを構成することができるようになっている。ただし、プロセッサは、任意の適切なフォーマットで回路類を使用して実装することができる。
【0202】
また、本明細書において概説される様々な方法又はプロセスは、多様なオペレーティングシステム又はプラットフォームのいずれか１つを実行する１つ又は複数のプロセッサ上で実行可能なソフトウェアとしてコード化することができる。このようなソフトウェアは、スクリプト言語及び／又はスクリプトツールを含む、複数の適切なプログラミング言語及び／又はプログラミングツールのいずれかを使用して記述することができる。いくつかの事例では、このようなソフトウェアは、フレームワーク又は仮想機械上で実行される実行可能機械語コード又は中間コードとしてコンパイルすることができる。加えて又は代わりに、このようなソフトウェアを解釈実行することができる。
【0203】
本明細書に開示される技法は、非一時的コンピュータ可読媒体（又は複数のコンピュータ可読媒体）（例えば、コンピュータメモリ、１つ又は複数のフロッピーディスク、コンパクトディスク、光ディスク、磁気テープ、フラッシュメモリ、フィールドプログラマブルゲートアレイ若しくは他の半導体装置内の回路構成又は他の非一時的有形コンピュータ記憶媒体）として具体化することができ、この非一時的コンピュータ可読媒体は、１つ又は複数のプロセッサ上で実行されるとき、上述した本開示の様々な実施形態を実装する方法を実行する１つ又は複数のプログラムで符号化される。コンピュータ可読媒体又は複数のコンピュータ可読媒体は、可搬であり得るため、その媒体に格納されたプログラム又は複数のプログラムを１つ又は複数の異なるコンピュータ又は他のプロセッサ上にローディングして、上述した本開示の様々な態様を実装するようになっている。
【0204】
計算装置は、入力装置及び出力装置を含む１つ又は複数の部品及び周辺機器を追加で有することができる。これらの装置は、とりわけ、ユーザインタフェースを提示するために使用することができる。ユーザインタフェースを提供するために使用することができる出力装置の例としては、出力を視覚的に提示するためのプリンタ又は表示画面及び出力を可聴式的に提示するためのスピーカ又は他の音響生成装置が挙げられる。ユーザインタフェースに使用することができる入力装置の例としては、キーボード並びにマウス、タッチパッド及びデジタル化タブレットなどのポインティングデバイスが挙げられる。別の例として、計算装置は、音声認識を通して又は他の可聴形式で入力情報を受け取ることができる。別の例として、計算装置は、カメラ、ライダー又は画像データを生成する他の装置から入力を受け取ることができる。
【0205】
計算装置の実施形態は、本明細書に記載されるようなフォトニックプロセッサも含み得る。計算装置のプロセッサは、１つ又は複数のインタフェースを介してフォトニックプロセッサと情報をやり取りすることができる。やり取りされる情報は、フォトニックプロセッサの検出器の設定及び／又はフォトニックプロセッサの検出器からの測定結果を含むことができる。
【0206】
「プログラム」又は「ソフトウェア」という用語は、本明細書では、１つ又は複数のプロセッサをプログラムして、上述したような本開示の様々な態様を実装するために用いることができる任意のタイプのコンピュータコード又はコンピュータ実行可能命令のセットを指すために使用される。さらに、本実施形態の一態様によれば、実行されるとき、本開示の方法を実行する１つ又は複数のコンピュータプログラムは、単一のコンピュータ又はプロセッサ上に存在する必要はなく、複数の異なるコンピュータ又はプロセッサ間にモジュール方式で分散させて、本開示の様々な態様を実装することが可能であることを理解されたい。
【0207】
コンピュータ実行可能命令は、１つ又は複数のコンピュータ又は他の装置によって実行されるプログラムモジュールなどの多くの形態であり得る。プログラムモジュールは、特定のタスクを実行するか又は特定の抽象データタイプを実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造等を含むことができる。プログラムモジュールの機能性は、様々な実施形態において、必要に応じて組み合わされるか又は分散され得る。
【0208】
また、データ構造は、任意の適切な形態でコンピュータ可読媒体に格納することができる。例示を分かり易くするために、データ構造は、データ構造内の場所を通して関係付けられたフィールドを有するように示すことができる。同様に、このような関係は、フィールド間の関係を伝達するコンピュータ可読媒体内の場所にフィールドのための記憶装置を割り当てることによって実現することができる。しかしながら、ポインタ、タグ又はデータ要素間の関係を確立する他のメカニズムを使用するなど、任意の適切なメカニズムを使用して、データ構造のフィールド内の情報間の関係を確立することができる。
【0209】
本明細書に記載される技術の様々な態様は、単独で、組み合わせて又は前述の実施形態に具体的に記載されていない多様な構成で使用することができ、したがって、その適用において、前述の説明に記載された又は図面に図示される構成要素の詳細及び構成に限定されない。例えば、一実施形態に記載される態様は、他の実施形態に記載される態様と任意の方法で組み合わせることができる。
【0210】
また、本明細書に記載の技術は、それらの例が図８、図１５及び図１９に関連するものを含め、本明細書に提供される方法としても具体化することができる。この方法の一部として実行される動作は、任意の適した方法で順序付けることができる。そのため、動作が図示されるものと異なる順序で実行される実施形態を構成することができ、それは、たとえ説明のための実施形態で逐次的な動作として示されたとしても、いくつかの動作を同時に実行することを含み得る。
【0211】
また、本明細書で使用される語法及び用語は、説明する目的のためであり、限定するものと見なさないものとする。「包含する」、「含む」又は「有する」、「含有する」、「伴う」及びそれらの変形の使用は、本明細書では、その後に列挙された項目及びそれらの均等物だけでなく、追加の項目も包含することを意味する。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
［付記１］
符号付き数値を実装するための装置であって、
第１の端子及び第２の端子を含む光検出器と、
前記光検出器の前記第１の端子をノード又は基準電圧のいずれかに結合する第１のスイッチと、
前記光検出器の前記第２の端子を前記ノード又は電圧レールのいずれかに結合する第２のスイッチと、
制御回路類であって、
前記第１の端子を前記基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第２の端子を前記ノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、
前記第１の端子を前記ノードに結合するように前記第１のスイッチを設定し、且つ前記第２の端子を前記電圧レールに結合するように前記第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された前記制御回路類とを備える装置。
［付記２］
前記光検出器は、フォトダイオードを含み、
前記第１の端子は、アノードを含み、及び
前記第２の端子は、カソードを含む、付記１に記載の装置。
［付記３］
前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、付記１に記載の装置。
［付記４］
前記基準電圧は、接地である、付記１に記載の装置。
［付記５］
前記制御回路類は、符号方向ビットを出力するように構成された論理ゲートを含み、前記符号方向ビットは、数値出力が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、付記１に記載の装置。
［付記６］
前記論理ゲートは、ＸＯＲゲートを含む、付記５に記載の装置。
［付記７］
前記論理ゲートは、入力ベクトル要素の値の符号と、入力行列要素の値の符号とを比較するように構成される、付記５に記載の装置。
［付記８］
光学的処理システムであって、
入力光信号を受信し、前記入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器にそれぞれ光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するように構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの複数の光変調器にそれぞれ光学的に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するように構成された複数の光検出器であって、前記複数の光検出器の各光検出器は、第１の端子及び第２の端子を含む、前記複数の光検出器と、
第１の光検出器の前記第１の端子を出力ノード又は基準電圧のいずれかに結合する第１のスイッチと、
前記第１の光検出器の前記第２の端子を前記出力ノード又は電圧レールのいずれかに結合する第２のスイッチと、
制御回路類であって、
前記第１の光検出器の前記第１の端子を前記基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第１の光検出器の前記第２の端子を前記出力ノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、
前記第１の端子を前記出力ノードに結合するように前記第１の光検出器の前記第１のスイッチを設定し、且つ前記第２の端子を前記電圧レールに結合するように前記第１の光検出器の前記第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された前記制御回路類とを備える光学的処理システム。
［付記９］
前記光検出器は、フォトダイオードを含み、
前記第１の端子は、アノードを含み、及び
前記第２の端子は、カソードを含む、付記８に記載の光学的処理システム。
［付記１０］
前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、付記９に記載の光学的処理システム。
［付記１１］
前記基準電圧は、接地される、付記９に記載の光学的処理システム。
［付記１２］
複数の電気合算回路をさらに備え、
前記複数のうちの第１の電気合算回路は、２つ以上の出力ノードに結合され、前記２つ以上の出力ノードの各出力ノードは、前記第１のスイッチ又は前記第２のスイッチを通して光検出器に結合され、
前記第１の電気合算回路は、前記２つ以上の出力ノードに結合された前記光検出器によって出力される前記行列－ベクトル演算の前記一部の和を表す電気信号を出力するように構成される、付記９の光学的処理システム。
［付記１３］
前記制御回路類は、符号方向ビットを出力するように構成された論理ゲートを含み、前記符号方向ビットは、数値出力が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、付記８に記載の光学的処理システム。
［付記１４］
前記論理ゲートは、ＸＯＲゲートを含む、付記１３に記載の光学的処理システム。
［付記１５］
前記論理ゲートは、入力ベクトル要素の値の符号と、入力行列要素の値の符号とを比較するように構成される、付記１３に記載の光学的処理システム。
［付記１６］
光プロセッサの光検出器によって出力される符号付き数値を実装するための方法であって、
第１の端子及び第２の端子を含む光検出器を使用して、出力光信号を第１の電気信号に変換するステップと、前記出力光信号は、前記光プロセッサの一部によって出力され、
前記光プロセッサに結合された少なくとも１つの従来のプロセッサを使用して、前記第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかを判定するステップと、
前記第１の電気信号が前記正の符号付き数値を表すか又は前記負の符号付き数値を表すかを判定することに応答して、前記光プロセッサの制御回路類を使用して、前記第１の端子に結合された第１のスイッチの設定及び前記第２の端子に結合された第２のスイッチの設定を調整するステップと、ここで、前記制御回路類は、
少なくとも部分的に、前記第１の端子を基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第２の端子をノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を生成することと、
少なくとも部分的に、前記第１の端子を前記ノードに結合するように前記第１のスイッチを設定し、且つ前記第２の端子を電圧レールに結合するように前記第２のスイッチを設定することにより、負の符号付き数値出力を生成することとを行うように構成されており、
前記第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかの前記判定に基づいて、前記第１の電気信号が前記第１のスイッチ又は前記第２のスイッチのいずれかを通過するように、前記光検出器から前記第１の電気信号を出力するステップとを含む方法。
［付記１７］
前記第１のスイッチ及び前記第２のスイッチの設定を調整するステップは、前記制御回路類から前記第１のスイッチ及び前記第２のスイッチに１つ又は複数の電気信号を送ることを含み、前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、付記１６に記載の方法。
［付記１８］
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、
第２の光変調器を使用して、前記出力光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、他の被加数と合算されたとき、前記ベクトルと行列の行との間の積を表し、
前記光検出器を使用して前記出力光信号を検出するステップとをさらに含む、付記１６に記載の方法。
［付記１９］
第１のスイッチの設定及び第２のスイッチの設定を調整するステップは、論理ゲートを使用して符号方向ビットを生成することをさらに含み、前記符号方向ビットは、前記第１の電気信号が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、付記１６に記載の方法。
［付記２０］
前記論理ゲートを使用することは、ＸＯＲゲートを使用することを含む、付記１９に記載の方法。
［付記２１］
行列－ベクトル乗算演算を実装するための光プロセッサであって、
入力光信号を受信し、前記入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの複数の光変調器に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するようにそれぞれ構成された複数の光検出器と、
前記ベクトル及び／又は行列の値がゼロを含む場合、光信号又は電気信号の送信を防止することにより、前記行列－ベクトル乗算演算でゼロの値を実装するように構成された複数のスイッチであって、前記複数のスイッチのうちのスイッチは、前記第１の複数の光変調器のそれぞれ又は前記複数の光検出器のそれぞれの出力に結合される、前記複数のスイッチとを備える光プロセッサ。
［付記２２］
前記複数のスイッチのうちのスイッチは、電気スイッチを含み、且つ前記第１の複数の光検出器の１つの出力に結合される、付記２１に記載の光プロセッサ。
［付記２３］
前記スイッチは、前記行列の要素の対応する値がゼロである場合、電気信号の送信を防止するように構成される、付記２２に記載の光プロセッサ。
［付記２４］
前記複数のスイッチのうちのスイッチは、光スイッチを含み、且つ前記第２の複数の光変調器の１つの出力に結合される、付記２１に記載の光プロセッサ。
［付記２５］
前記スイッチは、前記ベクトルの要素の対応する値がゼロである場合、光信号の送信を防止するように構成される、付記２４に記載の光プロセッサ。
［付記２６］
前記複数の光検出器の２つ以上の光検出器の出力に結合され、且つ前記２つ以上の光検出器によって出力される前記行列－ベクトル演算の前記一部の和を表す電気信号を出力するようにそれぞれ構成された複数の電気合算部をさらに備える、付記２１に記載の光プロセッサ。
［付記２７］
前記複数の電気合算部の出力に結合された別の複数のスイッチをさらに備え、前記別の複数のスイッチのうちの前記スイッチは、前記行列の行の要素のすべての値がゼロに等しい場合、前記和を表す前記電気信号の送信を防止するように構成される、付記２６に記載の光プロセッサ。
［付記２８］
光プロセッサを使用して行列－ベクトル行乗算演算を実行する方法であって、
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、
第２の光変調器を使用して、第２の複数の光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、合算されたとき、前記ベクトルの前記要素と行列の行との間の積を表し、
光検出器を使用して、前記第２の複数の光信号を複数の被加数電気信号に変換するステップと、
前記ベクトルの前記要素の値がゼロに等しい場合、前記第１の光変調器の出力に結合されたスイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させ、且つ／又は前記行列の行の１つ又は複数の要素の値がゼロに等しい場合、前記光検出器の出力に結合された１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップとを含む方法。
［付記２９］
電気合算部を使用して、前記被加数電気信号を合算して積電気信号を得るステップと、
前記積電気信号を出力するステップとをさらに含む、付記２８に記載の方法。
［付記３０］
前記行列の行のすべての要素の値がゼロに等しい場合、前記電気合算部の出力に結合されたスイッチに、前記積電気信号の送信を防止させるステップをさらに含む、付記２９に記載の方法。
［付記３１］
前記ベクトルの前記要素の前記値がゼロに等しい場合、前記第１の光変調器に結合された前記スイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させるステップは、光スイッチを開放することを含む、付記２８に記載の方法。
［付記３２］
前記行列の行の１つ又は複数の要素の前記値がゼロに等しい場合、前記光検出器の出力に結合された前記１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップは、電気スイッチを開放することを含む、付記２８に記載の方法。
［付記３３］
前記第１の光変調器を使用して前記入力光信号を変調するステップは、前記入力光信号の振幅を変調することを含む、付記２８に記載の方法。
［付記３４］
少なくとも１つの非一時的コンピュータ可読媒体であって、少なくとも１つの光プロセッサによって実行されると、前記光プロセッサに、
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、
第２の光変調器を使用して、第２の複数の光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、合算されたとき、前記ベクトルと行列の行との間の積を表し、
光検出器を使用して、前記第２の複数の光信号を複数の被加数電気信号に変換するステップと、
前記ベクトルの前記要素の値がゼロに等しい場合、前記第１の光変調器の出力に結合されたスイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させ、且つ／又は前記行列の行の１つ又は複数の要素の値がゼロに等しい場合、前記光検出器の出力に結合された１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップとの方法を実行させる命令を含む少なくとも１つの非一時的コンピュータ可読媒体。
［付記３５］
前記方法は、
電気合算部を使用して、前記被加数電気信号を合算して積電気信号を得るステップと、
前記積電気信号を出力するステップとをさらに含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３６］
前記方法は、前記行列の行のすべての要素の値がゼロに等しい場合、前記電気合算部の出力に結合されたスイッチに、前記積電気信号の送信を防止させるステップをさらに含む、付記３５に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３７］
前記ベクトルの前記要素の前記値がゼロに等しい場合、前記第１の光変調器に結合された前記スイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させるステップは、光スイッチを開放することを含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３８］
前記行列の行の１つ又は複数の要素の前記値がゼロに等しい場合、前記光検出器の出力に結合された前記１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップは、電気スイッチを開放することを含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３９］
前記第１の光変調器を使用して前記入力光信号を変調するステップは、前記入力光信号の振幅を変調することを含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記４０］
光プロセッサを使用して行列－行列演算を実行する方法であって、
第１の行列を第１の光サブプロセッサにプログラムするステップと、
第２の行列を第２の光サブプロセッサにプログラムするステップと、前記第２の光サブプロセッサは、前記第１の光サブプロセッサの出力に結合される入力を含んでおり、
光信号として、複数のワンホットベクトルを前記第１の光サブプロセッサに入力するステップと、前記第２の光サブプロセッサから、前記第１の行列と前記第２の行列との乗算の一部を表す出力ベクトルを出力するステップとを含む方法。
［付記４１］
前記第１の光サブプロセッサから、前記ワンホットベクトルと前記第１の行列との間の乗算を表す複数の電気信号を出力するステップをさらに含む、付記４０に記載の方法。
［付記４２］
前記第２の光サブプロセッサにおいて、前記第１の光サブプロセッサから前記複数の電気信号を受信するステップと、
前記第２の光サブプロセッサの光変調器を使用して、前記第１の光サブプロセッサから受信された前記複数の電気信号を使用して入力光信号を変調するステップとをさらに含む、付記４１に記載の方法。
［付記４３］
前記ワンホットベクトルと前記第１の行列との間の乗算を表す前記複数の電気信号を出力した後、１つ又は複数の増幅器を使用して前記複数の電気信号を増幅するステップをさらに含む、付記４１に記載の方法。
［付記４４］
行列－行列演算を実行するように構成された光プロセッサであって、
ワンホットベクトルと第１の行列との行列－ベクトル乗算を光学的に実行して、第１のベクトルを得るように構成された第１の光サブプロセッサと、
前記第１の光サブプロセッサから出力信号を受信し、且つ前記第１のベクトルと第２の行列との行列－ベクトル乗算を光学的に実行するように構成された第２の光サブプロセッサとを備える光プロセッサ。
［付記４５］
行列－行列演算を実行するように構成された光プロセッサであって、
第１の光サブプロセッサであって、
入力光信号を受信し、前記入力光信号を変調し、且つワンホットベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ワンホットベクトルと第１の行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの１つの光変調器に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するようにそれぞれ構成された第１の複数の光検出器と、
前記第１の複数の光検出器の２つ以上の光検出器の出力に結合され、且つ前記行列－ベクトル乗算の一部の合算の結果として生じるベクトルの要素を表す電気信号を出力するようにそれぞれ構成された第１の複数の電気合算部とを含む前記第１の光サブプロセッサと、
第２の光サブプロセッサであって、
前記第１の光サブプロセッサの前記複数の電気合算部のうちの電気合算部から出力電気信号をそれぞれ受信する、第３の複数の光変調器であって、入力光信号を受信し、受信された出力電気信号に従って前記入力光信号を変調し、且つ前記ベクトルの前記要素を表す第３の光信号を出力するようにそれぞれ構成される、前記第３の複数の光変調器と、
前記第３の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び前記ベクトルの要素を表す前記第３の光信号を受信し、前記第３の光信号を変調し、且つ前記第１の行列と第２の行列との間の行列－行列乗算の一部を表す第４の光信号を出力するようにそれぞれ構成された第４の複数の光変調器と、
前記第３の複数の光変調器のうちの１つの光変調器に結合され、且つ前記第３の光信号を、前記行列－行列乗算の一部を表す電気信号に変換するように構成されたそれぞれ第２の複数の光検出器と、
前記第２の複数の光検出器の２つ以上の光検出器の出力に結合され、且つ前記行列－行列乗算の一部の合算の結果として生じる行列の要素を表す電気信号を出力するようにそれぞれ構成された第２の複数の電気合算部とを含む第２の光サブプロセッサとを備える光プロセッサ。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
［付記１］
符号付き数値を実装するための装置であって、
第１の端子及び第２の端子を含む光検出器と、
前記光検出器の前記第１の端子をノード又は基準電圧のいずれかに結合する第１のスイッチと、
前記光検出器の前記第２の端子を前記ノード又は電圧レールのいずれかに結合する第２のスイッチと、
制御回路類であって、
前記第１の端子を前記基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第２の端子を前記ノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、
前記第１の端子を前記ノードに結合するように前記第１のスイッチを設定し、且つ前記第２の端子を前記電圧レールに結合するように前記第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された前記制御回路類とを備える装置。
［付記２］
前記光検出器は、フォトダイオードを含み、
前記第１の端子は、アノードを含み、及び
前記第２の端子は、カソードを含む、付記１に記載の装置。
［付記３］
前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、付記１に記載の装置。
［付記４］
前記基準電圧は、接地である、付記１に記載の装置。
［付記５］
前記制御回路類は、符号方向ビットを出力するように構成された論理ゲートを含み、前記符号方向ビットは、数値出力が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、付記１に記載の装置。
［付記６］
前記論理ゲートは、ＸＯＲゲートを含む、付記５に記載の装置。
［付記７］
前記論理ゲートは、入力ベクトル要素の値の符号と、入力行列要素の値の符号とを比較するように構成される、付記５に記載の装置。
［付記８］
光学的処理システムであって、
入力光信号を受信し、前記入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器にそれぞれ光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するように構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの複数の光変調器にそれぞれ光学的に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するように構成された複数の光検出器であって、前記複数の光検出器の各光検出器は、第１の端子及び第２の端子を含む、前記複数の光検出器と、
第１の光検出器の前記第１の端子を出力ノード又は基準電圧のいずれかに結合する第１のスイッチと、
前記第１の光検出器の前記第２の端子を前記出力ノード又は電圧レールのいずれかに結合する第２のスイッチと、
制御回路類であって、
前記第１の光検出器の前記第１の端子を前記基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第１の光検出器の前記第２の端子を前記出力ノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を少なくとも部分的に生成することと、
前記第１の端子を前記出力ノードに結合するように前記第１の光検出器の前記第１のスイッチを設定し、且つ前記第２の端子を前記電圧レールに結合するように前記第１の光検出器の前記第２のスイッチを設定することにより、負の符号付き数値出力を少なくとも部分的に生成することとを行うように構成された前記制御回路類とを備える光学的処理システム。
［付記９］
前記光検出器は、フォトダイオードを含み、
前記第１の端子は、アノードを含み、及び
前記第２の端子は、カソードを含む、付記８に記載の光学的処理システム。
［付記１０］
前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、付記９に記載の光学的処理システム。
［付記１１］
前記基準電圧は、接地される、付記９に記載の光学的処理システム。
［付記１２］
複数の電気合算回路をさらに備え、
前記複数のうちの第１の電気合算回路は、２つ以上の出力ノードに結合され、前記２つ以上の出力ノードの各出力ノードは、前記第１のスイッチ又は前記第２のスイッチを通して光検出器に結合され、
前記第１の電気合算回路は、前記２つ以上の出力ノードに結合された前記光検出器によって出力される前記行列－ベクトル演算の前記一部の和を表す電気信号を出力するように構成される、付記９の光学的処理システム。
［付記１３］
前記制御回路類は、符号方向ビットを出力するように構成された論理ゲートを含み、前記符号方向ビットは、数値出力が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、付記８に記載の光学的処理システム。
［付記１４］
前記論理ゲートは、ＸＯＲゲートを含む、付記１３に記載の光学的処理システム。
［付記１５］
前記論理ゲートは、入力ベクトル要素の値の符号と、入力行列要素の値の符号とを比較するように構成される、付記１３に記載の光学的処理システム。
［付記１６］
光プロセッサの光検出器によって出力される符号付き数値を実装するための方法であって、
第１の端子及び第２の端子を含む光検出器を使用して、出力光信号を第１の電気信号に変換するステップと、前記出力光信号は、前記光プロセッサの一部によって出力され、
前記光プロセッサに結合された少なくとも１つの従来のプロセッサを使用して、前記第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかを判定するステップと、
前記第１の電気信号が前記正の符号付き数値を表すか又は前記負の符号付き数値を表すかを判定することに応答して、前記光プロセッサの制御回路類を使用して、前記第１の端子に結合された第１のスイッチの設定及び前記第２の端子に結合された第２のスイッチの設定を調整するステップと、ここで、前記制御回路類は、
少なくとも部分的に、前記第１の端子を基準電圧に結合するように前記第１のスイッチを設定し、且つ前記第２の端子をノードに結合するように前記第２のスイッチを設定することにより、正の符号付き数値出力を生成することと、
少なくとも部分的に、前記第１の端子を前記ノードに結合するように前記第１のスイッチを設定し、且つ前記第２の端子を電圧レールに結合するように前記第２のスイッチを設定することにより、負の符号付き数値出力を生成することとを行うように構成されており、
前記第１の電気信号が正の符号付き数値を表すか又は負の符号付き数値を表すかの前記判定に基づいて、前記第１の電気信号が前記第１のスイッチ又は前記第２のスイッチのいずれかを通過するように、前記光検出器から前記第１の電気信号を出力するステップとを含む方法。
［付記１７］
前記第１のスイッチ及び前記第２のスイッチの設定を調整するステップは、前記制御回路類から前記第１のスイッチ及び前記第２のスイッチに１つ又は複数の電気信号を送ることを含み、前記第１のスイッチ及び前記第２のスイッチは、それぞれトランジスタスイッチを含む、付記１６に記載の方法。
［付記１８］
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、
第２の光変調器を使用して、前記出力光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、他の被加数と合算されたとき、前記ベクトルと行列の行との間の積を表し、
前記光検出器を使用して前記出力光信号を検出するステップとをさらに含む、付記１６に記載の方法。
［付記１９］
第１のスイッチの設定及び第２のスイッチの設定を調整するステップは、論理ゲートを使用して符号方向ビットを生成することをさらに含み、前記符号方向ビットは、前記第１の電気信号が正の符号付き数値を含むか又は負の符号付き数値を含むかを示す情報を含む、付記１６に記載の方法。
［付記２０］
前記論理ゲートを使用することは、ＸＯＲゲートを使用することを含む、付記１９に記載の方法。
［付記２１］
行列－ベクトル乗算演算を実装するための光プロセッサであって、
入力光信号を受信し、前記入力光信号を変調し、且つベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ベクトルと行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの複数の光変調器に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するようにそれぞれ構成された複数の光検出器と、
前記ベクトル及び／又は行列の値がゼロを含む場合、光信号又は電気信号の送信を防止することにより、前記行列－ベクトル乗算演算でゼロの値を実装するように構成された複数のスイッチであって、前記複数のスイッチのうちのスイッチは、前記第１の複数の光変調器のそれぞれ又は前記複数の光検出器のそれぞれの出力に結合される、前記複数のスイッチとを備える光プロセッサ。
［付記２２］
前記複数のスイッチのうちのスイッチは、電気スイッチを含み、且つ前記第１の複数の光検出器の１つの出力に結合される、付記２１に記載の光プロセッサ。
［付記２３］
前記スイッチは、前記行列の要素の対応する値がゼロである場合、電気信号の送信を防止するように構成される、付記２２に記載の光プロセッサ。
［付記２４］
前記複数のスイッチのうちのスイッチは、光スイッチを含み、且つ前記第２の複数の光変調器の１つの出力に結合される、付記２１に記載の光プロセッサ。
［付記２５］
前記スイッチは、前記ベクトルの要素の対応する値がゼロである場合、光信号の送信を防止するように構成される、付記２４に記載の光プロセッサ。
［付記２６］
前記複数の光検出器の２つ以上の光検出器の出力に結合され、且つ前記２つ以上の光検出器によって出力される前記行列－ベクトル演算の前記一部の和を表す電気信号を出力するようにそれぞれ構成された複数の電気合算部をさらに備える、付記２１に記載の光プロセッサ。
［付記２７］
前記複数の電気合算部の出力に結合された別の複数のスイッチをさらに備え、前記別の複数のスイッチのうちの前記スイッチは、前記行列の行の要素のすべての値がゼロに等しい場合、前記和を表す前記電気信号の送信を防止するように構成される、付記２６に記載の光プロセッサ。
［付記２８］
光プロセッサを使用して行列－ベクトル行乗算演算を実行する方法であって、
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、
第２の光変調器を使用して、第２の複数の光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、合算されたとき、前記ベクトルの前記要素と行列の行との間の積を表し、
光検出器を使用して、前記第２の複数の光信号を複数の被加数電気信号に変換するステップと、
前記ベクトルの前記要素の値がゼロに等しい場合、前記第１の光変調器の出力に結合されたスイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させ、且つ／又は前記行列の行の１つ又は複数の要素の値がゼロに等しい場合、前記光検出器の出力に結合された１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップとを含む方法。
［付記２９］
電気合算部を使用して、前記被加数電気信号を合算して積電気信号を得るステップと、
前記積電気信号を出力するステップとをさらに含む、付記２８に記載の方法。
［付記３０］
前記行列の行のすべての要素の値がゼロに等しい場合、前記電気合算部の出力に結合されたスイッチに、前記積電気信号の送信を防止させるステップをさらに含む、付記２９に記載の方法。
［付記３１］
前記ベクトルの前記要素の前記値がゼロに等しい場合、前記第１の光変調器に結合された前記スイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させるステップは、光スイッチを開放することを含む、付記２８に記載の方法。
［付記３２］
前記行列の行の１つ又は複数の要素の前記値がゼロに等しい場合、前記光検出器の出力に結合された前記１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップは、電気スイッチを開放することを含む、付記２８に記載の方法。
［付記３３］
前記第１の光変調器を使用して前記入力光信号を変調するステップは、前記入力光信号の振幅を変調することを含む、付記２８に記載の方法。
［付記３４］
少なくとも１つの非一時的コンピュータ可読媒体であって、少なくとも１つの光プロセッサによって実行されると、前記光プロセッサに、
第１の光変調器を使用して、第１の光信号内のベクトルの要素を光学的に表すように入力光信号を変調するステップと、
第２の光変調器を使用して、第２の複数の光信号内の被加数を光学的に表すように前記第１の光信号を変調するステップと、前記被加数は、合算されたとき、前記ベクトルと行列の行との間の積を表し、
光検出器を使用して、前記第２の複数の光信号を複数の被加数電気信号に変換するステップと、
前記ベクトルの前記要素の値がゼロに等しい場合、前記第１の光変調器の出力に結合されたスイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させ、且つ／又は前記行列の行の１つ又は複数の要素の値がゼロに等しい場合、前記光検出器の出力に結合された１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップとの方法を実行させる命令を含む少なくとも１つの非一時的コンピュータ可読媒体。
［付記３５］
前記方法は、
電気合算部を使用して、前記被加数電気信号を合算して積電気信号を得るステップと、
前記積電気信号を出力するステップとをさらに含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３６］
前記方法は、前記行列の行のすべての要素の値がゼロに等しい場合、前記電気合算部の出力に結合されたスイッチに、前記積電気信号の送信を防止させるステップをさらに含む、付記３５に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３７］
前記ベクトルの前記要素の前記値がゼロに等しい場合、前記第１の光変調器に結合された前記スイッチに、前記第１の光信号の、前記第２の光変調器への送信を防止させるステップは、光スイッチを開放することを含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３８］
前記行列の行の１つ又は複数の要素の前記値がゼロに等しい場合、前記光検出器の出力に結合された前記１つ又は複数のスイッチに、前記被加数電気信号の送信を防止させるステップは、電気スイッチを開放することを含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記３９］
前記第１の光変調器を使用して前記入力光信号を変調するステップは、前記入力光信号の振幅を変調することを含む、付記３４に記載の少なくとも１つの非一時的コンピュータ可読媒体。
［付記４０］
光プロセッサを使用して行列－行列演算を実行する方法であって、
第１の行列を第１の光サブプロセッサにプログラムするステップと、
第２の行列を第２の光サブプロセッサにプログラムするステップと、前記第２の光サブプロセッサは、前記第１の光サブプロセッサの出力に結合される入力を含んでおり、
光信号として、複数のワンホットベクトルを前記第１の光サブプロセッサに入力するステップと、前記第２の光サブプロセッサから、前記第１の行列と前記第２の行列との乗算の一部を表す出力ベクトルを出力するステップとを含む方法。
［付記４１］
前記第１の光サブプロセッサから、前記ワンホットベクトルと前記第１の行列との間の乗算を表す複数の電気信号を出力するステップをさらに含む、付記４０に記載の方法。
［付記４２］
前記第２の光サブプロセッサにおいて、前記第１の光サブプロセッサから前記複数の電気信号を受信するステップと、
前記第２の光サブプロセッサの光変調器を使用して、前記第１の光サブプロセッサから受信された前記複数の電気信号を使用して入力光信号を変調するステップとをさらに含む、付記４１に記載の方法。
［付記４３］
前記ワンホットベクトルと前記第１の行列との間の乗算を表す前記複数の電気信号を出力した後、１つ又は複数の増幅器を使用して前記複数の電気信号を増幅するステップをさらに含む、付記４１に記載の方法。
［付記４４］
行列－行列演算を実行するように構成された光プロセッサであって、
ワンホットベクトルと第１の行列との行列－ベクトル乗算を光学的に実行して、第１のベクトルを得るように構成された第１の光サブプロセッサと、
前記第１の光サブプロセッサから出力信号を受信し、且つ前記第１のベクトルと第２の行列との行列－ベクトル乗算を光学的に実行するように構成された第２の光サブプロセッサとを備える光プロセッサ。
［付記４５］
行列－行列演算を実行するように構成された光プロセッサであって、
第１の光サブプロセッサであって、
入力光信号を受信し、前記入力光信号を変調し、且つワンホットベクトルの要素を表す第１の光信号を出力するようにそれぞれ構成された第１の複数の光変調器と、
前記第１の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び前記第１の光信号を受信し、前記第１の光信号を変調し、且つ前記ワンホットベクトルと第１の行列との間の行列－ベクトル乗算の一部を表す第２の光信号を出力するようにそれぞれ構成された第２の複数の光変調器と、
前記第２の複数の光変調器のうちの１つの光変調器に結合され、且つ前記第２の光信号を、前記行列－ベクトル乗算の前記一部を表す電気信号に変換するようにそれぞれ構成された第１の複数の光検出器と、
前記第１の複数の光検出器の２つ以上の光検出器の出力に結合され、且つ前記行列－ベクトル乗算の一部の合算の結果として生じるベクトルの要素を表す電気信号を出力するようにそれぞれ構成された第１の複数の電気合算部とを含む前記第１の光サブプロセッサと、
第２の光サブプロセッサであって、
前記第１の光サブプロセッサの前記複数の電気合算部のうちの電気合算部から出力電気信号をそれぞれ受信する、第３の複数の光変調器であって、入力光信号を受信し、受信された出力電気信号に従って前記入力光信号を変調し、且つ前記ベクトルの前記要素を表す第３の光信号を出力するようにそれぞれ構成される、前記第３の複数の光変調器と、
前記第３の複数の光変調器のうちの１つの光変調器に光学的に結合され、及び前記ベクトルの要素を表す前記第３の光信号を受信し、前記第３の光信号を変調し、且つ前記第１の行列と第２の行列との間の行列－行列乗算の一部を表す第４の光信号を出力するようにそれぞれ構成された第４の複数の光変調器と、
前記第３の複数の光変調器のうちの１つの光変調器に結合され、且つ前記第３の光信号を、前記行列－行列乗算の一部を表す電気信号に変換するように構成されたそれぞれ第２の複数の光検出器と、
前記第２の複数の光検出器の２つ以上の光検出器の出力に結合され、且つ前記行列－行列乗算の一部の合算の結果として生じる行列の要素を表す電気信号を出力するようにそれぞれ構成された第２の複数の電気合算部とを含む第２の光サブプロセッサとを備える光プロセッサ。
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図10A】
【図10B】
【図11】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【図14】
【図15A】
【図15B】
【図15C】
【図15D】
【図16A】
【図16B】
【図16C】
【図16D】
【図17】
【図18】
