特許 7579871 ＧａＮデバイス相互接続構造及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-30

(45)【発行日】2024-11-08

(54)【発明の名称】ＧａＮデバイス相互接続構造及びその製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20241031BHJP

   H01L 29/812 20060101ALI20241031BHJP

   H01L 29/778 20060101ALI20241031BHJP

   H01L 21/768 20060101ALI20241031BHJP

   H01L 23/522 20060101ALI20241031BHJP

   H01L 21/3205 20060101ALI20241031BHJP

【ＦＩ】

H01L29/80 L

H01L29/80 H

H01L21/90 B

H01L21/88 Z

【請求項の数】 15

(21)【出願番号】P 2022552900

(86)(22)【出願日】2021-11-16

(65)【公表番号】

(43)【公表日】2023-04-21

(86)【国際出願番号】 CN2021130919

(87)【国際公開番号】W WO2022134944

(87)【国際公開日】2022-06-30

【審査請求日】2022-09-02

(31)【優先権主張番号】202011537165.4

(32)【優先日】2020-12-23

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521394015

【氏名又は名称】華潤微電子（重慶）有限公司

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】肖 霞

(72)【発明者】

【氏名】王 黎明

【審査官】戸川 匠

(56)【参考文献】

【文献】国際公開第２０１４／１８８６５１（ＷＯ，Ａ１）

【文献】国際公開第２０１９／１４２５２９（ＷＯ，Ａ１）

【文献】国際公開第２０１２／１７６３９９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

ＧａＮデバイス相互接続構造の製造方法であって、
ゲート領域、ソース領域及びドレイン領域を含む半導体基体を提供するステップと、
ゲートアセンブリ構造を少なくとも１つ製造するステップと、
前記半導体基体及び前記ゲートアセンブリ構造を被覆する第一誘電体層を形成するステップと、
第１回メタライゼーションを行うステップと、
前記第一誘電体層、第一ソースメタル相互接続ライン、第一ドレインメタル相互接続ライン及びゲートメタル相互接続ラインを被覆する第二誘電体層を形成するステップと、
第２回メタライゼーションを行うステップとを含み、
前記ゲートアセンブリ構造は、前記ゲート領域に位置し、ゲートフィンガーを少なくとも２つと、隣接する２つのゲートフィンガーに接続するゲート相互接続予備部を少なくとも１つと、を含み、前記隣接する２つのゲートフィンガーの接続方向は第一方向であり、前記ソース領域は前記ゲート領域の一側に位置し、前記ドレイン領域は前記ゲート領域の他側に位置し、前記ソース領域と前記ドレイン領域の結線方向は第二方向であり、かつ、前記第二方向は前記第一方向に垂直であり、
前記第１回メタライゼーションを行うステップにおいて、前記第二方向と平行であり、互いに交互かつ間隔を置いて設けられる、少なくとも１つの第一ソースメタル相互接続ラインと、少なくとも１つの第一ドレインメタル相互接続ラインと、少なくとも１つのゲートメタル相互接続ラインと、を前記第一誘電体層上に形成し、前記第一ソースメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ソースメタル相互接続ライン下方の前記ソース領域に電気的に接続され、前記第一ドレインメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ドレインメタル相互接続ライン下方の前記ドレイン領域に電気的に接続され、前記ゲートメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記ゲートメタル相互接続ライン下方の前記ゲート相互接続予備部に電気的に接続され、
前記第２回メタライゼーションを行うステップにおいて、前記第一方向と平行であり、互いに交互かつ間隔を置いて設けられる、少なくとも１つの第二ソースメタル相互接続ラインと、少なくとも１つの第二ドレインメタル相互接続ラインと、を前記第二誘電体層上に形成し、前記第二ソースメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ソースメタル相互接続ライン下方の前記第一ソースメタル相互接続ラインに電気的に接続され、前記第二ドレインメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ドレインメタル相互接続ライン下方の前記第一ドレインメタル相互接続ラインに電気的に接続されることを特徴とするＧａＮデバイス相互接続構造の製造方法。

【請求項2】

２つの前記ゲートメタル相互接続ラインの間には、交互に設けられる、少なくとも１つの第一ソースメタル相互接続ラインと、少なくとも１つの第一ドレインメタル相互接続ラインと、が含まれていることを特徴とする請求項１に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項3】

前記半導体基体上にソースコンタクトメタル及びドレインコンタクトメタルを製造し、かつ、前記ソースコンタクトメタル、前記ドレインコンタクトメタル及び前記ゲートアセンブリ構造が間隔を置いて設けられることを更に含むことを特徴とする請求項１に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項4】

前記第一ソースメタル相互接続ラインと前記第一ドレインメタル相互接続ラインとの間の距離は、前記第一ソースメタル相互接続ライン又は前記第一ドレインメタル相互接続ラインと前記ゲートメタル相互接続ラインとの間の距離よりも短いことを特徴とする請求項１に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項5】

前記第二ソースメタル相互接続ラインは、前記第二ドレインメタル相互接続ラインと交互に間隔を置いて等間隔に配置されることを特徴とする請求項１に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項6】

前記第二ソースメタル相互接続ラインに電気的に接続されるソースパッドと、前記第二ドレインメタル相互接続ラインに電気的に接続されるドレインパッドと、前記ゲートメタル相互接続ラインに電気的に接続されるゲートパッドと、基板引き出しパッドとを製造することを更に含むことを特徴とする請求項１に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項7】

ＧａＮデバイス相互接続構造であって、
ゲート領域、ソース領域及びドレイン領域を含む半導体基体と、
少なくとも1つのゲートアセンブリ構造と、
前記半導体基体及び前記ゲートアセンブリ構造を被覆する第一誘電体層と、
少なくとも１つの第一ソースメタル相互接続ラインと、
少なくとも１つの第一ドレインメタル相互接続ラインと、
少なくとも１つのゲートメタル相互接続ラインと、
前記第一誘電体層、前記第一ソースメタル相互接続ライン、前記第一ドレインメタル相互接続ライン及び前記ゲートメタル相互接続ラインを被覆する第二誘電体層と、
少なくとも１つの第二ソースメタル相互接続ラインと、
少なくとも１つの第二ドレインメタル相互接続ラインと、を含み、
前記ゲートアセンブリ構造は、前記ゲート領域に位置し、ゲートフィンガーを少なくとも２つと、隣接する２つのゲートフィンガーに接続するゲート相互接続予備部を少なくとも１つと、を含み、前記隣接する２つのゲートフィンガーの接続方向は第一方向であり、前記ソース領域は前記ゲート領域の一側に位置し、前記ドレイン領域は前記ゲート領域の他側に位置し、前記ソース領域と前記ドレイン領域の結線方向は第二方向であり、かつ、前記第二方向は前記第一方向に垂直であり、
前記少なくとも１つの第一ソースメタル相互接続ラインと、前記少なくとも１つの第一ドレインメタル相互接続ラインと、前記少なくとも１つのゲートメタル相互接続ラインとは、前記第一誘電体層上に位置し、かつ、前記第二方向と平行であり、互いに交互かつ間隔を置いて設けられ、前記第一ソースメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ソースメタル相互接続ライン下方の前記ソース領域に電気的に接続され、前記第一ドレインメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ドレインメタル相互接続ライン下方の前記ドレイン領域に電気的に接続され、前記ゲートメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記ゲートメタル相互接続ライン下方の前記ゲート相互接続予備部に電気的に接続され、
前記少なくとも１つの第二ソースメタル相互接続ラインと、前記少なくとも１つの第二ドレインメタル相互接続ラインとは、前記第二誘電体層上に位置し、かつ、前記第一方向と平行であり、互いに交互かつ間隔を置いて設けられ、前記第二ソースメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ソースメタル相互接続ライン下方の前記第一ソースメタル相互接続ラインに電気的に接続され、前記第二ドレインメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ドレインメタル相互接続ライン下方の前記第一ドレインメタル相互接続ラインに電気的に接続されることを特徴とするＧａＮデバイス相互接続構造。

【請求項8】

前記第一誘電体層を貫通するコンタクトホールは、第一ソース相互接続コンタクトホールと、第一ドレイン相互接続コンタクトホールと、ゲート相互接続コンタクトホールとを含み、前記第一ソース相互接続コンタクトホールは前記ソース領域の上方に位置し、前記第一ドレイン相互接続コンタクトホールは前記ドレイン領域の上方に位置し、前記ゲート相互接続コンタクトホールは前記ゲート相互接続予備部の上方に位置し、かつ、前記第一ソース相互接続コンタクトホールと前記第一ドレイン相互接続コンタクトホールは、前記第一方向に間隔を置いて配置され、前記第二誘電体層を貫通するコンタクトホールは、第二ソース相互接続コンタクトホールと、第二ドレイン相互接続コンタクトホールとを含み、前記第二ソース相互接続コンタクトホールは前記第一ソースメタル相互接続ラインを露出させ、前記第二ドレイン相互接続コンタクトホールは前記第一ドレインメタル相互接続ラインを露出させることを特徴とする請求項７に記載のＧａＮデバイス相互接続構造。

【請求項9】

２つの前記ゲートメタル相互接続ラインの間には、交互に設けられる、少なくとも１つの第一ソースメタル相互接続ラインと、少なくとも１つの第一ドレインメタル相互接続ラインと、が含まれていることを特徴とする請求項７に記載のＧａＮデバイス相互接続構造。

【請求項10】

前記第一ソースメタル相互接続ラインのライン幅は、前記第一ドレインメタル相互接続ラインのライン幅と同一であり、かつ、前記ゲートメタル相互接続ラインのライン幅よりも広く、前記第二ソースメタル相互接続ラインのライン幅は、前記第二ドレインメタル相互接続ラインのライン幅と同一であることを特徴とする請求項７に記載のＧａＮデバイス相互接続構造。

【請求項11】

前記第二ソースメタル相互接続ラインに電気的に接続されるソースパッドと、前記第二ドレインメタル相互接続ラインに電気的に接続されるドレインパッドと、前記ゲートメタル相互接続ラインに電気的に接続されるゲートパッドと、基板引き出しパッドとを製造することを更に含むことを特徴とする請求項２に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項12】

前記第二ソースメタル相互接続ラインに電気的に接続されるソースパッドと、前記第二ドレインメタル相互接続ラインに電気的に接続されるドレインパッドと、前記ゲートメタル相互接続ラインに電気的に接続されるゲートパッドと、基板引き出しパッドとを製造することを更に含むことを特徴とする請求項３に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項13】

前記第二ソースメタル相互接続ラインに電気的に接続されるソースパッドと、前記第二ドレインメタル相互接続ラインに電気的に接続されるドレインパッドと、前記ゲートメタル相互接続ラインに電気的に接続されるゲートパッドと、基板引き出しパッドとを製造することを更に含むことを特徴とする請求項４に記載のＧａＮデバイス相互接続構造の製造方法。

【請求項14】

前記第一ソースメタル相互接続ラインのライン幅は、前記第一ドレインメタル相互接続ラインのライン幅と同一であり、かつ、前記ゲートメタル相互接続ラインのライン幅よりも広く、前記第二ソースメタル相互接続ラインのライン幅は、前記第二ドレインメタル相互接続ラインのライン幅と同一であることを特徴とする請求項８に記載のＧａＮデバイス相互接続構造。

【請求項15】

前記第一ソースメタル相互接続ラインのライン幅は、前記第一ドレインメタル相互接続ラインのライン幅と同一であり、かつ、前記ゲートメタル相互接続ラインのライン幅よりも広く、前記第二ソースメタル相互接続ラインのライン幅は、前記第二ドレインメタル相互接続ラインのライン幅と同一であることを特徴とする請求項９に記載のＧａＮデバイス相互接続構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は窒化ガリウムパワーデバイス設計分野に属し、特に、ＧａＮデバイス相互接続構造及びその製造方法に関する。

【背景技術】

【0002】

従来のＧａＮデバイス製造においては、ソース、ドレイン、ゲート（三端子）を電気的に引き出す必要があり、デバイス構造を製造する中で、相互接続メタルによって配線を行う必要がある。しかしながら、効果的な配線接続の実現が難しいことが多く、抵抗の増加、アクティブ領域面積の浪費等のような課題が発生する。例えば、従来の窒化ガリウムＨＥＭＴデバイスについては、デバイスの三端子はいずれもウエハ表面に存在し、窒化ガリウムデバイスのセルは単一フィンガー構造であるため、三端子が同一のプラットフォームに存在する相互接続レイアウトは窒化ガリウムデバイスの性能に大きな影響を及ぼすことになる。一般には、ゲートとソースをブリッジ接続し、パッドをアクティブ領域外にレイアウトすることで相互接続配線を実現する。これにも多くの課題が存在し、ブリッジ接続がアクティブ領域面積を増加させてしまう。アクティブ領域面積が増加する状況においては、導入するゲート抵抗が増加する、電流分布が不均一になる、チップの有効面積利用率が低くなる等の課題が生じ、それによって窒化ガリウムデバイスの性能を効果的に引き上げることが制限される。

【0003】

したがって、どのようにしてＧａＮデバイス相互接続構造及びその製造方法を提供し、目下存在する上述の課題又は他の課題を解決するかは、特に重要なこととなっている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

以上に述べた従来技術の欠点に鑑み、本発明の目的は、従来技術においてゲート、ドレイン、ソース間の効果的な相互接続配線を行うことが難しいこと、また、従来の相互接続配線構造で生じるチップの有効面積利用率が低い、ゲート電極が大きい、電流分布が不均一である等の課題を解決するためのＧａＮデバイス相互接続構造及びその製造方法を提供することにある。

【課題を解決するための手段】

【0005】

上述の目的及びその他関連する目的を実現するために、本発明は、ＧａＮデバイス相互接続構造の製造方法を提供する。前記製造方法は、ゲート領域、ソース領域、ドレイン領域を含む半導体基体を提供するステップと、ゲートアセンブリ構造を少なくとも１つ製造するステップと、前記半導体基体及び前記ゲートアセンブリ構造を被覆する第一誘電体層を形成するステップと、第１回メタライゼーションを行うステップと、前記第一誘電体層、第一ソースメタル相互接続ライン、第一ドレインメタル相互接続ライン及びゲートメタル相互接続ラインを被覆する第二誘電体層を形成するステップと、第２回メタライゼーションを行うステップと、を含み、前記ゲートアセンブリ構造は、前記ゲート領域に位置し、ゲートフィンガーを少なくとも２つと、隣接する２つのゲートフィンガーに接続するゲート相互接続予備部を少なくとも１つと、を含み、前記隣接する２つのゲートフィンガーの接続方向は第一方向であり、前記ソース領域は前記ゲート領域の一側に位置し、前記ドレイン領域は前記ゲート領域の他側に位置し、前記ソース領域と前記ドレイン領域の結線方向は第二方向であり、かつ、前記第二方向は前記第一方向に垂直であり、前記第１回メタライゼーションを行うステップにおいて、前記第二方向と平行であり、互いに交互かつ間隔を置いて設けられる、少なくとも１つの第一ソースメタル相互接続ラインと、少なくとも１つの第一ドレインメタル相互接続ラインと、少なくとも１つのゲートメタル相互接続ラインと、を前記第一誘電体層上に形成し、前記第一ソースメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ソースメタル相互接続ライン下方の前記ソース領域に電気的に接続され、前記第一ドレインメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ドレインメタル相互接続ライン下方の前記ドレイン領域に電気的に接続され、前記ゲートメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記ゲートメタル相互接続ライン下方の前記ゲート相互接続予備部に電気的に接続され、前記第２回メタライゼーションを行うステップにおいて、前記第一方向と平行であり、互いに交互かつ間隔を置いて設けられる、少なくとも１つの第二ソースメタル相互接続ラインと、少なくとも１つの第二ドレインメタル相互接続ラインと、を前記第二誘電体層上に形成し、前記第二ソースメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ソースメタル相互接続ライン下方の前記第一ソースメタル相互接続ラインに電気的に接続され、前記第二ドレインメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ドレインメタル相互接続ライン下方の前記第一ドレインメタル相互接続ラインに電気的に接続される。

【0006】

選択的に、２つの前記ゲートメタル相互接続ラインの間には、交互に設けられた、少なくとも１つの前記第一ソースメタル相互接続ラインと、少なくとも１つの前記第一ドレインメタル相互接続ラインと、が含まれている。

【0007】

選択的に、前記製造方法は、前記半導体基体上にソースコンタクトメタル及びドレインコンタクトメタルを製造し、かつ、前記ソースコンタクトメタル、前記ドレインコンタクトメタル及び前記ゲートアセンブリ構造が間隔を置いて設けられることを更に含んでいる。

【0008】

選択的に、前記第一ソースメタル相互接続ラインと前記第一ドレインメタル相互接続ラインとの間の距離は、前記第一ソースメタル相互接続ライン又は前記第一ドレインメタル相互接続ラインと前記ゲートメタル相互接続ラインとの間の距離よりも短い。

【0009】

選択的に、前記第二ソースメタル相互接続ラインは、前記第二ドレインメタル相互接続ラインと交互に間隔を置いて等間隔に配置される。

【0010】

選択的に、前記製造方法は、前記第二ソースメタル相互接続ラインに電気的に接続されるソースパッドと、前記第二ドレインメタル相互接続ラインに電気的に接続されるドレインパッドと、前記ゲートメタル相互接続ラインに電気的に接続されるゲートパッドと、基板引き出しパッドとを製造することを更に含んでいる。

【0011】

本発明は、ＧａＮデバイス相互接続構造を更に提供する。前記ＧａＮデバイス相互接続構造は、好ましくは、本発明におけるＧａＮデバイス相互接続構造の製造方法を用いて製造されるが、言うまでもなく、他の方法を用いることもできる。前記ＧａＮデバイス相互接続構造は、ゲート領域、ソース領域及びドレイン領域を含む半導体基体と、少なくとも１つのゲートアセンブリ構造と、前記半導体基体及び前記ゲートアセンブリ構造を被覆する第一誘電体層と、少なくとも１つの第一ソースメタル相互接続ラインと、少なくとも１つの第一ドレインメタル相互接続ラインと、少なくとも１つのゲートメタル相互接続ラインと、前記第一誘電体層、前記第一ソースメタル相互接続ライン、前記第一ドレインメタル相互接続ライン及び前記ゲートメタル相互接続ラインを被覆する第二誘電体層と、少なくとも１つの第二ソースメタル相互接続ラインと、少なくとも１つの第二ドレインメタル相互接続ラインと、を含み、前記ゲートアセンブリ構造は、前記ゲート領域に位置し、ゲートフィンガーを少なくとも２つと、隣接する２つのゲートフィンガーに接続するゲート相互接続予備部を少なくとも１つと、を含み、前記隣接する２つのゲートフィンガーの接続方向は第一方向であり、前記ソース領域は前記ゲート領域の一側に位置し、前記ドレイン領域は前記ゲート領域の他側に位置し、前記ソース領域と前記ドレイン領域の結線方向は第二方向であり、かつ、前記第二方向は前記第一方向に垂直であり、前記少なくとも１つの第一ソースメタル相互接続ラインと、前記少なくとも１つの第一ドレインメタル相互接続ラインと、前記少なくとも１つのゲートメタル相互接続ラインとは、前記第一誘電体層上に位置し、かつ、前記第二方向と平行であり、互いに交互かつ間隔を置いて設けられ、前記第一ソースメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ソースメタル相互接続ライン下方の前記ソース領域に電気的に接続され、前記第一ドレインメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ドレインメタル相互接続ライン下方の前記ドレイン領域に電気的に接続され、前記ゲートメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記ゲートメタル相互接続ライン下方の前記ゲート相互接続予備部に電気的に接続され、前記少なくとも１つの第二ソースメタル相互接続ラインと、前記少なくとも１つの第二ドレインメタル相互接続ラインとは、前記第二誘電体層上に位置し、かつ、前記第一方向と平行であり、互いに交互かつ間隔を置いて設けられ、前記第二ソースメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ソースメタル相互接続ライン下方の前記第一ソースメタル相互接続ラインに電気的に接続され、前記第二ドレインメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ドレインメタル相互接続ライン下方の前記第一ドレインメタル相互接続ラインに電気的に接続される。

【0012】

選択的に、前記第一誘電体層を貫通するコンタクトホールは、第一ソース相互接続コンタクトホールと、第一ドレイン相互接続コンタクトホールと、ゲート相互接続コンタクトホールとを含み、前記第一ソース相互接続コンタクトホールは前記ソース領域の上方に位置し、前記第一ドレイン相互接続コンタクトホールは前記ドレイン領域の上方に位置し、前記ゲート相互接続コンタクトホールは前記ゲート相互接続予備部の上方に位置し、かつ、前記第一ソース相互接続コンタクトホールと前記第一ドレイン相互接続コンタクトホールは、前記第一方向に間隔を置いて配置される。前記第二誘電体層を貫通するコンタクトホールは、第二ソース相互接続コンタクトホールと、第二ドレイン相互接続コンタクトホールとを含み、前記第二ソース相互接続コンタクトホールは前記第一ソースメタル相互接続ラインを露出させ、前記第二ドレイン相互接続コンタクトホールは前記第一ドレインメタル相互接続ラインを露出させる。

【0013】

選択的に、２つの前記ゲートメタル相互接続ラインの間には、交互に設けられる、少なくとも１つの第一ソースメタル相互接続ラインと、少なくとも１つの前記第一ドレインメタル相互接続ラインと、が含まれている。

【0014】

選択的に、前記第一ソースメタル相互接続ラインのライン幅は、前記第一ドレインメタル相互接続ラインのライン幅と同一であり、かつ、前記ゲートメタル相互接続ラインのライン幅よりも広く、前記第二ソースメタル相互接続ラインのライン幅は前記第二ドレインメタル相互接続ラインのライン幅と同一である。

【発明の効果】

【0015】

上述したように、本発明におけるＧａＮデバイス相互接続構造及びその製造方法は、ゲート相互接続予備部に基づいてゲートの電気的な引き出しを実現し、第一ソースメタル相互接続ライン、第一ドレインメタル相互接続ライン、ゲートメタル相互接続ライン、第二ソースメタル相互接続ライン及び第二ドレインメタル相互接続ラインによって新型の相互接続配線方法を提供する。ゲート抵抗の効果的な制御に有利であり、電流分布を均一にすることに有利であり、チップの有効面積利用率を効果的に向上させ、窒化ガリウムにおける低電圧かつ高出力密度の量産製品設計に適用する。

【図面の簡単な説明】

【0016】

【図1】図１は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造プロセスのフローチャートである。

【図2】図２は本発明の実施形態におけるＧａＮデバイス相互接続構造を製造する際に提供される半導体基体の模式図である。

【図3】図３は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造において、半導体基体にて定義されるソースエリア、ドレインエリア及びゲートエリアの平面模式図である。

【図4】図４は図３におけるソースエリア、ドレインエリア及びゲートエリアの部分拡大模式図である。

【図5】図５は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造においてゲートアセンブリ構造、ソースコンタクトメタル及びドレインコンタクトメタルが形成された際の部分模式図である。

【図6】図６は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造においてゲート相互接続コンタクトホール、第一ソース相互接続コンタクトホール、第一ドレイン相互接続コンタクトホールが形成された際の部分模式図である。

【図7】図７は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造においてゲートメタル相互接続ライン、第一ソースメタル相互接続ライン及び第一ドレインメタル相互接続ラインが形成された際の部分模式図である。

【図8】図８は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造において第二ソース相互接続コンタクトホール、第二ドレイン相互接続コンタクトホールが形成された際の部分拡大平面模式図である。

【図9】図９は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造において第二ソースメタル相互接続ライン、第二ドレインメタル相互接続ラインが形成された際の部分拡大平面模式図である。

【図10】図１０は本発明の実施形態におけるＧａＮデバイス相互接続構造の製造においてゲートパッド、ソースパッド、ドレインパッド及び基板引き出しパッドが形成された際の構造レイアウトの模式図である。

【図11】図１１は本発明の比較例における、ゲートとソースをブリッジ接続し、パッドをアクティブ領域外にレイアウトすることで相互接続配線を実現する従来の配線方法を示す図である。

【発明を実施するための形態】

【0017】

以下、特定の具体的な実施形態を通じて本発明の実施手段を説明するが、当業者であれば本明細書で開示された内容によって本発明の他の利点と効果を容易に理解することができる。また、本発明は、その他の異なる具体的実施手段による実施又は応用も可能である。本明細書における各詳細については、異なる視点及び応用に基づき、本発明の精神を逸脱しないことを前提に各種の補足又は変更を行ってもよい。

【0018】

本発明の実施形態を詳細に説明するとき、説明の便宜上、部品構造を示す断面図は一般的な比率に従わず一部を拡大することがある。また、模式図は例示にすぎず、ここにおいて、本発明が保護する範囲を制限するものではない。このほか、実際の作製においては、長さ、幅及び深さの三次元空間のサイズが含まれるべきである。

【0019】

説明しやすくするために、ここでは、「の下」、「下方」、「よりも低い」、「下」、「上方」、「上」等のような空間関係の語句を使用して、図面に示す部品又は特徴と他の部品又は特徴との関係を説明する可能性がある。これらの空間関係の語句は、使用中又は操作中の部品における図面に描いた方向以外の他の方向を含むことを意図すると理解されよう。このほか、１層が２層「の間」に存在するものと称されるとき、２層の間に唯一存在する層であってもよいし、又は、その間に介在する１つ又は複数の層が存在していてもよい。また、本発明において用いられる「……の間に介在する」は、２つの端点値を含んでいる。

【0020】

本願の文脈において、説明する第一の特徴が第二の特徴「の上」に存在する構造は、第一の特徴と第二の特徴とが直接接触するように形成される実施形態を含んでいてもよく、他の特徴が第一の特徴と第二の特徴との間に形成される実施形態を含んでいてもよく、この場合は、第一の特徴と第二の特徴とは直接接触していない可能性がある。

【0021】

説明すべき点として、本実施形態で提供する図面は概略的に本発明の基本思想を説明するためのものにすぎない。図面には本発明に関連するアセンブリのみを示しているが、実際に実施する際のアセンブリの数、形状及びサイズに基づき記載しているわけではない。実際に実施する際の各アセンブリの形態、数量及び比率は任意に変更してもよく、アセンブリのレイアウトや形態がより複雑になることもある。

【0022】

図１に示すように、本発明はＧａＮデバイス相互接続構造の製造方法を提供する。該製造方法は、ステップＳ１～Ｓ６を含む。以下、図面を参照しながら本発明におけるＧａＮデバイス相互接続構造の製造方法を詳細に説明する。本発明が提供するＧａＮデバイス相互接続構造の製造方法は上述のステップ順に限らず、本分野の常識に基づいて調整を行うことができ、図１は本発明におけるＧａＮデバイス相互接続構造の製造方法の例示を提供しているにすぎない。

【0023】

まず、図１のＳ１及び図２～図４に示すように、半導体基体１００を提供する。半導体基体１００は、ソース領域１０２、ドレイン領域１０３及びゲート領域１０１を含んでいる。一例において、半導体基体１００は、アクティブ領域と非アクティブ領域とを含み、アクティブ領域は、ソース領域１０２、ドレイン領域１０３及びゲート領域１０１を含んでいる。半導体基体１００は、その上にデバイスのソース、ドレイン、ゲート及びこれらの相互接続配線層を形成する必要がある任意の半導体構造であってもよく、半導体基体１００は、積層構造であってもよい。一例において、図２に示すように、半導体基体１００は、下から上にかけて、半導体基板２０１、ＧａＮチャネル層２０２、障壁層２０３及びゲート誘電体層２０４を含んでいる。障壁層２０３によってＧａＮチャネル層２０２に二次元電子ガス（２ＤＥＧ）が形成され、ソース・ドレインコンタクトに対応する半導体基体にソースとドレインのオーミックコンタクト（ｏｈｍｉｃ）を形成させることもでき、その後のプロセスと結びつけることによってＧａＮデバイスを得る。該図は、デバイスの動作原理図を概略したものでもある。

【0024】

また、図３及び図４に示すように、図３は、一例におけるソース領域１０２、ドレイン領域１０３及びゲート領域１０１の分布を示す図であり、図４は、セルの部分拡大図である。ソース領域１０２がソースコンタクト電極を製造するのに用いられることで、デバイスのソースが電気的に引き出され、ドレイン領域１０３がドレインコンタクト電極を製造するのに用いられることで、デバイスのドレインが電気的に引き出され、ゲート領域１０１がデバイスのゲートコンタクト電極を製造するのに用いられることで、デバイスのゲートが電気的に引き出される。また、更に説明すべき点として、一例として、ソース領域１０２は、デバイスの全てのソースコンタクト電極を製造するための領域を示すものである。ソース領域１０２はソース領域ユニットをいくつか含むことができ、ソース領域ユニットにソースコンタクト電極を製造することによって、ソースコンタクト電極が複数形成される。ソースコンタクト電極の形状及び配置等は、実際のニーズに応じて変換することができる。同じ理由により、ドレイン領域１０３及びゲート領域１０１においても上述のものと類似する設計を行うことができる。本実施形態において、図に示すゲート領域１０１の長さが延在する方向を第一方向と定義する。すなわち、第一方向は、ゲート領域に形成されるゲートフィンガーの延在方向である。また、第一方向に垂直な方向を第二方向と定義する。以下はこれに基づいて説明を行う。このほか、更に説明すべき点として、図２の点線枠は一定の厚さを有するが、各領域が半導体基体の上方に存在することを指しているわけではない。一方では、点線枠の領域は、半導体基体の断面図におけるソース領域１０２、ドレイン領域１０３及びゲート領域１０１の位置の概略を模式的に示したものであり、他方では、各電極の底部コンタクトメタルを形成することを示すものと見なすこともできる。

【0025】

次いで、図１のＳ２及び図５に示すように、ゲート領域１０１に対応する半導体基体１００上にゲートアセンブリ構造１０４を少なくとも１つ製造する。ゲートアセンブリ構造１０４は、ゲートフィンガー１０５を少なくとも２つと、ゲート相互接続予備部１０６を少なくとも１つと、を含んでおり、ゲート相互接続予備部１０６は隣接する２つのゲートフィンガー１０５に接続される。隣接する２本のゲートフィンガー１０５の接続方向は第一方向である。ソース領域１０２はゲート領域１０１の一側に位置し、ドレイン領域１０３はゲート領域１０１の他側に位置している。ソース領域１０２とドレイン領域１０３の結線方向は第二方向であり、かつ、第二方向は第一方向に垂直である。

【0026】

本実施形態において、半導体基体１００上にゲートフィンガー１０５（デバイスのゲート構造として）を製造すると同時に、ゲート相互接続予備部１０６を更に製造することによって、後ほど再配線でデバイスのゲートを電気的に引き出すことに有利になる。左右（第二方向）に隣接するゲートフィンガー１０５が１つのゲート相互接続予備部１０６を共用することができるが、言うまでもなく、対角の４つのゲートフィンガー１０５が１つのゲート相互接続予備部１０６を共用することもできる。一例において、ゲートアセンブリ構造１０４は、ゲート相互接続予備部１０６を少なくとも２つ含んでおり、各ゲート相互接続予備部１０６は、対角の４つのゲートフィンガーに接続される。ゲート相互接続予備部１０６の設計は、ゲートフィンガーを引き出しやすくすると同時に、アクティブ領域の面積を節約することに有利であり、ゲートフィンガーのサイズによる配線制限を解消することに有利である。また、電流分布の均一性を向上させることにも有利であり、導入するゲート抵抗を引き下げ、窒化ガリウムにおける低電圧かつ高出力密度の量産製品設計に適用する。セルをレイアウトするとき、ゲートフィンガーのサイズが小さいため、直接相互接続することができない。ゲート抵抗を減らすために、中心領域にゲートバス領域を予め備えておく。

【0027】

続いて、図５に示すように、ソース領域１０２に対応する半導体基体１００上にソースコンタクトメタル１０７をいくつか製造し、ドレイン領域１０３に対応する半導体基体１００上にドレインコンタクトメタル１０８をいくつか製造する。ソースコンタクトメタル１０７、ドレインコンタクトメタル１０８、ゲートアセンブリ構造１０４は間隔を置いて設けられる。該ステップＳ４で製造されるソースコンタクトメタル１０７、ドレインコンタクトメタル１０８、及びステップＳ３におけるゲートアセンブリ構造１０４の製造については、従来のプロセスにおけるゲートコンタクトメタル、ソースコンタクトメタル及びドレインコンタクトメタルの製造プロセスに基づいて製造することができる。製造順はニーズに基づいて入れ替えることができ、材料は従来のコンタクトメタル材料を選択することができる。

【0028】

一例として、ソースコンタクトメタル１０７は、半導体基体１００表面に形成されるコンタクト部と、コンタクト部に接続されかつゲートフィンガー１０５の上方まで延在するソースフィールドプレート部とを含んでいる。ソースフィールドプレート部とゲートフィンガー１０５の頂部の間には間隔を有している。該ステップにおいてフィールドプレート構造を同時に製造する。フィールドプレートは、従来のプロセスを用いて製造することができ、例えば、誘電体層を堆積し、メタル層を充填して形成することによって上述の構造を得る。

【0029】

一例として、デバイスの配置方法を提供する。ソースコンタクトメタル１０７、ドレインコンタクトメタル１０８及びゲートフィンガー１０５は周期的にアレイ配置され、例えば、形成される配置構造は、第一方向に沿って配置されるセルの行をいくつか含んでいる。第二方向に沿っては、セルの各行に対して、重複する周期をいくつか含んでいる。各周期が、順に配置されたソースコンタクトメタル１０７、ゲートフィンガー１０５、ドレインコンタクトメタル１０８及びゲートフィンガー１０５を含むことによって、共通ソース接続及び共通ドレイン接続の構造を実現する。すなわち、ソースコンタクトメタル１０７－ゲートフィンガー１０５－ドレインコンタクトメタル１０８－ゲートフィンガー１０５－ソースコンタクトメタル１０７－ゲートフィンガー１０５が形成され、これに類推して配置が行われることで、各セルは共通ソース接続及び共通ドレイン接続を行うことができる。一例において、セルの隣接する行において上下（第一方向）で対向する位置は、デバイスの同一の電極になっている。すなわち、ゲートフィンガーはゲートフィンガーに対応しており、ソースコンタクトメタルはソースコンタクトメタルに対応しており、ドレインコンタクトメタルはドレインコンタクトメタルに対応している。また、一例として、セルの行を複数形成するとき、セルの同一の行において隣接する２つのゲートフィンガー１０５と、セルの隣接する行において対向する２つのゲートフィンガー１０５とは、同一のゲート相互接続予備部１０６に接続される。

【0030】

次いで、図１のＳ３及び図６に示すように、デバイスの各電極における第一層コンタクトホールを製造する。具体的には、まず、半導体基体１００上に、ソースコンタクトメタル１０７、ドレインコンタクトメタル１０８及びゲートアセンブリ構造１０４を被覆する第一誘電体層を製造する。図においては、各コンタクトホールと各電極コンタクトメタルとの位置関係を示すために、第一誘電体層は明確に示していない。当業者であれば常識に基づいてその位置を知ることができる。第一誘電体層は従来の堆積プロセスを用いて製造することができ、酸化ケイ素を含むがこれに限らない。

【0031】

次いで、第一誘電体層に第一ソース相互接続コンタクトホール１１０、第一ドレイン相互接続コンタクトホール１１１及びゲート相互接続コンタクトホール１０９を製造する。第一ソース相互接続コンタクトホール１１０はソースコンタクトメタル１０７を露出させ、第一ドレイン相互接続コンタクトホール１１１はドレインコンタクトメタル１０８を露出させ、ゲート相互接続コンタクトホール１０９はゲート相互接続予備部１０６を露出させる。一例において、第一ソース相互接続コンタクトホール１１０と第一ドレイン相互接続コンタクトホール１１１は、第一方向に間隔を置いて配置される。ここで説明すべき点として、第一ソース相互接続コンタクトホール１１０が露出するソースコンタクトメタル１０７と第一ドレイン相互接続コンタクトホール１１１が露出するドレインコンタクトメタル１０８は、同一の直線上に存在していない。このため、第一ソース相互接続コンタクトホール１１０と第一ドレイン相互接続コンタクトホール１１１は第一方向において間隔を置いて配置されており、第一方向に沿って延在する直線上における各々の投影が間隔を置いて配置されることを指している。すなわち、第一方向に沿って延在する直線上において、第一ソース相互接続コンタクトホール１１０の投影と第一ドレイン相互接続コンタクトホール１１１の投影は重なっていない。図６において、各位置関係を明確に示すために、破線で各材料層を表す。また、各相互接続コンタクトホールの第一誘電体層における形成方法は、ドライエッチングを含むがこれに限らない。従来のプロセスを用いて製造することができ、例えば、フォトレジスト－エッチングに基づいて製造することができる。

【0032】

一例として、同一のソースコンタクトメタル１０７の上方には、第一方向に沿って間隔を置いて配置される第一ソース相互接続コンタクトホール１１０がいくつか設けられる。また、異なるソースコンタクトメタル１０７上の第一ソース相互接続コンタクトホール１１０は、前記第二方向に対応して設けられ、位置は対応して同一になっている。つまり、ソースコンタクトメタル１０７上の第一ソース相互接続コンタクトホール１１０の配置と同一であり、かつ、第一ソース相互接続コンタクトホール１１０の第一方向に沿った直線上における投影については、異なるソースコンタクトメタル１０７上の第一ソース相互接続コンタクトホール１１０の、該直線上における投影と重なり合う。例えば、図６に示すように、左側と右側のソースコンタクトメタル１０７上における第一ソース相互接続コンタクトホール１１０の配置は同一であり、かつ、両者がゲート相互接続予備部１０６に最も近接するときの第一ソース相互接続コンタクトホール１１０については、両側の第一ソース相互接続コンタクトホール１１０の第一方向に沿った任意の直線上における投影が重なり合う。同じ理由により、同一のドレインコンタクトメタル１０８は、第一方向に沿って間隔を置いて配置される第一ドレイン相互接続コンタクトホール１１１のいくつかに対応しており、かつ、異なるドレインコンタクトメタル１０８上の第一ドレイン相互接続コンタクトホール１１１は第二方向に対応して設けられており、位置は対応して同一になっている。

【0033】

つまり、一例において、第一ソース相互接続コンタクトホール１１０と第一ドレイン相互接続コンタクトホール１１１とはゲートフィンガーが延在する方向に間隔を置いて配置され、一例において、両者は交互に間隔を置いて配置される。第一ソース相互接続コンタクトホール１１０と第一ドレイン相互接続コンタクトホール１１１の第一方向における投影は重なり合っておらず、両者の投影は間隔を置いて配置されることを指す。

【0034】

また、一例において、１つのソースコンタクトメタル１０７上には第一ソース相互接続コンタクトホール１１０がいくつか設けられ、いくつかの第一ソース相互接続コンタクトホール１１０は第一方向に沿って間隔を置いて配置され、１つのドレインコンタクトメタル１０８上には第一ドレイン相互接続コンタクトホール１１１がいくつか設けられ、いくつかの第一ドレイン相互接続コンタクトホール１１１は第一方向に沿って間隔を置いて配置される。このとき、第一ソース相互接続コンタクトホール１１０と第一ドレイン相互接続コンタクトホール１１１の第一方向における投影は、交互に間隔を置いて配置される。他の例では、セルの同一の行において、全ての第一ソース相互接続コンタクトホール１１０は対応して設けられ、すなわち、各第一ソース相互接続コンタクトホール１１０の第一方向に沿った投影は重なり合っている。セルの同一の行において、全ての第一ドレイン相互接続コンタクトホール１１１は対応して設けられており、すなわち、各第一ドレイン相互接続コンタクトホール１１１の第一方向に沿った投影は重なり合っている。

【0035】

一例において、第一ソース相互接続コンタクトホール１１０は、図６に示すゲートフィンガーの方向に沿って配置された４つの小さなホールのような、第一方向に沿って線形に配置される第一ソース相互接続コンタクトホールユニットをいくつか含んでおり、第一ドレイン相互接続コンタクトホール１１１は、図６に示すゲートフィンガーの方向に沿って配置された４つの小さなホールのような、第一方向に沿って線形に配置される第一ドレイン相互接続コンタクトホールユニットをいくつか含んでいる。また、ゲート相互接続コンタクトホール１０９は、図６の６×４配列方式で配置された小さなホールのような、方形に配置されるゲート相互接続コンタクトホールユニットをいくつか含んでいてもよく、長方形配列に配置又は正方形配列に配置されていてもよい。

【0036】

次いで、図１のＳ４及び図７に示すように、第１回メタライゼーションを行い、間隔を置いて配置される、第一ソースメタル相互接続ライン１１３と、第一ドレインメタル相互接続ライン１１４と、ゲートメタル相互接続ライン１１２とを製造する。第一ソースメタル相互接続ライン１１３は、第一ソース相互接続コンタクトホール１１０を充填し、第一誘電体層の表面に延在して、第二方向に沿って設けられる。第一ソースメタル相互接続ライン１１３は、セルの同一の行における各ソースコンタクトメタル１０７を接続する。第一ドレインメタル相互接続ライン１１４は、第一ドレイン相互接続コンタクトホール１１１を充填し、第一誘電体層の表面に延在して、第二方向に沿って設けられる。第一ドレインメタル相互接続ライン１１４は、セルの同一の行における各ドレインコンタクトメタル１０８を接続する。ゲートメタル相互接続ライン１１２は、ゲート相互接続コンタクトホール１０９を充填し、第一誘電体層表面に延在して、第二方向に沿って設けられる。ゲートメタル相互接続ライン１１２は、セルの同一の行における各ゲートフィンガー１０５を接続する。同様に、構造の位置関係を示すため、図７において第一ソース相互接続コンタクトホール１１０、第一ドレイン相互接続コンタクトホール１１１及びゲート相互接続コンタクトホール１０９を更に示す。一例において、第一ソースメタル相互接続ライン１１３のライン幅は第一ドレインメタル相互接続ライン１１４のライン幅と同一であり、かつ、ゲートメタル相互接続ライン１１２のライン幅よりも広い。

【0037】

図７からわかるように、第一層の相互接続メタルは線状のメタル形状である。各相互接続メタルはＴ字形構造に相当する。第一ソースメタル相互接続ライン１１３を例とすると、上方に露出するのは同一のソースコンタクトメタル１０７の相互接続を実現する線状メタル板であり、下部は各第一ソース相互接続コンタクトホール１１０に対応して充填される垂直に下向きのメタル部である。また、一例において、コンタクトホールに対応させる説明について、同一のソースコンタクトメタル１０７は、間隔を置いて配置される複数の第一ソースメタル相互接続ライン１１３に対応することができ、同一のドレインコンタクトメタル１０８は、間隔を置いて配置される複数の第一ドレインメタル相互接続ライン１１４に対応する。第一ソースメタル相互接続ライン１１３と第一ドレインメタル相互接続ライン１１４は交互に間隔を置いて配置され、第一層の相互接続メタル配線は、ゲートコンタクトホール、ソースコンタクトホール、ドレインコンタクトホールをそれぞれゲートフィンガー配線に垂直の方向に沿って相互接続させ、並列セルの同極相互接続を実現する。

【0038】

一例として、２つのゲートメタル相互接続ライン１１２の間には、交互に設けられる、少なくとも１つの第一ソースメタル相互接続ライン１１３と、少なくとも１つの第一ドレインメタル相互接続ライン１１４と、が含まれている。

【0039】

一例として、第一ソースメタル相互接続ライン１１３と第一ドレインメタル相互接続ライン１１４との間の距離は、第一ソースメタル相互接続ライン１１３とゲートメタル相互接続ライン１１２との間の距離よりも短く、第一ソースメタル相互接続ライン１１３と第一ドレインメタル相互接続ライン１１４との間の距離は、第一ドレインメタル相互接続ライン１１４とゲートメタル相互接続ライン１１２との間の距離よりも短い。

【0040】

次いで、図１のＳ５及び図８に示すように、半導体基体１００上に、第一ソースメタル相互接続ライン１１３、第一ドレインメタル相互接続ライン１１４及びゲートメタル相互接続ライン１１２を被覆する第二誘電体層を製造する。同じ理由により、図８においては第一誘電体層の説明で述べたときと同じく、各構造の位置関係を明確に示すために説明を簡略化しており、かつ、図中には、ゲートフィンガー及びゲート相互接続予備部に対応する位置の材料層を示していない。

【0041】

第二誘電体層においては、第二方向に沿って交互に間隔を置いて配置されるソース引き出し領域１１６及びドレイン引き出し領域１１７が定義され、選択的に、両者間には間隔部１１５を存在させることもできる。ソース引き出し領域１１６には第二ソース相互接続コンタクトホール１１８が製造され、ドレイン引き出し領域１１７には第二ドレイン相互接続コンタクトホール１１９が製造され、かつ、第二ソース相互接続コンタクトホール１１８は第一ソースメタル相互接続ライン１１３を露出させ、第二ドレイン相互接続コンタクトホール１１９は第一ドレインメタル相互接続ライン１１４を露出させる。

【0042】

ソース引き出し領域１１６とドレイン引き出し領域１１７は交互に間隔を置いて配置され、大きさは同一であってもよいし、異なっていてもよく、実際のニーズに基づいて設けられる。つまり、該ステップにおいて、第二ソース相互接続コンタクトホール１１８及び第二ドレイン相互接続コンタクトホール１１９によってソースコンタクトメタル及びドレインコンタクトメタルの引き出し位置を新たに割り当て、第二方向に沿って交互に間隔を置いて配置される引き出し領域を形成する。後に続く図１０において示されるパッドの位置を参考にすることができる。一例において、第一方向に沿っては、ソース引き出し領域１１６は第一ソースメタル相互接続ライン１１３を少なくとも２つ被覆し、ドレイン引き出し領域１１７は第一ドレインメタル相互接続ライン１１４を少なくとも２つ被覆する。また、第二方向に沿っては、ソース引き出し領域１１６はソースコンタクトメタル１０７を少なくとも２つ被覆し、ドレイン引き出し領域１１７はドレインコンタクトメタル１０８を少なくとも２つ被覆する。具体的な実施手段において、ソース引き出し領域１１６は第一方向に沿って間隔を置いて配置される全てのセルの第一ソースメタル相互接続ライン１１３を被覆し、ドレイン引き出し領域１１７は第一方向に沿って間隔を置いて配置される全てのセルの第一ドレインメタル相互接続ライン１１４を被覆し、平面図において第二方向に沿って交互に間隔を置いて配置されるソース引き出し領域１１６及びドレイン引き出し領域１１７を形成する。言うまでもなく、第二方向に沿った各引き出しエリアのサイズは、実際のニーズに基づいて設計することができる。

【0043】

一例において、図８を参照すると、第二ドレイン相互接続コンタクトホール１１９は第一ドレイン相互接続コンタクトホール１１１に対応して設けられる。すなわち、第二ドレイン相互接続コンタクトホール１１９は、第一ドレイン相互接続コンタクトホール１１１上方のメタル層（第一ドレインメタル相互接続ライン）を露出させる。第二ソース相互接続コンタクトホール１１８は第一ソース相互接続コンタクトホール１１０の側部に設けられ、かつ、セルの隣接する行（第一方向に沿って配置されるセルの行）の第一ドレイン相互接続コンタクトホール１１１の位置に対応する。すなわち、第二方向における隣接する２つの第一ソース相互接続コンタクトホール１１０の間の領域に形成され、該領域の上下は第一ドレイン相互接続コンタクトホール１１１に対応する。第二ソース相互接続コンタクトホール１１８は該領域の第一ソースメタル相互接続ラインに対応し、また、該メタル層に対応して、露出させる。

【0044】

一例として、第二ソース相互接続コンタクトホール１１８は、方形に配置される第二ソース相互接続コンタクトホールユニット（図には示されておらず、ブロック線で代替する）をいくつか含んでおり、正方形に配置されていてもよい。第二ドレイン相互接続コンタクトホールは、方形に配置される第二ドレイン相互接続コンタクトホールユニット（図には示されておらず、ブロック線で代替する）をいくつか含んでおり、正方形に配置されていてもよい。

【0045】

次いで、図１のＳ６及び図９に示すように、第２回メタライゼーションを行い、第一方向と平行であり、互いに交互かつ間隔を置いて配置される、第二ソースメタル相互接続ライン１２０と、第二ドレインメタル相互接続ライン１２１とを製造する。一例において、第二ソースメタル相互接続ライン１２０は、第二ドレインメタル相互接続ライン１２１と交互に間隔を置いて等間隔に配置される。一例において、第二ソースメタル相互接続ライン１２０のライン幅は第二ドレインメタル相互接続ライン１２１のライン幅と同一である。

【0046】

具体的な例において、第二ソースメタル相互接続ライン１２０は、第二ソース相互接続コンタクトホール１１８を充填し、第二誘電体層表面に延在して、ソース引き出し領域１１６を被覆する。第二ドレインメタル相互接続ライン１２１は、第二ドレイン相互接続コンタクトホール１１９を充填し、第二誘電体層表面に延在して、ドレイン引き出し領域１１７を被覆する。第二層の相互接続コンタクトメタルホールはパッドの位置に基づいて分布され、第一層の相互接続メタルに対応するソース、ドレインがそれぞれゲートフィンガーの方向に沿ってレイアウトされ配列される。該ステップにおいて、第二層の相互接続メタルが形成され、これに基づいてソースコンタクトメタル及びドレインコンタクトメタルの電気的な引き出しを行うことができる。第一層の相互接続メタルの構造と同様に、第二層の一部を露出する各相互接続メタルは線状のメタル形状であり、Ｔ字形構造に相当する。上方に露出するのは同一のコンタクトメタルの相互接続を実現する線状メタル板であり、下部は各コンタクトホールに対応して充填される垂直に下向きのメタル部である。例えば、第二ソースメタル相互接続ライン１２０を例とすると、ソース引き出し領域１１６において各第二ソース相互接続コンタクトホールを電気的に接続する。一例において、ソース引き出し領域１１６に基づいて、第一方向に沿ったセル１行においてソースコンタクトメタルの電気的な引き出しを実現することができ、第一方向に沿った複数のセル行においてソースコンタクトメタルの電気的な引き出しを実現することもできる。

【0047】

最後に、図１０に示すように、ソースコンタクトメタル１０７に電気的に接続されるソースパッド１２２と、ドレインコンタクトメタル１０８に電気的に接続されるドレインパッド１２３と、ゲート相互接続予備部１０６を通じてゲートアセンブリ構造１０４に電気的に接続されるゲートパッド１２４とを製造することによって、ＧａＮデバイス相互接続構造を得る。該ステップにおいて、第一層の相互接続メタル及び第二層の相互接続メタルの配置に基づいて、ソースパッド１２２、ドレインパッド１２３及びゲートパッド１２４を製造することにより、デバイスの各電極における相互接続の再配線を実現する。ソースパッド１２２及びドレインパッド１２３は、対応する第二層の相互接続メタルを通じて対応するパッドを製造することができ、ゲートパッド１２４は、第一層の相互接続メタル（ゲートメタル相互接続ライン）を通じて対応するパッドを製造することができ、例えば、該メタル層及び上方の誘電体層に基づいて、必要な位置にゲートの引き出しを行う。各引き出しパッドの具体的な製造プロセスは、従来のプロセスを用いることができる。また、相互接続構造において、半導体基板に電気的に接続される基板引き出しパッド１２５を製造することができる。各パッドを通じてＧａＮデバイスに電気信号が印加される。

【0048】

一例として、ゲートパッド１２４と基板引き出しパッド１２５は隣接して設けられ、いずれも交互に間隔を置いて配置されるソースパッド１２２及びドレインパッド１２３の側部に設けられる。図１０の配置方法に示すように、ゲートパッド１２４は、ゲートメタル相互接続ライン１１２によって電気的な引き出しが実現し、ソースパッド１２２は、第二ソースメタル相互接続ライン１２０によって電気的な引き出しが実現し、ドレインパッド１２３は、第二ドレインメタル相互接続ライン１２１によって電気的な引き出しが実現する。

【0049】

本発明における上述の方法に基づいて、アクティブ領域にゲート相互接続領域及びゲートメタル相互接続ラインを配置し、ゲートフィンガーに垂直な方向に沿ってソースバス、ドレインバスの相互接続コンタクトホールを交差して配置するとともに、ソースバス、ドレインバスの相互接続コンタクトメタルを交差して配置し、ソースパッド、ドレインパッドを繰り返し交差させてレイアウトすることで、ソースと基板とが相互接続メタルを通じて直接接続される。新型の相互接続配線方法が得られ、本設計方法を用いて設計されるデバイスは、ゲート抵抗を減らす、出力性能を向上させる、アクティブ領域比を高めるという点において、いずれも大きな優位性を示す。表１は、本発明の構造及び従来のフィンガー構造に基づいて設計を行った際のパラメータ比である。従来の構造との差分は図１１に示す配線構造を参照することができる。

【0050】

【表1】

【0051】

これから明らかなように、アクティブ領域比と、パッド電極面積と、チップ放熱と、デバイス出力密度とは密接に関係し、本発明の方法を用いて設計したデバイスは、チップ放熱や出力密度等の点において明らかに向上する。

【0052】

また、図９～１０に示すように、図１～８を参照して、本発明は、ＧａＮデバイス相互接続構造を更に提供する。前記ＧａＮデバイス相互接続構造は、好ましくは、本発明におけるＧａＮデバイス相互接続構造の製造方法を用いて製造されるが、言うまでもなく、他の方法を用いて製造することもできる。前記ＧａＮデバイス相互接続構造は、ソース領域１０２、ドレイン領域１０３及びゲート領域１０１を含む半導体基体１００と、少なくとも１つのゲートアセンブリ構造１０４と、前記半導体基体及び前記ゲートアセンブリ構造を被覆する第一誘電体層と、少なくとも１つの第一ソースメタル相互接続ライン１１３と、少なくとも１つの第一ドレインメタル相互接続ライン１１４と、少なくとも１つのゲートメタル相互接続ライン１１２と、前記第一誘電体層、前記第一ソースメタル相互接続ライン、前記第一ドレインメタル相互接続ライン及び前記ゲートメタル相互接続ラインを被覆する第二誘電体層と、少なくとも１つの第二ソースメタル相互接続ライン１２０と、少なくとも１つの第二ドレインメタル相互接続ライン１２１と、を含み、前記ゲートアセンブリ構造１０４は、前記ゲート領域１０１に位置し、ゲートフィンガー１０５を少なくとも２つと、ゲート相互接続予備部１０６を少なくとも１つと、を含み、前記ゲート相互接続予備部は隣接する２つのゲートフィンガーに接続され、前記隣接する２つのゲートフィンガーの接続方向は第一方向であり、前記ソース領域１０２は前記ゲート領域１０１の一側に位置し、前記ドレイン領域１０３は前記ゲート領域１０１の他側に位置し、前記ソース領域１０２と前記ドレイン領域１０３の結線方向は第二方向であり、かつ、前記第二方向は前記第一方向に垂直であり、前記少なくとも１つの第一ソースメタル相互接続ライン１１３と、前記少なくとも１つの第一ドレインメタル相互接続ライン１１４と、前記少なくとも１つのゲートメタル相互接続ライン１１２とは、前記第一誘電体層上に位置し、かつ、前記第二方向と平行であり、互いに交互かつ間隔を置いて設けられ、前記第一ソースメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ソースメタル相互接続ライン下方の前記ソース領域に電気的に接続され、前記第一ドレインメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記第一ドレインメタル相互接続ライン下方の前記ドレイン領域に電気的に接続され、前記ゲートメタル相互接続ラインは、前記第一誘電体層を貫通するコンタクトホールを通じて前記ゲートメタル相互接続ライン下方の前記ゲート相互接続予備部に電気的に接続され、前記少なくとも１つの第二ソースメタル相互接続ライン１２０と、前記少なくとも１つの第二ドレインメタル相互接続ライン１２１とは、前記第二誘電体層上に位置し、かつ、前記第一方向と平行であり、互いに交互かつ間隔を置いて設けられ、前記第二ソースメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ソースメタル相互接続ライン下方の前記第一ソースメタル相互接続ラインに電気的に接続され、前記第二ドレインメタル相互接続ラインは、前記第二誘電体層を貫通するコンタクトホールを通じて前記第二ドレインメタル相互接続ライン下方の前記第一ドレインメタル相互接続ラインに電気的に接続される。

【0053】

一例として、ＧａＮデバイス相互接続構造は、ソースパッド１２２、ドレインパッド１２３及びゲートパッド１２４を更に含み、ソースパッドはソースコンタクトメタルに電気的に接続され、ドレインパッドはドレインコンタクトメタルに電気的に接続され、ゲートパッドはゲート相互接続予備部に電気的に接続される。

【0054】

一例として、第一誘電体層を貫通するコンタクトホールは、第一ソース相互接続コンタクトホール１１０と、第一ドレイン相互接続コンタクトホール１１１と、ゲート相互接続コンタクトホール１０９とを含み、第一ソース相互接続コンタクトホールはソース領域の上方に位置し、第一ドレイン相互接続コンタクトホールはドレイン領域の上方に位置し、ゲート相互接続コンタクトホールはゲート相互接続予備部の上方に位置し、かつ、第一ソース相互接続コンタクトホールと第一ドレイン相互接続コンタクトホールは、第一方向に間隔を置いて配置される。

【0055】

一例として、第二誘電体層を貫通するコンタクトホールは、第二ソース相互接続コンタクトホール１１８と、第二ドレイン相互接続コンタクトホール１１９とを含み、第二ソース相互接続コンタクトホールは第一ソースメタル相互接続ラインを露出させ、第二ドレイン相互接続コンタクトホールは第一ドレインメタル相互接続ラインを露出させる。

【0056】

一例として、２つのゲートメタル相互接続ライン１１２の間には、交互に設けられる、少なくとも１つの第一ソースメタル相互接続ライン１１３と、少なくとも１つの第一ドレインメタル相互接続ライン１１４と、が含まれている。

【0057】

一例として、第一ソースメタル相互接続ライン１１３のライン幅は第一ドレインメタル相互接続ライン１１４のライン幅と同一であり、かつ、ゲートメタル相互接続ライン１１２のライン幅よりも広く、第二ソースメタル相互接続ライン１２０のライン幅は第二ドレインメタル相互接続ライン１２１のライン幅と同一である。

【0058】

以上に述べたことをまとめれば、本発明におけるＧａＮデバイス相互接続構造及びその製造方法は、ゲート相互接続予備部に基づいてゲートの電気的な引き出しを実現し、第一ソースメタル相互接続ライン、第一ドレインメタル相互接続ライン、ゲートメタル相互接続ライン、第二ソースメタル相互接続ライン及び第二ドレインメタル相互接続ラインによって新型の相互接続配線方法を提供する。ゲート抵抗の効果的な制御に有利であり、電流分布を均一にすることに有利であり、チップの有効面積利用率を効果的に向上させ、窒化ガリウムにおける低電圧かつ高出力密度の量産製品設計に適用する。したがって、本発明は従来技術における種々の欠点を効果的に克服し、高度な産業利用価値を有する。

【0059】

上記の実施形態は本発明の原理及びその効果を例示的に説明するにすぎず、本発明を限定するためのものではない。本技術を熟知する者であれば、本発明の精神及び範囲を逸脱せずに上述の実施形態に対する補足又は変更を行うことができる。したがって、当業者が本発明で開示する精神と技術思想を逸脱することなく完了するあらゆる等価の補足又は変更は、依然として本発明の請求の範囲に含まれる。

【符号の説明】

【0060】

１００ 半導体基体
２０１ 半導体基板
２０２ ＧａＮチャネル層
２０３ 障壁層
２０４ ゲート誘電体層
１０１ ゲート領域
１０２ ソース領域
１０３ ドレイン領域
１０４ ゲートアセンブリ構造
１０５ ゲートフィンガー
１０６ ゲート相互接続予備部
１０７ ソースコンタクトメタル
１０８ ドレインコンタクトメタル
１０９ ゲート相互接続コンタクトホール
１１０ 第一ソース相互接続コンタクトホール
１１１ 第一ドレイン相互接続コンタクトホール
１１２ ゲートメタル相互接続ライン
１１３ 第一ソースメタル相互接続ライン
１１４ 第一ドレインメタル相互接続ライン
１１５ 間隔部
１１６ ソース引き出し領域
１１７ ドレイン引き出し領域
１１８ 第二ソース相互接続コンタクトホール
１１９ 第二ドレイン相互接続コンタクトホール
１２０ 第二ソースメタル相互接続ライン
１２１ 第二ドレインメタル相互接続ライン
１２２ ソースパッド
１２３ ドレインパッド
１２４ ゲートパッド
１２５ 基板引き出しパッド
Ｓ１～Ｓ６ ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】