(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-31
(45)【発行日】2024-11-11
(54)【発明の名称】電源装置、ACFコンバータ、及びACアダプター
(51)【国際特許分類】
H02M 1/08 20060101AFI20241101BHJP
H02M 3/28 20060101ALI20241101BHJP
【FI】
H02M1/08 A
H02M3/28 Y
(21)【出願番号】P 2021570695
(86)(22)【出願日】2020-12-17
(86)【国際出願番号】 JP2020047189
(87)【国際公開番号】W WO2021145133
(87)【国際公開日】2021-07-22
【審査請求日】2023-05-26
(31)【優先権主張番号】P 2020003864
(32)【優先日】2020-01-14
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックIPマネジメント株式会社
(74)【代理人】
【識別番号】100109210
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】奥野 剛也
(72)【発明者】
【氏名】柳原 学
(72)【発明者】
【氏名】明石 裕樹
【審査官】今井 貞雄
(56)【参考文献】
【文献】国際公開第2013/161138(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 1/08
H02M 3/28
(57)【特許請求の範囲】
【請求項1】
第1のドレイン端子、第1のソース端子、及び第1のゲート端子を有し、前記第1のソース端子がグランドに接続された第1のトランジスタと、第2のドレイン端子、第2のソース端子、及び第2のゲート端子を有し、前記第2のソース端子が前記第1のドレイン端子に接続された第2のトランジスタとから構成されたトランジスタブロックと、
前記第1のトランジスタを駆動させる駆動信号を出力するための第1のゲート駆動回路であって、受動素子から構成された第1のゲート駆動回路と、前記第2のトランジスタを駆動させる駆動信号を出力するための第2のゲート駆動回路であって、受動素子から構成された第2のゲート駆動回路とから構成されたゲート駆動回路ブロックと、
前記ゲート駆動回路ブロックにパルス信号を出力するドライバブロックとを備え、
前記トランジスタブロックと前記ゲート駆動回路ブロックと前記ドライバブロックとが、この順に
第1方向に配置された電源装置において、
前記第1のゲート端子と前記第2のゲート端子とが、前記トランジスタブロックの中央
を通り、前記第1方向と垂直な第2方向に平行な直線から見て前記ゲート駆動回路ブロックと同じ側に配置され、
前記第1のゲート駆動回路の出力端子と前記第2のゲート駆動回路の出力端子とが、前記ゲート駆動回路ブロックの中央
を通りかつ前記第2方向に平行な直線から見て前記トランジスタブロックと同じ側に配置され、
前記第1のソース端子と前記第2のソース端子との間に挟まれた領域に、前記第1のドレイン端子の少なくとも一部が含まれており、
前記第2のドレイン端子は、前記領域を、前記第1のソース端子から見て前記第2のソース端子の向こう側に延長した延長領域より外れた位置に配置され
、
前記第2のソース端子と前記第1のドレイン端子とを電気的に接続する配線の長さが、前記第1のトランジスタの前記第2方向の長さよりも短く、かつ前記第2のトランジスタの前記第1方向の長さよりも短い
電源装置。
【請求項2】
前記第1のトランジスタ及び前記第2のトランジスタは、表面実装型パッケージに組み立てられている
請求項1に記載の電源装置。
【請求項3】
前記第1のトランジスタ及び前記第2のトランジスタは、GaNトランジスタからなる
請求項1または2に記載の電源装置。
【請求項4】
前記第1のトランジスタは第1のソースセンス端子をさらに有し、前記第2のトランジスタは第2のソースセンス端子をさらに有し、
前記第1のトランジスタは、前記第1のソース端子、前記第1のソースセンス端子、及び前記第1のゲート端子がこの順に並び、
前記第2のトランジスタは、前記第2のソース端子、前記第2のソースセンス端子、及び前記第2のゲート端子がこの順に並ぶ
請求項1から3のいずれか1項に記載の電源装置。
【請求項5】
前記第2のドレイン端子から見たときの前記第2のゲート端子と前記第2のソース端子との位置関係と、前記第1のドレイン端子から見たときの前記第1のゲート端子と前記第1のソース端子との位置関係とが、反対である
請求項1から4のいずれか1項に記載の電源装置。
【請求項6】
前記第1のゲート駆動回路及び前記第2のゲート駆動回路は、抵抗、容量、及びダイオードのいずれか1つ以上で構成される
請求項1から
5のいずれか1項に記載の電源装置。
【請求項7】
1次側と2次側とを有するトランスと、前記トランスの前記1次側に接続されかつ入力を含む1次回路と、前記トランスの前記2次側に接続される2次回路とを備え、
前記1次回路は、請求項1から
6のいずれか1項に記載の電源装置を含み、
前記2次回路は、整流素子と、前記整流素子に接続される容量とを有する、
ACF(Active Clamp Flyback)コンバータ。
【請求項8】
請求項1から
6のいずれか1項に記載の電源装置、または請求項
7に記載のACFコンバータを用いたACアダプター。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、2個の電力用トランジスタを有する電源装置、ACFコンバータ(Active Clamp Flybackコンバータ)、及びACアダプター(交流アダプター)に関する。
【背景技術】
【0002】
ノートパソコンや携帯電話、スマートフォンの充電にACアダプターとして用いられる電源は、小型化かつ高出力化が求められている。このような電源を実現することは、すなわち電源を高エネルギー密度化することである。その手法の一つに、電源を構成する部品である、電力のスイッチングを行う電源装置に、容量の小さな電力用トランジスタを用いてスイッチング周波数を上げ、周辺部品を小型化する方法がある。一方、種々の混晶を形成することができ、ヘテロ接合界面を容易に形成することができる窒化ガリウム(GaN)は、自発分極及びピエゾ分極によって、そのヘテロ接合界面に高濃度の2次元電子ガス層(2DEG層)を発生させるという特徴がある。この高濃度の2DEG層をチャネルとして用いた電界効果トランジスタ(FET:Field Effect Transistor)は、低オン抵抗かつ低容量のトランジスタにすることが可能である。そのため、前述のスイッチング周波数を上げることが可能なトランジスタとして注目を集めている。
【0003】
このようなGaNトランジスタ等をハイサイドとローサイドとにそれぞれ1個ずつ用いた電源装置において、スイッチング周波数を上げた場合には、電源装置から放射されるEMI(Electro Magnetic Interference)ノイズが顕著になる。EMIノイズを低減させるためには、トランジスタのゲートとゲート駆動回路あるいはゲートドライバとを接続する配線の配線長を短くすること、及び、ローサイドのトランジスタのドレイン端子とハイサイドのトランジスタのソース端子とを接続する配線の配線長を短くすることが一般的に効果的である。このEMIノイズを、電源装置として自立型のパッケージに内蔵されたトランジスタを用いた時に、トランジスタの配置を工夫することで低減する方法が開示されている(特許文献1)。特許文献1では、トランジスタのゲートとゲート駆動回路とを接続する配線の配線長を短くする対策を行っている。
【0004】
また、スイッチング周波数を上げるためには、寄生インダクタンスを低減することが必要である。そのために、トランジスタのリード端子をなくした表面実装型パッケージに組立てられたトランジスタを用いることが有効である。
【先行技術文献】
【特許文献】
【0005】
【発明の概要】
【0006】
しかし、特許文献1では、ローサイドトランジスタ(半導体スイッチング素子)のドレイン端子と、ハイサイドトランジスタ(半導体スイッチング素子)のソース端子とが近接しておらず、ローサイドトランジスタのドレイン端子と、ハイサイドトランジスタのソース端子とを接続する基板配線の長さを短くすることが十分にはできない。その結果、EMIノイズが小さくならずに、電源装置の小型化を実現することが困難であった。
【0007】
そこで、本開示は、EMIノイズを低減するとともに、部品実装面積を抑制することが可能となり、電源装置の小型化を実現できる電源装置、それを含むACFコンバータ、及びそれを用いたACアダプターを提供することを目的とする。
【0008】
上記課題を解決するために、本開示における電源装置の一形態は、トランジスタブロックと、ゲート駆動回路ブロックと、ドライバブロックとを備える。トランジスタブロックは、第1のトランジスタと、第2のトランジスタとを有する。第1のトランジスタは、第1のドレイン端子、第1のソース端子、及び第1のゲート端子を有する。第1のソース端子は、グランドに接続されている。第2のトランジスタは、第2のドレイン端子、第2のソース端子、及び第2のゲート端子を有する。第2のソース端子は、第1のドレイン端子に接続されている。ゲート駆動回路ブロックは、第1のゲート駆動回路と、第2のゲート駆動回路とを有する。第1のゲート駆動回路は、受動素子から構成され、第1のトランジスタを駆動させる駆動信号を出力する。第2のゲート駆動回路は、受動素子から構成され、第2のトランジスタを駆動させる駆動信号を出力する。ドライバブロックは、ゲート駆動回路ブロックにパルス信号を出力する。トランジスタブロックとゲート駆動回路ブロックとドライバブロックとが、この順に一方向に配置されている。第1のゲート端子と第2のゲート端子とが、トランジスタブロックの中央から見てゲート駆動回路ブロックと同じ側に配置される。第1のゲート駆動回路の出力端子と第2のゲート駆動回路の出力端子とが、ゲート駆動回路ブロックの中央から見てトランジスタブロック側に配置される。第1のソース端子と第2のソース端子との間に挟まれた領域に、第1のドレイン端子の少なくとも一部が含まれる。第2のドレイン端子は、第1のソース端子と第2のソース端子との間に挟まれた領域を、第1のソース端子から見て第2のソース端子を超えて延長した延長領域より外れた位置に配置される。
【0009】
また、本開示におけるACFコンバータの一形態は、1次側と2次側とを有するトランスと、トランスの1次側に接続されかつ入力を含む1次回路と、トランスの2次側に接続される2次回路とを備える。1次回路は、上記の電源装置を含む。2次回路は、整流素子と、整流素子に接続される容量とを有する。
【0010】
また、本開示におけるACアダプターの一形態は、上記の電源装置、または上記のACFコンバータを用いる。
【0011】
本開示により、EMIノイズを低減するとともに、部品実装面積を抑制することが可能となり、電源装置の小型化を実現できる。
【図面の簡単な説明】
【0012】
【
図1A】本開示の第1の実施形態における電源装置のトランジスタ周辺回路図
【
図1B】本開示の第1の実施形態における電源装置のトランジスタ周辺部品配置図
【
図2A】ハイサイドのトランジスタの端子配置を実現する半導体チップのパッド構造及び半導体チップを搭載するリードフレームのワイヤリングを示す図
【
図2B】ローサイドのトランジスタの端子配置を実現する半導体チップのパッド構造及び半導体チップを搭載するリードフレームのワイヤリングを示す図
【
図4】本開示の第1の実施形態の第1の変形例におけるトランジスタ周辺部品配置図
【
図5】本開示の第1の実施形態の第2の変形例におけるトランジスタ周辺部品配置図
【
図6】本開示の第1の実施形態の第3の変形例におけるトランジスタ周辺部品配置図
【
図7】本開示の第2の実施形態におけるACFコンバータの回路図
【
図8】本開示の第3の実施形態におけるACアダプターを示す斜視図
【
図9A】ローサイドのトランジスタ及びハイサイドのトランジスタを備える電源装置のトランジスタ周辺部品配置図の第1の基本例を示す図
【
図9B】ローサイドのトランジスタ及びハイサイドのトランジスタを備える電源装置のトランジスタ周辺部品配置図の第2の基本例を示す図
【発明を実施するための形態】
【0013】
まず、発明の基になった電源装置について説明する。
図9Aは、ローサイドのトランジスタ410及びハイサイドのトランジスタ405を備える電源装置のトランジスタ周辺部品配置図の第1の基本例を示す図である。
図9Bは、ローサイドのトランジスタ410及びハイサイドのトランジスタ405を備える電源装置のトランジスタ周辺部品配置図の第2の基本例を示す図である。
【0014】
図9A及び
図9Bはいずれも、基本的な電源装置の部品配置を示している。これらの電源装置は、トランジスタブロック412と、ゲート駆動回路ブロック423と、ドライバブロック430と、からなる。トランジスタブロック412は、リードレスの表面実装型パッケージに組立てられ、ローサイドのトランジスタ410とハイサイドのトランジスタ405とから構成される。ゲート駆動回路ブロック423は受動素子から構成され、トランジスタ410,405を駆動させる。ドライバブロック430は、ゲート駆動回路ブロック423にパルス信号を出力する。
図9Aに示すように、ローサイドのトランジスタ410は、第1のドレイン端子406、第1のソース端子407、及び第1のゲート端子409を有する。ハイサイドのトランジスタ405は、第2のドレイン端子401、第2のソース端子402、及び第2のゲート端子404を有する。
図9Aおよび
図9Bにおいて、基板配線411は、ローサイドのトランジスタ410の第1のドレイン端子406と、ハイサイドのトランジスタ405の第2のソース端子402とを接続する。
図9Aでは、基板配線411の長さをできるだけ短くするために、ハイサイドのトランジスタ405の第2のソース端子402の直下にローサイドのトランジスタ410の第1のドレイン端子406が配置されている。
図9Bでは、基板面積を小さくするために、ローサイドのトランジスタ410とハイサイドのトランジスタ405とを横に並べて配置している。
【0015】
しかし、
図9Bの電源装置では、ローサイドのトランジスタ410の第1のドレイン端子406と、ハイサイドのトランジスタ405の第2のソース端子402とが近接しておらず、基板配線411の長さを短くすることが十分にはできない。
【0016】
また、
図9Aの電源装置は、ハイサイドのトランジスタ405を駆動させるためのゲート駆動回路を構成する周辺部品であるダイオード14及び15、抵抗16及び17、並びに容量13の実装スペースを確保する必要がある。そのため、ローサイドのトランジスタ410の第1のドレイン端子406と、ハイサイドのトランジスタ405の第2のソース端子402とを接続する基板配線411の長さを短くすることが十分にはできない。そのうえ、ハイサイドのトランジスタ405を駆動させるゲート駆動回路を構成する周辺部品と、ドライバブロック430との間にスペースができるために、両者を接続する配線の配線長が長くなる。
【0017】
その結果、
図9Aと
図9Bのいずれの場合においても、EMIノイズが小さくならずに、電源装置の小型化を実現することが困難であるという問題がある。
【0018】
本開示にかかる発明は、上記問題を解決することを目的としている。
【0019】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。ただし、一部の同一の構成要素には、同一の符号を付し、重複する説明は省略する。
【0020】
(第1の実施形態)
図1Aは、本開示の第1の実施形態における電源装置500のトランジスタ周辺回路図である。また、
図1Bは、本発明の第1の実施形態における電源装置500のトランジスタ周辺部品配置図である。
【0021】
図1A及び
図1Bに示すように、電源装置500は、プリント基板40とプリント基板40の上に搭載された部品とから構成される。電源装置500は、トランジスタブロック12、ゲート駆動回路ブロック23、及びドライバブロック30の3つのブロックを備える。このように、電源装置500は、トランジスタブロック12、ゲート駆動回路ブロック23、及びドライバブロック30の3つのブロックに分割して考えることができる。トランジスタブロック12とゲート駆動回路ブロック23とドライバブロック30とは、第1方向(X軸方向)に並んで配置されており、この順に一方向(X軸プラス方向)に配置されている。また、トランジスタブロック12、ゲート駆動回路ブロック23、及びドライバブロック30の各々は、第1方向と垂直な第2方向(Y軸方向)に長尺な矩形状である。
【0022】
プリント基板40としては、樹脂基板が一般的に用いられる。プリント基板40として、アルミナ基板等の放熱性の高い基板を用いることで、プリント基板40の熱抵抗を下げることも可能である。ACアダプターのように材料費に対する基板費用の割合が高い電源では、プリント基板40として、2層あるいは4層の樹脂基板が一般的に用いられる。
【0023】
トランジスタブロック12は、ローサイドのトランジスタ10と、ハイサイドのトランジスタ5とから構成される。
【0024】
図1Bに示すように、ローサイドのトランジスタ10は、第1のドレイン端子6、第1のソース端子7、及び第1のゲート端子9を有する。ローサイドのトランジスタ10は、第1のドレイン端子6、第1のソース端子7、及び第1のゲート端子9を用いて、プリント基板40に実装される。その際に、ローサイドのトランジスタ10は、第2方向に長尺状になるように配置される。第1のドレイン端子6と、第1のソース端子7及び第1のゲート端子9とは、第2方向に並んで配置されている。第1のドレイン端子6は、第1のソース端子7及び第1のゲート端子9よりも、ハイサイドのトランジスタ5に近い位置に配置されている。第1のゲート端子9は、ローサイドのトランジスタ10の中央を通り第2方向に平行な直線(図示せず)から見てゲート駆動回路ブロック23と同じ側に配置されている。第1のソース端子7は、第1のゲート端子9から見て第1のドレイン端子6と同じ側、及び第1のゲート端子9から見てゲート駆動回路ブロック23とは反対側に位置するように配置されている。第1のソース端子7の形状は、L字状である。第1の実施形態では、ローサイドのトランジスタ10が、第1のドレイン端子、第1のソース端子、及び第1のゲート端子を有し、第1のソース端子がグランドに接続された第1のトランジスタに相当する。
【0025】
同様に、ハイサイドのトランジスタ5は、第2のドレイン端子1、第2のソース端子2、及び第2のゲート端子4を有する。ハイサイドのトランジスタ5は、第2のドレイン端子1、第2のソース端子2、及び第2のゲート端子4を用いて、プリント基板40に実装される。ハイサイドのトランジスタ5は、ローサイドのトランジスタ10と左右対称のソース端子とゲート端子の構造を有する。ここで、左右対称のソース端子とゲート端子の構造とは、以下に述べる構造のことをいう。すなわち、ハイサイドのトランジスタ5の第2のドレイン端子1の表面から第2のソース端子2の中央へ向かう方向で、かつ
図1Bの紙面の上からみたときを考える。このとき、第2のゲート端子4は第2のソース端子2の中央より左側に配置され、第2のゲート端子4の右側に第2のソース端子2が配置される。一方、ローサイドのトランジスタ10の第1のドレイン端子6の表面から第1のソース端子7の中央へ向かう方向で、かつ
図1Bの紙面の上からみたときを考える。このとき、第1のゲート端子9は第1のソース端子7の中央より右側に配置され、第1のゲート端子9の左側に第2のソース端子7が配置される。すなわち、ドレイン端子の表面からソース端子の中央へ向かう方向で、かつ
図1Bの紙面の上からみたときのゲート端子とソース端子の配置は、ハイサイドのトランジスタ5とローサイドのトランジスタ10とで左右が逆の関係となる。これを左右対称のソース端子とゲート端子の構造という。ハイサイドのトランジスタ5は、第1方向に長尺状になるように配置される。第2のドレイン端子1と、第2のソース端子2及び第2のゲート端子4とは、第1方向に並んで配置されている。第2のソース端子2及び第2のゲート端子4は、第2のドレイン端子1よりも、ゲート駆動回路ブロック23に近い位置に配置されている。第2のゲート端子4は、ハイサイドのトランジスタ5の中央から見てローサイドのトランジスタ10へ向かう側に配置されている。第2のソース端子2は、第2のゲート端子4から見て第2のドレイン端子1と同じ側、及び第2のゲート端子4から見てローサイドのトランジスタ10とは反対側に位置するように配置されている。第2のソース端子2の形状は、L字状である。第2のソース端子2は、第2方向において、第1のドレイン端子6と隣り合うように配置されている。第1の実施形態では、ハイサイドのトランジスタ5が、第2のドレイン端子、第2のソース端子、及び第2のゲート端子を有し、第2のソース端子がローサイドのトランジスタ10の第1のドレイン端子に接続された第2のトランジスタに相当する。
【0026】
ローサイドのトランジスタ10の第1のドレイン端子6と、ハイサイドのトランジスタ5の第2のソース端子2とは、基板配線11で電気的に接続される。このように、ハイサイドのトランジスタ5は、基板配線11を介して第1のドレイン端子6に接続される。基板配線11の第2方向の長さ(
図1BのL1参照)は、ローサイドのトランジスタ10の長辺の長さ(
図1BのL2参照)よりも短く、かつハイサイドのトランジスタ5の長辺の長さ(
図1BのL3参照)よりも短い。ローサイドのトランジスタ10の長辺の長さは、ローサイドのトランジスタ10の第2方向の長さである。ハイサイドのトランジスタ5の長辺の長さは、ハイサイドのトランジスタ5の第1方向の長さである。
【0027】
図1A及び
図1Bに示すように、ゲート駆動回路ブロック23は、第1のゲート駆動回路50と、第2のゲート駆動回路52とから構成される。
【0028】
第2のゲート駆動回路52は、ハイサイドのトランジスタ5を駆動させる駆動信号を出力するための駆動回路であって、受動素子から構成される。具体的には、第2のゲート駆動回路52は、受動素子である抵抗16、抵抗17、容量13、ダイオード14、及びダイオード15のいずれか1つ以上で構成される。また、第2のゲート駆動回路52は、出力端子33を有する。出力端子33は、ハイサイドのトランジスタ5を駆動させる信号を出力する。第1の実施形態では、第2のゲート駆動回路52は、抵抗16、抵抗17、容量13、ダイオード14、及びダイオード15で構成されている。
【0029】
第1のゲート駆動回路50は、ローサイドのトランジスタ10を駆動させる駆動信号を出力するための駆動回路であって、受動素子から構成される。具体的には、第1のゲート駆動回路50は、受動素子である抵抗21、抵抗22、容量18、ダイオード19、およびダイオード20のいずれか1つ以上で構成されている。第1のゲート駆動回路50は、出力端子34を有する。出力端子34は、ローサイドのトランジスタ10を駆動させる信号を出力する。第1の実施形態では、第1のゲート駆動回路50は、抵抗21、抵抗22、容量18、ダイオード19、およびダイオード20で構成されている。
【0030】
ハイサイドのトランジスタ5を駆動させる信号を出力するための出力端子33と、ローサイドのトランジスタ10を駆動させる信号を出力するための出力端子34とは、いずれもゲート駆動回路ブロック23の中でトランジスタブロック12に近い位置に配置されている。具体的には、出力端子33と出力端子34とは、ゲート駆動回路ブロック23の中央を通りかつ第2方向に平行な直線(図示せず)から見てトランジスタブロック12と同じ側にある。さらに具体的には、出力端子33と出力端子34とは、ゲート駆動回路ブロック23におけるトランジスタブロック12側の縁部に配置されている。出力端子33は、第1方向において第2のゲート端子4と隣り合っている。出力端子34は、第1方向において第1のゲート端子9と隣り合っている。これによって、ハイサイドのトランジスタ5を駆動させるための信号をハイサイドのトランジスタ5に入力するために、出力端子33とハイサイドのトランジスタ5とを接続する配線(図示せず)を短くできる。また、ローサイドのトランジスタ10を駆動させる信号をローサイドのトランジスタ10に入力するために、出力端子34とローサイドのトランジスタ10とを接続する配線(図示せず)を短くできる。したがって、EMIノイズを低減させる効果がある。
【0031】
図1A及び
図1Bに示すように、ドライバブロック30は、ゲート駆動回路ブロック23にパルス信号を出力するゲートドライバIC(集積回路)24と、抵抗27、抵抗28、容量25、容量26、及びダイオード29から構成された受動素子とからなる。
【0032】
ローサイドのトランジスタ10とハイサイドのトランジスタ5とは、例えば、GaNトランジスタからなり、GaNトランジスタを用いて表面実装型パッケージに組み立てられている。表面実装型パッケージを用いることで、TO220に代表される自立型パッケージに比べ、寄生インダクタ成分を低減でき、より高速なスイッチングを実現できる。特に、リードレスの表面実装型パッケージを用いることで、寄生インダクタンスを大幅に低減できる。なお、GaNトランジスタとは、GaNに代表されるIII族窒化物半導体を材料として構成されるトランジスタのことをいう。
【0033】
また、ゲート駆動回路ブロック23は、抵抗だけから構成されてもよいが、容量、及びダイオードを組み合わせることで、より高速なスイッチング、より安定した駆動を実現できる。
【0034】
ドライバブロック30の受動素子は、主にハイサイドの信号の基準電位を安定化させるための部品である。当該受動素子に使用する素子は、ゲートドライバIC24の仕様によって決定される。
【0035】
図1Bに示すように、ローサイドのトランジスタ10は、ハイサイドのトランジスタ5に対して、90度回転させた方向で配置されている。具体的には、ハイサイドのトランジスタ5は、第2のドレイン端子1と、第2のソース端子2及び第2のゲート端子4とが、第1方向に並ぶように配置されている。これに対して、ローサイドのトランジスタ10は、第1のドレイン端子6と、第1のソース端子7及び第1のゲート端子9とが、第2方向に並ぶように配置されている。また、ローサイドのトランジスタ10における、第1のゲート端子9と第1のソース端子7との位置関係と、ハイサイドのトランジスタ5における、第2のゲート端子4と第2のソース端子2との位置関係とが、それぞれのドレイン端子から見て反対の位置関係にあるように端子配置が構成されている。つまり、ローサイドのトランジスタにおける、ドレイン端子から見たときのゲート端子とソース端子との位置関係と、ハイサイドのトランジスタにおける、ドレイン端子から見たときのゲート端子とソース端子との位置関係とは、以下に述べるような意味で反対である。具体的には、第2のドレイン端子1から見たときの第2のゲート端子4と第2のソース端子2との位置関係と、第1のドレイン端子6から見たときの第1のゲート端子9と第1のソース端子7との位置関係とは、以下に述べるような意味で反対である。さらに具体的には、第2のドレイン端子1から見たときに、第2のゲート端子4は、ハイサイドのトランジスタ5の左右方向(第2方向)の中央よりも左側に配置されており、第2のソース端子2は、第2のゲート端子4よりも手前側と、第2のゲート端子4よりも右側とに位置するように、L字状に配置されている。これに対して、第1のドレイン端子6から見たときに、第1のゲート端子9は、ローサイドのトランジスタ10の左右方向(第1方向)の中央よりも右側に配置されており、第1のソース端子7は、第1のゲート端子9よりも手前側と、第1のゲート端子9よりも左側とに位置するように、L字状に配置されている。
【0036】
この構成により、ローサイドのトランジスタ10をハイサイドのトランジスタ5に対し90度回転させた方向で配置させた場合に、ローサイドのトランジスタ10の第1のゲート端子9を、トランジスタブロック12におけるゲート駆動回路ブロック23に面した側に配置することができる。したがって、トランジスタブロック12とゲート駆動回路ブロック23とドライバブロック30とが、この順で第1方向に並ぶことが可能となる。
【0037】
同様の電極端子構成であれば、ハイサイドのトランジスタ5及びローサイドのトランジスタ10は、パッケージに組立てられていない半導体チップでもよい。半導体チップの表面側を上にして実装する場合には、ローサイドのトランジスタのドレインパッドと、ハイサイドのトランジスタのソースパッドとの接続には、プリント基板40にプリントされた配線の代わりに、ワイヤを用いれば良い。
【0038】
図2Aは、ハイサイドのトランジスタ5の端子配置を実現する半導体チップ100のパッド構造及び半導体チップ100を搭載するリードフレームのワイヤリングを示す図である。同様に、
図2Bは、ローサイドのトランジスタ10の端子配置を実現する半導体チップ150のパッド構造及び半導体チップ150を搭載するリードフレームのワイヤリングを示す図である。実際のハイサイドのトランジスタ5、及びローサイドのトランジスタ10は、それぞれ樹脂101、151によって封止されているので、
図2A、及び
図2Bは、樹脂を透過してリードフレームやワイヤを見た場合の図である。
【0039】
図2A及び
図2Bに示すように、半導体チップ100および150は、例えば、GaNトランジスタである。半導体チップ100は、半導体チップ100の表面に、例えば、金(Au)からなるドレインパッド108、ゲートパッド109、及びソースパッド110を有する。半導体チップ150は、半導体チップ150の表面に、例えば、金(Au)からなるドレインパッド158、ゲートパッド159、及びソースパッド160を有する。
【0040】
ドレイン端子102、ゲート端子103、ソース端子104A及びダイパッド104Bは、樹脂101で封止された後に、リードフレームを切断加工することで形成されている。ドレイン端子152、ゲート端子153、ソース端子154A及びダイパッド154Bは樹脂151で封止された後に、リードフレームを切断加工することで形成されている。
【0041】
ソース端子104Aは、半導体チップ100を搭載しているダイパッド104Bと電気的に接続されている。ソース端子154Aは、半導体チップ150を搭載しているダイパッド154Bと電気的に接続されている。
【0042】
ドレインワイヤ105は、半導体チップ100のドレインパッド108と、ドレイン端子102とを電気的に接続している。ゲートワイヤ106は、半導体チップ100のゲートパッド109と、ゲート端子103とを電気的に接続している。ソースワイヤ107は、半導体チップ100のソースパッド110と、ソース端子104Aとを電気的に接続している。
【0043】
同様に、ドレインワイヤ155は、半導体チップ150のドレインパッド158と、ドレイン端子152とを電気的に接続している。ゲートワイヤ156は、半導体チップ150のゲートパッド159と、ゲート端子153とを電気的に接続している。ソースワイヤ157は、半導体チップ150のソースパッド160と、ソース端子154Aとを電気的に接続している。
【0044】
ドレインワイヤ105及び155、ゲートワイヤ106及び156、並びにソースワイヤ107および157は、例えば、金(Au)または銅(Cu)からなることで、ワイヤ抵抗を低減可能となる。また、ダイパッド104B及びダイパッド154Bを形成するリードフレームに、例えば、熱伝導率が高い銅(Cu)を用いることで、半導体チップ100及び150から発生する熱を効果的に放熱させることができる。
【0045】
図3は、領域201と延長領域202とを示す図である。なお、図面が煩雑になることを避けるため、
図3では、第1の実施形態の構成において、ローサイドのトランジスタ10及びハイサイドのトランジスタ5以外の図示を省略する。
【0046】
図3に示すように、ハイサイドのトランジスタ5の第2のソース端子2とローサイドのトランジスタ10の第1のソース端子7との間に挟まれた領域201(
図3のボーダー部分参照)には、ローサイドのトランジスタ10の第1のドレイン端子6の少なくとも一部が含まれている。言い換えると、ハイサイドのトランジスタ5の第2のソース端子2とローサイドのトランジスタ10の第1のソース端子7との間に挟まれた領域201には、ローサイドのトランジスタ10の第1のドレイン端子6の少なくとも一部が位置している。
【0047】
また、ハイサイドのトランジスタ5の第2のドレイン端子1は、ハイサイドのトランジスタ5の第2のソース端子2とローサイドのトランジスタ10の第1のソース端子7との間の領域201を、第1のソース端子7から見て第2のソース端子2の向こう側(Y軸方向プラス側)に延長した延長領域202(
図3のストライプ部分参照)と外れた位置に備えられている。言い換えると、ハイサイドのトランジスタ5の第2のドレイン端子1は、延長領域202に位置しないように、配置されている。延長領域202は、第2方向において、第2のソース端子2から見て、ローサイドのトランジスタ10とは反対側(Y軸方向プラス側)に位置している。
【0048】
第1の実施形態により、ローサイドのトランジスタ10の第1のドレイン端子6と、ハイサイドのトランジスタ5の第2のソース端子2とを接続する基板配線11の長さを短縮させることができ、EMIノイズ及び部品実装面積を抑制することができる。基板配線11の長さは、ローサイドのトランジスタ10の長辺、およびハイサイドのトランジスタ5の長辺よりも短くすることで、特にEMIノイズの低減に効果がある。
【0049】
以上のように、第1の実施形態における電源装置500は、トランジスタブロック12と、ゲート駆動回路ブロック23と、ドライバブロック30とを備える。トランジスタブロック12は、ローサイドのトランジスタ10と、ハイサイドのトランジスタ5とから構成されている。ローサイドのトランジスタ10は、第1のドレイン端子6、第1のソース端子7、及び第1のゲート端子9を有する。第1のソース端子7がグランドに接続されている。ハイサイドのトランジスタ5は、第2のドレイン端子1、第2のソース端子2、及び第2のゲート端子4を有する。第2のソース端子2は、第1のドレイン端子6に接続されている。ゲート駆動回路ブロック23は、第1のゲート駆動回路50と、第2のゲート駆動回路52とから構成されている。第1のゲート駆動回路50は、受動素子から構成されている。第1のゲート駆動回路50は、ローサイドのトランジスタ10を駆動させる駆動信号を出力する。第2のゲート駆動回路52は、受動素子から構成されている。第2のゲート駆動回路52は、ハイサイドのトランジスタ5を駆動させる駆動信号を出力する。ドライバブロック30は、ゲート駆動回路ブロック23にパルス信号を出力する。トランジスタブロック12とゲート駆動回路ブロック23とドライバブロック30とが、この順に一方向に配置されている。第1のゲート端子9と第2のゲート端子4とは、トランジスタブロック12の中央を通り第2の方向に平行な直線(図示せず)からみてゲート駆動回路ブロック23と同じ側にある。第1のゲート駆動回路50の出力端子34と第2のゲート駆動回路52の出力端子33とは、ゲート駆動回路ブロック23の中央を通り第2の方向に平行な直線(図示せず)からみてトランジスタブロック12と同じ側にある。第1のソース端子7と第2のソース端子2との間に挟まれた領域201に、第1のドレイン端子6の少なくとも一部が含まれている。第2のドレイン端子1は、第1のソース端子7と第2のソース端子2との間に挟まれた領域201を、第1のソース端子7から見て第2のソース端子2の向こう側に延長した延長領域202より外れた位置にある。
【0050】
これによれば、第1のゲート端子9と第2のゲート端子4とが、トランジスタブロック12の中央を通り第2の方向に平行な直線(図示せず)からみてゲート駆動回路ブロック23と同じ側にある。また、第1のゲート駆動回路50の出力端子34と第2のゲート駆動回路52の出力端子33とが、ゲート駆動回路ブロック23の中央を通り第2の方向に平行な直線(図示せず)からみてトランジスタブロック12と同じ側にある。したがって、第1のゲート端子9と第1のゲート駆動回路50の出力端子34とを接続する配線の長さ、および第2のゲート端子4と第2のゲート駆動回路52の出力端子33とを接続する配線の長さを短くできる。また、第1のソース端子7と第2のソース端子2との間に挟まれた領域201に、第1のドレイン端子6の少なくとも一部が含まれている。したがって、第1のドレイン端子6と第2のソース端子2とを接続する配線の配線長を短縮させることが可能となる。これらの結果、EMIノイズを低減するとともに、部品実装面積を抑制することが可能となり、電源装置の小型化を実現できる。
【0051】
また、ローサイドのトランジスタ10及びハイサイドのトランジスタ5は、表面実装型パッケージに組み立てられている。
【0052】
これによれば、自立型パッケージに比べ、寄生インダクタ成分を低減でき、より高速なスイッチングを実現できる。
【0053】
また、ローサイドのトランジスタ10及びハイサイドのトランジスタ5は、GaNトランジスタからなる。
【0054】
これによれば、高速スイッチングによって、電源装置500の体積を低減できる。また、面積抵抗率(Ron×A、Ronはトランジスタのオン抵抗、Aはトランジスタの面積)の低減によって、効率を向上できる。
【0055】
また、第2のドレイン端子1から見たときの第2のゲート端子4と第2のソース端子2との位置関係と、第1のドレイン端子6から見たときの第1のゲート端子9と第1のソース端子7との位置関係とが、反対である。
【0056】
これによれば、ローサイドのトランジスタ10をハイサイドのトランジスタ5に対して回転させて配置した場合に、ローサイドのトランジスタ10の第1のゲート端子9を、トランジスタブロック12におけるゲート駆動回路ブロック23に面した側に容易に配置することができる。これによって、第1のゲート端子9とゲート駆動回路ブロック23とを接続する配線をより短くできる。したがって、EMIノイズをより低減するとともに、部品実装面積を抑制することが可能となる。
【0057】
また、第2のソース端子2と第1のドレイン端子6とを電気的に接続する基板配線11の長さが、ローサイドのトランジスタ10の長辺の長さよりも短く、かつハイサイドのトランジスタ5の長辺の長さよりも短い。
【0058】
これによれば、EMIノイズをより低減するとともに、部品実装面積を抑制することが可能となる。
【0059】
また、第1のゲート駆動回路50は、抵抗21,22、容量18、及びダイオード19,20で構成される。第2のゲート駆動回路52は、抵抗16,17、容量13、及びダイオード14,15で構成される。
【0060】
これによれば、より高速なスイッチング、及びより安定した駆動を実現できる。
【0061】
(第1の実施形態の第1の変形例)
本開示の第1の実施形態の第1の変形例について述べる。
図4は、本開示の第1の実施形態の第1の変形例における部品配置図を示す図である。
図4に示すように、第1の変形例における電源装置500aにおいて、トランジスタブロック12aは、ローサイドのトランジスタ10aと、ハイサイドのトランジスタ5aとから構成されている。ローサイドのトランジスタ10aは、第1のゲート端子9aと第1のソース端子7との間に第1のソースセンス端子8を有し、ハイサイドのトランジスタ5aは、第2のゲート端子4aと第2のソース端子2との間に第2のソースセンス端子3を有している。
【0062】
ローサイドのトランジスタ10aは、第1のソース端子7、第1のソースセンス端子8、及び第1のゲート端子9aがこの順に第1方向に並んでいる。具体的には、第1のソース端子7、第1のソースセンス端子8、及び第1のゲート端子9aは、第1方向における一方向(X軸プラス方向)に、この順に並んでいる。ハイサイドのトランジスタ5aは、第2のソース端子2、第2のソースセンス端子3、及び第2のゲート端子4aがこの順に第2方向に並んでいる。
【0063】
第1のソースセンス端子8、第2のソースセンス端子3をそれぞれ第1のゲート駆動回路50、第2のゲート駆動回路52に接続させることにより、高周波でのスイッチングでの動作をより安定して行うことができる。また、
図4のようなトランジスタの配置にした場合、ハイサイドのトランジスタ5aの第2のソースセンス端子3は、トランジスタブロック12aの中央を通り第2方向に平行な直線(図示せず)から見てゲート駆動回路ブロック23と同じ側に配置される。具体的には、第2のソースセンス端子3は、トランジスタブロック12aにおけるゲート駆動回路ブロック23に面する側に配置される。したがって、第2のソースセンス端子3とゲート駆動回路ブロック23とを電気的に接続する配線(図示せず)は、ハイサイドのトランジスタ5aとローサイドのトランジスタ10aとの間の領域を通ることがない。そのため、第2のソースセンス端子3とゲート駆動回路ブロック23とを電気的に接続する配線は、基板配線11の長さに影響を与えない。その結果、EMIノイズの低減に効果がある。
【0064】
以上のように、第1の実施形態の第1の変形例における電源装置500aにおいて、ローサイドのトランジスタ10aは第1のソースセンス端子8をさらに有する。そして、ハイサイドのトランジスタ5aは第2のソースセンス端子3をさらに有する。ローサイドのトランジスタ10aは、第1のソース端子7、第1のソースセンス端子8、及び第1のゲート端子9aがこの順に並ぶ。ハイサイドのトランジスタ5aは、第2のソース端子2、第2のソースセンス端子3、及び第2のゲート端子4aがこの順に並ぶ。
【0065】
これによれば、第1のソースセンス端子8を第1のゲート駆動回路50に接続し、第2のソースセンス端子3を第2のゲート駆動回路52に接続することにより、高周波でのスイッチングでの動作をより安定して行うことができる。
【0066】
(第1の実施形態の第2の変形例)
本開示の第1の実施形態の第2の変形例について述べる。
図5は、本開示の第1の実施形態の第2の変形例における部品配置図を示す図である。
図5に示すように、第2の変形例における電源装置500bにおいて、ドライバブロック30bは、ローサイドゲートドライバ31と、ハイサイドゲートドライバ32とから構成される。ローサイドゲートドライバ31は、ローサイド側の第1のゲート駆動回路50に電気的に接続される。ハイサイドゲートドライバ32は、ハイサイド側の第2のゲート駆動回路52に電気的に接続される。ローサイドのゲートドライバとハイサイドのゲートドライバとを分けることで、ローサイドゲートドライバ31と第1のゲート駆動回路50とを接続する配線(図示せず)の配線長を短縮でき、ハイサイドゲートドライバ32と第2のゲート駆動回路52とを接続する配線(図示せず)の配線長を短縮でき、より安定的な駆動ができる。
【0067】
(第1の実施形態の第3の変形例)
本開示の第1の実施形態の第3の変形例について述べる。
図6は、本開示の第1の実施形態の第3の変形例における部品配置図を示す図である。
図6に示すように、第3の変形例における電源装置500cにおいて、トランジスタブロック12cは、ローサイドのトランジスタ10cと、ハイサイドのトランジスタ5cとから構成されている。ローサイドのトランジスタ10cの第1のソース端子、及びハイサイドのトランジスタ5cの第2のソース端子は、複数に分離されている。具体的には、ローサイドのトランジスタ10cは、相互に分離された第1のソース端子7c、7d、7eを有する。ハイサイドのトランジスタ5cは、相互に分離された第2のソース端子2c、2d、2eを有する。第1のソース端子および第2のソース端子を複数に分離することにより、新たな素子を実装するとき(2次実装時)に、ソース端子と実装基板間との半田量の不均一を軽減し、2次実装における、実装基板に対する素子の傾きを抑制できる。
【0068】
(第2の実施形態)
本開示の第2の実施形態について述べる。
図7は、第2の実施形態におけるACF(Active Clamp Flyback)コンバータ550の回路図の一例を示す図である。
【0069】
図7に示すように、ACFコンバータ550は、1次側と2次側とを有するトランス302と、トランス302の1次側に接続されて、入力される交流電源(以下、「入力301」という)を含む1次回路303と、トランス302の2次側に接続される2次回路304とを備える。入力301からは、たとえば、100Vの交流電力が入力される。1次回路303は、トランジスタブロック12と、ゲート駆動回路ブロック23と、ドライバブロック30とを備える電源装置500を含む。1次回路303は、グランドに接続されるローサイドのトランジスタ10と、ローサイドのトランジスタ10に接続されるハイサイドのトランジスタ5とを有する。2次回路304は、整流素子305と、整流素子305に接続される容量306と、出力313とを有する。出力313とは、入力301の交流電力が変換された直流電力を出力する2つの端子である。ハイサイドのトランジスタ5及びローサイドのトランジスタ10は、例えば、GaNトランジスタからなる。整流素子305は、例えば、シリコン(Si)-MOSFET(Metal Oxide Semiconductor Field Effect Transistor)からなる。1次回路303の入力301には、Si-Diodeで構成された整流素子307が接続されている。整流素子307とトランジスタ5との間には、LCフィルターと、RC回路とが接続されている。LCフィルターは、例えば1μFの容量を持つ容量308と、例えば22μHのインダクタンスを持つコイル309とで構成されている。RC回路は、例えば82μFの容量を持つ入力容量310と、例えば2MΩの抵抗値を持つ抵抗311と、例えば0.22μFの容量値を持つ容量312とで構成されている。2次回路304の容量306と出力313との間には、例えば1μHのインダクタンスを持つコイル314が接続されている。ACFコンバータ550は、上記のような回路構成からなるAC-DCコンバータの一例である。
【0070】
以上のように、第2の実施形態におけるACFコンバータ550は、1次側と2次側とを有するトランス302と、トランス302の1次側に接続されかつ入力301を含む1次回路303と、トランス302の2次側に接続される2次回路304とを備える。1次回路303は、トランジスタブロック12と、ゲート駆動回路ブロック23と、ドライバブロック30とを備える電源装置500を含む。2次回路304は、整流素子305と、整流素子305に接続される容量306とを有する。
【0071】
これによれば、EMIノイズを低減でき、より小型のACFコンバータが得られる。
【0072】
(第3の実施形態)
本開示の第3の実施形態について述べる。
図8は、本開示の第3の実施形態におけるACアダプター600を示す斜視図である。
図8に示すように、ACアダプター600は、商用電源からの交流電力を直流電力に変換する機器である。ACアダプター600は、本体601と、ケーブル602とを有している。本体601をコンセントに差し込み、ケーブル602をスマートフォン等に接続することによって、当該スマートフォン等を充電できる。ACアダプター600は、本体601内に、電源装置500、または電源装置500を含むACFコンバータ550を有している。このように、ACアダプター600には、電源装置500、または電源装置500を含むACFコンバータ550が用いられている。なお、
図8では、ACアダプター600が、本体601内に電源装置500を有している場合について、図示している。
【0073】
以上のように、第3の実施形態におけるACアダプター600には、電源装置500、または電源装置500を含むACFコンバータ550が用いられている。
【0074】
これによれば、EMIノイズを低減するとともに、部品実装面積を抑制することが可能となり、ACアダプターの小型化を実現できる。
【産業上の利用可能性】
【0075】
本開示にかかる電源装置は、スイッチング電源の代表的な構成であるACFコンバータや、ハーフブリッジあるいはハーフブリッジを2つ用いて構成されるフルブリッジを備えるAC-DCコンバータや、ハーフブリッジを3つ用いて構成される3相インバータとしても利用可能である。さらに、本発明の電源装置は、特にEMIの規制が厳しいACアダプターに利用可能である。
【符号の説明】
【0076】
1,401 第2のドレイン端子
2,2c,2d,2e,402 第2のソース端子
3 第2のソースセンス端子
4,4a,404 第2のゲート端子
5,5a,5c,405 トランジスタ
6,406 第1のドレイン端子
7,7c,7d,7e,407 第1のソース端子
8 第1のソースセンス端子
9,9a,409 第1のゲート端子
10,10a,10c,410 トランジスタ
11,411 基板配線
12,12a,12c,412 トランジスタブロック
13,18,25,26,306,308,312 容量
14,15,19,20,29 ダイオード
16,17,21,22,27,28,311 抵抗
23,423 ゲート駆動回路ブロック
24 ゲートドライバIC
30,30b,430 ドライバブロック
31 ローサイドゲートドライバ
32 ハイサイドゲートドライバ
33,34 出力端子
40 プリント基板
50 第1のゲート駆動回路
52 第2のゲート駆動回路
100,150 半導体チップ
101,151 樹脂
102,152 ドレイン端子
103,153 ゲート端子
104A,154A ソース端子
104B,154B ダイパッド
105,155 ドレインワイヤ
106,156 ゲートワイヤ
107,157 ソースワイヤ
108,158 ドレインパッド
109,159 ゲートパッド
110,160 ソースパッド
201 領域
202 延長領域
301 入力
302 トランス
303 1次回路
304 2次回路
305,307 整流素子
309,314 コイル
310 入力容量
313 出力
500,500a,500b,500c 電源装置
550 ACFコンバータ
600 ACアダプター