特許 7580352 半導体装置、半導体装置の製造方法、および電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-31

(45)【発行日】2024-11-11

(54)【発明の名称】半導体装置、半導体装置の製造方法、および電力変換装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20241101BHJP

   H01L 29/868 20060101ALI20241101BHJP

   H01L 23/29 20060101ALI20241101BHJP

   H01L 23/31 20060101ALI20241101BHJP

   H01L 29/06 20060101ALI20241101BHJP

   H01L 21/329 20060101ALI20241101BHJP

【ＦＩ】

H01L29/91 D

H01L23/30 D

H01L29/06 301G

H01L29/91 F

H01L29/91 B

【請求項の数】 8

(21)【出願番号】P 2021142277

(22)【出願日】2021-09-01

(65)【公開番号】P2023035433

(43)【公開日】2023-03-13

【審査請求日】2023-09-05

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】中田 洋輔

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２０２１－１１８２１８（ＪＰ，Ａ）

【文献】国際公開第２０１７／０３３２１６（ＷＯ，Ａ１）

【文献】特開２０２１－０９３４９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／８７２

Ｈ０１Ｌ ２３／２９

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２３／３１

(57)【特許請求の範囲】

【請求項1】

電流が流れる活性領域であるセル領域、前記セル領域よりも外周側に設けられ耐圧保持時に電界の発生が制限される分離領域、および前記分離領域よりも外周側に設けられたガードリング領域と前記ガードリング領域よりも外周側に設けられ前記耐圧保持時に空乏層が伸びることが制限される余剰領域とを有する終端領域が規定された半導体基板と、
前記分離領域と前記終端領域において前記半導体基板の上面を覆う絶縁層と、
前記セル領域と前記分離領域において前記半導体基板の上面と前記絶縁層の上面の一部に設けられた表面電極と、
前記絶縁層における前記表面電極から露出する部分を覆う防水層と、を備え、
前記防水層は、前記表面電極から離間して、前記ガードリング領域と前記余剰領域のうち少なくとも前記空乏層が伸びる領域の上側を覆うように設けられた、半導体装置。

【請求項2】

前記防水層は、上面視にて前記絶縁層の端縁よりも内側に収まるように設けられた、請求項１に記載の半導体装置。

【請求項3】

前記セル領域と、前記分離領域と、前記終端領域とにおいて前記半導体基板の上面を覆う保護膜をさらに備え、
前記保護膜は、前記表面電極と、前記防水層と、前記絶縁層とを覆う、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記防水層は、シリコン窒化膜を含む、請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

前記保護膜は、ポリイミドまたはポリアミドを含む、請求項３に記載の半導体装置。

【請求項6】

前記半導体基板は、シリコンカーバイドを含む、請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

請求項１から請求項６のいずれか１項に記載の半導体装置を製造する半導体装置の製造方法であって、
前記防水層を形成する際、少なくとも２回に分けて成膜する、半導体装置の製造方法。

【請求項8】

請求項１から請求項６のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた、電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、半導体装置の製造方法、および電力変換装置に関するものである。

【背景技術】

【0002】

半導体装置に実装された半導体素子の終端部から内部に向かって水分が浸入することで、半導体装置の耐圧が低下することが確認されている。この問題を解消するための構造として、例えば特許文献１には、半導体基板の終端領域に設けられた絶縁層と金属電極（表面電極に相当する）に、水分の透過率の低いシリコン窒化膜（防水層に相当する）を被覆し、水分に起因した金属電極の腐食を防止する構造が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－１７５９３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、例えば銀焼結接合など、半導体素子への押圧を伴う加圧接合工程で半導体素子が実装される半導体装置では、半導体素子への押圧時に金属電極が変形しやすい。金属電極が変形すると、金属電極の上に乗り上げたシリコン窒化膜の部分において、変形に追従できない薄いシリコン窒化膜が割れ、その割れは終端領域を覆う絶縁層まで広がる。そのため、絶縁層まで広がった割れから水分が浸入し半導体装置の耐圧を低下させるという問題があった。

【0005】

そこで、本開示は、加圧接合工程で半導体素子が実装される際に、防水層が割れることを抑制し、半導体装置の耐圧低下を抑制することが可能な技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示に係る半導体装置は、電流が流れる活性領域であるセル領域、前記セル領域よりも外周側に設けられ耐圧保持時に電界の発生が制限される分離領域、および前記分離領域よりも外周側に設けられたガードリング領域と前記ガードリング領域よりも外周側に設けられ前記耐圧保持時に空乏層が伸びることが制限される余剰領域とを有する終端領域が規定された半導体基板と、前記分離領域と前記終端領域において前記半導体基板の上面を覆う絶縁層と、前記セル領域と前記分離領域において前記半導体基板の上面と前記絶縁層の上面の一部に設けられた表面電極と、前記絶縁層における前記表面電極から露出する部分を覆う防水層とを備え、前記防水層は、前記表面電極から離間して、前記ガードリング領域と前記余剰領域のうち少なくとも前記空乏層が伸びる領域の上側を覆うように設けられたものである。

【発明の効果】

【0007】

本開示によれば、防水層は表面電極から離間して設けられており、防水層には、防水層の割れ起点となる表面電極の上に乗り上げた部分がないため、加圧接合工程で半導体素子が実装される際に、防水層が割れることを抑制できる。これにより、半導体装置の耐圧低下を抑制することができる。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に係る半導体装置が備える半導体素子の終端構造を模式的に示す断面図である。

【図2】実施の形態１に係る半導体装置が備える半導体素子の終端構造に関する電界分布のシミュレーション結果の一例を示す図である。

【図3】実施の形態１に係る半導体装置の製造工程を模式的に示す断面図である。

【図4】実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

【発明を実施するための形態】

【0009】

以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。

【0010】

＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置５０（図３（ｅ）参照）が備える半導体素子１０の終端構造を模式的に示す断面図である。図２は、実施の形態１に係る半導体装置５０（図３（ｅ）参照）が備える半導体素子１０の終端構造に関する電界分布のシミュレーション結果の一例を示す図である。

【0011】

図１に示すように、半導体装置５０（図３（ｅ）参照）が備える半導体素子１０は、半導体基板１と、絶縁層１１と、表面電極１２と、防水層１３と、保護膜１４とを備えている。

【0012】

半導体基板１は、ｎ型半導体基板であり、セル領域２と、分離領域３と、終端領域６とが規定されている。セル領域２は電流が流れる活性領域であり、セル領域２にはｐ型半導体部が設けられている。分離領域３は、セル領域２よりも外周側に隣接してセル領域２を覆うように設けられ、耐圧保持時に電界の発生が制限される領域である。また、分離領域３には、ｐ型半導体部が設けられている。

【0013】

終端領域６は、ガードリング領域４と、余剰領域５とを有している。ガードリング領域４は、分離領域３よりも外周側に隣接して分離領域３を覆うように設けられ、ガードリング領域４には、離散的な複数のｐ型半導体部が設けられている。

【0014】

余剰領域５は、ガードリング領域４よりも外周側に隣接してガードリング領域４を覆うように設けられている。余剰領域５は、ｎ型半導体で構成され、耐圧保持時に空乏層が伸びることが制限される領域である。

【0015】

セル領域２には、例えば、図示しないダイオードが内蔵された半導体スイッチング素子、および、ダイオードの少なくとも１つが配置されている。以下では、セル領域２にはダイオードが内蔵された半導体スイッチング素子が配置されている構成を例にして説明する。そのような構成では、半導体スイッチング素子がオン状態のときにセル領域２が通電し、半導体スイッチング素子がオフ状態のときに分離領域３と終端領域６が耐圧を保持する。

【0016】

半導体基板１は、シリコンカーバイドを主たる材料として構成されたｎ型半導体で形成されている。ｐ型半導体部は、例えば、シリコンカーバイドを主たる材料として構成された半導体にアルミをイオン注入して拡散することで、形成することができる。

【0017】

絶縁層１１は、分離領域３と終端領域６において半導体基板１の上面を覆うように設けられている。具体的には、絶縁層１１は、上面視にて分離領域３および終端領域６の端縁部分を除く領域において半導体基板１の上面に設けられている。

【0018】

表面電極１２は、セル領域２と分離領域３において半導体基板１の上面と絶縁層１１の上面の一部に設けられている。具体的には、表面電極１２は、セル領域２と分離領域３において半導体基板１の上面の一部と、分離領域３において絶縁層１１の上面の一部に設けられている。また、表面電極１２は、半導体基板１の上面から絶縁層１１の上面の一部に跨るように設けられている。

【0019】

防水層１３は、絶縁層１１における表面電極１２から露出する部分を覆うように、絶縁層１１における表面電極１２から露出する部分の上面に設けられている。また、防水層１３は、表面電極１２の上に乗り上げないように、表面電極１２から離間して設けられている。すなわち、防水層１３は、加圧接合工程の際に半導体素子１０が押圧されたときに殆ど変形しない絶縁層１１の上面のみに形成されている。

【0020】

保護膜１４は、表面電極１２の一部と、防水層１３と、絶縁層１１とを覆うように、セル領域２の一部と、分離領域３と、終端領域６とにおいて半導体基板１の上面に設けられている。

【0021】

図２に示すように、半導体素子１０に電圧を印可した際、セル領域２から外周側に向かって空乏層Ｄが伸びていくが、このとき分離領域３では電界は発生せず、離散的な複数のｐ型半導体が設けられたガードリング領域４で電界は発生する。ガードリング領域４からさらに外周側に位置する余剰領域５では空乏層Ｄが伸びたところまで電界は発生する。基本的には、余剰領域５は、実際の使用耐圧において空乏層Ｄが伸びると想定される長さよりも長く設けられている。つまり、余剰領域５では途中から電界は発生しなくなる。

【0022】

そのため、ガードリング領域４と余剰領域５のうち少なくとも空乏層Ｄが伸びる領域に、水分が浸入することを抑制できれば、半導体素子１０は十分な効果を発揮することができる。これにより、防水層１３を表面電極１２から離間させたとしても、半導体素子１０は十分な効果を発揮することができるため、半導体素子１０の信頼性を確保することができる。

【0023】

絶縁層１１は、例えば、シリコン酸化膜を主たる材料として構成され、保護膜１４は、例えば、ポリイミドまたはポリアミドを主たる材料として構成されている。また、防水層１３は、例えば、シリコン窒化膜を主たる材料として構成されている。シリコン窒化膜に若干の導電性を与えて、ガードリング領域４の電界分布を平準化する手法が採られることもあるが、本実施の形態における防水を目的としたシリコン窒化膜は、導電性を持っていない方が望ましい。

【0024】

防水層１３を形成する際、例えば、少なくとも２回に分けて成膜すると、防水層１３の防水機能をさらに向上させることができる。これは、１回目の成膜時にピンホールが発生しても、２回目以降の成膜時にピンホールが埋まるからである。

【0025】

図１に示すように、防水層１３の一端側は、半導体基板１の分離領域３において表面電極１２から離間する箇所に対向し、防水層１３の他端側は、半導体基板１の余剰領域５に対向している。このように、防水層１３は、空乏層Ｄが伸びる方向の端を含む領域に対向する絶縁層１１の部分を覆うことで、高電界部に水分が浸入することを抑制できるため、ＴＨＢ（Temperature Humidity Bias）試験における寿命を向上させることができる。ここで、空乏層Ｄが伸びる方向とは、図１における右方向である。なお、防水層１３の一端側は、図２において双方向の矢印１５で示された範囲内で、表面電極１２から離間させることが可能である。

【0026】

また、防水層１３は、上面視にて絶縁層１１の端縁よりも内側に収まるように設けられている。防水層１３が上面視にて絶縁層１１の端縁からはみ出ている場合、防水層１３が絶縁層１１の端縁の段差に乗り上げることで、局所的に防水層１３が薄くなる箇所が生じる。加圧接合工程で半導体素子１０が実装される際に、防水層１３が薄くなる箇所が割れの起点となるが、防水層１３が上面視にて絶縁層１１の端縁よりも内側に収まっているため、防水層１３が薄くなる箇所が生じず、防水層１３における加圧接合時の割れの起点が発生することを回避できる。

【0027】

次に、図３を用いて、半導体装置５０の製造工程について説明する。図３（ａ）～（ｅ）は、実施の形態１に係る半導体装置５０の製造工程を模式的に示す断面図である。

【0028】

半導体素子１０について高温で動作させたときの信頼性を高めるために、焼結接合により半導体素子１０を接合する場合を考える。まず、図３（ａ）に示すように、絶縁層１６ａの裏面と表面にそれぞれ回路パターン１６ｂ，１６ｃが設けられた絶縁基板１６を準備し、回路パターン１６ｃの上面に接合材１７を配置する。接合材１７として、例えば銀または銅を主たる材料として構成された接合材が用いられる。

【0029】

次に、図３（ｂ）に示すように、絶縁基板１６上に接合材１７を介して半導体素子１０を載置し、後の工程である加圧接合工程では高温環境下で圧力をかけて焼結接合が行われる。

【0030】

図３（ｃ）に示すように、加圧接合工程において半導体素子１０の損傷を防止するために、加圧治具１８と半導体素子１０との間に、テフロン（登録商標）シートなどの緩衝材１９が設けられる。

【0031】

図３（ｄ）に示すように、加圧接合工程において焼結接合により絶縁基板１６と半導体素子１０との電気的および熱的接続を行った後、図３（ｅ）に示すように、半導体素子１０の表面の電極（図示せず）にワイヤボンド２１を接続することで、大電流通電を行うことができる。

【0032】

そして、外部との電気的接続を行うための端子（図示せず）が一体形成されたケース２０を回路パターン１６ｃに接合する。ケース２０の内部にゲルなどの封止材２２を充填し、半導体素子１０の周囲を封止材２２で被覆することで、防汚性を高めた半導体装置５０が完成する。

【0033】

次に、防水層１３が表面電極１２に乗り上げている場合の問題点と、実施の形態１に係る半導体装置５０の効果について説明する。

【0034】

半導体装置５０に対して高湿の条件下で高バイアス電圧が印可された状態が維持されたとき、電界が発生しているガードリング領域４に、水分が封止材２２を透過して外部環境から半導体素子１０の表面に到達することがある。

【0035】

シリコンを主たる材料として構成された半導体素子と比べて、シリコンカーバイドを主たる材料として構成された半導体素子１０は、一般的にガードリング領域４の幅が狭く、絶縁層１１上に発生する電界ピークが高い。そのため、ガードリング領域４では水分が移動しやすく、水分の透過が発生したときにｐ型半導体部に変質を起こしやすい。ガードリング領域４に対向する絶縁層１１の部分に到達した水分が絶縁層１１を透過すると、ガードリング領域４のｐ型半導体部が変質し、半導体装置５０の耐圧を低下させるという問題があった。

【0036】

この問題を解消するためには、シリコン酸化膜よりも水分を透過させ難いシリコン窒化膜を主たる材料として構成された防水層１３で絶縁層１１を保護する方法があった。しかし、加圧接合工程において半導体素子１０の表面への押圧により半導体素子１０が実装された場合、表面電極１２など圧力変形しやすい材料の上に乗り上げた防水層１３が割れ、その割れが終端領域６を覆う絶縁層１１まで広がる。そのため、絶縁層１１まで広がった割れから水分が浸入し半導体装置５０の耐圧を低下させるという問題があった。

【0037】

これに対して、実施の形態１に係る半導体装置５０は、電流が流れる活性領域であるセル領域２、セル領域２よりも外周側に設けられ耐圧保持時に電界の発生が制限される分離領域３、および分離領域３よりも外周側に設けられたガードリング領域４とガードリング領域４よりも外周側に設けられ耐圧保持時に空乏層Ｄが伸びることが制限される余剰領域５とを有する終端領域６が規定された半導体基板１と、分離領域３と終端領域６において半導体基板１の上面を覆う絶縁層１１と、セル領域２と分離領域３において半導体基板１の上面と絶縁層１１の上面の一部に設けられた表面電極１２と、絶縁層１１における表面電極１２から露出する部分を覆う防水層１３とを備え、防水層１３は、表面電極１２から離間して設けられている。

【0038】

したがって、防水層１３は表面電極１２から離間して設けられており、防水層１３には、防水層１３の割れ起点となる表面電極１２の上に乗り上げた部分がないため、加圧接合工程で半導体素子１０が実装される際に、防水層１３が割れることを抑制できる。これにより、半導体装置５０の耐圧低下を抑制することができる。以上より、半導体装置５０の耐久性を向上させることが可能となる。

【0039】

また、防水層１３は、上面視にて絶縁層１１の端縁よりも内側に収まるように設けられている。したがって、防水層１３が薄くなる箇所が生じず、防水層１３における加圧接合時の割れの起点が発生することを回避できる。これにより、絶縁層１１の段差を起点として防水層１３が割れることを抑制できる。

【0040】

また、半導体素子１０は、セル領域２と、分離領域３と、終端領域６とにおいて半導体基板１の上面を覆う保護膜１４をさらに備え、保護膜１４は、表面電極１２と、防水層１３と、絶縁層１１とを覆っている。したがって、加圧接合工程の際に防水層１３および絶縁層１１が破損することを抑制できる。

【0041】

また、防水層１３は、シリコン窒化膜を含むため、防水層１３の防水機能をさらに向上させることができる。

【0042】

また、保護膜１４は、ポリイミドまたはポリアミドを含むため、加圧接合工程の際に防水層１３および絶縁層１１よりも変形しやすく、保護膜１４の変形により半導体素子１０への押圧に対する応力を吸収することが可能となる。これにより、防水層１３および絶縁層１１が割れることを抑制できる。

【0043】

また、防水層１３を形成する際、少なくとも２回に分けて成膜するため、１回目の成膜時にピンホールが発生しても、２回目以降の成膜時にピンホールが埋まることから、防水層１３の防水機能をさらに向上させることができる。

【0044】

＜実施の形態２＞
本実施の形態は、上述した実施の形態１に係る半導体装置５０を電力変換装置に適用したものである。実施の形態１に係る半導体装置５０の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態２として、三相のインバータに実施の形態１に係る半導体装置５０を適用した場合について説明する。

【0045】

図４は、実施の形態２に係る電力変換装置２００を適用した電力変換システムの構成を示すブロック図である。

【0046】

図４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

【0047】

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図４に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。

【0048】

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

【0049】

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１に係る半導体装置５０を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

【0050】

駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

【0051】

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

【0052】

本実施の形態に係る電力変換装置２００では、主変換回路２０１のスイッチング素子として実施の形態１に係る半導体装置５０を適用するため、加圧接合工程で半導体素子１０を実装した場合でも、水分透過率の低い防水層１３が割れることを抑制し、半導体装置５０の耐圧低下を抑制することができる。これにより、電力変換装置２００の信頼性が低下することを抑制できる。

【0053】

本実施の形態では、２レベルの三相インバータに実施の形態１に係る半導体装置５０を適用する例を説明したが、実施の形態１に係る半導体装置５０の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１に係る半導体装置５０を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに実施の形態１に係る半導体装置５０を適用することも可能である。

【0054】

また、実施の形態１に係る半導体装置５０を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

【0055】

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

【符号の説明】

【0056】

１ 半導体基板、２ セル領域、３ 分離領域、４ ガードリング領域、５ 余剰領域、６ 終端領域、１１ 絶縁層、１２ 表面電極、１３ 防水層、１４ 保護膜、５０ 半導体装置、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、Ｄ 空乏層。

【図1】

【図2】

【図3】

【図4】