特許 7581071 半導体パワーモジュールの劣化診断装置および劣化診断方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-01

(45)【発行日】2024-11-12

(54)【発明の名称】半導体パワーモジュールの劣化診断装置および劣化診断方法

(51)【国際特許分類】

   G01N 27/20 20060101AFI20241105BHJP

   H02M 1/00 20070101ALI20241105BHJP

   G01R 31/26 20200101ALI20241105BHJP

【ＦＩ】

G01N27/20 Z

H02M1/00 B

G01R31/26 B

【請求項の数】 10

(21)【出願番号】P 2021017576

(22)【出願日】2021-02-05

(65)【公開番号】P2022120592

(43)【公開日】2022-08-18

【審査請求日】2023-10-13

(73)【特許権者】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】小川 健一郎

(72)【発明者】

【氏名】玉田 俊介

(72)【発明者】

【氏名】松下 晃久

【審査官】田中 洋介

(56)【参考文献】

【文献】特表２０２１－５０３０８６（ＪＰ，Ａ）

【文献】特開２００２－００５９８９（ＪＰ，Ａ）

【文献】特開２０１０－２２０４７０（ＪＰ，Ａ）

【文献】特表２０１９－５１８３２６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｎ ２７／００－２７／２４

Ｇ０１Ｒ ３１／２６－３１／２７

Ｈ０２Ｍ １／００－１／４４

(57)【特許請求の範囲】

【請求項1】

半導体素子の動作状態を示す信号に基づいてトリガ信号を生成するトリガ信号生成回路と、
前記半導体素子の素子電圧を検出する素子電圧検出回路と、
前記半導体素子の素子電流を検出する素子電流検出回路と、
前記半導体素子の素子温度を検出する素子温度検出回路と、
前記半導体素子の制御端子電圧を検出する制御端子電圧検出回路と、
検出された前記素子電圧と、前記素子電流と、前記素子温度と、前記制御端子電圧とを、前記トリガ信号に同期して同時にサンプリングするサンプル回路と、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度と、前記制御端子電圧との検出値が記録される記録部と、
前記記録部に記録された前記素子電流と前記素子温度と前記制御端子電圧との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する判定部と、を備えた劣化診断装置。

【請求項2】

半導体素子の動作状態を示す信号に基づいてトリガ信号を生成するトリガ信号生成回路と、
前記半導体素子の素子電圧を検出する素子電圧検出回路と、
前記半導体素子の素子電流を検出する素子電流検出回路と、
前記半導体素子の素子温度を検出する素子温度検出回路と、
検出された前記素子電圧と、前記素子電流と、前記素子温度とを、前記トリガ信号に同期して同時にサンプリングするサンプル回路と、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度との検出値が記録される記録部と、
前記記録部に記録された前記素子電流と前記素子温度との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する判定部と、を備え、
前記素子電流検出回路は、前記素子電流が流れる回路のインダクタンスの電圧を検出するインダクタンス電圧検出回路と、前記インダクタンスの電圧値を積分して前記素子電流の検出値を出力する積分回路と、を備える劣化診断装置。

【請求項3】

前記積分回路は、前記インダクタンスの抵抗成分による誤差を補償して前記素子電流の検出値を出力する、請求項２記載の劣化診断装置。

【請求項4】

前記素子電流検出回路は、前記半導体素子の制御信号のパルス幅を検出するパルス幅検出回路と、検出されたパルス幅の情報に基づいて前記積分回路から出力された値を補正する素子電流補正回路と、を更に備える、請求項２又は請求項３記載の劣化診断装置。

【請求項5】

半導体素子の動作状態を示す信号に基づいてトリガ信号を生成するトリガ信号生成回路と、
前記半導体素子の素子電圧を検出する素子電圧検出回路と、
前記半導体素子の素子電流を検出する素子電流検出回路と、
前記半導体素子の素子温度を検出する素子温度検出回路と、
検出された前記素子電圧と、前記素子電流と、前記素子温度とを、前記トリガ信号に同期して同時にサンプリングするサンプル回路と、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度との検出値が記録される記録部と、
前記記録部に記録された前記素子電流と前記素子温度との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する判定部と、を備え、
前記素子電圧検出回路は、前記半導体素子の一端にカソードが電気的に接続された電圧検出用ダイオード回路と、前記電圧検出用ダイオード回路の近傍に配置された補償用ダイオードと、前記電圧検出用ダイオード回路のアノード電圧を検出する第１電圧検出回路と、前記補償用ダイオードの順方向電圧を検出する第２電圧検出回路と、前記第１電圧検出回路の検出値から前記第２電圧検出回路の検出値を減算した差を素子電圧検出値として出力する減算回路と、を備え、
前記電圧検出用ダイオード回路は、前記補償用ダイオードと同一の素子を備える劣化診断装置。

【請求項6】

前記電圧検出用ダイオード回路は、前記補償用ダイオードと同一の素子を複数直列に接続した回路を含み、
前記第２電圧検出回路の検出値を前記素子数に応じて増幅する増幅回路を更に備え、
前記減算回路は、前記第１電圧検出回路の検出値から前記増幅回路の出力値を減算した差を前記素子電圧検出値として出力する、請求項５記載の劣化診断装置。

【請求項7】

前記サンプル回路は、前記トリガ信号の立ち上りから所定時間経過後に、前記素子電圧、前記素子電流、および、前記素子温度をサンプリングする、請求項１乃至請求項６のいずれか１項記載の劣化診断装置。

【請求項8】

前記トリガ信号生成回路と、前記素子電圧検出回路と、前記素子電流検出回路と、前記素子温度検出回路と、前記サンプル回路と、が少なくとも搭載されたゲート基板と、
前記記録部と前記判定部とを含むデータ収集回路と、を備え、
前記ゲート基板は、前記サンプル回路でサンプリングされた検出値のデータを前記データ収集回路へ送信する信号処理回路を更に備え、
前記信号処理回路と前記データ収集回路とは、電気的に絶縁された通信手段により接続されている、請求項１乃至請求項７のいずれか１項記載の劣化診断装置。

【請求項9】

半導体素子の素子電圧と、素子電流と、素子温度と、制御端子電圧とを検出し、
前記半導体素子の動作状態を示す信号に基づいて生成されたトリガ信号に同期して、検出された前記素子電圧と、前記素子電流と、前記素子温度と、制御端子電圧とを同時にサンプリングし、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度と、前記制御端子電圧との検出値を取得して記録部に記録し、
前記記録部に記録された前記素子電流と前記素子温度と前記制御端子電圧との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する、劣化診断方法。

【請求項10】

半導体素子の素子電圧と、素子電流と、素子温度とを検出し、
前記半導体素子の動作状態を示す信号に基づいて生成されたトリガ信号に同期して、検出された前記素子電圧と、前記素子電流と、前記素子温度とを同時にサンプリングし、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度との検出値を取得して記録部に記録し、
前記記録部に記録された前記素子電流と前記素子温度との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する方法であって、
前記素子電流が流れる回路のインダクタンスの電圧値を積分することにより前記素子電流を検出する、劣化診断方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体パワーモジュールの劣化診断装置および劣化診断方法に関する。

【背景技術】

【0002】

半導体パワーモジュールは、半導体チップと、配線基板と、を備えている。半導体チップは、例えば、ボンディングワイヤやはんだを介して、端子や配線などの導電体と電気的に接続される。上記半導体パワーモジュールは、使用環境や、スイッチング動作に伴う熱損失等により、例えば－３０℃～１５０℃程度の範囲で温度が変化する。半導体パワーモジュールの温度変化が繰り返されると、例えば半導体チップとボンディングワイヤとの接合部や、半導体チップを配線基板にはんだ付けした接合部や、配線基板を放熱板や筐体にはんだ付けした接合部などの部材同士の接合部に応力が掛かり、接合部が劣化することが知られている。接合部の劣化が進むと、例えばボンディングワイヤが断線したり、半導体チップの一部が配線基板から剥がれたりし、半導体パワーモジュールの故障の原因となる。

【0003】

例えば、従来、半導体パワーモジュールの半導体チップとボンディングワイヤとの接合部の劣化を診断するための劣化診断方法において、半導体チップを複数直列に接続し、各々の半導体チップのオン時における飽和電圧の合計値を測定し、この合計値が閾値をこえたときに接合部が劣化していると判断する方法が提案されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１２－１８０２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、半導体チップの素子電流、素子温度、および、ゲート電圧が変化すると、半導体チップのオン電圧は変化する為、オン電圧の値のみに着目した場合、半導体チップの劣化によりオン電圧が変化しているのか、半導体チップの素子電流、素子温度、および、ゲート電圧の変化によりオン電圧が変化しているのか判断することが困難であった。

【0006】

本発明の実施形態は上記事情を鑑みて成されたものであって、精度よく劣化の診断を行う半導体パワーモジュールの劣化診断装置および劣化診断方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

実施形態による劣化診断装置は、半導体素子の動作状態を示す信号に基づいてトリガ信号を生成するトリガ信号生成回路と、前記半導体素子の素子電圧を検出する素子電圧検出回路と、前記半導体素子の素子電流を検出する素子電流検出回路と、前記半導体素子の素子温度を検出する素子温度検出回路と、前記半導体素子の制御端子電圧を検出する制御端子電圧検出回路と、検出された前記素子電圧と、前記素子電流と、前記素子温度と、前記制御端子電圧とを、前記トリガ信号に同期して同時にサンプリングするサンプル回路と、サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度と、前記制御端子電圧との検出値が記録される記録部と、前記記録部に記録された前記素子電流と前記素子温度と前記制御端子電圧との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する判定部と、を備える。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態の半導体パワーモジュールの劣化診断装置の一構成例を概略的に示す図である。

【図2】図２は、図１に示すサンプル回路の動作の一例を説明するための図である。

【図3】図３は、第２実施形態の劣化診断装置の素子電流検出回路の一構成例を概略的に示す図である。

【図4】図４は、第３実施形態の劣化診断装置の素子電圧検出回路の一構成例を概略的に示す図である。

【図5】図５は、第４実施形態の半導体パワーモジュールの劣化診断装置の一構成例を概略的に示す図である。

【発明を実施するための形態】

【0009】

以下、実施形態の半導体パワーモジュールの劣化診断装置および劣化診断方法について、図面を参照して説明する。なお、以下に示す各図においては、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。

【0010】

図１は、第１実施形態の半導体パワーモジュールの劣化診断装置の一構成例を概略的に示す図である。
本実施形態の劣化診断装置は、２つの半導体チップＴＡ、ＴＢを含む半導体パワーモジュールＭＤＬに適用され、データサンプル回路１００Ａ、１００Ｂと、信号処理回路７０と、データ収集回路８０と、を備えている。データサンプル回路１００Ａ、１００Ｂと、信号処理回路７０とは、半導体パワーモジュールＭＤＬのゲート基板ＧＣに搭載されている。なお、ゲート基板ＧＣには図示しないゲート駆動回路が搭載されている。ゲート駆動回路は、外部から供給されるゲート信号（制御信号）を用いて半導体チップＴＡ、ＴＢの半導体素子１を駆動する。

【0011】

半導体チップＴＡ、ＴＢの各々は半導体素子１を含む。半導体素子１は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）などのパワー半導体素子である。図１に示す半導体パワーモジュールＭＤＬにおいて、半導体チップＴＡ、ＴＢは、半導体素子１が直列になるように電気的に接続されている。半導体チップＴＡ、ＴＢの半導体素子１は、外部から入力されるそれぞれのゲート信号に基づいて独立して動作を制御される。

【0012】

データサンプル回路１００Ａは、半導体チップＴＡの半導体素子１のドレイン電流Ｉ_Ｄ、ドレイン電圧Ｖ_Ｄ、素子温度、ゲート電圧Ｖ_Ｇを検出し、検出値を所定のタイミングでサンプリングして出力する回路である。

【0013】

データサンプル回路１００Ｂは、半導体チップＴＢの半導体素子１のドレイン電流Ｉ_Ｄ、ドレイン電圧Ｖ_Ｄ、素子温度、ゲート電圧Ｖ_Ｇを検出し、検出値を所定のタイミングでサンプリングして出力する回路である。

【0014】

データサンプル回路１００Ａとデータサンプル回路１００Ｂとは同様の構成であるため、以下ではデータサンプル回路１００Ａの構成の一例について説明し、データサンプル回路１００Ｂの構成については説明を省略する。

【0015】

データサンプル回路１００Ａは、素子電流検出回路１０と、素子電圧検出回路２０と、素子温度検出回路３０と、ゲート電圧検出回路４０と、サンプル回路６１－６４と、トリガ信号生成回路５０と、マルチプレクサＭＸと、を備えている。

【0016】

素子電流検出回路１０は、半導体チップＴＡの半導体素子１のドレイン端子に流れる電流Ｉ_Ｄを検出する。素子電流検出回路１０は、例えば、半導体素子１のドレイン端子に流れる電流Ｉ_Ｄを検出する電流センサを含み、検出値をサンプル回路６１に供給する。なお、本実施形態では、半導体素子１のドレイン端子からソース端子に向かって流れる電流を正とする。

【0017】

素子電圧検出回路２０は、半導体チップＴＡの半導体素子１のドレイン電圧Ｖ_Ｄを検出する。ドレイン電圧Ｖ_Ｄは、半導体素子１のソース電位を基準電位としたドレイン端子の電圧である。素子電圧検出回路２０は、例えば、ドレイン電圧Ｖ_Ｄを検出する電圧センサを含み、検出値をサンプル回路６２に供給する。

【0018】

素子温度検出回路３０は、半導体チップＴＡの半導体素子１近傍の温度を検出する。素子温度検出回路３０は、例えば半導体チップＴＡに取り付けられた温度センサを含み、検出値をサンプル回路６３に供給する。

【0019】

ゲート電圧検出回路４０は、半導体チップＴＡの半導体素子１のゲート電圧（制御端子電圧）Ｖ_Ｇを検出する。ゲート電圧Ｖ_Ｇは、半導体素子１のソース電位を基準電位としたゲート端子（制御端子）の電圧である。ゲート電圧検出回路４０は、例えば、ゲート電圧Ｖ_Ｇを検出する電圧センサを含み、検出値をサンプル回路６４に供給する。なお、半導体パワーモジュールＭＤＬにおいて、ゲート電圧Ｖ_Ｇが略一定で変化しない場合には、ゲート電圧検出回路４０は省略しても構わない。

【0020】

トリガ信号生成回路５０は、例えば、ゲート信号、ゲート電圧、ドレイン電圧、ドレイン電流のいずれかの信号を用いて、サンプル回路６１－６４で用いられるトリガ信号を生成する。トリガ信号生成回路５０は、例えば、ゲート信号（制御信号）、ゲート電圧、ドレイン電圧、ドレイン電流の少なくともいずれかの信号（半導体素子の動作状態を示す信号）を取得し、取得した信号の立ち上がりタイミング（所定の閾値を超えたタイミング）若しくは立ち下がりタイミング（所定の閾値よりも小さくなったタイミング）を検出し、検出したタイミングに値が変化する（０から１に変化する、又は、１から０に変化する）トリガ信号を生成する。

【0021】

サンプル回路６１－６４は、トリガ信号の立ち上がりタイミング若しくは立ち下がりタイミングに同期して、各々に入力された検出値を同時にサンプリングしてホールドするサンプルアンドホールド回路である。

【0022】

図２は、図１に示すサンプル回路の動作の一例を説明するための図である。
ここでは、トリガ信号生成回路５０がゲート信号を用いてトリガ信号を生成する例について説明する。この場合、トリガ信号生成回路５０にて生成されるトリガ信号は、ゲート信号と略同一の信号波形となる。

【0023】

ゲート信号が立ち上がると、ゲート電圧Ｖ_Ｇが上昇して半導体チップＴＡの半導体素子１がオンされ、ドレイン電流Ｉ_Ｄが上昇し、ドレイン電圧Ｖ_Ｄが低下する。半導体素子１に電流が流れると、素子温度が徐々に上昇し始める。

【0024】

図２では、概略的な波形を示しているが、実際にはゲート信号が立ち上がったタイミングから所定時間はドレイン電流Ｉ_Ｄとドレイン電圧Ｖ_Ｄとが安定しないため、これらの値を正確に検出することが難しい。このことから、サンプル回路６１－６４は、ゲート信号が立ち上がったタイミングから所定時間経過後であってゲート信号が立ち下がる前の同じタイミングで、入力された検出値を少なくとも１回サンプリングすることが望ましい。

【0025】

なお、サンプル回路６１－６４には、ゲート信号のパルス幅の情報が供給されていてもよい。ゲート信号のパルス幅は、例えばゲート基板ＧＣに搭載されたゲート駆動回路（図示せず）において、ゲート信号もしくはゲート電圧の立ち上り時間と立ち下がり時間の差分から検出され、ゲート駆動回路からサンプル回路６１－６４それぞれにパルス幅情報が供給される。この場合、サンプル回路６１－６４は、トリガ信号とパルス幅情報との共通の情報を用いて、ゲート信号が立ち上がってから立ち下がるまでの間の所定のタイミングで、入力された検出値のサンプリングを同時に行うことができる。

【0026】

サンプル回路６１－６４は、入力された検出値のサンプリングを複数回行ってもよい。この場合、サンプル回路６１－６４は、複数回のサンプリングの各々を同じタイミングで行う。

【0027】

マルチプレクサＭＸは、サンプル回路６１－６４においてサンプルされてホールドされた検出値を順次取得してシリアル信号とし、アナログ信号をデジタル信号に変換して出力する。マルチプレクサＭＸから出力されるシリアル信号は、信号処理回路７０に供給される。

【0028】

信号処理回路７０は、例えば通信機能を備えたＣＰＵ（central processing unit）等のプロセッサを少ないとも１つ含み、図示しないメモリに記録されたプログラムを実行することにより種々の機能を実現することができる。

【0029】

信号処理回路７０は、例えば、データサンプル回路１００Ａ、１００Ｂから供給された検出値と、半導体チップＴＡ、ＴＢの識別子と、値が検出された（若しくは検出値を送信する）日付および時刻の情報とを少なくとも関連付けて、データ収集回路８０へ送信する。このとき、信号処理回路７０は、サンプル回路６１－６４から供給された検出値の中でノイズの影響が大きいものを除いてからデータ収集回路８０へ送信してもよい。また、信号処理回路７０は、それぞれの検出値についてゲート信号の１周期に検出された複数の値が有る場合には、同じ周期における少なくとも１つの検出値をデータ収集回路８０へ送信してもよい。

【0030】

信号処理回路７０とデータ収集回路８０との間は、例えば光通信ケーブルや無線通信など、電気的に絶縁された通信手段により接続されることが望ましい。本実施形態では、信号処理回路７０とデータ収集回路８０とは、例えば非同期シリアル通信（ＵＡＲＴ：universal asynchronous receive transmitter）ケーブル９０Ａ、９０Ｂにより通信可能に接続されている。非同期シリアル通信ケーブル９０Ａは、信号処理回路７０からデータ収集回路８０へデータを送信するために用いられるケーブルである。非同期シリアル通信ケーブル９０Ｂは、データ収集回路８０から信号処理回路７０へデータを送信するために用いられるケーブルである。

【0031】

なお、信号処理回路７０とデータ収集回路８０との間の通信手段は、上記に限定されるものではなく、信号処理回路７０とデータ収集回路８０とを電気的に絶縁した状態で通信可能な手段であればよい。

【0032】

データ収集回路８０は、信号処理回路７０から受信した、素子電圧値、素子電流値、素子温度値、および、ゲート電圧値を、検出した（若しくは検出値が送信された）日付および時刻および半導体チップＴＡ、ＴＢの識別子と関連付けて記録する記録部８２と、記録部８２に記録された値に基づいて半導体チップＴＡ、ＴＢの劣化を判定する判定部８４と、を備えている。

【0033】

判定部８４は、例えば、任意の半導体チップについて、素子電流値、素子温度値、および、ゲート電圧値が同一（若しくは所定の範囲内の）条件における、最新の素子電圧値と過去の素子電圧値との比較を行い、素子電圧が増加した場合に、当該半導体チップが劣化している(例えばボンディングワイヤリフトオフ)と判定することができる。

【0034】

なお、判定部８４は、診断対象の半導体チップについて、同一（若しくは所定の範囲内の値の）条件で検出された過去の素子電圧値と最新の素子電圧値とを比較して劣化を判定してもよく、診断対象の半導体チップの最新の素子電圧値と、その素子電圧値と同一（若しくは所定の範囲内の値の）条件で検出された他の半導体チップの過去の素子電圧値とを比較して劣化を判定してもよい。後者の場合、診断対象の半導体チップと他の半導体チップとは同じ半導体パワーモジュールＭＤＬに搭載されていてもよく、異なる半導体パワーモジュールＭＤＬに搭載されていてもよい。

【0035】

また、判定部８４は、例えば、図示しない外部サーバに設けられてもよい。この場合、外部サーバは、複数のデータ収集回路８０から取得される素子電圧値、素子電流値、素子温度値、および、ゲート電圧値を用いて、半導体素子１の劣化を判定することが可能であり、より多くのデータを用いてより正確に劣化を判定することができる。

【0036】

すなわち、半導体素子１の素子電圧（ドレイン電圧）および素子電流（ドレイン電流）は、半導体素子１のスイッチング動作中に常に変化するため、検出タイミングにより値が変わり特性把握が困難である。また、半導体素子１の素子電圧は、素子電流、素子温度およびゲート電圧によっても変化する為、素子電圧のみの検出では、半導体チップＴＡ、ＴＢの劣化を正確に判定することが困難である。

【0037】

これに対し、本実施形態の劣化診断装置および劣化診断方法では、半導体素子１の連続スイッチング条件下において、素子電圧値、素子電流値、素子温度、ゲート電圧値が、トリガ信号の立ち上りもしくは立下りに同期してサンプル回路６２－６４で検出される。若しくは、サンプル回路６２－６４は、半導体素子１のスイッチング動作中（オン期間）に、素子電圧、素子電流、素子温度、およびゲート電圧をトリガ信号に同期して同時にサンプリングする。上記のように同時にサンプリングされたデータを用いて、同様の条件にて検出された複数の素子電圧値同士を比較することにより、半導体素子１の動作変化による素子電圧変化と、半導体チップの劣化（例えばボンディングワイヤリフトオフ）による素子電圧変化とを区別可能としている。このことにより、判定部８４は、例えば同様の条件における素子電圧値の変化量（単位時間当たりの変化量）が所定の閾値を超えた場合に、半導体チップが劣化していると判定することができる。

【0038】

すなわち、本実施形態によれば、精度よく劣化の診断を行う半導体パワーモジュールの劣化診断装置および劣化診断方法を提供することができる。

【0039】

次に、第２実施形態の半導体パワーモジュールの劣化診断装置および劣化診断方法について図面を参照して詳細に説明する。
本実施形態では、上述の第１実施形態の劣化診断装置における、素子電流検出回路１０の一構成例について説明する。

【0040】

図３は、第２実施形態の劣化診断装置の素子電流検出回路の一構成例を概略的に示す図である。
本実施形態の劣化診断装置において、素子電流検出回路１０は、Ｌｓ電圧検出回路１１と、積分回路１２と、素子電流補正回路１３と、パルス幅検出回路１４と、を備えている。

【0041】

Ｌｓ電圧検出回路（インダクタンス電圧検出回路）１０は、素子電流が流れる回路のインダクタンスＬｓの一端と他端とからの差動入力信号を増幅する計装アンプであり、半導体素子１がターンオンするときに素子電流が流れるインダクタンスＬｓの電圧値を検出して出力する。

【0042】

積分回路１２は、差分器１２Ａと、Ｒｓ補償用抵抗器１２Ｒと、積分用コンデンサ１２Ｃと、を備え、Ｌｓ電圧検出回路１１から取得した電圧値を積分して、素子電流検出値を出力する。なお、Ｒｓ補償用抵抗器１２Ｒは、素子電流が流れる回路のインダクタンスＬｓの抵抗成分Ｒｓを補償するための抵抗器であり、Ｒｓ補償用抵抗器１２Ｒは積分用コンデンサ１２Ｃに対して並列に接続されている。積分回路１２がＲｓ補償用抵抗器１２Ｒを備えることにより、抵抗成分Ｒｓに発生する電圧による直流成分を積分することで素子電流値に誤差が生じることを回避することができる。

【0043】

パルス幅検出回路１４は、半導体素子１のゲート信号のパルス幅を検出し、パルス幅情報を素子電流補正回路１３に供給する。

【0044】

素子電流補正回路１３は、ゲート信号のパルス幅に応じて、積分回路１２から出力された素子電流検出値を補正する。すなわち、パルス幅が変化するとＬｓ電圧検出回路１１や積分回路１２に用いているアンプのオフセット成分が変化する為、積分回路１２から出力される素子電流検出値に誤差が生じてしまう。そこで、本実施形態では、素子電流補正回路１３は、ゲート信号のパルス幅に応じて素子電流検出値を補正する。素子電流補正回路１３は、例えば、パルス幅に対応する補正値が格納されたテーブルを備え、パルス幅検出回路１４から供給されたパルス幅の情報に対応する補正値をテーブルから取得し、取得した補正値により素子電流検出値を補正して、補正後の値を素子電流検出値として出力する。

【0045】

本実施形態の劣化診断装置は、上記の素子電流検出回路１０の構成以外は上述の第１実施形態と同様である。
すなわち、本実施形態によれば、上述の第１実施形態と同様の効果が得られるとともに、素子電流検出回路１０の積分回路１２に設けたＲｓ補償用抵抗器１２Ｒにより回路の抵抗成分Ｒｓによる誤差が生じることを回避することができるとともに、素子電流補正回路１３においてゲート信号のパルス幅変化による素子電流検出値の誤差を補正することができ、素子電流値を高精度に検出する事が出来る。

【0046】

上記のように、本実施形態によれば、精度よく劣化の診断を行う半導体パワーモジュールの劣化診断装置および劣化診断方法を提供することができる。

【0047】

次に、第３実施形態の半導体パワーモジュールの劣化診断装置および劣化診断方法について図面を参照して詳細に説明する。
図４は、第３実施形態の劣化診断装置の素子電圧検出回路の一構成例を概略的に示す図である。

【0048】

本実施形態の劣化診断装置の素子電圧検出回路２０は、ダイオード回路（電圧検出用ダイオード回路）２１と、抵抗回路２２と、電圧検出回路（第１電圧検出回路）２３と、減算回路２４と、補償用ダイオード２５と、電圧検出回路（第２電圧検出回路）２６と、増幅回路２７と、を備えている。

【0049】

ダイオード回路２１は、一又は複数のダイオード（ターンオフ時電圧阻止用ダイオード）を備えている。ダイオード回路２１が複数のダイオードを備える場合には、複数のダイオードは直列に接続される。ダイオード回路２１は、一又は複数のダイオードのカソード側において半導体素子１のドレイン端子と電気的に接続されている。すなわち、半導体素子１のターンオフ時にはドレイン端子が高電圧となるため、ダイオード回路２１が半導体素子１のターンオフ時の最大電圧の耐圧を備えるように複数のダイオードを直列に接続することが望ましい。ダイオード回路２１において複数のダイオードを直列に接続することにより、個々のダイオードを高耐圧の素子とする必要がなく、比較的安価な素子を用いることが可能となる。

【0050】

抵抗回路２２は、ダイオード回路２１の一又は複数のダイオードの各々に並列に接続された一又は複数の抵抗器を備えている。
電圧検出回路２３は、ダイオード回路２１のアノード側に接続され、ダイオード回路２１のアノード電圧（半導体素子１の素子電圧にダイオード回路２１の順方向電圧を加えた値）を検出する。

【0051】

補償用ダイオード２５は、アノードにおいて接地され、カソードにおいて電圧源と接続されている。補償用ダイオード２５は、ダイオード回路２１のターンオフ時電圧阻止用ダイオードと同様の温度環境となるように、ダイオード回路２１の近傍に配置されることが望ましい。また、補償用ダイオード２５は、ダイオード回路２１のターンオフ時電圧阻止用ダイオードと、同一の型番の素子であることが望ましい。

【0052】

電圧検出回路２６は、補償用ダイオード２５の電圧（順方向電圧）を検出して検出値を出力する。
増幅回路２７は、電圧検出回路２６で検出された電圧検出値を、ターンオフ時電圧阻止用ダイオードの直列数に応じて増幅して出力する。すなわち、例えばダイオード回路２１が６つのターンオフ時電圧阻止用ダイオードを含むときには、増幅回路２７は、補償用ダイオード２５の電圧値を略６倍に増幅して出力する。

【0053】

なお、例えば、ダイオード回路２１が、補償用ダイオード２５と同一の型番の一つのターンオフ時電圧阻止用ダイオードを備え、電圧検出回路２６の出力値を増幅させる必要がない場合には、増幅回路２７は省略しても構わない。

【0054】

減算回路２４は、電圧検出回路２３の電圧検出値から、増幅回路２７から出力された値を引いた差を、素子電圧検出値として出力する。すなわち、減算回路２４から出力される素子電圧検出値は、半導体素子１の素子電圧にダイオード回路２１の順方向電圧を加えた値から、ダイオード回路２１の順方向電圧を引いた値である。

【0055】

本実施形態の半導体パワーモジュールの劣化診断装置は、上述の素子電圧検出回路２０以外の構成は上述の第１実施形態と同様である。

【0056】

したがって、本実施形態によれば、上述の第１実施形態と同様の効果が得られる。さらに、本実施形態によれば、ダイオード回路２１と補償用ダイオード２５とは同様の温度環境に配置されているため、素子電圧検出回路２０は素子温度の変化によるダイオードの順方向電圧変化の影響を受けることなく、半導体素子１の素子電圧を高精度に検出することができる。
すなわち、本実施形態によれば、精度よく劣化の診断を行う半導体パワーモジュールの劣化診断装置および劣化診断方法を提供することができる。

【0057】

次に、第４実施形態の半導体パワーモジュールの劣化診断装置および劣化診断方法について図面を参照して詳細に説明する。
図５は、第４実施形態の半導体パワーモジュールの劣化診断装置の一構成例を概略的に示す図である。

【0058】

本実施形態の劣化診断装置は、複数のゲート基板ＧＣ１－ＧＣＮと、データ収集回路８０と、を備えている。複数のゲート基板ＧＣ１－ＧＣＮの各々の構成は、上述の第１乃至第３実施形態のいずれかの劣化診断装置のゲート基板ＧＣと同様である。

【0059】

本実施形態では、劣化診断装置が複数のゲート基板ＧＣ１－ＧＣＮを備えるときの、検出値のデータを送信するための構成について説明する。

【0060】

本実施形態の劣化診断装置では、データ収集回路８０と、複数のゲート基板ＧＣ１－ＧＣＮとを通信可能に接続する通信手段がデイジーチェーンとなっている。

【0061】

すなわち、データ収集回路８０の送信端子（Ｔｘ）は、光ファイバケーブル等の絶縁通信手段を介してゲート基板ＧＣ１の受信端子（Ｒｘ）に接続されている。ゲート基板ＧＣ１の送信端子（Ｔｘ）は、光ファイバケーブル等の絶縁通信手段を介してゲート基板ＧＣ２の受信端子（Ｒｘ）に接続されている。ゲート基板ＧＣ（Ｎ－１）の送信端子（Ｔｘ）は、光ファイバケーブル等の絶縁通信手段を介してゲート基板ＧＣＮの受信端子（Ｒｘ）に接続されている。ゲート基板ＧＣＮの送信端子（Ｔｘ）は、光ファイバケーブル等の絶縁通信手段を介してデータ収集回路８０の受信端子（Ｒｘ）に接続されている。

【0062】

したがって、本実施形態の劣化診断装置において、データ収集回路８０に種々の検出値を蓄積する際には、最初に、データ収集回路８０からゲート基板ＧＣ１へスタート信号を送信する。ゲート基板ＧＣ１は、スタート信号を受信すると、素子電圧、素子電流、素子温度、および、ゲート電圧の検出値を次のゲート基板ＧＣ２へ送信する。ゲート基板ＧＣ２は、ゲート基板ＧＣ１の検出値を受信すると、ゲート基板ＧＣ１から受信した検出値と、ゲート基板ＧＣ２で検出された素子電圧、素子電流、素子温度、および、ゲート電圧の検出値とを、次のゲート基板ＧＣ３へ送信する。このようにゲート基板ＧＣ１－ゲート基板ＧＣ（Ｎ－１）までの検出値が、順次、ゲート基板ＧＣＮへ送信されると、ゲート基板ＧＣＮは、受信したゲート基板ＧＣ１－ゲート基板ＧＣ（Ｎ－１）までの検出値と、ゲート基板ＧＣＮで検出された素子電圧、素子電流、素子温度、および、ゲート電圧の検出値とをデータ収集回路８０へ送信する。この結果、データ収集回路８０は、複数のゲート基板ＧＣ１－ＧＣＮで検出された素子電圧、素子電流、素子温度、および、ゲート電圧の検出値を取得することが出来る。

【0063】

本実施形態によれば、劣化診断装置が複数のゲート基板ＧＣ１－ＧＣＮを備える場合であっても、上述の第１乃至第３実施形態と同様の効果を得ることができる。
すなわち、本実施形態によれば、精度よく劣化の診断を行う半導体パワーモジュールの劣化診断装置および劣化診断方法を提供することができる。

【0064】

なお、上述の第１乃至第４実施形態を組み合わせて劣化診断装置を構成しても構わない。その場合であっても、上述の第１乃至第４実施形態と同様の効果が得られる。

【0065】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
［付記１］
半導体素子の動作状態を示す信号に基づいてトリガ信号を生成するトリガ信号生成回路と、
前記半導体素子の素子電圧を検出する素子電圧検出回路と、
前記半導体素子の素子電流を検出する素子電流検出回路と、
前記半導体素子の素子温度を検出する素子温度検出回路と、
検出された前記素子電圧と、前記素子電流と、前記素子温度とを、前記トリガ信号に同期して同時にサンプリングするサンプル回路と、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度との検出値が記録される記録部と、
前記記録部に記録された前記素子電流と前記素子温度との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する判定部と、を備えた劣化診断装置。
［付記２］
前記半導体素子の制御端子電圧を検出する制御端子電圧検出回路を更に備え、
前記サンプル回路は、検出された前記素子電圧と、前記素子電流と、前記素子温度と、前記制御端子電圧とを、前記トリガ信号に同期して同時にサンプリングし、
サンプリングされた前記制御端子電圧は前記記録部に記録され、
前記判定部は、前記記録部に記録された前記素子電流と前記素子温度と前記制御端子電圧との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する、付記１記載の劣化診断装置。
［付記３］
前記トリガ信号生成回路と、前記素子電圧検出回路と、前記素子電流検出回路と、前記素子温度検出回路と、前記サンプル回路と、が少なくとも搭載されたゲート基板と、
前記記録部と前記判定部とを含むデータ収集回路と、を備え、
前記ゲート基板は、前記サンプル回路でサンプリングされた検出値のデータを前記データ収集回路へ送信する信号処理回路を更に備え、
前記信号処理回路と前記データ収集回路とは、電気的に絶縁された通信手段により接続されている、付記１記載の劣化診断装置。
［付記４］
前記素子電流検出回路は、前記素子電流が流れる回路のインダクタンスの電圧を検出するインダクタンス電圧検出回路と、前記インダクタンスの電圧値を積分して前記素子電流の検出値を出力する積分回路と、を備える、付記１乃至付記３のいずれかに記載の劣化診断装置。
［付記５］
前記積分回路は、前記インダクタンスの抵抗成分による誤差を補償して前記素子電流の検出値を出力する、付記４記載の劣化診断装置。
［付記６］
前記素子電流検出回路は、前記半導体素子の制御信号のパルス幅を検出するパルス幅検出回路と、検出されたパルス幅の情報に基づいて前記積分回路から出力された値を補正する素子電流補正回路と、を更に備える、付記４又は付記５記載の劣化診断装置。
［付記７］
前記素子電圧検出回路は、前記半導体素子の一端にカソードが電気的に接続された電圧検出用ダイオード回路と、前記電圧検出用ダイオード回路の近傍に配置された補償用ダイオードと、前記電圧検出用ダイオード回路のアノード電圧を検出する第１電圧検出回路と、前記補償用ダイオードの順方向電圧を検出する第２電圧検出回路と、前記第１電圧検出回路の検出値から前記第２電圧検出回路の検出値を減算した差を素子電圧検出値として出力する減算回路と、を備え、
前記電圧検出用ダイオード回路は、前記補償用ダイオードと同一の素子を備える、付記１乃至付記６のいずれかに記載の劣化診断装置。
［付記８］
前記電圧検出用ダイオード回路は、前記補償用ダイオードと同一の素子を複数直列に接続した回路を含み、
前記第２電圧検出回路の検出値を前記素子数に応じて増幅する増幅回路を更に備え、
前記減算回路は、前記第１電圧検出回路の検出値から前記増幅回路の出力値を減算した差を前記素子電圧検出値として出力する、付記７記載の劣化診断装置。
［付記９］
前記サンプル回路は、前記トリガ信号の立ち上りから所定時間経過後に、前記素子電圧、前記素子電流、および、前記素子温度をサンプリングする、付記１乃至付記８のいずれかに記載の劣化診断装置。
［付記１０］
半導体素子の素子電圧と、素子電流と、素子温度とを検出し、
前記半導体素子の動作状態を示す信号に基づいて生成されたトリガ信号に同期して、検出された前記素子電圧と、前記素子電流と、前記素子温度とを同時にサンプリングし、
サンプリングされた前記素子電圧と、前記素子電流と、前記素子温度との検出値を取得して記録部に記録し、
前記記録部に記録された前記素子電流と前記素子温度との検出値が同じ条件であるときの前記素子電圧の検出値を比較して、前記半導体素子を含む半導体パワーモジュールの劣化を判定する、劣化診断方法。

【符号の説明】

【0066】

１…半導体素子、１０…素子電流検出回路、１１…Ｌｓ電圧検出回路、１２…積分回路、１２Ａ…差分器、１２Ｃ…積分用コンデンサ、１２Ｒ…Ｒｓ補償用抵抗器、１３…素子電流補正回路、１４…パルス幅検出回路、２０…素子電圧検出回路、２１…ダイオード回路（電圧検出用ダイオード回路）、２２…抵抗回路、２３…電圧検出回路（第１電圧検出回路）、２４…減算回路、２５…補償用ダイオード、２６…電圧検出回路（第２電圧検出回路）、２７…増幅回路、３０…素子温度検出回路、４０…ゲート電圧検出回路（制御端子電圧検出回路）、５０…トリガ信号生成回路、６１－６４…サンプル回路、７０…信号処理回路、８０…データ収集回路、８２…記録部、８４…判定部、９０Ａ、９０Ｂ…ケーブル（絶縁通信手段）、１００Ａ、１００Ｂ…データサンプル回路、ＧＣ、ＧＣ１－ＧＣ…ゲート基板

【図1】

【図2】

【図3】

【図4】

【図5】