図１Ａおよび図１Ｂは、半導体装置の構成例を説明する図である。 図２Ａおよび図２Ｂは、半導体装置の構成例を説明する図である。 図３Ａおよび図３Ｂは、半導体装置の構成例を説明する図である。 図４は、半導体装置の構成例を説明する図である。 図５Ａおよび図５Ｂは、半導体装置の構成例を説明する図である。 図６Ａおよび図６Ｂは、半導体装置の構成例を説明する図である。 図７Ａおよび図７Ｂは、半導体装置の構成例を説明する図である。 図８Ａおよび図８Ｂは、半導体装置の構成例を説明する図である。 図９は、半導体装置の構成例を説明する図である。 図１０Ａ、図１０Ｂおよび図１０Ｃは、半導体装置の処理性能と消費電力との関係を説明する図である。 図１１Ａおよび図１１Ｂは、半導体装置の構成例を説明する図である。 図１２Ａおよび図１２Ｂは、半導体装置の構成例を説明する図である。 図１３は、半導体装置の構成例を説明する図である。 図１４Ａおよび図１４Ｂは、半導体装置の構成例を説明する図である。 図１５Ａおよび図１５Ｂは、半導体装置の構成例を説明する図である。 図１６は、半導体装置の構成例を説明する図である。 図１７は、半導体装置の構成例を説明する図である。 図１８Ａおよび図１８Ｂは、半導体装置の構成例を説明する図である。 図１９Ａおよび図１９Ｂは、半導体装置の構成例を説明する図である。 図２０Ａおよび図２０Ｂは、半導体装置の構成例を説明する図である。 図２１は、半導体装置の構成例を説明する図である。 図２２Ａおよび図２２Ｂは、半導体装置の構成例を説明する図である。 図２３は、半導体装置の構成例を説明する図である。 図２４は、半導体装置の構成例を説明する図である。 図２５Ａおよび図２５Ｂは、半導体装置の構成例を説明する図である。 図２６Ａおよび図２６Ｂは、半導体装置の構成例を説明する図である。 図２７Ａおよび図２７Ｂは、半導体装置の構成例を説明する図である。 図２８Ａおよび図２８Ｂは、半導体装置の構成例を説明する図である。 図２９は、半導体装置の構成例を説明する図である。 図３０は、ＣＰＵの構成例を説明する図である。 図３１Ａおよび図３１Ｂは、ＣＰＵの構成例を説明する図である。 図３２は、ＣＰＵの構成例を説明する図である。 図３３は、集積回路の構成例を説明する図である。 図３４Ａおよび図３４Ｂは、集積回路の構成例を説明する図である。 図３５Ａおよび図３５Ｂは、集積回路の適用例を説明する図である。 図３６Ａおよび図３６Ｂは、集積回路の適用例を説明する図である。 図３７Ａ、図３７Ｂおよび図３７Ｃは、集積回路の適用例を説明する図である。 図３８は、集積回路の適用例を説明する図である。 図３９Ａは、半導体装置の外観写真である。図３９Ｂは、半導体装置の断面ＴＥＭ写真である。 図４０は、半導体装置のシステム構成を説明するブロック図である。 図４１Ａは、メモリセルの回路図である。図４１Ｂは、メモリセルの動作例を示すタイミングチャートである。図４１Ｃは、演算器の構成を示すブロック図である。 図４２Ａおよび図４２Ｂは、半導体装置の構成を説明するブロック図である。 図４３Ａおよび図４３Ｂは、半導体装置の動作期間中に生じる消費電力の推移を説明する概念図である。 図４４Ａおよび図４４Ｂは、情報保持回路の回路図である。 図４５Ａは、シミュレーション実行後の動作波形を示す図である。図４５Ｂは、シミュレーションで想定したニューラルネットワークモデルを示す図である。