特許7581230IP Force 特許公報全文掲載

ホーム > 特許ランキング > ザイリンクス　インコーポレイテッド > 特許7581230

技術分野

集積回路（ＩＣ）に関し、より詳細には、様々な異種サブシステムを提供する集積プログラマブルデバイスプラットフォーム

課題を解決するための手段[発明の詳細な説明]から抜粋

デバイスは、プログラマブル論理回路と、プログラマブル論理回路に結合されたプロセッサシステムと、プログラマブル論理回路及びプロセッサシステムに結合されたネットワークオンチップとを含むことができる。ネットワークオンチップ及びプログラマブル論理回路は、複数の独立区画を実装するように構成することができる。ネットワークオンチップは、複数の独立区画の各々について、プログラマブル論理回路に実装された回路ブ・・・　続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 集積回路（ＩＣ）のシステムオンチップ（ＳｏＣ）タイプのための例示的なアーキテクチャを示す。
【図2】 図１のＳｏＣのためのデータ処理エンジン（ＤＰＥ）アレイの例示的な実施態様を示す。
【図3】 図２のＤＰＥアレイのＤＰＥの例示的なアーキテクチャを示す。
【図4】 図３の例示的なアーキテクチャのさらなる態様を示す。
【図5】 ＤＰＥアレイの別の例示的なアーキテクチャを示す。
【図6】 ＤＰＥアレイのＳｏＣインターフェースブロックのタイルの例示的なアーキテクチャを示す。
【図7】 図１のネットワークオンチップ（ＮｏＣ）の例示的な実施態様を示す。
【図8】 図１のＳｏＣ内のエンドポイント回路とＮｏＣとの間の接続を示すブロック図である。
【図9】 別の例によるＮｏＣを示すブロック図である。
【図10】 ＮｏＣをプログラムする例示的な方法を示す。
【図11】 ＮｏＣをプログラムする別の例示的な方法を示す。
【図12】 エンドポイント回路間のＮｏＣを通る例示的なデータ経路を示す。
【図13】 ＮｏＣに関連する読み出し／書き込み要求及び応答を処理する例示的な方法を示す。
【図14】 ＮｏＣマスタユニットの例示的な実施態様を示す。
【図15】 ＮｏＣスレーブユニットの例示的な実施態様を示す。
【図16】 ＮｏＣ周辺機器相互接続を介したＮｏＣのレジスタブロックへの例示的な接続を示す。
【図17】 ＮｏＣによって使用される例示的なテーブルを示す。
【図18】 ＳｏＣを動作させるための例示的な方法を示す。
【図19】 ＮｏＣを部分的に再構成する例示的な方法である。
【図20】 図１のＳｏＣの別の例示的な実施態様を示す。
【図21】 プラットフォーム管理コントローラ（ＰＭＣ）の例示的な実施態様を示す。
【図22】 図２１のＰＭＣのプロセッサの例示的な実施態様を示す。
【図23】 図１のＳｏＣのさらなる構造的及び機能的態様を示す。
【図24】 図１のＳｏＣのさらなる構造的及び機能的態様を示す。
【図25】 図２４のプログラマブル保護回路の例示的な実施態様を示す。
【図26】 図１のＳｏＣをブートする例示的な方法を示す。
【図27】 ＳｏＣをブートするために使用され得るプログラミングデバイスイメージの一例を示す。
【図28】 異なる区画を実装する例示的なＳｏＣを示す。
【図29】 異なる区画を実装する別の例示的なＳｏＣを示す。
【図30】 ＳｏＣ内にプログラミングデバイスイメージ（ＰＤＩ）を実装する例示的な方法を示す。
【図31】 ＳｏＣ内にＰＤＩを実装し、ＳｏＣを経時的に再構成する別の例示的な方法を示す。
【図32】 ＳｏＣ内にＰＤＩを実装し、ＳｏＣの部分的再構成を経時的に実行する別の例示的な方法を示す。

代表図 図1本件の代表的な図

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.