特許 7582301 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-05

(45)【発行日】2024-11-13

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241106BHJP

   H01L 25/18 20230101ALI20241106BHJP

   H01L 21/52 20060101ALI20241106BHJP

   H01L 21/60 20060101ALI20241106BHJP

   H01L 23/48 20060101ALI20241106BHJP

   H01L 29/12 20060101ALI20241106BHJP

   H01L 29/78 20060101ALI20241106BHJP

   H01L 29/861 20060101ALI20241106BHJP

   H01L 29/868 20060101ALI20241106BHJP

【ＦＩ】

H01L25/04 C

H01L21/52 E

H01L21/60 321E

H01L23/48 G

H01L29/78 652T

H01L29/91 F

【請求項の数】 9

(21)【出願番号】P 2022511830

(86)(22)【出願日】2021-03-17

(86)【国際出願番号】 JP2021010735

(87)【国際公開番号】W WO2021200138

(87)【国際公開日】2021-10-07

【審査請求日】2023-12-21

(31)【優先権主張番号】P 2020061725

(32)【優先日】2020-03-31

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100136098

【弁理士】

【氏名又は名称】北野 修平

(74)【代理人】

【識別番号】100137246

【弁理士】

【氏名又は名称】田中 勝也

(74)【代理人】

【識別番号】100158861

【弁理士】

【氏名又は名称】南部 史

(74)【代理人】

【識別番号】100194674

【弁理士】

【氏名又は名称】青木 覚史

(72)【発明者】

【氏名】野津 浩史

【審査官】正山 旭

(56)【参考文献】

【文献】特開２０１８－６４３６２（ＪＰ，Ａ）

【文献】特開２００６－４０９２６（ＪＰ，Ａ）

【文献】特開２０００－１６４８００（ＪＰ，Ａ）

【文献】特開２０１３－１２５８８９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２１／５２

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２３／４８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／８６１

(57)【特許請求の範囲】

【請求項1】

導電性を有する基板と、
前記基板上に配置され、導電性を有する第１接合部と、
前記第１接合部上に配置されるＳｉＣダイオードチップと、
前記ＳｉＣダイオードチップ上に配置され、導電性を有する第２接合部と、
前記第２接合部上に配置されるトランジスタチップと、を備え、
前記ＳｉＣダイオードチップは、厚さ方向の一方側の端部に配置されるカソードパッドと、厚さ方向の他方側の端部に配置されるアノードパッドと、を含み、
前記カソードパッドは、前記第１接合部により前記基板と接合されており、
前記トランジスタチップは、厚さ方向の一方側の端部に配置されるドレイン電極を含み、
前記ドレイン電極は、前記第２接合部により前記アノードパッドと接合されており、
前記基板の厚さ方向に見て、前記アノードパッドは、前記ＳｉＣダイオードチップの外縁によって囲まれた領域内に配置されており、
前記基板の厚さ方向に見て、前記アノードパッドの面積は、前記トランジスタチップの面積よりも大きい、半導体装置。

【請求項2】

前記基板の厚さ方向に見て、前記ＳｉＣダイオードチップの外縁から前記トランジスタチップの外縁に至るまでの最短の距離は、前記ＳｉＣダイオードチップの厚さよりも大きい、請求項１に記載の半導体装置。

【請求項3】

前記トランジスタチップは、ＳｉＣトランジスタチップである、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記ＳｉＣダイオードチップを構成するＳｉＣ結晶は、４Ｈ構造を有し、
前記ＳｉＣトランジスタチップを構成するＳｉＣ結晶は、４Ｈ構造を有し、
前記ＳｉＣダイオードチップを構成するＳｉＣ結晶の（０００１）面と、前記ＳｉＣトランジスタチップを構成するＳｉＣ結晶の（０００１）面とは、平行である、請求項３に記載の半導体装置。

【請求項5】

前記ＳｉＣダイオードチップを構成するＳｉＣ結晶の（１１－２０）面と、前記ＳｉＣトランジスタチップを構成するＳｉＣ結晶の（１１－２０）面とは、平行である、請求項４に記載の半導体装置。

【請求項6】

前記第２接合部は、金属微粒子の焼結体である焼結接合材を含む、請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

前記第２接合部は、前記ＳｉＣダイオードチップの厚さの３０％以上である第１金属板を含み、
前記第１金属板は、前記基板の厚さ方向に見て、前記トランジスタチップと重ならない領域を有する、請求項１から請求項６のいずれか１項に記載の半導体装置。

【請求項8】

前記アノードパッド上に配置され、前記アノードパッド上の領域を分割するソルダレジスト部をさらに備え、
前記第２接合部は、はんだ部を含み、
前記ソルダレジスト部は、前記基板の厚さ方向に見て、前記アノードパッド上の領域を前記はんだ部および前記トランジスタチップが配置される第１領域と、前記第１領域外となる第２領域とに分割する、請求項１から請求項７のいずれか１項に記載の半導体装置。

【請求項9】

前記トランジスタチップが配置される領域外の領域に接合される第２金属板をさらに備える、請求項１から請求項８のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関するものである。

【0002】

本出願は、２０２０年３月３１日出願の日本出願第２０２０－６１７２５号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

【背景技術】

【0003】

複数の半導体チップが基板上に配置されたパワーモジュール半導体装置が開示されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１９－１１７９４４号公報

【発明の概要】

【0005】

本開示に従った半導体装置は、導電性を有する基板と、基板上に配置され、導電性を有する第１接合部と、第１接合部上に配置されるＳｉＣダイオードチップと、ＳｉＣダイオードチップ上に配置され、導電性を有する第２接合部と、第２接合部上に配置されるトランジスタチップと、を備える。ＳｉＣダイオードチップは、厚さ方向の一方側の端部に配置されるカソードパッドと、厚さ方向の他方側の端部に配置されるアノードパッドと、を含む。カソードパッドは、第１接合部により基板と接合されている。トランジスタチップは、厚さ方向の一方側の端部に配置されるドレイン電極を含む。ドレイン電極は、第２接合部によりアノードパッドと接合されている。基板の厚さ方向に見て、アノードパッドは、ＳｉＣダイオードチップの外縁によって囲まれた領域内に配置されている。基板の厚さ方向に見て、アノードパッドの面積は、トランジスタチップの面積よりも大きい。

【図面の簡単な説明】

【0006】

【図1】図１は、実施の形態１における半導体装置の外観を示す概略平面図である。

【図2】図２は、図１に示す半導体装置の一部を示す図である。

【図3】図３は、図１に示す半導体装置の一部を示す概略断面図である。

【図4】図４は、図３に示す半導体装置の一部を拡大して示す概略断面図である。

【図5】図５は、ＳｉＣダイオードチップ上に配置されたＳｉＣトランジスタチップを示す概略断面図である。

【図6】図６は、図１に示す半導体装置の製造方法の一例において、銅板を加工した状態を示す概略平面図である。

【図7】図７は、図１に示す半導体装置の製造方法の一例において、加工した銅板上にＳｉＣダイオードチップを接合した状態を示す概略平面図である。

【図8】図８は、図１に示す半導体装置の製造方法の一例において、ＳｉＣダイオードチップ上にＳｉＣトランジスタチップを接合した状態を示す概略平面図である。

【図9】図９は、図１に示す半導体装置の製造方法の一例において、ワイヤにより各部材を接合した状態を示す概略平面図である。

【図10】図１０は、図１に示す半導体装置の製造方法の一例において、封止材により封止した状態を示す概略平面図である。

【図11】図１１は、実施の形態２における半導体装置の一部を示す概略断面図である。

【図12】図１２は、実施の形態３における半導体装置の一部を示す概略断面図である。

【図13】図１３は、図１２に示す半導体装置の一部を拡大して示す概略断面図である。

【図14】図１４は、実施の形態４における半導体装置の一部を示す概略断面図である。

【図15】図１５は、実施の形態５における半導体装置の一部を示す概略断面図である。

【図16】図１６は、実施の形態６における半導体装置の一部を示す概略断面図である。

【図17】図１７は、実施の形態７における等価回路を示す図である。

【発明を実施するための形態】

【0007】

［本開示が解決しようとする課題］
特許文献１によると、パワーモジュール半導体装置において、半導体層がＳｉＣからなり、大電流を流すことが可能な半導体チップを採用している。特許文献１では、基板上にダイオードチップとトランジスタチップとをそれぞれ別の領域に配置し、ダイオードチップとトランジスタチップとをワイヤで接続している。しかし、このような構成では、基板の厚さ方向に見て、ダイオードチップを配置する領域およびトランジスタチップを配置する領域をそれぞれ基板上に確保しなければならない。そうすると、各チップの占める面積が大きくなってしまい、半導体装置の小型化を実現することが困難となる。また、大電流を流す際に発熱するトランジスタチップの放熱性を確保することが求められる。

【0008】

そこで、トランジスタチップの放熱性を確保しながら、小型化を図ることができる半導体装置を提供することを目的の１つとする。

【0009】

［本開示の効果］
上記半導体装置によれば、トランジスタチップの放熱性を確保しながら、容易に小型化を図ることができる。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る半導体装置は、導電性を有する基板と、基板上に配置され、導電性を有する第１接合部と、第１接合部上に配置されるＳｉＣダイオードチップと、ＳｉＣダイオードチップ上に配置され、導電性を有する第２接合部と、第２接合部上に配置されるトランジスタチップと、を備える。ＳｉＣダイオードチップは、厚さ方向の一方側の端部に配置されるカソードパッドと、厚さ方向の他方側の端部に配置されるアノードパッドと、を含む。カソードパッドは、第１接合部により基板と接合されている。トランジスタチップは、厚さ方向の一方側の端部に配置されるドレイン電極を含む。ドレイン電極は、第２接合部によりアノードパッドと接合されている。基板の厚さ方向に見て、アノードパッドは、ＳｉＣダイオードチップの外縁によって囲まれた領域内に配置されている。基板の厚さ方向に見て、アノードパッドの面積は、トランジスタチップの面積よりも大きい。

【0011】

本開示の半導体装置は、ＳｉＣダイオードチップを含む。上記半導体装置は、ＳｉＣダイオードチップ上にトランジスタチップを積み重ねて、電気的に直列に接続する構成を採用する。よって、基板の厚さ方向に見て、トランジスタチップが配置される領域をＳｉＣダイオードチップが配置される領域と重ならせて、それぞれのチップを並べて配置するよりもチップの占める面積を小さくすることができる。

【0012】

ＳｉＣダイオードチップは、低オン抵抗かつ高耐圧であり、高温でも使用可能である。動作時においては、ＳｉＣダイオードチップとトランジスタチップとは電気的に直列で接続されているため、大電流を流すことによりトランジスタチップの発熱量が多くなる。ここで、ＳｉＣダイオードチップは、熱伝導率が高い。また、アノードパッドの面積は、トランジスタチップの面積よりも大きい。よって、動作時にトランジスタチップにおいて発生した熱を効率的にＳｉＣダイオードチップ側に伝え、基板側へ放熱させることができる。

【0013】

したがって、上記半導体装置は、トランジスタチップの放熱性を確保しながら、容易に小型化を図ることができる。

【0014】

上記半導体装置において、基板の厚さ方向に見て、ＳｉＣダイオードチップの外縁からトランジスタチップの外縁に至るまでの最短の距離は、ＳｉＣダイオードチップの厚さよりも大きくてもよい。トランジスタチップで発生した熱は、ＳｉＣダイオードチップを経由して基板側に伝えられる。ここで、ＳｉＣダイオードチップの厚さ方向の熱拡散の速度と、厚さ方向に垂直な方向の熱拡散の速度は同等程度である。よって、トランジスタチップで発生した熱の多くは、厚さ方向に対して４５度の角度をなす範囲を放熱経路としてＳｉＣダイオードチップ内に伝えられる。上記構成を採用することにより、ＳｉＣダイオードチップ内におけるトランジスタチップから基板に至る放熱の経路が狭くなることを抑制し、ＳｉＣダイオードチップを介してトランジスタチップで発生した熱を効率的に基板に伝えることができる。したがって、効率的な放熱が可能になる。

【0015】

上記半導体装置において、トランジスタチップは、ＳｉＣトランジスタチップであってもよい。ＳｉＣトランジスタチップは、低オン抵抗かつ高耐圧であり、高温でも使用可能である。また、熱伝導率も高い。よって、よりトランジスタチップの放熱性を確保することができる。

【0016】

上記半導体装置において、ＳｉＣダイオードチップを構成するＳｉＣ結晶は、４Ｈ構造を有してもよい。ＳｉＣトランジスタチップを構成するＳｉＣ結晶は、４Ｈ構造を有してもよい。ＳｉＣダイオードチップを構成するＳｉＣ結晶の（０００１）面と、ＳｉＣトランジスタチップを構成するＳｉＣ結晶の（０００１）面とは、平行であってもよい。ＳｉＣは面方位によって物性が異なり、発熱時における熱膨張や反りの挙動が異なる。このようにすることにより、ＳｉＣダイオードチップとＳｉＣトランジスタチップとの面方位を合わせることができ、動作時における熱応力の発生を抑制することができる。よって、長期的な信頼性を向上することができる。

【0017】

上記半導体装置において、ＳｉＣダイオードチップを構成するＳｉＣ結晶の（１１－２０）面と、ＳｉＣトランジスタチップを構成するＳｉＣ結晶の（１１－２０）面とは、平行であってもよい。このようにすることによっても、ＳｉＣダイオードチップとＳｉＣトランジスタチップとの面方位を合わせて、動作時における熱応力の発生を抑制することができる。よって、長期的な信頼性を向上することができる。

【0018】

上記半導体装置において、第２接合部は、金属微粒子の焼結体である焼結接合材を含んでもよい。このような焼結接合材は、熱伝導率が高いため、より効率的な放熱が可能になる。

【0019】

上記半導体装置において、第２接合部は、ＳｉＣダイオードチップの厚さの３０％以上である第１金属板を含んでもよい。第１金属板は、基板の厚さ方向に見て、トランジスタチップと重ならない領域を有してもよい。このようにすることにより、第１金属板のうちのトランジスタチップと重ならない領域を利用して、電気的な接続を確保することができる。また、第１金属板は、熱伝導率が高い。よって、第１金属板によってもトランジスタチップの放熱性を確保することができる。

【0020】

上記半導体装置において、アノードパッド上に配置され、アノードパッド上の領域を分割するソルダレジスト部をさらに備えてもよい。第２接合部は、はんだ部を含んでもよい。ソルダレジスト部は、基板の厚さ方向に見て、アノードパッド上の領域をはんだ部およびトランジスタチップが配置される第１領域と、第１領域外となる第２領域とに分割してもよい。このようにすることにより、第２接合部に含まれるはんだ部を接合時に溶融させた際に、ソルダレジスト部によって第２領域側にはんだ部が濡れ広がることを抑制することができる。

【0021】

上記半導体装置において、トランジスタチップが配置される領域外の領域に接合される第２金属板をさらに備えてもよい。第２金属板は、例えばワイヤと比較して大電流を流しやすい。このようにすることにより、トランジスタチップが配置される領域外の領域に接合される第２金属板を、電気的な接続に有効に利用することができる。

【0022】

［本開示の実施形態の詳細］
次に、本開示の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

【0023】

（実施の形態１）
本開示の実施の形態１に係る半導体装置について説明する。図１は、実施の形態１における半導体装置の外観を示す概略平面図である。図２は、図１に示す半導体装置の一部を示す図である。図２においては、図１に示す半導体装置における封止材の図示を省略している。図３は、図１に示す半導体装置の一部を示す概略断面図である。なお、図３において、基板の厚さ方向を矢印Ｚで示している。

【0024】

図１、図２および図３を参照して、実施の形態１に係る半導体装置１１ａは、導電性を有する基板１３と、基板１３と一体となって形成される第１電極端子１４と、基板１３と間隔をあけて配置される第２電極端子１５と、基板１３および第２電極端子１５と間隔をあけて配置される第３電極端子１６と、基板１３と間隔をあけて配置されるゲート端子１７と、基板１３と間隔をあけて配置されるケルビンソース端子１８と、を含む。基板１３、第１電極端子１４、第２電極端子１５、第３電極端子１６、ゲート端子１７およびケルビンソース端子１８は、は、具体的には例えば銅製である。基板１３を封止する後述する封止材１９の位置については、図２において破線で示している。

【0025】

半導体装置１１ａは、例えばエポキシ樹脂からなる封止材１９を含む。封止材１９は、基板１３上の領域を覆い、後述するＳｉＣダイオードチップ２１およびＳｉＣトランジスタチップ３１を含む電子回路を封止する。第１電極端子１４、第２電極端子１５、第３電極端子１６、ゲート端子１７およびケルビンソース端子１８のそれぞれの一部は、封止材１９から露出しており、半導体装置１１ａの外部との電気的な接続を確保している。

【0026】

半導体装置１１ａは、導電性を有する第１接合部４１を含む。第１接合部４１は、金属微粒子の焼結体である焼結接合材を含む。金属微粒子は、具体的には例えば、銀や銅、ニッケルの微粒子である。第１接合部４１は、基板１３上に配置される。

【0027】

半導体装置１１ａは、カソードパッド２２およびアノードパッド２３を含むＳｉＣダイオードチップ２１を含む。ＳｉＣダイオードチップ２１は、ＳｉＣからなる半導体層を含む半導体チップである。カソードパッド２２は、ＳｉＣダイオードチップ２１の厚さ方向の一方側の端部に配置される。アノードパッド２３は、ＳｉＣダイオードチップ２１の厚さ方向の他方側の端部に配置される。基板１３の厚さ方向に見て、アノードパッド２３は、ＳｉＣダイオードチップ２１の外縁によって囲まれた領域内に配置される。本実施形態においては、基板１３の厚さ方向に見て、アノードパッド２３は、図２に示すように、ＳｉＣダイオードチップ２１の外縁から距離をあけて設けられている。ＳｉＣダイオードチップ２１においては、基板１３の厚さ方向に電流が流れる。ＳｉＣダイオードチップ２１の外形形状は、厚さ方向に見て、長方形の形状である。ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶は、４Ｈ構造を有する。

【0028】

第１接合部４１は、基板１３とＳｉＣダイオードチップ２１とを電気的に接合する。具体的には、第１接合部４１により基板１３とＳｉＣダイオードチップ２１に含まれるカソードパッド２２とが接合される。すなわち、カソードパッド２２は、第１接合部４１により基板１３と接合されている。

【0029】

半導体装置１１ａは、導電性を有する第２接合部４２を含む。第２接合部４２は、金属微粒子の焼結体である焼結接合材を含む。金属微粒子は、具体的には例えば、銀や銅、ニッケルの微粒子である。第２接合部４２は、ＳｉＣダイオードチップ２１上に配置される。具体的には、第２接合部４２は、ＳｉＣダイオードチップ２１のアノードパッド２３上に配置される。

【0030】

半導体装置１１ａは、ドレイン電極３２、ソースパッド３３、ゲートパッド３４およびケルビンソースパッド３５を含むトランジスタチップであるＳｉＣトランジスタチップ３１を含む。ＳｉＣトランジスタチップ３１は、ＳｉＣからなる半導体層を含む半導体チップである。ドレイン電極３２は、ＳｉＣトランジスタチップ３１の厚さ方向の一方側の端部に配置される。ソースパッド３３、ゲートパッド３４およびケルビンソースパッド３５は、ＳｉＣトランジスタチップ３１の厚さ方向の他方側の端部に配置される。ソースパッド３３、ゲートパッド３４およびケルビンソースパッド３５は、互いに間隔をあけて配置される。ＳｉＣトランジスタチップ３１は、縦型のトランジスタチップである。ＳｉＣトランジスタチップ３１においては、基板１３の厚さ方向に電流が流れる。ＳｉＣトランジスタチップ３１の外形形状は、厚さ方向に見て、長方形の形状である。ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶は、４Ｈ構造を有する。なお、ケルビンソースパッド３５およびケルビンソース端子１８は必ずしも必須ではなく、省略することもできる。すなわち、半導体装置１１ａは、ケルビンソースパッド３５およびケルビンソース端子１８を含まなくてもよい。

【0031】

第２接合部４２は、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１とを電気的に接合する。具体的には、第２接合部４２によりＳｉＣダイオードチップ２１に含まれるアノードパッド２３とＳｉＣトランジスタチップ３１に含まれるドレイン電極３２とが接合される。すなわち、ドレイン電極３２は、第２接合部４２によりアノードパッド２３と接合されている。ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１とは、電気的に直列に接続される。

【0032】

ここで、ＳｉＣダイオードチップ２１に対するＳｉＣトランジスタチップ３１の配置について、基板１３の厚さ方向に見て、ＳｉＣダイオードチップ２１の外縁からＳｉＣトランジスタチップ３１の外縁に至るまでの最短の距離は、ＳｉＣダイオードチップ２１の厚さよりも大きい。これについては、後述する。

【0033】

また、ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶の（０００１）面と、ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶の（０００１）面とは、平行である。すなわち、ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶の（０００１）面と、ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶の（０００１）面とが平行になるように、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１とが接合される。また、ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶の（１１－２０）面と、ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶の（１１－２０）面とは、平行である。すなわち、ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶の（１１－２０）面と、ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶の（１１－２０）面とが平行になるように、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１とが接合される。

【0034】

半導体装置１１ａは、複数のワイヤ４３，４４，４５，４６を含む。第２電極端子１５とＳｉＣダイオードチップ２１のアノードパッド２３とは、複数のワイヤ４３により電気的に接合される。第３電極端子１６とＳｉＣトランジスタチップ３１のソースパッド３３とは、複数のワイヤ４４により電気的に接合される。ゲート端子１７とＳｉＣトランジスタチップ３１のゲートパッド３４とは、ワイヤ４５により電気的に接合される。ケルビンソース端子１８とＳｉＣトランジスタチップ３１のケルビンソースパッド３５とは、ワイヤ４６により電気的に接合される。

【0035】

ここで、基板１３の厚さ方向に見て、アノードパッド２３の面積は、ＳｉＣトランジスタチップ３１の面積よりも大きい。具体的には、ＳｉＣトランジスタチップ３１の面積は、アノードパッド２３の面積の半分よりもやや大きい大きさである。

【0036】

上記半導体装置１１ａは、ＳｉＣダイオードチップ２１を含む。上記半導体装置１１ａは、ＳｉＣダイオードチップ２１上にＳｉＣトランジスタチップ３１を積み重ねて、電気的に直列に接続する構成を採用する。よって、基板１３の厚さ方向に見て、ＳｉＣトランジスタチップ３１が配置される領域をＳｉＣダイオードチップ２１が配置される領域と重ならせて、それぞれのチップを並べて配置するよりもチップの占める面積を小さくすることができる。

【0037】

ＳｉＣダイオードチップ２１は、低オン抵抗かつ高耐圧であり、高温でも使用可能である。動作時においては、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１とは電気的に直列で接続されているため、大電流を流すことによりＳｉＣトランジスタチップ３１の発熱量が多くなる。ここで、ＳｉＣダイオードチップ２１は、熱伝導率が高い。また、アノードパッド２３の面積は、ＳｉＣトランジスタチップ３１の面積よりも大きい。よって、動作時にＳｉＣトランジスタチップ３１において発生した熱を効率的にＳｉＣダイオードチップ２１側に伝え、基板１３側へ放熱させることができる。

【0038】

したがって、上記半導体装置１１ａは、ＳｉＣトランジスタチップ３１の放熱性を確保しながら、容易に小型化を図ることができる。

【0039】

なお、ＳｉＣトランジスタチップ３１は、第２接合部４２によりＳｉＣダイオードチップ２１に接合されている。このような構成によると、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１との間の電流経路が短くなるため、インダクタンスの低減を図ることができる。

【0040】

本実施形態においては、基板１３の厚さ方向に見て、ＳｉＣダイオードチップ２１の外縁からＳｉＣトランジスタチップ３１の外縁に至るまでの最短の距離は、ＳｉＣダイオードチップ２１の厚さよりも大きい。よって、ＳｉＣトランジスタチップ３１の効率的な放熱が可能になる。

【0041】

図４は、図３に示す半導体装置１１ａの一部を拡大して示す概略断面図である。図４を参照して、ＳｉＣトランジスタチップ３１で発生した熱は、第２接合部４２、ＳｉＣダイオードチップ２１および第１接合部４１を経由して基板１３側に伝えられる。ここで、トランジスタチップ３１からＳｉＣダイオードチップ２１へ伝えられる熱について考える。ＳｉＣダイオードチップ２１の厚さ方向の熱拡散の速度と、厚さ方向に垂直な方向の熱拡散の速度は同じである。よって、ＳｉＣトランジスタチップ３１で発生した熱の多くは、厚さ方向に対してＳｉＣトランジスタチップ３１の外縁３６から図４中の角度θ_１で示す４５度の角度をなす範囲を放熱経路としてＳｉＣダイオードチップ２１に伝えられる。図４中において、放熱経路の一部を矢印Ｅで示している。

【0042】

ここで、ＳｉＣダイオードチップ２１の外縁２４からＳｉＣトランジスタチップ３１の外縁３６に至るまでの最短の距離Ｗ_１は、ＳｉＣダイオードチップ２１の厚さＴ_１よりも大きい。このようにすることにより、ＳｉＣダイオードチップ２１内におけるＳｉＣトランジスタチップ３１から基板１３に至る放熱の経路が狭くなることを抑制し、ＳｉＣダイオードチップ２１を介してＳｉＣトランジスタチップ３１で発生した熱を効率的に基板１３に伝えることができる。したがって、上記半導体装置１１ａは、効率的な放熱が可能な半導体装置となっている。

【0043】

なお、ＳｉＣトランジスタチップ３１の断面形状が、基板１３の厚さ方向に対して垂直な平面に沿って見た際の角が丸められた四角形状である場合の外縁については、以下の通りである。図５は、ＳｉＣダイオードチップ２１上に配置されたＳｉＣトランジスタチップ３１を示す概略断面図である。図５を参照して、基板１３の厚さ方向に対して垂直な平面に沿って見た際に、ＳｉＣトランジスタチップ３１の角部７１が丸められている場合、角部７１を構成する第１の辺７２と角部７１を構成する第２の辺７３をそれぞれ延ばして交わる交点７４の位置を、ＳｉＣトランジスタチップ３１の外縁３６の位置とする。ＳｉＣダイオードチップ２１の外縁２４についても、同様とする。

【0044】

本実施形態において、トランジスタチップは、ＳｉＣトランジスタチップ３１である。ＳｉＣトランジスタチップ３１は、低オン抵抗かつ高耐圧であり、高温でも使用可能である。また、熱伝導率も高い。よって、上記半導体装置１１ａは、よりトランジスタチップの放熱性を確保することができる半導体装置となっている。

【0045】

本実施形態において、ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶は、４Ｈ構造を有する。ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶は、４Ｈ構造を有する。ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶の（０００１）面と、ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶の（０００１）面とは、平行である。よって、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１との面方位を合わせることができ、動作時における熱応力の発生を抑制することができる。したがって、上記半導体装置１１ａは、長期的な信頼性を向上することができる半導体装置となっている。

【0046】

本実施形態において、ＳｉＣダイオードチップ２１を構成するＳｉＣ結晶の（１１－２０）面と、ＳｉＣトランジスタチップ３１を構成するＳｉＣ結晶の（１１－２０）面とは、平行である。よって、ＳｉＣダイオードチップ２１とＳｉＣトランジスタチップ３１との面方位を合わせて、動作時における熱応力の発生を抑制することができる。したがって、上記半導体装置１１ａは、長期的な信頼性を向上することができる半導体装置となっている。

【0047】

本実施形態において、第２接合部４２は、金属微粒子の焼結体である焼結接合材を含む。このような焼結接合材は、熱伝導率が高い。よって、上記半導体装置１１ａは、より効率的な放熱が可能な半導体装置となっている。なお、本実施形態においては、第１接合部４１についても、金属微粒子の焼結体である焼結接合材を含む。よって、上記半導体装置１１ａは、さらに効率的な放熱が可能な半導体装置となっている。

【0048】

ここで、実施の形態１における半導体装置１１ａの製造方法の一例について、簡単に説明する。まず、平板状であって、厚さ方向に見て外形形状が長方形である銅板を準備する。この銅板の厚さとしては、例えば１ｍｍのものが用いられる。準備した銅板の所定の箇所を打ち抜き、半導体装置に含まれる基板、第１電極端子、第２電極端子および第３電極端子の外形形状を形成する。

【0049】

図６は、図１に示す半導体装置１１ａの製造方法の一例において、銅板を加工した状態を示す概略平面図である。図６を参照して、銅板８０は、空間８３に相当する部分が厚さ方向に打ち抜かれている。銅板８０は、第１部分８２ａ、第２部分８２ｂ、第３部分８２ｃおよび第４部分８２ｄから構成されるリードフレーム８１を含む。第１部分８２ａおよび第２部分８２ｂが長方形における一対の短辺に相当する位置に配置される。第３部分８２ｃおよび第４部分８２ｄが長方形における一対の長辺に相当する位置に配置される。第１部分８２ａと第２部分８２ｂとが対向して配置され、第３部分８２ｃと第４部分８２ｄとが対向して配置される。第２部分８２ｂには、後に第１電極端子１４および基板１３を構成する領域８４ａ、後に第２電極端子１５を構成する領域８４ｂおよび後に第３電極端子１６を構成する領域８４ｃが接続されている。第１部分８２ａには、後にゲート端子１７を構成する領域８４ｄおよび後にケルビンソース端子１８を構成する領域８４ｅが接続されている。なお、リードフレーム８１と各領域８４ａ～８４ｅとの境界はそれぞれ、一点鎖線によって示されている。

【0050】

次に、基板１３に相当する領域上にＳｉＣダイオードチップ２１が接合される。図７は、図７は、図１に示す半導体装置１１ａの製造方法の一例において、加工した銅板上にＳｉＣダイオードチップ２１を接合した状態を示す概略平面図である。図７を参照して、基板１３に相当する領域上に第１接合部４１によってＳｉＣダイオードチップ２１が接合される。

【0051】

次に、ＳｉＣダイオードチップ２１上にＳｉＣトランジスタチップ３１が接合される。図８は、図１に示す半導体装置１１ａの製造方法の一例において、ＳｉＣダイオードチップ２１上にＳｉＣトランジスタチップ３１を接合した状態を示す概略平面図である。図８を参照して、ＳｉＣトランジスタチップ３１のアノードパッド２３上に第２接合部４２によってＳｉＣトランジスタチップ３１が接合される。

【0052】

次に、ワイヤにより各部材を接合する。図９は、図１に示す半導体装置１１ａの製造方法の一例において、ワイヤにより各部材を接合した状態を示す概略平面図である。図９を参照して、ワイヤ４３により領域８４ｂとＳｉＣダイオードチップ２１のアノードパッド２３とが接続される。ワイヤ４４により領域８４ｃとＳｉＣトランジスタチップ３１のソースパッド３３とが接続される。ワイヤ４５により領域８４ｄとＳｉＣトランジスタチップ３１のゲートパッド３４とが接続される。ワイヤ４６により領域８４ｅとＳｉＣトランジスタチップ３１のケルビンソースパッドとが接続される。この場合、例えば、ワイヤ４３～４６は、例えば超音波接合を利用したワイヤボンディングにより接続される。

【0053】

次に、封止材により、所定の箇所を封止する。図１０は、図１に示す半導体装置１１ａの製造方法の一例において、封止材１９により封止した状態を示す概略平面図である。図１０を参照して、銅板８０は、領域８４ａ～８４ｅの一部が露出し、基板１３およびワイヤ４３～４６によって接続された箇所を覆うようにして封止材１９により封止される。

【0054】

その後、銅板８０は、一点鎖線で示す境界において切断され、リードフレーム８１が分離される。このようにして、実施の形態１における半導体装置１１ａを得る。実施の形態１における半導体装置１１ａは、例えば上記のようにして製造される。

【0055】

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図１１は、実施の形態２における半導体装置の一部を示す概略断面図である。実施の形態２の半導体装置は、アノードパッド上に配置されるソルダレジスト部を含む点および第２接合部がはんだ部を含む点において実施の形態１の場合とは異なっている。

【0056】

図１１を参照して、実施の形態２に係る半導体装置１１ｂは、アノードパッド２３上に配置されるソルダレジスト部４７を含む。ソルダレジスト部４７は、ポリイミド等の樹脂から構成されている。ソルダレジスト部４７は、例えば、ＳｉＣトランジスタチップ３１の製造工程においてパターニング成膜をすることにより形成される。また、第２接合部４２は、はんだ部４８を含む。

【0057】

ソルダレジスト部４７は、アノードパッド２３上の領域をはんだ部４８およびＳｉＣトランジスタチップ３１が配置される第１領域５１と、第１領域５１外となる第２領域５２とに分割する。第２領域５２には、ワイヤ４３の一方側の端部が接続される。

【0058】

このような半導体装置１１ｂによると、第２接合部４２に含まれるはんだ部４８を接合時に溶融させた際に、ソルダレジスト部４７によって第２領域５２側にはんだ部４８が濡れ広がることを抑制することができる。よって、このような半導体装置１１ｂは、ボンディングにより第２領域５２にワイヤ４３を接続する際のはんだ部４８の影響を低減することができる。

【0059】

（実施の形態３）
次に、さらに他の実施の形態である実施の形態３について説明する。図１２は、実施の形態３における半導体装置の一部を示す概略断面図である。実施の形態３の半導体装置は、第２接合部が第１金属板を含む点において実施の形態２の場合とは異なっている。

【0060】

図１２を参照して、実施の形態３に係る半導体装置１１ｃに含まれる第２接合部４２は、第１金属板５３と、第３接合部５４と、第４接合部５５と、を含む。第３接合部５４は、金属微粒子の焼結体である焼結接合材を含む。第３接合部５４は、アノードパッド２３上に配置される。

【0061】

第１金属板５３は、平板状である。第１金属板５３は、ＳｉＣダイオードチップ２１の厚さの３０％以上である。本実施形態においては、第１金属板５３は、基板１３よりも薄い。第１金属板５３は、第３接合部５４上に配置される。すなわち、第３接合部５４により第１金属板５３とＳｉＣダイオードチップ２１のアノードパッド２３とが接合される。第１金属板５３は、基板１３の厚さ方向に見て、ＳｉＣトランジスタチップ３１と重ならない領域５９を有する。

【0062】

第４接合部５５は、はんだ部５６を含む。第４接合部５５は、第１金属板５３上に配置される。具体的には、第４接合部５５は、第１金属板５３の厚さ方向において、第３接合部５４と接合する一方側の面５７と反対側の面５８上に配置される。ソルダレジスト部４７は、面５８上に配置される。ソルダレジスト部４７により、第４接合部５５およびＳｉＣトランジスタチップ３１が配置される第１領域５１と第１領域５１外となる第２領域５２とに分割される。第４接合部５５上にＳｉＣトランジスタチップ３１が配置される。すなわち、第４接合部５５により第１金属板５３とＳｉＣトランジスタチップ３１のドレイン電極３２とが接合される。領域５９は、第２領域５２内に配置される。ワイヤ４３の一方側の端部は、領域５９内の面５８に接合される。

【0063】

このような半導体装置１１ｃによると、第１金属板５３のうちのＳｉＣトランジスタチップ３１と重ならない領域を利用して、電気的な接続を確保することができる。また、第１金属板５３は、熱伝導率が高い。よって、第１金属板５３によってもＳｉＣトランジスタチップ３１の放熱性を確保することができる。また、上記の実施の形態においては、第１金属板５３は、基板１３よりも薄いため、半導体装置１１ｃの小型化を図ることができる。なお、第１金属板５３の厚さは、基板１３の厚さと同程度とすることもできる。ここで、同程度の厚さとは、±２０％の範囲に入る厚さである。また、第１金属板５３は、基板１３よりも厚くすることもできる。このようにすることにより、ＳｉＣトランジスタチップ３１の熱が第１金属板５３で広がり、その熱がＳｉＣダイオードチップ２１へ均一に伝わる。

【0064】

図１３は、図１２に示す半導体装置１１ｃの一部を拡大して示す概略断面図である。図１３を参照して、ＳｉＣトランジスタチップ３１で発生した熱は、第１金属板５３およびＳｉＣダイオードチップ２１を経由して基板１３側に伝えられる。ここで、トランジスタチップ３１からＳｉＣダイオードチップ２１へ伝えられる熱について考える。第１金属板５３の厚さ方向の熱拡散の速度と、厚さ方向に垂直な方向の熱拡散の速度は同等程度である。よって、ＳｉＣトランジスタチップ３１で発生した熱の多くは、厚さ方向に対して第１金属板５３の外縁３６から図４中の角度θ_２で示す４５度の角度をなす範囲を放熱経路として第１金属板５３に伝えられる。図１３中において、放熱経路の一部を矢印Ｅで示している。

【0065】

ここで、第１金属板５３の外縁６０からＳｉＣトランジスタチップ３１の外縁３６に至るまでの最短の距離Ｗ_２は、第１金属板５３の厚さＴ_２よりも大きい。このようにすることにより、第１金属板５３内におけるＳｉＣトランジスタチップ３１から基板１３に至る放熱の経路が狭くなることを抑制し、第１金属板５３およびＳｉＣダイオードチップ２１を介してＳｉＣトランジスタチップ３１で発生した熱を効率的に基板１３に伝えることができる。したがって、上記半導体装置１１ｃは、効率的な放熱が可能な半導体装置となっている。

【0066】

（実施の形態４）
次に、さらに他の実施の形態である実施の形態４について説明する。図１４は、実施の形態４における半導体装置の一部を示す概略断面図である。実施の形態４の半導体装置は、ＳｉＣトランジスタチップが配置される領域外の領域に接合される第２金属板をさらに備える点において、実施の形態１の場合とは異なっている。

【0067】

図１４を参照して、実施の形態４に係る半導体装置１１ｄは、ＳｉＣトランジスタチップ３１が配置される領域外の領域に接合される第２金属板６１を備える。第２金属板６１は、例えば、平板状の金属板を折り曲げて形成される。第２金属板６１は、帯状である。第２金属板６１の一方側の端部は、導電体製の第５接合部６２によりＳｉＣトランジスタチップ３１が配置される領域外の領域、具体的には、ＳｉＣダイオードチップ２１のアノードパッド２３に接合される。第２金属板６１の他方側の端部は、導電体製の第６接合部６３により第２電極端子１５に接合される。

【0068】

第２金属板６１は、例えばワイヤ４３と比較して大電流を流しやすい。このようにすることにより、ＳｉＣトランジスタチップ３１が配置される領域外の領域に接合される第２金属板６１を、ＳｉＣダイオードチップ２１と第２電極端子１５とを接続するバスバーとして用い、電気的な接続に有効に利用することができる。なお、第２金属板６１は、複数の板状の部材から構成されていてもよい。

【0069】

（実施の形態５）
次に、さらに他の実施の形態である実施の形態５について説明する。図１５は、実施の形態５における半導体装置の一部を示す概略断面図である。実施の形態５の半導体装置は、第２接合部が第１金属板を含む点において、実施の形態４の場合とは異なっている。

【0070】

図１５を参照して、実施の形態５に係る半導体装置１１ｅに含まれる第２接合部４２は、第１金属板５３を含む。第２接合部４２の構成については、実施の形態３に示す場合と同様である。

【0071】

このような半導体装置１１ｅによると、第１金属板５３のうちのＳｉＣトランジスタチップ３１と重ならない領域を利用し、第２金属板６１を有効に利用して、電気的な接続を確保することができる。また、第１金属板５３は、熱伝導率が高い。よって、第１金属板５３によってもＳｉＣトランジスタチップ３１の放熱性を確保することができる。

【0072】

（実施の形態６）
次に、さらに他の実施の形態である実施の形態６について説明する。図１６は、実施の形態６における半導体装置の一部を示す概略断面図である。実施の形態６の半導体装置は、第１金属板が第２電極端子と一体となっている点において、実施の形態５の場合とは異なっている。

【0073】

図１６を参照して、実施の形態６に係る半導体装置１１ｆに含まれる第２接合部４２は、第１金属板６４を含む。第１金属板６４は、例えば、平板状の金属板を折り曲げて形成される。第１金属板６４の一部は、基板１３の厚さ方向に見て、基板１３から突出している。突出した部分は、第２電極端子１５を構成する。

【0074】

このような半導体装置１１ｆによると、接合材を介さないで第２電極端子１５に電気的に接続することができる。よって、製造工程を削減することができる。また、接合材を介さない構造であるため、長期的な信頼性も向上することができる。

【0075】

（実施の形態７）
次に、さらに他の実施の形態である実施の形態７について説明する。図１７は、実施の形態７における等価回路を示す図である。図２および図１７を参照して、実施の形態７における等価回路６６は、上記した半導体装置１１ａと、第１コンデンサ６７と、第２コンデンサ６８と、を含む。第１コンデンサ６７は、第２電極端子１５と第３電極端子１６との間に配置される。第２コンデンサ６８は、第１電極端子１４と第３電極端子１６との間に配置される。このような等価回路６６は、昇圧回路用のモジュールとして利用される。上記した半導体装置１１ａを含む等価回路６６はＳｉＣダイオードチップ２１にかかる負荷とＳｉＣトランジスタチップ３１に係る負荷とを均等にして、昇圧比を２倍とした回路を組むことができる。もちろん、上記した半導体装置１１ｂ～１１ｆを用いてもよい。

【0076】

（他の実施の形態）
なお、上記の実施の形態においては、トランジスタチップは、ＳｉＣトランジスタチップ３１であることとしたが、これに限らず、トランジスタチップは、例えば、半導体層がＳｉからなるトランジスタチップであってもよい。さらに、トランジスタチップは、他の半導体層、例えば半導体層がＳｉよりもバンドギャップの大きい材料、ＧａＮからなるトランジスタチップであってもよい。

【0077】

また、上記の実施の形態において、導電性を有する基板を、絶縁性を有する基板上に配置することにしてもよい。すなわち、絶縁性を有する基板上に導電性を有する上記した基板１３を配置し、その上に第１接合材等を配置する。このようにすることにより、例えば製造時において、導電性を有する基板の厚さが薄い場合でも、絶縁性を有する基板によって導電性を有する基板を支持することができる。

【0078】

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本開示の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0079】

１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ 半導体装置
１３ 基板
１４ 第１電極端子
１５ 第２電極端子
１６ 第３電極端子
１７ ゲート端子
１８ ケルビンソース端子
１９ 封止材
２１ ＳｉＣダイオードチップ
２２ カソードパッド
２３ アノードパッド
２４，３６，６０ 外縁
３１ ＳｉＣトランジスタチップ
３２ ドレイン電極
３３ ソースパッド
３４ ゲートパッド
３５ ケルビンソースパッド
４１ 第１接合部
４２ 第２接合部
４３，４４，４５，４６ ワイヤ
４７ ソルダレジスト部
４８，５６ はんだ部
５１ 第１領域
５２ 第２領域
５３，６４ 第１金属板
５４ 第３接合部
５５ 第４接合部
５７，５８ 面
５９，８４ａ，８４ｂ，８４ｃ，８４ｄ，８４ｅ 領域
６１ 第２金属板
６２ 第５接合部
６３ 第６接合部
６６ 等価回路
６７ 第１コンデンサ
６８ 第２コンデンサ
７１ 角部
７２，７３ 辺
７４ 交点
８０ 銅板
８１ リードフレーム
８２ａ 第１部分
８２ｂ 第２部分
８２ｃ 第３部分
８２ｄ 第４部分
８３ 空間
Ｅ 経路
Ｔ_１，Ｔ_２ 厚さ
Ｗ_１，Ｗ_２ 距離
θ_１，θ_２ 角度

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】