IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ サンケン電気株式会社の特許一覧

<>
  • 特許-マルチ出力SEPICコンバータ 図1
  • 特許-マルチ出力SEPICコンバータ 図2
  • 特許-マルチ出力SEPICコンバータ 図3
  • 特許-マルチ出力SEPICコンバータ 図4
  • 特許-マルチ出力SEPICコンバータ 図5
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-05
(45)【発行日】2024-11-13
(54)【発明の名称】マルチ出力SEPICコンバータ
(51)【国際特許分類】
   H02M 3/155 20060101AFI20241106BHJP
【FI】
H02M3/155 V
【請求項の数】 2
(21)【出願番号】P 2023523711
(86)(22)【出願日】2021-05-24
(86)【国際出願番号】 JP2021019537
(87)【国際公開番号】W WO2022249227
(87)【国際公開日】2022-12-01
【審査請求日】2023-07-20
(73)【特許権者】
【識別番号】000106276
【氏名又は名称】サンケン電気株式会社
(74)【代理人】
【識別番号】100108866
【弁理士】
【氏名又は名称】大坂 雅浩
(72)【発明者】
【氏名】麻生 真司
【審査官】清水 康
(56)【参考文献】
【文献】特許第5477946(JP,B2)
【文献】中国特許出願公開第109450252(CN,A)
【文献】米国特許出願公開第2017/0331368(US,A1)
【文献】特開2014-017931(JP,A)
【文献】米国特許出願公開第2017/0302176(US,A1)
【文献】特表2017-511679(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/155
(57)【特許請求の範囲】
【請求項1】
正負出力電圧を供給するマルチ出力SEPICコンバータであって、
前記マルチ出力SEPICコンバータの正極出力は、入力側リアクトルと第1の結合コンデンサと正極整流ダイオードとを介して接続され、正極出力とGND間には第1の平滑コンデンサが接続され、
また、前記第1の結合コンデンサと前記正極整流ダイオードとの接続点とGND間に正極出力側リアクトルが接続され、
前記マルチ出力SEPICコンバータの負極出力は、前記第1の結合コンデンサと前記正極整流ダイオードと前記正極出力側リアクトルとの接続点に、第2の結合コンデンサと負極出力側リアクトルとを介して接続され、負極出力とGND間には第2の平滑コンデンサが接続され、
また、前記第2の結合コンデンサと前記負極出力側リアクトルとの接続点とGND間に負極整流ダイオードが接続されたことを特徴とする正負出力電圧を供給するマルチ出力SEPICコンバータ。
【請求項2】
前記正極整流ダイオードおよび前記負極整流ダイオードは、同期整流素子からなることを特徴とする請求項1記載の正負出力電圧を供給するマルチ出力SEPICコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、SEPIC回路で構成されたDC/DCコンバータに関する。
【背景技術】
【0002】
自動車のバッテリーなどの不安定な入力電源から安定した出力電圧を生成する手段として、昇降圧コンバータが使用されている。自動車の安全運転に係るセンサーへの電源が複数個必要になるが、例えば、図4に示すようにSEPIC回路で構成された3チャンネル出力のDC-DCコンバータが特許文献1に開示されている。特許文献1は、1コンバータで昇圧×1出力と昇降圧×2出力の計3出力の異なる出力電圧を供給することができる。
【0003】
図4は、通常のSEPIC回路である、入力リアクトルLin、スイッチング素子Q1、デカップリングコンデンサC1、正極リアクトルL1、ダイオードD1、コンデンサCo1による正極出力電圧+Voutに加えて、出力整流ダイオードの極性を反転させ、GNDを正極にして電圧をシフトさせた構成で、デカップリングコンデンサC2、負極リアクトルL2、ダイオードD2、コンデンサCo2による負極出力電圧-Voutを構成する。
また、入力電圧Vinに入力リアクトルLinの回生エネルギーを重畳させて整流することで昇圧電圧+Vout3を得ている。
なお、スイッチング素子Q1のオンオフ駆動信号は、PWM信号生成部Cont1にて、基準電圧Vrefと正極出力電圧+Voutとの誤差信号を演算してフィードバック制御を行っている。
【0004】
ここで、図4の昇降圧×2出力である正極出力電圧+Voutと負極出力電圧-Voutに限定して説明する。ここで、入力リアクトルLin、正極リアクトルL1、負極リアクトルL2は同じインダクタンス値とし、SEPIC回路の入力リアクトルLinとスイッチング素子Q1を共通化した回路構成とすることで正極出力電圧+Vout(コンデンサCo1の電圧VCo1)と負極出力電圧-Vout(コンデンサCo2の電圧VCo2)が同じ電圧になる。
この理由は、下記のように入力電圧とデューティーDの関係が同様になるためである。
上記の関係を数式で表すと、まず正極出力電圧+Vout側は定常状態では入力リアクトルLinの充電・放電が等しくなることから下記の関係式が成り立つ。
Vin・D=(VCo1+Vc1-Vin)・(1-D)
D/(1-D)=(VCo1+Vc1-Vin)/Vin (1)
正極リアクトルL1も同様に充電・放電が等しくなることから
Vc1・D=VCo1・(1-D)
D/(1-D)=VCo1/Vc1 (2)
式(1)、(2)から
(Vout+Vc1-Vin)/Vin=VCo1/Vc1
Vc1・(Vout+Vc1-Vin)-VCo1・Vin=0
Vc1・(Vout+Vc1)-Vc1・Vin-VCo1・Vin=0
Vc1・(Vout+Vc1)-(Vc1+VCo1)・Vin=0
(Vc1-Vin)・(Vc1+VCo1)=0
∴ Vc1=Vin
(ただし、Vc1=-VCo1はダイオードD1のブレークダウンのため、成立しない)
したがって、デカップリングコンデンサC1の電圧はVinとなる。
また、式(1)から
D/(1-D)Vin=(VCo1+Vc1-Vin)
VCo1=Vin・(D/(1-D))+Vin-Vc1
=(VinD+Vin-VinD)/(1-D)-Vc1
=(Vin)/(1-D)-Vc1
ここで、Vc1=Vinから、
VCo1=Vin・D/(1-D)
となる。
また、同様に負極出力電圧-Vout側は、定常状態では入力リアクトルLinの充電・放電が等しくなることから下記の関係式が成り立つ。
Vin・D=(Vc2-Vin)・(1-D)
D/(1-D)=(Vc2-Vin)/Vin (3)
負極出力リアクトルL2も同様に充電・放電が等しくなることから
(Vc2-VCo2)・D=VCo2・(1-D)
D/(1-D)=VCo2/(Vc2-VCo2) (4)
式(3)、(4)から
(Vc2-Vin)/Vin=VCo2/(Vc2-VCo2)
(Vc2-Vin)・(Vc2-VCo2)=Vin・VCo2
Vc2-Vc2・VCo2-Vin・Vc2+Vin・VCo2-Vin・VCo2=0
Vc2 -Vc2・VCo2-Vin・Vc2=0
Vc2(Vc2-VCo2-Vin)=0
Vc2=Vin+VCo2
デカップリングコンデンサC2の電圧は入力電圧Vin+負極出力電圧VCo2となる。
また、式(3)から
D/(1-D)=(Vc2-Vin)/Vin
Vin・D/(1-D)=Vc2-Vin
Vin・D/(1-D)+Vin=Vc2
(Vin・D+Vin-Vin・D)/(1-D)=Vc2
Vin/(1-D)=Vc2 (5)
式(4)から
D/(1-D)=VCo2/(Vc2-VCo2)
D・(Vc2-VCo2)=VCo2(1-D)
D・Vc2-D・VCo2=VCo2-D・VCo2
D・Vc2=VCo2
Vc2=VCo2/D (6)
式(5)、(6)から
Vin/(1-D)=VCo2/D
VCo2=Vin・D/(1-D)
となる。従って、正極出力電圧+Vout(=VCo1)と負極出力電圧-Vout(=VCo2)は同じ電圧が出力される。
【先行技術文献】
【特許文献】
【0005】
【文献】CN109450252A公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、図4の構成にすることで、表1に示すようにスイッチング素子Q1がオフの時には、正極リアクトルL1の放電経路は正極リアクトルL1→ダイオードD1→コンデンサCo1→正極リアクトルL1の放電経路fの他に、正極リアクトルL1→デカップリングコンデンサC1→デカップリングコンデンサC2→ダイオードD2→正極リアクトルL1の経路hが形成される。
また、 負極リアクトルL2の放電経路は負極リアクトルL2→ダイオードD2→コンデンサCo2→負極リアクトルL2の放電経路gの他に、負極リアクトルL2→デカップリングコンデンサC2→デカップリングコンデンサC1→ダイオードD1→コンデンサCo1→コンデンサCo2→負極リアクトルL2の経路iが形成される。
【0007】
【表1】
【0008】
したがって、
VCo1=Vc2-Vc1
VCo2=VCo1+VCo2+Vc1-Vc2
の関係式が成り立つ。
デカップリングコンデンサC1とC2の静電容量が出力電流に対して十分に大きければ、
デカップリングコンデンサC1の電圧Vc1は入力電圧Vinとなり、
デカップリングコンデンサC2の電圧Vc2はVin+VCo2となるので、
VCo1=Vin+VCo2―Vin=VCo2
となる。
しかしながら、デカップリングコンデンサC1とC2の静電容量を大きくすると、デカップリングコンデンサC1とC2の初期電圧が電源動作前はゼロボルトなので、デカップリングコンデンサC1の電圧が入力電圧VinとデカップリングコンデンサC2の電圧がVin+VCo2と等しくなるまでに時間を要したり、過渡的な応答速度が遅くなったりする。このため、デカップリングコンデンサC1とC2は小さい容量を選択することが望ましい。
しかし、デカップリングコンデンサC1とC2の静電容量を小さくすると、デカップリングコンデンサC1とC2のリップル電圧△Vc1、△Vc2が大きくなる。その結果、デカップリングコンデンサC1の電圧はVin+△Vc1、デカップリングコンデンサC2の電圧はVin+VCo2+△Vc2となる。
したがって、デカップリングコンデンサC1の負荷電流が多く、デカップリングコンデンサC2の負荷電流が少ない場合、またはその逆の時にデカップリングコンデンサC1、C2のリップル電圧△Vc1、△Vc2が負荷電流の少ない方に加算されるため、正極出力電圧VCo1と負極出力電圧VCo2のクロスレギュレーションが悪化するという課題が発生する。
すなわち、図5に示すクロスレギュレーション特性図のように、正負極出力電圧±Voutのクロス負荷電流の条件になると、負荷電流の大きいほうの出力電圧が低下し、反面、負荷電流の小さいほうの出力電圧が上昇し、クロスレグレーションの精度が悪くなる問題がある。
【0009】
上記問題に鑑み、本発明は、クロス負荷電流によらずクロスレギュレーションの精度の良いマルチ出力のSEPIC回路を提供することを課題とする。
【課題を解決するための手段】
【0010】
上記課題を解決するために、本発明の一態様によれば、正負出力電圧を供給するマルチ出力SEPICコンバータであって、前記マルチ出力SEPICコンバータの正極出力は、入力側リアクトルと第1の結合コンデンサと正極整流ダイオードとを介して接続され、正極出力とGND間には第1の平滑コンデンサが接続され、また、前記第1の結合コンデンサと前記正極整流ダイオードとの接続点とGND間に正極出力側リアクトルが接続され、前記マルチ出力SEPICコンバータの負極出力は、前記第1の結合コンデンサと前記正極整流ダイオードと前記正極出力側リアクトルとの接続点に、第2の結合コンデンサと負極出力側リアクトルとを介して接続され、負極出力とGND間には第2の平滑コンデンサが接続され、また、前記第2の結合コンデンサと前記負極出力側リアクトルとの接続点とGND間に負極整流ダイオードが接続されたことを特徴とする。
【発明の効果】
【0011】
本発明によると、クロス負荷電流にかかわらずにクロスレギュレーションの精度を保つことができる。
【図面の簡単な説明】
【0012】
図1図1は、本発明の実施形態に係るSEPIC回路で構成されたDC/DCコンバータを示す図である。
図2図2は、図1に示す本発明の実施形態において、クロスレギュレーション特性を示す図である。
図3図3は、本発明の実施形態の応用例として同期整流回路で構成されたSEPIC回路のDC/DCコンバータを示す図である。
図4図4は、従来技術のSEPIC回路を示す図である。
図5図5は、図4に示す従来技術において、クロスレギュレーション特性を示す図である。
【発明を実施するための形態】
【0013】
(実施形態)
図1の実施例は、従来技術の回路からダイオードD3とコンデンサCo3を削除して正負極の2出力のみに整理したもので、機能に対する構成部品は同じ構成部品点数からなる。
しかし、デカップリングコンデンサC1とC2の接続を直列接続した点で異なる。すなわち、デカップリングコンデンサC2の正極端子を入力リアクトルLinとスイッチング素子Q1のドレインとの接続点から、デカップリングコンデンサC1とダイオードD1アノード端子と正極リアクトルL1との接続点に接続する。
【0014】
図1の実施例において、正極出力電圧を数式で表すと以下のように示せる。まず正極出力電圧+Vout側は、定常状態では入力リアクトルLinの充電・放電が等しくなることから
Vin・D=(Vco1+Vc1-Vin)・(1-D)
D/(1-D)=(Vco1+Vc1-Vin)/Vin (7)
正極リアクトルL1も同様に充電・放電が等しくなることから
Vc1・D=VCo1・(1-D)
D/(1-D)=VCo1/Vc1 (8)
ここで式(7)、(8)から
(Vco1+Vc1-Vin)/Vin=VCo1/Vc1
Vc1・(Vco1+Vc1-Vin)―Vco1・Vin=0
Vc1・(Vco1+Vc1)-Vc1・Vin-VCo1・Vin=0
Vc1・(Vco1+Vc1)-(Vc1+VCo1)・Vin=0
(Vc1-Vin)・(Vc+VCo1)=0
∴ Vc1=Vin
(Vc1=-VCo1はダイオードD1のブレークダウンのため、成立しない。)
したがって、デカップリングコンデンサC1の電圧は入力電圧Vinとなる。
また、式(7)から
D/(1-D)・Vin=(VCo1+Vc1-Vin)
VCo1=Vin(D/(1-D) )+Vin-Vc1
=(Vin・D+Vin-Vin・D)/(1-D)-Vc1
=(Vin)/(1-D)-Vc1
Vc1=Vinから、
Vco1=Vin・D/(1-D)
と正極出力電圧+Voutは表せられる。
次に、負極出力電圧-Vout側も同様に、定常状態では入力リアクトルLinの充電・放電が等しくなることから、
Vin・D=(Vc1+Vc2-Vin)・(D-1)
D/(D-1)=(Vc1+Vc2-Vin)/Vin (9)
負極リアクトルL2も同様に充電・放電が等しくなることから
(Vc1+Vc2-VCo2)・D=VCo2・(D-1)
D/(D-1)=VCo2/(Vc1+Vc2-VCo2) (10)
ここで、式(9)、(10)から
(Vc1+Vc2-Vin)/Vin=VCo2/(Vc1+Vc2-VCo2)
(Vc1+Vc2-Vin)・(Vc1+Vc2-VCo2)=Vin・VCo2
Vc1+Vc2=Vin+VCo2
となり、デカップリングコンデンサC1とC2の電圧は入力電圧+出力電圧となる。
デカップリングコンデンサC1の電圧Vc1は、前述のSEPICの動作よりVc1=Vinなので、デカップリングコンデンサC1の電圧Vc1は入力電圧、デカップリングコンデンサC2の電圧Vc2はVCo2となることが分かる。
【0015】
また、式(7)から
D/(1-D)=(Vc1+Vc2-Vin)/Vin
Vin・D/(1-D)=Vc1+Vc2-Vin
Vin・D/(1-D)+Vin=Vc1+Vc2
(Vin・D+Vin-Vin・D)/(1-D)=Vc1+Vc2
Vin/(1-D)=Vc1+Vc2 (11)
また、式(8)から
D/(1-D)=Vco2/(Vc1+Vc2-VCo2)
D(Vc1+Vc2-Vco2)=VCo2(1-D)
D・Vc1+D・Vc2-D・Vco2=VCo2-D・Vco2
D・Vc1+D・Vc2=Vco2
Vc1+Vc2= VCo2/D (12)
式(11)、(12)から
Vin/(1-D)= VCo2/D
VCo2=Vin・D/(1-D)
VCo1とVCo2は同じ電圧が出力される。
従って、正極出力電圧+Vout(=VCo1)と負極出力電圧-Vout(=VCo2)は同じ電圧が出力される。
【0016】
表2に示すように、本発明である図1の構成にすることで、スイッチング素子Q1がオフの時には、正極リアクトルL1の放電経路は正極リアクトルL1→ダイオードD1→コンデンサCo1→正極リアクトルL1の放電経路fの他に正極リアクトルL1→デカップリングコンデンサC2→ダイオードD2→正極リアクトルL1の経路hが形成される。
また、 負極リアクトルL2の放電経路は負極リアクトルL2→ダイオードD2→コンデンサCo2→負極リアクトルL2の放電経路gの他に負極リアクトルL2→デカップリングコンデンサC2→ダイオードD1→コンデンサCo1→コンデンサCo2→負極リアクトルL2の経路iが形成される。
従来回路構成では2つの追加経路にデカップリングコンデンサC1を通る経路が形成されていたが、本発明ではデカップリングコンデンサC1を通る経路がなくなった。
ゆえに、
VCo1=Vc2
VCo2=VCo1+VCo2-Vc2
となる。
ここで、デカップリングコンデンサC2の静電容量が出力電流に対して十分に大きければ、デカップリングコンデンサC2の電圧Vc2はVCo2となるので、
VCo1=VCo2=Vc2
となる。
したがって、デカップリングコンデンサC1の静電容量を小さくし、デカップリングコンデンサC2を大きな静電容量にすることで、クロスレギュレーションが改善される。
すなわちデカップリングコンデンサの静電容量はC1のみとなるので、起動時間の改善、負荷応答性の改善は同時に達成できるメリットがある。
【0017】
【表2】
【0018】
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、個々の構成、組合せ等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。
例えば、図3に示すようにダイオードD1、D2の代わりにPチャンネルMOSFET
Q2、Q3の同期整流素子に置き換えてもよい。ダイオードを同期整流素子に置き換えることで整流素子の損失低減が得られる。また、出力電流の変動に対するダイオードの順方向電圧特性とPチャンネルMOSFETのON抵抗による電圧降下を比較すると、ON抵抗による電圧降下値が小さいので、クロスレギュレーション精度を向上する効果が得られる。
【産業上の利用可能性】
【0019】
以上のように、本発明に係るSEPICコンバータは、正負極のマルチ出力を得るのに好適である。従って、これを用いた車載装置の電源などに利用可能である。
【符号の説明】
【0020】
1、1a、10 SEPICコンバータ
C1、C2 デカップリングコンデンサ
Co1、Co2、Co3 コンデンサ
Cont1 PWM信号生成部
D1、D2、D3 ダイオード
Lin 入力リアクトル
L1 正極リアクトル
L2 負極リアクトル
Q1 スイッチング素子
Q2、Q3 PチャネルMOSFET
図1
図2
図3
図4
図5