特許 7582698 処理回路、処理方法、およびプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-05

(45)【発行日】2024-11-13

(54)【発明の名称】処理回路、処理方法、およびプログラム

(51)【国際特許分類】

   H02J 1/00 20060101AFI20241106BHJP

   H02M 3/155 20060101ALI20241106BHJP

【ＦＩ】

H02J1/00 309Q

H02M3/155 C

【請求項の数】 6

(21)【出願番号】P 2023043131

(22)【出願日】2023-03-17

(65)【公開番号】P2024132390

(43)【公開日】2024-10-01

【審査請求日】2023-03-17

(73)【特許権者】

【識別番号】000227205

【氏名又は名称】ＮＥＣプラットフォームズ株式会社

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100181135

【弁理士】

【氏名又は名称】橋本 隆史

(72)【発明者】

【氏名】小澤 亮太

【審査官】佐藤 匡

(56)【参考文献】

【文献】特開平１１－００３１２６（ＪＰ，Ａ）

【文献】特表２００７－５２９１８５（ＪＰ，Ａ）

【文献】特開２００６－２３０１１１（ＪＰ，Ａ）

【文献】特開２０１５－１００２４４（ＪＰ，Ａ）

【文献】特開２０００－０９２８２４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１１／０１２７９３５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｊ １／００

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路であって、
前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の電流であって前記負荷に供給される電流を制御する制御手段、
を備え、
前記制御手段は、
単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御する、
処理回路。

【請求項2】

前記制御手段は、
単位時間当たりの前記負荷電流の変化が第１閾値を超えた場合に、前記スイッチングレギュレータに電力を供給している電源から前記負荷へ流れる電流を制御する、
請求項１に記載の処理回路。

【請求項3】

前記電源と前記負荷との間に第１スイッチ、
を備え、
前記制御手段は、
前記単位時間当たりの前記負荷電流の変化が前記第１閾値を超えた場合に、前記第１スイッチをオン状態にすることにより、前記電源から前記負荷へ流れる電流を制御する、
請求項２に記載の処理回路。

【請求項4】

前記スイッチングレギュレータの出力とグラウンドとの間に第２スイッチ、
を備え、
前記制御手段は、
前記単位時間当たりの前記負荷電流の変化が前記第２閾値未満となった場合に、前記第２スイッチをオン状態にすることにより、前記スイッチングレギュレータの出力から前記グラウンドへ流れる電流を制御する、
請求項１から請求項３の何れか一項に記載の処理回路。

【請求項5】

降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路が実行する処理方法であって、
前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の電流であって前記負荷に供給される電流を制御することと、
単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御することと、
を含む処理方法。

【請求項6】

降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路に、
前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の電流であって前記負荷に供給される電流を制御することと、
単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御することと、
を実行させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、処理回路、処理方法、およびプログラムに関する。

【背景技術】

【0002】

さまざまなアプリケーションで負荷に電力を供給する降圧型のスイッチングレギュレータが用いられている。特許文献１には、関連する技術として、スイッチング方式で電圧を変換する電源装置に関する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００４－３２８８９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、降圧型のスイッチングレギュレータの負荷が急激に変化し負荷に流れる負荷電流が急激に変化した場合、負荷に電力を供給している降圧型のスイッチングレギュレータの出力電圧が大きく変動してしまう可能性がある。そのため、降圧型のスイッチングレギュレータの負荷に流れる負荷電流が急激に変化した場合にも、負荷に電力を供給している降圧型のスイッチングレギュレータの出力電圧の変動を抑制することのできる技術が求められている。

【0005】

本開示の各態様は、上記の課題を解決することのできる処理回路、処理方法、およびプログラムを提供することを目的としている。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本開示の一態様によれば、処理回路は、降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路であって、前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の電流であって前記負荷に供給される電流を制御する制御手段、を備え、前記制御手段は、単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御する。

【0007】

上記目的を達成するために、本開示の別の態様によれば、処理方法は、降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路が実行する処理方法であって、前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の電流であって前記負荷に供給される電流を制御することと、単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御することと、を含む。

【0008】

上記目的を達成するために、本開示の別の態様によれば、プログラムは、降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路に、前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の電流であって前記負荷に供給される電流を制御することと、単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御することと、を実行させる。

【発明の効果】

【0009】

本開示の各態様によれば、降圧型のスイッチングレギュレータの負荷に流れる負荷電流が急激に変化した場合にも、負荷に電力を供給している降圧型のスイッチングレギュレータの出力電圧の変動を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】本開示の一実施形態による電力供給システムの構成の一例を示す図である。

【図2】図１に示す電力供給システムの具体的な構成の一例を示す図である。

【図3】本開示の一実施形態による電力供給システムの処理フローの一例を示す図である。

【図4】本開示の一実施形態による電力供給システムの別の処理フローの一例を示す図である。

【図5】本開示の一実施形態による負荷変動抑制回路による効果を説明するための図である。

【図6】本開示の別の実施形態による電力供給システムの構成の第１の例を示す図である。

【図7】本開示の別の実施形態による電力供給システムの構成の第２の例を示す図である。

【図8】図７に示す本開示の別の実施形態による電力供給システムによる効果を説明するための第１の図である。

【図9】本開示の実施形態による処理回路の最小構成を示す図である。

【図10】本開示の実施形態による最小構成の処理回路の処理フローの一例を示す図である。

【図11】少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
（電力供給システムの構成）
本開示の一実施形態による電力供給システム１について図面を参照して説明する。電力供給システム１は、負荷変動を抑制することのできるシステムである。

【0012】

図１は、本開示の一実施形態による電力供給システム１の構成の一例を示す図である。電力供給システム１は、図１に示すように、入力電源１０、電源部２０、負荷部３０、および負荷変動抑制回路４０を備える。

【0013】

入力電源１０は、第１端子、および第２端子を有する。電源部２０は、第１端子、第２端子、第３端子、第４端子、および第５端子を有する。負荷部３０は、第１端子、および第２端子を有する。負荷変動抑制回路４０は、第１端子、第２端子、第３端子、および第４端子を有する。

【0014】

入力電源１０の第１端子は、電源部２０の第１端子、および負荷変動抑制回路４０の第１端子に接続される。入力電源１０の第２端子は、電源部２０の第２端子に接続される。電源部２０の第３端子は、負荷部３０の第１端子、および負荷変動抑制回路４０の第２端子に接続される。電源部２０の第４端子は、負荷部３０の第２端子に接続される。電源部２０の第５端子は、負荷変動抑制回路４０の第３端子に接続される。入力電源１０の第２端子、電源部２０の第４端子、および負荷変動抑制回路４０の第４端子は、グラウンドＧＮＤに接続される。なお、グラウンドＧＮＤは、基準電位の一例である。

【0015】

入力電源１０は、電源部２０に電力を供給する。電源部２０は、入力電源１０から供給される電力から負荷部３０に必要な電力を生成する。そして、電源部２０は、生成した電力を負荷部３０に出力する。電源部２０の例としては、降圧型のスイッチングレギュレータなどが挙げられる。

【0016】

負荷部３０は、電源部２０が出力する電力を受ける。そして、負荷部３０は、受けた電力により動作する。負荷部３０の例としては、時々刻々と流す電流が変化する可能性のある負荷などが挙げられる。時々刻々と流す電流が変化する可能性のある負荷の例としては、情報処理システムにおいて演算を実行するＬＳＩ（Ｌａｒｇｅ－Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などが挙げられる。負荷がＬＳＩやＣＰＬＤである場合、ＬＳＩやＣＰＬＤは、外部からある命令を受ける。その結果、ＬＳＩやＣＰＬＤがその命令を実行する際に、負荷が重くなる。そして、ＬＳＩやＣＰＬＤがその命令の実行を終了すると、負荷が軽くなる。

【0017】

負荷変動抑制回路４０は、負荷部３０に流れる電流（以下、「負荷電流」と記載）が短時間で急激に変化する際に、電源部２０による負荷部３０に対する給電を補う。負荷変動抑制回路４０は、図１に示すように、チャージ回路４０１、ディスチャージ回路４０２、および負荷変動抑制回路制御部４０３を備える。

【0018】

チャージ回路４０１は、第１端子、第２端子、および第３端子を有する。ディスチャージ回路４０２は、第１端子、第２端子、および第３端子を有する。負荷変動抑制回路制御部４０３は、第１端子、第２端子、および第３端子を有する。

【0019】

チャージ回路４０１の第１端子は、ディスチャージ回路４０２の第１端子に接続される。チャージ回路４０１の第２端子は、負荷変動抑制回路制御部４０３の第１端子に接続される。ディスチャージ回路４０２の第２端子は、負荷変動抑制回路制御部４０３の第２端子に接続される。チャージ回路４０１の第３端子は、負荷変動抑制回路４０の第１端子に接続される。ディスチャージ回路４０２の第３端子は、負荷変動抑制回路４０の第４端子に接続される。負荷変動抑制回路制御部４０３の第３端子は、負荷変動抑制回路４０の第３端子に接続される。

【0020】

チャージ回路４０１は、負荷電流が短時間で急激に増大した場合に、電源部２０の出力電圧が低下するのを抑制する。例えば、チャージ回路４０１は、負荷変動抑制回路制御部４０３による制御の下、瞬間的な短時間だけ内部のスイッチ（例えば、後述するＮＭＯＳトランジスタ４０１２）をオン状態にすることにより、入力電源１０から負荷部３０への瞬間的な給電（例えば、単発のパルス状の給電）を実施することにより、電源部２０の出力電圧が低下するのを抑制する。

【0021】

ディスチャージ回路４０２は、負荷電流が短時間で急激に減少した場合に、電源部２０の出力電圧が上昇するのを抑制する。例えば、ディスチャージ回路４０２は、負荷変動抑制回路制御部４０３による制御の下、瞬間的な短時間だけ内部のスイッチ（例えば、後述するＮＭＯＳトランジスタ４０２４）をオン状態にすることにより、電源部２０の出力から基準電位への瞬間的な放電（例えば、単発のパルス状の放電）を実施することにより、電源部２０の出力電圧が上昇するのを抑制する。

【0022】

負荷変動抑制回路制御部４０３は、チャージ回路４０１およびディスチャージ回路４０２を制御する。例えば、負荷変動抑制回路制御部４０３は、コントローラを有する。負荷変動抑制回路制御部４０３は、図１に示すように、演算部４０３１、記憶部４０３２、および制御部４０３３を備える。

【0023】

演算部４０３１は、負荷電流の電流量の算出、負荷部３０の状態の判定などを実施する。なお、負荷電流が短時間で急激に増大した場合、電源部２０の出力電流も同様に短時間で急激に増大する。そのため、演算部４０３１が負荷電流の電流量を算出し、負荷部３０の状態として負荷電流が短時間で急激に変化したか否かを判定することは、電源部２０の出力電流が短時間で急激に変化したか否かを判定することと等価である。

【0024】

記憶部４０３２は、負荷変動抑制回路４０が行う処理に必要な種々の情報を記憶する。例えば、記憶部４０３２は、演算部４０３１が判定した負荷部３０の状態に応じて負荷変動抑制回路４０の動作を切り替える指標である予め設定されているしきい値、演算部４０３１が算出した負荷電流の電流量を示す情報などを記憶する。

【0025】

制御部４０３３は、チャージ回路４０１およびディスチャージ回路４０２を制御する。例えば、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に増大したと判定した場合、制御部４０３３は、入力電源１０から負荷部３０への瞬間的な給電をチャージ回路４０１に実施させるよう、ディスチャージ回路４０２内部のスイッチ（例えば、後述するＮＭＯＳトランジスタ４０２４）をオフ状態にし、チャージ回路４０１内部のスイッチ（例えば、後述するＮＭＯＳトランジスタ４０１２）を瞬間的な短時間だけオン状態にする制御を、チャージ回路４０１およびディスチャージ回路４０２に対して行う。また、例えば、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に減少したと判定した場合、制御部４０３３は、電源部２０の出力から基準電位への瞬間的な放電をディスチャージ回路４０２に実施させるよう、チャージ回路４０１内部のスイッチ（例えば、後述するＮＭＯＳトランジスタ４０１２）をオフ状態にし、ディスチャージ回路４０２内部のスイッチ（例えば、後述するＮＭＯＳトランジスタ４０２４）を瞬間的な短時間だけオン状態にする制御を、チャージ回路４０１およびディスチャージ回路４０２に対して行う。また、例えば、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に変化していないと判定した場合、制御部４０３３は、チャージ回路４０１内部のスイッチおよびディスチャージ回路４０２内部のスイッチをオフ状態にする制御を、チャージ回路４０１およびディスチャージ回路４０２に対して行う。

【0026】

図２は、図１に示す電力供給システム１の具体的な構成の一例を示す図である。図２では、図１における電源部２０および負荷変動抑制回路４０の具体的な構成が示されている。ただし、電源部２０の出力電流を検出するために、電源部２０に抵抗を設けている。そのため、図１における電源部２０の第５端子は、図２における電源部２０の第３端子、および電源部２０の第５端子に対応する。また、図１における負荷変動抑制回路４０の第３端子は、図２における負荷変動抑制回路４０の第３端子、および負荷変動抑制回路４０の第５端子に対応する。また、負荷変動抑制回路制御部４０３は、第１端子、第２端子、第３端子、および第４端子を有する。すなわち、電源部２０の第３端子は、負荷変動抑制回路４０の第５端子に接続される。また、電源部２０の第５端子は、負荷変動抑制回路４０の第３端子に接続される。また、負荷変動抑制回路制御部４０３の第４端子は、負荷変動抑制回路４０の第５端子に接続される。

【0027】

電源部２０は、図２に示すように、インダクタ２０１、２０２、キャパシタ２０３、２０４、抵抗２０５、ＮＭＯＳ（Ｎ－ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）トランジスタ２０６、２０７、および電源制御部２０８を備える。この電源部２０は、降圧型のスイッチングレギュレータである。

【0028】

インダクタ２０１は、第１端子、および第２端子を有する。インダクタ２０２は、第１端子、および第２端子を有する。キャパシタ２０３は、第１端子、および第２端子を有する。キャパシタ２０４は、第１端子、および第２端子を有する。抵抗２０５は、第１端子、および第２端子を有する。ＮＭＯＳトランジスタ２０６は、第１端子、第２端子、および第３端子を有する。ＮＭＯＳトランジスタ２０７は、第１端子、第２端子、および第３端子を有する。電源制御部２０８は、第１端子、および第２端子を有する。

【0029】

インダクタ２０１の第１端子は、キャパシタ２０３の第１端子、およびＮＭＯＳトランジスタ２０６の第１端子に接続される。インダクタ２０２の第１端子は、キャパシタ２０４の第１端子、および抵抗２０５の第１端子に接続される。インダクタ２０２の第２端子は、ＮＭＯＳトランジスタ２０６の第２端子、およびＮＭＯＳトランジスタ２０７の第１端子に接続される。キャパシタ２０３の第２端子は、キャパシタ２０４の第２端子、およびＮＭＯＳトランジスタ２０７の第２端子に接続される。ＮＭＯＳトランジスタ２０６の第３端子は、電源制御部２０８の第１端子に接続される。ＮＭＯＳトランジスタ２０７の第３端子は、電源制御部２０８の第２端子に接続される。

【0030】

インダクタ２０１の第２端子は、電源部２０の第１端子に接続される。インダクタ２０２の第１端子は、電源部２０の第５端子に接続される。キャパシタ２０３の第２端子は、グラウンドＧＮＤに接続されている電源部２０の第２端子に接続される。キャパシタ２０４の第２端子は、電源部２０の第４端子に接続される。抵抗２０５の第２端子は、電源部２０の第５端子に接続される。

【0031】

電源制御部２０８は、ＮＭＯＳトランジスタ２０６および２０７それぞれを、オン状態またはオフ状態に制御する。電源制御部２０８によるこの制御により、電源部２０が降圧型のスイッチングレギュレータとして動作する。

【0032】

負荷変動抑制回路４０は、図２に示すように、チャージ回路４０１、ディスチャージ回路４０２、および負荷変動抑制回路制御部４０３を備える。

【0033】

チャージ回路４０１は、図２に示すように、インダクタ４０１１、およびＮＭＯＳトランジスタ４０１２を備える。インダクタ４０１１は、第１端子、および第２端子を有する。ＮＭＯＳトランジスタ４０１２は、第１端子、第２端子、および第３端子を有する。

【0034】

インダクタ４０１１の第１端子は、ＮＭＯＳトランジスタ４０１２の第１端子に接続される。インダクタ４０１１の第２端子は、チャージ回路４０１の第１端子に接続される。ＮＭＯＳトランジスタ４０１２の第２端子は、チャージ回路４０１の第２端子に接続される。ＮＭＯＳトランジスタ４０１２の第３端子は、チャージ回路４０１の第３端子に接続される。

【0035】

ＮＭＯＳトランジスタ４０１２は、チャージ回路４０１内部のスイッチの一例である。ＮＭＯＳトランジスタ４０１２がオン状態になっている間、チャージ回路４０１を介して入力電源１０から負荷部３０へ給電される。

【0036】

インダクタ４０１１は、チャージ回路４０１を介して入力電源１０から負荷部３０へ電流が流れる際に生じる急激な電圧の変化を抑制する。

【0037】

ディスチャージ回路４０２は、図２に示すように、インダクタ４０２１、キャパシタ４０２２、抵抗４０２３、およびＮＭＯＳトランジスタ４０２４を備える。インダクタ４０２１は、第１端子、および第２端子を有する。キャパシタ４０２２は、第１端子、および第２端子を有する。抵抗４０２３は、第１端子、および第２端子を有する。ＮＭＯＳトランジスタ４０２４は、第１端子、第２端子、および第３端子を有する。

【0038】

インダクタ４０２１の第１端子は、キャパシタ４０２２に第１端子、および抵抗４０２３の第１端子に接続される。インダクタ４０２１の第２端子は、ＮＭＯＳトランジスタ４０２４の第１端子に接続される。キャパシタ４０２２の第２端子は、抵抗４０２３の第２端子に接続される。

【0039】

キャパシタ４０２２の第２端子は、ディスチャージ回路４０２の第３端子に接続される。ＮＭＯＳトランジスタ４０２４の第２端子は、ディスチャージ回路４０２の第１端子に接続される。ＮＭＯＳトランジスタ４０２４の第３端子は、ディスチャージ回路４０２の第３端子に接続される。

【0040】

ＮＭＯＳトランジスタ４０２４は、ディスチャージ回路４０２の内部のスイッチの一例である。ＮＭＯＳトランジスタ４０２４がオン状態になっている間、電源部２０の出力電流の一部がディスチャージ回路４０２を介してグラウンドＧＮＤへ放電される。

【0041】

インダクタ４０２１、キャパシタ４０２２、および抵抗４０２３は、ディスチャージ回路４０２を介して電源部２０の出力電流がグラウンドＧＮＤへ放電される際に生じる急激な電圧の変化を抑制するフィルタを構成している。

【0042】

負荷変動抑制回路制御部４０３は、チャージ回路４０１およびディスチャージ回路４０２を制御する。例えば、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に増大したと判定した場合、制御部４０３３は、入力電源１０から負荷部３０への瞬間的な給電をチャージ回路４０１に実施させるよう、ＮＭＯＳトランジスタ４０２４をオフ状態に制御し、ＮＭＯＳトランジスタ４０１２を瞬間的な短時間だけオン状態に制御する。また、例えば、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に減少したと判定した場合、制御部４０３３は、電源部２０の出力から基準電位への瞬間的な放電をディスチャージ回路４０２に実施させるよう、ＮＭＯＳトランジスタ４０１２をオフ状態に制御し、ＮＭＯＳトランジスタ４０２４を瞬間的な短時間だけオン状態に制御する。また、例えば、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に変化していないと判定した場合、制御部４０３３は、ＮＭＯＳトランジスタ４０１２およびＮＭＯＳトランジスタ４０２４をオフ状態に制御する。

【0043】

図３は、本開示の一実施形態による電力供給システム１の処理フローの一例を示す図である。次に、図３を参照して、図２に示す電力供給システム１が行う処理について説明する。なお、記憶部４０３２は、負荷変動抑制回路４０がＮＭＯＳトランジスタ４０１２および４０２４のオン状態とオフ状態とを切り替えるための制御切り替え閾値として、チャージ回路切り替え閾値ＩＨおよびディスチャージ回路切り替え閾値ＩＬを予め記憶しているものとする。また、記憶部４０３２は、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に増大したと判定した場合にチャージ回路４０１を駆動する（すなわち、オン状態にする）時間ＴＣと、演算部４０３１が負荷部３０の状態として負荷電流が短時間で急激に減少したと判定した場合にディスチャージ回路４０２を駆動する（すなわち、オン状態にする）時間ＴＤとを記憶しているものとする。また、記憶部４０３２は、電源部２０の出力電流の大きさを算出するための情報である負荷情報を取得した後の微小待機時間Ｔｄｅｌａｙを記憶しているものとする。

【0044】

演算部４０３１は、負荷情報を取得し、取得した負荷情報から得られる負荷電流の値をＩＯ１とする（ステップＳ１０１）。例えば、演算部４０３１は、抵抗２０５の両端の各電位を負荷情報とする場合、ＩＯ１＝（抵抗２０５の両端の電位差の絶対値）／（抵抗２０５の抵抗値Ｒ）となる。そして、演算部４０３１は、微小時間Ｔｄｅｌａｙ待機する（ステップＳ１０２）。演算部４０３１は、ステップＳ１０１と同様の方法で、負荷情報を取得し、取得した負荷情報から得られる負荷電流の値をＩＯ２とする（ステップＳ１０３）。演算部４０３１は、ＩＯ３＝ＩＯ２－ＩＯ１を計算することにより、微小時間Ｔｄｅｌａｙにおける負荷電流の変動量ＩＯ３を算出する（ステップＳ１０４）。

【0045】

制御部４０３３は、ステップＳ１０４の処理により演算部４０３１が算出したＩＯ３が、チャージ回路切り替え閾値ＩＨ以下であるか否かを判定する（ステップＳ１０５）。

【0046】

制御部４０３３は、ＩＯ３が、チャージ回路切り替え閾値ＩＨ以下であると判定した場合（ステップＳ１０５においてＹＥＳ）、ＩＯ３が、ディスチャージ回路切り替え閾値ＩＬ以上であるか否かを判定する（ステップＳ１０６）。

【0047】

制御部４０３３は、ＩＯ３が、ディスチャージ回路切り替え閾値ＩＬ以上であると判定した場合（ステップＳ１０６においてＹＥＳ）、負荷変動はないと判定し、ＮＭＯＳトランジスタ４０１２、４０２４のそれぞれをオフ状態に制御することにより、電源部２０のみで負荷部３０への給電を継続する（ステップＳ１０７）。そして、演算部４０３１は、ＩＯ２＝ＩＯ１とし（ステップＳ１０８）、ステップＳ１０３の処理に戻す。

【0048】

また、制御部４０３３は、ＩＯ３が、チャージ回路切り替え閾値ＩＨを超えていると判定した場合（ステップＳ１０５においてＮＯ）、チャージ回路４０１のＮＭＯＳトランジスタ４０１２をオン状態にする（ステップＳ１０９）。そして、制御部４０３３は、ステップＳ１０８の処理に進める。

【0049】

また、制御部４０３３は、ＩＯ３が、ディスチャージ回路切り替え閾値ＩＬ未満であると判定した場合（ステップＳ１０６においてＮＯ）、負荷電流が短時間で急激に減少したと判定し、ディスチャージ回路４０２のＮＭＯＳトランジスタ４０２４をオン状態にする（Ｓ１１０）。そして、制御部４０３３は、ステップＳ１０８の処理に進める。

【0050】

なお、ステップＳ１１０の処理からステップＳ１０３の処理へ戻る際、ステップＳ１０３の処理からステップＳ１１０の処理までの間に複数の処理が入っており、その複数の処理によって微小時間が経過していると考えられる。そのため、ステップＳ１０２のような微小時間Ｔｄｅｌａｙの待機は必要ない。しかしながら、ステップＳ１０３の処理からステップＳ１１０の処理までの時間経過が負荷電流の増減を判定するのに著しく短い場合には、図４に示すように、ステップＳ１１０の処理からステップＳ１０２の処理へ戻すものであってもよい。

【0051】

以上、本開示の一実施形態による電力供給システム１について説明した。電力供給システム１の負荷変動抑制回路４０（処理回路の一例）は、電源部２０（降圧型のスイッチングレギュレータの一例）の出力に接続された負荷部３０（負荷の一例）に供給される電流を制御する回路である。負荷変動抑制回路４０において、負荷変動抑制回路制御部４０３（制御手段の一例）は、前記負荷部３０に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷部３０に供給される前記電源部２０の出力電流とは別の前記負荷部３０に供給される電流を制御する。

【0052】

この負荷変動抑制回路４０により、降圧型のスイッチングレギュレータの負荷に流れる負荷電流が急激に変化した場合にも、負荷に電力を供給している降圧型のスイッチングレギュレータの出力電圧の変動を抑制することができる。

【0053】

また、上述の本開示の一実施形態による電力供給システム１により、以下に示す効果が得られる。図５は、本開示の一実施形態による負荷変動抑制回路４０による効果を説明するための図である。図５の（ａ）の部分は、電源部２０の出力電圧波形を示している。図５の（ｂ）の部分は、ディスチャージ回路４０２の駆動波形を示している。図５の（ｃ）の部分は、チャージ回路４０１の駆動波形を示している。図５の（ｄ）の部分は、負荷電流の波形を示している。ここで、図５の（ｄ）の部分に示す電流波形においてＴ１の区間のように負荷が急激に増大した場合、微小時間における負荷電流の変動量は大きくなり、予め設定したチャージ回路切り替え閾値ＩＨを超える。このとき、負荷変動抑制回路４０は負荷電流が急激に増大したと判断し、図５の（ｃ）の部分に示す波形のように、負荷変動抑制回路制御部４０３は、ＮＭＯＳトランジスタ４０１２をオン状態にすることにより、チャージ回路４０１を予め設定した時間ＴＣだけ駆動する。これにより、入力電源１０の電力を負荷部３０へ直接、急速に供給することが可能となり、図５の（ａ）の部分に示す波形のように負荷電流が急激に増大した場合に負荷電流の変動による電源部２０の出力電圧の変動を抑制することができる。また、図５の（ｄ）の部分に示す電流波形におけるＴ２の区間のように、負荷電流が急激に増大した場合、微小時間における負荷電流の変動量は負の方向へ大きくなり、予め設定したディスチャージ回路切り替え閾値ＩＬ未満となる。このとき、負荷変動抑制回路４０は負荷電流が急激に減少したと判断し、図５の（ｂ）の部分に示す波形のように、負荷変動抑制回路制御部４０３は、ＮＭＯＳトランジスタ４０２４をオン状態にすることにより、予め設定した時間ＴＤだけディスチャージ回路４０２を駆動する。これにより、負荷部３０の余剰電力を電源部２０の基準電位側へ放電することが可能となり、図５の（ａ）の部分に示す波形のように負荷電流が急激に減少した場合に負荷電流の変動による電源部２０の出力電圧の変動を抑制することができる。

【0054】

なお、本開示の一実施形態では、演算部４０３１が、電源部２０が抵抗２０５を備え、抵抗２０５の両端の電位差と抵抗値から電源部２０の出力電流を算出するものとして説明した。しかしながら、本開示の別の実施形態では、抵抗２０５を用いる電力供給システム１に限定されない。図６は、本開示の別の実施形態による電力供給システム１の構成の第１の例を示す図である。本開示の別の実施形態による電力供給システム１では、抵抗２０５を用いず、カレントトランスＣＴを用いて、電源部２０の出力電流を検出し、演算部４０３１が、その検出値を取得するものであってもよい。

【0055】

また、本開示の別の実施形態では、負荷部３０は、外部からある命令を受け、命令を実行する際に、負荷電流が増大したことを示す負荷増大信号を負荷変動抑制回路４０へ出力するものであってもよい。また、負荷部３０は、その命令の実行が終了したとき、負荷電流が減少したことを示す負荷減少信号を負荷変動抑制回路４０へ出力するものであってもよい。図７は、本開示の別の実施形態による電力供給システム１の構成の第２の例を示す図である。この場合、図７に示す電力供給システム１において、演算部４０３１は、負荷部３０に流れる電流が短時間で急激に変化するか否かを、負荷部３０から負荷増大信号または負荷減少信号を受けたか否かによって判定するものであってもよい。そして、負荷変動抑制回路制御部４０３が負荷部３０から負荷増大信号を受けた場合、制御部４０３３は、入力電源１０から負荷部３０への瞬間的な給電をチャージ回路４０１に実施させるよう、ディスチャージ回路４０２内部のスイッチ（例えば、ＮＭＯＳトランジスタ４０２４）をオフ状態にし、チャージ回路４０１内部のスイッチ（例えば、ＮＭＯＳトランジスタ４０１２）を瞬間的な短時間だけオン状態にする制御を、チャージ回路４０１およびディスチャージ回路４０２に対して行えばよい。また、負荷変動抑制回路制御部４０３が負荷部３０から負荷減少信号を受けた場合、制御部４０３３は、電源部２０の出力から基準電位への瞬間的な放電をディスチャージ回路４０２に実施させるよう、チャージ回路４０１内部のスイッチ（例えば、ＮＭＯＳトランジスタ４０１２）をオフ状態にし、ディスチャージ回路４０２内部のスイッチ（例えば、ＮＭＯＳトランジスタ４０２４）を瞬間的な短時間だけオン状態にする制御を、チャージ回路４０１およびディスチャージ回路４０２に対して行えばよい。また、負荷変動抑制回路制御部４０３が負荷部３０から負荷増大信号および負荷減少信号の何れも受けない場合、制御部４０３３は、チャージ回路４０１内部のスイッチおよびディスチャージ回路４０２内部のスイッチをオフ状態にする制御を、チャージ回路４０１およびディスチャージ回路４０２に対して行えばよい。

【0056】

図８は、図７に示す本開示の別の実施形態による電力供給システム１による効果を説明するための図である。図８の（ａ）の部分は、電源部２０の出力電圧波形を示している。図８の（ｂ）の部分は、ディスチャージ回路４０２の駆動波形を示している。図８の（ｃ）の部分は、負荷減少信号の波形を示している。図８の（ｄ）の部分は、チャージ回路４０１の駆動波形を示している。図８の（ｅ）の部分は、負荷増大信号の波形を示している。図８の（ｆ）の部分は、負荷電流の波形を示している。ここで、負荷部３０がＬＳＩやＣＰＬＤといった論理回路の場合において、図８の（ｆ）の部分に示す負荷電流の波形におけるＴ１の区間のように、負荷電流が急激に増大するような命令を実行する前に、図８の（ｅ）の部分の波形のように、負荷部３０は、負荷増大信号を負荷変動抑制回路制御部４０３へ出力する。負荷変動抑制回路制御部４０３がこの負荷増大信号を受信したとき、負荷変動抑制回路制御部４０３は、ＮＭＯＳトランジスタ４０１２をオン状態にすることにより、図８の（ｄ）の部分に示すように予め設定した時間ＴＣだけチャージ回路４０１を駆動する。これにより、図８の（ａ）の部分に示すように、電力供給システム１は、負荷電流の変動により生じる負荷部３０の出力電圧の変更を抑制することができる。また、図８の（ｆ）の部分に示す負荷電流の波形におけるＴ２の区間のように、負荷電流が急激に減少するような命令を実行する前に、図８の（ｃ）の部分の波形のように、負荷減少信号を負荷部３０から負荷変動抑制回路制御部４０３へ出力する。負荷変動抑制回路制御部４０３が負荷減少信号を受信した場合、負荷変動抑制回路制御部４０３は、図８の（ｂ）の部分に示す波形のようにディスチャージ回路４０２を予め設定した時間ＴＤだけ駆動することによりで、図８の（ａ）の部分に示すように、電力供給システム１は、負荷電流の変動により生じる負荷部３０の出力電圧の変更を抑制することができる。

【0057】

また、本開示の別の実施形態では、演算部４０３１は、負荷電流に関する負荷情報を、負荷部３０から得るものであってもよい。この場合、演算部４０３１は、負荷部３０の入力においてカレントトランスＣＴを用いて検出した電流を取得すればよい。また、負荷部３０において電源部２０における抵抗２０５と同様の抵抗値を設け、演算部４０３１は、どの抵抗の両端の電位差および抵抗値を用いて負荷電流を算出するものであってもよい。

【0058】

図９は、本開示の実施形態による処理回路１００の最小構成を示す図である。処理回路１００は、降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路である。処理回路１００は、制御手段１００ａを備える。制御手段１００ａは、前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の前記負荷に供給される電流を制御する。制御手段１００ａは、例えば、図１に例示されている負荷変動抑制回路４０が有する機能を用いて実現することができる。

【0059】

図１０は、本開示の実施形態による最小構成の処理回路１００の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の処理回路１００の処理について図１０を参照して説明する。

【0060】

降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路である処理回路１００において、制御手段１００ａは、前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の前記負荷に供給される電流を制御する（ステップＳ１）。

【0061】

以上、本開示の実施形態による最小構成の処理回路１００について説明した。この処理回路１００により、降圧型のスイッチングレギュレータの負荷に流れる負荷電流が急激に変化した場合にも、負荷に電力を供給している降圧型のスイッチングレギュレータの出力電圧の変動を抑制することができる。

【0062】

なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

【0063】

本開示の実施形態について説明したが、上述の電力供給システム１、負荷変動抑制回路４０、負荷変動抑制回路制御部４０３、制御部４０３３、演算部４０３１、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。

【0064】

図１１は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図１１に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。

【0065】

例えば、上述の電力供給システム１、負荷変動抑制回路４０、負荷変動抑制回路制御部４０３、制御部４０３３、演算部４０３１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

【0066】

ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

【0067】

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

【0068】

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

【0069】

なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

【0070】

（付記１）
降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路であって、
前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の前記負荷に供給される電流を制御する制御手段、
を備える処理回路。

【0071】

（付記２）
前記制御手段は、
単位時間当たりの前記負荷電流の変化が第１閾値を超えた場合に、前記スイッチングレギュレータに電力を供給している電源から前記負荷へ流れる電流を制御する、
付記１に記載の処理回路。

【0072】

（付記３）
前記電源と前記負荷との間に第１スイッチ、
を備え、
前記制御手段は、
前記単位時間当たりの前記負荷電流の変化が前記第１閾値を超えた場合に、前記第１スイッチをオン状態にすることにより、前記電源から前記負荷へ流れる電流を制御する、
付記２に記載の処理回路。

【0073】

（付記４）
前記制御手段は、
単位時間当たりの前記負荷電流の変化が第２閾値未満となった場合に、前記スイッチングレギュレータの出力電流をグラウンドへ放電するよう制御する、
付記１から付記３の何れか１つに記載の処理回路。

【0074】

（付記５）
前記スイッチングレギュレータの出力とグラウンドとの間に第２スイッチ、
を備え、
前記制御手段は、
前記単位時間当たりの前記負荷電流の変化が前記第２閾値未満となった場合に、前記第２スイッチをオン状態にすることにより、前記スイッチングレギュレータの出力から前記グラウンドへ流れる電流を制御する、
付記４に記載の処理回路。

【0075】

（付記６）
降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路が実行する処理方法であって、
前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の前記負荷に供給される電流を制御すること、
を含む処理方法。

【0076】

（付記７）
降圧型のスイッチングレギュレータの負荷に供給される電流を制御する回路に、
前記負荷に流れる負荷電流の変化の大きさが所定値を超えた場合に、前記負荷に供給される前記スイッチングレギュレータの出力電流とは別の前記負荷に供給される電流を制御すること、
を実行させるプログラム。

【符号の説明】

【0077】

１・・・電力供給システム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・入力電源
２０・・・電源部
３０・・・負荷部
４０・・・負荷変動抑制回路
２０１、２０２、４０１１、４０２１・・・インダクタ
２０３、２０４、４０２２・・・キャパシタ
２０５、４０２３・・・抵抗
２０６、２０７、４０１２、４０２４・・・ＮＭＯＳトランジスタ
２０８・・・電源制御部
４０１・・・チャージ回路
４０２・・・ディスチャージ回路
４０３・・・負荷変動抑制回路制御部
４０３１・・・演算部
４０３２・・・記憶部
４０３３・・・制御部
ＣＴ・・・カレントトランス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】