特許 7582708 半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-05

(45)【発行日】2024-11-13

(54)【発明の名称】半導体デバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241106BHJP

【ＦＩ】

H01L29/78 652D

H01L29/78 652H

H01L29/78 653A

H01L29/78 652F

H01L29/78 652S

【請求項の数】 8

(21)【出願番号】P 2023501646

(86)(22)【出願日】2021-11-19

(65)【公表番号】

(43)【公表日】2023-08-04

(86)【国際出願番号】 CN2021131692

(87)【国際公開番号】W WO2022174640

(87)【国際公開日】2022-08-25

【審査請求日】2023-01-11

(31)【優先権主張番号】202110191691.8

(32)【優先日】2021-02-19

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519152663

【氏名又は名称】蘇州東微半導体股▲ふん▼有限公司

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】▲きょう▼▲軼▼

(72)【発明者】

【氏名】▲劉▼磊

(72)【発明者】

【氏名】▲劉▼▲偉▼

(72)【発明者】

【氏名】袁▲願▼林

【審査官】岩本 勉

(56)【参考文献】

【文献】特開２０１７－１６８６６６（ＪＰ，Ａ）

【文献】特開２０１０－２２５８３１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板内に位置する複数のｐ型ボディ領域と、
前記半導体基板内に位置する複数のｐ型ピラーと、を備え、
複数のｐ型ボディ領域のそれぞれは、ソース電極金属層に接触し、
複数のｐ型ピラーのそれぞれは、対応するｐ型ボディ領域の下方に位置し、
前記半導体基板は、少なくとも１つの第１の領域を備え、前記第１の領域外の領域は第２の領域であり、
前記第１の領域内の複数のｐ型ボディ領域のうちの各ｐ型ボディ領域内には、第１のｐ型ボディ領域接触領域が設けられており、前記ソース電極金属層と前記第１のｐ型ボディ領域接触領域とは接触してオーミック接触を形成し、
前記第２の領域内の複数のｐ型ボディ領域のうちの各ｐ型ボディ領域と前記ソース電極金属層とはオーミック接触を形成しておらず、
前記半導体基板内の各ｐ型ボディ領域は、ｎ型ソース領域を備え、
前記ｎ型ソース領域が前記ソース電極金属層に接触する、
半導体デバイス。

【請求項2】

前記第１の領域の形状は、多角形、円形又は楕円形のうちの少なくとも１種を含む、
請求項１に記載の半導体デバイス。

【請求項3】

前記第２の領域内の複数のｐ型ボディ領域のうちの各ｐ型ボディ領域内には、第２のｐ型ボディ領域接触領域が設けられており、前記第２のｐ型ボディ領域接触領域のドープ濃度が、前記第１のｐ型ボディ領域接触領域のドープ濃度より小さい、
請求項１に記載の半導体デバイス。

【請求項4】

前記ソース電極金属層と前記第２のｐ型ボディ領域接触領域とは接触しているが、オーミック接触を形成しない、
請求項３に記載の半導体デバイス。

【請求項5】

複数のｐ型ピラーのそれぞれは、対応するｐ型ボディ領域に接触する、
請求項１に記載の半導体デバイス。

【請求項6】

前記半導体基板は、ｎ型ドレイン領域と、前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域とを備え、
前記半導体基板内の各ｐ型ボディ領域は前記ｎ型ドリフト領域とｐｎ接合構造を形成する、
請求項１に記載の半導体デバイス。

【請求項7】

ゲート構造をさらに備え、
前記ゲート構造は、ゲート誘電体層及びゲートを備える、
請求項１に記載の半導体デバイス。

【請求項8】

前記ゲート構造は、プレーナゲート構造又はトレンチゲート構造である、
請求項７に記載の半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、半導体デバイスの技術分野に属し、例えばパワー半導体デバイスに関する。

【0002】

本願は、２０２１年２月１９日に中国専利局に出願された、出願番号が２０２１１０１９１６９１．８である中国特許出願の優先権を主張し、該出願の全ての内容は引用により本願に組み込まれる。

【背景技術】

【0003】

関連技術のパワー半導体デバイスは、一般的に、デバイスのミラー容量を下げてスイッチング速度を向上させることでスイッチング損失を減少しているが、スイッチング速度が速すぎると大きな電圧振動及び電流振動を引き起こすため、パワー半導体デバイスの応用時における電磁干渉（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）問題が深刻になっている。

【発明の概要】

【0004】

本願は、半導体デバイスの応用時に発生するＥＭＩ問題を低下させるための半導体デバイスを提供する。

【0005】

本願は、
半導体基板と、
ソース電極金属層に接触して前記半導体基板内に位置するｐ型ボディ領域と、
前記半導体基板内に位置しかつ前記ｐ型ボディ領域下方に位置するｐ型ピラーと、を備え、
前記半導体基板は、少なくとも１つの第１の領域を備え、前記第１の領域外の領域は第２の領域であり、
前記第１の領域内の前記ｐ型ボディ領域内には、第１のｐ型ボディ領域接触領域が設けられており、前記ソース電極金属層と前記第１のｐ型ボディ領域接触領域とは接触してオーミック接触を形成し、
前記第２の領域内の前記ｐ型ボディ領域と前記ソース電極金属層とはオーミック接触を形成しない、半導体デバイスを提供する。

【図面の簡単な説明】

【0006】

【図1】本願に係る半導体デバイスの１つ目の実施例の平面模式図である。

【図2】図１に示す構造のＡＡ方向に沿う断面模式図である。

【図3】本願に係る半導体デバイスの２つ目の実施例の平面模式図である。

【発明を実施するための形態】

【0007】

以下、本願の実施例における図面を参照しながら、本願の技術案を完全に説明する。本願で使用される、例えば「有する」、「包含」及び「含む」などの用語は、少なくとも１つの他の素子又はその組合せの存在を排除するわけではないことを理解すべきである。

【0008】

当業者は、パワー半導体デバイスチップがセル領域及び終端領域を備え、そのうち、セル領域が電流動作領域であり、終端領域がセル領域の最端のセルの耐圧を高めるように構成され、本願の実施例に記載される半導体デバイスとは、パワー半導体デバイスチップにおけるセル領域であることを理解すべきである。

【0009】

図１は、本願に係る半導体デバイスの１つ目の実施例の平面模式図であり、図２は、図１に示す構造のＡＡ方向に沿う断面模式図である。図１及び図２に示すように、本願の半導体デバイスは、半導体基板１０を備え、半導体基板１０は、一般的にシリコン基板であり、ｎ型ドレイン領域１１とｎ型ドレイン領域１１の上に位置するｎ型ドリフト領域１２とを備える。本願の半導体デバイスは、半導体基板１０内に位置するｐ型ボディ領域２０を備え、ｐ型ボディ領域２０は、ｎ型ドリフト領域１２とｐｎ接合構造を形成する。半導体デバイスチップのセル領域は、若干のｐ型ボディ領域を備え、図１及び図２には、６つのｐ型ボディ領域２０のみが例示的に示されている。本願の半導体デバイスは、ｐ型ボディ領域２０内に位置するｎ型ソース領域２１をさらに備え、ｐ型ボディ領域２０及びｎ型ソース領域２１がいずれもソース電極金属層１７に接触する。

【0010】

半導体基板１０内に位置しかつｐ型ボディ領域２０下方に位置するｐ型ピラー１３は、ｎ型ドリフト領域１２とｐｎ接合構造を形成し、かつｐ型ピラー１３と、隣り合うｎ型ドリフト領域１２との間にはチャージバランスが形成される。図２に示すように、ｐ型ピラー１３はｐ型ボディ領域２０に接触することができ、これによりｐ型ピラーはソース電極電圧に接続され、好ましくは、ｐ型ピラー１３は、ｐ型ボディ領域２０に接触しなくてもよく、即ち、ｐ型ピラー１３はフローティングして設けられる。なお、ｐ型ピラー１３は、複数種の異なる工程により製造され形成されることができ、これによって得られたｐ型ピラーの形状も異なる。

【0011】

図１に示すように、半導体基板１０の上表面の平面視面において、半導体基板１０は、少なくとも１つの第１の領域５１を備え、本願は、第１の領域５１の数量及び形状について限定されず、図１には、１つの円形構造である第１の領域５１のみが例示的に示されており、第１の領域５１外の領域が第２の領域と定義される。

【0012】

第１の領域５１内に位置するｐ型ボディ領域２０内には、第１のｐ型ボディ領域接触領域２２が設けられており、ソース電極金属層１７と第１のｐ型ボディ領域接触領域２２とが接触してオーミック接触を形成する。第１のｐ型ボディ領域接触領域２２のドープ濃度がｐ型ボディ領域２０のドープ濃度より大きいため、第１のｐ型ボディ領域接触領域２２はｐ型ボディ領域２０とソース電極金属層１７との接触箇所のドープ濃度を高め、これにより、第１の領域５１内のｐ型ボディ領域２０とソース電極金属層１７とがオーミック接触を形成する。

【0013】

第２の領域内のｐ型ボディ領域２０は、ドープ濃度が比較的低いため、第２の領域内のｐ型ボディ領域２０がソース電極金属層１７と接触した後にオーミック接触を形成しない。好ましくは、この第２の領域内のｐ型ボディ領域２０内に第２のｐ型ボディ領域接触領域を形成してもよいが、第２のｐ型ボディ領域接触領域のドープ濃度は第１のｐ型ボディ領域接触領域２２のドープ濃度より低いため、第２のｐ型ボディ領域接触領域がソース電極金属層１７と接触した後にもオーミック接触を形成することができなくなり、又は第２のｐ型ボディ領域接触領域がソース電極金属層１７と接触した後に形成されたオーミック接触の抵抗が比較的大きくなる。

【0014】

図２に示すように、本願の半導体デバイスは、ゲート構造をさらに備え、ゲート構造は、ゲート誘電体層１４及びゲート１５を備え、ゲート構造は層間絶縁層１６を介してソース電極金属層１７と隔離される。図２において、本願の半導体デバイスのゲート構造は、プレーナゲート構造であり、好ましくは、本願の半導体デバイスのゲート構造は、トレンチゲート構造であってもよい。

【0015】

本願の半導体デバイスにおいて、第１の領域５１内のｐ型ボディ領域２０は、第１のｐ型ボディ領域接触領域２２を介してソース電極金属層１７とオーミック接触を形成し、第２の領域内のｐ型ボディ領域２０とソース電極金属層１７とはオーミック接触を形成せず、オーミック接触が形成されていないｐ型ボディ領域２０の電位が一定ではないことにより閾値電圧Ｖｔｈが変化してしまい、さらに、オーミック接触が形成されていないｐ型ボディ領域２０の閾値電圧Ｖｔｈは、オーミック接触が形成されたｐ型ボディ領域２０から遠いほど、オーミック接触が形成されたｐ型ボディ領域の閾値電圧Ｖｔｈとの差が大きくなり、即ち、第２の領域において、第１の領域に近い側のｐ型ボディ領域と第１の領域におけるｐ型ボディ領域との閾値電圧差は、第１の領域から遠い側のｐ型ボディ領域と第１の領域におけるｐ型ボディ領域との閾値電圧差より小さく、これにより、本願の半導体デバイスは、緩変的な閾値電圧Ｖｔｈを有し、オン及びオフの時に、電流及び電圧が急変しにくく、半導体デバイスの応用時に発生する電圧振動、電流振動及びＥＭＩ問題を低下させることができる。同時に、デバイスの逆回復特性を改善することもできる。

【0016】

図３は、本願に係る半導体デバイスの２つ目の実施例の平面模式図であり、図３において、半導体基板１０は、６つの第１の領域５１を備え、第１の領域５１は長方形であり、好ましくは、第１の領域５１は、多角形（例えば三角形、正方形、正多角形、長方形、平行四辺形、台形）、円形、楕円形などの規則的図形であってもよいし、不規則的図形であってもよいし、本願の実施例は、第１の領域５１の形状が限定されず、第１の領域５１の平面視形状が閉図形であればよく、例えば、直線及び／又は曲線が順に首尾接続することにより形成された閉図形であればよい。

【0017】

図１及び図３に示す平面模式図において、いずれも第２の領域が第１の領域を取り囲むことを例に説明したが、なお、本願の実施例は、第１の領域と第２の領域との相対位置関係については限定されず、図１及び図３に示すようにしてもよいし、第１の領域が第２の領域を取り囲んでもよいし、さらに第１の領域及び第２の領域が、ある1つの半導体基板が置かれる平面と平行である方向に沿って順に設けられてもよい。

【図1】

【図2】

【図3】