(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-05
(45)【発行日】2024-11-13
(54)【発明の名称】アレイ基板、表示装置およびアレイ基板の製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20241106BHJP
G09F 9/00 20060101ALI20241106BHJP
【ＦＩ】
G09F9/30 330
G09F9/00 338
G09F9/30 338
G09F9/30 309
G09F9/00 346D
【請求項の数】
20
(21)【出願番号】P 2022525421
(86)(22)【出願日】2020-03-24
(65)【公表番号】
(43)【公表日】2023-07-04
(86)【国際出願番号】 CN2020080810
(87)【国際公開番号】W WO2021189230
(87)【国際公開日】2021-09-30
【審査請求日】2023-03-13
(73)【特許権者】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】ケ・ワン
(72)【発明者】
【氏名】ムシン・ディ
(72)【発明者】
【氏名】ジウェイ・リアン
(72)【発明者】
【氏名】グオチャン・ワン
(72)【発明者】
【氏名】レンチュアン・グ
(72)【発明者】
【氏名】シャオシン・ソン
(72)【発明者】
【氏名】シャオヤン・ジュ
(72)【発明者】
【氏名】インウェイ・リュウ
(72)【発明者】
【氏名】ジャンフェン・カオ
【審査官】西田 光宏
(56)【参考文献】
【文献】中国特許出願公開第１１０７５２２２３（ＣＮ，Ａ）
【文献】特開２０１５－０７２３６１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／００６７３３２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１９／０３８６０８７（ＵＳ，Ａ１）
【文献】中国特許出願公開第１１００３４１５０（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ １／１３４３－１／１３５
Ｇ０９Ｆ ９／００－９／４６
Ｈ０１Ｌ ２１／０２
Ｈ０１Ｌ ２１／７６
Ｈ０１Ｌ ２３／５２
Ｈ０１Ｌ ２７／１２
Ｈ０１Ｌ ２７／１５
Ｈ１０Ｋ ５０／００－９９／００
(57)【特許請求の範囲】
【請求項1】
複数のサブ画素を有する表示領域を含むアレイ基板であって、前記表示領域は、通常表示サブ領域と、表示接合サブ領域とを含み、
前記複数のサブ画素は、前記表示接合サブ領域内の複数の第１のサブ画素と、前記通常表示サブ領域内の複数の第２のサブ画素とを含み、
前記アレイ基板は、
前記通常表示サブ領域および前記表示接合サブ領域全体にわたって延在するベース基板と、
前記ベース基板の第１の側に位置し、かつそれぞれ前記複数のサブ画素内に位置する複数の薄膜トランジスタとを含み、
前記複数の第１のサブ画素の各々の１つは、
前記ベース基板の前記第１の側に対向する第２の側に位置し、前記表示接合サブ領域のみに規定されるボンディングパッドと、
前記複数の薄膜トランジスタの各々の１つを前記ボンディングパッドに電気的に接続し、前記アレイ基板内で露出していないリード線と、
前記ベース基板を貫通するビアとを含み、
前記リード線は、前記ベース基板の前記第１の側から前記第２の側まで前記ビアを介して延在して、前記ボンディングパッドに接続される
アレイ基板。
【請求項2】
前記ベース基板の前記第２の側に位置し、前記表示接合サブ領域内に規定される絶縁層をさらに含み、前記ボンディングパッドは、前記絶縁層の前記ベース基板から離れた側に位置し、
前記ビアは、前記ベース基板および前記絶縁層を貫通する
請求項１に記載のアレイ基板。
【請求項3】
前記ベース基板は、前記ボンディングパッドに対応する領域において第１の厚さｔ１を有し、前記ボンディングパッドに対応する領域以外の領域において第２の厚さｔ２を有し、前記絶縁層は、第３の厚さｔ３を有し、
ｔ２＞（ｔ１＋ｔ３）である
請求項２に記載のアレイ基板。
【請求項4】
前記ボンディングパッドと集積回路を接合するために、前記ボンディングパッドに対応する領域に位置する凹部をさらに含み、前記凹部は、前記ベース基板の前記第２の側に位置し、前記ボンディングパッドの表面を露出させている
請求項１に記載のアレイ基板。
【請求項5】
前記ベース基板の前記第２の側に位置し、前記表示接合サブ領域内に規定される絶縁層をさらに含み、前記ボンディングパッドは、前記絶縁層の前記ベース基板から離れた側に位置し、
前記ビアは、前記ベース基板および前記絶縁層を貫通し、
前記凹部は、前記ボンディングパッドの表面および前記絶縁層の表面を露出させている
請求項４に記載のアレイ基板。
【請求項6】
前記ベース基板は、前記ボンディングパッドに対応する領域において第１の厚さｔ１を有し、前記ボンディングパッドに対応する領域以外の領域において第２の厚さｔ２を有し、前記絶縁層は、第３の厚さｔ３を有し、
前記凹部は、第４の厚さｔ４を有し、
ｔ２は、ｔ１、ｔ３およびｔ４の和と実質的に等しい
請求項５に記載のアレイ基板。
【請求項7】
それぞれ前記ビア内に部分的に延在する複数の追加絶縁層をさらに含む請求項２に記載のアレイ基板。
【請求項8】
前記複数の追加絶縁層は、前記表示領域全体にわたって延在するパッシベーション層を含み、前記パッシベーション層は、前記ベース基板の前記第１の側にあって、前記ビアの側面を少なくとも部分的に覆い、
前記リード線は、前記パッシベーション層の前記絶縁層から離れた側に位置する
請求項７に記載のアレイ基板。
【請求項9】
前記複数の追加絶縁層は、前記表示領域全体にわたって延在するバリア層をさらに含み、前記バリア層は、前記パッシベーション層および前記リード線の前記ベース基板から離れた側にあり、
前記絶縁層、前記ボンディングパッド、前記パッシベーション層および前記バリア層によって、前記リード線を前記アレイ基板内に封止している
請求項８に記載のアレイ基板。
【請求項10】
前記複数の追加絶縁層は、前記表示領域全体にわたって延在するバッファ層をさらに含み、前記複数の薄膜トランジスタの各々の１つは、前記バッファ層の前記ベース基板から離れた側にある活性層を含む
請求項９に記載のアレイ基板。
【請求項11】
前記ベース基板は、可撓性ベース基板である請求項１から１０のいずれか１項に記載のアレイ基板。
【請求項12】
請求項１から１０のいずれか１項に記載のアレイ基板と、前記アレイ基板に接続された１つまたは複数の集積回路とを含む表示装置。
【請求項13】
複数のサブ画素を有する表示領域を形成することを含むアレイ基板の製造方法であって、前記表示領域を形成することは、通常表示サブ領域を形成することと、表示接合サブ領域を形成することとを含み、
前記複数のサブ画素を形成することは、前記表示接合サブ領域内に複数の第１のサブ画素を形成することと、前記通常表示サブ領域内に複数の第２のサブ画素を形成することとを含み、
前記方法は、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって延在するベース基板を形成することと、
前記ベース基板の第１の側に位置し、かつそれぞれ前記複数のサブ画素内に位置する複数の薄膜トランジスタを形成することとを含み、
前記複数の第１のサブ画素の各々の１つを形成することは、
前記ベース基板の前記第１の側に対向する第２の側にボンディングパッドを形成することであって、前記ボンディングパッドが前記表示接合サブ領域のみに規定されるようになることと、
前記複数の薄膜トランジスタの各々の１つを前記ボンディングパッドに電気的に接続するリード線を形成することであって、前記リード線は、前記アレイ基板内で露出していないことと、
前記ベース基板を貫通するビアを形成することとを含み、
前記リード線は、前記ベース基板の前記第１の側から前記第２の側まで前記ビアを介して延在して、前記ボンディングパッドに接続するように形成される
アレイ基板の製造方法。
【請求項14】
支持基板を設けることと、前記表示接合サブ領域内に規定され、前記ボンディングパッドに対応する領域内に位置する剥離層を形成することと、
前記剥離層の前記支持基板から離れた側に前記ボンディングパッドを形成することと、
前記表示接合サブ領域内に規定される絶縁材料層を形成することと、
前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記絶縁材料層の前記支持基板から離れた側に、ベース基板材料層を形成することと、
前記絶縁材料層および前記ベース基板材料層をエッチングし前記絶縁材料層および前記ベース基板材料層を貫通するビアを形成して、前記ボンディングパッドの接触面を露出させることにより、前記表示接合サブ領域内に規定された絶縁層および前記絶縁層上の前記ベース基板を形成することと
をさらに含む請求項１３に記載の方法。
【請求項15】
前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記ベース基板の前記支持基板から離れた側に、パッシベーション材料層を形成することと、前記パッシベーション材料層をエッチングし前記ボンディングパッドの接触面を露出させることにより、パッシベーション層を形成することとをさらに含み、
前記パッシベーション層は、前記ベース基板の前記第１の側に、前記ビアの側面を少なくとも部分的に覆うように形成される
請求項１４に記載の方法。
【請求項16】
前記パッシベーション層の前記ベース基板から離れた側に前記リード線を形成することをさらに含み、前記リード線は、前記ビア内に延在して前記ボンディングパッドに接続されるように形成される
請求項１５に記載の方法。
【請求項17】
前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記リード線の前記ベース基板から離れた側に、バリア層を形成することと、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記バリア層の前記ベース基板から離れた側に、バッファ層を形成することと、
前記バッファ層の前記ベース基板から離れた側に活性層を形成することと
をさらに含む請求項１６に記載の方法。
【請求項18】
前記ボンディングパッドおよび前記絶縁層から前記剥離層を分離して、前記ボンディングパッドに対応する領域に凹部を形成することをさらに含み、前記凹部を前記ベース基板の前記第２の側に形成して、前記ボンディングパッドの表面を露出させる
請求項１４から１７のいずれか１項に記載の方法。
【請求項19】
前記凹部内に集積回路を設けることをさらに含み、前記集積回路は、前記凹部内で露出する前記ボンディングパッドの表面に接続される
請求項１８に記載の方法。
【請求項20】
前記複数の第１のサブ画素および前記複数の第２のサブ画素を含む前記複数のサブ画素内においてそれぞれ複数の発光素子を形成することをさらに含む請求項１４から１７のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０１９年１０月１２日に提出した国際特許出願番号ＰＣＴ／ＣＮ２０１９／１１０７７９の一部継続出願であり、その内容が全て本出願に援用される。
本出願は、２０１９年１０月１２日に提出した国際特許出願番号ＰＣＴ／ＣＮ２０１９／１１０７７９の一部継続出願であり、その内容が全て本出願に援用される。
【0002】
本発明は、表示技術に関し、より具体的には、アレイ基板、表示装置およびアレイ基板の製造方法に関する。
【背景技術】
【0003】
狭額縁の表示装置を製造する技術は急速に発展している。狭額縁の表示装置の製造方法には様々なものがあり、チップオンフィルム（ＣＯＦ）、チップオンプラスチック（ＣＯＰ）およびゲートオンアレイ（ＧＯＡ）が含まれるがこれらに限定されない。例えば、チップオンフィルム（ＣＯＦ）およびチップオンプラスチック（ＣＯＰ）は、下部フレームが狭い表示パネルを製造するのに用いられる。ゲートオンアレイ（ＧＯＡ）は、左右フレームが狭いディスプレイを製造するのに用いられる。
【発明の概要】
【課題を解決するための手段】
【0004】
１つの方面において、本開示は、複数のサブ画素を有する表示領域を含むアレイ基板であって、前記表示領域は、通常表示サブ領域と、表示接合サブ領域とを含み、前記複数のサブ画素は、前記表示接合サブ領域内の複数の第１のサブ画素と、前記通常表示サブ領域内の複数の第２のサブ画素とを含み、前記アレイ基板は、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって延在するベース基板と、前記ベース基板の第１の側に位置し、かつそれぞれ前記複数のサブ画素内に位置する複数の薄膜トランジスタとを含み、前記複数の第１のサブ画素の各々の１つは、前記ベース基板の前記第１の側に対向する第２の側に位置するボンディングパッドと、前記複数の薄膜トランジスタの各々の１つを前記ボンディングパッドに電気的に接続し、前記アレイ基板内で露出していないリード線と、前記ベース基板を貫通するビアとを含み、前記リード線は、前記ベース基板の前記第１の側から前記第２の側まで前記ビアを介して延在して、前記ボンディングパッドに接続されるアレイ基板を提供する。
【0005】
任意選択で、前記アレイ基板は、前記ベース基板の前記第２の側に位置し、前記表示接合サブ領域内に規定される絶縁層をさらに含み、前記ボンディングパッドは、前記絶縁層の前記ベース基板から離れた側に位置し、前記ビアは、前記ベース基板および前記絶縁層を貫通してもよい。
【0006】
任意選択で、前記ベース基板は、前記ボンディングパッドに対応する領域において第１の厚さｔ１を有し、前記ボンディングパッドに対応する領域以外の領域において第２の厚さｔ２を有し、前記絶縁層は、第３の厚さｔ３を有し、ｔ２＞（ｔ１＋ｔ３）であってもよい。
【0007】
任意選択で、前記アレイ基板は、前記ボンディングパッドと集積回路を接合するために、前記ボンディングパッドに対応する領域に位置する凹部をさらに含み、前記凹部は、前記ベース基板の前記第２の側に位置し、前記ボンディングパッドの表面を露出させてもよい。
【0008】
任意選択で、前記アレイ基板は、前記ベース基板の第２の側に位置し、前記表示接合サブ領域内に規定される絶縁層をさらに含み、前記ボンディングパッドは、前記絶縁層の前記ベース基板から離れた側に位置し、前記ビアは、前記ベース基板および前記絶縁層を貫通し、前記凹部は、前記ボンディングパッドの表面および前記絶縁層の表面を露出させてもよい。
【0009】
任意選択で、前記ベース基板は、前記ボンディングパッドに対応する領域において第１の厚さｔ１を有し、前記ボンディングパッドに対応する領域以外の領域において第２の厚さｔ２を有し、前記絶縁層は、第３の厚さｔ３を有し、前記凹部は、第４の厚さｔ４を有し、ｔ２は、ｔ１、ｔ３およびｔ４の和と実質的に等しくてもよい。
【0010】
任意選択で、前記アレイ基板は、それぞれ前記ビア内に部分的に延在する複数の追加絶縁層をさらに含んでもよい。
【0011】
任意選択で、前記複数の追加絶縁層は、前記表示領域全体にわたって延在するパッシベーション層を含み、前記パッシベーション層は、前記ベース基板の前記第１の側にあって、前記ビアの側面を少なくとも部分的に覆い、前記リード線は、前記パッシベーション層の前記絶縁層から離れた側に位置してもよい。
【0012】
任意選択で、前記複数の追加絶縁層は、前記表示領域全体にわたって延在するバリア層をさらに含み、前記バリア層は、前記パッシベーション層および前記リード線の前記ベース基板から離れた側にあり、前記絶縁層、前記ボンディングパッド、前記パッシベーション層および前記バリア層によって、前記リード線を前記アレイ基板内に封止していてもよい。
【0013】
任意選択で、前記複数の追加絶縁層は、前記表示領域全体にわたって延在するバッファ層をさらに含み、前記複数の薄膜トランジスタの各々の１つは、前記バッファ層の前記ベース基板から離れた側にある活性層を含んでもよい。
【0014】
任意選択で、前記ベース基板は、可撓性ベース基板であってもよい。
【0015】
別の方面において、本開示は、本明細書に記載のアレイ基板または本明細書に記載の方法により製造されたアレイ基板と、前記アレイ基板に接続された１つまたは複数の集積回路とを含む表示装置を提供する。
【0016】
別の方面において、本開示は、複数のサブ画素を有する表示領域を形成することを含むアレイ基板の製造方法であって、前記表示領域を形成することは、通常表示サブ領域を形成することと、表示接合サブ領域を形成することとを含み、前記複数のサブ画素を形成することは、前記表示接合サブ領域内に複数の第１のサブ画素を形成することと、前記通常表示サブ領域内に複数の第２のサブ画素を形成することとを含み、前記方法は、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって延在するベース基板を形成することと、前記ベース基板の第１の側に位置し、かつそれぞれ前記複数のサブ画素内に位置する複数の薄膜トランジスタを形成することとを含み、前記複数の第１のサブ画素の各々の１つを形成することは、前記ベース基板の前記第１の側に対向する第２の側にボンディングパッドを形成することと、前記複数の薄膜トランジスタの各々の１つを前記ボンディングパッドに電気的に接続するリード線を形成することであって、前記リード線は、前記アレイ基板内で露出していないことと、前記ベース基板を貫通するビアを形成することとを含み、前記リード線は、前記ベース基板の前記第１の側から前記第２の側まで前記ビアを介して延在して、前記ボンディングパッドに接続するように形成されるアレイ基板の製造方法を提供する。
【0017】
任意選択で、この方法は、支持基板を設けることと、前記表示接合サブ領域内に規定され、前記ボンディングパッドに対応する領域内に位置する剥離層を形成することと、前記剥離層の前記支持基板から離れた側に前記ボンディングパッドを形成することと、前記表示接合サブ領域内に規定される絶縁材料層を形成することと、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記絶縁材料層の前記支持基板から離れた側に、ベース基板材料層を形成することと、前記絶縁材料層および前記ベース基板材料層をエッチングし前記絶縁材料層および前記ベース基板材料層を貫通するビアを形成して、前記ボンディングパッドの接触面を露出させることにより、前記表示接合サブ領域内に規定された絶縁層および前記絶縁層上の前記ベース基板を形成することとをさらに含んでもよい。
【0018】
任意選択で、この方法は、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記ベース基板の前記支持基板から離れた側に、パッシベーション材料層を形成することと、前記パッシベーション材料層をエッチングし前記ボンディングパッドの接触面を露出させることにより、パッシベーション層を形成することとをさらに含み、前記パッシベーション層は、前記ベース基板の前記第１の側に、前記ビアの側面を少なくとも部分的に覆うように形成されてもよい。
【0019】
任意選択で、この方法は、前記パッシベーション層の前記ベース基板から離れた側に前記リード線を形成することをさらに含み、前記リード線は、前記ビア内に延在して前記ボンディングパッドに接続されるように形成されてもよい。
【0020】
任意選択で、この方法は、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記リード線の前記ベース基板から離れた側に、バリア層を形成することと、前記通常表示サブ領域および前記表示接合サブ領域全体にわたって、かつ前記バリア層の前記ベース基板から離れた側に、バッファ層を形成することと、前記バッファ層の前記ベース基板から離れた側に活性層を形成することとをさらに含んでもよい。
【0021】
任意選択で、この方法は、前記ボンディングパッドおよび前記絶縁層から前記剥離層を分離して、前記ボンディングパッドに対応する領域に凹部を形成することをさらに含み、前記凹部を前記ベース基板の前記第２の側に形成して、前記ボンディングパッドの表面を露出させてもよい。
【0022】
任意選択で、この方法は、前記凹部内に集積回路を設けることをさらに含み、前記集積回路は、前記凹部内で露出する前記ボンディングパッドの表面に接続されてもよい。
【0023】
任意選択で、この方法は、前記複数の第１のサブ画素および前記複数の第２のサブ画素を含む前記複数のサブ画素内においてそれぞれ複数の発光素子を形成することをさらに含んでもよい。
【図面の簡単な説明】
【0024】
以下の図面は開示する様々な実施形態による例示を目的とした例にすぎず、本発明の範囲を限定することを意図しない。
【0025】
【図1】本開示のいくつかの実施形態によるベース基板の第１の側におけるアレイ基板の構成を示す平面図である。
【図3】本開示のいくつかの実施形態によるベース基板の第２の側におけるアレイ基板の構成を示す平面図である。
【図4】本開示のいくつかの実施形態によるベース基板の第２の側におけるアレイ基板の構成を示す平面図である。
【図6】本開示のいくつかの実施形態によるベース基板の第２の側における複数の第１のサブ画素の各々の１つの構成を示す拡大図である。
【図7A】本開示のいくつかの実施形態によるベース基板の第１の側における複数の第１のサブ画素の各々の１つの構成を示す拡大図である。
【図7B】本開示のいくつかの実施形態によるベース基板の第１の側における複数の第１のサブ画素の各々の１つの構成を示す拡大図である。
【図8】本開示のいくつかの実施形態によるアレイ基板の断面図である。
【図9A】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9B】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9C】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9D】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9E】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9F】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9G】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9H】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9I】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9J】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9K】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9L】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図9M】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10A】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10B】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10C】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10D】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10E】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10F】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10G】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10H】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10I】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10J】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10K】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10L】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10M】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10N】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10O】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10P】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図10Q】本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。
【図11】本開示のいくつかの実施形態による表示装置の断面図である。
【図12】本開示のいくつかの実施形態による表示装置の断面図である。
【発明を実施するための形態】
【0026】
以下では、実施形態を参照しつつ、本開示についてより具体的に説明する。なお、本明細書に示すいくつかの実施形態に関する以下の説明は例示および説明としてのものにすぎず、網羅的であること、または開示された正確な形態に限定されることを意図するものではない。
【0027】
本開示は、アレイ基板または表示パネルの裏面に集積された駆動回路を有するアレイ基板または表示パネルを提供する。こうすることで、これらの駆動回路はフレーム部分に配置されないため、表示パネルのフレーム幅を大幅に縮小することができる。信号線と駆動回路との間の電気的な接続は、スルーＰＩビア（ＴＰＶ）技術により実現することができる。本開示では、駆動回路の信号線を接続するリード線は、外部環境に曝されるため侵食されやすいことを見出した。
【0028】
そこで、本開示は、特に、従来技術における制限および欠点に起因する１つ以上の課題を実質的に解消する、アレイ基板、表示装置およびアレイ基板の製造方法を提供する。１つの方面において、本開示はアレイ基板を提供する。いくつかの実施形態において、アレイ基板は、複数のサブ画素を有する表示領域を含む。任意選択で、表示領域は、通常表示サブ領域と、表示接合サブ領域とを含んでもよい。任意選択で、複数のサブ画素は、表示接合サブ領域内の複数の第１のサブ画素と、通常表示サブ内の複数の第２のサブ画素とを含んでもよい。任意選択で、アレイ基板は、通常表示サブ領域および表示接合サブ領域全体にわたって延在するベース基板と、ベース基板の第１の側に位置し、かつそれぞれ複数のサブ画素内に位置する複数の薄膜トランジスタとを含んでもよい。任意選択で、複数の第１のサブ画素の各々の１つは、ベース基板の第１の側に対向する第２の側に位置するボンディングパッドと、複数の薄膜トランジスタの各々の１つをボンディングパッドに電気的に接続し、アレイ基板内で露出していないリード線と、ベース基板を貫通するビアとを含んでもよい。任意選択で、リード線は、ベース基板の第１の側から第２の側までビアを介して延在して、ボンディングパッドに接続されてもよい。本明細書に記載のアレイ基板は、額縁レス表示装置の作製に用いることができる。
【0029】
図１は、本開示のいくつかの実施形態によるベース基板の第１の側におけるアレイ基板の構成を示す平面図である。図２は、図１におけるベース基板のＡ－Ａ’線に沿った断面図である。いくつかの実施形態において、図１および図２を参照すると、アレイ基板は、複数のサブ画素ＳＰを有する表示領域ＤＡを含む。任意選択で、アレイ基板は、第１の側Ｓ１および第１の側Ｓ１に対向する第２の側Ｓ２を有するベース基板ＢＳを含んでもよい。任意選択で、ベース基板ＢＳは、可撓性ベース基板であってもよい。
【0030】
本明細書において「表示領域」とは、画像が実際に表示されるアレイ基板の領域をいう。任意選択で、表示領域は、サブ画素領域およびサブ画素間領域の両方を含んでもよい。サブ画素領域とは、サブ画素の発光領域をいい、例えば、液晶ディスプレイ内の画素電極に対応する領域、または有機発光ディスプレイ内の発光層に対応する領域である。サブ画素間領域とは、隣接するサブ画素領域の間の領域をいい、例えば、液晶ディスプレイ内のブラックマトリクスに対応する領域、または有機発光ディスプレイ内の画素定義層に対応する領域である。任意選択で、サブ画素間領域は、同一画素内の隣接するサブ画素領域の間の領域であってもよい。任意選択で、サブ画素間領域は、２つの隣接する画素からの２つの隣接するサブ画素領域の間の領域であってもよい。
【0031】
複数のサブ画素ＳＰの各々の１つは、サブ画素領域と、当該サブ画素領域を囲むサブ画素間領域の一部とを含む。
【0032】
任意選択で、表示領域ＤＡは、通常表示サブ領域ＲＤＡと、表示接合サブ領域ＤＢＡとを含んでもよい。任意選択で、複数のサブ画素ＳＰは、表示接合サブ領域ＤＢＡ内の複数の第１のサブ画素ＳＰ１と、通常表示サブ領域ＲＤＡ内の複数の第２のサブ画素ＳＰ２とを含んでもよい。任意選択で、ベース基板ＢＳは、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡ全体にわたって延在してもよい。
【0033】
図３は、本開示のいくつかの実施形態によるベース基板の第２の側におけるアレイ基板の構成を示す平面図である。任意選択で、表示接合サブ領域ＤＢＡは、表示領域ＤＡの境界の一部と隣接してもよい。任意選択で、通常表示サブ領域ＲＤＡは、表示接合サブ領域ＤＢＡの一側と隣接してもよい。
【0034】
図４は、本開示のいくつかの実施形態によるベース基板の第２の側におけるアレイ基板の構成を示す平面図である。任意選択で、表示接合サブ領域ＤＢＡと表示領域ＤＡの境界とは間隔が開いていてもよい。任意選択で、通常表示サブ領域ＲＤＡは、表示接合サブ領域ＤＢＡの少なくとも２つの側と隣接してもよい。例えば、表示接合サブ領域ＤＢＡは、表示領域ＤＡの中央部にある。
【0035】
図５は、図１におけるアレイ基板のＡ－Ａ’線に沿った断面図である。図２および図５を参照すると、複数の薄膜トランジスタＴＦＴは、ベース基板ＢＳの第１の側Ｓ１に位置し、かつそれぞれ複数のサブ画素ＳＰ内に位置している。任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つは、トップゲート型薄膜トランジスタおよびボトムゲート型薄膜トランジスタからなる群から選んでもよい。例えば、複数の薄膜トランジスタＴＦＴの各々の１つは、第１のゲート電極Ｇ１、第２のゲート電極Ｇ２、活性層ＡＣＴ、活性層ＡＣＴに電気的に接続されたソース電極Ｓおよび活性層ＡＣＴに電気的に接続されたドレイン電極Ｄを含む。
【0036】
図６は、本開示のいくつかの実施形態によるベース基板の第２の側における複数の第１のサブ画素の各々の１つの構成を示す拡大図である。図７Ａは、本開示のいくつかの実施形態によるベース基板の第１の側における複数の第１のサブ画素の各々の１つの構成を示す拡大図である。図２、図５および図６を参照すると、複数の第１のサブ画素ＳＰ１の各々の１つは、ベース基板ＢＳの第２の側Ｓ２上のボンディングパッドＢＰを含む。
【0037】
任意選択で、ベース基板ＢＳの第２の側Ｓ２にボンディングパッドＢＰの表面を露出させ、ベース基板ＢＳの第２の側Ｓ２からボンディングパッドＢＰを集積回路に接合してもよい。これにより、ボンディングパッドＢＰをベース基板ＢＳの第２の側Ｓ２に配置することができる上、表示領域ＤＡがボンディングパッドＢＰを収容するのに十分な大きさを持つため、ボンディングパッドＢＰを収容する表示装置のフレームは必須ではない。任意選択で、アレイ基板には接合領域がなくてもよい。
【0038】
図５、図６および図７Ａを参照すると、複数の第１のサブ画素ＳＰ１の各々の１つは、複数の薄膜トランジスタＴＦＴの各々の１つをボンディングパッドＢＰに電気的に接続するリード線ＬＬを含む。任意選択で、リード線ＬＬは、表示接合サブ領域ＤＢＡ内に規定されてもよい。別の例において、リード線ＬＬは、表示接合サブ領域ＤＢＡおよび通常表示サブ領域ＲＤＡを貫通する。
【0039】
任意選択で、リード線ＬＬは、信号線ＳＬに電気的に接続されてもよい。任意選択で、信号線ＳＬは、ゲート線、データ線、タッチ信号線、クロック信号線、高電力電圧線、低電力電圧線、共通信号線およびフローティング信号線からなる群から選択してもよい。例えば、リード線ＬＬがデータ線に電気的に接続され、これにより、複数の薄膜トランジスタＴＦＴの各々の１つがボンディングパッドＢＰに接続される。任意選択で、信号線ＳＬおよびリード線ＬＬは、異なる層に形成されてもよい。
【0040】
図５を参照すると、複数の第１のサブ画素ＳＰ１の各々の１つは、リード線ＬＬを信号線ＳＬに接続する中継線ＲＬを含む。例えば、リード線ＬＬがボンディングパッドＢＰを中継線ＲＬに接続し、中継線ＲＬがリード線ＬＬを信号線ＳＬ（例えば、データ線）に接続し、これにより、リード線ＬＬによって複数の薄膜トランジスタＴＦＴの各々の１つがボンディングパッドＢＰに電気的に接続される。任意選択で、信号線ＳＬおよび中継線ＲＬは、異なる層に形成されてもよい。任意選択で、中継線ＲＬおよびリード線ＬＬは、異なる層に形成されてもよい。
【0041】
図７Ｂは、本開示のいくつかの実施形態によるベース基板の第１の側における複数の第１のサブ画素の各々の１つの構成を示す拡大図である。図５、図６および図７Ｂに示すように、任意選択で、リード線ＬＬは、複数の薄膜トランジスタＴＦＴの各々の１つのソース電極に電気的に接続されてもよい。任意選択で、中継線ＲＬによってリード線ＬＬを複数の薄膜トランジスタＴＦＴの各々の１つのソース電極に接続してもよい。
【0042】
図５を参照すると、リード線ＬＬは、アレイ基板内で露出していない。例えば、リード線ＬＬは、そのボンディングパッドＢＰ、信号線ＳＬまたは中継線ＲＬに電気的に接続される各部分に対応する領域を除き、アレイ基板内の複数の追加絶縁層によって封止されている。任意選択で、リード線ＬＬは、ベース基板ＢＳと直接接触していなくてもよい。アレイ基板からベース基板ＢＳを外したとき、リード線ＬＬは空気および水分に曝されることがなく、したがって、リード線ＬＬが空気および水分に触れ侵食されることが防止される。
【0043】
図５および図６を参照すると、複数の第１のサブ画素ＳＰ１の各々の１つは、ベース基板ＢＳを貫通するビアＶを含む。任意選択で、ボンディングパッドＢＰのリード線ＬＬに近い表面の一部がビアＶによって露出されてもよい。任意選択で、リード線ＬＬは、ベース基板ＢＳの第１の側Ｓ１から第２の側Ｓ２までビアＶを介して延在して、ボンディングパッドＢＰに接続されてもよい。
【0044】
【0045】
任意選択で、凹部ＲＥＳは、ベース基板ＢＳの第２の側Ｓ２に位置して、ボンディングパッドＢＰのリード線ＬＬから離れた表面を露出させてもよい。例えば、凹部ＲＥＳは、リード線ＬＬのいずれの表面も露出させない。
【0046】
いくつかの実施形態において、図２および図５を参照すると、アレイ基板は、ベース基板ＢＳの第２の側Ｓ２に位置する絶縁層ＩＮをさらに含む。任意選択で、絶縁層ＩＮは、表示接合サブ領域ＤＢＡ内に規定されてもよい。
【0047】
任意選択で、ボンディングパッドＢＰは、絶縁層ＩＮのベース基板ＢＳから離れた側に位置してもよい。任意選択で、ビアＶは、ベース基板ＢＳおよび絶縁層ＩＮを貫通して、ボンディングパッドＢＰのリード線ＬＬに近い表面を露出させてもよい。
【0048】
任意選択で、凹部ＲＥＳは、絶縁層ＩＮに対応する領域に位置してもよい。任意選択で、凹部ＲＥＳは、ボンディングパッドＢＰのリード線ＬＬから離れた表面および絶縁層ＩＮのリード線ＬＬから離れた表面を露出させてもよい。
【0049】
任意選択で、ベース基板ＢＳは、ボンディングパッドＢＰに対応する領域において第１の厚さｔ１を有し、ボンディングパッドＢＰに対応する領域以外の領域において第２の厚さｔ２を有してもよい。任意選択で、絶縁層ＩＮは、第３の厚さｔ３を有してもよい。任意選択で、ｔ２＞（ｔ１＋ｔ３）であってもよい。
【0050】
任意選択で、凹部ＲＥＳは、第４の厚さｔ４を有してもよい。任意選択で、ｔ２は、ｔ１、ｔ３およびｔ４の和と実質的に等しくてもよい。本明細において「実質的に等しい」とは、２つの値の差が、基準値（例えば、２つの値のうちの１つ）の１０パーセントを超えず、例えば、基準値の８％を超えず、６％を超えず、４％を超えず、２％を超えず、１％を超えず、０．５％を超えず、０．１％を超えず、０．０５％を超えず、および０．０１％を超えないことをいう。
【0051】
いくつかの実施形態において、図５を参照すると、アレイ基板は、それぞれビアＶ内に部分的に延在する複数の追加絶縁層ＡＩＮをさらに含む。任意選択で、複数の追加絶縁層ＡＩＮは、それぞれ通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡ全体にわたって延在してもよい。
【0052】
任意選択で、複数の追加絶縁層ＡＩＮは、表示領域ＤＡ全体にわたって延在するパッシベーション層ＰＶＸを含んでもよい。例えば、パッシベーション層ＰＶＸは、ボンディングパッドＢＰに対応する領域を貫通する。
【0053】
任意選択で、パッシベーション層ＰＶＸは、ベース基板ＢＳの第１の側Ｓ１に位置してもよい。任意選択で、パッシベーション層ＰＶＸは、ビアＶの側面ＬＳを少なくとも部分的に覆ってもよい。任意選択で、パッシベーション層ＰＶＸは、そのリード線ＬＬのボンディングパッドＢＰに電気的に接続される部分に対応する領域、およびパッシベーション層ＰＶＸの絶縁層ＩＮと直接接触する部分に対応する領域を除き、ベース基板ＢＳとリード線ＬＬとの間に位置してもよい。パッシベーション層ＰＶＸによって、リード線ＬＬが空気および水分に触れ侵食されることが防止される。
【0054】
いくつかの実施形態において、複数の追加絶縁層ＡＩＮは、表示領域ＤＡ全体にわたって延在するバリア層ＢＬを含む。任意選択で、バリア層ＢＬは、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、バリア層ＢＬは、ボンディングパッドＢＰに対応する領域を貫通してもよい。
【0055】
任意選択で、バリア層ＢＬは、パッシベーション層ＰＶＸおよびリード線ＬＬのベース基板ＢＳから離れた側に位置してもよい。任意選択で、リード線ＬＬは、そのボンディングパッドＢＰに電気的に接続される部分に対応する領域を除き、パッシベーション層ＰＶＸとバリア層ＢＬとの間に位置してもよい。
【0056】
任意選択で、リード線がアレイ基板内で露出しないように、絶縁層ＩＮ、ボンディングパッドＢＰ、パッシベーション層ＰＶＸおよびバリア層ＢＬによって、リード線ＬＬをアレイ基板内に封止してもよい。このような構成とすることで、リード線ＬＬが空気および水分に触れ侵食されることが防止される。
【0057】
いくつかの実施形態において、複数の追加絶縁層ＡＩＮは、表示領域ＤＡ全体にわたって延在するバッファ層ＢＵＦをさらに含む。任意選択で、バッファ層ＢＵＦは、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。
【0058】
任意選択で、バッファ層ＢＵＦは、バリア層ＢＬのベース基板ＢＳから離れた側に位置してもよい。任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つは、バッファ層ＢＬのベース基板ＢＳから離れた側に位置する活性層ＡＣＴを含んでもよい。
【0059】
いくつかの実施形態において、アレイ基板は、表示領域ＤＡ全体にわたって延在する第１のゲート絶縁層ＧＩ１をさらに含む。任意選択で、第１のゲート絶縁層ＧＩ１は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、第１のゲート絶縁層ＧＩ１は、バッファ層ＢＵＦのバリア層ＢＬから離れた側に位置してもよい。任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つは、第１のゲート絶縁層ＧＩ１の活性層ＡＣＴから離れた側に位置する第１のゲート電極Ｇ１を含んでもよい。
【0060】
いくつかの実施形態において、アレイ基板は、表示領域ＤＡ全体にわたって延在する第２のゲート絶縁層ＧＩ２をさらに含む。任意選択で、第２のゲート絶縁層ＧＩ２は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、第２のゲート絶縁層ＧＩ２は、第１の絶縁層ＧＩ１のバッファ層ＢＵＦから離れた側に位置してもよい。任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つは、第２のゲート絶縁層ＧＩ２の第１のゲート電極Ｇ１から離れた側に位置する第２のゲート電極Ｇ２を含んでもよい。
【0061】
いくつかの実施形態において、アレイ基板は、表示領域ＤＡを貫通する層間誘電体層ＩＬＤをさらに含む。任意選択で、層間誘電体層ＩＬＤは、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、層間誘電体層ＩＬＤは、第２のゲート絶縁層ＧＩ２の第１の絶縁層ＧＩ１から離れた側に位置してもよい。任意選択で、信号線ＳＬは、層間誘電体層ＩＬＤのベース基板ＢＳから離れた側に位置してもよい。
【0062】
任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つのソース電極Ｓは、第１のゲート絶縁層ＧＩ１、第２のゲート絶縁層ＧＩ２および層間誘電体層ＩＬＤを貫通し、信号線ＳＬに活性層ＡＣＴを接続してもよい。任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つのドレイン電極Ｄは、第１のゲート絶縁層ＧＩ１、第２のゲート絶縁層ＧＩ２および層間誘電体層ＩＬＤを貫通し、複数の発光素子ＬＥの各々の１つに活性層ＡＣＴを接続してもよい。
【0063】
任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つのソース電極Ｓは、第１のゲート絶縁層ＧＩ１、第２のゲート絶縁層ＧＩ２および層間誘電体層ＩＬＤを貫通して、中継線ＲＬに接続されてもよい。任意選択で、複数の薄膜トランジスタＴＦＴの各々の１つのソース電極Ｓは、第１のゲート絶縁層ＧＩ１、第２のゲート絶縁層ＧＩ２および層間誘電体層ＩＬＤを貫通してリード線ＬＬに達してもよい。
【0064】
任意選択で、中継線ＲＬまたはリード線ＬＬに接続されたソース電極Ｓを有する薄膜トランジスタＴＦＴの各々の１つは、表示接合サブ領域ＤＢＡに位置してもよい。任意選択で、中継線ＲＬまたはリード線ＬＬに接続されたソース電極Ｓを有する薄膜トランジスタＴＦＴの各々の１つは、通常表示サブ領域ＲＤＡに位置してもよい。
【0065】
いくつかの実施形態において、アレイ基板は、層間誘電体層ＩＬＤの第２のゲート絶縁層ＧＩ２から離れた側に位置する第１の平坦化層ＰＬＮ１をさらに含む。任意選択で、第１の平坦化層ＰＬＮ１は、表示領域ＤＡを貫通してもよい。任意選択で、第１の平坦化層ＰＬＮ１は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。
【0066】
いくつかの実施形態において、アレイ基板は、第１の平坦化層ＰＬＮ１の層間誘電体層ＩＬＤから離れた側に位置する第２の平坦化層ＰＬＮ２をさらに含む。任意選択で、第２の平坦化層ＰＬＮ２は、表示領域ＤＡを貫通してもよい。任意選択で、第２の平坦化層ＰＬＮ２は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。
【0067】
いくつかの実施形態において、アレイ基板は、第２の平坦化層ＰＬＮ２の第１の平坦化層ＰＬＮ１から離れた側に位置する第２のパッシベーション層ＰＶＸ２と、第２のパッシベーション層ＰＶＸ２の第２の平坦化層ＰＬＮ２から離れた側に位置する第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２とをさらに含む。任意選択で、第１のコンタクトパッドＣＰ１は、複数の薄膜トランジスタＴＦＴの各々の１つのドレイン電極Ｄに電気的に接続されてもよい。任意選択で、第２のコンタクトパッドＣＰ２は、共通信号線に電気的に接続されてもよい。
【0068】
いくつかの実施形態において、複数の発光素子ＬＥの各々の１つは、液晶ディスプレイ（ＬＣＤ）の発光素子、発光ダイオード（ＬＥＤ）、マイクロ発光ダイオード（マイクロＬＥＤ）、量子発光ダイオード（ＱＬＥＤ）および有機発光ダイオード（ＯＬＥＤ）からなる群から選択される。
【0069】
例えば、複数の発光素子ＬＥの各々の１つは、カソードおよびアノードを有するマイクロ発光ダイオード（マイクロＬＥＤ）である。アレイ基板は、複数の薄膜トランジスタＴＦＴの各々の１つのドレイン電極に電気的に接続される第１のコンタクトパッドＣＰ１と、第２のコンタクトパッドＣＰ２とをさらに含む。第１のコンタクトパッドＣＰ１および第２のコンタクトパッド２は、マイクロ発光ダイオードのカソードおよびアノードにそれぞれ電気的に接続される。
【0070】
様々な適切な材料を用いてベース基板ＢＳを作製してよい。ベース基板の作製に適した材料の例としては、ガラス、石英、ポリイミドおよびポリエステル等が挙げられるがこれらに限定されない。
【0071】
様々な適切な材料を用いてボンディングパッドＢＰを作製してよい。ボンディングパッドの作製に適した材料の例としては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）およびＴｉ／Ａｌ／Ｔｉが挙げられるがこれらに限定されない。
【0072】
様々な適切な絶縁材および様々な適切な製造方法により絶縁層ＩＮを作製してよい。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）処理によって絶縁材を基板上に堆積させてもよい。適切な絶縁材の例としては、ポリイミド、酸化ケイ素（ＳｉＯｙ）、窒化ケイ素（ＳｉＮｙ、例えば、Ｓｉ３Ｎ４）および酸窒化ケイ素（ＳｉＯｘＮｙ）が挙げられるがこれらに限定されない。例えば、絶縁層ＩＮは、酸化ケイ素（ＳｉＯ２）からなり、ボンディングパッドＰＢが空気および水分に曝されないように保護するように構成される。酸化ケイ素（ＳｉＯ２）を用いて絶縁層ＩＮを形成することで、絶縁層ＩＮとベース基板ＢＳとの間の密着力を高めることができる。
【0073】
様々な適切な絶縁材および様々な適切な製造方法によりパッシベーション層ＰＶＸを作製してよい。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）処理によって材料を基板上に堆積させてもよい。適切な材料の例としては、ポリイミド、酸化ケイ素（ＳｉＯｙ）、窒化ケイ素（ＳｉＮｙ、例えばＳｉ３Ｎ４）および酸窒化ケイ素（ＳｉＯｘＮｙ）が挙げられるが、これらに限定されない。例えば、パッシベーション層ＰＶＸは窒化ケイ素（ＳｉＮｙ）からなり、リード線ＬＬが空気および水分に曝されないように保護するように構成される。
【0074】
様々な適切な材料を用いてリード線ＬＬを作製してよい。リード線の作製に適した材料の例としては、銅（Ｃｕ）、アルミニウム（Ａｌ）および銅とアルミニウムの組み合わせが挙げられるがこれらに限定されない。
【0075】
様々な適切な導電性電極材料および様々な適切な製造方法によりソース電極Ｓおよびドレイン電極Ｄを作製してよい。いくつかの実施形態において、導電性電極材料としては、金属材料が挙げられる。適切な金属材料の例としては、モリブデン、金およびアルミニウムが挙げられるがこれらに限定されない。
【0076】
様々な適切な絶縁材および様々な適切な製造方法によりバッファ層ＢＵＦを作製してよい。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）処理によってベース基板ＢＳ上に絶縁材を堆積させてもよい。バッファ層ＢＵＦの作製に適した材料の例としては、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）またはそれらの組み合わせが挙げられるがこれらに限定されない。任意選択で、バッファ層ＢＵＦは、単層構造、または２層以上のサブ層を含む積層構造（例えば、酸化ケイ素サブ層および窒化ケイ素サブ層を含む積層構造）であってもよい。任意選択で、バッファ層ＢＵＦの厚さは、約１００ｎｍ～約４００ｎｍの範囲にあってもよい。例えば、バッファ層ＢＵＦは、厚さが約５０ｎｍ～約１００ｎｍの範囲にある酸化ケイ素サブ層と、厚さが約１００ｎｍ～約３００ｎｍの範囲にある窒化ケイ素サブ層とを含んでもよい。
【0077】
様々な適切な誘電体材料および様々な適切な製造方法により層間誘電体層ＩＬＤを作製してよい。例えば、プラズマ強化化学気相成長処理によって基板上に誘電体材料を堆積させてもよい。層間誘電体材料層３０６ａの作製に適した材料の例としては、酸化ケイ素（ＳｉＯｙ）、窒化ケイ素（ＳｉＮｙ、例えば、Ｓｉ３Ｎ４）、酸窒化ケイ素（ＳｉＯｘＮｙ）が挙げられるがこれらに限定されない。
【0078】
様々な適切な材料を用いて第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２を作製してよい。任意選択で、第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２の各々の１つは２つのサブ層を含み、２つのサブ層のうち第１のサブ層は、モリブデン（Ｍｏ）、チタン（Ｔｉ）およびモリブデン（Ｍｏ）とチタン（Ｔｉ）の組み合わせが挙げられるがこれらに限定されない金属からなり、２つのサブ層のうち第２のサブ層は、銅（Ｃｕ）からなってもよい。任意選択で、第２のサブ層は、第１のサブ層のベース基板から離れた側に位置してもよい。任意選択で、第２のサブ層の厚さは、６０００Åであってもよい。
【0079】
様々な適切な方法を用いて第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２を発光素子に接合してよい。適切な方法としては、共晶溶着を用いた接合、および導電性プラスチックを用いた接合が挙げられるがこれらに限定されない。
【0080】
図８は、本開示のいくつかの実施形態によるアレイ基板の断面図である。いくつかの実施形態において、図８を参照すると、アレイ基板は、ボンディングパッドＢＰを集積回路ＩＣに接合するために、ボンディングパッドＢＰに対応する領域に凹部ＲＥＳを含む。図２および図８を参照すると、凹部ＲＥＳは、ベース基板ＢＳの第２の側Ｓ２に位置して、ボンディングパッドＢＰのリード線ＬＬから離れた表面を露出させている。例えば、凹部ＲＥＳは、リード線ＬＬのいずれの表面も露出させない。アレイ基板は、ベース基板ＢＳの第２の側Ｓ２にある絶縁層ＩＮをさらに含む。任意選択で、絶縁層ＩＮは、表示接合サブ領域ＤＢＡ内に規定されてもよい。ボンディングパッドＢＰは、絶縁層ＩＮのベース基板ＢＳから離れた側に位置している。ビアＶは、ベース基板ＢＳおよび絶縁層ＩＮを貫通して、ボンディングパッドＢＰのリード線ＬＬに近い表面を露出させている。凹部ＲＥＳは、絶縁層ＩＮに対応する領域に位置している。凹部ＲＥＳは、ボンディングパッドＢＰのリード線ＬＬから離れた表面および絶縁層ＩＮのリード線ＬＬから離れた表面を露出させている。
【0081】
いくつかの実施形態において、図８を参照すると、アレイ基板は、それぞれビアＶ内に部分的に延在する複数の追加絶縁層ＡＩＮをさらに含む。任意選択で、複数の追加絶縁層ＡＩＮは、それぞれ通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、複数の追加絶縁層ＡＩＮは、表示領域ＤＡ全体にわたって延在するパッシベーション層ＰＶＸを含んでもよい。例えば、パッシベーション層ＰＶＸは、ボンディングパッドＢＰに対応する領域を貫通する。
【0082】
いくつかの実施形態において、複数の追加絶縁層ＡＩＮは、表示領域ＤＡ全体にわたって延在する第１の樹脂層ＲＮ１を含む。任意選択で、第１の樹脂層ＲＮ１は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、第１の樹脂層ＲＮ１は、ボンディングパッドＢＰに対応する領域を貫通してもよい。
【0083】
任意選択で、第１の樹脂層ＲＮ１は、パッシベーション層ＰＶＸおよびリード線ＬＬのベース基板ＢＳから離れた側に位置してもよい。任意選択で、リード線ＬＬは、そのボンディングパッドＢＰに電気的に接続される部分に対応する領域を除き、パッシベーション層ＰＶＸと第１の樹脂層ＲＮ１との間に位置してもよい。任意選択で、第１の樹脂層ＲＮ１は、樹脂材料から作製されてもよい。
【0084】
任意選択で、リード線がアレイ基板内で露出しないように、絶縁層ＩＮ、ボンディングパッドＢＰ、パッシベーション層ＰＶＸおよび第１の樹脂層ＲＮ１によって、リード線ＬＬをアレイ基板内に封止してもよい。このような構成とすることで、リード線ＬＬが空気および水分に触れ侵食されることが防止される。
【0085】
いくつかの実施形態において、アレイ基板は、表示領域ＤＡ全体にわたって延在するゲート絶縁層ＧＩをさらに含む。任意選択で、ゲート絶縁層ＧＩは、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、ゲート絶縁層ＧＩは、第１の樹脂層ＲＮ１のパッシベーション層ＰＶＸから離れた側に位置してもよい。
【0086】
いくつかの実施形態において、アレイ基板は、表示領域ＤＡを貫通する層間誘電体層ＩＬＤをさらに含む。任意選択で、層間誘電体層ＩＬＤは、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、層間誘電体層ＩＬＤは、ゲート絶縁層ＧＩの第１の樹脂層ＲＮ１から離れた側に位置してもよい。
【0087】
いくつかの実施形態において、アレイ基板は、層間誘電体層ＩＬＤのゲート絶縁層ＧＩから離れた側に位置する第２の樹脂層ＲＮ２をさらに含む。任意選択で、第２の樹脂層ＲＮ２は、表示領域ＤＡを貫通してもよい。任意選択で、第２の樹脂層ＲＮ２は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、第２の樹脂層ＲＮ２は、樹脂材料から作製されてもよい。
【0088】
いくつかの実施形態において、アレイ基板は、第２の樹脂層ＲＮ２の層間誘電体層ＩＬＤから離れた側に位置する第１の平坦化層ＰＬＮ１をさらに含む。任意選択で、第１の平坦化層ＰＬＮ１は、表示領域ＤＡを貫通してもよい。任意選択で、第１の平坦化層ＰＬＮ１は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。
【0089】
いくつかの実施形態において、アレイ基板は、第１の平坦化層ＰＬＮ１の第２の樹脂層ＲＮ２から離れた側に位置する第２の平坦化層ＰＬＮ２をさらに含む。任意選択で、第２の平坦化層ＰＬＮ２は、表示領域ＤＡを貫通してもよい。任意選択で、第２の平坦化層ＰＬＮ２は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。
【0090】
いくつかの実施形態において、アレイ基板は、第２の平坦化層ＰＬＮ２の第１の平坦化層ＰＬＮ１から離れた側に位置する第３の平坦化層ＰＬＮ３をさらに含む。任意選択で、第３の平坦化層ＰＬＮ３は、表示領域ＤＡを貫通してもよい。任意選択で、第３の平坦化層ＰＬＮ３は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡを貫通してもよい。任意選択で、第３の平坦化層ＰＬＮ３は、ポリシリコン材料から作製されてもよい。
【0091】
いくつかの実施形態において、アレイ基板は、それぞれ第２の平坦化層ＰＬＮ２を貫通する第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２をさらに含む。
【0092】
いくつかの実施形態において、アレイ基板は、複数の発光素子ＬＥをさらに含む。第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２は、複数の発光素子ＬＥの各々の１つのカソードおよびアノードにそれぞれ電気的に接続される。
【0093】
別の方面において、本開示はアレイ基板の製造方法を提供する。いくつかの実施形態において、図５を参照すると、この方法は、複数のサブ画素を有する表示領域を形成することをさらに含む。任意選択で、表示領域を形成することは、通常表示サブ領域を形成することと、表示接合サブ領域を形成することとを含んでもよい。任意選択で、複数のサブ画素を形成することは、表示接合サブ領域内に複数の第１のサブ画素を形成することと、通常表示サブ領域内に複数の第２のサブ画素を形成することとを含んでもよい。任意選択で、この方法は、通常表示サブ領域および表示接合サブ領域を貫通するベース基板を形成することと、ベース基板の第１の側に、かつそれぞれ複数のサブ画素内に、複数の薄膜トランジスタを形成することとを含んでもよい。任意選択で、この方法は、ベース基板の第２の側にボンディングパッドを形成することを含む、複数の第１のサブ画素の各々の１つを形成することをさらに含んでもよい。例えば、第２の側は第１の側に対向する。任意選択で、この方法は、複数の薄膜トランジスタの各々の１つをボンディングパッドに電気的に接続するリード線を形成することをさらに含んでもよい。例えば、リード線は、アレイ基板内で露出していない。任意選択で、この方法は、ベース基板を貫通するビアを形成することをさらに含んでもよい。任意選択で、リード線は、ベース基板の第１の側から第２の側までビアを介して延在して、ボンディングパッドに接続するように形成されてもよい。
【0094】
図９Ａから図９Ｍは、本開示のいくつかの実施形態によるアレイ基板の製造方法を示す概略図である。図９Ａを参照すると、この方法は、支持基板ＳＳを設けることと、剥離層ＤＢＬを形成することとを含む。任意選択で、剥離層ＤＢＬは、表示接合サブ領域ＤＢＡ内に規定されてもよい。任意選択で、剥離層ＤＢＬは、ボンディングパッドＢＰに対応する領域に位置してもよい。
【0095】
様々な材料を用いて支持基板ＳＳを作製してよい。支持基板ＳＳの作製に適した材料の例としては、ガラス、石英、ポリイミドおよびポリエステル等が挙げられるがこれらに限定されない。
【0096】
様々な材料を用いて剥離層ＤＢＬを作製してよい。剥離層の作製に適した材料の例としては、ポリアミドが挙げられるがこれに限定されない。レーザリフトオフ（ＬＬＯ）処理では、支持基板ＳＳおよびボンディングパッドＢＰから剥離層が簡単に除去され、これにより支持基板ＳＳとアレイ基板とが分離する可能性がある。
【0097】
図９Ｂを参照すると、この方法は、剥離層ＤＢＬの支持基板ＳＳから離れた側にボンディングパッドＢＰを形成することをさらに含む。任意選択で、ボンディングパッドＢＰは、表示接合サブ領域ＤＢＡ内に規定されてもよい。
【0098】
図９Ｃを参照すると、この方法は、表示接合サブ領域ＤＢＡ内に規定される絶縁材料層ＩＮＭを形成することをさらに含む。任意選択で、絶縁材料層ＩＮＭは、ボンディングパッドＢＰに対応する領域を貫通するように形成されてもよい。任意選択で、絶縁材料層ＩＮＭは、剥離層ＤＢＬおよびボンディングパッドＢＰの支持基板ＳＳから離れた側に形成されてもよい。任意選択で、絶縁材料層ＩＮＭは、ボンディングパッドＢＰを覆うように形成されてもよい。
【0099】
図９Ｄを参照すると、この方法は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡ全体にわたって、かつ絶縁材料層ＩＮＭの支持基板ＳＳから離れた側に、ベース基板材料層ＢＳＭを形成することをさらに含む。例えば、ベース基板材料層ＢＳＭは、絶縁材料層ＩＮＭを覆うように形成される。任意選択で、ベース基板材料層ＢＳＭは、支持基板ＳＳから離れた第１の側Ｓ１および第１の側Ｓ１に対向する第２の側Ｓ２を有するように形成されてもよい。
【0100】
図９Ｄおよび図９Ｅを参照すると、この方法は、絶縁材料層ＩＮＭおよびベース基板材料層ＢＳＭをエッチングし絶縁材料層ＩＮＭおよびベース基板材料層ＢＳＭを貫通するビアＶを形成して、ボンディングパッドＢＰの接触面ＣＳを露出させることにより、表示接合サブ領域ＤＢＡ内に規定された絶縁層ＩＮと、絶縁層ＩＮの支持基板ＳＳから離れた側に位置するベース基板ＢＳとを形成することをさらに含む。
【0101】
図９Ｆを参照すると、この方法は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡ全体にわたって、かつベース基板ＢＳの支持基板ＳＳから離れた側に、パッシベーション材料層ＰＶＸＭを形成することをさらに含む。任意選択で、パッシベーション材料層ＰＶＸＭの一部がボンディングパッドＢＰの接触面ＣＳと直接接触してもよい。
【0102】
図９Ｆおよび図９Ｇを参照すると、この方法は、パッシベーション材料層ＰＶＸＭをエッチングしボンディングパッドＢＰの接触面ＣＳを露出させることにより、パッシベーション層ＰＶＸを形成することをさらに含む。任意選択で、パッシベーション材料層ＰＶＸＭのボンディングパッドＢＰの接触面ＣＳと直接接触する部分を少なくとも部分的に除去して、ボンディングパッドＢＰの接触面ＣＳの少なくとも一部を露出させてもよい。任意選択で、パッシベーション層ＰＶＸは、ベース基板ＢＳの第１の側Ｓ１に、ビアの側面ＬＳを少なくとも部分的に覆うように形成されてもよい。
【0103】
図９Ｈを参照すると、この方法は、パッシベーション層ＰＶＸのベース基板ＢＳから離れた側にリード線ＬＬを形成することをさらに含む。任意選択で、リード線ＬＬは、ビアＶ内に延在してボンディングパッドＢＰに接続されるように形成されてもよい。例えば、リード線ＬＬは、ボンディングパッドＢＰの接触面ＣＳの少なくとも一部に電気的に接続される。任意選択で、リード線ＬＬは、ベース基板ＢＳの第１の側Ｓ１から第２の側Ｓ２までビアＶを介して延在するように形成されてもよい。
【0104】
任意選択で、リード線ＬＬは、表示接合サブ領域ＤＢＡ内に規定されてもよい。別の例において、リード線ＬＬは、表示接合サブ領域ＤＢＡおよび通常表示サブ領域ＲＤＡを貫通する。
【0105】
図９Ｉを参照すると、この方法は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡ全体にわたって、かつパッシベーション層ＰＶＸおよびリード線ＬＬのベース基板ＢＳから離れた側に、バリア層ＢＬを形成することをさらに含む。
【0106】
図９Ｊを参照すると、この方法は、通常表示サブ領域ＲＳＡおよび表示接合サブ領域ＤＢＡ全体にわたって、かつバリア層ＢＬのベース基板ＢＳから離れた側に、バッファ層ＢＵＦを形成することをさらに含む。
【0107】
図９Ｋを参照すると、この方法は、バッファ層ＢＵＦのベース基板ＢＳから離れた側に活性層ＡＣＴを形成することをさらに含む。
【0108】
任意選択で、この方法は、バッファ層ＢＵＦおよび活性層ＡＣＴのバリア層ＢＬから離れた側に第１のゲート絶縁層ＧＩ１を形成することをさらに含んでもよい。
【0109】
任意選択で、この方法は、第１のゲート絶縁層Ｇ１の活性層ＡＣＴから離れた側に第１のゲート電極Ｇ１を形成することをさらに含んでもよい。
【0110】
任意選択で、この方法は、第１のゲート絶縁層ＧＩ１のバッファ層ＢＵＦから離れた側に中継線ＲＬを形成することをさらに含んでもよい。１つの例において、中継線ＲＬは、表示接合サブ領域ＤＢＡ内に規定されている。別の例において、中継線ＲＬは、表示接合サブ領域ＤＢＡおよび通常表示サブ領域ＲＤＡを貫通している。任意選択で、中継線ＲＬは、第１のゲート絶縁層ＧＩ１、バッファ層ＢＵＦおよびバリア層ＢＬを貫通してリード線ＬＬに接続されてもよい。
【0111】
任意選択で、この方法は、第１のゲート絶縁層ＧＩ１および第１のゲート電極Ｇ１の第１のゲート絶縁層ＧＩ１から離れた側に第２のゲート絶縁層ＧＩ２を形成することをさらに含んでもよい。
【0112】
任意選択で、この方法は、第２のゲート絶縁層ＧＩ２の一側に、第２のゲート電極Ｇ２を形成することをさらに含んでもよい。
【0113】
任意選択で、この方法は、第２のゲート電極Ｇ２および第２のゲート絶縁層ＧＩ２の第１のゲート絶縁層ＧＩ１から離れた側に層間誘電体層ＩＬＤを形成することをさらに含んでもよい。
【0114】
任意選択で、この方法は、層間誘電体層ＩＬＤの第２のゲート絶縁層ＧＩ２から離れた側に、信号線ＳＬ、ソース電極Ｓおよびドレイン電極Ｄを形成することをさらに含んでもよい。任意選択で、ドレイン電極Ｄは、層間誘電体層ＩＬＤ、第２のゲート絶縁層ＧＩ２および第１のゲート絶縁層ＧＩ１を貫通して活性層ＡＣＴに電気的に接続されてもよい。任意選択で、ソース電極Ｓは、層間誘電体層ＩＬＤ、第２のゲート絶縁層ＧＩ２および第１のゲート絶縁層ＧＩ１を貫通して活性層ＡＣＴに電気的に接続されてもよい。
【0115】
１つの例において、ソース電極Ｓは、信号線ＳＬに電気的に接続される。信号線ＳＬは、層間誘電体層ＩＬＤおよび第２のゲート絶縁層ＧＩ２を貫通して中継線ＲＬに電気的に接続され、これにより、リード線ＬＬが複数の薄膜トランジスタＴＦＴの各々の１つに電気的に接続される。
【0116】
別の例において、アレイ基板には中継線ＲＬがない。信号線ＳＬは、層間誘電体層ＩＬＤ、第２のゲート絶縁層ＧＩ２、第１のゲート絶縁層ＧＩ１、バッファ層ＢＵＦおよびバリア層ＢＬを貫通してリード線ＬＬに接続され、これにより、リード線ＬＬが複数の薄膜トランジスタＴＦＴの各々の１つに電気的に接続される。
【0117】
別の例において、ソース電極Ｓの活性層ＡＣＴに接続されない一端は、層間誘電体層ＩＬＤ、第２のゲート絶縁層ＧＩ２、第１のゲート絶縁層ＧＩ１、バッファ層ＢＵＦおよびバリア層ＢＬを貫通してリード線ＬＬに接続され、これにより、リード線ＬＬが複数の薄膜トランジスタＴＦＴの各々の１つに電気的に接続される。
【0118】
任意選択で、この方法は、層間誘電体層ＩＬＤの第２のゲート絶縁層ＧＩ２から離れた側に第１の平坦化層ＰＬＮ１を形成することと、第１の平坦化層ＰＬＮ１の層間誘電体層ＩＬＤから離れた側に第２の平坦化層ＰＬＮ２を形成することと、第２の平坦化層ＰＬＮ２の第１の平坦化層ＰＬＮ１から離れた側に第２のパッシベーション層ＰＶＸ２を形成することとをさらに含んでもよい。
【0119】
任意選択で、この方法は、第２のパッシベーション層ＰＶＸ２の第２の平坦化層ＰＬＮ２から離れた側に、第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２を形成することをさらに含んでもよい。例えば、第１のコンタクトパッドＣＰ１および第２のコンタクトパッドＣＰ２は、発光素子に接続するように構成される。
【0120】
図９Ｌを参照すると、この方法は、剥離層ＤＢＬおよびベース基板ＢＳから支持基板ＳＳを分離することをさらに含む。例えば、レーザリフトオフ処理によって剥離層ＤＢＬおよびベース基板ＢＳから支持基板ＳＳを分離してもよい。
【0121】
図９Ｌおよび図９Ｍを参照すると、この方法は、ボンディングパッドＢＰおよび絶縁層ＩＮから剥離層ＤＢＬを分離して、ボンディングパッドＢＰに対応する領域に凹部ＲＥＳを形成することをさらに含む。任意選択で、凹部をベース基板ＢＳの第２の側Ｓ２に形成して、ボンディングパッドＢＰの表面を露出させてもよい。任意選択で、レーザリフトオフ処理によって絶縁層ＩＮから剥離層ＤＢＬを分離してもよい。
【0122】
図９Ｍを参照すると、この方法は、複数の第１のサブ画素ＳＰ１および複数の第２のサブ画素ＳＰ２を含む複数のサブ画素内においてそれぞれ複数の発光素子ＬＥを形成することをさらに含む。任意選択で、複数の薄膜トランジスタＴＦＴは、複数のサブ画素内にそれぞれ形成されてもよい。
【0123】
【0124】
図１０Ｈを参照すると、この方法は、通常表示サブ領域ＲＤＡおよび表示接合サブ領域ＤＢＡ全体にわたって、かつパッシベーション層ＰＶＸおよびリード線ＬＬのベース基板ＢＳから離れた側に、第１の樹脂層ＲＮ１を形成することをさらに含む。第１の樹脂層ＲＮ１は、リード線ＬＬの表面を露出させる第１のビアｖ１を有するようにパターニングされる。
【0125】
図１０Ｉを参照すると、この方法は、通常表示サブ領域ＲＳＡおよび表示接合サブ領域ＤＢＡ全体にわたって、かつ第１の樹脂層ＲＮ１のベース基板ＢＳから離れた側に、ゲート絶縁層ＧＩを形成することをさらに含む。ゲート絶縁層ＧＩをパターニングして、ゲート絶縁層ＧＩおよび第１の樹脂層ＲＮ１を貫通するように第２のビアｖ２を形成し、リード線ＬＬの表面を露出させる。ゲート絶縁層ＧＩは、後のパターニング工程で発生するガスを逃がすための第３のビアｖ３をさらに有するようにパターニングされる。
【0126】
図１０Ｊを参照すると、ゲート絶縁層ＧＩのベース基板ＢＳから離れた側にゲート金属層が形成されている。ゲート金属層は、例えば、複数の薄膜トランジスタのゲート電極、第１の電極ＣＥ１および第２の電極ＣＥ２を含む様々な電極および信号線を形成するようにパターニングされる。図１０Ｊに示すように、第１の電極ＣＥ１は、例えば、第２のビアｖ２を介してリード線ＬＬに電気的に接続される。
【0127】
図１０Ｋを参照すると、この方法は、ゲート絶縁層ＧＩ、第１の電極ＣＥ１および第２の電極ＣＥ２の第１の樹脂層ＲＮ１から離れた側に、層間誘電体層ＩＬＤを形成することをさらに含む。層間誘電体層ＩＬＤは、第１の電極ＣＥ１の表面を露出させる第４のビアｖ４を有するようにパターニングされる。さらに、層間誘電体層ＩＬＤは、後のパターニング工程で発生するガスを逃がすための、層間誘電体層ＩＬＤおよびゲート絶縁層を貫通する第５のビアｖ５を形成するようにパターニングされる。
【0128】
図１０Ｌを参照すると、この方法は、アレイ基板の表面を平坦化するために、層間誘電体層ＩＬＤのゲート絶縁層ＧＩから離れた側に第２の樹脂層ＲＮ２を形成することをさらに含む。第２の樹脂層ＲＮ２は、第２の樹脂層ＲＮ２および層間誘電体層ＩＬＤを貫通するように第６のビアｖ６を形成し、第１の電極ＣＥ１の表面を露出させるようにパターニングされる。
【0129】
図１０Ｍを参照すると、この方法は、第２の樹脂層ＲＮ２の層間誘電体層ＩＬＤから離れた側に第１の平坦化層ＰＬＮ１を形成することをさらに含む。第１の平坦化層ＰＬＮ１は、第１の平坦化層ＰＬＮ１、第２の樹脂層ＲＮ２および層間誘電体層ＩＬＤを貫通するように第７のビアｖ７を形成し、第１の電極ＣＥ１の表面を露出させるようにパターニングされる。さらに、第１の平坦化層ＰＬＮ１は、後のパターニング工程で発生するガスを逃がすための第８のビアｖ８を有するようにパターニングされる。
【0130】
図１０Ｎを参照すると、第１の平坦化層ＰＬＮ１のベース基板ＢＳから離れた側にソースドレイン金属層が形成されている。ソースドレイン金属層は、例えば、複数の薄膜トランジスタのソース電極およびドレイン電極、ならびに第１のパッドＰ１および第２のパッドＰ２を含む様々な電極および信号線を形成するようにパターニングされる。図１０Ｎに示すように、第１のパッドＰ１は、例えば、第７のビアｖ７を介して第１の電極ＣＥ１に電気的に接続される。
【0131】
図１０Ｏを参照すると、この方法は、第１の平坦化層ＰＬＮ１、第１のパッドＰ１および第２のパッドＰ２の第２の樹脂層ＲＮ２から離れた側に、第２の平坦化層ＰＬＮ２を形成することをさらに含む。第２の平坦化層ＰＬＮ２は、第１のパッドＰ１の表面を露出させる第９のビアｖ９、および第２のパッドＰ２の表面を露出させる第１０のビアｖ１０を有するようにパターニングされる。さらに、第２の平坦化層ＰＬＮ２は、後のパターニング工程で発生するガスを逃がすための、第２の平坦化層ＰＬＮ２および第１の平坦化層ＰＬＮ１を貫通する第１１のビアｖ１１を形成するようにパターニングされる。
【0132】
図１０Ｐを参照すると、この方法は、複数の発光素子ＬＥをアレイ基板に転送することをさらに含む。複数の発光素子ＬＥの各々の１つは、第１のコンタクトパッドＣＰ１を介して第１のパッドＰ１に接続され、第２のコンタクトパッドＣＰ２を介して第２のパッドＰ２に接続される。この方法は、複数の発光素子ＬＥを保護するカバーガラスＣＧを形成することをさらに含む。
【0133】
図１０Ｑを参照すると、この方法は、剥離層ＤＢＬおよびベース基板ＢＳから支持基板ＳＳを分離することをさらに含む。例えば、レーザリフトオフ処理によって剥離層ＤＢＬおよびベース基板ＢＳから支持基板ＳＳを分離してもよい。ボンディングパッドＢＰおよび絶縁層ＩＮから剥離層ＤＢＬを分離することで、ボンディングパッドＢＰに対応する領域に凹部ＲＥＳが形成される。任意選択で、凹部をベース基板ＢＳの第２の側Ｓ２に形成して、ボンディングパッドＢＰの表面を露出させてもよい。任意選択で、レーザリフトオフ処理によって絶縁層ＩＮから剥離層ＤＢＬを分離してもよい。
【0134】
別の方面において、本開示は表示装置を提供する。いくつかの実施形態において、表示装置は、本明細書に記載のアレイ基板と、前記アレイ基板に接続される１つまたは複数の集積回路とを含む。図１１は、本開示のいくつかの実施形態による表示装置の断面図である。図１２は、本開示のいくつかの実施形態による表示装置の断面図である。図１１および図１２に示すように、表示装置は、凹部ＲＥＳ内に集積回路ＩＣを含む。任意選択で、集積回路ＩＣは、凹部ＲＥＳ内で露出されたボンディングパッドＢＰの表面に接続されてもよい。適切な表示装置の例としては、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルアルバム、ＧＰＳ等が挙げられるがこれらに限定されない。
【0135】
本発明の実施形態に関する以上の記述は、例示および説明を目的とする。以上の説明は、網羅的であること、または開示された正確な形態或いは例示的な実施形態に本発明を限定することを意図しない。それ故、上記記載は限定ではなく例示を目的としていると見なすべきであり、多くの変更や変形は当業者にとって明らかであろう。明らかに、多くの修正および変形が当業者には明らかであろう。これらの実施形態は、本発明の原理およびその最良の態様の実際の適用を説明するために選択および記載されたものであり、それによって、本発明が特定の用途または想定される実施形態の様々な実施形態および様々な変形例に適用可能であることを当業者に理解させることを目的としている。本発明の範囲は、本開示に付した請求項およびその均等物により定義することが意図され、別途示唆しない限り、すべての用語は合理的な範囲内で最も広く解釈される。したがって、「本発明」、「本開示」またはこれに類する用語は請求項を必ずしも特定の実施形態に限定せず、本発明の例示的実施形態に対する参照は本発明への限定を示唆するものではなく、かかる限定を推論すべきではない。本発明は添付する請求項の精神と範囲によってのみ限定される。さらに、これらの請求項では後に名詞または要素を伴って「第１の」、「第２の」等の表現を用いる場合がある。特定の数量が示されない限り、このような用語は専用語であると理解すべきであり、修飾された要素の数量が上記専用語により限定されると解釈してはならない。記載した効果や利点はいずれも本発明のすべての実施形態にあてはまるとは限らない。当業者であれば、以下の特許請求の範囲により定義される本発明の範囲から逸脱せずに、記載した実施形態を変形できることが理解されよう。さらに、本開示の要素および構成要素は、以下の特許請求の範囲に明記されているか否かを問わず、いずれも公衆に捧げる意図はない。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図9G】
【図9H】
【図9I】
【図9J】
【図9K】
【図9L】
【図9M】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図10H】
【図10I】
【図10J】
【図10K】
【図10L】
【図10M】
【図10N】
【図10O】
【図10P】
【図10Q】
【図11】
【図12】