(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-06
(45)【発行日】2024-11-14
(54)【発明の名称】量子回路設計プログラム、量子回路設計方法および量子回路設計装置
(51)【国際特許分類】
G06N 10/20 20220101AFI20241107BHJP
【ＦＩ】
G06N10/20
【請求項の数】
10
(21)【出願番号】P 2023570516
(86)(22)【出願日】2021-12-27
(86)【国際出願番号】 JP2021048573
(87)【国際公開番号】W WO2023127022
(87)【国際公開日】2023-07-06
【審査請求日】2024-03-26
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】石井 雅俊
【審査官】北川 純次
(56)【参考文献】
【文献】米国特許出願公開第２０２１／０１９２１１３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０１８４０２４（ＵＳ，Ａ１）
【文献】ITOKO, Toshinari et al.，Optimization of Quantum Circuit Mapping using Gate Transformation and Commutation，arXiv.org，2019年10月18日，v2，[online], [retrieved on 2022.08.30], Retrieved from the Internet: <URL: https://arxiv.org/abs/1907.02686v2>
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｎ １０／００－１０／８０
(57)【特許請求の範囲】
【請求項1】
複数の要素を含む量子回路であって、量子コンピュータに含まれる複数の量子ビットそれぞれへの操作順序を前記量子回路内における前記複数の要素それぞれの配置によって示す第１量子回路から、前記複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１要素と、前記複数の第１量子ビットへの前記所定の操作を示す第２要素とを検出し、前記第１量子回路の前記第１要素を、前記複数の第１量子ビットに対応するイオン操作用の第１等価回路に変換し、前記第１等価回路の要素を前記複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に前記第２要素を変換した第２量子回路を生成する、
処理をコンピュータに実行させる量子回路設計プログラム。
【請求項2】
前記第１等価回路は、前記複数の第１量子ビットのうちの２つに対する所定の角度の回転操作を示す２量子ビットゲートを含む、請求項１記載の量子回路設計プログラム。
【請求項3】
前記所定の操作は、前記複数の第１量子ビットのうちの２つのコントロールビットに応じて前記複数の第１量子ビットのうちの１つのターゲットビットの位相を反転させる操作である、請求項１または２記載の量子回路設計プログラム。
【請求項4】
前記第２量子回路を生成する処理では、前記複数の第１量子ビットのうちの２つのコントロールビットに応じて前記複数の第１量子ビットのうちの１つのターゲットビットのビットを反転させる第３要素を、前記所定の操作を含む第３等価回路に変換する、請求項３記載の量子回路設計プログラム。
【請求項5】
前記第２量子回路を生成する処理では、前記複数の第１量子ビットを含む複数の第２量子ビットのうちの３以上のコントロールビットに応じて前記複数の第２量子ビットのうちの１つのターゲットビットのビットを反転させる第４要素を、前記第３要素を含む第４等価回路に変換する、請求項４記載の量子回路設計プログラム。
【請求項6】
前記第１要素および前記第２要素はそれぞれ量子ゲートであることを特徴とする請求項１から５までのいずれかに記載の量子回路設計プログラム。【請求項7】
前記第３要素はＣＣＸゲートであることを特徴とする請求項４記載の量子回路設計プログラム。【請求項8】
前記第４要素はＣｎＮＯＴゲートであることを特徴とする請求項５記載の量子回路設計プログラム。【請求項9】
複数の要素を含む量子回路であって、量子コンピュータに含まれる複数の量子ビットそれぞれへの操作順序を前記量子回路内における前記複数の要素それぞれの配置によって示す第１量子回路から、前記複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１要素と、前記複数の第１量子ビットへの前記所定の操作を示す第２要素とを検出し、前記第１量子回路の前記第１要素を、前記複数の第１量子ビットに対応するイオン操作用の第１等価回路に変換し、前記第１等価回路の要素を前記複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に前記第２要素を変換した第２量子回路を生成する、
処理をコンピュータが実行する量子回路設計方法。
【請求項10】
複数の要素を含む量子回路であって、量子コンピュータに含まれる複数の量子ビットそれぞれへの操作順序を前記量子回路内における前記複数の要素それぞれの配置によって示す第１量子回路から、前記複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１要素と、前記複数の第１量子ビットへの前記所定の操作を示す第２要素とを検出し、前記第１量子回路の前記第１要素を、前記複数の第１量子ビットに対応するイオン操作用の第１等価回路に変換し、前記第１等価回路の要素を前記複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に前記第２要素を変換した第２量子回路を生成する処理部、を有する量子回路設計装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子回路設計プログラム、量子回路設計方法および量子回路設計装置に関する。
【背景技術】
【0002】
量子の性質を利用して古典コンピュータより高速に計算を実行する量子コンピュータがある。量子ゲート方式の量子コンピュータは、量子回路に示される順序で量子ビットにゲート操作をすることで量子計算をする。
【0003】
量子ゲート方式の量子コンピュータが実行する量子アルゴリズムとしては、例えばデータを検索するグローバーのアルゴリズムがある。例えばＮ個（Ｎは自然数）のデータから１つのデータを検索する場合、古典コンピュータによる演算回数の平均がＮ／２回であるのに対し、グローバーのアルゴリズムによればＮ1/2回の演算で検索可能である。
【0004】
量子コンピュータに関する技術としては、例えば、量子計算において期待されるサイズおよび型の量子回路を最適化するための自動化技法が提案されている。また入力集合のベクトルに関してグローバー量子サーチアルゴリズムに従ってランダム干渉操作を実施するランダム干渉ゲートに関する技術も提案されている。さらに量子アルゴリズムを、原子イオンを用いた量子情報処理実験で実行可能な、最適化された物理レベルの回路にコンパイルする技術も提案されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特表２０２１－５０３１１６号公報
【文献】特表２００３－５２６８５５号公報
【非特許文献】
【0006】
【文献】Dmitri Maslov, ”Basic circuit compilation techniques for an ion-trap quantum Machine” New Journal of Physics, Volume 19, February 2017
【発明の概要】
【発明が解決しようとする課題】
【0007】
量子ビットは、例えば超電導やイオントラップ等を利用して実現される。また量子ビットへのゲート操作では、量子コンピュータは、例えば量子ビットにマイクロ波を照射する。このような量子ビットへのゲート操作に含まれるノイズによって、量子計算のエラーが発生することがある。
【0008】
１つの側面では、本件は、量子計算のエラーを低減させることを目的とする。
【課題を解決するための手段】
【0009】
１つの案では、以下の処理をコンピュータに実行させる量子回路設計プログラムが提供される。
コンピュータは、複数の要素を含む量子回路であって、量子コンピュータに含まれる複数の量子ビットそれぞれへの操作順序を量子回路内における複数の要素それぞれの配置によって示す第１量子回路から、複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１要素と、複数の第１量子ビットへの所定の操作を示す第２要素とを検出する。そしてコンピュータは、第１量子回路の第１要素を、複数の第１量子ビットに対応するイオン操作用の第１等価回路に変換し、第１等価回路の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に第２要素を変換した第２量子回路を生成する。
コンピュータは、複数の要素を含む量子回路であって、量子コンピュータに含まれる複数の量子ビットそれぞれへの操作順序を量子回路内における複数の要素それぞれの配置によって示す第１量子回路から、複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１要素と、複数の第１量子ビットへの所定の操作を示す第２要素とを検出する。そしてコンピュータは、第１量子回路の第１要素を、複数の第１量子ビットに対応するイオン操作用の第１等価回路に変換し、第１等価回路の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に第２要素を変換した第２量子回路を生成する。
【発明の効果】
【0010】
１態様によれば、量子計算のエラーを低減させることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【0011】
【図1】第１の実施の形態に係る量子回路設計方法の一例を示す図である。
【図2】第２の実施の形態のシステム構成の一例を示す図である。
【図3】制御コンピュータのハードウェアの一構成例を示す図である。
【図4】グローバーのアルゴリズムによる確率振幅の変化の一例を示す図である。
【図5】３量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。
【図6】超伝導型量子コンピュータ用のＣＣＺゲートの等価回路の一例を示す図である。
【図7】ＸＸゲートを用いたＣＸゲートの等価回路の一例を示す図である。
【図8】ＸＸゲートを用いたＣＣＺゲートの等価回路の第１の例を示す図である。
【図9】ＣＣＺゲートを同じ等価回路に置き換えた場合の量子計算結果とノイズとの関係の一例を示す図である。
【図10】制御コンピュータの機能例を示すブロック図である。
【図11】変換情報の一例を示す図である。
【図12】超伝導型量子コンピュータで量子計算を行う場合の変換後の量子回路の一例を示す図である。
【図13】ＸＸゲートを用いたＣＣＺゲートの等価回路の第２の例を示す図である。
【図14】イオントラップ型量子コンピュータで量子計算を行う場合の変換後の量子回路の一例を示す図である。
【図15】ＣＣＸゲートの変換処理の一例を示す図である。
【図16】ＣｎＮＯＴゲートの変換処理の一例を示す図である。
【図17】ＣｎＮＯＴゲートの等価回路の一例を示す図である。
【図18】量子回路変換処理の手順の一例を示すフローチャートである。
【図19】量子計算結果とノイズとの関係の一例を示す図（その１）である。
【図20】ＸＸゲートを用いたＣＣＺゲートの等価回路の第３の例を示す図である。
【図21】ＸＸゲートを用いたＣＣＺゲートの等価回路の第４の例を示す図である。
【図22】ＸＸゲートを用いたＣＣＺゲートの等価回路の第５の例を示す図である。
【図23】ＸＸゲートを用いたＣＣＺゲートの等価回路の第６の例を示す図である。
【図24】量子計算結果とノイズとの関係の一例を示す図（その２）である。
【図25】量子計算結果とノイズとの関係の一例を示す図（その３）である。
【図26】量子計算結果とノイズとの関係の一例を示す図（その４）である。
【図27】量子計算結果とノイズとの関係の一例を示す図（その５）である。
【図28】６量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。
【図29】Ｃ５ＮＯＴゲートの等価回路内のＣＣＸゲートの変換例を示す図である。
【図30】量子計算結果とノイズとの関係の一例を示す図（その６）である。
【図31】量子計算結果とノイズとの関係の一例を示す図（その７）である。
【発明を実施するための形態】
【0012】
以下、本実施の形態について図面を参照して説明する。なお各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。
〔第１の実施の形態〕
まず、第１の実施の形態について説明する。第１の実施の形態は、イオントラップ型量子コンピュータにおける量子計算のエラーを低減させることが可能な量子回路設計方法である。
〔第１の実施の形態〕
まず、第１の実施の形態について説明する。第１の実施の形態は、イオントラップ型量子コンピュータにおける量子計算のエラーを低減させることが可能な量子回路設計方法である。
【0013】
図１は、第１の実施の形態に係る量子回路設計方法の一例を示す図である。図１には、量子計算のエラーを低減させることが可能な量子回路設計方法を実施する量子回路設計装置１０が示されている。量子回路設計装置１０は、例えば量子回路設計プログラムを実行することにより、量子計算のエラーを低減させることが可能な量子回路設計方法を実施することができる。
【0014】
量子回路設計装置１０は、処理部１１を有する。処理部１１は、例えば量子回路設計装置１０が有するプロセッサ、または演算回路である。処理部１１は、第１量子回路１に含まれる要素を変換した第２量子回路を生成する。第１量子回路１は、複数の要素を含む量子回路であって、量子ビットｑ0，ｑ1，ｑ2それぞれへの操作順序を量子回路内における複数の要素それぞれの配置によって示す。例えば第１量子回路１は、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線を有する。第１量子回路１では、上から順に量子ビットｑ0に対応する線、量子ビットｑ1に対応する線、量子ビットｑ2に対応する線が配置される。第１量子回路１が有する各線上には、対応する量子ビットの量子状態に対する操作を示す要素が配置される。第１量子回路１では、先に行われる操作を示す要素ほど左に配置される。
【0015】
第１量子回路１に配置される要素としては、例えばＨゲート、Ｘゲート、ＣＣＺゲート、測定等がある。ここでＣＣＺゲートは、２つのコントロールビットと１つのターゲットビットとを設定して配置される。ＣＣＺゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＺゲートを作用させる（位相を反転させる）ことを示す。なおＣＣＺゲートは、３つの量子ビットから２つのコントロールビットと１つのターゲットビットとをいずれの組み合わせで設定した場合も等価である。
【0016】
処理部１１は、第１量子回路１に含まれる、量子ビットｑ0，ｑ1，ｑ2のうちの複数の第１量子ビットへの所定の操作を示す第１要素１ａと、所定の操作を示す第２要素１ｂとを検出する。ここで所定の操作は、３つの量子ビットｑ0，ｑ1，ｑ2のうちの２つのコントロールビットに応じて量子ビットｑ0，ｑ1，ｑ2のうちの１つのターゲットビットの位相を反転させる操作である。つまり、処理部１１は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートを２つ検出する。
【0017】
そして、処理部１１は、第１量子回路１において第１要素１ａを第１等価回路２に変換し、第１等価回路２の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路３に第２要素１ｂを変換した第２量子回路を生成する。第１等価回路２に含まれる量子ゲートは、２量子ビットゲート２ａ～２ｅまたは１量子ビットゲートである。同様に第２等価回路３に含まれる量子ゲートは、２量子ビットゲート３ａ～３ｅまたは１量子ビットゲートである。第１等価回路２と第２等価回路３とにおける各量子ゲートの操作対象の量子ビット数が２つ以下となっていることで、第１等価回路２と第２等価回路３それぞれに従った量子ビットの操作が可能となる。
【0018】
第１等価回路２は、イオントラップ型量子コンピュータにおける量子ビットに対応するイオン操作用の等価回路である。イオントラップ型量子コンピュータにおける量子ビットに対応するイオン操作にはＸＸゲートが用いられる。ＸＸゲートは、２つ量子ビットの状態をＸ軸周りに所定の角度だけ同時に回転させる操作を示すゲートである。
【0019】
例えば処理部１１は、第１量子回路１に含まれる量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートを、ＸＸゲート、Ｒxゲート、Ｒyゲート、Ｒzゲート、Ｔゲート、およびＴ†ゲートの組み合わせであり、そのＣＣＺゲートに等価な第１等価回路２に変換する。Ｒxゲートは、Ｘ軸周りに任意の角度だけ回転させる操作を示すゲートである。Ｒyゲートは、Ｙ軸周りに任意の角度だけ回転させる操作を示すゲートである。Ｒzゲートは、Ｚ軸周りに任意の角度だけ回転させる操作を示すゲートである。Ｔゲートは、Ｚ軸周りに４５度回転させる操作を示すゲートである。Ｔ†ゲートは、Ｔゲートの回転方向を反対方向にした回転操作を示すゲートである。
【0020】
また、処理部１１は、第１量子回路１に含まれ、第１等価回路２に変換したＣＣＺゲートと異なる、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートを、量子ビットｑ1に対応する線を軸として第１等価回路２の要素を対称移動させた配置の第２等価回路３に変換する。
【0021】
このように、処理部１１は、量子ビットｑ0，ｑ1，ｑ2それぞれへの操作順序を要素の配置によって示す第１量子回路１に含まれる、量子ビットｑ0，ｑ1，ｑ2のうちの複数の第１量子ビットへの所定の操作を示すゲート（第１要素１ａと第２要素１ｂ）を検出する。そして処理部１１は、第１量子回路１において第１要素１ａを第１等価回路２に変換し、第１等価回路２の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路３に第２要素１ｂを変換した第２量子回路を生成する。
【0022】
量子計算では、量子ビットへのゲート操作に含まれるノイズによって、各量子ビットにエラーが発生することがあるため、各量子ビットに対するゲート操作数に偏りがあると、ゲート操作数の多い量子ビットにエラーが発生しやすくなる。第２量子回路は、第２等価回路３が第１等価回路２の要素を複数の第１量子ビットの配置方向に対称移動させた配置をしているため、量子ビットごとのゲート操作数に偏りが少ない。そのため、イオントラップ型量子コンピュータが第２量子回路に従って量子ビットを操作することで、ノイズの影響を受ける量子ビットの偏りを低減することができる。よって量子回路設計装置１０は、量子計算のエラーを低減させることができる。
【0023】
また、所定の操作は、３つの第１量子ビットのうちの２つのコントロールビットに応じて第１量子ビットのうちの１つのターゲットビットの位相を反転させる操作である。この所定の操作は、例えばＣＣＺゲートである。これにより、量子回路設計装置１０は、ＣＣＺゲートを含む量子計算のエラーを低減させることができる。
【0024】
なお、処理部１１は、第１量子ビットのうちの２つのコントロールビットに応じて第１量子ビットのうちの１つのターゲットビットのビットを反転させる第３要素を、所定の操作を含む第３等価回路に変換してもよい。第３要素は、例えばＣＣＸゲートである。これにより、量子回路設計装置１０は、ＣＣＸゲートを含む量子計算のエラーを低減させることができる。
【0025】
また、処理部１１は、第１量子ビットを含む第２量子ビットのうちの３以上のコントロールビットに応じて第２量子ビットのうちの１つのターゲットビットのビットを反転させる第４要素を、第３要素を含む第４等価回路に変換してもよい。第４要素は、例えばＣｎＮＯＴゲートである。これにより、量子回路設計装置１０は、ＣｎＮＯＴゲートを含む量子計算のエラーを低減させることができる。
【0026】
〔第２の実施の形態〕
次に第２の実施の形態について説明する。第２の実施の形態は、量子回路に従ってイオントラップ型の量子コンピュータが量子計算をするシステムである。
次に第２の実施の形態について説明する。第２の実施の形態は、量子回路に従ってイオントラップ型の量子コンピュータが量子計算をするシステムである。
【0027】
図２は、第２の実施の形態のシステム構成の一例を示す図である。量子コンピュータ３００は、イオントラップ型の量子コンピュータである。イオントラップ型の量子コンピュータ３００は、ゲート方式の量子コンピュータの１つである。量子コンピュータ３００は、制御コンピュータ１００と量子ビット制御装置２００とを有する。制御コンピュータ１００には、ネットワーク２０を介して端末装置３１，３２，・・・が接続されている。端末装置３１，３２，・・・は、量子コンピュータ３００による量子計算を依頼するユーザが使用するコンピュータである。制御コンピュータ１００は、端末装置３１，３２，・・・から量子回路を受け付ける。量子回路は、ゲート等の要素の配置によって量子ビットへの操作の順序を示すものである。量子ビットは、「０」の状態と「１」の状態との重ね合わせの状態を表現することが可能なビットである。
【0028】
制御コンピュータ１００は、端末装置３１，３２，・・・から受け付けた量子回路に従って、量子ビット制御装置２００に量子ビットを制御するための指示をする。また、制御コンピュータ１００は、量子ビット制御装置２００から各量子ビットの測定結果を取得する。
【0029】
量子ビット制御装置２００は、複数の量子ビットと複数の量子ビットそれぞれを操作するための装置を有する。例えば量子ビット制御装置２００は、レーザ信号発生装置２１０と希釈冷却器２２０を有する。レーザ信号発生装置２１０は、制御コンピュータ１００からの指示に従って複数のレーザ光２２３を出力する。希釈冷却器２２０は、電磁場を用いた複数のイオン（荷電粒子）２２２を自由空間内に閉じ込めている。希釈冷却器２２０は、複数のイオン２２２を極低温に冷却した状態を保つ。複数のイオン２２２それぞれには、レーザ信号発生装置２１０から出力されたレーザ光２２３が照射される。複数のイオン２２２それぞれの状態は、希釈冷却器２２０内に設けられた光検出器２２１によって観測される。
【0030】
複数のイオン２２２それぞれが量子ビットに対応し、複数のイオン２２２それぞれの状態が対応する量子ビットの状態を表す。量子ビット制御装置２００は、複数の量子ビットそれぞれの状態を測定すると、測定結果を制御コンピュータ１００に送信する。
【0031】
図３は、制御コンピュータのハードウェアの一構成例を示す図である。制御コンピュータ１００は、ＣＰＵ（Central Processing Unit）１０１によって装置全体が制御されている。ＣＰＵ１０１は、プログラムの命令を実行するプロセッサである。なお、ＣＰＵ１０１は複数のプロセッサコアを含んでもよい。また、ＣＰＵ１０１は、複数のプロセッサであってもよく、ＭＰＵ（Micro Processing Unit）、またはＤＳＰ（Digital Signal Processor）等であってもよい。また、ＣＰＵ１０１がプログラムを実行することで実現する機能の少なくとも一部を、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）等の電子回路で実現してもよい。ＣＰＵ１０１には、バス１１０を介してＲＡＭ（Random Access Memory）１０２と複数の周辺機器が接続されている。
【0032】
ＲＡＭ１０２は、制御コンピュータ１００の主記憶装置である。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に利用する各種データが格納される。なお、制御コンピュータ１００は、ＲＡＭ以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0033】
バス１１０に接続されている周辺機器としては、ＨＤＤ（Hard Disk Drive）１０３、ＧＰＵ（Graphics Processing Unit）１０４、入力インタフェース１０５、光学ドライブ装置１０６、機器接続インタフェース１０７，１０８およびネットワークインタフェース１０９がある。
【0034】
ＨＤＤ１０３は、制御コンピュータ１００の補助記憶装置である。ＨＤＤ１０３は、内蔵した磁気ディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ＨＤＤ１０３には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、制御コンピュータ１００は、フラッシュメモリやＳＳＤ（Solid State Drive）等の他の種類の補助記憶装置を備えてもよく、複数の補助記憶装置を備えてもよい。
【0035】
ＧＰＵ１０４には、モニタ２１が接続されている。ＧＰＵ１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ２１の画面に表示させる。モニタ２１としては、有機ＥＬ（Electro Luminescence）を用いた表示装置や液晶表示装置等がある。
【0036】
入力インタフェース１０５には、キーボード２２とマウス２３とが接続されている。入力インタフェース１０５は、キーボード２２やマウス２３から送られてくる信号をＣＰＵ１０１に送信する。なお、マウス２３は、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等がある。
【0037】
光学ドライブ装置１０６は、レーザ光等を利用して、光ディスク２４に記録されたデータの読み取りを行う。光ディスク２４は、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク２４には、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ－ＲＡＭ、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ－Ｒ（Recordable）／ＲＷ（ReWritable）等がある。
【0038】
機器接続インタフェース１０７は、制御コンピュータ１００に周辺機器を接続するための通信インタフェースである。例えば機器接続インタフェース１０７には、メモリ装置２５やメモリリーダライタ２６を接続することができる。メモリ装置２５は、機器接続インタフェース１０７との通信機能を搭載した記録媒体である。メモリリーダライタ２６は、メモリカード２７へのデータの書き込み、またはメモリカード２７からのデータの読み出しを行う装置である。メモリカード２７は、カード型の記録媒体である。
【0039】
機器接続インタフェース１０８は、制御コンピュータ１００に量子ビット制御装置２００を接続するための通信インタフェースである。制御コンピュータ１００は、機器接続インタフェース１０８を介して、量子ビットを制御するための指示を量子ビット制御装置２００に送信する。
【0040】
ネットワークインタフェース１０９は、ネットワーク２０に接続されている。ネットワークインタフェース１０９は、ネットワーク２０を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【0041】
制御コンピュータ１００は、以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。なお、第１の実施の形態に示した量子回路設計装置１０も、図３に示した制御コンピュータ１００と同様のハードウェアにより実現することができる。また、ＣＰＵ１０１は、第１の実施の形態に示した処理部１１の一例である。
【0042】
制御コンピュータ１００は、例えばコンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第２の実施の形態の処理機能を実現する。制御コンピュータ１００に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、制御コンピュータ１００に実行させるプログラムをＨＤＤ１０３に格納しておくことができる。ＣＰＵ１０１は、ＨＤＤ１０３内のプログラムの少なくとも一部をＲＡＭ１０２にロードし、プログラムを実行する。また、制御コンピュータ１００に実行させるプログラムを、光ディスク２４、メモリ装置２５、メモリカード２７等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、ＣＰＵ１０１からの制御により、ＨＤＤ１０３にインストールされた後、実行可能となる。また、ＣＰＵ１０１が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
【0043】
第２の実施の形態では、量子コンピュータ３００が量子計算を実行する。量子コンピュータ３００が実行可能な量子アルゴリズムとして、例えばグローバーのアルゴリズムがある。
【0044】
図４は、グローバーのアルゴリズムによる確率振幅の変化の一例を示す図である。グローバーのアルゴリズムでは、以下のような確率振幅の反転増幅処理をＮ1/2回繰り返すことで、Ｎ個のデータから正解データの検索が可能である。
【0045】
グラフ４１は、基底状態ｘ1，ｘ2，ｘ3，ｘ4の重ね合わせ状態における、基底状態ｘ1～ｘ4それぞれの確率振幅を示す。なお基底状態ｘ1～ｘ4は、それぞれ検索対象のデータに対応する。グラフ４１では、基底状態ｘ1～ｘ4それぞれの確率振幅は、Ｎ-1/2である。
【0046】
グローバーのアルゴリズムの反転処理では、オラクルＵfが適用される。オラクルＵfは、以下の（１）式で示される。
【0047】
【数1】
【0048】
グラフ４２は、グラフ４１で示される基底状態ｘ1～ｘ4の重ね合わせ状態に対してオラクルＵfが適用された場合の基底状態ｘ1～ｘ4それぞれの確率振幅を示す。なお正解データに対応する基底状態は、基底状態ｘ3であるものとする。グラフ４２では、基底状態ｘ1～ｘ4のうちの基底状態ｘ3のみ、グラフ４１に対して確率振幅の符号が反転している。
【0049】
グローバーのアルゴリズムの増幅処理では、以下の（２）式で示される－Ｗが適用される。
【0050】
【数2】
【0051】
次に上記のようなグローバーのアルゴリズムを３量子ビットで実行する具体例を説明する。３量子ビットで示される状態の重ね合わせの状態｜ψ＞は、以下の式（３）で示される。
【0052】
【数3】
【0053】
【数4】
【0054】
【数5】
【0055】
【数6】
【0056】
【数7】
【0057】
次に、グローバーのアルゴリズムを量子コンピュータ３００に実行させるための量子回路について説明する。
図５は、３量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路５０は、繰り返し回数１回のグローバーのアルゴリズムを３量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2それぞれに対する操作の順序を示す。量子回路５０は、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線を有する。量子回路５０では、上から順に量子ビットｑ0に対応する線、量子ビットｑ1に対応する線、量子ビットｑ2に対応する線が配置される。量子回路５０では、先に行われる操作を示す要素ほど左に配置される。
図５は、３量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路５０は、繰り返し回数１回のグローバーのアルゴリズムを３量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2それぞれに対する操作の順序を示す。量子回路５０は、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線を有する。量子回路５０では、上から順に量子ビットｑ0に対応する線、量子ビットｑ1に対応する線、量子ビットｑ2に対応する線が配置される。量子回路５０では、先に行われる操作を示す要素ほど左に配置される。
【0058】
量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＨと記載されたブロックは、Ｈゲート（アダマールゲート）を示す。Ｈゲートは、重ね合わせの状態を作る操作を示す。また、量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＸと記載されたブロックは、Ｘゲートを示す。Ｘゲートは、配置された線に対応する量子ビットのビットを反転させる操作を示す。
【0059】
また、量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＺと記載されたブロックと、Ｚと記載されたブロックと線で結ばれ、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された２つの点とは、ＣＣＺゲートを示す。なお、Ｚと記載されたブロックは、ＣＣＺゲートのターゲットビットとなる量子ビットに対応する線上に配置され、２つの点は、ＣＣＺゲートの２つのコントロールビットとなる量子ビットそれぞれに対応する線上に配置される。ＣＣＺゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＺゲートを作用させる（位相を反転させる）ことを示す。
【0060】
なおＣＣＺゲートは、３つの量子ビットから２つのコントロールビットと１つのターゲットビットとをいずれの組み合わせで設定した場合も等価である。つまり量子ビットｑ1，ｑ2をコントロールビットとし、量子ビットｑ0をターゲットビットとするＣＣＺゲートは、量子ビットｑ0，ｑ2をコントロールビットとし、量子ビットｑ1をターゲットビットとするＣＣＺゲートに置き換えられてもよい。また量子ビットｑ1，ｑ2をコントロールビットとし、量子ビットｑ0をターゲットビットとするＣＣＺゲートは、量子ビットｑ0，ｑ1をコントロールビットとし、量子ビットｑ2をターゲットビットとするＣＣＺゲートに置き換えられてもよい。以下では、量子ビットｑ0，ｑ1，ｑ2から２つのコントロールビットと１つのターゲットビットとが設定されたＣＣＺゲートを、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートということがある。
【0061】
量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された、半円の弧と直線とを組み合わせた図形が記載されたブロックは、測定を示す。測定によって量子ビットｑ0，ｑ1，ｑ2は、それぞれ「０」または「１」の状態に確定する。
【0062】
量子回路５０の左端には、量子ビットｑ0，ｑ1，ｑ2それぞれに対するＨゲートが配置されている。量子回路５０で示される最初の操作として量子ビットｑ0，ｑ1，ｑ2それぞれにＨゲートが作用されることで、量子ビットｑ0，ｑ1，ｑ2は、式（３）で示される重ね合わせ状態となる（初期化される）。また、量子回路５０では、初期化を示すＨゲートの右側に、オラクルを適用する処理を示すＸゲートとＣＣＺゲートとの組み合わせが配置される。また、量子回路５０では、オラクルを示すゲートの組み合わせの右側に、増幅処理を示すＨゲートと、Ｘゲートと、ＣＣＺゲートとの組み合わせが配置される。また、量子回路５０では、増幅処理を示すゲートの組み合わせの右側に、量子ビットｑ0，ｑ1，ｑ2それぞれに対する観測が配置される。量子回路５０に示される観測によって、グローバーのアルゴリズムの反転増幅処理を１回行った場合の結果が出力される。
【0063】
なお、量子コンピュータ３００は、２つ以下の量子ビットに対するゲート操作をする装置を有し、３つ以上の量子ビットに対するゲート操作が可能な装置を有しないことがある。そこでＣＣＺゲートのような３つの量子ビットに対するゲートは、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた等価回路に変換される。
【0064】
図６は、超伝導型量子コンピュータ用のＣＣＺゲートの等価回路の一例を示す図である。等価回路５１は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価で、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた量子回路である。等価回路５１の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＴと記載されたブロックは、Ｔゲートを示す。Ｔゲートは、位相を所定値だけ回転させる操作を示す。また、等価回路５１の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＴ†と記載されたブロックは、Ｔ†ゲートを示す。Ｔ†ゲートは、位相をＴゲートと反対方向に所定値だけ回転させる操作を示す。
【0065】
また、等価回路５１の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された円と＋とを組み合わせた記号と、当該記号と線で結ばれ、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された点とは、ＣＮＯＴゲートを示す。なお、円と＋とを組み合わせた記号は、ＣＮＯＴゲートのターゲットビットとなる量子ビットに対応する線上に配置され、点は、ＣＮＯＴゲートのコントロールビットとなる量子ビットに対応する線上に配置される。ＣＮＯＴゲートは、コントロールビットが「１」である場合に、ターゲットビットのビットを反転させることを示す。
【0066】
このように、ＣＣＺゲートは、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた等価回路５１に変換可能である。ただし、図６に示した等価回路５１は、超伝導型量子コンピュータ用である。イオントラップ型量子コンピュータの場合、２量子ビットはＸＸゲートを用いた等価回路に置き換えられる。ＸＸゲートは、２量子ビットを同時に、Ｘ軸を中心に所定の角度だけ回転させるゲートである。ＸＸゲートは、イジングゲートと呼ばれるゲートの１つである。
【0067】
図７は、ＸＸゲートを用いたＣＸゲートの等価回路の一例を示す図である。ＣＸゲートは以下の式（８）で表される。
【0068】
【数8】
【0069】
【数9】
【0070】
等価回路６０において２つの量子ビットに跨がっているブロックがＸＸゲートである。ＸＸゲートにおいて「０」と記載された方がＣＸゲートにおけるコントロールビットに対応し、「１」と記載された方がＣＸゲートにおけるターゲットビットに対応する。ＸＸゲートを示すブロック内に記載されている角度が、操作対象の２つの量子ビットの回転角度である。ＣＸゲートの等価回路６０の場合、ＸＸゲートによる回転角度はπ／２である。回転角度を２で除算した値が、ＸＸゲートの式（９）におけるχの値となる。
【0071】
このようなＸＸゲートを用いることで、ＣＣＺゲートについてもイオントラップ型量子コンピュータに適用可能な等価回路を生成することができる。
図８は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第１の例を示す図である。ＣＣＺゲートの等価回路６１は、２量子ビットへのπ／２の回転操作を示すＸＸゲート、ブロッホ球の各軸周りの±π／２の回転操作を示すゲート（Ｒx，Ｒy，Ｒz）、Ｔゲート、Ｔ†ゲートを組み合わせて作成されている。なお、ＣＣＺゲートのＸＸゲートを用いた等価回路は、図８に示す等価回路６１以外にも複数存在する。ここでＣＣＺゲートのＸＸゲートを用いた複数の等価回路のうちの等価回路６１の識別番号を「＃０」とする。
図８は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第１の例を示す図である。ＣＣＺゲートの等価回路６１は、２量子ビットへのπ／２の回転操作を示すＸＸゲート、ブロッホ球の各軸周りの±π／２の回転操作を示すゲート（Ｒx，Ｒy，Ｒz）、Ｔゲート、Ｔ†ゲートを組み合わせて作成されている。なお、ＣＣＺゲートのＸＸゲートを用いた等価回路は、図８に示す等価回路６１以外にも複数存在する。ここでＣＣＺゲートのＸＸゲートを用いた複数の等価回路のうちの等価回路６１の識別番号を「＃０」とする。
【0072】
イオントラップ型である量子コンピュータ３００が量子回路５０で示される処理を実行する場合、制御コンピュータ１００は、量子回路５０に含まれる２つのＣＣＺゲートそれぞれを等価回路６１に変換した量子回路を生成することが考えられる。そして制御コンピュータ１００は、生成した量子回路に従って、量子ビット制御装置２００に量子ビットを制御するための指示をすることが考えられる。
【0073】
ここで量子コンピュータ３００による量子計算では、ゲート操作に含まれるノイズによって、各量子ビットにエラーが発生することがある。量子ビットのエラーには、外部環境との干渉によるエラー（Stochastic Pauli、Depolarization、Amplitude Damping、Phase Damping）と内部のみで発生するエラー（コヒーレントエラー）とがある。コヒーレントエラーは、量子ゲートの実装不備によるエラーで、完全に除去することは難しい。コヒーレントエラーでは１キュービットエラーと２キュービットエラーがある。実際のデバイスでは２キュービットのエラーの方が、１キュービットエラーよりも発生確率が１０程度大きい。そのため、２キュービットエラーの方が全体のエラーに対する影響が１キュービットエラーより大きい。
【0074】
よって量子回路５０に含まれる２つのＣＣＺゲートを等価回路６１に変換した場合、等価回路６１においてゲート操作数が多い量子ビットにエラーが発生しやすくなる。例えば図８に示した等価回路６１であれば、量子ビットｑ0は操作の回数が他の量子ビットよりも多く、量子ビットｑ0はエラーが発生しやすい。すると図５に示した量子回路５０をイオントラップ型である量子コンピュータ３００で計算する場合において、２つのＣＣＺゲートを共に等価回路６１で実現すると、量子ビットごとのエラーの発生確率に偏りが生じる。量子ビットごとのエラーの発生確率の偏りは、グローバーのアルゴリズムの計算において正しい計算結果が得られる確率に影響を及ぼす。
【0075】
図９は、ＣＣＺゲートを同じ等価回路に置き換えた場合の量子計算結果とノイズとの関係の一例を示す図である。グラフ８１は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路６１に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８１の縦軸は、正解データに対応する状態が出力される確率を示す。グラフ８１の横軸は、ゲート操作に含まれるノイズ量を示す。なおｓｑｒｔ（ε）は、ゲート操作に含まれるノイズ量の指標である。グラフ８１の各線は、正解データに対応する状態が「０００」～「１１１」それぞれの場合のシミュレーション結果を示す。
【0076】
グラフ８１の各線は、いずれもノイズなしの場合の確率は「０．７８１」である。各線は、ノイズが増えるに従って、ノイズなしの場合の確率は「０．７８１」との差が大きくなる。ノイズなしの場合の確率との差がどの程度になるのかは、オラクルにより依存性がある。すなわち、どの状態が検索されるかによりノイズがある場合の確率が変化する。そして、どの状態を検索する場合でも、概ねコヒーレントノイズが大きくなるほど出力される確率のノイズなしの場合との差が広がる。出力される確率のノイズなしの場合との差が大きい程、ノイズの影響が大きいこととなる。
【0077】
そこで第２の実施の形態では、制御コンピュータ１００は、量子回路にＣＣＺゲートが複数含まれる場合、一部のＣＣＺゲートを等価回路６１に変換し、残りのＣＣＺゲートを等価回路６１の各要素を上下に対称移動させた配置の等価回路に変換する。
【0078】
次に、制御コンピュータ１００の機能について詳細に説明する。
図１０は、制御コンピュータの機能例を示すブロック図である。制御コンピュータ１００は、記憶部１２０、量子計算制御部１３０、ゲート検出部１４０およびゲート変換部１５０を有する。記憶部１２０は、変換情報１２１を記憶する。変換情報１２１には、変換するゲートと等価回路とが対応付けて登録されている。
図１０は、制御コンピュータの機能例を示すブロック図である。制御コンピュータ１００は、記憶部１２０、量子計算制御部１３０、ゲート検出部１４０およびゲート変換部１５０を有する。記憶部１２０は、変換情報１２１を記憶する。変換情報１２１には、変換するゲートと等価回路とが対応付けて登録されている。
【0079】
量子計算制御部１３０は、量子計算を制御する。まず、量子計算制御部１３０は、量子回路を取得する。例えば量子計算制御部１３０は、端末装置３１，３２，・・・から、量子コンピュータ３００による量子計算の依頼と量子回路とを受け付ける。そして量子計算制御部１３０は、ゲート変換部１５０によって変換された量子回路に従って量子ビット制御装置２００を制御する。
【0080】
ゲート検出部１４０は、量子計算制御部１３０が取得した量子回路からＣＣＺゲートを検出する。またゲート検出部１４０は、量子回路からＣＣＺゲートが検出された場合、検出されたＣＣＺゲートと同じ量子ビットの組み合わせに対するＣＣＺゲートを検出する。
【0081】
ゲート変換部１５０は、量子回路に含まれる３つ以上の量子ビットに対するゲートを、１ビットゲートまたは２ビットゲートを組み合わせた等価回路に変換する。例えばゲート変換部１５０は、軸周りの回転操作を示す１ビットゲートとＸＸゲートとを組み合わせた等価回路に変換する。例えばゲート変換部１５０は、ゲート検出部１４０が検出したＣＣＺゲートを等価回路６１に変換する。またゲート変換部１５０は、等価回路に変換したＣＣＺゲートと同じ量子ビットの組み合わせに対するＣＣＺゲートを、変換した等価回路の要素を対称に移動させた等価回路に変換する。例えばゲート変換部１５０は、ＣＣＺゲートを等価回路６１の各要素を上下に対称移動させた配置の等価回路に変換する。
【0082】
なお、図１０に示した各要素間を接続する線は通信経路の一部を示すものであり、図示した通信経路以外の通信経路も設定可能である。また、図１０に示した各要素の機能は、例えば、その要素に対応するプログラムモジュールをコンピュータに実行させることで実現することができる。
【0083】
次に、記憶部１２０に格納される変換情報１２１について詳細に説明する。
図１１は、変換情報の一例を示す図である。変換情報１２１には、検出ゲートおよび等価回路の欄が設けられている。検出ゲートの欄には、検出対象のゲートが設定されている。等価回路の欄には、検出対象のゲートの等価回路が設定されている。例えば変換情報１２１には、ＣＣＺゲートと等価回路６１および等価回路６１の各要素を上下に対称移動させた配置の等価回路とが対応付けて登録されている。
図１１は、変換情報の一例を示す図である。変換情報１２１には、検出ゲートおよび等価回路の欄が設けられている。検出ゲートの欄には、検出対象のゲートが設定されている。等価回路の欄には、検出対象のゲートの等価回路が設定されている。例えば変換情報１２１には、ＣＣＺゲートと等価回路６１および等価回路６１の各要素を上下に対称移動させた配置の等価回路とが対応付けて登録されている。
【0084】
ゲート変換部１５０は、変換情報１２１に基づいて、３量子ビット以上のゲート操作に対応する等価回路を決定することができる。
図１２は、超伝導型量子コンピュータで量子計算を行う場合の変換後の量子回路の一例を示す図である。ゲート変換部１５０は、量子回路変換処理によって量子回路５０を量子回路５０ａに変換する。量子回路５０ａは、量子回路５０に含まれる２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換したものである。等価回路５２は、等価回路５１の各要素を上下に対称移動させた配置の等価回路である。等価回路５２では、等価回路５１の各要素の配置が量子ビットｑ1に対応する線を軸として反転している。
図１２は、超伝導型量子コンピュータで量子計算を行う場合の変換後の量子回路の一例を示す図である。ゲート変換部１５０は、量子回路変換処理によって量子回路５０を量子回路５０ａに変換する。量子回路５０ａは、量子回路５０に含まれる２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換したものである。等価回路５２は、等価回路５１の各要素を上下に対称移動させた配置の等価回路である。等価回路５２では、等価回路５１の各要素の配置が量子ビットｑ1に対応する線を軸として反転している。
【0085】
図１２の例と同様に、イオントラップ型の量子コンピュータ用の等価回路を生成する場合においても、複数のＣＣＺゲートを異なる等価回路に変換することができる。
図１３は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第２の例を示す図である。等価回路６６は、図８に示した「＃０」の等価回路６１における各要素の配置を、量子ビットｑ1に対応する線を軸として対称移動させた構成となっている。この等価回路６６も、等価回路６１と同様にＣＣＺゲートと等価である。この等価回路の識別番号を「＃５」とする（識別番号「＃１～＃４」の等価回路については後述する）。
図１３は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第２の例を示す図である。等価回路６６は、図８に示した「＃０」の等価回路６１における各要素の配置を、量子ビットｑ1に対応する線を軸として対称移動させた構成となっている。この等価回路６６も、等価回路６１と同様にＣＣＺゲートと等価である。この等価回路の識別番号を「＃５」とする（識別番号「＃１～＃４」の等価回路については後述する）。
【0086】
図１４は、イオントラップ型量子コンピュータで量子計算を行う場合の変換後の量子回路の一例を示す図である。ゲート変換部１５０は、イオントラップ型の量子コンピュータで量子回路５０の量子計算を行う場合、例えば量子回路５０を量子回路５０ｂに変換する。量子回路５０ｂは、量子回路５０に含まれる２つのＣＣＺゲートの一方を等価回路６１（図８参照）に変換し、他方を等価回路６６（図１３参照）に変換したものである。
【0087】
量子計算制御部１３０は、量子回路５０を取得すると、ゲート変換部１５０によって変換された量子回路５０ｂに従って量子ビット制御装置２００を制御する。量子ビット制御装置２００は、量子回路５０ｂに示される順序で各量子ビットに対するゲート操作をする。これにより、量子回路５０に含まれる２つのＣＣＺゲートを等価回路６１に変換した場合よりも特定の量子ビットへのゲート操作の偏りが抑制される。
【0088】
次にゲート変換部１５０によるＣＣＸゲートの変換処理について説明する。なおＣＣＸゲートは、Ｔｏｆｆｏｌｉゲートとも呼ばれる。
図１５は、ＣＣＸゲートの変換処理の一例を示す図である。ＣＣＸゲート７０は、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＸゲートを作用させる（ビットを反転させる）ことを示す。量子回路において、ＣＣＸゲート７０のターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、２つのコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ＣＣＸゲート７０は、量子回路に含まれるＣＣＸゲートを、ＨゲートとＣＣＺゲートとを組み合わせた等価回路７１に変換することができる。
図１５は、ＣＣＸゲートの変換処理の一例を示す図である。ＣＣＸゲート７０は、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＸゲートを作用させる（ビットを反転させる）ことを示す。量子回路において、ＣＣＸゲート７０のターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、２つのコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ＣＣＸゲート７０は、量子回路に含まれるＣＣＸゲートを、ＨゲートとＣＣＺゲートとを組み合わせた等価回路７１に変換することができる。
【0089】
等価回路７１は、量子ビットｑ0に対するＨゲートと、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートと、量子ビットｑ0に対するＨゲートとが並べて配置されたものである。ゲート変換部１５０は、等価回路７１に含まれるＣＣＺゲートを例えば等価回路６１に変換することで、ＣＣＸゲート７０と等価なイオントラップ型量子コンピュータ用の等価回路に変換できる。
【0090】
このように、ゲート変換部１５０は、量子回路に含まれるＣＣＸゲートを、ＣＣＺゲートを含む等価回路に変換できる。そして、ゲート変換部１５０は、ＣＣＺゲートを等価回路に変換することで、ＣＣＸゲートを含む量子回路において、特定の量子ビットにゲート操作が偏ることを抑制できる。そして、ＣＣＸゲート７０の等価回路７１を用いれば、４ビット以上の多数ビットの操作においても、量子ビット間の操作回数の偏りを抑制することが可能である。
【0091】
次にゲート変換部１５０によるＣｎＮＯＴゲートの変換処理について説明する。
図１６は、ＣｎＮＯＴゲートの変換処理の一例を示す図である。ＣｎＮＯＴゲートは、ｎ個（ｎは１以上の整数）のコントロールビットがすべて「１」である場合に、１つのターゲットビットのビットを反転させることを示す。量子回路において、ＣｎＮＯＴゲートのターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、ｎ個のコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートを、ＣＣＸゲートとＣＮＯＴゲートとを組み合わせた等価回路に変換する。
図１６は、ＣｎＮＯＴゲートの変換処理の一例を示す図である。ＣｎＮＯＴゲートは、ｎ個（ｎは１以上の整数）のコントロールビットがすべて「１」である場合に、１つのターゲットビットのビットを反転させることを示す。量子回路において、ＣｎＮＯＴゲートのターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、ｎ個のコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートを、ＣＣＸゲートとＣＮＯＴゲートとを組み合わせた等価回路に変換する。
【0092】
図１６に示す等価回路７３は、量子ビットｑ0，ｑ1，ｑ2，ｑ3，ｑ4をコントロールビットとし、量子ビットｑ5をターゲットビットとするＣ５ＮＯＴゲート７２に等価な量子回路である。等価回路７３は、量子ビットｑ0～ｑ4，ａ0，ａ1，ａ2，ａ3のいずれか２つをコントロールビットとし、量子ビットｑ0～ｑ4，ａ0～ａ3のいずれか１つをターゲットビットとするＣＣＸゲートを含む。なお量子ビットａ0～ａ3は、アンシラビットである。ＣｎＮＯＴゲートの変換ではｎ－１個のアンシラビットが使用される。
【0093】
等価回路７３は、量子ビットｑ0，ｑ1をコントロールビットとし、量子ビットａ0をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７３は、量子ビットｑ2，ａ0をコントロールビットとし、量子ビットａ1をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７３は、量子ビットｑ3，ａ1をコントロールビットとし、量子ビットａ2をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７３は、量子ビットｑ4，ａ2をコントロールビットとし、量子ビットａ3をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７３は、量子ビットａ3をコントロールビットとし、量子ビットｑ5をターゲットビットとするＣＮＯＴゲートを１つ含む。
【0094】
ゲート変換部１５０は、等価回路７３に含まれるＣＣＸゲートを、ＣＣＺゲートとＨゲートとを組み合わせた等価回路に変換できる（図１５参照）。従って、ＣｎＮＯＴゲートは、１量子ビットゲートと２量子ビットゲートとを組み合わせて等価回路に変換可能である。
【0095】
図１７は、ＣｎＮＯＴゲートの等価回路の一例を示す図である。等価回路７４は、等価回路７３に含まれるＣＣＸゲートを、ＣＣＺゲートとＨゲートとを組み合わせた等価回路に変換したものである。つまり、等価回路７４は、同じ量子ビットの組み合わせに対するＣＣＺゲートを２つずつ含む。例えば、等価回路７４は、量子ビットｑ0，ｑ1，ａ0に対するＣＣＺゲートを２つ含む。
【0096】
ゲート変換部１５０は、等価回路７４に含まれる同じ量子ビットの組み合わせに対する２つのＣＣＺゲートの一方を等価回路６１に変換し、他方を等価回路６１の各要素を上下に対称移動させた配置の等価回路６６に変換する。これにより、ゲート変換部１５０は、ＣｎＮＯＴゲートを含む量子回路において、特定の量子ビットにゲート操作が偏ることを抑制できる。
【0097】
【0098】
［ステップＳ１０１］量子計算制御部１３０は、量子回路を取得する。例えば量子計算制御部１３０は、端末装置３１，３２，・・・から、量子コンピュータ３００による量子計算の依頼と量子回路とを受け付ける。
【0099】
［ステップＳ１０２］ゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換する。例えばゲート変換部１５０は、ステップＳ１０１で取得された量子回路に含まれるＣｎＮＯＴゲートを検出する。ゲート変換部１５０は、検出されたＣｎＮＯＴゲートのコントロールビットおよびｎ－１個のアンシラビットのうちの２つをコントロールビットとし、１つをターゲットビットとする複数のＣＣＸゲートと、ＣＮＯＴゲートとを組み合わせた等価回路を生成する。そしてゲート変換部１５０は、検出されたＣｎＮＯＴゲートを生成した等価回路に変換する。
【0100】
［ステップＳ１０３］ゲート変換部１５０は、量子回路に含まれるＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換する。例えばゲート変換部１５０は、ステップＳ１０２で変換された量子回路に含まれるＣＣＸゲートを検出する。ゲート変換部１５０は、検出されたＣＣＸゲートのターゲットビットに対するＨゲートと、コントロールビットおよびターゲットビットに対するＣＣＺゲートと、ターゲットビットに対するＨゲートとを並べて配置した等価回路を生成する。そしてゲート変換部１５０は、検出されたＣＣＸゲートを生成した等価回路に変換する。
【0101】
［ステップＳ１０４］ゲート検出部１４０は、量子回路からＣＣＺゲートを１つ検出する。
［ステップＳ１０５］ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたか否かを判定する。ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたと判定した場合、処理をステップＳ１０６に進める。また、ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されなかったと判定した場合、処理をステップＳ１１０に進める。
［ステップＳ１０５］ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたか否かを判定する。ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたと判定した場合、処理をステップＳ１０６に進める。また、ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されなかったと判定した場合、処理をステップＳ１１０に進める。
【0102】
［ステップＳ１０６］ゲート変換部１５０は、ステップＳ１０４で検出されたＣＣＺゲートを１つまたは２つの量子ビットへの操作の組み合わせである等価回路に変換する。例えばゲート変換部１５０は、ステップＳ１０４で検出されたＣＣＺゲートを変換情報１２１に登録された等価回路６１に変換する。
【0103】
［ステップＳ１０７］ゲート検出部１４０は、量子回路から、ステップＳ１０４で検出されたＣＣＺゲートと同じ量子ビットの組み合わせに対するＣＣＺゲートを１つ検出する。
【0104】
［ステップＳ１０８］ゲート検出部１４０は、ステップＳ１０７で量子回路からＣＣＺゲートが検出されたか否かを判定する。ゲート検出部１４０は、ステップＳ１０７で量子回路からＣＣＺゲートが検出されたと判定した場合、処理をステップＳ１０９に進める。また、ゲート検出部１４０は、ステップＳ１０７で量子回路からＣＣＺゲートが検出されなかったと判定した場合、処理をステップＳ１０４に進める。
【0105】
［ステップＳ１０９］ゲート変換部１５０は、ステップＳ１０７で検出されたＣＣＺゲートを、ステップＳ１０６で変換した等価回路の要素を対称に移動させた等価回路に変換する。例えばゲート変換部１５０は、ステップＳ１０７で検出されたＣＣＺゲートを、変換情報１２１に登録された等価回路６１の各要素を上下に対称移動させた配置の等価回路６６に変換する。そして処理がステップＳ１０４に進む。
【0106】
［ステップＳ１１０］量子計算制御部１３０は、変換後の量子回路に従って量子ビット制御装置２００を制御する。
このようにゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路に変換し、他方を等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。これにより、ゲート変換部１５０は、特定の量子ビットにゲート操作が偏ることを抑制できる。
このようにゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路に変換し、他方を等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。これにより、ゲート変換部１５０は、特定の量子ビットにゲート操作が偏ることを抑制できる。
【0107】
なおゲート変換部１５０は、ＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換し、ＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換してから、ＣＣＺゲートの変換をする。これにより、ゲート変換部１５０は、量子回路にＣＣＸゲートやＣｎＮＯＴゲートが含まれる場合でも特定の量子ビットにゲート操作が偏ることを抑制できる。
【0108】
次にゲート操作に含まれるノイズの量子計算への影響について説明する。
図１９は、量子計算結果とノイズとの関係の一例を示す図（その１）である。グラフ８１は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路６１に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８１の縦軸は、正解データに対応する状態の出力確率を示す。グラフ８１の横軸は、ゲート操作に含まれるノイズ量を示す。なおｓｑｒｔ（ε）は、ゲート操作に含まれるノイズ量の指標である。グラフ８１の各線は、正解データに対応する状態が「０００」～「１１１」それぞれの場合のシミュレーション結果を示す。
図１９は、量子計算結果とノイズとの関係の一例を示す図（その１）である。グラフ８１は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路６１に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８１の縦軸は、正解データに対応する状態の出力確率を示す。グラフ８１の横軸は、ゲート操作に含まれるノイズ量を示す。なおｓｑｒｔ（ε）は、ゲート操作に含まれるノイズ量の指標である。グラフ８１の各線は、正解データに対応する状態が「０００」～「１１１」それぞれの場合のシミュレーション結果を示す。
【0109】
グラフ８２は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートの一方を等価回路６１に変換し、他方を等価回路６６に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８２の縦軸、横軸、各線の意味は、グラフ８１と同様である。
【0110】
グラフ８１，８２は、ゲート操作のノイズがないと、正解データに対応する状態の出力確率が式（７）に示した理論値０．７８１となることを示す。また、グラフ８１，８２は、ゲート操作のノイズ量が増加すると、正解データに対応する状態の出力確率が減少することを示す。ここでグラフ８２は、ノイズ量の増加に対する出力確率の理論値０．７８１との差がグラフ８１に対して小さい。つまり、グラフ８１，８２は、２つのＣＣＺゲートの一方を等価回路６１に変換し、他方を等価回路６６に変換した量子回路で量子計算をすると、２つのＣＣＺゲートを等価回路６１に変換した量子回路で量子計算をするよりもノイズの影響を低減できることを示す。
【0111】
このように、ゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路６１に変換し、他方を等価回路６６に変換することで、ゲート操作に含まれるノイズの影響が特定の量子ビットに偏ることで発生するエラーを低減できる。よってゲート変換部１５０は、量子計算のエラーを低減させることができる。
【0112】
なお、ＣＣＺゲートは、上記の例で示した等価回路６１，６６以外の等価回路にも変換できる。ゲート変換部１５０は、ＣＣＺゲートを等価回路６１，６６以外の等価回路に変換してもよい。
【0113】
図２０は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第３の例を示す図である。図２０に示す等価回路６２では、等価回路６１の量子ビットｑ0に対応する線に配置されている各要素が、量子ビットｑ0に対応する線に配置されている。また、等価回路６２では、等価回路６１の量子ビットｑ1に対応する線に配置されている各要素が、量子ビットｑ2に対応する線に配置されている。また、等価回路６２では、等価回路６１の量子ビットｑ2に対応する線に配置されている各要素が、量子ビットｑ1に対応する線に配置されている。この等価回路６２の識別番号を「＃１」とする。
【0114】
図２１は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第４の例を示す図である。図２１に示す等価回路６３では、等価回路６１の量子ビットｑ0に対応する線に配置されている各要素が、量子ビットｑ1に対応する線に配置されている。また、等価回路６３では、等価回路６１の量子ビットｑ1に対応する線に配置されている各要素が、量子ビットｑ0に対応する線に配置されている。また、等価回路６３では、等価回路６１の量子ビットｑ2に対応する線に配置されている各要素が、量子ビットｑ2に対応する線に配置されている。この等価回路６３の識別番号を「＃２」とする。
【0115】
図２２は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第５の例を示す図である。図２２に示す等価回路６４は、図２１に示した「＃２」の等価回路６３における各要素の配置を、量子ビットｑ1に対応する線を軸として対称移動させた構成となっている。この等価回路６４の識別番号を「＃３」とする。
【0116】
図２３は、ＸＸゲートを用いたＣＣＺゲートの等価回路の第６の例を示す図である。図２３に示す等価回路６５は、図２０に示した「＃１」の等価回路６２における各要素の配置を、量子ビットｑ1に対応する線を軸として対称移動させた構成となっている。この等価回路６５の識別番号を「＃４」とする。
【0117】
ＣＣＺゲートの６個の等価回路６１～６６のうち、一方が他方の要素の配置を対称移動させた構成となっている等価回路の組を生成すると、３つの組が生成できる。すなわち「＃０」の等価回路６１と「＃５」の等価回路６６との組、「＃１」の等価回路６２と「＃４」の等価回路６５との組、および「＃２」の等価回路６３と「＃４」の等価回路６５との組が生成できる。ゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートが２つある場合、１つのＣＣＺゲートを、いずれかの組を構成する一方の等価回路に変換し、もう１つのＣＣＺゲートを、その組を構成する他方の等価回路に変換してもよい。
【0118】
図２４は、量子計算結果とノイズとの関係の一例を示す図（その２）である。グラフ８３は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路６２に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。また、グラフ８４は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートの一方を等価回路６２に変換し、他方を等価回路６５に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８３，８４の縦軸、横軸、各線の意味は、グラフ８１と同様である。なおグラフ８４では、正解が「１１１」の場合の結果を示す線と正解が「１０１」の場合の結果を示す線はほぼ重なっている。
【0119】
グラフ８４は、ノイズ量の増加に対する出力確率のノイズがない場合との差がグラフ８３に対して小さい。よって、グラフ８３，８４は、２つのＣＣＺゲートの一方を等価回路６２に変換し、他方を等価回路６５に変換した量子回路で量子計算をすると、２つのＣＣＺゲートを等価回路６２に変換した量子回路で量子計算をするよりもノイズの影響を低減できることを示す。
【0120】
図２５は、量子計算結果とノイズとの関係の一例を示す図（その３）である。グラフ８５は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路６３に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。また、グラフ８６は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートの一方を等価回路６３に変換し、他方を等価回路６４に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８５，８６の縦軸、横軸、各線の意味は、グラフ８１と同様である。なおグラフ８６では、正解が「１１１」の場合の結果を示す線と正解が「１１０」の場合の結果を示す線とはほぼ重なっている。
【0121】
グラフ８６は、ノイズ量の増加に対する出力確率のノイズがない場合との差がグラフ８５に対して小さい。よって、グラフ８５，８６は、２つのＣＣＺゲートの一方を等価回路６３に変換し、他方を等価回路６４に変換した量子回路で量子計算をすると、２つのＣＣＺゲートを等価回路６３に変換した量子回路で量子計算をするよりもノイズの影響を低減できることを示す。
【0122】
図２６は、量子計算結果とノイズとの関係の一例を示す図（その４）である。グラフ８７は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを１種類の等価回路に変換した場合と２種類の等価回路に変換した場合との違いを比較するものである。グラフ８７の縦軸は、正解データに対応する状態が出力される確率の平均（平均確率）を示す。グラフ８７の横軸は、ゲート操作に含まれるノイズ量を示す。
【0123】
グラフ８７の等価回路１種類の場合の結果を示す線は、グラフ８１，８３，８５等の１種類の等価回路を用いて量子計算を行った場合の正解の値ごとに得られる、ノイズ量に応じた正解データの出力確率を、ノイズ量ごとに平均した値を示している。グラフ８７の等価回路２種類の場合の結果を示す線は、グラフ８２，８４，８６のように組となる２種類の等価回路を用いて量子計算を行った場合の正解の値ごとに得られる、ノイズ量に応じた正解データの出力確率を、ノイズ量ごとに平均した値を示している。
【0124】
グラフ８７に示すように、２つのＣＣＺゲートを２種類の等価回路に変換した場合、１種類の等価回路に変換した場合に比べて、平均確率とノイズがない場合の確率との差が少ない。
【0125】
図２７は、量子計算結果とノイズとの関係の一例を示す図（その５）である。グラフ８８は、図２６に示したグラフ８７の生成に用いた各量子計算の、ｓｑｒｔ（ε）＝０．３の場合の正解データに対応する状態の出力確率を示す。グラフ８８は、量子回路に含まれる２つのＣＣＺゲートを同じ等価回路に変換した量子回路（等価回路１種類）による量子計算をｓｑｒｔ（ε）＝０．３で実行した場合の出力確率を示す。また、グラフ８８は、量子回路に含まれる２つのＣＣＺゲートの一方を、他方の等価回路の各要素を上下に対称移動させた配置の等価回路に変換した量子回路（等価回路２種類）による量子計算をｓｑｒｔ（ε）＝０．３で実行した場合の出力確率を示す。
【0126】
グラフ８８では、２つのＣＣＺゲートについて、１種類の等価回路に変換した量子回路によって量子計算をする場合よりも、２種類の等価回路に変換した量子回路によって量子計算を実行した場合のほうが、得られる確率は、ノイズがない場合の確率に近い値となる。よって、ゲート変換部１５０は、２つのＣＣＺゲートを２種類の等価回路に変換することで、量子計算のエラーを低減させることができる。
【0127】
なお、上記では、３量子ビットのグローバーのアルゴリズムを例に説明したが、グローバーのアルゴリズムは、４以上の量子ビットでも実行可能である。
図２８は、６量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路７５は、繰り返し回数１回のグローバーのアルゴリズムを６量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2，ｑ3，ｑ4，ｑ5それぞれに対する操作の順序を示す。
図２８は、６量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路７５は、繰り返し回数１回のグローバーのアルゴリズムを６量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2，ｑ3，ｑ4，ｑ5それぞれに対する操作の順序を示す。
【0128】
量子回路７５の左端には、量子ビットｑ0～ｑ5それぞれに対するＨゲートが配置されている。量子回路７５で示される最初の操作として量子ビットｑ0～ｑ5それぞれにＨゲートが作用されることで、量子ビットｑ0～ｑ5は、重ね合わせ状態となる（初期化される）。また、量子回路７５では、初期化を示すＨゲートの右側に、オラクルを適用する処理を示すＸゲートとＨゲートとＣｎＮＯＴゲートとの組み合わせが配置される。また、量子回路７５では、オラクルを示すゲートの組み合わせの右側に、増幅処理を示すＨゲートと、Ｘゲートと、ＣｎＮＯＴゲートとの組み合わせが配置される。また、量子回路７５では、増幅処理を示すゲートの組み合わせの右側に、量子ビットｑ0～ｑ5それぞれに対する観測が配置される。量子回路７５に示される観測によって、６量子ビットのグローバーのアルゴリズムの反転増幅処理を１回行った場合の結果が出力される。
【0129】
ゲート変換部１５０は、量子回路７５に含まれるＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換し、ＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換する。そしてゲート変換部１５０は、ＣｎＮＯＴゲートから変換された同じ量子ビットの組み合わせに対する２つのＣＣＺゲートの一方を例えば等価回路６１に変換し、他方を等価回路６６に変換する。
【0130】
図２９は、Ｃ５ＮＯＴゲートの等価回路内のＣＣＸゲートの変換例を示す図である。等価回路７６は、Ｃ５ＮＯＴゲートの等価回路７３（図１６参照）内のＣＣＸゲートそれぞれについて、１種類のＣＣＺゲート（＃０）を用いて、図１５に示すような等価回路７１に変換する例である。それに対して、等価回路７７は、Ｃ５ＮＯＴゲートの等価回路７３（図１６参照）内のＣＣＸゲートについて、２種類のＣＣＺゲート（＃０，＃５）のいずれかを用いて、図１５に示すような等価回路７１に変換する例である。例えば等価回路７７の先頭から５つのＣＣＸゲートは、ＣＣＺゲートの「＃０」の等価回路６１を用いて、図１５に示すようなＣＣＸゲートの等価回路７１に変換される。また等価回路７７の後方から５つのＣＣＸゲートは、ＣＣＺゲートの「＃５」の等価回路６６を用いて、図１５に示すようなＣＣＸゲートの等価回路７１に変換される。
【0131】
次に、６量子ビットでグローバーのアルゴリズムを実行する量子回路において、Ｃ５ＮＯＴゲートを等価回路７６のように変換した場合と、等価回路７７のように変換した場合との正解データの確率の違いについて説明する。
【0132】
図３０は、量子計算結果とノイズとの関係の一例を示す図（その６）である。グラフ９１，９２は、６量子ビットのグローバーのアルゴリズムに含まれるＣ５ＮＯＴゲートを変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ９１，９２の縦軸は、正解データに対応する状態が「００００００」～「１１１１１１」それぞれの場合の正解データに対応する状態の出力確率を示す。グラフ９１，９２の横軸は、ゲート操作に含まれるノイズ量を示す。
【0133】
グラフ９１は、Ｃ５ＮＯＴゲートから変換された同じ量子ビットの組み合わせに対する２つのＣＣＺゲートを図２９に示す等価回路７６のように変換した量子回路（等価回路１種類）による量子計算のシミュレーション結果を示す。また、グラフ９２は、Ｃ５ＮＯＴゲートから変換された同じ量子ビットの組み合わせに対する２つのＣＣＺゲートを図２９に示す等価回路７７のように変換した量子回路（等価回路２種類）による量子計算のシミュレーション結果を示す。
【0134】
図３１は、量子計算結果とノイズとの関係の一例を示す図（その７）である。グラフ９３の縦軸は、正解データに対応する状態が「００００００」～「１１１１１１」それぞれの場合の正解データに対応する状態の出力確率の平均を示す。グラフ９３の横軸は、ゲート操作に含まれるノイズ量を示す。
【0135】
グラフ９３に示される線の一方は、グラフ９１（等価回路１種類）に示される正解データに対応する状態が「００００００」～「１１１１１１」それぞれの場合の正解データに対応する状態の出力確率の平均を示している。他方の線は、グラフ９２（等価回路２種類）に示される正解データに対応する状態が「００００００」～「１１１１１１」それぞれの場合の正解データに対応する状態の出力確率の平均を示している。
【0136】
グラフ９３によれば、２つのＣＣＺゲートを１種類の等価回路に変換した量子回路によって量子計算をする場合よりも、２つのＣＣＺゲートを２種類の等価回路に変換した量子回路によって量子計算を実行した場合のほうが出力確率の減少量が小さい。つまり、グラフ９３は、２つのＣＣＺゲートを１種類の等価回路に変換した量子回路によって量子計算をする場合よりも、２つのＣＣＺゲートを２種類の等価回路に変換した量子回路によって量子計算を実行した場合のほうがノイズの影響を低減できることを示す。
【0137】
このように、ゲート変換部１５０は、ＣｎＮＯＴゲートを含む量子回路によって実行される量子計算においても、ゲート操作に含まれるノイズの影響が特定の量子ビットに偏ることで発生するエラーを低減できる。
【0138】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【0139】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【0140】
１ 第１量子回路
１ａ 第１要素
１ｂ 第２要素
２ 第１等価回路
２ａ～２ｅ，３ａ～３ｅ ２量子ビットゲート
３ 第２等価回路
１０ 量子回路設計装置
１１ 処理部
１ａ 第１要素
１ｂ 第２要素
２ 第１等価回路
２ａ～２ｅ，３ａ～３ｅ ２量子ビットゲート
３ 第２等価回路
１０ 量子回路設計装置
１１ 処理部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】