特許 7583507 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-06

(45)【発行日】2024-11-14

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/322 20060101AFI20241107BHJP

【ＦＩ】

H01L21/322 Y

H01L21/322 J

H01L21/322 R

【請求項の数】 5

(21)【出願番号】P 2020072076

(22)【出願日】2020-04-14

(65)【公開番号】P2021170564

(43)【公開日】2021-10-28

【審査請求日】2023-03-02

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110004336

【氏名又は名称】弁理士法人猪瀬特許商標事務所

(72)【発明者】

【氏名】古川 典生

(72)【発明者】

【氏名】西澤 寿海

【審査官】桑原 清

(56)【参考文献】

【文献】特開平０６－２９１１７８（ＪＰ，Ａ）

【文献】特開２００２－１３４５１２（ＪＰ，Ａ）

【文献】特開２００９－１５８５８８（ＪＰ，Ａ）

【文献】特開平０５－０６２８６７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２２

(57)【特許請求の範囲】

【請求項1】

ゲッタリング素子を備えた半導体装置において、
前記ゲッタリング素子は、半導体領域表面に、第１の深さの第１のトレンチ部と、該第１の深さより深い第２の深さの第２のトレンチ部とが対向配置されてなり、
前記第１のトレンチ部は、絶縁材料で充填され、
前記第２のトレンチ部は、内部の表面が前記絶縁材料で被覆され、該絶縁材料で囲まれた内部を応力緩和部とし、
前記第２の深さは、前記第１のトレンチ部と前記第２のトレンチ部との間の前記半導体領域に形成されたゲッタリング領域の深さより深く、前記ゲッタリング領域が前記第２のトレンチ部より前記ゲッタリング領域とは逆側の前記半導体領域に広がることを防止する深さであり、
前記第２のトレンチ部は、周囲に形成される半導体素子への影響をなくすため、前記第１のトレンチ部の周囲を取り囲むことを特徴とする半導体装置。

【請求項2】

請求項１記載の半導体装置において、前記半導体領域がシリコンからなり、前記絶縁材料が酸化シリコンからなり、前記応力緩和部がポリシリコンあるいは空隙からなることを特徴とする半導体装置。

【請求項3】

請求項１または２いずれか記載の半導体装置において、
前記ゲッタリング領域は、不純物注入領域を含むことを特徴とする半導体装置。

【請求項4】

ゲッタリング素子を備えた半導体装置の製造方法において、
半導体領域表面の前記ゲッタリング素子形成予定領域に第１のトレンチ部を形成するための第１の開口幅の第１の開口部と、第２のトレンチ部を形成するための前記第１の開口幅より広い第２の開口幅の第２の開口部とを備えたエッチングマスクを形成し、該エッチングマスクを使用し、露出する前記半導体領域の一部をエッチング除去し、前記第１の開口幅で第１の深さの第１のトレンチ部と、前記第２の開口幅で前記第１の深さより深い第２の深さの第２のトレンチ部を形成する工程と、
前記第１のトレンチ部および前記第２のトレンチ部内に、絶縁材料を形成し、前記第１のトレンチ部内を前記絶縁材料で充填するとともに前記第２のトレンチ部の内部の表面を前記絶縁材料で被覆し該絶縁材料で充填された領域を形成する工程と、
前記第２のトレンチ部内の前記絶縁材料で充填されない領域を空隙として残しあるいは応力緩和材で充填して応力緩和部を形成した後、前記半導体領域を熱処理して前記第１のトレンチ部と前記第２のトレンチ部との間の前記半導体領域であって、前記第２のトレンチ部の深さより浅い前記半導体領域にゲッタリング領域を形成する工程と、を含み、
前記半導体領域がシリコンからなり、前記絶縁材料が酸化シリコンからなり、前記応力緩和材がポリシリコンからなることを特徴とする半導体装置の製造方法。

【請求項5】

請求項４記載の半導体装置の製造方法において、
前記ゲッタリング領域を形成する工程は、少なくとも前記ゲッタリング領域となる前記半導体領域に不純物をイオン注入した後、前記熱処理を行う工程を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲッタリング素子を備えた半導体装置およびその製造方法に関する。

【背景技術】

【0002】

半導体領域中に混入した重金属不純物はノイズやリーク電流を発生させるため、半導体領域にゲッタリングサイトを形成して重金属不純物を不動化する必要がある。重金属不純物をゲッタリングする方法としては、例えば、シリコン基板内部に酸素を析出させ、この酸素析出物（ＢＭＤ：bulk micro defects）をゲッタリングサイトとするイントリンシック・ゲッタリング法（Intrinsic Gettering method、ＩＧ法）や、シリコン基板の裏面にサンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとするエクストリンシック・ゲッタリング法（Extrinsic Gettering method、ＥＧ法）が知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平３－８４９３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、ＢＭＤの密度を高めると半導体素子を形成できる領域（ＤＺ層：Denuded Zone）が狭くなるため、形成できるＢＭＤ密度には限界がある。また、シリコン基板の裏面にサンドブラスト法等を用いて形成される機械的歪みは、シリコン表面のＣＯＰ（crystal originated defects）など微小欠陥を還元性ガスでアニールして消滅させるための処理を行うと、消滅してしまいゲッタリング効果が失われてしまう。さらにまた、多結晶シリコン膜の形成は、プロセス中のアニール処理でポリシリコンが単結晶化してしまうと、ゲッタリング効果が失われてしまう。このように従来のＩＧ法やＥＧ法では、十分なゲッタリングサイトが形成できないといった問題がある。本発明はこのような実情に鑑み、半導体素子を形成する半導体領域表面にゲッタリング素子を備えた半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

上記目的を達成するため、本願請求項１に係る発明は、ゲッタリング素子を備えた半導体装置において、前記ゲッタリング素子は、半導体領域表面に、第１の深さの第１のトレンチ部と、該第１の深さより深い第２の深さの第２のトレンチ部とが対向配置されてなり、前記第１のトレンチ部は、絶縁材料で充填され、前記第２のトレンチ部は、内部の表面が前記絶縁材料で被覆され、該絶縁材料で囲まれた内部を応力緩和部とし、前記第２の深さは、前記第１のトレンチ部と前記第２のトレンチ部との間の前記半導体領域に形成されたゲッタリング領域の深さより深く、前記ゲッタリング領域が前記第２のトレンチ部より前記ゲッタリング領域とは逆側の前記半導体領域に広がることを防止する深さであり、前記第２のトレンチ部は、周囲に形成される半導体素子への影響をなくすため、前記第１のトレンチ部の周囲を取り囲むことを特徴とする。

【0006】

本願請求項２に係る発明は、請求項１記載の半導体装置において、前記半導体領域がシリコンからなり、前記絶縁材料が酸化シリコンからなり、前記応力緩和部がポリシリコンあるいは空隙からなることを特徴とする。

【0007】

本願請求項３に係る発明は、請求項１または２いずれか記載の半導体装置において、前記ゲッタリング領域は、不純物注入領域を含むことを特徴とする。

【0008】

本願請求項４に係る発明は、ゲッタリング素子を備えた半導体装置の製造方法において、
半導体領域表面の前記ゲッタリング素子形成予定領域に第１のトレンチ部を形成するための第１の開口幅の第１の開口部と、第２のトレンチ部を形成するための前記第１の開口幅より広い第２の開口幅の第２の開口部とを備えたエッチングマスクを形成し、該エッチングマスクを使用し、露出する前記半導体領域の一部をエッチング除去し、前記第１の開口幅で第１の深さの第１のトレンチ部と、前記第２の開口幅で前記第１の深さより深い第２の深さの第２のトレンチ部を形成する工程と、前記第１のトレンチ部および前記第２のトレンチ部内に、絶縁材料を形成し、前記第１のトレンチ部内を前記絶縁材料で充填するとともに前記第２のトレンチ部の内部の表面を前記絶縁材料で被覆し該絶縁材料で充填された領域を形成する工程と、前記第２のトレンチ部内の前記絶縁材料で充填されない領域を空隙として残しあるいは応力緩和材で充填して応力緩和部を形成した後、前記半導体領域を熱処理して前記第１のトレンチ部と前記第２のトレンチ部との間の前記半導体領域であって、前記第２のトレンチ部の深さより浅い前記半導体領域にゲッタリング領域を形成する工程と、を含み、前記半導体領域がシリコンからなり、前記絶縁材料が酸化シリコンからなり、前記応力緩和材がポリシリコンからなることを特徴とする半導体装置の製造方法。

【0010】

本願請求項５に係る発明は、請求項４記載の半導体装置の製造方法において、前記ゲッタリング領域を形成する工程は、少なくとも前記ゲッタリング領域となる前記半導体領域に不純物をイオン注入した後、前記熱処理を行う工程を含むことを特徴とする。

【発明の効果】

【0011】

本発明の半導体装置は、半導体素子を形成する半導体領域表面にゲッタリング素子を配置することができるので、ゲッタリング効率を向上させることが可能となる。また一般的なゲッタリング領域は半導体基板やエピタキシャル基板に配置して半導体領域表面から離れた位置に配置すれば良く、半導体素子を形成できる領域（ＤＺ層）を厚くすることができ、種々の半導体素子を形成できるという利点がある。

【0012】

本発明のゲッタリング素子は、熱膨張に起因して発生するゲッタリングサイトとイオン注入に起因して発生するゲッタリンサイトとを合わせて備えることができ、ゲッタリング効率を高くすることができるという利点がある。

【0013】

本発明の半導体装置の製造方法は、通常の半導体装置の製造工程のみで形成することができ、歩留まり良く、簡便に形成することができる。

【図面の簡単な説明】

【0014】

【図1】本発明の半導体装置のゲッタリング素子の説明図である。

【図2】本発明の第１の実施例のゲッタリング素子の説明図である。

【図3】本発明の第１の実施例のゲッタリング素子の製造方法の説明図である。

【図4】本発明の第１の実施例のゲッタリング素子の製造方法の説明図である。

【図5】本発明の第１の実施例のゲッタリング素子の製造方法の説明図である。

【図6】本発明の第１の実施例のゲッタリング素子の製造方法の説明図である。

【図7】本発明の第１の実施例のゲッタリング素子の製造方法の説明図である。

【図8】本発明の第２の実施例のゲッタリング素子の説明図である。

【図9】本発明の第２の実施例のゲッタリング素子の製造方法の説明図である。

【発明を実施するための形態】

【0015】

本発明は、シリコン基板、シリコンエピタキシャル基板あるいはＳＯＩ基板等の半導体領域の表面にゲッタリング素子を備えた半導体装置およびその製造方法である。以下、本発明の実施例について説明する。

【実施例1】

【0016】

まず、本発明の第１の実施例について説明する。図１は、半導体素子を形成した半導体基板（ウエハ）を個片化して半導体装置を形成する際、半導体素子形成領域を残して半導体基板を格子状に切断除去するスクライブ領域１に本実施例のゲッタリング素子２を配置した場合を模式的に示している。図１に示すように、スクライブ領域１に沿って、複数のゲッタリング素子２を配置することができる。

【0017】

図２は、個々のゲッタリング素子２の説明図で、図１に示すゲッタリング素子２の長手方向と直交する方向の断面図を示している。図２に示すように本実施例のゲッタリング素子２は、半導体基板上のエピタキシャル層等の半導体領域３の表面に、第１のトレンチ部４と第２のトレンチ部５を備えており、第１のトレンチ部４は、所定の寸法離れて形成された第２のトレンチ部５で囲まれた構造となっている。

【0018】

また第１のトレンチ部４の開口寸法は、第２のトレンチ部５の開口寸法より狭く形成されている。さらにまた、第１のトレンチ部４の深さは、第２のトレンチ部５の深さより浅く形成されている。

【0019】

図２に示す例では、第１のトレンチ部４の内部は酸化シリコン６のみによって充填され、第２のトレンチ部５の内部は、表面を酸化シリコン６で被覆され、酸化シリコン６で充填されていない領域はポリシリコン７で充填されている。なお、第２のトレンチ部５の表面のポリシリコン７は、後述する熱処理により酸化された状態となっている。

【0020】

第１のトレンチ部４と第２のトレンチ部５との間には、熱膨張に起因するゲッタリング領域８が形成されている。ゲッタリング領域８については、以下の製造方法の説明において詳述する。

【0021】

次に、図２に示すゲッタリング素子２の製造方法について説明する。半導体領域３のゲッタリング素子形成予定領域に、第１のトレンチ部を形成するための所定の幅（第１の開口幅に相当）の第１の開口部９と、第２のトレンチ部を形成するための所定の幅（第２の開口幅に相当し、第１の開口幅より広い）の第２の開口部１０を備えたエッチングマスク１１を形成する（図３）。このエッチングマスク１１として酸化シリコンを用いる場合には、半導体領域３の表面全面に酸化シリコン膜を形成し、通常のホトリソグラフ法により第１の開口部９と第２の開口部１０を形成すればよい。第１の開口部９は、第２の開口部１０で囲まれた配置となっている。

【0022】

その後、エッチングマスク１１を用いて、第１の開口部９および第２の開口部１０内に露出する半導体領域３をドライエッチングする。このエッチングにより、図４に示すように第１の開口幅の第１の開口部９からエッチングされた第１のトレンチ部４と、第２の開口幅の第２の開口部１０からエッチングされた第２のトレンチ部５を同時に形成することができる。図４に示すように第１のトレンチ部４の深さが、第２のトレンチ部５の深さより浅く形成される。この第１のトレンチ部４および第２のトレンチ部５の深さは、第１の開口部９の第１の開口幅および第２の開口部１０の第２の開口幅を所定の幅に設定することで再現性良く形成することができる。なお第１のトレンチ部４の形成と、第２のトレンチ部５の形成を別々に形成することも可能である。

【0023】

その後、減圧ＣＶＤ法により酸化シリコン膜１２を全面に形成する。ここで酸化シリコン膜１２の厚さは、酸化シリコン膜１２により第１のトレンチ部４が充填され、第２のトレンチ部５は酸化シリコン膜１２により充填されずに空隙１３が残るように設定する（図５）。

【0024】

第２のトレンチ部５の内部に残る空隙を埋めるため、全面にポリシリコン膜１４を形成する（図６）。なお、第２のトレンチ部５に酸化シリコン膜１２を形成する際、その厚さを厚くすることで第２のトレンチ部５の開口部を酸化シリコン膜で塞ぎ、内部に空隙（応力緩和部に相当）を残すことも可能である。この場合には、このポリシリコン膜の形成工程を省略することができる。あるいはポリシリコン膜１４を形成する際、第２のトレンチ部５の開口部をポリシリコン膜１４で塞ぎ、内部に空隙（応力緩和部に相当）が残るように形成することも可能である。

【0025】

半導体領域３表面を覆うポリシリコン膜１４、酸化シリコン膜１２およびエッチングマスク１１を除去し、半導体領域３表面を露出させる。その後、１１００℃、１００分程度の熱処理を行う。この熱処理により半導体領域３等は熱膨張する。ここで、第１のトレンチ部４に充填された酸化シリコン膜１２の熱膨張係数は、シリコンからなる半導体領域３の熱膨張係数より小さいため、第２のトレンチ部５に囲まれた半導体領域３と第１のトレンチ部４の酸化シリコン膜１２との界面に応力が集中する。一方第２のトレンチ部５は内部にポリシリコン膜１４（応力緩和材に相当）が充填されているため、半導体領域３と第２のトレンチ部５の酸化シリコン膜１２との界面に集中する応力は緩和される。その結果、第１のトレンチ部４から欠陥（転位あるいは格子ひずみ）（図７に点線で表示）が生じ、この欠陥が第２のトレンチ部５の方向に延びる。発生した欠陥を観察した結果、図７に示すように、第１のトレンチ部４の側壁から斜め下方へ延び、第２のトレンチ部５の側壁で止まることが確認された。この欠陥がゲッタリングサイト１５として機能することになる。

【0026】

このように第２のトレンチ部５の深さを適宜設定することで、第２のトレンチ部５によって囲まれた半導体領域３にゲッタリングサイト１５が集合したゲッタリング領域８を形成することが可能となる。つまり、第２のトレンチ部５の外側（ゲッタリング領域８とは逆側）の半導体領域３までゲッタリング領域８が広がって形成されることがないように、第２のトレンチ部５の深さを設定する。そのために第１のトレンチ部４と第２のトレンチ部５の深さを設定すれば良く、さらには図３で説明した第１の開口部９の第１の開口幅と第２の開口部１０の第２の開口幅を設定すれば良いことになる。

【0027】

このように形成されたゲッタリング領域８は、半導体装置の製造工程の熱処理において拡散する鉄（Ｆｅ）等の重金属不純物をトラップし、半導体素子形成領域における重金属不純物の影響を低減させることができる。本実施例では、図１に示すようにゲッタリング領域８を備えたゲッタリング素子２をスクライブ領域１に配置するため、完成した半導体装置にはゲッタリング素子２が配置されることはない。

【0028】

ところで本実施例のゲッタリング素子２は、図７に示すようにゲッタリング領域８が第２のトレンチ部５に囲まれた領域内に形成されるため、半導体素子形成領域に配置してもゲッタリング領域８が半導体素子に影響を与えることはない。また、一旦ゲッタリングされた重金属不純物は、ゲッタリング領域８を形成するための熱処理を行った後に高温、長時間の熱処理工程がなければ再放出されることはない。従って本発明のゲッタリング素子２は、半導体素子形成領域内あるいはスクライブ領域等の半導体素子形成領域外の半導体領域３のいずれに形成してもよいことなる。

【0029】

なお、ゲッタリング素子２をスクライブ領域１に形成する場合、スクライブ領域１の延出方向に平行する領域にのみ第２のトレンチ部５を配置して第１のトレンチ部４を第２のトレンチ部５で囲まない構成とすることもできる。この場合、第２のトレンチ部５の無いスクライブ領域１の延出方向にゲッタリングサイト１５が延出して形成されるが、半導体素子形成領域への影響はなく、何ら問題はない。なおこの場合には、熱膨張に起因する欠陥が生じるような応力が第１のトレンチ部４に効率的に加わるような形状とする必要がある。一方半導体素子形成領域内にゲッタリング素子２を形成する場合には、周囲に形成される半導体素子への影響をなくすため、第１のトレンチ部４の周囲を第２のトレンチ部５で取り囲むのが好ましい。

【実施例2】

【0030】

次に第２の実施例について説明する。本実施例のゲッタリング素子２Ａは図８に示すように、先に説明した第１の実施例と比較して、ゲッタリングサイト１５Ａが形成されたゲッタリング領域８に不純物注入領域１６を付加した点が相違する。この不純物注入領域１６は、従来から知られているゲッタリング領域となる。本実施例は第１のトレンチ部４から発生する比較的深い領域に形成されるゲッタリングサイトと、表面からのイオン注入により発生する比較的浅い領域に形成されるゲッタリングサイトを合わせて形成することができ、ゲッタリング効率を向上することが期待できる。

【0031】

次に図８に示すゲッタリング素子２Ａの製造方法について説明する。上記第１の実施例同様、半導体領域３のゲッタリング素子形成予定領域に、第１のトレンチ部を形成するための所定の幅（第１の開口幅に相当）の第１の開口部９と、第２のトレンチ部を形成するための所定の幅（第２の開口幅に相当し、第１の開口幅より広い）の第２の開口部１０を備えたエッチングマスク１１を形成する（図３）。

【0032】

その後、エッチングマスク１１を用いて、第１の開口部９および第２の開口部１０内に露出する半導体領域３をドライエッチングする。このエッチングにより、図４に示すように第１の開口幅の第１の開口部９からエッチングされた第１のトレンチ部４と、第２の開口幅の第２の開口部１０からエッチングされた第２のトレンチ部５を同時に形成することができる。また第１のトレンチ部４の深さが、第２のトレンチ部５の深さより浅く形成される。この第１のトレンチ部４および第２のトレンチ部５の深さは、第１の開口部９の第１の開口幅および第２の開口部１０の第２の開口幅所定の幅に設定することで再現性良く形成することができる。なお第１のトレンチ部４の形成と、第２のトレンチ部５の形成を別々に形成することも可能である。

【0033】

その後、減圧ＣＶＤ法により酸化シリコン膜１２を全面に形成する。ここで酸化シリコン膜１２の厚さは、酸化シリコン膜１２により第１のトレンチ部４が充填され、第２のトレンチ部５は酸化シリコン膜１２により充填されずに空隙１３が残るように設定する（図５）。

【0034】

第２のトレンチ部５の内部に残る空隙を埋めるため、全面にポリシリコン膜１４を形成する（図６）。なお、第２のトレンチ部５に酸化シリコン膜１２を形成する際、その厚さを厚くすることで第２のトレンチ部５の開口部を酸化シリコン膜で塞ぎ、内部に空隙を残すことも可能である。この場合には、このポリシリコン膜の形成工程を省略することができる。あるいはポリシリコン膜１４を形成する際、第２のトレンチ部５の開口部をポリシリコン膜１４で塞ぎ、内部に空隙が残るように形成することも可能である。本実施例ではいずれの場合も、後述するイオン注入マスクを形成するため、半導体領域３の表面に開口部が露出しない構成とするのが好ましい。

【0035】

半導体領域３表面に形成されたポリシリコン膜１４、酸化シリコン膜１２およびエッチングマスク１１を除去し、半導体領域３表面を露出させる。その後、第２のトレンチ部５で囲まれた不純物注入領域形成予定領域の半導体領域３を開口するようにイオン注入マスク１７を形成する（図９）。

【0036】

イオン注入マスク１７を用いて露出する半導体領域３に高濃度のリンイオンを注入し、結晶ひずみを形成する。その後、イオン注入マスク１７を除去し、熱処理を行う。この熱処理により、イオン注入により形成された結晶ひずみに起因する欠陥ができやすくなる。この欠陥はゲッタリングサイトとして機能する。さらに上記第１の実施例で説明したように半導体領域３等が熱膨張し、第１のトレンチ部４から欠陥（図８に点線で表示）が生じ、この欠陥が第２のトレンチ部５の方向に延びる。発生した欠陥は、第１のトレンチ部４の側壁から斜め下方へ延び、第２のトレンチ部５の側壁で止まり、ゲッタリングサイト１５Ａとして機能する。

【0037】

このような本実施例においては、イオン注入に起因するゲッタリングサイトと、熱膨張に起因するゲッタリングサイトを備えたゲッタリング領域８Ａを形成することができる。図８に示すゲッタリング素子２Ａについても、上記第１の実施例で説明したゲッタリング素子２同様、第２のトレンチ部５の深さを適宜設定することで、第２のトレンチ部５によって囲まれた半導体領域３にゲッタリング領域８Ａを形成することが可能となる。

【0038】

このように形成されたゲッタリング領域８Ａは、半導体装置の製造工程の熱処理において拡散する鉄（Ｆｅ）等の重金属不純物をトラップし、半導体素子形成領域における重金属不純物の影響を低減させることができる。本実施例では、図１に示すようにゲッタリング領域８を備えたゲッタリング素子２をスクライブ領域１に配置するため、完成した半導体装置にはゲッタリング素子２が配置されることはない。

【0039】

しかしながら本実施例のゲッタリング素子２Ａは、図８に示すように、ゲッタリング領域８Ａは、第２のトレンチ部５に囲まれた領域内に形成されるため、半導体素子形成領域に配置しても、ゲッタリング領域８Ａが半導体素子に影響を与えることはない。また、一旦ゲッタリングされた重金属不純物は、ゲッタリング領域８Ａを形成するための熱処理を行った後に、高温、長時間の熱処理工程がなければ再放出されることはない。従って本発明のゲッタリング素子２Ａも、半導体素子形成領域内あるいはスクライブ領域等の半導体素子形成領域外の半導体領域３のいずれに形成してもよいことなる。

【0040】

なお、ゲッタリング素子２Ａをスクライブ領域１に形成する場合、スクライブ領域１の延出方向に平行する領域にのみ第２のトレンチ部５を配置して第１のトレンチ部４を第２のトレンチ部５で囲まない構成とすることもできる。この場合、第２のトレンチ部５の無いスクライブ領域１の延出方向にゲッタリングサイト１５Ａが延出して形成されるが、半導体素子形成領域への影響はなく、何ら問題はない。なおこの場合には、熱膨張に起因する欠陥が生じる応力が第１のトレンチ部４に効率的に加わる形状とする必要がある。一方半導体素子形成領域内にゲッタリング素子２Ａを形成する場合には、周囲に形成される半導体素子への影響をなくすため、第１のトレンチ部４の周囲を第２のトレンチ部５で取り囲むのが好ましい。

【0041】

以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。第１のトレンチ部４に充填する酸化シリコンを形成する際、減圧ＣＶＤ法により形成する例を説明したが、シリコンからなる半導体領域を熱酸化する方法等に変更することが可能である。また半導体領域、絶縁材料及び応力緩和部の材料は、熱膨張に起因するゲッタリングサイトが形成可能な範囲で適宜変更可能である。

【符号の説明】

【0042】

１：スクライブ領域、２、２Ａ：ゲッタリング素子、３：半導体領域、４：第１のトレンチ部、５：第２のトレンチ部、６：酸化シリコン、７：ポリシリコン、８、８Ａ：ゲッタリング領域、９：第１の開口部、１０：第２の開口部、１１：エッチングマスク、１２：酸化シリコン膜、１３：空隙、１４：ポリシリコン膜、１５、１５Ａ：ゲッタリングサイト、１６：不純物注入領域、１７：イオン注入マスク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】