特許 7583609 増幅器フリッカノイズ及びオフセットを緩和するシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-06

(45)【発行日】2024-11-14

(54)【発明の名称】増幅器フリッカノイズ及びオフセットを緩和するシステム及び方法

(51)【国際特許分類】

   H03F 3/34 20060101AFI20241107BHJP

   H03F 1/26 20060101ALI20241107BHJP

   H03F 3/387 20060101ALI20241107BHJP

【ＦＩ】

H03F3/34 220

H03F1/26

H03F3/387

【請求項の数】 15

(21)【出願番号】P 2020520475

(86)(22)【出願日】2018-10-18

(65)【公表番号】

(43)【公表日】2021-01-07

(86)【国際出願番号】 US2018056590

(87)【国際公開番号】W WO2019079650

(87)【国際公開日】2019-04-25

【審査請求日】2021-10-08

【審判番号】

【審判請求日】2024-03-12

(31)【優先権主張番号】62/575,344

(32)【優先日】2017-10-20

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】502161508

【氏名又は名称】シナプティクス インコーポレイテッド

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(72)【発明者】

【氏名】ワーニ、バルカット エー

【合議体】

【審判長】馬場 慎

【審判官】千葉 輝久

【審判官】丸山 高政

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０２９４３３１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１０／０２１３９８３（ＵＳ，Ａ１）

【文献】特表２００６－５１７７６５（ＪＰ，Ａ）

【文献】特表２０１２－５０２５８１（ＪＰ，Ａ）

【文献】特開２０１４－８２５４２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H03F1/00-3/72

(57)【特許請求の範囲】

【請求項1】

入力信号を受け取り、一対の差動出力を生成するように動作可能な増幅回路であって、受信した信号を変調して変調後の信号を得るように構成された第１回路と、前記変調後の信号を増幅して、増幅された変調後の信号を得るように構成された第１増幅器と、前記増幅された変調後の信号を復調して復調後の信号を得るように構成され、前記一対の差動出力が前記復調後の信号に基づいている第２回路とを備える増幅回路と、
前記一対の差動出力を受け取り、前記一対の差動出力の差に基づいて前記一対の差動出力の何れが大きいかを示す比較出力を生成するように構成された比較回路と、前記比較出力に基づいてビットシーケンスを含む符号を生成するように構成された逐次比較レジスタ（ＳＡＲ）論理回路と、前記符号に基づいて１以上の補償信号を生成し、前記１以上の補償信号を前記増幅回路に印加して前記一対の差動出力の間のオフセットを緩和するように構成された補償信号ジェネレータとを備えるオフセット校正回路と、
を備えるシステム。

【請求項2】

前記補償信号ジェネレータが、前記第１増幅器の出力に前記１以上の補償信号を印加するように動作可能な
請求項１に記載のシステム。

【請求項3】

前記オフセット校正回路が、前記増幅回路にスイッチ可能に結合された
請求項１に記載のシステム。

【請求項4】

前記ＳＡＲ論理回路が、校正プロセスの最後の繰り返しに対応する前記符号を示す情報を格納のために提供するように動作可能であり、
前記システムが、更に、前記校正プロセスの前記最後の繰り返しに対応する前記符号を示す前記情報を格納するメモリを備えており、
前記補償信号ジェネレータが、前記メモリに格納された前記情報に基づいて前記１以上の補償信号を生成し、前記１以上の補償信号を前記増幅回路に印加して前記一対の差動出力におけるオフセットを補償するように構成された
請求項１に記載のシステム。

【請求項5】

前記ＳＡＲ論理回路が、校正プロセスにおいて前記符号を反復的に調節するように動作可能であり、
前記校正プロセスの１回の繰り返しにおいて、前記ＳＡＲ論理回路が、
第１ビットシーケンスを前記符号として前記補償信号ジェネレータに供給することに応じて前記比較出力を受け取り、
前記比較出力が第１極性であるときに前記符号を第２ビットシーケンスに設定し、
前記比較出力が第２極性であるときに前記符号を第３ビットシーケンスに設定する
ように動作可能であり、
前記第３ビットシーケンスが前記第２ビットシーケンスと相違している
請求項１に記載のシステム。

【請求項6】

前記補償信号ジェネレータが、前記１以上の補償信号を生成するように動作可能な電流生成器を備えており、前記１以上の補償信号のそれぞれが電流信号を備えている
請求項１に記載のシステム。

【請求項7】

前記電流生成器が、電流源のアレイを備えている
請求項６に記載のシステム。

【請求項8】

前記第１回路と前記第２回路とがチョッパ回路である
請求項１に記載のシステム。

【請求項9】

前記増幅回路が、更に、前記第２回路に直列に結合された第２増幅器を備えており、
前記第２増幅器が、前記一対の差動出力を生成するように動作可能である
請求項１に記載のシステム。

【請求項10】

入力信号を変調して変調後の信号を得ることと、
増幅回路によって前記変調後の信号を増幅して増幅された信号を得ることと、
前記増幅された信号を復調して復調後の信号を得ることと、
前記復調後の信号から一対の差動出力を生成することと、
前記一対の差動出力を受け取る比較回路により、前記一対の差動出力の間の差に基づいて前記一対の差動出力の何れが大きいかを示す比較出力を生成することと、
逐次比較レジスタ（ＳＡＲ）論理回路の動作によって、前記比較出力に基づいてビットシーケンスを含む符号を生成することと、
前記符号に基づいて１以上の補償信号を生成して前記一対の差動出力の間のオフセットを補償することと、
前記１以上の補償信号を前記増幅回路に印加して前記一対の差動出力を調節し、これによりアップモジュレートされたオフセットによるリップルを抑制することと
を含む方法。

【請求項11】

更に、
前記ＳＡＲ論理回路によって、調節後の前記一対の差動出力に基づいて、前記符号を調節することと、
補償信号ジェネレータによって、調節後の前記符号に基づいて前記１以上の補償信号を調節することと、
前記補償信号ジェネレータによって、調節後の前記１以上の補償信号を前記増幅回路に印加して前記一対の差動出力を更に調節することと
を含む
請求項１０に記載の方法。

【請求項12】

前記符号を調節することが、
前記符号を第１ビットシーケンスに設定することに応じて、調節後の前記増幅された出力信号を受け取ることと、
前記比較出力が第１極性であるときに前記符号を第２ビットシーケンスに設定することと、
前記比較出力が第２極性であるときに前記符号を第３ビットシーケンスに設定することと
を含み、
前記第３ビットシーケンスが前記第２ビットシーケンスと相違している
請求項１１に記載の方法。

【請求項13】

前記１以上の補償信号を生成することと前記１以上の補償信号を印加することが、反復的なプロセスを構成しており、前記反復的なプロセスは、最後の繰り返しにおいて、
前記最後の繰り返しの間の前記一対の差動出力に基づいて前記符号を調節することと、
調節後の前記符号を示す情報を格納することと、
格納された前記情報に基づいて前記１以上の補償信号を生成することと、
前記増幅回路に前記１以上の補償信号を印加して前記増幅回路に関連するオフセットを補償することと
を含む
請求項１０に記載の方法。

【請求項14】

１以上の補償信号を生成することが、補償信号ジェネレータによって実行される
請求項１０に記載の方法。

【請求項15】

前記入力信号を変調することが、前記入力信号をチョッパ回路に印加することを含む
請求項１０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０１７年１０月２０日に出願された米国仮出願（出願番号 ６２／５７５，３４４）の利益及び優先権を主張するものであり、その全体が参照することにより本出願に組み込まれる。

【0002】

１以上の実施形態において、本願は、全体としては音声処理に関するものであり、特に、例えば、音声システムにおける増幅器ノイズ、オフセット及びリップルの緩和に特に関するものである。

【背景技術】

【0003】

アナログ信号処理システムは、典型的には、音声信号を増幅する増幅器を含んでいる。送信パスにおいて、増幅された音声信号は、再生のために、例えばヘッドセットやスピーカーのような１以上の出力音声デバイスに供給されることがある。受信パスにおいて、増幅された音声信号は、処理及び／又は記憶のためにデジタル化されることがある。しかしながら、アナログ信号処理システムは、信号が送信及び受信パスにある増幅器のようなアナログ回路を通過するときに、該信号にノイズやオフセットを加えることが知られており、これにより、信号品質を低下させる。よって、本技術分野では、ノイズ及びオフセットを緩和する、改良された信号処理手法の必要性が継続的に存在している。

【発明の概要】

【0004】

ここで更に議論する様々な実施形態によれば、増幅器フリッカノイズ及びオフセットを緩和するための方法及びシステムが提供される。このような方法及びシステムは、信号を、該信号を害するフリッカノイズ及びフリッカから（例えば周波数において）分離する変調及び復調回路と、増幅器オフセットを補償し、これによりアップモジュレートされたオフセットに関連するリップルを抑制する校正回路とを用いることがある。

【0005】

１以上の実施形態において、システムが、増幅回路とオフセット校正回路とを備えている。前記増幅回路は、受信した信号を変調して変調後の信号を得るように構成された第１変調回路を備えている。前記増幅回路は、更に、前記変調後の信号を増幅して増幅された信号を得るように構成された増幅器を備えている。前記増幅回路は、更に、前記増幅された信号を復調して復調後の信号を得るように構成された第２変調回路を備えている。前記オフセット校正回路は、制御信号を設定し、前記復調後の信号に基づいている前記増幅回路の出力に基づいて、前記制御信号を調節するように構成された論理回路を備えている。前記オフセット校正回路は、更に、１以上の補償信号を前記制御信号に基づいて生成して前記増幅回路に関連するオフセットを補償するように構成された補償信号ジェネレータを備えている。前記補償信号ジェネレータは、更に、前記１以上の補償信号を前記増幅回路に印加して前記増幅回路の前記出力を調節するように構成されている。

【0006】

１以上の実施形態において、方法が、増幅回路の第１変調回路によって入力信号を変調して変調後の信号を得ることと、前記増幅回路の第１段によって前記変調後の信号を増幅することで増幅された信号を得ることとを含む。前記方法は、更に、論理回路によって制御信号を設定することと、補償信号ジェネレータによって、前記制御信号に基づいて１以上の補償信号を生成して前記増幅回路に関連するオフセットを補償することとを含む。前記方法は、更に、前記補償信号ジェネレータによって前記１以上の補償信号を前記増幅回路に印加して、前記復調された信号に基づいたものである前記増幅回路の出力を調節することを含む。

【0007】

本開示の技術的範囲は、特許請求の範囲によって規定されるのであり、特許請求の範囲は参照することによりこの項目に組み込まれる。本開示のより完全な理解は、その追加的な利点の実現と共に、以下の詳細な１以上の実施形態の記載を考慮することで、当業者に与えられる。最初に簡潔に説明する図面の添付用紙に参照がなされる。

【図面の簡単な説明】

【0008】

本開示の観点及びその利点は、以下の図面及びそれに続く詳細な説明を参照して、よりよく理解可能である。類似の参照番号は、１以上の図面に示されている類似の要素を識別するために用いられるものと理解され、図面における図示は、本開示の実施形態を図示する目的のものであって、実施形態を限定する目的のものではない。図面の構成要素は、必ずしも寸法通りにはなっておらず、その代わりに強調がなされることで本開示の原理を明確に示している。

【0009】

【図1】図１は、本開示の１以上の実施形態による、フリッカノイズ及びオフセットの緩和を含む音声信号を処理するための音声処理システムを図示している。

【0010】

【図2】図２は、本開示の１以上の実施形態による、フリッカノイズ、オフセット及びオフセットドリフトの緩和を容易にするためのシステムを示している。

【0011】

【図3】図３は、本開示の１以上の実施形態による、ノイズ、オフセット及びオフセットドリフトの緩和を容易にするためのシステムを示している。

【0012】

【図4A】図４Ａは、増幅回路の様々な点における信号の周波数領域表記の例を示している。

【図4B】図４Ｂは、増幅回路の様々な点における信号の周波数領域表記の例を示している。

【図4C】図４Ｃは、増幅回路の様々な点における信号の周波数領域表記の例を示している。

【図4D】図４Ｄは、増幅回路の様々な点における信号の周波数領域表記の例を示している。

【図4E】図４Ｅは、増幅回路の様々な点における信号の周波数領域表記の例を示している。

【0013】

【図5】図５は、本開示の１以上の実施形態による、ノイズ、オフセット及びオフセットドリフトの緩和を容易にするための例示的プロセスのフロー図である。

【0014】

【図6】図６は、変調／復調回路の例を示している。

【0015】

【図7】図７は、本開示の１以上の実施形態による、補償信号ジェネレータと、関連する増幅回路への接続の例を示している。

【0016】

【図8A】図８Ａは、補償信号ジェネレータの電流ジェネレータの例を示している。

【図8B】図８Ｂは、補償信号ジェネレータの電流ジェネレータの例を示している。

【0017】

【図9】図９は、本開示の１以上の実施形態における、増幅回路の差動出力電圧の差分の、時間に対する例示的なグラフを示している。

【0018】

【図10A】図１０Ａは、チョッピングされた増幅回路の差動出力電圧の、オフセット緩和がある場合とない場合の時間に対するグラフを示している。

【図10B】図１０Ｂは、チョッピングされた増幅回路の差動出力電圧の、オフセット緩和がある場合とない場合の時間に対するグラフを示している。

【図10C】図１０Ｃは、チョッピングされた増幅回路の差動出力電圧の、オフセット緩和がある場合とない場合の時間に対するグラフを示している。

【図10D】図１０Ｄは、チョッピングされた増幅回路の差動出力電圧の、オフセット緩和がある場合とない場合の時間に対するグラフを示している。

【発明を実施するための形態】

【0019】

以下に提示している詳細な説明は、対象技術の様々な構成の記述として意図されており、対象技術が実施可能な構成のみを表すことを意図するものではない。添付図面は、本願に組み込まれており、詳細な説明の一部を構成している。詳細な説明は、対象技術の十分な理解を提供する目的で具体的な詳細を含んでいる。しかしながら、対象技術が、本明細書に提示された具体的な詳細に限定されず、１以上の実施形態を用いて実施され得ることは、当業者には明確で明らかであろう。１以上の例では、対象技術の概念を曖昧にすることを避けるために、構造及び構成要素がブロック図の形態で図示されている。対象の開示の１以上の実施形態は、１以上の図に関連して図示され及び／又は記述され、特許請求の範囲に述べられている。

【0020】

本願には、音声システム及び応用における増幅器ノイズ、オフセット及びオフセットドリフトの緩和を容易にするための様々な技術が提供されている。ノイズ、オフセット及びオフセットドリフトは、音声システムの性能を劣化させ得る。このような性能の劣化は、音声信号の信号－ノイズ比のような、本質的に客観的で定量的な指標を用いて評価されることがあり、及び／又は音声信号のユーザ（例えば、顧客）によって知覚される音質のような主観的な指標を用いて評価されることがある。ノイズ、オフセット及びオフセットドリフトは、音声システムの増幅器によって信号（例えば、音声信号）に加えられ（例えば、与えられ、付加され）得る。ノイズは、低い周波数でより優勢な（例えば、１／ｆノイズと記載される）フリッカノイズと、全体としては、周波数に対して相対的に一定である熱雑音を含み得る。フリッカノイズは、１／ｆコーナによって特徴づけられることがある。ここで、ノイズは、１／ｆコーナよりも低い周波数でフリッカノイズが支配的であり、１／ｆコーナより高い周波数で熱雑音が支配的である。例えば、１／ｆコーナは、数十キロヘルツの範囲にある。

【0021】

場合によっては、増幅器の実装に用いられるトランジスタが、フリッカノイズ、熱雑音、オフセット及びオフセットドリフトの原因になっていることがある。他の種類のトランジスタも、フリッカノイズ、オフセット及びオフセットドリフトを与えることがあるが、例示的なトランジスタは、相補型金属－酸化物半導体（ＣＭＯＳ）トランジスタであり得る。フリッカノイズ、オフセット及びオフセットドリフトは、一般に、デバイス寸法（例えば、トランジスタの幅及び長さ）に反比例する関係にある。したがって、フリッカノイズ、オフセット及びオフセットドリフトによる劣化を低減する一般的な手法は、デバイス（例えば、トランジスタ）の寸法を増大させることである。しかしながら、これらの劣化を克服するためにデバイス寸法を増大させると、チップ領域を消費し、これらの増幅器を用いるチップを製造する際のチップコストを追加する。

【0022】

オフセットは、増幅器のトランジスタの間のミスマッチに起因し得る。ある増幅器について、オフセットは、該増幅器に信号が与えられていない場合でさえ、該増幅器の出力に非零の信号（例えば、非零の電流、非零の電圧）を生じさせ得る。一例としては、増幅器にゼロボルトの差動入力を与えたときに、該増幅器の差動出力の差が非零になり得る。オフセットは、一般的には望ましくない。なぜなら、増幅器の出力を入力とするアナログ－デジタルコンバータ（ＡＤＣ）のような音声システムの構成要素を飽和させ得るからである。該増幅器がスピーカーやヘッドフォンを駆動している場合には、オフセットは、望ましくない、弾けるような可聴音として知覚され得る。

【0023】

チョッピングのような変調／復調技術が、フリッカノイズ及びオフセットによる劣化を克服するために用いられ得る。しかしながら、オフセット及びフリッカノイズに変調をかけることに起因する、当該アップモジュレートされたオフセット及びフリッカノイズが、増幅器の出力においてリップルを生じさせ得る。例えば、変調においてチョッピングを行う場合、リップルは、チョッピングリップル又はチョッピング擬音と呼ばれることがある。音声信号がユーザに再生される場合、音声信号のリップルは、ユーザに知覚可能な音質劣化を生じさせ得る。音声信号を格納すべき場合、リップルを含む音声信号をデジタル化すると、音声信号の解像度が低下し、関連して音質の低下を生じさせ得る。リップル、又は、その影響は、格納された音声信号の再生の間、可聴であり得る。オフセットドリフトは、オフセットの時間変化であり、温度依存性を持ち得る。

【0024】

いくつかの実施形態では、音声システムが、変調－復調回路対と、この変調－復調回路対の間に設けられた増幅器とを有する増幅回路を備えている。該変調回路は、音声信号を変調してもよく、該増幅器は、変調された音声信号を増幅し、劣化（例えば、ノイズ、オフセット）を加えることがあり、該復調回路は、増幅された変調音声信号を復調する一方で、劣化を変調することがある。様々な実施形態において、変調及び復調回路は、チョッパ回路であってもよい。

【0025】

フリッカノイズを緩和するために、変調及び復調が、劣化から音声信号を分離するために用いられてもよい。変調回路は、音声信号を高い周波数範囲にアップコンバートすることによって音声信号を変調する。増幅器を通過すると、増幅された変調後の音声信号が高い周波数範囲にある一方で、フリッカノイズ、オフセット及びオフセットドリフトは、該増幅器によって低い周波数で付加される。復調回路は、増幅された変調後の音声信号をベースバンド（例えば、変調回路に与えられた音声信号の周波数範囲）にダウンコンバートし、劣化をアップコンバートすることで、増幅器からの出力を変調してもよい。

【0026】

フリッカノイズとオフセットが、ベースバンドにある増幅された音声信号と異なる（より高い）周波数範囲に変調されるので、フリッカノイズとオフセットは、増幅された音声信号から分離され、場合によっては、増幅回路の周波数応答のロールオフによってある程度緩和可能である。しかしながら、アップモジュレートされたフリッカノイズ及びオフセットに起因する残存高周波の効果が残るので、この残存する効果が、増幅器出力におけるリップルとして現れる。変調後のオフセットは、音質における顕著な劣化を生じさせ得るが、変調後のフリッカノイズは、音質を顕著には劣化させない。場合によっては、高周波におけるリップルを低減又は消滅してリップルの効果を更に緩和するために、追加のフィルタリングが行われる場合がある。例えば、このフィルタリングは、増幅器の後の１以上の増幅段によって、及び／又は、増幅器の後の能動フィルタリングによって提供されてもよい。

【0027】

オフセット及びオフセットによる影響を緩和するために、音声システムが、校正回路を備えていてもよい。校正回路は、論理回路と補償信号ジェネレータとを備えていてもよい。論理回路は、増幅回路の出力に基づいて制御信号を生成し、その制御信号を補償信号ジェネレータに供給してもよい。増幅回路の出力は、復調回路の出力であってもよく、又は、少なくとも部分的に復調回路の出力に基づいていてもよい。補償信号ジェネレータは、該制御信号に基づいて１以上の補償信号を生成し、該補償信号を増幅回路に印加してもよい。補償信号の印加によって増幅回路の出力を調節してもよい。補償信号は、増幅器の出力に補償信号ジェネレータによって印加される、例えば電流信号又は電圧信号のような電気信号を含んでいてもよい。場合によっては、オフセットは、数十マイクロボルトにまで低減され、仕様によって更に低減されることがある。

【0028】

一実施形態では、論理回路と補償信号ジェネレータとが、増幅回路に関連するオフセットを有効に補償する（例えば、キャンセルし、ゼロにし、削減し、緩和する）信号に補償信号が収束するように、反復的に動作する。オフセット補償により、アップモジュレートされたオフセットに起因するリップルが、出力において存在しなくなり、又は、無視できるようになる。例えば、一対の補償信号の１つを増幅器の各差動出力に供給して増幅回路の出力におけるオフセットの生成をキャンセルしてもよい。補償信号が電流信号である場合、このような補償信号は、ゼロ化電流と呼ばれることがある。オフセットドリフトは、オフセットの時間変化に応じて補償信号を調節することで緩和されてもよい。場合によっては、オフセットドリフトは、オフセットを数マイクロボルト／℃のオーダーでドリフトさせ得る。

【0029】

一実施形態では、オフセットを緩和するために増幅回路に供給すべき補償信号は、校正フェーズにおいて決定されてもよい。校正フェーズの後では、オフセットを緩和するために用いられる補償信号が固定されたままでもよい。次の校正フェーズは、周期的に行われてもよく、及び／又は、オフセットが増幅器の出力に顕著な（例えば、可聴な）クリッピング又は歪みを生じさせるのに十分な程度にドリフトしたときに行われてもよい。

【0030】

このように、本明細書に開示された様々な実施形態を用いて、音声システムにおける増幅器ノイズ、オフセット及びオフセットドリフトが緩和され得る。いくつかの観点では、このような劣化の緩和は、シリコン領域の節約とノイズ仕様への適合と共に達成され得る。例えば、この緩和は、デバイス寸法を維持しながら、デバイス寸法がフリッカノイズ、オフセット及びオフセットドリフトを低減させるように増大された場合と同等に行われ得る。より小さなデバイス寸法は、寄生の低減と関連しており、小さなトランスコンダクタンスしか用いずに寄生が多い場合と同じ帯域を得ることを可能にする。このようにして、電流の節約も達成され得る。この実施例では、変調及び復調が、連続時間技術であり、サンプリングを行っていない。増幅器ノイズ、オフセット及びオフセットドリフトの緩和に関してサンプリングを用いていないので、熱雑音の畳み込みが回避される。

【0031】

場合によっては、本開示の実施形態による変調－復調回路対と校正回路は、他の技術と共に実施可能である。このような他の技術は、例えば、（例えば、デバイス寸法の調節が劣化を低減するための主たる手段である場合と比較して少ない程度で）デバイス寸法を増大させることにより、ノイズ、オフセット及びオフセットドリフトを低減すること、フィルタリングを行うこと、及び／又は、素子マッチングを向上させることを含んでいてもよい。例えば、このようなフィルタリングは、それが用いられる場合には、フリッカノイズ、オフセット及び／又はオフセットドリフトを除去するために高次フィルタ（これらは、一般に大きく複雑である）が用いられる場合と比較して、低次のフィルタを用いて行われてもよい。

【0032】

様々な実施形態において、増幅器ノイズ、オフセット及びオフセットドリフトの緩和は、送信パス及び／又は受信パスにある増幅器のために実施可能である。送信パス（例えば再生パスともいう）は、ヘッドセット又はスピーカーのような音声出力デバイスに処理後の音声信号を供給して処理後音声信号の再生を可能にするパスをいうことがある。受信パス（例えば記録パスともいう）は、マイクロフォンのような音声入力デバイスにより音声信号を受信するパスをいうことがある。送信パスでは、音声出力デバイスに供給される音声信号の信号電力を増大させるために増幅が行われてもよい。受信パスでは、音声入力デバイスによって受け取った音声信号の信号電力を増大させるために増幅が行われてもよい。非限定な例としては、増幅器は、電流ステアリング(current-steering)増幅器、ヘッドフォン増幅器、ラインアウト増幅器、マイクロフォン増幅器、ラインイン増幅器、及び／又は他の増幅器を実装するために用いられてもよい。

【0033】

ここで図面を参照して、図１は、本開示の１以上の実施形態による、ノイズ、オフセット及びオフセットドリフトの緩和の実施を含む音声信号を処理するための音声処理システム１００を図示している。図示した構成要素の全てが必要であるわけではないが、１以上の実施形態は、図に示されていない追加の構成要素を含むことがある。追加の構成要素、異なる構成要素、より少ない構成要素を備えながら、本願に提示されている特許請求の範囲の技術的範囲から離れずに構成要素の配置及び種類の変更がなされ得る。

【0034】

音声処理システム１００は、音声入力処理回路１０５と、音声出力処理回路１３０と、デジタル信号処理回路１５５と、メモリ１６０と、バス１８５とを備えている。音声処理システム１００は、例えばマイクロフォンのような音声入力デバイス１６５に接続するための音声入力ポート１７０（例えば、マイクイン又はラインインポート）と、例えばスピーカーやヘッドセットのような音声出力デバイス１７５に接続するための音声出力ポート１８０（例えば、ヘッドフォンアウト又はラインアウトポート）とを備えている。例えば、音声入力ポート１７０及び／又は音声出力ポート１８０は、有線接続がなされ得るジャック又はソケットであってもよい。場合によっては、音声入力デバイス１６５及び／又は音声出力デバイス１７５は、有線接続の代わりに又は有線接続に加えて、音声処理システム１００に無線接続されてもよい。

【0035】

音声入力処理回路１０５は、入力デバイス１６５を介して音声入力処理回路１０５に供給された音声信号を処理する（例えば、増幅する、フィルタリングを行う、変換を行う、デジタル領域とアナログ領域の間で変換する）ために様々な構成要素を備えている。図１では、音声入力処理回路１０５は、プログラマブルゲイン増幅回路１１０と、アンチエイリアシングフィルタ１１５と、ＡＤＣ １２０と、制御回路１２５とを備えている。制御回路１２５は、プログラマブルゲイン増幅回路１１０、アンチエイリアシングフィルタ１１５及び／又はＡＤＣ １２０を設定する制御信号を供給してもよい。例えば、制御回路１２５は、フィルタパラメータ及び量子化パラメータを生成し、及び／又は（例えばメモリ１６０のようなメモリから）取り出し、それらをアンチエイリアシングフィルタ１１５とＡＤＣ １２０のそれぞれに供給してもよい。

【0036】

同様に、音声出力処理回路１３０は、音声信号を処理して処理後の音声信号を音声出力デバイス１７５に供給するために（例えば、音声出力デバイス１７５がユーザに音声信号を再生するために）、様々な構成要素を備えている。図１では、音声出力処理回路１３０は、デジタル－アナログコンバータ（ＤＡＣ）１３５と、再構成フィルタ１４０と、プログラマブルゲイン増幅回路１４５と、制御回路１５０とを備えている。制御回路１５０は、ＤＡＣ１３５と、再構成フィルタ１４０と、プログラマブルゲイン増幅回路１４５とを設定するために制御信号を供給してもよい。

【0037】

デジタル信号処理回路１５５は、例えば音声入力処理回路１０５のＡＤＣ １２０から受け取ったデジタル音声信号、及び／又は、音声出力処理回路１３０のＤＡＣ １３５及び／又はメモリ１６０に供給すべきデジタル音声信号のようなデジタル信号を処理（例えば、フィルタリングを行い、編集し、イコライズを行うなど）してもよい。メモリ１６０は、音声信号と関連するメタデータ（例えば、タイムスタンプや音声ビットレート）、音声信号処理に関連する情報（例えば、フィルタ係数など）及び／又は他の情報を格納してもよい。一実施形態では、メモリ１６０は、フリッカノイズ、オフセット及びオフセットドリフトの緩和を容易にするためのオフセット補償パラメータ及び変調パラメータを示す情報を格納してもよい。バス１８５は、音声入力処理回路１０５、音声出力処理回路１３０、デジタル信号処理回路１５５及びメモリ１６０の間のデータの通信を容易化するために用いられてもよい。

【0038】

図１では、受信パスは、音声入力デバイス１６５（例えば、音声信号を受け取るマイクロフォン）から、処理のために音声入力処理回路１０５を通り抜けるパスをいうことがある。送信パスは、音声信号の再生を可能にするために、音声出力処理回路１３０を通り抜けて音声出力デバイス１７５に到達するパスをいうことがある。

【0039】

受信パスでは、例えばユーザが入力デバイス１６５（例えばマイクロフォン）に話しかけたときのように、音声信号が入力デバイス１６５に供給されたとき、該音声信号は、プログラマブルゲイン増幅回路１１０、アンチエイリアシングフィルタ１１５及びＡＤＣ １２０によって処理され得る（例えば、増幅され、フィルタリングされ、及び／又は他の処理がなされ得る）。ＡＤＣ １２０は、それによってデジタル化された音声信号が、例えばデジタル信号処理回路１５５によってデジタル処理され得、及び／又は、例えばメモリ１６０のような記憶装置に供給されるように（例えば、後に再生されるように）、アンチエイリアシングフィルタ１１５から出力される音声信号をデジタル化する。

【0040】

送信パスでは、デジタル領域の音声信号が、例えばメモリ１６０のような記憶装置から取り出され、ＤＡＣ １３５に供給され得る。場合によっては、音声信号は、メモリ１６０から取り出され、ＤＡＣ １３５によって供給される前にデジタル信号処理回路１５５によって処理され得る。ＤＡＣ １３５は、デジタル領域の音声信号をアナログ領域に変換する。アナログ領域の音声信号は、再構成フィルタ１４０及びプログラマブルゲイン増幅回路１４５によって処理され、その後、再生を可能にするためにプログラマブルゲイン増幅回路１４５によって音声出力デバイス１７５に供給されてもよい。

【0041】

いくつかの実施形態では、増幅器が送信パス及び受信パスの様々な構成要素において使用可能である。この関連で、増幅器は、電流ステアリング増幅器、ヘッドフォン増幅器、ラインアウト増幅器、マイクロフォン増幅器、ラインイン増幅器等として使用され得る。図１を参照して、例えば、増幅器は、プログラマブルゲイン増幅回路１１０及び／又は１４５、アンチエイリアシングフィルタ１１５、ＡＤＣ １２０、ＤＡＣ １３５、及び／又は再構成フィルタ１４０に設けられ得る。増幅器は、ノイズ、オフセット、オフセットドリフトのような劣化と共に音声信号を増幅し得る。送信パス及び受信パスに設けられた増幅器におけるこのような劣化を緩和することは、音質の向上を可能にする。例えば、増幅器出力におけるオフセットを緩和する（例えば、キャンセルする）ことによって、オフセットに起因する、弾ける音及び歪み（これらは、可聴な音の劣化を生じさせ得る）も緩和され得る。

【0042】

いくつかの実施形態では、様々な構成要素又はその部分（例えば、１０５、１１０、１１５、１２０、１２５、１３０、１３５、１４０、１４５、１５０、１５５）は、１以上のマイクロプロセッサ、マイクロコントローラ、特定用途集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブルロジックデバイス（ＣＰＬＤ）、フィールドプログラマブルシステムオンチップ（ＦＰＳＣ）や、他の種類のプログラマブルデバイス）、コーデック、及び／又はその他の処理デバイスとして実装されてもよい。いくつかの観点では、このような処理デバイスは、メモリ１６０に格納された機械読み取り可能指令（例えば、ソフトウェア、ファームウエア及び他の指令）を実行してもよい。この関連で、処理デバイスは、本願に記載された様々な演算、処理及び手法の何れを実行してもよい。他の観点では、このような処理デバイスは、本願に記載された様々な演算、処理及び手法の所望の組み合わせを実行する専用のハードウェア部品と置換され、及び／又は補完されてもよい。

【0043】

メモリ１６０は、様々な機械読み取り可能な指令及びデータを格納する機械読み取り可能媒体として実装されてもよい。例えば、いくつかの実施形態では、メモリ１６０は、本願に記載された様々な演算、処理及び手法を実行するために１以上の処理デバイスによって読み出され実行され得る機械読み取り可能指令としてオペレーティングシステム及び１以上のアプリケーションを保存してもよい。メモリ１６０は、オペレーティングシステム及び／又はアプリケーションによって用いられるデータも保存してもよい。いくつかの実施形態では、メモリ１６０は、不揮発性メモリ（例えば、フラッシュメモリ、ハードドライブ、固体ドライブ、及び、他の非一時的機械読み取り可能媒体）、揮発性メモリ、または、これらの組み合わせとして実装されてもよい。

【0044】

様々な実施形態において、音声処理システム１００は、他の構成要素や構成物を備えていてもよい。例えば、音声処理システム１００は、対応する複数の音声入力デバイスから受け取った音声信号を処理するための複数の音声受信パス、及び／又は、対応する複数の音声出力デバイスに送信する音声信号を処理するための複数の音声送信パスを備えていてもよい。また、音声処理システム１００は、エコーキャンセル、ノイズキャンセル、音声アクティビティ検出、音源分離、及び他の音声処理要素を備えていてもよい。また、音声処理システム１００は、音声処理システム１００のユーザに情報を提供するためのディスプレイを備えていてもよい。ディスプレイは、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、及び／又は、任意の他の適切なディスプレイとして実装されてもよい。ユーザコントロールが、ユーザ入力を受け取るために設けられてもよい。ユーザコントロールは、１以上の物理的ボタン、キーボード、レバー、ジョイスティック、及び／又は他のコントロールとして実装されてもよい。場合によっては、ユーザコントロールは、例えばタッチスクリーン技術におけるように、ディスプレイと一体化されてもよい。例えば、ディスプレイは、グラフィカルユーザインターフェースに、ユーザが再生する音声を選択する、保存した音声を編集する等、グラフィカルユーザインターフェースを用いたユーザとのやり取りを容易化するために用いられるユーザコントロールを提供してもよい。

【0045】

図２は、本開示の１以上の実施形態による、ノイズ、オフセット及びオフセットドリフトの緩和を容易化するためのシステム２００を示している。図示された構成要素の全てが必要ではないかもしれないが、１以上の実施形態は、図示されていない追加の構成を備えていることがある。本願に提示されている特許請求の範囲の技術的範囲から離れずに構成要素の配置及び種類の変更がなされることがある。追加の構成要素、異なる構成要素、及び／又はより少ない構成要素が設けられてもよい。

【0046】

システム２００は、信号源２０５と、増幅回路２１０と、オフセット校正回路２４０と、負荷２３５とを備えている。信号源２０５は、増幅回路２１０及び／又はオフセット校正回路２４０によって処理（例えば、増幅、フィルタリング）すべき信号を供給し、処理された信号は、負荷２３５に供給され得る。例えば、負荷２３５は、音声出力デバイス（例えば、音声出力デバイス１７５）であってもよい。このような場合、増幅回路２１０は、該音声出力デバイスのドライバと考えてもよい。他の例としては、システム２００は、図１のプログラマブルゲイン増幅回路１１０に実装されてよく、負荷２３５は、プログラマブルゲイン増幅回路１１９の下流の構成要素（例えば、アンチエイリアシングフィルタ１１５、ＡＤＣ １２０）を備えていてもよい。

【0047】

増幅回路２１０は、変調回路２１５、２２５と、増幅器２２０とを備えている。変調回路２１５は、信号源２０５からの信号を変調し、該変調後の信号を増幅器２２０に供給する。増幅器２２０は、該変調後の信号にゲインを適用して（例えば、増幅して）増幅された信号を供給する。一実施形態では、増幅器２２０は、劣化（例えば、ノイズ、オフセット、オフセットドリフト）を加え、その結果、増幅された信号は、該劣化と共に、変調後の信号の増幅されたものを含んでいる。変調回路２２５は、増幅された変調後の信号を復調する。一実施形態では、変調回路２２５によって行われる復調は、変調回路２１５によって行われる変調に対応しており、変調回路２１５、２２５が変調－復調対を構成していてもよい。

【0048】

いくつかの実施形態では、変調回路２１５は、変調回路２１５によって出力される信号が信号源２０５からの入力信号よりも高い周波数範囲にあるように、信号源２０５から該変調回路２１５が受信した入力信号をアップモジュレートする。変調回路２２５は、変調回路２２５から出力される信号が、変調回路２２５が受け取る入力信号よりも低い周波数範囲にあるように、変調回路２２５が受け取る入力信号をダウンコンバートする。このような実施形態では、アップモジュレーション及びダウンモジュレーションが、それぞれ、アップコンバージョン、ダウンコンバージョンと呼ばれることがある。一実施形態では、変調回路２１５及び２２５が、チョッパ回路、ミキサー回路及び／又は増幅された信号に適正な周波数変換を行う他の回路を備えていてもよい。

【0049】

増幅器２２０によって加えられる低周波のノイズ及び／又はオフセット、例えば、フリッカノイズ及びオフセットを考慮して、変調回路２１５は、入力信号を高周波範囲に変調して変調後の信号を供給する。増幅器２２０は、高周波にある変調後の信号にゲインを適用し、低周波にあるフリッカノイズ及び／又はオフセットを加える。変調回路２２５は、受け取った入力を変調し、その結果、増幅された変調後の信号が低い周波数範囲（例えば、信号源２０５からの入力信号の周波数範囲）にダウンモジュレートされ、ノイズ及び／又はオフセットが、高い周波数範囲にアップモジュレートされる。このようにして、増幅回路２１０に関連するフリッカノイズ及びオフセットが、周波数領域において信号源２０５からの入力信号から分離される。

【0050】

増幅器２２０及び他の増幅器によって適用されるゲインは、一般に、増幅を行う（例えば、１より高いゲイン）ものと考えられるが、適用されるゲインは、１のゲイン（例えば、適用されるゲインがない）、ゼロのゲイン（例えば、ゼロにされた信号）、負のゲイン（例えば、反転信号）、減衰（例えば、０と１の間の大きさのゲイン）、又は、増幅（例えば、１より高いゲイン）であってもよい。

【0051】

加えて、増幅回路２１０は、１以上の他の構成要素２３０を備えていてもよい。非限定的な例として、該他の構成要素２３０は、追加の増幅段を提供する増幅器、フィルタリングを行うフィルタ、及び／又は、他の処理回路部を備えていてもよい。図２では、他の構成要素２３０が変調回路２２５に直列に接続されているものとして図示されているが、該他の構成要素２３０は、増幅回路２１０の様々な地点に分散されてもよい。一例では、他の構成要素２３０は、変調回路２１５の前段にあり、信号源２０５からの信号を処理（例えば、フィルタリング）してフィルタリングした信号を変調回路２１５に供給する処理回路（例えば、フィルタ）を備えていてもよい。他の例としては、他の構成要素２３０は、変調回路２１５と増幅器２２０の間、及び／又は、増幅器２２０と変調回路２２５の間にある１以上の処理回路を備えていてもよい。

【0052】

増幅回路２１０の出力信号は、負荷２３５及び／又はオフセット校正回路２４０に供給され得る。例えば、増幅回路２１０の最終増幅段が、負荷２３５に出力信号を供給してもよい。この例では、増幅回路２１０が単一段の増幅器である場合、最終増幅段が、増幅器２２０によって提供されてもよい。他の場合、最終増幅段は、増幅器２２０の下流の増幅器（例えば、他の構成要素２３０の一部）によって提供されてもよい。

【0053】

オフセット校正回路２４０は、論理回路２４５と補償信号ジェネレータ２５０とを備えている。オフセット校正回路２４０は、増幅回路２１０に関連するオフセットを特定し、増幅回路２１０の出力にあるオフセットを補償する（その効果を低減し、消滅させる）ために増幅回路２１０の出力を用いてもよい。論理回路２４５は、増幅回路２１０からの出力信号に基づいた制御を設定し、補償信号ジェネレータ２５０に該制御信号を供給してもよい。場合によっては、制御信号は、補償信号ジェネレータ２５０にビットシーケンスとして供給されてもよい。補償信号ジェネレータ２５０は、論理回路２４５からの制御信号に基づいて１以上の補償信号を生成し、該補償信号を増幅回路２１０に印加して増幅回路２１０の出力を調節する。場合によっては、各補償信号は、増幅回路２１０に印加される電気信号（例えば、電圧信号、電流信号）であってもよい。例としては、補償信号は、増幅器２２０の出力に印加される１以上の電流を含んでいてもよい。異なる制御信号が、異なる補償信号（例えば、補償信号に対応する異なる値）に対応していてもよい。

【0054】

いくつかの観点では、オフセット校正回路２４０は、反復的に動作して増幅回路２１０に関連するオフセットを特定し、補償してもよい。論理回路２４５は、制御信号をある値に設定してもよく、補償信号ジェネレータ２５０は、設定された該制御信号に基づいて補償信号を生成してもよい。論理回路２４５は、その後、増幅回路２１０の現在の出力に基づいて制御信号を異なる値に設定してもよく、補償信号ジェネレータ２５０は、この新しい制御信号に基づいて対応する補償信号を生成してもよい。様々な実施形態において、各反復により、生成された補償信号は、オフセットを緩和する（例えば、その効果を低減し、消滅させる）補償信号に向けて収束する。一実施形態では、オフセット校正回路２４０は、校正ループ、オフセット低減ループ、リップル低減ループ、又は、その変形（例えば、オフセット校正ループ）ということがある。

【0055】

いくつかの実施形態では、システム２００は、校正フェーズと動作フェーズとを実行してもよい。校正フェーズでは、信号源２０５はターンオフされてもよく、又は、オフセットを特定し、補償することを容易にするような信号（例えば、あらかじめ決められた信号）を提供するために用いられてもよい。ターンオフされる場合、信号源２０５は、ゼロ入力（例えば、ヌル信号とも呼ばれる）を供給すると考えてもよい。例えば、信号源２０５がターンオフされる場合、増幅回路２１０の非零の出力は、増幅回路２１０に関連するオフセットを示していることがある。論理回路２４５及び補償信号ジェネレータ２５０は、それぞれ、オフセットを補償する制御信号及び補償信号を生成してもよい。

【0056】

校正フェーズが完了した（例えば、オフセットが許容できるレベルに補償された）後、システム２００は、信号源２０５によって提供された信号（例えば、音声信号）を処理する動作フェーズに移行することがある。補償フェーズにオフセットを補償するように決定された補償信号は、動作フェーズの間、固定されて用いられてもよい。オフセットに関連する情報は、（例えばメモリ１６０に）保存されてもよく、オフセットを補償する補償信号を生成するために取り出され／使用されてもよい。このような情報は、補償信号の値、オフセットの値、及び／又は、補償信号の生成に用いられ得る他の情報を示していてもよい。補償信号は、オフセット補償回路によって生成され、印加されてもよい。オフセット補償回路は、補償信号ジェネレータ２５０であってもよく、及び／又は、他の回路部であってもよい。例えば、図１の制御回路１２５、１５０のそれぞれが、オフセットに関連する（例えば、メモリ１６０に保存された）情報を用いて増幅回路２１０のためのオフセット補償信号を生成することができるオフセット補償回路を備えていてもよい。

【0057】

場合によっては、校正フェーズは、システム２００の起動の間に行われてもよく、周期的に（例えば、前の校正フェーズが行われてから閾値だけの時間が経過した後）行われてもよく、オフセットのドリフトに応じて行われてもよい。例えば、オフセットのドリフトは、音声出力デバイスの出力信号におけるリップルとして検出されることがあり、これは、ユーザに可聴なことがある。この関連で、オフセットに関連するドリフトの緩和を容易にするために、校正が、ドリフトしたオフセットを緩和する補償信号を決定する（それに向けて収束する）ように行われてもよい。

【0058】

いくつかの実施形態では、負荷２３５及び／又はオフセット校正回路２４０は、増幅回路２１０にスイッチ可能に接続されてもよい。例えば、校正フェーズでは、オフセット校正回路２４０が増幅回路２１０に接続されてもよく、負荷２３５が増幅回路２１０から切り離されてもよい。場合によっては、オフセット校正回路２４０が他の回路（例えば、他の増幅回路）に校正フェーズを実施するために用いられ得るように、オフセット校正回路２４０が、増幅回路２１０から切り離されてもよい。他の場合には、オフセット校正回路２４０が、増幅回路２１０に取り付けられたままであり、補償信号ジェネレータ２５０が、増幅回路２１０のための補償信号を生成するために用いられてもよい。いくつかの実施形態では、動的に補償信号を（例えば、オフセットの時間に対するドリフトに起因して）調節しながらシステム２００を信号源２０５からの信号を処理するように動作させるように、校正フェーズと動作フェーズとが並列して発生してもよい。

【0059】

図３は、本開示の１以上の実施形態による、ノイズ、オフセット及びオフセットドリフトの緩和を容易にするためのシステム３００を図示している。図示された構成要素の全てが必要とされないかもしれないが、１以上の実施形態は、図に示されている追加の構成要素を備えていてもよい。構成要素の配置及び種類の変更が、本願に提示された特許請求の範囲の技術的範囲から離れずになされることがある。追加の構成要素、異なる構成要素、及び／又はより少ない構成要素が設けられてもよい。

【0060】

当該システムは、信号源３０５と、増幅回路３１５と、負荷３５５と、オフセット校正回路３６０とを備えている。一実施形態では、信号源３０５、増幅回路３１５、負荷３５５及びオフセット校正回路３６０は、それぞれ、図２の信号源２０５、増幅回路２１０、負荷２３５及びオフセット校正回路２４０であってもよく、備えていてもよく、その一部であってもよい。

【0061】

信号源３０５は、処理すべき（例えば、増幅、フィルタリングなど）信号を供給する。増幅回路３１５は、チョッパ回路３２５、３４０と、増幅器３３０、３４５、３５０とを備えている。増幅器３３４、３４５、３５０は、それぞれ、第１、第２、第３段増幅器又は増幅段と呼ばれることがあり、また、単に、増幅回路３１５の第１、第２、第３段とそれぞれ呼ばれることがある。ある観点では、増幅回路３１５がチョッパ回路を備えているので、増幅回路３１５は、チョップト増幅回路、又は、単にチョップト増幅器と呼ばれることがある。オフセット校正回路３６０は、比較回路３６５と、逐次比較レジスタ（ＳＡＲ）論理回路３７０と、校正ＤＡＣアレイ３７５とを備えている。一の観点では、チョッパ回路３２５、３４０は、それぞれ、図２の変調回路２１５、２２５であってもよく、備えていてもよく、その一部であってもよい。図３は、（例えば、増幅器３３０、３４５、３５０を備えた）３段増幅回路を図示しているが、より少ない増幅段（例えば、１又は２つの段）が用いられてもよく、より多い増幅段（例えば、４つ以上の段）が用いられてもよい。

【0062】

増幅回路３１５は、また、Ｚ_ｆｂと表記されているフィードバックインピーダンス回路（例えば、フィードバック抵抗回路）、増幅器３４５の補償キャパシタＣ_２１、Ｃ_２２、及び、増幅器３５０の補償キャパシタＣ_３１、Ｃ_３２を備えていてもよい。フィードバックインピーダンス回路と補償キャパシタは、増幅回路３１０に安定性を与えるための負帰還を行う。Ｚ_ｉｎは、増幅回路３１５の入力インピーダンス（例えば、入力抵抗）であり、フィードバックインピーダンス回路Ｚ_ｆｂと共に増幅回路３１５のゲインを設定するために用いられる。

【0063】

場合によっては、図３に示されているように、オフセット校正回路３６０は、スイッチ３９０、３９５を介して増幅回路３１５にスイッチ可能に結合されていてもよい。例えば、スイッチ３９０、３９５は、オフセットを補償する補償信号を決定するために、システム３００の校正フェーズの間にオフセット校正回路３６０を増幅回路３１５に結合してもよい。図３では、増幅器３３０のオフセットは、電圧オフセット３３５として表されている。

【0064】

いくつかの観点では、校正フェーズは、増幅回路３１５の起動の間に行われてもよく、周期的に（例えば、前の校正からある時間が経過した後）に行われてもよく、及び／又は増幅回路３１５の出力信号に基づいて適切に（例えば、増幅回路３１５の出力信号にリップルが存在する）行われてもよい。オフセット校正回路３６０を校正した後、オフセット校正回路３６０は、増幅回路３１５から切り離され、その後、（図２には図示されない）他の信号増幅回路の校正を行えるように該他の増幅回路に結合されてもよいが、必ずしもそうでなくてもよい。動作フェーズの間、また校正フェーズの間も、増幅回路３１５は、負荷３５５に結合（例えば、接続）されている。この関連で、校正フェーズの間、負荷３５５を接続しておくことで増幅回路３１５の校正に負荷３５５の負荷効果が考慮に入れられる。校正フェーズの間に決定された補償信号は、動作フェーズの間、オフセットを補償するために用いられてもよい。いくつかの実施形態では、（例えばオフセットの時間的なドリフトを緩和するために）動的に補償信号を調節している間に信号源３０５からの信号を処理するようにシステム３００を動作させるように、校正フェーズと動作フェーズとが並行して発生してもよい。

【0065】

オフセット補償がない場合（例えば、オフセット校正回路３６０がターンオフされている場合）における増幅回路３１５の様々な地点での信号の周波数領域表現の例を示す図４Ａ～図４Ｅを参照して増幅回路３１５の動作を説明する。これらの地点のいくつかでは、劣化が存在している。図４Ａは、信号源３０５によって提供される信号の例を図示している。増幅回路３１５は、信号源３０５からの信号を受け取る。図４Ｂは、図３の信号（例えば、差動信号）ｖｇｐ及びｖｇｎとして表される、チョッパ回路３２５の出力を図示している。図示されているように、チョッパ回路３２５は、該信号を、周波数ｆ_ｃｈｏｐ及びｆ_ｃｈｏｐの奇数倍周波数にアップモジュレートする。増幅器３３０は、チョッパ回路３２５からアップモジュレート後の信号を受け取る。チョッパ回路３２５の例は、図６を参照しながら後述する。図４Ｃは、増幅器３３０の出力を図示している。この点について、増幅器３３０は、アップモジュレート後の信号を増幅し、ノイズ（例えば、フリッカノイズ及び熱雑音）とオフセット（例えば、オフセットドリフトを含んでいる）とを加える。通常、周波数ｆ_ｃｈｏｐは、フリッカノイズの１／ｆコーナよりも高く設定してもよい。例えば、周波数ｆ_ｃｈｏｐは、数十キロヘルツの範囲であってもよい。しかしながら、１／ｆコーナは、回路の熱雑音のレベルに依存する。もし、熱雑音電力スペクトル密度がより低ければ、１／ｆコーナはより高い周波数にあることがあり、これは、チョッピング周波数を、１／ｆコーナ周波数よりも高くすべきであることを意味している。

【0066】

チョッパ回路３４０は、増幅されたアップモジュレート後の信号、ノイズ、オフセット及びオフセットドリフトを受け取る。図４Ｄは、チョッパ回路３４０の出力を図示している。図示されているように、チョッパ回路３４０は、増幅されたアップモジュレート後の信号をベースバンド（例えば、信号源３０５からの信号の周波数）に復調し、フリッカノイズ、オフセット及びオフセットドリフトをアップモジュレートする。この関連で、チョッパ回路３４０は、チョッパ回路３２５によって行われる変調に整合する復調を行う。チョッパ回路３４０は、フリッカノイズ、オフセット及びオフセットドリフトを、ｆ_ｃｈｏｐ及び（２ｍ＋１）ｆ_ｃｈｏｐ（例えば、ｆ_ｃｈｏｐの奇数倍高調波）に変調する。ここで、ｍは、整数である。増幅器３４５は、チョッパ回路３４０の出力を受け取る。図４Ｅは、増幅器３４５の出力を示している。この関連で、増幅回路３１５の第２段増幅器３４５及び第３段増幅器３５０の近辺に設けられているミラー容量Ｃ_２１及びＣ_２２によって周波数補償が行われることで、チョッパ回路３４０の出力にフィルタリング効果を生じさせる周波数応答ロールオフがなされる。増幅器３５０は、増幅器３４５の出力を受け取り、該出力を処理して、図３において出力ｏｕｔｐ、ｏｕｔｎ（例えば、差動出力）として表されている増幅回路３１５の出力を提供する。

【0067】

フリッカノイズが、ベースバンドにある増幅された信号と異なる（例えば、高い）周波数に変調されるので、変調又はチョッピング周波数が、増幅器応答の－３ｄＢの帯域幅よりも高ければ（これは、音声増幅器には一般に当てはまる）、フリッカノイズが、増幅された音声信号から分離され、増幅回路３１５の周波数応答ロールオフによって有効に緩和される。したがって、アップモジュレートされたフリッカノイズ及びオフセットは、ある程度、この増幅器応答によって緩和される。通常、アップモジュレートされたオフセット電圧の大きさは、アップモジュレートされたフリッカノイズよりも大きい。場合によっては、より高周波数のオフセットとフリッカノイズを低減し又は消滅させ、その効果を緩和するために追加のフィルタリングを用いてもよい。例えば、このフィルタリングは、図４Ｅに図示されているように、増幅器の後の１以上の増幅段によって行われてもよい。変調と対応する復調とは、チョッピング回路及びチョッピング周波数を参照して記述しているが、他の変調手法が用いられてもよい。

【0068】

図４Ｃ～図４Ｅに図示されているように、増幅器３３０によって加えられた劣化は、増幅回路３１５を伝搬し、増幅回路３１５の出力ｏｕｔｐ、ｏｕｔｎに存在している。この点について、出力ｏｕｔｐ、ｏｕｔｎは、電圧オフセット３３５の関数である。オフセット校正回路３６０は、増幅回路３１５に関連するオフセット（例えば、電圧オフセット３３５として表される増幅器３３０のオフセット）をキャンセルするために用いられる。初期的には、ＳＡＲ論理回路３７０は、制御信号として、ｎビットシーケンス（例えば、所定のｎビットシーケンス）を設定し、設定されたｎビットシーケンスを用いて校正ＤＡＣアレイ３７５の動作を制御してもよい。校正ＤＡＣアレイ３７５は、このｎビットシーケンスに基づいて１以上の補償信号を生成し、該補償信号を増幅回路３１５に供給してもよい。場合によっては、異なるｎビットシーケンスが異なる補償信号に対応している。校正ＤＡＣアレイ３７５の例は、図７、図８Ａ、図８Ｂに関して後述する。

【0069】

比較回路３６５は、増幅器３５０から出力ｏｕｔｐ、ｏｕｔｎを受け取り、出力ｏｕｔｐ、ｏｕｔｎの差に基づいて比較出力を生成する。一実施形態では、比較出力は、出力ｏｕｔｐ、ｏｕｔｎの何れが大きいかを示していてもよい。出力ｏｕｔｐ、ｏｕｔｎは、電圧オフセット３３５と補償信号の関数である。ＳＡＲ論理回路３７０は、該比較出力を受け取り、補償信号が電圧オフセット３３５の低減又は除去を容易にするように調節できるように、制御信号をしかるべく設定して校正ＤＡＣアレイ３７５を設定する。現在の増幅回路３１５の出力の組に基づいて比較出力を生成し、該比較出力に基づいて制御信号を設定し、該制御信号に基づいて補償信号を生成する処理を反復して繰り返し、電圧オフセット３３５を低減又は消滅させる補償信号にオフセット校正回路３６０を収束させてもよい。この点に関し、出力ｏｕｔｐ、ｏｕｔｎへの電圧オフセット３３５の効果が補償信号によってキャンセルされるように、補償信号が電圧オフセット３３５を補償してもよい。

【0070】

ある実施形態では、補償信号は、チョッパ回路３４０が校正ＤＡＣアレイ３７５からの補償信号と共に増幅器３３０からの出力信号を受け取るように増幅器３３０の出力に提供されてもよい。非零の補償信号については、補償信号は、一般に、増幅回路３１５の出力ｏｕｔｐ、ｏｕｔｎに作用を及ぼす。

【0071】

オフセット校正回路３６０を動作させる一例として、ＳＡＲ論理回路３７０は、Ｍ_６：０として表記される７ビットシーケンス（例えば、７ビットコードともいう）を生成してもよい。ビットシーケンスＭ_６：０は、７つのビットb₆b₅b₄b₃b₂b₁b₀として表記されてもよい。ここで、b₆は、最上位ビット（ＭＳＢ）であり、b₀は、最下位ビット（ＬＳＢ）である。初期的に、ＳＡＲ論理回路３７０は、制御信号を符号1000000に設定し、この符号を校正ＤＡＣアレイ３７５に供給してもよい。校正ＤＡＣアレイ３７５は、符号1000000に従って補償信号を生成し、この補償信号を増幅回路３１５に印加してもよい。増幅回路３１５の出力では、補償信号が増幅回路３１５に印加された後、比較回路３６５が、ｏｕｔｐとｏｕｔｎを比較する。

【0072】

場合によっては、比較回路３６５は、ｏｕｔｐとｏｕｔｎのどちらが大きいかを判断してもよい。ｏｕｔｐが大きい場合、ＳＡＲ論理回路３７０は、校正ＤＡＣアレイ３７５に供給される次の符号が1100000であるように、ＭＳＢを１に維持し、次のビットb₅を１に設定してもよい。校正ＤＡＣアレイ３７５は、符号1100000に従って補償信号を生成し、その補償信号を増幅回路３１５に印加してもよい。ｏｕｔｎが大きい場合、ＳＡＲ論理回路３７０は、校正ＤＡＣアレイ３７５に供給される次の符号が0100000であるように、ＭＳＢを０に設定し、次のビットb₅を１に設定してもよい。校正ＤＡＣアレイ３７５は、符号0100000に従って補償信号を生成し、その補償信号を増幅回路３１５に印加してもよい。この、現在のビットb_kを１に維持又は０に反転し、次のビットb_k-1を１に設定する処理は、ビットシーケンスの７個のビットのそれぞれについて反復的に実行され得る。各ｎビットシーケンスは、校正ＤＡＣアレイ３７５によって生成されるべき補償信号の対応する組に対応していてもよい。

【0073】

比較回路３６５がｏｕｔｐとｏｕｔｎの比較を行い、ＳＡＲ論理回路３７０が比較回路３６５の出力に基づいて符号を生成し、校正ＤＡＣアレイ３７５がＳＡＲ論理回路３７０からの符号に従って増幅器３３０の出力に電流信号を供給する各繰り返しにより、校正ＤＡＣアレイ３７５からの補償信号は、電圧オフセット３３５を緩和する（例えば、キャンセルし、補償する）信号に収束する。電圧オフセット３３５が補償されて、そうしなければリップルとして現れるアップモジュレートされたオフセットが、増幅回路３１５の出力ｏｕｔｐ、ｏｕｔｎにおいて除去され、又は、実質的に低減される（例えば、存在するリップルが小さい）。

【0074】

例えば、校正の終わりにおいて、校正ＤＡＣアレイ３７５が符号0100100に従って補償信号を生成し、該補償信号を増幅回路３１５に印加して電圧オフセット３３５を補償するように、制御信号に対応する最後のビットシーケンスは、0100100であることがある。場合によっては、最後のビットシーケンスを示す情報が（例えばメモリ１６０に）保存され、及び／又は、該情報に基づいて補償信号を生成して電圧オフセット３３５を補償するようにオフセット校正回路を設定するために用いられてもよい。７ビットの校正符号が用いられているが、用途に基づき、必要に応じてより少ない又はより多いビットが使用可能である。例えば、より正確なリップル低減のためには、より高ビットの校正コードが用いられてもよい。

【0075】

ＳＡＲ論理回路３７０は、数回の繰り返し（例えば、クロックサイクル）の後でオフセットを補償する（例えば、オフセットをキャンセルする）補償信号を決定するために用いられてもよい。例えば、７ビットの制御信号について、ＳＡＲ論理回路３７０は、収束のために７クロックサイクル（例えば、それに代えて７の整数倍のクロックサイクル）を用いてもよい。この例では、各クロックサイクルは、制御信号のビットを０又は１の何れに設定すべきかを判断するために用いられる。一旦、オフセットが決定されると、例えば所定数の繰り返しの後、及び／又は、一旦、オフセットが十分に抑制されると（例えば、音声出力信号にリップルがもはや存在しなくなると）、用いられるべき補償信号が固定されてもよく、及び／又は、補償信号を示す情報が保存されてもよい。

【0076】

補償信号が収束しない場合、オフセット校正回路３６０は、校正ＤＡＣアレイ３７５によって生成可能な補償信号の値の範囲を調節するように再設定されてもよい。この場合、ＳＡＲ論理回路３７０によって生成された既存の制御信号が、異なる補償信号の組に再割り当てされてもよく、補償信号の異なる組に対応する異なる制御信号の組が、ＳＡＲ論理回路３７０によって用いられてもよい。

【0077】

オフセット校正回路３６０が、比較回路３６５とＳＡＲ論理回路３７０と校正ＤＡＣアレイ３７５とを備えているが、他の構成要素が、代わりに、及び／又は、加えて使用され得る。例として、フラッシュＡＤＣ及び／又は他のＡＤＣが、ＳＡＲ論理回路３７０の代わりに及び／又は加えて用いられもよい。他の例として、オフセット校正回路３６０は、再帰的に、補償信号を生成し、増幅回路３１５の出力における変化に基づいて補償信号を調節し、オフセットを補償する補償信号に収束する構成要素の組み合わせを備えていてもよい。更に、いくつかの実施形態では、図３に示すように、オフセットがオフセット校正回路３６０によって緩和される前にチョッピングがチョッパ回路３２５によって行われてもよい。他の実施形態では、チョッピングが、オフセットがオフセット校正回路３６０によって補償された後に行われてもよい。他の実施形態では、チョッピングとオフセットの補償とを、同時に行ってもよい。

【0078】

図３は、差動出力と、関連する差動回路とを図示しているが、シングルエンド出力（例えば、シングルエンドのヘッドホン用）が、回路を適切に調節した上で用いられてもよい。例えば、比較回路３６５がシングルエンド出力信号を接地と比較し、ＳＡＲ論理回路３７０が比較出力に基づいて制御信号を生成し、校正ＤＡＣアレイ３７５がこの制御信号に基づいて補償信号を生成してもよい。

【0079】

図５は、本開示の１以上の実施形態による、フリッカノイズ、オフセット及びオフセットドリフトの緩和を容易にするための例示的なプロセス５００のフロー図を示している。例示的なプロセス５００は、他のシステムと共に用いられ得るが、ここでは、例示の目的で、例示的なプロセス５００を、システム３００を参照して記載する。１以上の動作が、要求に即して、組み合わされ、省略され、及び／又は、他の順序で行われてもよいことに留意されたい。

【0080】

ブロック５０５では、チョッパ回路３２５が信号を変調する。チョッパ回路３２５は、該信号をチョッパ周波数ｆ_ｃｈｏｐ及びｆ_ｃｈｏｐの奇数倍にアップコンバートしてもよい。ブロック５１０では、増幅器３３０が、チョッパ回路３２５からの変調後の信号を増幅する。このような増幅は、変調後の信号の信号電力を増加させるが、ノイズ（例えば、フリッカノイズ、熱雑音）、オフセット、オフセットドリフトのような劣化を付け加えることがある。ブロック５１５では、チョッパ回路３４０は、増幅された変調後の信号を復調する。場合によっては、チョッパ回路３４０は、増幅された変調後の信号を（例えば、信号源３０５からの信号の周波数に）ダウンコンバートし、（例えば、ｆ_ｃｈｏｐ及びｆ_ｃｈｏｐの奇数倍高調波に）劣化をアップコンバートする。

【0081】

ブロック５２０では、ＳＡＲ論理回路３７０は、制御信号を所定値に設定する。一の観点では、ＳＡＲ論理回路３７０は、制御信号をＭＳＢにおいて１に設定し、他のビットについては０に（例えば、1000000）設定する。ブロック５２５では、校正ＤＡＣアレイ３７５が、制御信号に基づいて補償信号を生成する。ブロック５３０では、校正ＤＡＣアレイ３７５は、補償信号を増幅回路３１５に印加する。例えば、校正ＤＡＣアレイ３７５は、補償信号（例えば、電流信号）を増幅器３３０の出力（例えば、出力ライン）に印加してもよい。

【0082】

ブロック５３５では、校正が完了したかに関して判断する。一実施形態では、ＳＡＲ論理回路３７０を用いる際に、校正は、各繰り返しにおいて、増幅回路３１５の出力に応じて制御信号のビットのそれぞれが設定された（例えば、ビットシーケンスを1000000に設定することで開始する）ときに校正が完了する。他の観点では、例えばオフセットが十分に補償されたときのように、制御信号のビットのそれぞれが順次に設定される（例えば、対応する補償信号がテストされ）前に校正が完了していてもよい。例えば、ｎビットシーケンスを用いるＳＡＲ論理回路３７０については、オフセットは、全ｎビットが個別に設定される前に十分に補償されるように特定されてもよい。

【0083】

校正が完了していないと判断されたら、プロセス５００は、校正の次の繰り返しのためにブロック５４０に進む。ブロック５４０では、ＳＡＲ論理回路３７０は、増幅回路３１５の出力に基づいて制御信号を調節する。増幅回路３１５の出力は、ブロック５３０で設定されて印加された補償信号に少なくとも部分的に基づいている。場合によっては、ＳＡＲ論理回路３７０は、増幅回路３１５の出力（例えば、差動出力）に応じて比較回路３６５によって生成された比較出力に基づいて制御信号を調節してもよい。校正ＤＡＣアレイ３７５は、その後、（ブロック５２５で）調節された制御信号に基づいて補償信号を生成し、補償信号を（ブロック５３０で）増幅回路３１５に印加する。

【0084】

校正が完了したと判断した場合、プロセス５００は、ブロック５４５に進む。ブロック５４５では、オフセット校正回路３６０（例えば、ＳＡＲ論理回路３７０）は、校正フェーズの最後の繰り返しにおいて校正ＤＡＣアレイ３７５によって生成された補償信号を示す情報を供給する。この情報は、補償信号の値、補償信号に対応する制御信号の値、及び／又は、一般に、オフセットを緩和するために印加すべき補償信号を決定する（例えば、導き出す）ために用いられ得る如何なる信号を含んでいてもよい。ブロック５５０では、オフセット校正回路が、該保存された情報に対応する補償信号を増幅回路３１５に印加してオフセットを緩和する。オフセット校正回路は、制御回路１２５及び／又は１５０、及び／又は、補償信号を供給してオフセットを緩和することができる他の回路に実装されてもよい。オフセット校正回路３６０が校正後に増幅回路３１５に接続されたままになる場合には、校正ＤＡＣアレイ３７５が補償信号を印加するために用いられてもよい。

【0085】

図６は、一実施形態によるチョッパ回路３２５の例を図示している。チョッパ回路３２５は、トランジスタ６０５、６１０、６１５及び６２０を備えている。一実施形態では、トランジスタ６０５、６１０、６１５及び６２０は、ハイの信号状態からローの信号状態に、及び、その逆に切り替わる、周波数がｆ_ｃｈｏｐの矩形波を用いて制御されてもよい。この点に関し、トランジスタ６０５、６１０は、ハイからロー及びその逆に切り替わる、周波数がｆ_ｃｈｏｐの第１の矩形波に基づいてオンオフし、トランジスタ６１５、６２０は、ハイからロー及びその逆に切り替わる、周波数がｆ_ｃｈｏｐの第２の矩形波に基づいてオンオフされる。第１の矩形波と第２の矩形波は、相補の矩形波であり、第２の矩形波がローの信号状態（例えば、論理０）にあるとき、第１の矩形波がハイの信号状態（例えば、論理１）になり、第２の矩形波がハイの信号状態にあるとき、第１の矩形波がローの信号状態になる。トランジスタ６０５、６１０がオンされ、トランジスタ６１５、６２０がオフされると、チョッパ回路３２５の入力ｉｎｎ、ｉｎｐは、それぞれ、出力ｖｇｎ、ｖｇｐに結合される。トランジスタ６０５、６１０がオフされ、トランジスタ６１５、６２０がオンされると、入力ｉｎｎ、ｉｎｐは、それぞれ、出力ｖｇｐ、ｖｇｎに結合される。図６は、チョッパ回路３２５に関して記述しているが、同一又は類似の構成が、チョッパ回路３４０に用いられ得る。

【0086】

図７は、本開示の１以上の実施形態による、校正ＤＡＣアレイ３７５と、関連する増幅回路３１５への接続の例を示している。校正ＤＡＣアレイ３７５は、電流生成器とも呼ばれることがある調整可能電流源７０５、７１０を備えている。調整可能電流源７０５、７１０は、それぞれ、電流Ｉ_ｎ、Ｉ_ｐを生成してもよい。場合によっては、Ｉ_ｎ、Ｉ_ｐは、同一の大きさを有しているが逆の極性を有していてもよい。図３を参照して、調整可能電流源７０５が電流Ｉ_ｎを増幅器３３０の一の出力に供給してもよく、調整可能電流源７１０が電流Ｉ_ｐを増幅器３３０の他の出力に供給してもよい。この関連で、校正ＤＡＣアレイ３７５によって生成される補償信号は、電流信号Ｉ_ｎ、Ｉ_ｐを含んでいる。図７において、電流Ｉ_ｎ、Ｉ_ｐは、電流を増幅器３３０の１つの側に加え、他の側に加えず、又は、電流を１つの側に加え、他の側から同じ電流を減じることによって、増幅回路３１５に関連するオフセット（例えば、電圧オフセット３３５）を補償する（例えば、キャンセルする）ために用いられてもよい。電流Ｉ_ｎ、Ｉ_ｐは、零化電流ということがある。

【0087】

図８Ａは、本開示の１以上の実施形態による、調整可能電流源７０５の例を図示している。調整可能電流源７０５は、電流源のアレイを備えていてもよい。各電流源は、１以上のトランジスタ（例えば、ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタ、及び／又は、他のトランジスタ）を用いて実装されてもよい。図８Ａでは、調整可能電流源７０５は、接地に接続されたｎ型ＭＯＳトランジスタであるトランジスタ８０５、８１０、８１５を備えている。トランジスタ８０５、８１０、８１５は、それぞれ、電流Ｉ_ｎ６、Ｉ_ｎ５、及び、Ｉ_ｎ０を接地に排出するのを助ける。トランジスタ８１０と８１５の間の楕円は、１以上の追加のトランジスタを表すことがある。校正ＤＡＣアレイ３７５は、ＳＡＲ論理回路３７０から制御信号を受け取ってもよい。この制御信号に基づき、校正ＤＡＣアレイ３７５は、各電流源を活性化し（例えば、オン、ターンオンし）、又は非活性化し（例えば、オフし、ターンオフし）、そうするに当たって、増幅器３３０の一の側に零化電流を加え、その出力においてオフセットを零化し、これにより、ｏｕｔｐとｏｕｔｎの間のオフセットを補償（例えば、零化）してもよい。

【0088】

図８Ａにおいて、調整可能電流源７０５は、各電流源が対応するスイッチを介して活性化又は非活性化される、電流Ｉ_ｎ０、Ｉ_ｎ１、・・・、Ｉ_ｎ６を供給するｎ＝７個の電流源として表されることがある。図８Ａは、各列に１つの電流源を示しているが、図８Ａに図示されている各電流源が、１以上の電流源を用いて実装されてもよい。例えば、電流源Ｉ_ｎ５が、電流Ｉ_ｎ５を供給する単一の信号源であってもよく、等価的に電流Ｉ_ｎ５を供給する複数の信号源であってもよい。同様に、図８Ａに図示されている各スイッチは、単一のスイッチを表す場合があり、スイッチのスタックであってもよい。場合によっては、例えば、Ｉ_ｎ０＝Ｉ、Ｉ_ｎ１＝２Ｉ、…、Ｉ_ｎ６＝２^５Ｉのように、電流が、２進数の分布をもって発生されてもよい。

【0089】

図８Ｂは、本開示の１以上の実施形態による、調整可能電流源７１０の例を図示している。図８Ａの記載は、全体として、図８Ｂにも当てはまる。図８Ｂにおいて、調整可能電流源７１０は、接地に接続され、電流Ｉ_ｐ６、Ｉ_ｐ５、及び、Ｉ_ｐ０を接地に排出するのを助けるｎ型ＭＯＳトランジスタであるトランジスタ８２０、８２５、８３０を備えている。トランジスタ８２５と８３０の間の楕円は、１以上の追加のトランジスタを表すことがある。調整可能電流源７１０は、各電流源が対応するスイッチを介して活性化又は非活性化され、電流Ｉ_ｐ０、Ｉ_ｐ１、…、Ｉ_ｐ６を供給するｎ＝７個の電流源として表されることがある。場合によっては、例えば、Ｉ_ｐ０＝－Ｉ、Ｉ_ｐ１＝－２Ｉ、…、Ｉ_ｐ６＝－２^５Ｉのように、電流が、２進数の分布をもって発生されてもよい。

【0090】

一実施形態では、調整可能電流源７１０の電流源は、調整可能電流源７１０の対応する電流源と同一の大きさで逆の極性の電流を供給してもよい。例えば、Ｉ_ｐ６がＩ_ｎ６と同一の大きさで反対の極性を有していてもよく、Ｉ_ｐ５がＩ_ｎ５と同一の大きさで反対の極性を有していてもよい、等である。

【0091】

場合によっては、図７に示されているＩ_ｎは、Ｉ_ｎ＝Ｉ_ｎ０＋Ｉ_ｎ１＋Ｉ_ｎ２＋Ｉ_ｎ３＋Ｉ_ｎ４＋Ｉ_ｎ５＋Ｉ_ｎ６で供給されてもよく、図７に示されているＩ_ｐは、Ｉ_ｐ＝Ｉ_ｐ０＋Ｉ_ｐ１＋Ｉ_ｐ２＋Ｉ_ｐ３＋Ｉ_ｐ４＋Ｉ_ｐ５＋Ｉ_ｐ６で供給されてもよい。一の観点では、ＳＡＲ論理回路３７０からの制御信号Ｍ_６：０＝ｂ_６ｂ_５ｂ_４ｂ_３ｂ_２ｂ_１ｂ_０が、スイッチを制御する個別の制御信号ｍ_ｎ６、ｍ_ｎ５、・・・、ｍ_ｎ０、及び、ｍ_ｐ６、ｍ_ｐ５、・・・、ｍ_ｐ０を生成するために用いられてもよい。ある場合には、ＳＡＲ論理回路３７０からのビットシーケンスの各ビットが、対応する電流源を活性化し、非活性化してもよい。図８Ａ、図８Ｂは、ＳＡＲ論理回路３７０からの制御信号のビットの数と同一の数の列（例えば、同一の数の電流源及び対応するスイッチ）を図示しているが、列の数は、制御信号のビットの数と同一である必要はない。

【0092】

図９は、本開示の１以上の実施形態による、時間の関数としての増幅回路３１５の出力電圧ｏｕｔｐ、ｏｕｔｎの差の例示的なグラフ９００を図示している。このグラフ９００は、遷移領域における熱雑音及びフリッカノイズの効果を含む複合信号シミュレーションの結果である。ノイズ、オフセット及びオフセットドリフトの緩和を容易化するための他のシステムが他の実施形態では使用され得るが、例示の目的として、図９は、システム３００を参照して記載している。

【0093】

グラフ９００では、校正フェーズと動作フェーズとが特定されている。図示されている実施形態における校正フェーズの間、増幅回路３１５の出力で測定された信号をオフセットとより容易に関連付けることができるように、増幅回路３１５には信号が供給されていない（例えば、信号源３０５がオフされているか、もしくはゼロ信号を供給していると考えられる）。グラフ９００に図示されているように、校正ＤＡＣアレイ３７５によって増幅回路３１５に供給される補償信号は、出力電圧ｏｕｔｐ、ｏｕｔｎの差を０Ｖに向けて収束させ、増幅回路３１５に関連するオフセット（例えば、電圧オフセット３３５）をキャンセルする。場合によっては、オフセットは、音声用途では数百マイクロボルトであり得る仕様目標よりも低減され得る。校正フェーズは、（ｎ＋１）クロックサイクルを要する。ここで、ｎは、例示的なＳＡＲベースの校正回路のビット解像度である。音声用途では、校正クロックは、音声の帯域よりも高い周波数で動作することがある。図示された例は、２５ｋＨｚで動作しており、７ビットのＳＡＲ解像度では、おおよそ２８０マイクロ秒を要する。

【0094】

増幅器３３０に印加されるべき補償信号を示す情報は、校正フェーズの終わりに格納され、補償信号を生成してオフセットを緩和するために動作フェーズの間に用いられてもよい。動作フェーズの間、変調／復調回路３２５、３４０がｆ_ｃｈｏｐで刻時され、増幅回路３１５によって増幅し、負荷３５５に供給すべき信号（例えば音声信号）を供給するために信号源３０５がターンオンされてもよい。

【0095】

一実施形態では、オフセット校正回路３６０が、（例えば、他の増幅回路についてオフセット校正回路３６０を用いることができるように）校正フェーズの後に増幅回路３１５から切り離されてもよい。オフセット校正回路３６０は、その後の校正フェーズのために増幅回路３１５に再接続されることがある。他の観点では、オフセット校正回路３６０は、動作フェーズの間、増幅回路３１５に接続されたままであり、動作フェーズの間、オフセット及び関連するドリフトを監視し、及び／又は補償し続けてもよい。

【0096】

図１０Ａは、オフセット緩和がない場合の増幅回路３１５の出力電圧ｏｕｔｐ、ｏｕｔｎのグラフ１００５を図示している。図１０Ｂは、オフセット緩和を行った場合の出力電圧ｏｕｔｐ、ｏｕｔｎのグラフ１０１０を図示している。図１０Ｃ及び図１０Ｄは、それぞれ、グラフ１００５、１０１０の部分１０１５、１０２０の拡大した図である。図１０Ｃに図示されているように、チョッピングされたオフセット３３５によるリップルが、正弦波の音声波形に重畳された矩形波として現れている。図１０Ｄでは、リップルが緩和されている。図１０Ｃは、音声波形に重畳されている矩形波としてリップルを図示しているが、場合によっては、リップルは、音声波形に重畳された三角波として現れることがある。

【0097】

当てはまる場合には、本開示に提供されている様々な実施形態は、ハードウェア、ソフトウェア、又は、ハードウェアとソフトウェアの組み合わせを用いて実施され得る。また、当てはまる場合には、本願に提示した様々なハードウェアの構成要素及び／又はソフトウェアの構成要素は、本開示の範囲から離れずに、ソフトウェア、ハードウェア及び／又はその両方を備える複合の構成要素に組み合わされることがある。当てはまる場合、本願に提示されている様々なハードウェアの構成要素及び／又はソフトウェアの構成要素は、本開示の範囲から離れずに、ソフトウェア、ハードウェア及び／又はその両方を備えるサブ構成要素に分離されることがある。加えて、当てはまる場合には、ソフトウェアの構成要素は、ハードウェアの構成要素として実施され得るし、また逆も同様であると考えられる。

【0098】

本開示によれば、プロフラムコード及び／又はデータのようなソフトウェアは、１以上のコンピュータ読み取り可能媒体に保存され得る。本願に特定されたソフトウェアは、ネットワーク化された、及び／又は、そうではない、１以上の汎用又は特定用途のコンピュータ及び／又はコンピュータシステムを用いて実行され得ると考えられる。当てはまる場合には、本願に記載されている特徴を提供するように、本願に記載された様々なステップの順序は変更され、複合ステップに組み合わされ、及び／又はサブステップに分離されることがある。

【0099】

前述の開示は、本開示を、開示されている、まさにその形態や特定の使用分野に限定することを意図したものではない。したがって、明示的に記載され、又は、本願に示唆されているものの何れであっても、様々な代替の実施形態及び／又は本開示への変更が、本開示に照らして可能であるであると考えられる。本開示の上記された実施形態をもってすれば、当業者は、本開示の範囲から離れることなく形態及び詳細において変更がなされ得ると認識するであろう。したがって、本開示は、クレームによってのみ限定される。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10A】

【図10B】

【図10C】

【図10D】