特許 7584034 Ｄ級電力変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-07

(45)【発行日】2024-11-15

(54)【発明の名称】Ｄ級電力変換器

(51)【国際特許分類】

   H02M 1/08 20060101AFI20241108BHJP

   H02M 7/48 20070101ALI20241108BHJP

【ＦＩ】

H02M1/08 C

H02M1/08 A

H02M7/48 E

【請求項の数】 11

(21)【出願番号】P 2021574525

(86)(22)【出願日】2020-12-17

(86)【国際出願番号】 JP2020047191

(87)【国際公開番号】W WO2021153072

(87)【国際公開日】2021-08-05

【審査請求日】2023-05-26

(31)【優先権主張番号】P 2020014717

(32)【優先日】2020-01-31

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】314012076

【氏名又は名称】パナソニックＩＰマネジメント株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】明石 裕樹

(72)【発明者】

【氏名】石井 卓也

(72)【発明者】

【氏名】川上 佳人

(72)【発明者】

【氏名】八幡 和宏

(72)【発明者】

【氏名】東 武志

(72)【発明者】

【氏名】南 善久

【審査官】今井 貞雄

(56)【参考文献】

【文献】国際公開第２０１４／１９６１３６（ＷＯ，Ａ１）

【文献】特表２０１８－５２１６２６（ＪＰ，Ａ）

【文献】特表２０１７－５３６０７８（ＪＰ，Ａ）

【文献】国際公開第２０１９／０５９２９２（ＷＯ，Ａ１）

【文献】特開２００５－３０４２１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／０８

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

互いに直列接続された第１の半導体素子及び第２の半導体素子より構成された、１００Ｖ以上の直流電圧を印加されるスイッチ回路と、
前記第１の半導体素子又は前記第２の半導体素子をスイッチング動作させる駆動回路と、
所定の電源電圧を入力され、前記所定の電源電圧を前記所定の電源電圧とは絶縁された第１の電源電圧に変換して前記駆動回路へ出力する絶縁型電源回路と、
６ＭＨｚ以上の第１の信号を入力され、前記第１の信号を前記第１の信号とは絶縁された第１の駆動信号に変換して前記駆動回路へ出力する絶縁信号変換器と、
前記絶縁型電源回路と前記絶縁信号変換器とが搭載された単一基板と、を備え、
前記第１の半導体素子及び前記第２の半導体素子は、ワイドバンドギャップ半導体素子であり、
前記第１の半導体素子及び前記第２の半導体素子の接続点の電位を、最高速度５０Ｖ／ｎｓ以上で変化させ、
前記接続点から１ｋＷ以上の交流電圧を出力し、
前記絶縁型電源回路と前記絶縁信号変換器とは、前記第１の駆動信号を伝達する配線に対して前記絶縁型電源回路の電源ラインがシールド効果を奏するように互いに近接配置されて、前記単一基板に搭載される、
Ｄ級電力変換器。

【請求項2】

前記単一基板に、更に前記駆動回路が搭載された、
請求項１に記載のＤ級電力変換器。

【請求項3】

前記駆動回路は、
前記第１の半導体素子をスイッチング動作させる第１の駆動回路と、
前記第２の半導体素子をスイッチング動作させる第２の駆動回路と、を有し、
前記絶縁型電源回路は、
前記所定の電源電圧を入力され、前記所定の電源電圧を前記第１の電源電圧に変換して前記第１の駆動回路へ出力する第１の絶縁型電源回路と、
前記所定の電源電圧を入力され、前記所定の電源電圧を前記所定の電源電圧とは絶縁された第２の電源電圧に変換して前記第２の駆動回路へ出力する第２の絶縁型電源回路と、を有し、
前記絶縁信号変換器は、
前記第１の信号を入力され、前記第１の信号を前記第１の駆動信号に変換して前記第１の駆動回路に出力する第１の絶縁信号変換器と、
６ＭＨｚ以上の第２の信号を入力され、前記第２の信号を前記第２の信号とは絶縁された第２の駆動信号に変換して前記第２の駆動回路に出力する第２の絶縁信号変換器と、を有し、
前記第１の絶縁型電源回路から前記第１の駆動回路へ前記第１の電源電圧を伝達する配線経路は５ｃｍ以下である、
請求項１又は請求項２に記載のＤ級電力変換器。

【請求項4】

互いに直列接続された第１の半導体素子及び第２の半導体素子より構成された、１００Ｖ以上の直流電圧を印加されるスイッチ回路と、
前記第１の半導体素子又は前記第２の半導体素子をスイッチング動作させる駆動回路と、
所定の電源電圧を入力され、前記所定の電源電圧を前記所定の電源電圧とは絶縁された第１の電源電圧に変換して前記駆動回路へ出力する絶縁型電源回路と、
６ＭＨｚ以上の第１の信号を入力され、前記第１の信号を前記第１の信号とは絶縁された第１の駆動信号に変換して前記駆動回路へ出力する絶縁信号変換器と、
前記絶縁型電源回路と前記絶縁信号変換器とが搭載された単一基板と、を備え、
前記駆動回路は、
前記第１の半導体素子をスイッチング動作させる第１の駆動回路と、
前記第２の半導体素子をスイッチング動作させる第２の駆動回路と、を有し、
前記絶縁型電源回路は、
前記所定の電源電圧を入力され、前記所定の電源電圧を前記第１の電源電圧に変換して前記第１の駆動回路へ出力する第１の絶縁型電源回路と、
前記所定の電源電圧を入力され、前記所定の電源電圧を前記所定の電源電圧とは絶縁された第２の電源電圧に変換して前記第２の駆動回路へ出力する第２の絶縁型電源回路と、を有し、
前記絶縁信号変換器は、
前記第１の信号を入力され、前記第１の信号を前記第１の駆動信号に変換して前記第１の駆動回路に出力する第１の絶縁信号変換器と、
６ＭＨｚ以上の第２の信号を入力され、前記第２の信号を前記第２の信号とは絶縁された第２の駆動信号に変換して前記第２の駆動回路に出力する第２の絶縁信号変換器と、を有し、
前記第１の絶縁型電源回路から前記第１の駆動回路へ前記第１の電源電圧を伝達する配線経路は５ｃｍ以下であり、
前記第１の半導体素子及び前記第２の半導体素子は、ワイドバンドギャップ半導体素子であり、
前記第１の半導体素子及び前記第２の半導体素子の接続点の電位を、最高速度５０Ｖ／ｎｓ以上で変化させ、
前記接続点から１ｋＷ以上の交流電圧を出力し、
前記絶縁型電源回路と前記絶縁信号変換器とは、前記第１の駆動信号を伝達する配線に対して前記絶縁型電源回路の電源ラインがシールド効果を奏するように互いに近接配置されて、前記単一基板に搭載される、
Ｄ級電力変換器。

【請求項5】

前記第１の絶縁型電源回路と、前記第２の絶縁型電源回路と、前記第１の絶縁信号変換器と、前記第２の絶縁信号変換器とが、直線状に配置された、
請求項３又は請求項４に記載のＤ級電力変換器。

【請求項6】

前記絶縁型電源回路は、出力側からのフィードバック信号が入力されない、
請求項１から請求項５のいずれか１項に記載のＤ級電力変換器。

【請求項7】

前記絶縁型電源回路は、前記第１の電源電圧の電位を設定する出力電圧可変回路を有する、
請求項１から請求項６のいずれか１項に記載のＤ級電力変換器。

【請求項8】

更に、前記絶縁型電源回路と前記駆動回路との間の、前記第１の電源電圧を伝達する経路に、雑音除去回路を備える、
請求項１から請求項７のいずれか１項に記載のＤ級電力変換器。

【請求項9】

前記雑音除去回路は、前記経路に、互いに直列接続された整流素子及び抵抗性素子を有する、
請求項８に記載のＤ級電力変換器。

【請求項10】

前記雑音除去回路は、前記経路に、バイパスコンデンサを有する、
請求項８又は請求項９に記載のＤ級電力変換器。

【請求項11】

更に、前記絶縁型電源回路と前記駆動回路との間の、前記第１の電源電圧を伝達する配線の少なくとも一部をシールドするシールド構造体を備える、
請求項１から請求項１０のいずれか１項に記載のＤ級電力変換器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、入力された直流電圧をスイッチングして出力するＤ級電力変換器に関する。

【背景技術】

【0002】

従来、シリコン半導体素子をスイッチング素子とするＤ級電力変換器が知られている（例えば、特許文献１参照）。また、ＧａＮトランジスタを用いたスイッチング素子は、特許文献２に記載されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１１－２０５７４６号公報

【文献】国際公開第２０１７／０８１８５６号

【発明の概要】

【0004】

小型ながら安定した高周波スイッチング動作をすることができるＤ級電力変換器が求められている。

【0005】

本開示の一態様に係るＤ級電力変換器は、スイッチ回路と、駆動回路と、絶縁型電源回路と、絶縁信号変換器と、単一基板と、を備える。スイッチ回路は、第１の半導体素子及び第２の半導体素子より構成される。また、スイッチ回路は、１００Ｖ以上の直流電圧を印加される。第１の半導体素子及び第２の半導体素子は、互いに直列接続されている。駆動回路は、第１の半導体素子又は第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、所定の電源電圧を入力される。絶縁型電源回路は、所定の電源電圧を、所定の電源電圧とは絶縁された第１の電源電圧に変換する。また、絶縁型電源回路は、第１の電源電圧を駆動回路へ出力する。絶縁信号変換器は、６ＭＨｚ以上の第１の信号を入力される。絶縁信号変換器は、第１の信号を、第１の信号とは絶縁された第１の駆動信号に変換する。また、絶縁信号変換器は、第１の駆動信号を駆動回路へ出力する。単一基板は、絶縁型電源回路と絶縁信号変換器とを搭載する。第１の半導体素子及び第２の半導体素子は、ともにワイドバンドギャップ半導体素子である。当該Ｄ級電力変換器は、第１の半導体素子及び第２の半導体素子の接続点の電位を最高速度５０Ｖ／ｎｓ以上で変化させるとともに、接続点から１ｋＷ以上の交流電圧を出力する。

【0006】

本開示の別の一態様に係るＤ級電力変換器は、スイッチ回路と、駆動回路と、絶縁型電源回路と、絶縁信号変換器と、を備える。スイッチ回路は、互いに直列接続された第１の半導体素子及び第２の半導体素子より構成される。また、スイッチ回路は、１００Ｖ以上の直流電圧を印加される。駆動回路は、第１の半導体素子又は第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、所定の電源電圧を入力される。絶縁型電源回路は、所定の電源電圧を、所定の電源電圧とは絶縁された第１の電源電圧に変換する。また、絶縁型電源回路は、第１の電源電圧を駆動回路へ出力する。絶縁信号変換器は、６ＭＨｚ以上の第１の信号を入力される。絶縁信号変換器は、第１の信号を、第１の信号とは絶縁された第１の駆動信号に変換する。また、絶縁信号変換器は、第１の駆動信号を駆動回路へ出力する。駆動回路は、第１の駆動回路と、第２の駆動回路とを有する。第１の駆動回路は、第１の半導体素子をスイッチング動作させる。第２の駆動回路は、第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、第１の絶縁型電源回路と、第２の絶縁型電源回路とを有する。第１の絶縁型電源回路は、所定の電源電圧を入力される。第１の絶縁型電源回路は、所定の電源電圧を、所定の電源電圧と絶縁された第１の電源電圧に変換する。また、第１の絶縁型電源回路は、第１の電源電圧を第１の駆動回路へ出力する。第２の絶縁型電源回路は、所定の電源電圧を入力される。第２の絶縁型電源回路は、所定の電源電圧を、所定の電源電圧と絶縁された第２の電源電圧に変換する。また、第２の絶縁型電源回路は、第２の電源電圧を第２の駆動回路へ出力する。絶縁信号変換器は、第１の絶縁信号変換器と、第２の絶縁信号変換器とを有する。第１の絶縁信号変換器は、第１の信号を入力される。第１の絶縁信号変換器は、第１の信号を、第１の信号とは絶縁された第１の駆動信号に変換する。また、第１の絶縁信号変換器は、第１の駆動信号を第１の駆動回路に出力する。第２の絶縁信号変換器は、６ＭＨｚ以上の第２の信号を入力される。第２の絶縁信号変換器は、第２の信号を、第２の信号とは絶縁された第２の駆動信号に変換する。また、第２の絶縁信号変換器は、第２の駆動信号を第２の駆動回路に出力する。第１の絶縁型電源回路から第１の駆動回路へ第１の電源電圧を伝達する配線経路は５ｃｍ以下である。第１の半導体素子及び第２の半導体素子は、ワイドバンドギャップ半導体素子である。当該Ｄ級電力変換器は、第１の半導体素子及び第２の半導体素子の接続点の電位を最高速度５０Ｖ／ｎｓ以上で変化させるとともに、接続点から１ｋＷ以上の交流電圧を出力する。

【0007】

本開示のＤ級電力変換器によれば、小型ながら安定した高周波スイッチング動作をすることができるＤ級電力変換器が提供される。

【図面の簡単な説明】

【0008】

【図1】図１は、第一の実施形態に係るＤ級電力変換器の回路構成例を示すブロック図である。

【図2A】図２Ａは、第一の実施形態に係る第１の絶縁型電源回路の回路構成例を示すブロック図である。

【図2B】図２Ｂは、一体化されて構成される、第一の実施形態に係る第１の絶縁型電源回路と第２の絶縁型電源回路との回路構成例を示すブロック図である。

【図3】図３は、第二の実施形態に係るＤ級電力変換器の回路構成例を示すブロック図である。

【図4】図４は、第二の実施形態に係る第１の雑音除去回路の回路構成例を示すブロック図である。

【図5】図５は、第三の実施形態に係るＤ級電力変換器の回路構成例を示すブロック図である。

【図6】図６は、第四の実施形態に係るＤ級電力変換の物理的構造例を示す模式図である。

【図7】図７は、半導体素子を高速スイッチングさせた際の波形のフーリエ解析結果を示す図である。

【図8】図８は、第五の実施形態に係る制御基板の物理的構成例を示す模式図である。

【図9】図９は、第五の実施形態に係る制御基板の拡大断面図である。

【発明を実施するための形態】

【0009】

（本開示の一態様を得るに至った経緯）
例えば特許文献１に開示された従来のＤ級電力変換器では、スイッチング素子にはＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)のようなシリコン半導体素子が用いられている。

【0010】

Ｄ級電力変換器を利用するスイッチング電源やインバータは、そのスイッチング周波数が高いほど小型化が可能である。しかし、スイッチング周波数を高めるにあたり、障害となるものの一つがスイッチング素子の出力容量Ｃｏｓｓと称される寄生容量である。出力容量Ｃｏｓｓの充放電に要する時間がスイッチング時間に相当する。Ｄ級電力変換器の電力が大きいほど出力容量Ｃｏｓｓの大きいスイッチング素子が使われるためスイッチング時間は長くなる。

【0011】

発明者らの調査では、Ｄ級増幅器やワイヤレス給電で比較的よく要求される、直流入力電圧が１００Ｖ以上、出力電力１ｋＷ以上といった電力変換の場合、シリコン半導体素子の出力容量は２３０ｐＦが最小値であり、スイッチング速度は３０Ｖ/ｎｓが限界であった。さらに発明者らの検討によると、最高速度３０Ｖ/ｎｓのスイッチングで実用に耐え得るスイッチング周波数は４ＭＨｚが限界であった。ここで、出力容量には電圧依存性があるため、スイッチング速度はスイッチング期間を通して常に一定というわけではなく、最高速度という表現にした。また、以後の具体的な数値は、上記同様に発明者らの検討による。

【0012】

一方、スイッチング素子にＧａＮ（窒化ガリウム）のような寄生容量の小さいワイドバンドギャップ半導体素子を用いることにより、さらなる高周波スイッチングが可能であることが知られている。ワイドバンドギャップ半導体は、ＧａＮ半導体の他にも、例えば、シリコンカーバイド半導体、ダイヤモンド半導体、ガリウムオキサイド半導体等を含む。

【0013】

ワイドバンドギャップ半導体素子の出力容量は７０ｐＦにまで低減されており、５０Ｖ／ｎｓ以上、例えば、９５Ｖ/ｎｓに至るスイッチング速度が可能である。しかしながら、最高速度５０Ｖ/ｎｓ以上のスイッチング速度で６ＭＨｚ以上のスイッチング周波数になると、高調波雑音（以後、高周波スイッチング雑音と称する。）によってスイッチング動作が不安定になるという問題が発生する。ここで、６ＭＨｚは発明者らのスイッチング周波数の目標であり、さらには、ワイヤレス給電にも使用される１３．５６ＭＨｚもスイッチング周波数の目標である。

【0014】

そこで、発明者らは、１００Ｖ以上の入力電圧で１ｋＷ以上の出力電力であって、最高速度５０Ｖ/ｎｓ以上のスイッチング速度かつ６ＭＨｚ以上のスイッチング周波数における高周波スイッチング雑音の影響を低減し、小型ながら安定した高周波スイッチング動作をすることができるＤ級電力変換器を実現すべく鋭意検討、実験を行った。その結果、発明者らは、本開示の一態様に係るＤ級電力変換器に想到した。

【0015】

本開示の一態様に係るＤ級電力変換器は、スイッチ回路と、駆動回路と、絶縁型電源回路と、絶縁信号変換器と、単一基板と、を備える。スイッチ回路は、第１の半導体素子及び第２の半導体素子より構成される。また、スイッチ回路は、１００Ｖ以上の直流電圧を印加される。第１の半導体素子及び第２の半導体素子は、互いに直列接続されている。駆動回路は、第１の半導体素子又は第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、所定の電源電圧を入力される。絶縁型電源回路は、所定の電源電圧を、所定の電源電圧とは絶縁された第１の電源電圧に変換する。また、絶縁型電源回路は、第１の電源電圧を駆動回路へ出力する。絶縁信号変換器は、６ＭＨｚ以上の第１の信号を入力される。絶縁信号変換器は、第１の信号を、第１の信号とは絶縁された第１の駆動信号に変換する。また、絶縁信号変換器は、第１の駆動信号を駆動回路へ出力する。単一基板は、絶縁型電源回路と絶縁信号変換器とを搭載する。第１の半導体素子及び第２の半導体素子は、ともにワイドバンドギャップ半導体素子である。当該Ｄ級電力変換器は、第１の半導体素子及び第２の半導体素子の接続点の電位を最高速度５０Ｖ／ｎｓ以上で変化させるとともに、接続点から１ｋＷ以上の交流電圧を出力する。

【0016】

上記構成のＤ級電力変換器によると、絶縁型電源回路と絶縁信号変換器とが近接配置されるために、小型化に加え、小信号である駆動信号に対して絶縁型電源回路の電源ラインがシールド効果を奏する。これらのことにより、スイッチ回路の高周波スイッチング動作に伴って発生する高調波スイッチング雑音を受信し難くなる。従って、上記構成のＤ級電力変換器によると、スイッチング素子への駆動信号に重畳される雑音を低減し、小型化に寄与すると同時に誤作動の無い安定な動作が可能となる。

【0017】

また、単一基板に、更に駆動回路が搭載されると好ましい。

【0018】

これにより、駆動回路も含む駆動系の基板上占有面積や体積を低減できるとともに、特に高周波スイッチング雑音の送信部となるハイサイド駆動系の体積低減によって雑音抑制が可能となり、Ｄ級電力変換器において誤作動の無い安定な動作が可能となる。

【0019】

また、駆動回路は、さらに、第１の駆動回路と、第２の駆動回路とを有する。第１の駆動回路は、第１の半導体素子をスイッチング動作させる。第２の駆動回路は、第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、第１の絶縁型電源回路と、第２の絶縁型電源回路とを有する。第１の絶縁型電源回路は、所定の電源電圧を入力される。第１の絶縁型電源回路は、所定の電源電圧を第１の電源電圧に変換する。また、第１の絶縁型電源回路は、第１の電源電圧を第１の駆動回路へ出力する。第２の絶縁型電源回路は、所定の電源電圧を入力される。第２の絶縁型電源回路は、所定の電源電圧を第２の電源電圧に変換する。また、第２の絶縁型電源回路は、第２の電源電圧を第２の駆動回路へ出力する。絶縁信号変換器は、第１の絶縁信号変換器と、第２の絶縁信号変換器とを有する。第１の絶縁信号変換器は、第１の信号を入力される。第１の絶縁信号変換器は、第１の信号を第１の駆動信号に変換する。また、第１の絶縁信号変換器は、第１の駆動信号を第１の駆動回路に出力する。第２の絶縁信号変換器は、６ＭＨｚ以上の第２の信号を入力される。第２の絶縁信号変換器は、第２の信号を、第２の信号とは絶縁された第２の駆動信号に変換する。また、第２の絶縁信号変換器は、第２の駆動信号を第２の駆動回路に出力する。第１の絶縁型電源回路から第１の駆動回路へ第１の電源電圧を伝達する配線経路は５ｃｍ以下であると好ましい。

【0020】

これにより、絶縁型電源回路から駆動回路への電力供給路の配線が、高周波スイッチング雑音を受信し難くなる。従って、スイッチング素子への駆動信号に重畳される雑音を低減し、Ｄ級電力変換器の小型化に寄与すると同時にＤ級電力変換器において誤作動の無い安定な動作が可能となる。

【0021】

本開示の別の一態様に係るＤ級電力変換器は、スイッチ回路と、駆動回路と、絶縁型電源回路と、絶縁信号変換器と、を備える。スイッチ回路は、互いに直列接続された第１の半導体素子及び第２の半導体素子より構成される。また、スイッチ回路は、１００Ｖ以上の直流電圧を印加される。駆動回路は、第１の半導体素子又は前記第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、所定の電源電圧を入力される。絶縁型電源回路は、所定の電源電圧を、所定の電源電圧とは絶縁された第１の電源電圧に変換する。また、絶縁型電源回路は、第１の電源電圧を駆動回路へ出力する。絶縁信号変換器は、６ＭＨｚ以上の第１の信号を入力される。絶縁信号変換器は、第１の信号を、第１の信号とは絶縁された第１の駆動信号に変換する。また、絶縁信号変換器は、第１の駆動信号を駆動回路へ出力する。駆動回路は、第１の駆動回路と、第２の駆動回路とを有する。第１の駆動回路は、第１の半導体素子をスイッチング動作させる。第２の駆動回路は、第２の半導体素子をスイッチング動作させる。絶縁型電源回路は、第１の絶縁型電源回路と、第２の絶縁型電源回路とを有する。第１の絶縁型電源回路は、所定の電源電圧を入力される。第１の絶縁型電源回路は、所定の電源電圧を第１の電源電圧に変換する。また、第１の絶縁型電源回路は、第１の電源電圧を第１の駆動回路へ出力する。第２の絶縁型電源回路は、所定の電源電圧を入力される。第２の絶縁型電源回路は、所定の電源電圧を第２の電源電圧に変換する。また、第２の絶縁型電源回路は、第２の電源電圧を第２の駆動回路へ出力する。絶縁信号変換器は、第１の絶縁信号変換器と、第２の絶縁信号変換器とを有する。第１の絶縁信号変換器は、第１の信号を入力される。第１の絶縁信号変換器は、第１の信号を第１の駆動信号に変換する。また、第１の絶縁信号変換器は、第１の駆動信号を第１の駆動回路に出力する。第２の絶縁信号変換器は、６ＭＨｚ以上の第２の信号を入力される。第２の絶縁信号変換器は、第２の信号を、第２の信号とは絶縁された第２の駆動信号に変換する。また、第２の絶縁信号変換器は、第２の駆動信号を第２の駆動回路に出力する。第１の絶縁型電源回路から第１の駆動回路へ第１の電源電圧を伝達する配線経路は５ｃｍ以下である。第１の半導体素子及び第２の半導体素子は、ワイドバンドギャップ半導体素子である。当該Ｄ級電力変換器は、第１の半導体素子及び第２の半導体素子の接続点の電位を最高速度５０Ｖ／ｎｓ以上で変化させるとともに、接続点から１ｋＷ以上の交流電圧を出力する。

【0022】

上記構成のＤ級電力変換器によると、絶縁型電源回路から駆動回路への電力供給路の配線が、高周波スイッチング雑音を受信し難くなる。従って、上記構成のＤ級電力変換器によると、スイッチング素子への駆動信号に重畳される雑音を低減し、小型化に寄与すると同時に誤作動の無い安定な動作が可能となる。

【0023】

また、第１の絶縁型電源回路と、第２の絶縁型電源回路と、第１の絶縁信号変換器と、第２の絶縁信号変換器とが、直線状に配置されると好ましい。

【0024】

これにより、各々の回路の絶縁距離を確保しながら絶縁型電源回路や絶縁信号変換器の基板上占有面積を低減でき、Ｄ級電力変換器を小型化することができる。

【0025】

また、絶縁型電源回路は、出力側からのフィードバック信号が入力されないようにすると好ましい。

【0026】

これにより、フィードバック信号に重畳される高周波スイッチング雑音を抑制し、Ｄ級電力変換器において誤動作のない安定な動作が可能となる。

【0027】

また、絶縁型電源回路は、第１の電源電圧の電位を設定する出力電圧可変回路を有してもよい。

【0028】

これにより、絶縁型電源回路に入力される電源電圧が所望値でない場合や諸条件によって変動する場合、あるいは、スイッチ回路の駆動条件が変更された場合などに、Ｄ級電力変換器において駆動電圧を調整して最適駆動条件となるように対応することができる。

【0029】

また、更に、絶縁型電源回路と駆動回路との間の、第１の電源電圧を伝達する経路に、雑音除去回路を備えるとしてもよい。ここで、雑音除去回路は、経路に、互いに直列接続された整流素子及び抵抗性素子を有してもよいし、雑音除去回路は、経路に、バイパスコンデンサを有してもよい。

【0030】

これにより、高周波スイッチング雑音の影響を除去でき、Ｄ級電力変換器において誤作動の無い安定な動作が可能となる。

【0031】

また、更に、絶縁型電源回路と駆動回路との間の、第１の電源電圧を伝達する配線の少なくとも一部をシールドするシールド構造体を備えてもよい。

【0032】

これにより、高周波スイッチング雑音の影響を除去でき、Ｄ級電力変換器において誤作動の無い安定な動作が可能となる。

【0033】

以下、本開示の一態様に係るＤ級電力変換器の具体例について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、などは、一例であり、本開示を限定する主旨ではない。なお、各図は模式図であり、必ずしも厳密に図示されたものではない。

【0034】

（第一の実施形態）
図１は、第一の実施形態に係るＤ級電力変換器１０の回路構成例を示すブロック図である。

【0035】

図１に示すように、Ｄ級電力変換器１０は、スイッチ回路１と、放熱基板２と、制御基板３と、第１の駆動回路３１と、第２の駆動回路３２と、第１の絶縁型電源回路４１と、第２の絶縁型電源回路４２と、第１の信号発生器５１と、第２の信号発生器５２と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２とを備える。

【0036】

スイッチ回路１は、互いに直列接続された第１の半導体素子２１及び第２の半導体素子２２により構成され、１００Ｖ以上の直流電圧（ここでは直流電圧Ｅｉ）が印加される。

【0037】

第１の半導体素子２１及び第２の半導体素子２２は、いずれもスイッチング動作を行うことができるワイドバンドギャップ半導体素子である。ここでは、一例として、第１の半導体素子２１及び第２の半導体素子２２は、いずれもＧａＮ－ＦＥＴ（Field Effect Transistor）であるとして説明するが、スイッチング動作することができるワイドバンドギャップ半導体素子であれば、必ずしも、ＧａＮ－ＦＥＴに限定される必要はない。

【0038】

スイッチ回路１において、第１の半導体素子２１はハイサイド側に配置され、第２の半導体素子２２はローサイド側に配置される。

【0039】

第１の絶縁型電源回路４１は、所定の電源電圧（ここでは、直流入力電圧Ｖｃｃ）を入力される。第１の絶縁型電源回路４１は、入力された電源電圧を、その電源電圧とは絶縁された第１の電源電圧ＶＤ１に変換する。そして第１の絶縁型電源回路４１は、第１の電源電圧ＶＤ１を第１の駆動回路３１に出力する。

【0040】

第２の絶縁型電源回路４２は、所定の電源電圧（ここでは、直流入力電圧Ｖｃｃ）を入力される。第２の絶縁型電源回路４２は、入力された電源電圧を、その電源電圧とは絶縁された第２の電源電圧ＶＤ２に変換する。そして第２の絶縁型電源回路４２は、第２の電源電圧ＶＤ２を第２の駆動回路３２に出力する。

【0041】

第１の信号発生器５１は、第１の入力信号Ｓ１を入力される。そして第１の信号発生器５１は、第１の半導体素子２１のオン状態とオフ状態とを決定する６ＭＨｚ以上の第１の駆動信号ＤＲ１１を、第１の絶縁信号変換器６１に出力する。第１の駆動信号ＤＲ１１のことを、以後、第１の信号ＤＲ１１とも称する。

【0042】

第２の信号発生器５２は、第２の入力信号Ｓ２を入力される。そして第２の信号発生器５２は、第２の半導体素子２２のオン状態とオフ状態とを決定する６ＭＨｚ以上の第２の駆動信号ＤＲ２１を、第２の絶縁信号変換器６２に出力する。第２の駆動信号ＤＲ２１のことを、以後、第２の信号ＤＲ２１とも称する。

【0043】

第１の絶縁信号変換器６１は、第１の信号発生器５１から出力された６ＭＨｚ以上の第１の駆動信号ＤＲ１１を入力される。第１の絶縁信号変換器６１は、入力された第１の駆動信号ＤＲ１１を、その第１の駆動信号ＤＲ１１とは絶縁された６ＭＨｚ以上の第１の駆動信号ＤＲ１２に変換する。そして第１の絶縁信号変換器６１は、第１の駆動信号ＤＲ１２を第１の駆動回路３１へ出力する。第１の絶縁信号変換器６１は、例えば、フォトカプラ又はトランスによって実現されてよい。

【0044】

第２の絶縁信号変換器６２は、第２の信号発生器５２から出力された６ＭＨｚ以上の第２の駆動信号ＤＲ２１を入力される。第２の絶縁信号変換器６２は、入力された第２の駆動信号ＤＲ２１を、その第２の駆動信号ＤＲ２１とは絶縁された６ＭＨｚ以上の第２の駆動信号ＤＲ２２に変換する。そして第２の絶縁信号変換器６２は、第２の駆動信号ＤＲ２２を第２の駆動回路３２へ出力する。第２の絶縁信号変換器６２は、例えば、フォトカプラ又はトランスによって実現されてよい。

【0045】

第１の駆動回路３１は、第１の半導体素子２１をスイッチング動作させる。より具体的には、第１の駆動回路３１は、第１の絶縁型電源回路４１から出力された第１の電源電圧ＶＤ１を電力源として動作する。そして、第１の駆動回路３１は、第１の絶縁信号変換器６１から出力された第１の駆動信号ＤＲ１２に応じて第１の半導体素子２１のゲートを駆動する。そのようにすることで、第１の駆動回路３１は、ハイサイド側の第１の半導体素子２１をスイッチング動作させる。

【0046】

第２の駆動回路３２は、第２の半導体素子２２をスイッチング動作させる。より具体的には、第２の駆動回路３２は、第２の絶縁型電源回路４２から出力された第２の電源電圧ＶＤ２を電力源として動作する。そして第２の駆動回路３２は、第２の絶縁信号変換器６２から出力された第２の駆動信号ＤＲ２２に応じて第２の半導体素子２２のゲートを駆動する。そのようにすることで、第２の駆動回路３２は、第２の半導体素子２２をスイッチング動作させる。

【0047】

放熱基板２は、スイッチ回路１と、第１の駆動回路３１と、第２の駆動回路３２とを搭載する放熱性に優れた回路基板である。

【0048】

制御基板３は、第１の絶縁型電源回路４１と、第２の絶縁型電源回路４２と、第１の信号発生器５１と、第２の信号発生器５２と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２とを搭載する単一の回路基板である。制御基板３は、単一の回路基板であることから、以後、制御基板３のことを単一基板３とも称する。

【0049】

上記構成のＤ級電力変換器１０は、スイッチ回路１に直流電圧Ｅｉが印加され、互いに直列接続された第１の半導体素子２１及び第２の半導体素子２２が相補的にスイッチング動作する。このスイッチング動作によって、第１の半導体素子２１及び第２の半導体素子２２の接続点から、交流電圧であるパルス電圧Ｖｏを出力する。この交流電圧の電力は１ｋＷ以上であり、スイッチング周波数は６ＭＨｚ以上である。上記相補的なスイッチング動作には、第１の半導体素子２１及び第２の半導体素子２２が同時にオン状態とならないように、第１の半導体素子２１及び第２の半導体素子２２が同時にオフ状態となる、デッドタイムと呼ばれる微小時間が設けられている。Ｄ級電力変換器１０は、上記相補的なスイッチング動作により、第１の半導体素子２１及び第２の半導体素子２２の接続点の電位を、最高速度５０Ｖ／ｎｓ以上で変化させる。

【0050】

ハイサイド側の第１の半導体素子２１の、スイッチング周期に占めるオン状態となる時間の割合を時比率δとすると、Ｄ級電力変換器１０から出力されるパルス電圧の平均値Ｖｏは、Ｖｏ＝δ×Ｅｉとなる。例えば、この出力パルス電圧を、ＬＣフィルタを介して直流平均化して出力するとともに、時比率δを制御して直流出力電圧を安定化することで、Ｄ級電力変換器１０を、降圧型のスイッチング電源に利用することができる。また、音声信号のような交流成分で時比率δを変調すれば、Ｄ級電力変換器１０を、音声信号を増幅して出力するＤ級増幅器に利用することができる。さらに、複数のＤ級電力変換器１０の出力の電圧差を用いるなどして直流分を除去した交流出力とすれば、Ｄ級電力変換器１０をインバータに利用することができる。以上のようにスイッチング動作における時比率δを制御することをＰＷＭ（Pulse Width Modulation：パルス幅変調）制御と呼ぶ。

【0051】

第１の信号発生器５１が出力する第１の駆動信号ＤＲ１１は時比率δでＰＷＭ制御され、第２の信号発生器５２が出力する第２の駆動信号ＤＲ２１は時比率（１－δ）でＰＷＭ制御される。ここで、第１の駆動信号ＤＲ１１と第２の駆動信号ＤＲ２１とは、デッドタイムを有して相補的に“Ｈ”と“Ｌ”を繰り返すパルス信号である。ここでは、第１の駆動信号ＤＲ１１及び第２の駆動信号ＤＲ２１は、図１に図示するように、正負に変位する２本の信号線により伝達される。

【0052】

発明者らの検討によると、スイッチング素子として、ＩＧＢＴに比べて高速動作可能なＭＯＳＦＥＴを用いたとしても、従来のシリコン半導体素子では、スイッチング速度は４０Ｖ／ｎｓが限界であり、より高周波化の目標達成のためにはＧａＮのようなワイドバンドギャップ半導体素子が必要であった。ところが、ワイドバンドギャップ半導体素子を用いることで最高速度５０Ｖ/ｎｓ以上の高速スイッチングを実現できたものの、高周波スイッチング雑音の影響で、駆動信号のパルス幅が異常変動する誤作動が発生し易くなった。

【0053】

発明者らは、更なる検討を重ね、高周波スイッチング雑音の影響を低減する雑音対策や誤動作防止策には、少なくともハイサイド側の駆動系である第１の絶縁型電源回路４１と第１の絶縁信号変換器６１とを、同一の基板上に近接配置することが有効であるという知見に想到した。これにより、高密度実装によるＤ級電力変換器１０の小型化を実現すると共に、小信号である第１の駆動信号ＤＲ１２を伝達する配線に対して第１の絶縁型電源回路４１の電源ラインがシールド効果を奏することとなり、第１の駆動信号ＤＲ１２を伝達する配線がスイッチ回路１の高周波スイッチング雑音を受信し難くなる。このため、スイッチング動作する第１の半導体素子２１への駆動信号に重畳される雑音が低減され、Ｄ級電力変換器１０は、誤作動の無い安定なスイッチング動作が可能となる。

【0054】

以下、第１の絶縁型電源回路４１と、第２の絶縁型電源回路４２とについて、図面を参照しながら説明する。

【0055】

図２Ａは、第１の絶縁型電源回路４１の回路構成例を示すブロック図である。

【0056】

第１の絶縁型電源回路４１と第２の絶縁型電源回路４２とは互いに同様の回路である。このため、ここでは、第１の絶縁型電源回路４１を説明することで、第１の絶縁型電源回路４１と第２の絶縁型電源回路４２との双方を説明することとする。

【0057】

第１の絶縁型電源回路４１は、フライバックコンバータである。図２Ａに示すように、第１の絶縁型電源回路４１は、トランス１００の１次巻線１０１及び２次巻線１０２と、スイッチング素子１１０と、ダイオード１２０と、コンデンサ１２１と、制御駆動回路１３０とを備える。

【0058】

１次巻線１０１には、直流入力電圧Ｖｃｃが印加される。

【0059】

スイッチング素子１１０は、１次巻線１０１と直列接続されたＭＯＳＦＥＴである。スイッチング素子１１０は、ゲート端子に、制御駆動回路１３０から出力される駆動パルスＶＧ（後述）が印加され、駆動パルスＶＧに応じて、オン状態とオフ状態とを切り替える。

【0060】

スイッチング素子１１０がオフ状態からオン状態へと変化する場合に、１次巻線１０１→スイッチング素子１１０と電流が流れて、トランス１００に磁気エネルギーが蓄えられる。

【0061】

スイッチング素子１１０がオン状態からオフ状態へと変化する場合に、トランス１００に蓄えられた磁気エネルギーが解放され、２次巻線１０２にフライバック電圧が発生する。２次巻線１０２に発生したフライバック電圧は、ダイオード１２０とコンデンサ１２１とによって整流平滑され、第１の駆動回路３１の第１の電源電圧ＶＤ１として（第２の絶縁型電源回路４２においては、第２の駆動回路３２の第２の電源電圧ＶＤ２として）出力される。すなわち、この整流平滑時に、２次巻線１０２→ダイオード１２０→コンデンサ１２１へと電流が流れて、トランス１００に蓄えられた磁気エネルギーが解放される。定常動作時には、トランス１００の磁気エネルギーの蓄積と放出とは均衡する。このとき、１次巻線１０１の巻き数Ｎ１と２次巻線１０２の巻き数Ｎ２との比をｎ（ｎ＝Ｎ２／Ｎ１）とする。また、スイッチング素子１１０のスイッチング周期に占めるオン状態となる時間の割合を時比率δ１とする。すると、第１の絶縁型電源回路４１から出力される第１の電源電圧ＶＤ１は、おおよそ、
ＶＤ１＝ｎ×Ｖｃｃ×δ１／（１－δ１）
となる。この式からわかるように、第１の電源電圧ＶＤ１は、スイッチング素子１１０の時比率δ１によって調整することができる。

【0062】

なお、図２Ａにおいて、第１の駆動回路３１への入力信号は、第１の絶縁信号変換器６１の出力信号である第１の駆動信号ＤＲ１２である。

【0063】

図２Ａに示すように、制御駆動回路１３０は、トランス１００のバイアス巻線１０３と、起動抵抗１３１と、コンデンサ１３２と、ダイオード１３３と、鋸歯状回路１３４と、ＰＷＭ比較器１３５と、増幅器１３６とを備える。また、制御駆動回路１３０には、制御電圧ＣＴＲＬと、第１の駆動信号ＤＲ１１とが入力される。

【0064】

コンデンサ１３２は、第１の絶縁型電源回路４１の起動時には、起動抵抗１３１を介して充電される。第１の絶縁型電源回路４１の起動後において、スイッチング素子１１０が、オン状態とオフ状態とを切り替える動作を開始する。そのとき、バイアス巻線１０３に発生するフライバック電圧は、ダイオード１３３により整流されてコンデンサ１３２に充電される。充電されたコンデンサ１３２の電圧は、制御駆動回路１３０の内部回路のバイアス電圧として使用される。

【0065】

鋸歯状回路１３４は、第１の駆動信号ＤＲ１１が入力され、第１の駆動信号ＤＲ１１の周期に同期して増減する鋸歯状電圧Ｖｓを出力する。

【0066】

ＰＷＭ比較器１３５は、制御電圧ＣＴＲＬと鋸歯状電圧Ｖｓとを比較し、制御電圧ＣＴＲＬ＞鋸歯状電圧Ｖｓの期間にハイレベルとなる比較結果信号を出力する。

【0067】

増幅器１３６は、比較結果信号を増幅して駆動パルスＶＧを生成し、生成した駆動パルスＶＧをスイッチング素子１１０のゲートに出力する。

【0068】

上記構成の制御駆動回路１３０において、制御電圧ＣＴＲＬが高くなる程、駆動パルスＶＧのハイレベルの期間が長くなる。このため、スイッチング素子１１０の時比率δ１が大きくなる。このように、第１の絶縁型電源回路４１によると、制御電圧ＣＴＲＬにより、出力する第１の電源電圧ＶＤ１を調整して所望値に設定することができる。すなわち、第１の絶縁型電源回路４１は、第１の電源電圧ＶＤ１の電位を設定する出力電圧可変手段を有する。

【0069】

なお、第１の絶縁型電源回路４１のスイッチング周波数を第１の入力信号Ｓ１に同期させたのは、干渉による誤動作防止のためである。干渉による誤動作のための他の方法としては、第１の入力信号Ｓ１を分周するなどして、第１の絶縁型電源回路４１のスイッチング周期を、Ｄ級電力変換器１０のスイッチング周期の整数倍にする方法等が考えられる。

【0070】

上述したように、第１の絶縁型電源回路４１は、入力される直流入力電圧を高周波スイッチングにより交流変換し、交流変換された交流電圧をトランスによって絶縁して２次側に伝達し、トランスの２次側に発生する交流電圧を整流平滑して出力する。第１の絶縁型電源回路４１には、出力側からのフィードバック信号が入力されない。このため、第１の絶縁型電源回路４１には、フィードバック信号に重畳される高周波スイッチング雑音が入力されない。これにより、Ｄ級電力変換器１０は、誤動作のない安定な動作が可能となる。第１の絶縁型電源回路４１に、出力側からのフィードバック信号が入力されなくても、第１の絶縁型電源回路４１の負荷変動がほとんどないため問題は生じない。

【0071】

上述したように、第１の絶縁型電源回路４１は、第１の電源電圧ＶＤ１の電位を設定する出力電圧変換回路を有する。これにより、Ｄ級電力変換器１０は、第１の絶縁型電源回路４１に入力される直流入力電圧Ｖｃｃに所望値が得られない場合、あるいはスイッチ回路１の駆動条件が変更される場合等に、第１の電源電圧ＶＤ１を調整して、第１の電源電圧ＶＤ１がスイッチ回路１の最適駆動条件となるように対応することができる。

【0072】

なお、Ｄ級電力変換器１０において、第１の絶縁型電源回路４１と第２の絶縁型電源回路４２とは、一体化されて構成されてもよい。

【0073】

図２Ｂは、第１の絶縁型電源回路４１と第２の絶縁型電源回路４２とが一体化されて構成される場合における、第１の絶縁型電源回路４１と第２の絶縁型電源回路４２との回路構成例を示すブロック図である。以下の説明において、一体化されて構成される、第１の絶縁型電源回路４１と第２の絶縁型電源回路４２とからなる回路のことを、便宜上「一体型絶縁型電源回路」とも称する。

【0074】

一体型絶縁型電源回路は、図２Ａに図示される第１の絶縁型電源回路４１に対して、２次巻線１０２と同じ巻き数の２次巻線１０４と、ダイオード１４０と、コンデンサ１４１とが追加されて構成される。すなわち、一体型絶縁型電源回路は、図２Ａに図示される第１の絶縁型電源回路４１と第２の絶縁型電源回路４２とにおける、１次巻線１０１と、スイッチング素子１１０と、制御駆動回路１３０とが共有されて構成される。

【0075】

一体型絶縁型電源回路は、上記構成により、２次巻線１０２に発生したフライバック電圧は、ダイオード１２０とコンデンサ１２１とによって整流平滑され、第１の駆動回路３１の第１の電源電圧ＶＤ１として出力されると共に、２次巻線１０４に発生したフライバック電圧は、ダイオード１４０とコンデンサ１４１とによって整流平滑され、第２の駆動回路３２の第２の電源電圧ＶＤ２として出力される。

【0076】

以上説明したように、第一の実施形態に係るＤ級電力変換器１０によれば、少なくともハイサイド側の駆動系である第１の絶縁型電源回路４１と第１の絶縁信号変換器６１とを、同一の基板上に近接配置することができる。このため、高密度実装によるＤ級電力変換器１０の小型化を実現すると共に、小信号である第１の駆動信号ＤＲ１２を伝達する配線に対して第１の絶縁型電源回路４１の電源ラインがシールド効果を奏する。これらのことにより、第１の駆動信号ＤＲ１２を伝達する配線がスイッチ回路１の高周波スイッチング雑音を受信し難くなる。これにより、スイッチング動作する第１の半導体素子２１への駆動信号に重畳される雑音が低減される。その結果、Ｄ級電力変換器１０は、誤作動の無い安定なスイッチング動作が可能となる。

【0077】

また、第一の実施形態に係るＤ級電力変換器１０によれば、第１の絶縁型電源回路４１には、出力側からのフィードバック信号が入力されない。このため、フィードバック信号に重畳される高周波スイッチング雑音が入力されない。これにより、Ｄ級電力変換器１０は、誤動作のない安定な動作が可能となる。

【0078】

また、第一の実施形態に係るＤ級電力変換器１０によれば、第１の絶縁型電源回路４１は、第１の電源電圧ＶＤ１の電位を設定する出力電圧可変回路を有する。これにより、Ｄ級電力変換器１０は、第１の電源電圧ＶＤ１を調整して、第１の電源電圧ＶＤ１がスイッチ回路１の最適駆動条件となるように対応することができる。

【0079】

（第二の実施形態）
以下、第二の実施形態に係るＤ級電力変換器について説明する。ここでは、第二の実施形態に係るＤ級電力変換器について、第一の実施形態に係るＤ級電力変換器１０の構成要素と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略する。

【0080】

図３は、第二の実施形態に係るＤ級電力変換器１０Ａの回路構成例を示すブロック図である。

【0081】

図３に示すように、第二の実施形態に係るＤ級電力変換器１０Ａは、第一の実施形態に係るＤ級電力変換器１０に対して、第１の絶縁型電源回路４１と第１の駆動回路３１との間の第１の電源電圧ＶＤ１を伝達する経路に第１の雑音除去回路７１が追加され、第２の絶縁型電源回路４２と第２の駆動回路３２との間の第２の電源電圧ＶＤ２を伝達する経路に第２の雑音除去回路７２が追加され、制御基板３が制御基板３ａに変更されて構成される。

【0082】

制御基板３ａは、第１の絶縁型電源回路４１と、第２の絶縁型電源回路４２と、第１の信号発生器５１と、第２の信号発生器５２と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２とに加えて、第１の雑音除去回路７１と、第２の雑音除去回路７２とを搭載する単一の回路基板である。

【0083】

発明者らの検討によると、Ｄ級電力変換器１０Ａにおいて、第１の絶縁型電源回路４１から第２の絶縁型電源回路４２から第１の駆動回路３１又は第２の駆動回路３２への電源供給経路に重畳される高周波スイッチング雑音の低減、特に、第１の絶縁型電源回路４１から第１の駆動回路３１への電源供給経路に重畳される高周波スイッチング雑音の低減が、Ｄ級電力変換器１０Ａにおける安定なスイッチング動作に有効であった。

【0084】

以下、第１の雑音除去回路７１と第２の雑音除去回路７２とについて、図面を参照しながら説明する。

【0085】

図４は、第１の雑音除去回路７１の回路構成例を示すブロック図である。

【0086】

第１の雑音除去回路７１と第２の雑音除去回路７２とは互いに同様の回路である。このため、ここでは、第１の雑音除去回路７１を説明することで、第１の雑音除去回路７１と第２の雑音除去回路７２との双方を説明することとする。

【0087】

図４に示すように、第１の雑音除去回路７１は、ダイオード７００と、抵抗７０１と、バイパスコンデンサ７０２と、バイパスコンデンサ７０３とを有する。

【0088】

図４に示すように、第１の雑音除去回路７１において、整流素子であるダイオード７００と、抵抗性素子である抵抗７０１とが、第１の電源電圧ＶＤ１を伝達する経路において直列接続されている。このため、ダイオード７００により、第１の電源電圧ＶＤ１を伝達する経路に重畳される高周波スイッチング雑音の逆流成分が遮断されると共に、抵抗７０１により、その振幅が抑制される。

【0089】

図４に示すように、第１の雑音除去回路７１において、第１の電源電圧ＶＤ１を伝達する経路における第１の絶縁型電源回路４１の出力端側にバイパスコンデンサ７０２が配置され、第１の電源電圧ＶＤ１を伝達する経路における第１の駆動回路３１の入力端側に、バイパスコンデンサ７０３が配置されている。このため、バイパスコンデンサ７０２及びバイパスコンデンサ７０３により、第１の電源電圧ＶＤ１を伝達する経路に重畳される高周波スイッチング雑音が吸収される。

【0090】

上記の、ダイオード７００と抵抗７０１との直列接続、バイパスコンデンサ７０２及びバイパスコンデンサ７０３の配置は、第１の電源電圧ＶＤ１を伝達する経路に重畳されるノーマルモードの高周波スイッチング雑音の対策である。

【0091】

以上説明したように、第二の実施形態に係るＤ級電力変換器１０Ａによれば、第１の雑音除去回路７１により、第１の電源電圧ＶＤ１を伝達する経路に重畳されるノーマルモードの高周波スイッチング雑音が抑制される。また、第２の雑音除去回路７２により、第２の電源電圧ＶＤ２を伝達する経路に重畳されるノーマルモードの高周波スイッチング雑音が抑制される。これにより、Ｄ級電力変換器１０Ａは、誤作動の無い安定なスイッチング動作が可能となる。

【0092】

（第三の実施形態）
以下、第三の実施形態に係るＤ級電力変換器について説明する。ここでは、第三の実施形態に係るＤ級電力変換器について、第二の実施形態に係るＤ級電力変換器１０Ａの構成要素と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略する。

【0093】

図５は、第三の実施形態に係るＤ級電力変換器１０Ｂの回路構成例を示すブロック図である。

【0094】

図５に示すように、第三の実施形態に係るＤ級電力変換器１０Ｂは、第二の実施形態に係るＤ級電力変換器１０Ａに対して、第１の絶縁型電源回路４１の入力側にコモンモードチョーク８１が追加され、第２の絶縁型電源回路４２の入力側にコモンモードチョーク８２が追加され、制御基板３ａが制御基板３ｂに変更され、放熱基板２が放熱基板２ｂに変更されて構成される。

【0095】

制御基板３ｂは、第１の絶縁型電源回路４１と、第２の絶縁型電源回路４２と、第１の信号発生器５１と、第２の信号発生器５２と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第１の雑音除去回路７１と、第２の雑音除去回路７２とに加えて、コモンモードチョーク８１と、コモンモードチョーク８２と、第１の駆動回路３１と、第２の駆動回路３２とを搭載する単一の回路基板である。

【0096】

放熱基板２ｂは、スイッチ回路１を搭載する放熱性に優れた回路基板である。

【0097】

発明者らの検討によると、以下の（ａ）及び（ｂ）により、Ｄ級電力変換器１０Ｂから放射される、高周波スイッチングによる放射雑音を低減できることがわかった。
（ａ）第１の駆動回路３１と、第１の雑音除去回路７１と、第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１とからなる構成要素群（以下、「第１の構成要素群」とも称する。）の体積及び回路基板上の占有面積を小さくすること。
（ｂ）第２の駆動回路３２と、第２の雑音除去回路７２と、第２の絶縁型電源回路４２と、第２の絶縁信号変換器６２とからなる構成要素群（以下、「第２の構成要素群」とも称する。）の体積及び回路基板上の占有面積を小さくすること。

【0098】

図５に示すように、Ｄ級電力変換器１０Ｂでは、第１の構成要素群及び第２の構成要素群は、同一の回路基板である制御基板３ｂに搭載される。このため、Ｄ級電力変換器１０Ｂにおいて、第１の構成要素群の体積及び回路基板上の占有面積を小さくすること、及び、第２の構成要素群の体積及び回路基板上の占有面積を小さくすることができる。これにより、Ｄ級電力変換器１０Ｂから放射される、高周波スイッチングによる放射雑音が低減される。第１の半導体素子２１は、Ｄ級電力変換器１０Ｂのグラウンド電位に対して高周波大振幅で電位変動する。また、ハイサイド側の駆動系は、第１の半導体素子２１を駆動する。それゆえ、ハイサイド側の駆動系を構成する第１の構成要素群の体積及び回路基板上の占有面積を小さくすることが、Ｄ級電力変換器１０Ｂから放射される、高周波スイッチングによる放射雑音の低減に特に有効である。

【0099】

図５に示すように、Ｄ級電力変換器１０Ｂにおいて、第１の絶縁型電源回路４１に直流入力電圧Ｖｃｃを伝達する経路に、コモンモードチョーク８１が配置されている。また、第２の絶縁型電源回路４２に直流入力電圧Ｖｃｃを伝達する経路に、コモンモードチョーク８２が配置されている。このため、コモンモードチョーク８１及びコモンモードチョーク８２により、直流入力電圧Ｖｃｃを伝達する経路に重畳されるコモンモードの高周波スイッチング雑音が抑制される。

【0100】

以上説明したように、第三の実施形態に係るＤ級電力変換器１０Ｂによれば、Ｄ級電力変換器１０Ｂから放射される、高周波スイッチングによる放射雑音が低減される。これにより、Ｄ級電力変換器１０Ｂから放射される、高周波スイッチングによる放射雑音による、Ｄ級電力変換器１０Ｂ自身及び外部の周辺回路への悪影響が低減される。

【0101】

また、第三の実施形態に係るＤ級電力変換器１０Ｂによれば、コモンモードチョーク８１及びコモンモードチョーク８２により、直流入力電圧Ｖｃｃを伝達する経路に重畳されるコモンモードの高周波スイッチング雑音が抑制される。これにより、Ｄ級電力変換器１０Ｂは、誤作動の無い安定なスイッチング動作が可能となる。

【0102】

（第四の実施形態）
以下、第四の実施形態に係るＤ級電力変換器について説明する。

【0103】

第四の実施形態に係るＤ級電力変換器の回路構成は、第一の実施形態に係るＤ級電力変換器１０と同様である。一方で、第四の実施形態に係るＤ級電力変換器は、その物理的構造に特徴がある。このため、ここでは、第四の実施形態に係るＤ級電力変換について、その物理的構造を中心に説明する。また、ここでは、第四の実施形態に係るＤ級電力変換の構成要素について、第一の実施形態において説明した内容に追加する形で説明する。

【0104】

図６は、第四の実施形態に係るＤ級電力変換器１０Ｃの物理的構造例を示す模式図である。以下の説明において、左右という表現は、図６を平面視した場合における左右を意味する。

【0105】

図６に示すように、放熱基板２の表面に、第１の半導体素子２１と、第２の半導体素子２２と、第１の駆動回路３１と、第２の駆動回路３２とが配置される。

【0106】

放熱基板２の表面右側に、入力端子２００１と、出力端子２００２と、ＧＮＤ端子２００３とが配置される。入力端子２００１は、第１の半導体素子２１のドレインに接続される。出力端子２００２は、第１の半導体素子２１のソースと第２の半導体素子２２のドレインとの接続点に接続される。ＧＮＤ端子２００３は、第２の半導体素子２２のソースに接続される。放熱基板２の表面左側に、第１の電源端子２００４と、第１のコモン端子２００５と、第１の駆動信号端子２００６と、第１の駆動信号端子２００７と、第２の駆動信号端子２００８と、第２の駆動信号端子２００９と、第２の電源端子２０１０と、第２のコモン端子２０１１とが配置される。第１の電源端子２００４は、第１の駆動回路３１に第１の電源電圧ＶＤ１を供給するための端子である。第１のコモン端子２００５は、第１の駆動回路３１にコモン電圧を供給するための端子である。第１の駆動信号端子２００６及び第１の駆動信号端子２００７は、第１の駆動回路３１に第１の駆動信号ＤＲ１２を供給するための端子である。第２の電源端子２０１０は、第２の駆動回路３２に第２の電源電圧ＶＤ２を供給するための端子である。第２のコモン端子２０１１は、第２の駆動回路３２にコモン電圧を供給するための端子である。第２の駆動信号端子２００８及び第２の駆動信号端子２００９は、第２の駆動回路３２に第２の駆動信号ＤＲ２２を供給するための端子である。

【0107】

また、放熱基板２の表面に、配線パターン２１０１と、配線パターン２１０２と、配線パターン２１０７と、配線パターン２１０８とが配置される。配線パターン２１０１は、第１の電源端子２００４と第１の駆動回路３１とを接続する。配線パターン２１０２は、第１のコモン端子２００５と第１の駆動回路３１とを接続する。配線パターン２１０７は、第２の電源端子２０１０と第２の駆動回路３２とを接続する。配線パターン２１０８は、第２のコモン端子２０１１と第２の駆動回路３２とを接続する。放熱基板２の裏面に、配線パターン２１０３と、配線パターン２１０４と、配線パターン２１０５と、配線パターン２１０６とが配置される。配線パターン２１０３は、第１の駆動信号端子２００６と第１の駆動回路３１とを接続する。配線パターン２１０４は、第１の駆動信号端子２００７と第１の駆動回路３１とを接続する。配線パターン２１０５は、第２の駆動信号端子２００８と第２の駆動回路３２とを接続する。配線パターン２１０６は、第２の駆動信号端子２００９と第２の駆動回路３２とを接続する。 図６に示すように、制御基板３の表面に、第１の信号発生器５１と、第２の信号発生器５２と、第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第２の絶縁型電源回路４２とが配置される。

【0108】

ここで、第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第２の絶縁型電源回路４２とは、図６に示すように、直線状に配置される。第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第２の絶縁型電源回路４２とが直線状に配置されることにより、各回路間の絶縁距離を確保することができる。それとともに、第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第２の絶縁型電源回路４２とによる制御基板３上の占有面積を低減することができる。すなわち、制御基板３の面積を低減することができる。

【0109】

制御基板３の表面右側に、第１の電源端子３００４と、第１のコモン端子３００５と、第１の駆動信号端子３００６と、第１の駆動信号端子３００７と、第２の駆動信号端子３００８と、第２の駆動信号端子３００９と、第２の電源端子３０１０と、第２のコモン端子３０１１とが配置される。第１の電源端子３００４は、第１の駆動回路３１に第１の電源電圧ＶＤ１を供給するための端子である。第１のコモン端子３００５は、第１の駆動回路３１にコモン電圧を供給するための端子である。第１の駆動信号端子３００６及び第１の駆動信号端子３００７は、第１の駆動回路３１に第１の駆動信号ＤＲ１２を供給するための端子である。第２の電源端子３０１０は、第２の駆動回路３２に第２の電源電圧ＶＤ２を供給するための端子である。第２のコモン端子３０１１は、第２の駆動回路３２にコモン電圧を供給するための端子である。第２の駆動信号端子３００８及び第２の駆動信号端子３００９は、第２の駆動回路３２に第２の駆動信号ＤＲ２２を供給するための端子である。ここで、第１の電源端子３００４と、第１のコモン端子３００５と、第１の駆動信号端子３００６と、第１の駆動信号端子３００７と、第２の電源端子３０１０と、第２のコモン端子３０１１と、第２の駆動信号端子３００８と、第２の駆動信号端子２００９とは、それぞれ、第１の電源端子２００４と、第１のコモン端子２００５と、第１の駆動信号端子２００６と、第１の駆動信号端子２００７と、第２の電源端子２０１０と、第２のコモン端子２０１１と、第２の駆動信号端子２００８と、第２の駆動信号端子２００９とに対峙する位置に配置される。そして、第１の電源端子３００４と第１の電源端子２００４とがはんだにより接合される。第１のコモン端子３００５と第１のコモン端子２００５とがはんだにより接合される。第１の駆動信号端子３００６と第１の駆動信号端子２００６とがはんだにより接合される。第１の駆動信号端子３００７と第１の駆動信号端子２００７とがはんだにより接合される。第２の電源端子３０１０と第２の電源端子２０１０とがはんだにより接合される。第２のコモン端子３０１１と第２のコモン端子２０１１とがはんだにより接合される。第２の駆動信号端子３００８と第２の駆動信号端子２００８とがはんだにより接合される。第２の駆動信号端子３００９と第２の駆動信号端子２００９とがはんだにより接合される。

【0110】

また、制御基板３の表面に、配線パターン３１０１と、配線パターン３１０２と、配線パターン３１０３と、配線パターン３１０４と、配線パターン３１０５と、配線パターン３１０６と、配線パターン３１０７と、配線パターン３１０８とが配置される。配線パターン３１０１は、第１の絶縁型電源回路４１と第１の電源端子３００４とを接続する。配線パターン３１０２は、第１の絶縁型電源回路４１と第１のコモン端子３００５とを接続する。配線パターン３１０３は、第１の絶縁信号変換器６１と第１の駆動信号端子３００６とを接続する。配線パターン３１０４は、第１の絶縁信号変換器６１と第１の駆動信号端子３００７とを接続する。配線パターン３１０７は、第２の絶縁型電源回路４２と第２の電源端子３０１０とを接続する。配線パターン３１０８は、第２の絶縁型電源回路４２と第２のコモン端子３０１１とを接続する。配線パターン３１０５は、第２の絶縁信号変換器６２と第２の駆動信号端子３００８とを接続する。配線パターン３１０６は、第２の絶縁信号変換器６２と第２の駆動信号端子３００９とを接続する。

【0111】

Ｄ級電力変換器１０Ｃは、第１の絶縁型電源回路４１から第１の駆動回路３１へ第１の電源電圧ＶＤ１を伝達する配線経路（以下、「第１の配線経路」とも称する。）が５ｃｍ以下である。第１の絶縁型電源回路４１から第１の駆動回路３１へコモン電圧を伝達する配線経路（以下、「第２の配線経路」とも称する。）が５ｃｍ以下である。第２の絶縁型電源回路４２から第２の駆動回路３２へ第２の電源電圧ＶＤ２を伝達する配線経路（以下、「第３の配線経路」とも称する。）が５ｃｍ以下である。第２の絶縁型電源回路４２から第２の駆動回路３２へコモン電圧を伝達する配線経路（以下、「第４の配線経路」とも称する。）が５ｃｍ以下である。

【0112】

具体的には、第１の配線経路は、配線パターン３１０１と、第１の電源端子３００４と、第１の電源端子２００４と、配線パターン２１０１とからなる配線経路である。第２の配線経路は、配線パターン３１０２と、第１のコモン端子３００５と、第１のコモン端子２００５と、配線パターン２１０２とからなる配線経路である。第３の配線経路は、配線パターン３１０７と、第２の電源端子３０１０と、第２の電源端子２０１０と、配線パターン２１０７とからなる配線経路である。第４の配線経路は、配線パターン３１０８と、第２のコモン端子３０１１と、第２のコモン端子２０１１と、配線パターン２１０８とからなる配線経路である。

【0113】

上記構成のＤ級電力変換器１０Ｃは、第一の実施形態に係るＤ級電力変換器１０と同様に、１００Ｖ以上の直流電圧Ｅｉが印加され、１ｋＷ以上の交流電圧であるパルス電圧Ｖｏを出力し、スイッチング周波数は６ＭＨｚ以上である。

【0114】

以下、Ｄ級電力変換器１０Ｃにおいて、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路を５ｃｍ以下としている理由について説明する。

【0115】

図７は、波高値が１００Ｖ、時比率が０．２５となるパルスを出力させるように、半導体素子を高速スイッチングさせた際のスイッチング波形のフーリエ解析結果を示す図である。

【0116】

図７に示すように、横軸は周波数で、縦軸はパワースペクトルとなっている。ここで、パワースペクトルが０ｄＢＶである状態は、振幅が１Ｖである状態、すなわち、波高値の１／１００のレベルに相当する。

【0117】

図７において、折れ線（ａ）は、スイッチング周波数が４ＭＨｚであり、最高スイッチング速度が３０Ｖ／ｎｓである場合における、周波数とパワースペクトルとの関係を示す折れ線である。

【0118】

折れ線（ｂ）は、スイッチング周波数が６ＭＨｚであり、最高スイッチング速度が３０Ｖ／ｎｓである場合における、周波数とパワースペクトルとの関係を示す折れ線である。

【0119】

折れ線（ｃ）は、スイッチング周波数が４ＭＨｚであり、最高スイッチング速度が９０Ｖ／ｎｓである場合における、周波数とパワースペクトルとの関係を示す折れ線である。

【0120】

折れ線（ｄ）は、スイッチング周波数が６ＭＨｚであり、最高スイッチング速度が９０Ｖ／ｎｓである場合における、周波数とパワースペクトルとの関係を示す折れ線である。

【0121】

発明者らの検討によると、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路を任意の長さとする場合において、波高値が１００Ｖ、時比率が０．２５となるパルスを出力させるように第１の半導体素子２１及び第２の半導体素子２２を高速スイッチングさせるときには、最高スイッチング速度が５０Ｖ／ｎｓ以下（例えば、３０Ｖ／ｎｓ）であるか、スイッチング周波数が４ＭＨｚであれば、高周波スイッチング雑音の影響によるＤ級電力変換器１０Ｃの誤動作が発生しないことがわかった。

【0122】

一方で、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路を任意の長さとする場合において、波高値が１００Ｖ、時比率が０．２５となるパルスを出力させるように第１の半導体素子２１及び第２の半導体素子２２を高速スイッチングさせるときには、最高スイッチング速度が５０Ｖ／ｎｓ以上（例えば、９０Ｖ／ｎｓ）であり、かつ、スイッチング周波数が６ＭＨｚ以上であれば、高周波スイッチング雑音の影響によるＤ級電力変換器１０Ｃの誤動作が発生することがわかった。

【0123】

図７から、折れ線（ａ）、折れ線（ｂ）、折れ線（ｃ）は、１３０ＭＨｚ～１７５ＭＨｚの周波数領域において、パワースペクトルが、波高値の１／１００以下のレベルであることが読み取れる。また、折れ線（ｄ）は、１３０ＭＨｚ～１７５ＭＨｚの周波数領域において、パワースペクトルが、波高値の１／１００以上のレベルであることが読み取れる。これらことから、発明者らは、最高スイッチング速度が５０Ｖ／ｎｓ以上であり、かつ、スイッチング周波数が６ＭＨｚ以上である場合に発生する、高周波スイッチング雑音の影響によるＤ級電力変換器１０Ｃの誤動作の原因が、Ｄ級電力変換器１０Ｃから輻射される、１３０ＭＨｚ～１７５ＭＨｚの周波数領域の雑音であると考えた。そして、発明者らは、この考えに基づいてさらに検討を重ねることで、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路の長さが、１７５ＭＨｚ以下の周波数帯の電磁波に対する受信アンテナとならない長さにすることで、最高スイッチング速度が５０Ｖ／ｎｓ以上であり、かつ、スイッチング周波数が６ＭＨｚ以上である場合に発生する高周波スイッチング雑音の影響によるＤ級電力変換器１０Ｃの誤動作を抑制できるという知見に想到した。

【0124】

制御基板３上での１７５ＭＨｚの電磁波の波長λ１は、光速を３×１０^８ｍ／ｓ、基板の比誘電率を４．６とすると、

【0125】

【数1】

【0126】

となる。

【0127】

この波長λ１を受信するアンテナ長は、λ１／４＝２０ｃｍとなる。そして、この波長λ１を受信するアンテナとならない長さは、アンテナ長の１／４以下、すなわち、２０ｃｍ／４＝５ｃｍである。

【0128】

これらのことから、発明者らは、Ｄ級電力変換器１０Ｃにおいて、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路の長さを５ｃｍ以下に設定した。これにより、Ｄ級電力変換器１０Ｃは、最高スイッチング速度が５０Ｖ／ｎｓ以上であり、かつ、スイッチング周波数が６ＭＨｚ以上である場合においても、誤作動の無い安定なスイッチング動作が可能となる。

【0129】

以上説明したように、第四の実施形態に係るＤ級電力変換器１０Ｃによれば、第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第２の絶縁型電源回路４２とが直線状に配置される。これにより、Ｄ級電力変換器１０Ｃは、絶縁距離を確保しながら、第１の絶縁型電源回路４１と、第１の絶縁信号変換器６１と、第２の絶縁信号変換器６２と、第２の絶縁型電源回路４２との制御基板３上の占有面積を低減することができる。すなわち、制御基板３の面積を低減することができる。

【0130】

また、第四の実施形態に係るＤ級電力変換器１０Ｃによれば、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路の長さが５ｃｍ以下である。このため、第１の配線経路、第２の配線経路、第３の配線経路、及び、第４の配線経路は、１７５ＭＨｚ以下の周波数帯の電磁波に対する受信アンテナとならない。これにより、最高スイッチング速度が５０Ｖ／ｎｓ以上であり、かつ、スイッチング周波数が６ＭＨｚ以上である場合に発生する高周波スイッチング雑音の影響によるＤ級電力変換器１０Ｃの誤動作が抑制されるため、Ｄ級電力変換器１０Ｃは、誤作動の無い安定なスイッチング動作が可能となる。

【0131】

（第五の実施形態）
以下、第五の実施形態に係るＤ級電力変換器について説明する。

【0132】

第五の実施形態に係るＤ級電力変換器の回路構成は、第一の実施形態に係るＤ級電力変換器１０、及び、第四の実施形態に係るＤ級電力変換器１０Ｃと同様である。一方で、第五の実施形態に係るＤ級電力変換器は、第四の実施形態に係るＤ級電力変換器１０Ｃから、制御基板３が、第五の実施形態に係る制御基板３ｄに変更され、制御基板３における配線パターンの一部の物理的構造が変更されて構成される。このため、ここでは、第五の実施形態に係るＤ級電力変換器について、第五の実施形態に係る制御基板３ｄ、及び、第五の実施形態に係る制御基板における配線パターンの、上記一部の物理的構造を中心に説明する。

【0133】

図８は、第五の実施形態に係る制御基板３ｄの物理的構成例を示す模式図である。図９は、制御基板３ｄを図８のIX－IX線において切断した場合の、制御基板３ｄの拡大断面図である。

【0134】

図９に示すように、制御基板３ｄは、表面と、内層と、裏面とに配線パターンを形成することができる多層（ここでは３層）回路基板である。

【0135】

図８及び図９に示すように、制御基板３ｄの内層に、配線パターン３２０１と、配線パターン３２０３と、配線パターン３２０４と、配線パターン３２０５と、配線パターン３２０６と、配線パターン３２０７とが配置される。配線パターン３２０１は、第１の絶縁型電源回路４１と第１の電源端子３００４とを接続する。配線パターン３２０３は、第１の絶縁信号変換器６１と第１の駆動信号端子３００６とを接続する。配線パターン３２０４は、第１の絶縁信号変換器６１と第１の駆動信号端子３００７とを接続する。配線パターン３２０７は、第２の絶縁型電源回路４２と第２の電源端子３０１０とを接続する。配線パターン３２０５は、第２の絶縁信号変換器６２と第２の駆動信号端子３００８とを接続する。配線パターン３２０６は、第２の絶縁信号変換器６２と第２の駆動信号端子３００９とを接続する。

【0136】

また、制御基板３ｄの表面及び裏面に、配線パターン３２０２ａ、配線パターン３２０２ｂ、配線パターン３２０８ａ及び配線パターン３２０８ｂが形成される。配線パターン３２０２ａ及び配線パターン３２０２ｂは、第１の絶縁型電源回路４１と第１のコモン端子３００５とを接続する配線パターンである。また、配線パターン３２０２ａ及び配線パターン３２０２ｂは、配線パターン３２０１と配線パターン３２０３と配線パターン３２０４とを表面側及び裏面側から挟むように形成されている。配線パターン３２０８ａ及び配線パターン３２０８ｂは、第２の絶縁型電源回路４２と第２のコモン端子３０１１とを接続する配線パターンである。配線パターン３２０８ａ及び配線パターン３２０８ｂは、配線パターン３２０５と配線パターン３２０６と配線パターン３２０７とを表面側及び裏面側から挟むように形成されている。

【0137】

上記制御基板３ｄの構成により、配線パターン３２０２ａ及び配線パターン３２０２ｂは、配線パターン３２０１と配線パターン３２０３と配線パターン３２０４との少なくとも一部をシールドするシールド構造体として機能する。これにより、配線パターン３２０１と配線パターン３２０３と配線パターン３２０４とへの外来雑音（例えば、高周波スイッチング雑音）による影響が低減される。また、配線パターン３２０８ａ及び配線パターン３２０８ｂは、配線パターン３２０５と配線パターン３２０６と配線パターン３２０７との少なくとも一部をシールドするシールド構造体として機能する。これにより、配線パターン３２０５と配線パターン３２０６と配線パターン３２０７とへの外来雑音（例えば、高周波スイッチング雑音）による影響が低減される。

【0138】

従って、第五の実施形態に係るＤ級電力変換器によれば、外来雑音による誤動作が抑制され、誤動作のない安定なスイッチング動作が可能となる。

【0139】

（補足）
以上のように、本出願において開示する技術の例示として、第一の実施形態から第五の実施形態について説明した。しかしながら、本開示による技術は、これらに限定されず、本開示の趣旨を逸脱しない限り、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適用可能である。

【産業上の利用可能性】

【0140】

本開示は、Ｄ級電力変換器に広く利用可能である。

【符号の説明】

【0141】

１ スイッチ回路
２、２ｂ 放熱基板
３、３ａ、３ｂ、３ｄ 制御基板（単一基板）
１０、１０Ａ、１０Ｂ、１０Ｃ Ｄ級電力変換器
２１ 第１の半導体素子
２２ 第２の半導体素子
３１ 第１の駆動回路
３２ 第２の駆動回路
４１ 第１の絶縁型電源回路
４２ 第２の絶縁型電源回路
５１ 第１の信号発生器
５２ 第２の信号発生器
６１ 第１の絶縁信号変換器
６２ 第２の絶縁信号変換器
７１ 第１の雑音除去回路
７２ 第２の雑音除去回路
８１、８２ コモンモードチョーク
１００ トランス
１０１ １次巻線
１０２、１０４ ２次巻線
１０３ バイアス巻線
１１０ スイッチング素子
１２０、１３３、１４０、７００ ダイオード
１２１、１３２、１４１ コンデンサ
１３０ 制御駆動回路
１３１ 起動抵抗
１３４ 鋸歯状回路
１３５ ＰＷＭ比較器
１３６ 増幅器
７０１ 抵抗
７０２、７０３ バイパスコンデンサ
２００１ 入力端子
２００２ 出力端子
２００３ ＧＮＤ端子
２００４、３００４ 第１の電源端子
２００５、３００５ 第１のコモン端子
２００６、２００７、３００６、３００７ 第１の駆動信号端子
２００８、２００９、３００８、３００９ 第２の駆動信号端子
２０１０、３０１０ 第２の電源端子
２０１１、３０１１ 第２のコモン端子
２１０１、２１０２、２１０３、２１０４、２１０５、２１０６、２１０７、２１０８、３１０１、３１０２、３１０３、３１０４、３１０５、３１０６、３１０７、３１０８、３２０１、３２０２ａ、３２０２ｂ、３２０３、３２０４、３２０５、３２０６、３２０７、３２０８ａ、３２０８ｂ 配線パターン

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】