特許 7584050 窒化物半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-07

(45)【発行日】2024-11-15

(54)【発明の名称】窒化物半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20241108BHJP

   H01L 29/778 20060101ALI20241108BHJP

   H01L 29/812 20060101ALI20241108BHJP

   H01L 21/337 20060101ALI20241108BHJP

   H01L 29/808 20060101ALI20241108BHJP

   H01L 21/336 20060101ALI20241108BHJP

   H01L 29/78 20060101ALI20241108BHJP

   H01L 21/265 20060101ALI20241108BHJP

【ＦＩ】

H01L29/80 H

H01L29/80 C

H01L29/78 301B

H01L21/265 V

H01L21/265 601J

H01L21/265 601A

【請求項の数】 11

(21)【出願番号】P 2021536835

(86)(22)【出願日】2020-06-24

(86)【国際出願番号】 JP2020024734

(87)【国際公開番号】W WO2021019969

(87)【国際公開日】2021-02-04

【審査請求日】2023-02-24

(31)【優先権主張番号】P 2019141234

(32)【優先日】2019-07-31

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】314012076

【氏名又は名称】パナソニックＩＰマネジメント株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】大来 英之

(72)【発明者】

【氏名】引田 正洋

(72)【発明者】

【氏名】柳原 学

【審査官】岩本 勉

(56)【参考文献】

【文献】特開２００４－０９５６４０（ＪＰ，Ａ）

【文献】特開２０１４－０９９５２３（ＪＰ，Ａ）

【文献】特開２０１３－２３５８７３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２９／８０８

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／２６５

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板の上に形成された、Ｃ（カーボン）濃度が１Ｅ＋１８ｃｍ ^－３ 以上である高Ｃ（カーボン）濃度の窒化物半導体層と、
前記高Ｃ濃度の窒化物半導体層の上に形成され、前記高Ｃ濃度の窒化物半導体層に比べＣ濃度が低い、窒化物半導体層からなるチャネル層と、
前記チャネル層上に直接接触して形成され、前記チャネル層と比べてバンドギャップが大きく、窒化物半導体層からなるバリア層とを含む半導体積層構造体を備え、
前記半導体積層構造体には、不純物が注入された素子分離領域が形成され、
前記素子分離領域は、前記半導体積層構造体の上面側から前記高Ｃ濃度の窒化物半導体層に達しており、
前記チャネル層の深さにおける前記不純物の最大濃度が、前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度の７０倍以下である
窒化物半導体装置。

【請求項2】

基板と、
前記基板の上に形成された、Ｃ（カーボン）濃度が１Ｅ＋１８ｃｍ ^－３ 以上である高Ｃ（カーボン）濃度の窒化物半導体層と、
前記高Ｃ濃度の窒化物半導体層の上に形成され、前記高Ｃ濃度の窒化物半導体層に比べＣ濃度が低い、窒化物半導体層からなるチャネル層と、
前記チャネル層上に直接接触して形成され、前記チャネル層と比べてバンドギャップが大きく、窒化物半導体層からなるバリア層とを含む半導体積層構造体を備え、
前記半導体積層構造体には、不純物が注入された素子分離領域が形成され、
前記素子分離領域は、前記半導体積層構造体の上面側から前記高Ｃ濃度の窒化物半導体層に達しており、
前記バリア層と前記チャネル層との界面の深さにおける前記不純物の濃度が、前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度の４０倍以下である
窒化物半導体装置。

【請求項3】

前記チャネル層の前記不純物の最大濃度が、６Ｅ＋１９ｃｍ^－３以下である
請求項１又は２に記載の窒化物半導体装置。

【請求項4】

前記バリア層と前記チャネル層との界面の深さにおける前記不純物の濃度が、３Ｅ＋１９ｃｍ^－３以下である
請求項１又は２に記載の窒化物半導体装置。

【請求項5】

前記半導体積層構造体は、さらに、前記バリア層の上の一部に形成され、ｐ型窒化物半導体からなるゲート層を含み、
前記不純物が前記ゲート層内にも存在する
請求項１～４のいずれか１項に記載の窒化物半導体装置。

【請求項6】

前記ゲート層の直下における前記不純物の深さと、前記ゲート層がない領域における前記不純物の深さとが、同一である
請求項５に記載の窒化物半導体装置。

【請求項7】

前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度が、５Ｅ＋１７ｃｍ^－３以上である
請求項１～６のいずれか１項に記載の窒化物半導体装置。

【請求項8】

前記高Ｃ濃度の窒化物半導体層のＣ濃度が１Ｅ＋１８ｃｍ^－３以上であり、
前記チャネル層のＣ濃度が１Ｅ＋１８ｃｍ^－３未満である
請求項１～７のいずれか１項に記載の窒化物半導体装置。

【請求項9】

前記不純物は、Ｈ，Ｈｅ，Ｂ，Ｃ，Ｏ，Ｆ，Ｍｇ，Ｃｌ，Ａｒ，Ｃａ，Ｔｉ，Ｃｒ，Ｆｅ，Ｃｕ，Ｚｎ，Ａｓ，Ｒｕの内の一つ以上の元素である
請求項１～８のいずれか１項に記載の窒化物半導体装置。

【請求項10】

基板を用意し、前記基板の上に、Ｃ（カーボン）濃度が１Ｅ＋１８ｃｍ ^－３ 以上である高Ｃ（カーボン）濃度の窒化物半導体層を形成し、前記高Ｃ濃度の窒化物半導体層の上に窒化物半導体層からなるチャネル層を形成し、前記チャネル層の上に前記チャネル層と比べてバンドギャップが大きい窒化物半導体層からなるバリア層を形成することによって、半導体積層構造体を形成する工程と、
前記半導体積層構造体の上から、不純物を注入して素子分離領域を形成する工程とを含み、
前記素子分離領域を形成する工程では、
前記素子分離領域が、前記半導体積層構造体の上面側から前記高Ｃ濃度の窒化物半導体層に達するように、前記不純物を注入し、
前記チャネル層の前記不純物の最大濃度が、前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度の７０倍以下になるように、前記不純物を注入する
窒化物半導体装置の製造方法。

【請求項11】

基板を用意し、前記基板の上に、Ｃ（カーボン）濃度が１Ｅ＋１８ｃｍ ^－３ 以上である高Ｃ（カーボン）濃度の窒化物半導体層を形成し、前記高Ｃ濃度の窒化物半導体層の上に窒化物半導体層からなるチャネル層を形成し、前記チャネル層の上に前記チャネル層と比べてバンドギャップが大きい窒化物半導体層からなるバリア層を形成することによって、半導体積層構造体を形成する工程と、
前記半導体積層構造体の上から、不純物を注入して素子分離領域を形成する工程とを含み、
前記素子分離領域を形成する工程では、
前記素子分離領域が、前記半導体積層構造体の上面側から前記高Ｃ濃度の窒化物半導体層に達するように、前記不純物を注入し、
前記バリア層と前記チャネル層との界面の深さにおける前記不純物の濃度が、前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度の４０倍以下になるように、前記不純物を注入する
窒化物半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、窒化物半導体装置及びその製造方法、特に電界効果トランジスタ等として用いることができる窒化物半導体装置及びその製造方法に関する。

【背景技術】

【0002】

III族窒化物半導体は、そのバンドギャップの広さから高い絶縁破壊電圧を有する。またＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能であり、ＡｌＧａＮとＧａＮの格子定数差から発生するピエゾ電荷とバンドギャップとの差によりＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高移動度、かつ高濃度な電子チャネル（二次元電子ガス）を発生させることができる。この二次元電子ガスを制御することにより高電子移動度トランジスタ（ＨＥＭＴ、Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を形成することが可能となる。これらの高耐圧、高速、大電流の特徴により、III族窒化物半導体はパワー用途の電界効果トランジスタ（ＦＥＴ）やダイオード等の電子デバイスへの応用がなされている。

【0003】

特許文献１の図１～図４に記載されている半導体装置では、基板となるＳｉＣの上に、バッファ層となるｉ－ＧａＮ層、バックバリアとなるＩｎＧａＮ層、電子走行層（チャネル層）となるｉ－ＧａＮ層、中間層となるＡｌＮ層、電子供給層（バリア層）となるＩｎＡｌＧａＮ層、キャップ層となるＧａＮ層を順次エピタキシャル成長した半導体積層構造体を用いている。半導体積層構造体では、電子供給層／中間層と電子走行層のバンドギャップ差と、電子供給層／中間層のピエゾ電荷により電子走行層内の中間層側に二次元電子ガス層が発生する。電子供給層の上には、それぞれ離間して第２のIII族窒化物半導体層にオーミック接触するソース電極とドレイン電極とがあり、ソース電極とドレイン電極との間にそれぞれ離間してゲート電極がある。上記半導体装置は、ソース電極とドレイン電極との間を、二次元電子ガス層を介して流れるドレイン電流を、ゲート電極部に印加する電圧で制御することができるＦＥＴである。ＦＥＴの活性領域外の不活性部には、Ａｒ等の注入により、半導体積層構造体の上面側から基板に達する（特許文献１の図１の（ｂ）参照）素子分離構造が形成されている。また、バックバリアとなるＩｎＧａＮ層に炭素（カーボン、以下、単に「Ｃ」と記す）を含有し、一部Ｃ濃度が高くなっている。

【0004】

特許文献１によれば、バックバリア層にＣを含むことにより、Ｃがアクセプタ準位として作用し、伝導帯のポテンシャルを高め、バッファ層側への電子拡散を抑制しつつ、ショートチャネル効果の抑制、及びドレインリーク電流の低減が可能とされる。

【先行技術文献】

【特許文献】

【0005】

【文献】国際公開第２０１８／１８００２１号

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１で記載した半導体装置には以下の課題がある。

【0007】

つまり、特許文献１の図１～図４に記されている構造では、バックバリア層（膜厚が５ｎｍ以下のＩｎＧａＮ）が非常に薄いため、パワー半導体で用いられるような高電圧動作・高温動作時では、バッファ層側にドレインリーク電流（ドレイン・ゲート間、ドレイン・ソース間、ドレイン・基板間のリーク電流の和）やソースリーク電流（ドレイン・ソース間のリーク電流）が漏れ出し、信頼性が悪化する。また、素子分離構造を不純物（Ａｒ）の注入により形成するとあるが、不純物の注入量や深さ分布次第で、特にパワー半導体で用いられるような高電圧動作・高温動作時では、ドレイン電極から素子分離領域へのリーク電流が発生し、それにより信頼性が悪化する。

【0008】

そこで、本発明は、リーク電流が抑制された窒化物半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するために、本発明の一形態に係る窒化物半導体装置は、基板と、前記基板の上に形成された、Ｃ（カーボン）濃度が１Ｅ＋１８ｃｍ ^－３ 以上である高Ｃ（カーボン）濃度の窒化物半導体層と、前記高Ｃ濃度の窒化物半導体層の上に形成され、前記高Ｃ濃度の窒化物半導体層に比べＣ濃度が低い、窒化物半導体層からなるチャネル層と、前記チャネル層上に直接接触して形成され、前記チャネル層と比べてバンドギャップが大きく、窒化物半導体層からなるバリア層とを含む半導体積層構造体を備え、前記半導体積層構造体には、不純物が注入された素子分離領域が形成され、前記素子分離領域は、前記半導体積層構造体の上面側から前記高Ｃ濃度の窒化物半導体層に達しており、前記チャネル層の深さにおける前記不純物の最大濃度が、前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度の７０倍以下である。

【0010】

また、上記目的を達成するために、本発明の一形態に係る窒化物半導体装置の製造方法は、基板を用意し、前記基板の上に、Ｃ（カーボン）濃度が１Ｅ＋１８ｃｍ ^－３ 以上である高Ｃ（カーボン）濃度の窒化物半導体層を形成し、前記高Ｃ濃度の窒化物半導体層の上に窒化物半導体層からなるチャネル層を形成し、前記チャネル層の上に前記チャネル層と比べてバンドギャップが大きい窒化物半導体層からなるバリア層を形成することによって、半導体積層構造体を形成する工程と、前記半導体積層構造体の上から、不純物を注入して素子分離領域を形成する工程とを含み、前記素子分離領域を形成する工程では、前記素子分離領域が、前記半導体積層構造体の上面側から前記高Ｃ濃度の窒化物半導体層に達するように、前記不純物を注入し、前記チャネル層の前記不純物の最大濃度が、前記高Ｃ濃度の窒化物半導体層と前記チャネル層との界面の深さにおける前記不純物の濃度の７０倍以下になるように、前記不純物を注入する。

【発明の効果】

【0011】

本発明に係る窒化物半導体装置及びその製造方法によれば、リーク電流が抑制される。

【図面の簡単な説明】

【0012】

【図1】図１は、実施の形態に係る窒化物半導体装置の断面構造、及び、素子分離領域における不純物濃度と深さとの関係を示す図である。

【図2】図２は、実施の形態に係る窒化物半導体装置の素子分離領域における不純物濃度と深さとの関係を詳細に説明する図である。

【図3】図３は、実施の形態の第１および第２の変形例に係る窒化物半導体装置の断面構造、及び、素子分離領域における不純物濃度と深さとの関係を示す図である。

【図4】図４は、実施の形態の第１および第２の変形例に係る窒化物半導体装置の素子分離領域における不純物濃度と深さとの関係を詳細に説明する図である。

【図5】図５は、実施の形態の第１の変形例に係る窒化物半導体装置の特性を示す図である。

【図6】図６は、実施の形態の第２の変形例に係る窒化物半導体装置の特性を示す図である。

【図7】図７は、実施の形態の第３の変形例に係る窒化物半導体装置の特性を示す図である。

【図8】図８は、実施の形態の第４の変形例に係る窒化物半導体装置の特性を示す図である。

【図9】図９は、実施の形態の第５の変形例に係る窒化物半導体装置の特性を示す図である。

【図10】図１０は、実施の形態及びその変形例に係る窒化物半導体装置の製造方法を示す断面図である。

【図11】図１１は、実施の形態及びその変形例に係る窒化物半導体装置の平面構造を示す平面図である。

【発明を実施するための形態】

【0013】

以下、実施の形態に係る窒化物半導体装置について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、ある物の「上」／「下」とは、「接触する」等の特段の限定がない限り、ある物に接する「上」／「下」の位置だけでなく、ある物に接しない「上方」／「下方」の位置も含まれ得る。また、ある物の「上」／「下」とは、図示された状態における相対的な位置関係を示すものであり、重力に対する絶対的な位置関係を示すものではない。

【0014】

図１は、実施の形態に係る窒化物半導体装置の断面構造（図１の（ｂ））、及び、素子分離領域における不純物濃度と深さとの関係（図１の（ａ））を示す図である。窒化物半導体装置は、図１の（ｂ）に示されるように、基板１と、基板１の上に形成された窒化物半導体層からなるチャネル層３と、チャネル層３上に直接接触して形成され、チャネル層３と比べてバンドギャップが大きく、窒化物半導体層からなるバリア層４とを含む半導体積層構造体を備える。本実施の形態では、より詳しくは、半導体積層構造体は、下層から、基板１、バッファ層２、チャネル層３、二次元電子ガス層５、バリア層４、及び、ゲート層８を含む。バリア層４上には、ソース電極６及びドレイン電極７が形成されている。半導体積層構造体には、不純物が注入された素子分離領域１０（左上がりハッチングの領域）が形成され、図１の（ａ）に示されるように、素子分離領域１０の不純物の濃度の、半導体積層構造体の上面からの深さ方向における一つのピーク１２が、バリア層４とチャネル層３との界面１３の深さよりも深い位置にあり、界面１３の深さにおける不純物の濃度がピーク１２の濃度よりも低いことを特徴とする。

【0015】

つまり、窒化物半導体装置では、不純物が注入された素子分離領域１０において、素子分離領域１０の不純物濃度の、深さ方向におけるピークの一つ１２が、バリア層４とチャネル層３との界面１３よりも上面側から見て深い（図１で言う下方向の）位置にあり、バリア層４とチャネル層３との界面１３の深さにおける素子分離領域１０の不純物濃度が、不純物濃度の、深さ方向におけるピーク１２の濃度よりも低いことを特徴とする。

【0016】

本半導体積層構造体は、より詳しくは、適宜なＳｉ等の基板１（他にも例えばＳａｐｐｈｉｒｅ、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板）の上に、適宜なバッファ層２（例えばIII族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を有し、その上に、ＧａＮからなるチャネル層３（他にも例えばIII族窒化物半導体であるＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等）を有し、その上に、ＡｌＧａＮからなるバリア層４（他にも例えばIII族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＧａＮ等）を有する。バリア層４は、チャネル層３よりもバンドギャップが大きい。バリア層４がＡｌＧａＮ、チャネル層３がＧａＮであるとした場合、ＡｌＧａＮとＧａＮが格子定数差から発生するピエゾ電荷と、バンドギャップの差により、バリア層４とチャネル層３との界面１３近傍のチャネル層３側に高濃度の二次元電子ガス層５が発生する。

【0017】

バリア層４やチャネル層３等の各種III族窒化物半導体層を有機金属化学気層法（ＭＯＣＶＤ法）等のエピタキシャル成長技術を用いて成長させた場合、トリメチルガリウム（ＴＭＧ）等の有機金属原料に含まれる炭素（Ｃ）がIII族窒化物半導体結晶中に取り込まれる。III族窒化物半導体層中のＣは、結晶中でアクセプタ準位として作用し、伝導帯のポテンシャルを高め、III族窒化物半導体を高抵抗化させる。しかしながら、チャネル層３は、電子を効率よく流す必要があるため、余計な準位は少ない方が良く、Ｃ濃度は低い方が望ましい。具体的には、チャネル層３内のＣ濃度は、１Ｅ＋１８ｃｍ^－３未満、可能なら５Ｅ＋１７ｃｍ^－３以下であることが望ましい。なお、「ｎＥ＋ｍ」は、ｎ×１０^ｍを意味する。また、チャネル層３は、単層である必要はなく、例えば、低Ｃ濃度のＧａＮ層の下に低Ｃ濃度かつ低Ａｌ組成のＡｌＧａＮ層を組み合わせた、所謂ダブルへテロ構造のような複数層構造でも良い。これにより、キャリアをチャネル層３の上部に閉じ込めることにより、ピンチオフ特性が向上する。

【0018】

バリア層４の上には、ソース電極６及びドレイン電極７がそれぞれ離間して形成されている。ソース電極６及びドレイン電極７は、二次元電子ガス層５、バリア層４、チャネル層３のいずれかにオーミック接触するＴｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、二次元電子ガス層５に電気的に接続されていれば良い。ソース電極６及びドレイン電極７は、例えば、バリア層４の上面上に有っても良く、また、既知のオーミックリセス技術を用いて、二次元電子ガス層５、バリア層４、チャネル層３のいずれかに接していても良い（図示せず）。

【0019】

本半導体積層構造体は、バリア層４の上であって、ソース電極６及びドレイン電極７の間、かつ、ソース電極６及びドレイン電極７から離間して、ｐ－ＧａＮからなるｐ型の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含み、選択的に形成されたゲート層８（他にも例えばIII族窒化物半導体であるｐ－ＩｎＧａＮ、ｐ－ＩｎＮ、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＧａＮ等）を有する。ゲート層８は、Ｍｇが含まれるｐ－ＧａＮであっても、Ｃ等が含まれるｉ－ＧａＮ（Ｉｎｓｕｌａｔｅｄ－ＧａＮ）（他にも例えばIII族窒化物半導体であるｉ－ＩｎＧａＮ、ｉ－ＩｎＧａＮ、ｉ－ＩｎＮ、ｉ－ＡｌＧａＮ、ｉ－ＡｌＩｎＧａＮ等）であっても、Ｓｉ等のｎ型不純物が含まれるｎ－ＧａＮ（他にも例えばIII族窒化物半導体であるｎ－ＩｎＧａＮ、ｎ－ＡｌＧａＮ、ｎ－ＩｎＮ、ｎ－ＡｌＩｎＧａＮ等）であっても良い。また、ゲート層８は、図１で示すように、ソース電極６及びドレイン電極７の間以外にあってもよい。バリア層４の上の、ソース電極６及びドレイン電極７から離間した領域のゲート層８の上の一部には、ゲート電極９が形成されている。ゲート電極９は、図１で示すようにゲート層８の上にあっても良く、ゲート層８がない場合にはバリア層４に直接接触する所謂ＭＥＳ（ＭＥｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造（図示せず）を構成していてもよい。ＭＥＳ構造の場合のゲート電極は、バリア層４にショットキ接触する電極となる。また、ゲート電極９下のゲート層８の代わりに、ＳｉＮｘやＳｉＯｘ、ＡｌＯｘ等の絶縁膜を挟んだ所謂ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造やＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造でも良い（図示せず）。

【0020】

パワー半導体は安全性の観点から、ノーマリオフ動作が望まれる。ゲート層８がｐ型のIII族窒化物半導体である場合、ゲート層８直下には、ｐ－ｎ接合が形成され、ゲート電極９にゲート電圧が加わっていない状態で二次元電子ガス層５が空乏化されてノーマリオフ状態となる。その際のバリア層４は、設定するしきい値電圧（Ｖｔｈ）によって異なるが、バリア層４がＡｌＧａＮである場合、ゲート層８直下の一部において、バリア層４のＡｌＧａＮのＡｌ組成が２０％では、ＡｌＧａＮの膜厚が１０ｎｍ以上２５ｎｍ以下の範囲内、望ましくは２０ｎｍ程度である必要がある。また、その際、ゲート層８がｐ－ＧａＮである場合、膜厚は５０ｎｍ以上５００ｎｍ以下の範囲内、望ましくは１００ｎｍ程度であれば良く、ｐ型の不純物がＭｇである場合、ドーピング濃度は１Ｅ＋１９ｃｍ^－３以上１０Ｅ＋１９ｃｍ^－３以下の範囲内、望ましくは５Ｅ＋１９ｃｍ^－３であれば良い。尚Ｍｇを５Ｅ＋１９ｃｍ^－３程度ドーピングしたｐ－ＧａＮのキャリア濃度は、Ｍｇの活性化率は数％以下と非常に低いために、実質１Ｅ＋１７ｃｍ^－３以上５Ｅ＋１７ｃｍ^－３以下程度である。

【0021】

ゲート電極９は、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、ＷＳｉ、Ｔａ、ＴｉＮ、Ａｌ、Ｍｏ、Ｈｆ、Ｚｒ等の金属を１つもしくは２つ以上組み合わせた電極であれば良い。ゲート層８がｐ型である場合、ゲート電極９はゲート層８にオーミック接触してもショットキ接触しても良いが、オーミック接触した方が、ゲート電極の信頼性が高いため、コンタクト抵抗の低い金属であるＮｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｃｒ、Ｉｎ、Ｓｎ、Ａｌ、等の金属を１つ、もしくは２つ以上組み合わせた電極を用いることが望ましい。

【0022】

本半導体積層構造体は、バリア層４からバッファ層２に掛けてのIII族窒化物半導体層の一部に、不純物を注入して結晶欠陥を引き起こし、不活性化して、高抵抗化させた素子分離領域１０を有する。素子分離領域１０は、平面視でIII族窒化物半導体装置の活性領域（ＦＥＴ領域）を囲うように形成される（図１１参照）。素子分離領域１０に注入する不純物は、III族窒化物半導体層を高抵抗化させる元素を用いる。具体的には、Ｈ，Ｈｅ，Ｂ，Ｃ，Ｎ，Ｏ，Ｆ，Ｍｇ，Ｃｌ，Ａｒ，Ｃａ，Ｔｉ，Ｃｒ，Ｆｅ，Ｃｕ，Ｚｎ，Ａｓ，Ｒ等の内一つ以上の元素であることが望ましい。また、素子分離領域１０の不純物は、イオン注入法により注入した場合、深さ方向の分布は均一ではなく、不純物濃度の、深さ方向におけるピーク１２を持ち、そのピーク１２を中心に深さ方向におおよそ正規分布のような分布を持つ。また、この不純物濃度の、深さ方向におけるピーク１２は、一つである必要はなく、２つ以上あっても良い。むしろバリア層４等の上面側から、バッファ層２等の深い領域まで均等に高抵抗化させて不活性化するためには、２つ以上の不純物濃度の、深さ方向におけるピーク１２を持つことが望ましい。例えば、不純物濃度の、深さ方向におけるピーク１２が２つある場合の、不純物濃度の深さ方向の分布は、図１の（ａ）に示すような分布になる。それぞれのピークを中心に深さ方向におおよそ正規分布のような分布を持ち、重なる部分は不純物濃度の和となる。尚、図１の（ａ）に示される不純物濃度と深さの関係図では、不純物濃度の軸は対数スケールである。素子分離領域１０の深さの定義を、不純物濃度が１Ｅ＋１７ｃｍ^－３以上となる深さとする場合、ゲート層８の上面からバッファ層２に達するように素子分離領域１０を形成するには、素子分離領域１０は少なくとも５００ｎｍ以上の深さ、望ましくは８００ｎｍ以上の深さが必要である。

【0023】

尚、図１に示されるように、ゲート層８にも素子分離領域１０を形成する場合には、ゲート・ソース（基板）間容量の低減、ゲートリーク電流の低減の観点から、ゲート層８にも不純物を注入して結晶欠陥を引き起こし、不活性化して、高抵抗化させることが望ましい。ゲート・ソース（基板）間容量を低減するとデバイスの高速動作化が可能となる。また、ゲート層８がある場合の不純物の注入は、ゲート層８の上から、バッファ層２まで一括して形成する方が、注入工程が１回になりコスト低減になる。その際の素子分離領域１０の不純物の注入深さは、結果としてゲート層８直下でも、それ以外のゲート層８がない領域でも、一括して注入を実施するため、同一の深さとなる（図１）。ここで、「同一の深さ」とは、一つのプロセスで不純物を注入した場合における、異なる箇所での不純物の注入深さのばらつき範囲内の深さを意味し、具体的には、一方の深さが他方の深さの±２０％以下、好ましくは、±１０％以下、さらに好ましくは±５％以下である。尚、図１では、素子分離領域１０のゲート層８が、同一断面上にあるように記載しているが、素子分離領域１０のゲート層８は同一断面上に有る必要はなく、図１１で示すように、９０°回転して配置しても良く、その他の角度に回転して配置しても良い。

【0024】

素子分離領域１０のチャネル層３の深さにおける不純物濃度に関しては、不純物の注入量をある程度抑えて、結晶欠陥を減らす必要がある。チャネル層３に結晶欠陥が多すぎると、高電圧動作時や高温動作時にチャネル層３内の結晶欠陥を伝うリーク経路が形成され、ここを流れるリーク電流が経時的に増大し、信頼性不良を引き起こす。従って、チャネル層３内、特にチャネル層３の中でも二次元電子ガス層５が形成されるバリア層４とチャネル層３との界面１３近傍のチャネル層３側（つまりチャネル層３の上側）の深さにおける素子分離領域１０の不純物の注入量を抑える必要がある。しかしながら、バッファ層２の不純物の注入量を下げすぎると、今度はバッファ層２を介した、もしくは素子分離領域１０の、チャネル層３の下部の深さに対応する箇所を介した、ドレインリーク電流（ドレイン・ゲート間、ドレイン・ソース間、ドレイン・基板間のリーク電流の和）やソースリーク電流（ドレイン・ソース間のリーク電流）が増大する。これらの相反する課題を解決するためには、不純物濃度の、深さ方向におけるピーク１２を、バリア層４とチャネル層３との界面１３より深い位置に設定し、バリア層４とチャネル層３との界面１３の深さにおける素子分離領域１０の不純物濃度を不純物濃度の、深さ方向におけるピーク１２の不純物濃度より下げ、尚且つ、バッファ層２の不純物濃度をある程度確保する。

【0025】

図２は、実施の形態に係る窒化物半導体装置の素子分離領域における不純物濃度と深さとの関係を詳細に説明する図である。不純物濃度の、深さ方向におけるピークの一つ１２は、図２の（ｂ）に示すように、チャネル層３内にあっても良いし、図２の（ｃ）に示すように、チャネル層３の下のバッファ層２にあっても良いが、図２の（ａ）で示すように、バリア層４とチャネル層３との界面１３よりも上にあることは望ましくない。図２の（ａ）のような分布では、バッファ層２の不純物の注入量が下がりすぎ、バッファ層２を介したドレインリーク電流やソースリーク電流が増大してしまう。

【0026】

次に、本窒化物半導体装置の動作を説明する。窒化物半導体装置がゲート層８にｐ－ＧａＮを用いたノーマリオフ動作するＦＥＴである場合、窒化物半導体装置は、ゲート電極９への印加電圧が０Ｖではゲート層８直下にｐ－ｎ接合による空乏層が広がっているため二次元電子ガス層５が存在せず、オフ状態である（図１）。ソース電極６を接地して、ドレイン電極７に正の印加電圧を付加した状態で、ゲート電極９に正のゲート電圧を印加していくと、ゲート層８直下のｐ－ｎ接合による空乏層が縮小して、ゲート電圧がしきい値電圧（Ｖｔｈ）を超えるとソース・ドレイン間電流が流れ始め、窒化物半導体装置はオン状態となる（図示せず）。つまりゲート電極９への印加電圧により、ソース・ドレイン間電流を制御することができる。

【0027】

次に、本窒化物半導体装置が奏する効果について説明する。本窒化物半導体装置が備える半導体積層構造体により、高電圧動作時や高温動作時において、バッファ層２を介した、もしくは素子分離領域１０のチャネル層３の下部を介した、ドレインリーク電流やソースリーク電流の増大を抑制する。また、チャネル層３内の結晶欠陥を伝う、経時的に増大するリーク電流を抑制し、窒化物半導体装置の信頼性特性を改善することができる。

【0028】

次に、実施の形態の第１の変形例に係る窒化物半導体装置について説明する。図３は、実施の形態の第１の変形例である、窒化物半導体装置の断面構造（図３の（ｂ））、及び、素子分離領域における不純物濃度と深さとの関係（図３の（ａ））を示す図である。本変形例に係る窒化物半導体装置は、基本的に、図３の（ｂ）に示されるように、基板１と、基板１の上に形成された高Ｃ（カーボン）濃度の窒化物半導体層（高Ｃ層）１１と、高Ｃ層１１の上に形成され、高Ｃ層１１に比べＣ濃度が低い、窒化物半導体層からなるチャネル層３と、チャネル層３上に直接接触して形成され、チャネル層３と比べてバンドギャップが大きく、窒化物半導体層からなるバリア層４とを含む半導体積層構造体を備える。本実施の形態では、より詳しくは、半導体積層構造体は、下層から、基板１、バッファ層２、高Ｃ層１１、チャネル層３、二次元電子ガス層５、バリア層４、及び、ゲート層８を含む。半導体積層構造体には、不純物が注入された素子分離領域１０が形成されている。素子分離領域１０は、図３の（ａ）に示されるように、半導体積層構造体の上面側から高Ｃ層１１に達しており、チャネル層３の深さにおける不純物の最大濃度が、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物の濃度の７０倍以下であることを特徴とする。なお、「高Ｃ濃度」とは、相対表現であり、チャネル層でのＣ濃度よりも高いＣ濃度を意味する。

【0029】

つまり、バッファ層２とチャネル層３の間に高Ｃ濃度のIII族窒化物半導体層である高Ｃ層１１があり、素子分離領域１０は、上面側から高Ｃ層１１に達しており、チャネル層３の深さにおける最大の不純物濃度が、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度に比べ、７０倍以下であることを特徴とする。なお、本変形例ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定されるものではない。また本半導体積層構造体は、最小の構成を示しており、これに限定されるものではない。

【0030】

本半導体積層構造体は、図１～図２にて示した実施の形態と比べ、バッファ層２とチャネル層３の間に高Ｃ層１１（他にも例えば高ＣのIII族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を有する点が異なる。III族窒化物半導体層中のＣは、結晶中でアクセプタ準位として作用し、伝導帯のポテンシャルを高め、III族窒化物半導体を高抵抗化させる。そのため、この高Ｃ層１１は高抵抗である。また、本半導体積層構造体では、図１～図２にて示した実施の形態の内、不純物を注入して高抵抗化させた素子分離領域１０が、上面側から高Ｃ層１１に達しており、また、「チャネル層３の深さにおける最大の不純物濃度」が、「高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度」に比べ、７０倍以下である点が異なる。

【0031】

チャネル層３は、図１～図２にて示した実施の形態で示したように、電子を効率よく流す必要があるため、余計な準位は少ない方が良く、Ｃ濃度は低い方が望ましく、具体的には、チャネル層３内のＣ濃度は、１Ｅ＋１８ｃｍ^－３未満、可能なら５Ｅ＋１７ｃｍ^－３以下であることが望ましい。それに対して、高Ｃ層１１は、ドレイン・基板間リーク電流を低減させるために、Ｃ濃度は、１Ｅ＋１８ｃｍ^－３以上、可能なら１Ｅ＋１９ｃｍ^－３以上であることが望ましい。これによりバッファ層２側へのリーク電流を抑制することができる。また、高Ｃ層１１は、チャネル層３よりもバンドギャップが大きいIII族窒化物半導体を用いても良い。それによりキャリアをチャネル層３に閉じ込めて、ピンチオフ特性が向上される。

【0032】

図４は、実施の形態の第１の変形例に係る窒化物半導体装置の素子分離領域における不純物濃度と深さとの関係を詳細に説明する図である。素子分離領域１０の不純物濃度の、深さ方向におけるピークの一つ１２は、図４の（ｂ）に示すように、チャネル層３内にあっても良いし、図４の（ｃ）に示すように、チャネル層３の下の高Ｃ層１１にあっても良いが、図４の（ａ）で示すように、バリア層４とチャネル層３との界面１３よりも上にあることは望ましくない。図４の（ａ）のような分布では、高Ｃ層１１の不純物の注入量が下がりすぎ、高Ｃ層１１やバッファ層２を介したドレインリーク電流やソースリーク電流が増大してしまう。尚、素子分離領域１０の底面は、高Ｃ層１１でとどまっている必要はなく、図４の（ｃ）で示すように、バッファ層２まで達していても良く、その場合、さらにドレインリーク電流やソースリーク電流を低減できる。

【0033】

図５は、実施の形態の第１の変形例に係る窒化物半導体装置の特性を示す図である。より詳しくは、図５は、「チャネル層３の深さにおける最大の不純物濃度」と、「高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度」の比（分子はチャネル層３の深さにおける最大の不純物濃度）と、信頼性寿命との相関を示す。この比が小さい程、「高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度」に比べて、「チャネル層３の深さにおける最大の不純物濃度」が低いことを示す。ここで言う信頼性寿命とは、オフ状態（ゲート層８直下の二次元電子ガス層５の一部が空乏化した状態）での、高温動作（例えば、１５０℃以上）時、かつ高電圧動作（例えば、ドレイン電圧６００Ｖ以上）時での加速試験の寿命である。図５から、この不純物濃度の比が小さい程、信頼性寿命が増加し、７０倍以下では大幅に向上することが分かる。これは、チャネル層３への不純物の注入量を抑制することにより、チャネル層３内の結晶欠陥を抑制することができ、チャネル層３内の結晶欠陥を伝う経時的に増大するリーク電流を抑制し、結果、窒化物半導体装置の信頼性特性が改善できたことを示す。

【0034】

本半導体積層構造体を用いることにより、第１の実施の形態の効果と同等の効果を得ることができる。また、本半導体積層構造体では、素子分離領域１０が、上面側から高抵抗な高Ｃ層１１に達しているため、素子分離領域１０以外の活性領域が、横方向は素子分離領域１０に囲まれ、縦（下）方向は高抵抗な高Ｃ層１１に囲まれ、全方位が完全に囲まれているため、実施の形態に比べ、さらにバッファ層２や高Ｃ層１１を介した、もしくは素子分離領域１０のチャネル層３の下部を介した、ドレインリーク電流やソースリーク電流を抑制することができる。また、チャネル層３の深さにおける最大の不純物濃度が、高Ｃ層１１とチャネル層３との界面の深さにおける不純物濃度に比べ、７０倍以下であるため、チャネル層３の結晶欠陥を抑制することができ、結果、素子分離領域１０内のチャネル層３の結晶欠陥を伝う経時的に増大するリーク電流を抑制し、窒化物半導体装置の信頼性特性を第１の実施の形態に比べ、さらに改善することができる。

【0035】

次に、実施の形態の第２の変形例に係る窒化物半導体装置について説明する。尚、ここでは第１の変形例と同じ図面を用いて説明する。図３は、実施の形態の第２の変形例である、窒化物半導体装置の断面構造（図３の（ｂ））、及び、素子分離領域における不純物濃度と深さとの関係（図３の（ａ））を示す図である。本変形例に係る窒化物半導体装置は、基本的に、実施の形態の第１の変形例に係る窒化物半導体装置と同様の構成を備える。ただし、窒化物半導体装置が備える素子分離領域１０は、図３の（ａ）に示されるように、半導体積層構造体の上面側から高Ｃ層１１に達しており、バリア層４とチャネル層３との界面１３の深さにおける不純物の最大濃度が、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物の濃度の４０倍以下であることを特徴とする。

【0036】

つまり、バッファ層２とチャネル層３の間に高Ｃ層１１があり、素子分離領域１０は、上面側から高Ｃ層１１に達しており、バリア層４とチャネル層３との界面１３の深さにおける不純物濃度が、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度に比べ、４０倍以下であることを特徴とする。また、本変形例ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定されるものではない。また本半導体積層構造体は、最小の構成を示しており、これに限定されるものではない。

【0037】

本半導体積層構造体は、図１～図２にて示した実施の形態と比べ、バッファ層２とチャネル層３との間に高Ｃ層１１（他にも例えば高ＣのIII族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を有する点が異なる。III族窒化物半導体層中のＣは、結晶中でアクセプタ準位として作用し、伝導帯のポテンシャルを高め、III族窒化物半導体を高抵抗化させる。そのため、この高Ｃ層１１は高抵抗である。また、本半導体積層構造体では、図１～図２にて示した実施の形態の内、不純物を注入して高抵抗化させた素子分離領域１０が、上面側から高Ｃ層１１に達しており、また、バリア層４とチャネル層３との界面１３の深さにおける不純物濃度が、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度に比べ、４０倍以下である点が異なる。

【0038】

チャネル層３は、図１～図２にて示した実施の形態で示したように、電子を効率よく流す必要があるため、余計な準位は少ない方が良く、Ｃ濃度は低い方が望ましく、具体的には、チャネル層３内のＣ濃度は、１Ｅ＋１８ｃｍ^－３未満、可能なら５Ｅ＋１７ｃｍ^－３以下であることが望ましい。それに対して、高Ｃ層１１は、ドレイン・基板間リーク電流を低減させるために、Ｃ濃度は、１Ｅ＋１８ｃｍ^－３以上、可能なら１Ｅ＋１９ｃｍ^－３以上であることが望ましい。これによりバッファ層２側へのリーク電流を抑制することができる。また、高Ｃ層１１は、チャネル層３よりもバンドギャップが大きいIII族窒化物半導体を用いても良い。それによりキャリアをチャネル層３に閉じ込めて、ピンチオフ特性が向上される。

【0039】

素子分離領域１０の不純物濃度の深さ方向におけるピークの一つ１２は、図４の（ｂ）に示すように、チャネル層３内にあっても良いし、図４の（ｃ）に示すように、チャネル層３の下の高Ｃ層１１にあっても良いが、図４の（ａ）で示すように、バリア層４とチャネル層３との界面１３よりも上にあることは望ましくない。図４の（ａ）のような分布では、高Ｃ層１１の不純物の注入量が下がりすぎ、高Ｃ層１１やバッファ層２を介したドレインリーク電流やソースリーク電流が増大してしまう。尚、素子分離領域１０の底面は、高Ｃ層１１でとどまっている必要はなく、図４の（ｃ）で示すように、バッファ層２まで達していても良く、その場合、さらにドレインリーク電流やソースリーク電流を低減できる。

【0040】

図６は、実施の形態の第２の変形例に係る窒化物半導体装置の特性を示す図である。より詳しくは、図６は、「バリア層４とチャネル層３との界面１３の深さにおける不純物濃度」と、「高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度」の比（分子はバリア層４とチャネル層３との界面１３の不純物濃度）と、信頼性寿命との相関を示す。この比が小さい程、「高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度」に比べて、「バリア層４とチャネル層３との界面１３の深さにおける不純物濃度」が低いことを示す。尚、ここで言う信頼性寿命とは、オフ状態（ゲート層直下の二次元電子ガス層５の一部が空乏化した状態）での、高温動作（例えば、１５０℃以上）時、かつ高電圧動作（例えば、ドレイン電圧６００Ｖ以上）時での加速試験の寿命である。図６から、この不純物濃度の比が小さい程、信頼性寿命が増加し、４０倍以下では大幅に向上することが分かる。これは、チャネル層３、特に、チャネル層３の内、バリア層４に近い領域、つまり電子が流れやすい二次元電子ガス層５領域への不純物の注入量を抑制することにより、この領域の結晶欠陥を抑制することができ、結果、素子分離領域１０内のチャネル層３の結晶欠陥を伝う経時的に増大するリーク電流を抑制し、窒化物半導体装置の信頼性特性が改善したことを示す。

【0041】

本半導体積層構造体により、実施の形態の効果と同等の効果を得ることができる。また、本半導体積層構造体では、素子分離領域１０が、上面側から高抵抗な高Ｃ層１１に達しているため、素子分離領域１０以外の活性領域が、横方向は素子分離領域１０に囲まれ、縦（下）方向は高抵抗な高Ｃ層１１に囲まれ、全方位が完全に囲まれているため、実施の形態に比べ、さらにバッファ層２や高Ｃ層１１を介した、もしくは素子分離領域１０のチャネル層３の下部を介した、ドレインリーク電流やソースリーク電流を抑制することができる。また、バリア層４とチャネル層３との界面１３の深さにおける不純物濃度が、高Ｃ層１１とチャネル層３との界面の深さにおける不純物濃度に比べ、４０倍以下であるため、チャネル層３の内、バリア層４に近い領域の結晶欠陥を抑制することができ、結果、チャネル層３内の結晶欠陥を伝う経時的に増大するリーク電流を効果的に抑制し、窒化物半導体装置の信頼性特性を実施の形態に比べ、さらに改善することができる。

【0042】

次に、実施の形態の第３の変形例に係る窒化物半導体装置について説明する。本半導体積層構造体は、図１～図４にて示した実施の形態において、素子分離領域１０では、チャネル層３の深さにおける最大の不純物濃度が、６Ｅ＋１９ｃｍ^－３以下であることを特徴とする。また、本変形例ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定されるものではない。また本半導体積層構造体は、最小の構成を示しており、これに限定されるものではない。

【0043】

図７は、実施の形態の第３の変形例に係る窒化物半導体装置の特性を示す図である。より詳しくは、図７は、素子分離領域１０におけるチャネル層３の深さでの最大不純物濃度と、信頼性寿命との相関を示す。図７から、チャネル層３の深さでの最大不純物濃度が小さい程、信頼性寿命が増加し、最大不純物濃度が６Ｅ＋１９ｃｍ^－３以下では大幅に向上することが分かる。これは、チャネル層３への不純物の注入量を抑制することにより、この領域の結晶欠陥を抑制することができ、結果、チャネル層３内の結晶欠陥を伝う経時的に増大するリーク電流を抑制し、窒化物半導体装置の信頼性特性が改善したことを示す。尚、ここで言う信頼性寿命とは、オフ状態（ゲート層直下の一部にキャリアがいない状態）での、高温動作（例えば、１５０℃以上）時、かつ高電圧動作（例えば、ドレイン電圧６００Ｖ以上）時での加速試験の寿命である。

【0044】

本半導体積層構造体により、実施の形態、第１の変形例、第２の変形例の効果と同等の効果を得ることができる。また、チャネル層３の深さにおける最大の不純物濃度が、６Ｅ＋１９ｃｍ^－３以下であるため、チャネル層の結晶欠陥を抑制することができ、結果、チャネル層３内の結晶欠陥を伝う経時的に増大するリーク電流を効果的に抑制し、窒化物半導体装置の信頼性特性を実施の形態、第１の変形例、第２の変形例に比べ、さらに改善することができる。

【0045】

次に、実施の形態の第４の変形例に係る窒化物半導体装置について説明する。本半導体積層構造体は、図１～図４にて示した実施の形態において、素子分離領域１０では、バリア層４とチャネル層３との界面の深さにおける不純物濃度が、３Ｅ＋１９ｃｍ^－３以下であることを特徴とする。また、本変形例ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定されるものではない。また本半導体積層構造体は、最小の構成を示しており、これに限定されるものではない。

【0046】

図８は、実施の形態の第４の変形例に係る窒化物半導体装置の特性を示す図である。より詳しくは、図８は、素子分離領域１０におけるバリア層４とチャネル層３との界面の深さにおける不純物濃度と、信頼性寿命との相関を示す。図８から、バリア層４とチャネル層と３の界面の不純物濃度が小さい程、信頼性寿命が増加し、不純物濃度が３Ｅ＋１９ｃｍ^－３以下では大幅に向上することが分かる。これは、チャネル層３への不純物の注入量の内、特にチャネル層３の内のバリア層４に近い領域、つまり電子が流れやすい二次元電子ガス層５領域や、バリア層４とチャネル層３との界面への不純物の注入量を抑制することにより、この領域の結晶欠陥を抑制することができ、結果、チャネル層３内の結晶欠陥を伝う経時的に増大するリーク電流を抑制し、窒化物半導体装置の信頼性特性が改善したことを示す。尚、ここで言う信頼性寿命とは、オフ状態（ゲート層直下の一部にキャリアがいない状態）での、高温動作（例えば、１５０℃以上）時、かつ高電圧動作（例えば、ドレイン電圧６００Ｖ以上）時での加速試験の寿命である。

【0047】

本半導体積層構造体により、実施の形態、第１の変形例、第２の変形例の効果と同等の効果を得ることができる。また、バリア層４とチャネル層３との界面の深さにおける不純物濃度が、３Ｅ＋１９ｃｍ^－３以下であるため、チャネル層内の二次元電子ガス層５領域の結晶欠陥を抑制することができ、結果、チャネル層３内の結晶欠陥を伝う経時的に増大するリーク電流を効果的に抑制し、窒化物半導体装置の信頼性特性を実施の形態、第１の変形例、第２の変形例に比べ、さらに改善することができる。

【0048】

次に、実施の形態の第５の変形例に係る窒化物半導体装置について説明する。本半導体積層構造体は、図３～図４にて示した実施の形態の変形例において、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度が、５Ｅ＋１７ｃｍ^－３以上であることを特徴とする。また、本変形例ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定されるものではない。また本半導体積層構造体は、最小の構成を示しており、これに限定されるものではない。

【0049】

図９は、実施の形態の第５の変形例に係る窒化物半導体装置の特性を示す図である。より詳しくは、図９は、素子分離領域１０における高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度と、高温・高電圧下のソースリーク電流との相関を示す。尚、ここで言う高温・高電圧は、例えば、オフ状態、１５０℃以上、かつドレイン電圧６００Ｖ以上である。図９から、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度が小さい程、ソースリーク電流が増加し、不純物濃度が５Ｅ＋１７ｃｍ^－３以下では大幅に増加してしまうことが分かる。これは、素子分離領域１０の内、高Ｃ層１１とチャネル層３との界面１４の近傍への不純物の注入量や深さが不十分であるため、素子分離領域１０内のチャネル層３の下部領域まで十分に不活性化・高抵抗化されておらず、高温・高電圧下では、素子分離領域１０内のチャネル層３の下部領域を経由してソースリーク電流が発生してしまう。従って、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度は５Ｅ＋１７ｃｍ^－３以上であることが望ましい。

【0050】

本半導体積層構造体により、第１の変形例、第２の変形例、第３の変形例、第４の変形例の効果と同等の効果を得ることができる。また、高Ｃ層１１とチャネル層３との界面１４の深さにおける不純物濃度が５Ｅ＋１７ｃｍ^－３以上であるため、高温・高電圧下でのチャネル層３の下部領域を経由して流れる、ソースリーク電流の発生を抑制し、窒化物半導体装置の信頼性特性をさらに改善することができる。

【0051】

次に、図１～図４にて示した窒化物半導体装置の製造方法を示す断面図を図１０に示す。尚、本製造方法は最小の構成を説明しており、これに限定されるものではない。また、本製造方法の順序はこれに限定されるものではない。尚、図１～２で示した窒化物半導体装置の製造方法は、図１０で示す製造方法において、高Ｃ層１１をバッファ層２とチャネル層３の間にエピタキシャル成長しない製造方法に相当する（図示せず）。

【0052】

まず、適宜な（１１１）面のＳｉの基板１（他にも例えばＳａｐｐｈｉｒｅ、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板）を用意し、その基板１の上に、既知のＭＯＣＶＤ法等のエピタキシャル成長技術を用いて、適宜なバッファ層２（例えばIII族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を形成し、その上に高Ｃ層１１（他にも例えば高ＣのIII族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を形成し、その上に、ＧａＮからなるチャネル層３（他にも例えばIII族窒化物半導体であるＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を形成し、その上に、ＡｌＧａＮからなるバリア層４（他にも例えばIII族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＧａＮ等）を形成する。その上にｐ－ＧａＮからなるキャップ層１５（他にも例えばIII族窒化物半導体であるｐ－ＩｎＧａＮ、ｐ－ＩｎＮ、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＧａＮ等）を形成する（図１０の（ａ））。

【0053】

尚、キャップ層１５は、Ｍｇが含まれるｐ－ＧａＮであっても、Ｃ等が含まれるｉ－ＧａＮ（Ｉｎｓｕｌａｔｅｄ－ＧａＮ、他にも例えばIII族窒化物半導体であるｉ－ＩｎＧａＮ、ｉ－ＩｎＮ、ｉ－ＡｌＧａＮ、ｉ－ＡｌＩｎＧａＮ等）であっても、Ｓｉ等のｎ型不純物が含まれるｎ－ＧａＮ（他にも例えばIII族窒化物半導体であるｎ－ＩｎＧａＮ、ｎ－ＩｎＮ，ｎ－ＡｌＧａＮ、ｎ－ＡｌＩｎＧａＮ等）であっても良い。チャネル層３は、電子を効率よく流す必要があるため、余計な準位は少ない方が良く、Ｃ濃度は低い方が望ましく、具体的には、チャネル層３内のＣ濃度は、１Ｅ＋１８ｃｍ^－３未満、可能なら５Ｅ＋１７ｃｍ^－３以下であることが望ましい。それに対して、高Ｃ層１１は、高抵抗化させて、ドレイン・基板間リーク電流を低減させるために、Ｃ濃度は、１Ｅ＋１８ｃｍ^－３以上、可能なら１Ｅ＋１９ｃｍ^－３以上であることが望ましい。III族窒化物半導体層中のＣ濃度は、成長温度や、成長レート、成長圧力やガス流量等を変えることにより調整する。また、キャップ層１５がｐ型のIII族窒化物半導体である場合、キャップ層１５直下には、ｐ－ｎ接合が形成され、ゲート電極９にゲート電圧が加わっていない状態で二次元電子ガス層５が空乏化されてノーマリオフ状態となる。その際のバリア層４は、設定するしきい値電圧（Ｖｔｈ）によって異なるが、バリア層４がＡｌＧａＮである場合、ゲート層８直下の一部において、バリア層４のＡｌＧａＮのＡｌ組成が２０％では、ＡｌＧａＮの膜厚が１０ｎｍ以上２５ｎｍ以下の範囲内、望ましくは２０ｎｍ程度である必要がある。また、その際、キャップ層１５がｐ－ＧａＮである場合、膜厚は５０ｎｍ以上５００ｎｍ以下の範囲内、望ましくは１００ｎｍ程度であれば良く、ｐ型の不純物がＭｇである場合、ドーピング濃度は１Ｅ＋１９ｃｍ^－３以上１０Ｅ＋１９ｃｍ^－３以下の範囲内、望ましくは５Ｅ＋１９ｃｍ^－３であれば良い。尚Ｍｇを５Ｅ＋１９ｃｍ^－３程度ドーピングしたｐ－ＧａＮのキャリア濃度は、Ｍｇの活性化率は数％以下と非常に低いために、実質１Ｅ＋１７ｃｍ^－３以上５Ｅ＋１７ｃｍ^－３以下程度である。

【0054】

次に、既知のフォトリソグラフィ技術を用いてレジストパターン１６を形成し、既知のイオン注入技術を用いて、キャップ層１５の上面側の一部に不純物１７を注入して結晶欠陥を引き起こし、不活性化して、高抵抗化させた素子分離領域１０を形成する（図１０の（ｂ））。素子分離領域１０に注入する不純物１７は、III族窒化物半導体層を高抵抗化させる元素を用いる。具体的には、Ｈ，Ｈｅ，Ｂ，Ｃ，Ｎ，Ｏ，Ｆ，Ｍｇ，Ｃｌ，Ａｒ，Ｃａ，Ｔｉ，Ｃｒ，Ｆｅ，Ｃｕ，Ｚｎ，Ａｓ，Ｒｕの内一つ以上の元素であることが望ましい。イオン注入は、注入する不純物１７を結晶格子や結晶原子に当てて結晶中に留めさせるために、III族窒化物半導体結晶のｃ軸方向から１０°弱のチルトをつけて注入することが望ましい。また注入深さは、キャップ層１５の上面側から、高Ｃ層１１に達するように（図１～２で示した構造の製造方法は、バッファ層２に達するように（図示せず））注入エネルギーと注入ドーズ量を調整する。素子分離領域１０の深さの定義を、「不純物濃度が１Ｅ＋１７ｃｍ^－３以上となる深さ」とする場合、キャップ層１５の上面から高Ｃ層１１に達するように素子分離領域１０を形成するには、素子分離領域１０は少なくとも５００ｎｍ以上の深さ、望ましくは８００ｎｍ以上の深さが必要である。そのためには、かなり高エネルギーで注入する必要があり、１００ｋｅＶ以上、望ましくは１８０ｋｅＶ以上の注入エネルギーが必要である。イオン注入法により不純物１７をIII族窒化物半導体層に１回注入した場合、深さ方向の分布は均一ではなく、不純物濃度の、深さ方向におけるピークを持ち、そのピークを中心に深さ方向におおよそ正規分布のような分布を持つ。従ってキャップ層１５等の上面側から、高Ｃ層１１等の深い領域まで均等に高抵抗化させて不活性化するためには、２つ以上の不純物濃度の、深さ方向におけるピークを持つことが望ましい。各、ピークは１回のイオン注入で形成されるため、同じレジストパターン１６を用いて、注入エネルギーやドーズ量を変えて、複数回イオン注入を実施する。例として、５０ｋｅＶで１Ｅ＋１４ｃｍ^－３、１００ｋｅＶで３Ｅ＋１４ｃｍ^－３、２００ｋｅＶで５Ｅ＋１４ｃｍ^－３というように３回注入する。

【0055】

続いて、既知の酸素アッシング技術や有機のレジスト除去技術等を用いてレジストパターン１６を除去する（図示せず）。次に、既知のフォトリソグラフィ技術を用いてレジストパターン１８を形成し、既知のドライエッチング技術を用いてキャップ層１５を選択的に除去し、ゲート層８（他にも例えばIII族窒化物半導体であるｐ－ＩｎＧａＮ、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＧａＮ、ｉ－ＧａＮ、ｉ－ＩｎＧａＮ、ｉ－ＩｎＧａＮ、ｉ－ＡｌＧａＮ、ｉ－ＡｌＩｎＧａＮ、ｎ－ＧａＮ、ｎ－ＩｎＧａＮ、ｎ－ＡｌＧａＮ、ｎ－ＡｌＩｎＧａＮ等）を形成する。（図１０の（ｃ））。

【0056】

続いて、既知の酸素アッシング技術や有機のレジスト除去技術等を用いてレジストパターン１８を除去する（図示せず）。

【0057】

続いて、ゲート層８にｐ型不純物であるＭｇを含む場合、Ｍｇを活性化させるため、窒素ガス中、８００℃の温度において、３０分程度の活性化アニールを実施する（図示せず）。この活性化アニールにより、ｐ型元素であるＭｇを不活性にしている水素の結合を切り、Ｍｇの活性化率が向上し、ｐ型の不純物を含むゲート層８がｐ－ｎ接合により空乏層を形成し、直下の二次元電子ガス層５を空乏化させる。これにトランジスタのゲートとして作用するゲート層８のしきい値電圧は正になり、ノーマリオフ動作となる。

【0058】

続いて、既知のフォトリソグラフィ技術や蒸着技術やリフトオフ技術、スパッタ技術、ドライエッチング技術等を用いて、ゲート層８から離間してソース電極６及びドレイン電極７を形成する（図１０の（ｄ））。ソース電極６及びドレイン電極７は、二次元電子ガス層５、バリア層４、チャネル層３のいずれかにオーミック接触するＴｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、二次元電子ガス層５に電気的に接続されていれば良い。ソース電極６及びドレイン電極７は、例えば、バリア層４の上面上に形成しても良く、また、既知のオーミックリセス技術（図示せず）を用いて、二次元電子ガス層５、バリア層４、チャネル層３の一部に接していれば良い。ソース電極６及びドレイン電極７は、コンタクト抵抗の低減のためアニール処理を施しても良い。

【0059】

最後に、既知のフォトリソグラフィ技術や蒸着技術やリフトオフ技術、スパッタ技術、ドライエッチング技術等を用いて、ゲート電極９を形成する（図１０の（ｅ））。ゲート電極９は、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、ＷＳｉ、Ｔａ、ＴｉＮ、Ａｌ、Ｍｏ、Ｈｆ、Ｚｒ等の金属を１つもしくは２つ以上組み合わせた電極であれば良い。ただしゲート層８がｐ型である場合、ゲート電極９はゲート層８にオーミック接触してもショットキ接触しても良いが、オーミック接触した方が、ゲート電極の信頼性が高いため、コンタクト抵抗の低い金属であるＮｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｃｒ、Ｉｎ、Ｓｎ、Ａｌ、等の金属を１つ、もしくは２つ以上組み合わせた電極を用いることが望ましい。

【0060】

次に、図１～図４にて示した窒化物半導体装置の平面構造を示す平面図を図１１に示す。図１１は、図１～図４を上方向から見た平面図であり、ソース電極６及びドレイン電極７まで形成した、図１０の（ｄ）時点における上から見た平面図である。尚、本説明で用いているゲート層８はｐ－ＧａＮを用いており、ノーマリオフ動作するＦＥＴ構造である。本窒化物半導体装置は、最小の構成を示しており、これに限定されるものではない。

【0061】

ゲート層８は、ソース電極６を囲うように形成されている。これによりソース・ドレイン間にノーマリオフするｐ－ｎ接合をゲート層８直下に形成ことにより、オフ時にソース・ドレイン間のリーク経路を遮断して、ソース・ドレイン間リーク電流を低減している。またゲート層８は、ゲート集約部１９で集約されている（図で言う左側に集約）。ゲート集約部１９は素子分離領域１０のゲートパッドに接続される（図示せず）。素子分離領域１０は、ソース電極６、ドレイン電極７及びゲート層８の外側にあるが、集約されたゲート層８（図で言う左側）の端の一部と、ゲート集約部１９とは素子分離領域１０となっている。ソース電極６及びドレイン電極７は図１１で示すように繰り返し複数セット形成されるが、最も外側の電極（図１１で言う上側と下側）はソース電極６としたほうが、素子分離領域１０外との電界分布を緩和できるため信頼性上好ましい。

【0062】

以上、本発明に係る窒化物半導体装置及びその製造方法について、実施の形態及び変形例１～５に基づいて説明したが、本発明は、これらの実施の形態及び変形例１～５に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態及び変形例１～５に施したものや、実施の形態及び変形例１～５における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。

【産業上の利用可能性】

【0063】

本発明は、窒化物半導体装置として、特に、半導体装置の高温・高電圧下のドレインリーク電流やソースリーク電流を低減し、信頼性を改善し、もってパワーデバイスの性能を向上させた窒化物半導体装置として、利用することができる。

【符号の説明】

【0064】

１ 基板
２ バッファ層
３ チャネル層
４ バリア層
５ 二次元電子ガス層
６ ソース電極
７ ドレイン電極
８ ゲート層
９ ゲート電極
１０ 素子分離領域
１１ 高Ｃ層
１２ 不純物濃度の、深さ方向におけるピーク
１３ バリア層とチャネル層との界面
１４ チャネル層と高Ｃ層との界面
１５ キャップ層
１６、１８ レジストパターン
１７ 不純物
１９ ゲート集約部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】