特許 7584332 スイッチングレギュレータ制御回路及びＤＣ／ＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-07

(45)【発行日】2024-11-15

(54)【発明の名称】スイッチングレギュレータ制御回路及びＤＣ／ＤＣコンバータ

(51)【国際特許分類】

   H02M 3/155 20060101AFI20241108BHJP

【ＦＩ】

H02M3/155 H

H02M3/155 C

【請求項の数】 5

(21)【出願番号】P 2021038802

(22)【出願日】2021-03-11

(65)【公開番号】P2022138742

(43)【公開日】2022-09-26

【審査請求日】2024-02-13

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】椎名 美臣

【審査官】清水 康

(56)【参考文献】

【文献】特開２０１６－０３２３２０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０１８７２８２（ＵＳ，Ａ１）

【文献】特開２００５－２１６５４０（ＪＰ，Ａ）

【文献】特開平０８－０３３３２２（ＪＰ，Ａ）

【文献】特開２００９－１５３２７８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／００ － ３／４４

(57)【特許請求の範囲】

【請求項1】

ＤＣ／ＤＣコンバータの出力電圧に応じた分圧電圧と基準電圧を比較するコンパレータと、
前記コンパレータの出力端子がセット端子に接続され、出力端子が駆動回路の入力端子に接続されたＲＳ－ＦＦ回路と、
前記ＲＳ－ＦＦ回路の出力端子が入力端子に接続され、出力端子が前記ＲＳ－ＦＦ回路のリセット端子に接続されたオンタイマー回路と、を備え
前記オンタイマー回路は、電源電圧に基づく電流を出力する電流源回路と、前記電流と前記ＲＳ－ＦＦ回路の出力信号に応じてリップル電圧を生成するリップル生成回路と、前記リップル電圧を平均化する平均化回路と、前記電流及び前記ＲＳ－ＦＦ回路の出力信号と前記平均化されたリップル電圧に応じてオンタイマー信号を生成するタイマー回路と、前記リップル電圧を所定の電圧にクランプするクランプ回路を備えた
ことを特徴とするスイッチングレギュレータ制御回路。

【請求項2】

前記クランプ回路は、前記リップル生成回路が出力する前記リップル電圧をクランプする
ことを特徴とする請求項１に記載のスイッチングレギュレータ制御回路。

【請求項3】

前記クランプ回路は、前記平均化回路が出力する前記平均化されたリップル電圧をクランプする
ことを特徴とする請求項１に記載のスイッチングレギュレータ制御回路。

【請求項4】

ＤＣ／ＤＣコンバータの出力電圧に応じた分圧電圧と基準電圧を比較するコンパレータと、
前記コンパレータの出力端子がセット端子に接続され、出力端子が駆動回路の入力端子に接続されたＲＳ－ＦＦ回路と、
前記ＲＳ－ＦＦ回路の出力端子が入力端子に接続され、出力端子が前記ＲＳ－ＦＦ回路のリセット端子に接続されたオンタイマー回路と、を備え
前記オンタイマー回路は、電源電圧に基づく電流を出力する電流源回路と、前記電流と前記ＲＳ－ＦＦ回路の出力信号に応じてリップル電圧を生成するリップル生成回路と、前記リップル電圧を平均化する平均化回路と、前記電流及び前記ＲＳ－ＦＦ回路の出力信号と前記平均化されたリップル電圧に応じてオンタイマー信号を生成するタイマー回路と、前記平均化されたリップル電圧が所定の電圧以上になったことを検出すると前記タイマー回路のオンタイマー信号によらず前記オンタイマー信号を出力する過電圧保護回路を備えた
ことを特徴とするスイッチングレギュレータ制御回路。

【請求項5】

請求項１から４のいずれかに記載のスイッチングレギュレータ制御回路を備えたＤＣ／ＤＣコンバータであって、
前記スイッチングレギュレータ制御回路と、
前記スイッチングレギュレータ制御回路の出力端子に設けられたコイル及びコンデンサと、
前記コイルとコンデンサの接続点に設けられたＤＣ／ＤＣコンバータの出力端子と、
前記ＤＣ／ＤＣコンバータの出力端子と前記スイッチングレギュレータ制御回路の入力端子の間に設けられ、前記ＤＣ／ＤＣコンバータの出力電圧を分圧した分圧電圧を前記スイッチングレギュレータ制御回路の入力端子に出力する分圧回路と、を備えた
ことを特徴とするＤＣ／ＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチングレギュレータ制御回路及びＤＣ／ＤＣコンバータに関し、詳しくは出力電圧の過電圧保護に関する。

【背景技術】

【0002】

図６は、従来の過電圧保護回路を備えたＤＣ／ＤＣコンバータである。
図６のＤＣ／ＤＣコンバータは、チョッパレギュレータ２、直流電源３、ツェナーダイオード４、インダクタ５、出力コンデンサ６、分圧抵抗７、分圧抵抗８、抵抗９及び位相補償コンデンサ１０を備えている。

【0003】

チョッパレギュレータ２は、入力端子１１、出力端子１２、調整端子１３、補償端子１４、カレントアンプ１５、コンパレータ１６、発振器１７、インバータ１８、ＳＲフリップフロップ１９、ＮＡＮＤ回路２０、ドライブ回路２１、スイッチング素子２２、エラーアンプ２３、基準電源２４、スイッチング素子２５を備えている。エラーアンプ２３の出力電圧でゲートが制御されるスイッチング素子２５は、過電圧保護回路を構成している。

【0004】

従来の過電圧保護回路を備えたＤＣ／ＤＣコンバータは、スイッチング素子２５がエラーアンプ２３の出力電圧に基づいてＤＣ／ＤＣコンバータの出力電圧が過電圧になったことを検出するとオンして、位相補償コンデンサ１０を放電することによって、出力電圧の過電圧を防止する（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００９－１５３２７８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、上述のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔに基づいて出力端子１２の過電圧を検出しているため、出力端子１２に接続される外付け素子に不具合が発生した場合に誤検出する、また物理的に接続が外れた場合は検出できない、という課題がある。

【0007】

本発明は上記課題に鑑みて為され、出力端子１２に接続される外付け素子などに影響されることなく、確実に過電圧保護をすることが出来るＤＣ／ＤＣコンバータを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一態様のスイッチングレギュレータ制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じた分圧電圧と基準電圧を比較するコンパレータと、コンパレータの出力端子がセット端子に接続され出力端子が駆動回路の入力端子に接続されたＲＳ－ＦＦ回路と、ＲＳ－ＦＦ回路の出力端子が入力端子に接続され出力端子がＲＳ－ＦＦ回路のリセット端子に接続されたオンタイマー回路とを備え、オンタイマー回路は、電源電圧に基づく電流を出力する電流源回路と、電流源回路の電流とＲＳ－ＦＦ回路の出力信号に応じてリップル電圧を生成するリップル生成回路と、リップル電圧を平均化する平均化回路と、電流源回路の電流及びＲＳ－ＦＦ回路の出力信号と平均化されたリップル電圧に応じてオンタイマー信号を生成するタイマー回路と、リップル電圧を所定の電圧にクランプするクランプ回路（過電圧保護回路）を備えたことを特徴とする。

【発明の効果】

【0009】

本発明のスイッチングレギュレータ制御回路によれば、オンタイマー回路に過電圧保護回路を備えたため、出力端子１２に接続される外付け素子などに影響されることなく、確実に過電圧保護をすることが可能となる。

【図面の簡単な説明】

【0010】

【図1】本実施形態のスイッチングレギュレータ制御回路を備えたＤＣ／ＤＣコンバータを示すブロック図である。

【図2】第一の実施形態の過電圧保護回路を備えたオンタイマー回路の構成を示すブロック図である。

【図3】図２のオンタイマー回路の一例を示す回路図である。

【図4】第一の実施形態のオンタイマー回路の他の構成を示すブロック図である。

【図5】第二の実施形態の過電圧保護回路を備えたオンタイマー回路の構成を示すブロック図である。

【図6】従来の過電圧保護回路を備えたスイッチングレギュレータ制御回路を示すブロック図である。

【発明を実施するための形態】

【0011】

以下、本発明のスイッチングレギュレータ制御回路について、図面を参照して説明する。

【0012】

図１は、本実施形態のスイッチングレギュレータ制御回路を備えたＤＣ／ＤＣコンバータを示すブロック図である。
図１のＤＣ／ＤＣコンバータは、スイッチングレギュレータ制御回路１００と、分圧回路を構成する抵抗１０３及び１０４と、コイル１０６と、コンデンサ１０７とを備えている。スイッチングレギュレータ制御回路１００は、入力端子１０１と、出力端子１０２と、駆動回路１１０と、過電圧保護回路を備えているオンタイマー回路１１１と、コンパレータ１１２と、ＲＳ－ＦＦ回路１１３と、基準電圧回路１１４と、スイッチングトランジスタであるＮＭＯＳトランジスタ１１５及び１１６とを備えている。

【0013】

抵抗１０３と抵抗１０４は、ＤＣ／ＤＣコンバータの出力端子とグラウンド端子の間に接続され、帰還抵抗回路を構成している。コンパレータ１１２は、反転入力端子が入力端子１０１を介して帰還抵抗回路の出力端子に接続され、非反転入力端子が基準電圧回路１１４の正極に接続され、出力端子がＲＳ－ＦＦ回路１１３のセット端子Ｓに接続されている。ＲＳ－ＦＦ回路１１３は、リセット端子Ｒがオンタイマー回路１１１の出力端子１２４に接続され、出力端子Ｑが駆動回路１１０の入力端子及びオンタイマー回路１１１の入力端子１２１に接続されている。駆動回路１１０は、第一の出力端子がＮＭＯＳトランジスタ１１５のゲートに接続され、第二の出力端子がＮＭＯＳトランジスタ１１６のゲートに接続されている。ＮＭＯＳトランジスタ１１５は、ドレインが電源端子に接続され、ソースがコイル１０６の一方の端子に接続されている。ＮＭＯＳトランジスタ１１６は、ドレインがコイル１０６の一方の端子に接続され、ソースがグラウンド端子に接続されている。コンデンサ１０７は、一方の端子がコイル１０６の他方の端子に接続され、他方の端子がグラウンド端子に接続されている。

【0014】

上述のように構成されたＤＣ／ＤＣコンバータは、以下のように動作する。
ＤＣ／ＤＣコンバータは、電源電圧が入力されると出力電圧Ｖｏｕｔを出力する。帰還抵抗回路である抵抗１０３と１０４は、出力電圧Ｖｏｕｔを分圧して分圧電圧ＶＦＢを出力する。スイッチングレギュレータ制御回路１００は、入力端子１０１を介して入力された分圧電圧ＶＦＢに応じて出力端子１０２に出力信号を出力する。

【0015】

基準電圧回路１１４は、基準電圧Ｖｒｅｆを出力する。コンパレータ１１２は、非反転入力端子＋に入力される基準電圧Ｖｒｅｆと反転入力端子－に入力される分圧電圧ＶＦＢを比較し、出力端子から信号ＶＳを出力する。ＲＳ－ＦＦ回路１１３は、セット端子ＳにＨｉｇｈレベルの信号ＶＳが入力されると、出力端子ＱからＨｉｇｈレベルの信号ＶＱを出力する。駆動回路１１０は、Ｈｉｇｈレベルの信号ＶＱを入力すると第一の出力端子からＨｉｇｈレベルの駆動信号をＮＭＯＳトランジスタ１１５のゲートに出力し、第二の出力端子からＬｏレベルの駆動信号をＮＭＯＳトランジスタ１１６のゲートに出力する。オンタイマー回路１１１は、入力端子１２１に信号ＶＱが入力され、出力端子１２４からＲＳ－ＦＦ回路１１３のリセット端子Ｒにオンタイム信号ＶＲを出力する。ＲＳ－ＦＦ回路１１３は、リセット端子ＲにＨｉｇｈレベルの信号ＶＲが入力されると、出力端子ＱからＬｏレベルの信号ＶＱを出力する。駆動回路１１０は、Ｌｏレベルの信号ＶＱを入力すると第一の出力端子からＬｏレベルの駆動信号をＮＭＯＳトランジスタ１１５のゲートに出力し、第二の出力端子からＨｉｇｈレベルの駆動信号をＮＭＯＳトランジスタ１１６のゲートに出力する。

【0016】

＜第一の実施形態＞
図２は、第一の実施形態の過電圧保護回路を備えたオンタイマー回路１１１の構成を示すブロック図である。
オンタイマー回路１１１は、電流源回路２２０と、リップル生成回路２３０と、平均化回路２４０と、タイマー回路２５０と、過電圧保護回路であるクランプ回路２６０を備えている。

【0017】

電流源回路２２０は、電源電圧に依存した電流Ｉ１をリップル生成回路２３０とタイマー回路２５０に供給する。リップル生成回路２３０は、入力される電流Ｉ１と信号ＶＱに応じて、リップル成分を含み出力電圧Ｖｏｕｔに比例した電圧Ｖｃｒｅｆ０を出力する。平均化回路２４０は、電圧Ｖｃｒｅｆ０を平均化した電圧Ｖｃｒｅｆを出力する。タイマー回路２５０は、入力される電流Ｉ１と電圧Ｖｃｒｅｆに応じてＲＳ－ＦＦ回路１１３のリセット端子Ｒに出力する信号ＶＲを生成する。

【0018】

図３は、図２のオンタイマー回路１１１の一例を示す回路図である。
電流源回路２２０は、抵抗２０２、２０１、２０３と、アンプ２０４と、ＮＭＯＳトランジスタ２０５と、ＰＭＯＳトランジスタ２０６を備えている。リップル生成回路２３０は、ＰＭＯＳトランジスタ２０７と、スイッチ回路２０８と、コンデンサ２０９と、抵抗２１０を備えている。平均化回路２４０は、抵抗２１１と、コンデンサ２１２を備えている。タイマー回路２５０は、インバータ２１３と、ＮＭＯＳトランジスタ２１４と、コンデンサ２１５と、コンパレータ２１６と、ＰＭＯＳトランジスタ２１７を備えている。クランプ回路２６０は、ＰＭＯＳトランジスタ２６１と、アンプ２６２と、基準電圧回路２６３を備えている。

【0019】

電流源回路２２０は、以下のようにして電流Ｉ１を生成する。
アンプ２０４は、電源電圧を抵抗２０２と抵抗２０１で分圧した電圧Ｖ１が非反転入力端子に入力されるので、ＮＭＯＳトランジスタ２０５のソースと抵抗２０３の接続点が電圧Ｖ１になるようにＮＭＯＳトランジスタ２０５のゲート電圧を制御する。従って、抵抗２０３は電源電圧に依存した電流Ｉ１が流れる。電流Ｉ１は、ＰＭＯＳトランジスタ２０６からＰＭＯＳトランジスタ２０７を介してリップル生成回路２３０に、ＰＭＯＳトランジスタ２１７を介してタイマー回路２５０に供給される。

【0020】

リップル生成回路２３０は、以下のようにして電圧Ｖｃｒｅｆ０を生成する。
コンデンサ２０９は、電流Ｉ１によって充電され、両端に電圧Ｖｃｒｅｆ０が発生する。電流Ｉ１は、電源電圧をＶＤＤ、比例係数をＫとするとＩ１＝ＶＤＤ×Ｋと表される。抵抗２１０に流れる電流Ｉ２は、抵抗２１０の抵抗値をＲ２とするとＩ２＝Ｖｃｒｅｆ０／Ｒ２と表される。信号ＶＱがＨｉｇｈレベルの時はスイッチ回路２０８がオンし、コンデンサ２０９は電流Ｉ１で充電され、電流Ｉ２で放電される。また、信号ＶＱがＬｏレベルの時はスイッチ回路２０８がオフし、コンデンサ２０９は電流Ｉ２で放電される。充電の電荷量Ｑ１は、信号ＶＱがＨｉｇｈレベルの時間放電をＴｏｎとするとＱ１＝Ｉ１×Ｔｏｎと表される。電荷量Ｑ２は、信号ＶＱがＨｉｇｈレベルとなってから再びＨｉｇｈレベルになるまでの時間をＴＳとするとＱ２＝Ｉ２×ＴＳと表される。出力電圧Ｖｏｕｔが定電圧で制御されているときはＱ１＝Ｑ２であるため、Ｔｏｎ／ＴＳ＝Ｉ２／Ｉ１＝Ｖｏｕｔ／ＶＤＤとなる。電流Ｉ１及びＩ２を代入して式を展開すると電圧Ｖｃｒｅｆ０は、Ｖｃｒｅｆ０＝Ｖｏｕｔ×Ｒ２×Ｋとなる。従って、電圧Ｖｃｒｅｆ０は、ＲＳ－ＦＦ回路１１３の信号ＶＱに同期し、リップル成分を含み、出力電圧Ｖｏｕｔに比例した電圧である。

【0021】

平均化回路２４０は、抵抗２１１とコンデンサ２１２で電圧Ｖｃｒｅｆ０を平均化することによって、電圧Ｖｃｒｅｆ０からリップル成分を除去している。従って、電圧Ｖｃｒｅｆは、リップル成分を含まない電圧Ｖｃｒｅｆ０と等しい電圧となる。

【0022】

タイマー回路２５０は、以下のようにして信号ＶＲを生成する。
ＮＭＯＳトランジスタ２１４は、ゲートにインバータ２１３を介して信号ＶＱが入力されるため、信号ＶＱがＨｉｇｈレベル、即ちＮＭＯＳトランジスタ１１５がオンしている時にオフ制御される。ＮＭＯＳトランジスタ２１４がオフのとき、コンデンサ２１５は電流Ｉ１によって充電されて両端の電圧Ｖｃａｐは上昇する。コンパレータ２１６は、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより低い時は出力端子１２４にＬｏレベルの信号ＶＲを出力し、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより高くなると出力端子１２４にＨｉｇｈレベルの信号ＶＲを出力する。Ｈｉｇｈレベルの信号ＶＲによって信号ＶＱがＬｏレベルになり、ＮＭＯＳトランジスタ１１５はオフに制御される。そして、ＮＭＯＳトランジスタ２１４は、信号ＶＱがＬｏレベルになることによってオンして、コンデンサ２１５の電荷を放電させる。

【0023】

ＮＭＯＳトランジスタ１１５がオンしているオン時間Ｔｏｎは、コンデンサ２１５の容量値をＣ２とするとＴｏｎ＝Ｃ２／Ｉ１×Ｖｃｒｅｆ＝Ｃ２×Ｒ２×Ｖｏｕｔ／ＶＤＤとなる。即ち、オン時間Ｔｏｎは、Ｖｏｕｔ／ＶＤＤで表されるｄｕｔｙ制御を行うことが可能である。このようにして、オンタイマー回路１１１は、出力電圧Ｖｏｕｔを直接用いることなく出力電圧Ｖｏｕｔに比例する電圧Ｖｃｒｅｆによって、出力電圧Ｖｏｕｔを所望の電圧に制御することが可能である。

【0024】

このように動作するＤＣ／ＤＣコンバータにおいて、出力電圧Ｖｏｕｔが所望の電圧よりも上昇した過電圧状態において、電圧Ｖｃｒｅｆは、出力電圧Ｖｏｕｔに比例するため同様に上昇する。クランプ回路２６０は、電圧Ｖｃｒｅｆの上昇を抑制することによって出力電圧Ｖｏｕｔの過電圧を防止する。

【0025】

クランプ回路２６０は、ＰＭＯＳトランジスタ２６１と、アンプ２６２と、基準電圧回路２６３を備えている。アンプ２６２は、反転入力端子－に電圧Ｖｃｒｅｆが入力され、非反転入力端子＋に基準電圧回路２６３が出力する基準電圧が入力されている。ＰＭＯＳトランジスタ２６１は、ソースがアンプ２６２の反転入力端子－に接続され、ゲートがアンプ２６２の出力端子に接続され、ドレインがグラウンド端子に接続されている。基準電圧回路２６３が出力する基準電圧、即ちクランプ電圧は、正常に動作しているときの電圧Ｖｃｒｅｆ＝Ｖｏｕｔ×Ｒ２×Ｋよりも高い値に設定する。

【0026】

電圧Ｖｃｒｅｆが基準電圧回路２６３の基準電圧よりも低い正常状態では、アンプ２６２はＨｉレベルの電圧を出力するためＰＭＯＳトランジスタ２６１はオフしている。従って、クランプ回路２６０はクランプ動作を行わない。

【0027】

出力電圧Ｖｏｕｔが過電圧状態になり電圧Ｖｃｒｅｆが基準電圧回路２６３の基準電圧に達すると、アンプ２６２は電圧Ｖｃｒｅｆが基準電圧を超えないようにＰＭＯＳトランジスタ２６１のゲート電圧を制御する。ここで、オン時間ＴｏｎはＣ２／Ｉ１×Ｖｃｒｅｆ、出力電圧ＶｏｕｔはＴｏｎ／ＴＳ×ＶＤＤであることから、出力電圧Ｖｏｕｔの上昇が抑制され、過電圧保護動作を行うことができる。

【0028】

以上説明したように、第一の実施形態の過電圧保護回路を備えたオンタイマー回路は、電圧Ｖｃｒｅｆがクランプ回路２６０のクランプ電圧を超えないように制御するため、出力端子１２に接続される外付け素子などに影響されることなく、確実に過電圧保護をすることが可能となる。

【0029】

図４は、第一の実施形態のオンタイマー回路の他の構成を示すブロック図である。
本実施形態のオンタイマー回路１１１は、図２のオンタイマー回路１１１において、過電圧保護回路であるクランプ回路２６０をリップル生成回路２３０と平均化回路２４０の間に接続するように構成している。なお、その他の構成は図２のオンタイマー回路１１１と同様であるため、詳細な説明は省略する。

【0030】

図４のように構成した第二の実施形態の過電圧保護回路を備えたオンタイマー回路は、電圧Ｖｃｒｅｆ０がクランプ回路２６０のクランプ電圧を超えないように制御するため、第一の実施形態と同様の効果を奏する。

【0031】

＜第二の実施形態＞
図５は、第二の実施形態の過電圧保護回路を備えたオンタイマー回路の構成を示すブロック図である。
本実施形態のオンタイマー回路１１１は、図２のオンタイマー回路１１１において、過電圧保護回路であるクランプ回路２６０に替えて過電圧保護回路２７０を備えている。過電圧保護回路２７０は、ＯＲ回路２７１と、コンパレータ２７２と、基準電圧回路２７３を備えている。基準電圧回路２７３の基準電圧は、クランプ回路２６０のクランプ電圧と同様にＶｏｕｔ×Ｒ２×Ｋより高い電圧に設定する。

【0032】

コンパレータ２７２は、反転入力端子－に基準電圧回路２７３の出力端子が接続され、非反転入力端子＋に平均化回路２４０の出力端子が接続されている。ＯＲ回路２７１は、第一の入力端子にタイマー回路２５０の出力端子が接続され、第二の入力端子にコンパレータ２７２の出力端子が接続され、出力端子がオンタイマー回路１１１の出力端子１２４に接続されている。

【0033】

出力電圧Ｖｏｕｔが過電圧状態になると、電圧Ｖｃｒｅｆは出力電圧Ｖｏｕｔと同様に上昇する。コンパレータ２７２は、電圧Ｖｃｒｅｆが基準電圧に達するとＨｉｇｈレベルの信号を出力する。ＯＲ回路２７１は、コンパレータ２７２のＨｉｇｈレベルの信号を受けると、タイマー回路２５０の出力信号によらず、Ｈｉｇｈレベルの信号を出力する。即ち、オンタイマー回路１１１は、出力端子１２４からＨｉｇｈレベルの信号ＶＲを出力し、ＮＭＯＳトランジスタ１１５をオフ、ＮＭＯＳトランジスタ１１６をオンさせる。従って、出力電圧Ｖｏｕｔを低下させ、過電圧保護動作を行うことが可能である。

【0034】

以上説明したように、第二の実施形態の過電圧保護回路を備えたオンタイマー回路は、出力電圧Ｖｏｕｔが過電圧状態になったことを電圧Ｖｃｒｅｆで検出するコンパレータ２７２とその信号を出力するＯＲ回路２７１を備えたので、第一の実施形態と同様に過電圧保護動作を行うことが可能である。

【0035】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。例えば、第一の実施形態のクランプ回路は、所望の電圧にクランプ出来る回路であれば図３に示した回路に限定されない。

【符号の説明】

【0036】

１００ スイッチングレギュレータ制御回路
１０１ 入力端子
１０２ 出力端子
１１１ オンタイマー回路
１１２ コンパレータ
１１３ ＲＳ－ＦＦ回路
１１４ 基準電圧回路
１１５、１１６ ＮＭＯＳトランジスタ
２２０ 電流源回路
２３０ リップル生成回路
２４０ 平均化回路
２５０ タイマー回路
２６０ クランプ回路（過電圧保護回路）
２７０ 過電圧保護回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】