特許 7584657 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-07

(45)【発行日】2024-11-15

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241108BHJP

   H01L 29/12 20060101ALI20241108BHJP

【ＦＩ】

H01L29/78 657D

H01L29/78 652S

H01L29/78 652N

H01L29/78 652T

【請求項の数】 12

(21)【出願番号】P 2023532958

(86)(22)【出願日】2021-07-07

(86)【国際出願番号】 JP2021025657

(87)【国際公開番号】W WO2023281669

(87)【国際公開日】2023-01-12

【審査請求日】2023-08-21

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】川原 洸太朗

(72)【発明者】

【氏名】永久 雄一

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０１４－０６０３０１（ＪＰ，Ａ）

【文献】国際公開第２０１８／１５５５６６（ＷＯ，Ａ１）

【文献】国際公開第２０１９／１２４３７８（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／８７２

(57)【特許請求の範囲】

【請求項1】

第１導電型の炭化珪素の半導体基板と、
前記半導体基板上に形成された第１導電型のドリフト層と、
前記ドリフト層の表層に設けられた第２導電型のウェル領域と、
前記ウェル領域の表層部に平面視で前記ウェル領域の内部に形成された第１導電型のソース領域と、
前記ウェル領域の平面視の内部に、幅が一定のストライプ状でありその端部が折り曲げられた形状に形成された、第１導電型の第１離間領域と、
前記第１離間領域上に形成され前記第１離間領域とショットキ接続するショットキ電極と、
前記ウェル領域および前記ソース領域とオーミック接続し、前記ショットキ電極上に形成されたソース電極と、
前記ウェル領域に隣接して形成された第１導電型の第２離間領域と、
平面視で前記ソース領域と前記第２離間領域との間の前記ウェル領域上にゲート絶縁膜を介して形成されたゲート電極と
を備えたことを特徴とする炭化珪素半導体装置。

【請求項2】

前記第１離間領域は、前記端部において１８０°折り曲げられていること
を特徴とする、請求項１記載の炭化珪素半導体装置。

【請求項3】

前記第１離間領域は、前記第１離間領域自身と接続されないこと
を特徴とする、請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項4】

前記第１離間領域は、前記端部の折り曲げられた箇所の外周部が曲線であること
を特徴とする、請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項5】

前記第１離間領域は、平面視で３回以上折り曲がっていること
を特徴とする、請求項１に記載の炭化珪素半導体装置。

【請求項6】

前記ソース領域は、前記端部には形成されていないこと
を特徴とする、請求項１から５のいずれか１項に記載の炭化珪素半導体装置。

【請求項7】

前記ウェル領域は、前記ドリフト層の表層に複数、互いに離間して形成されたこと
を特徴とする、請求項１から６のいずれか１項に記載の炭化珪素半導体装置。

【請求項8】

平面視で前記第１離間領域を内部に備える前記ウェル領域は、前記ドリフト層の表層において、互いに接続して形成されたこと
を特徴とする、請求項１から６のいずれか１項に記載の炭化珪素半導体装置。

【請求項9】

前記ウェル領域内の前記第１離間領域に挟まれた領域が前記ウェル領域の一部であること
を特徴とする、請求項１から８のいずれか１項に記載の炭化珪素半導体装置。

【請求項10】

前記ウェル領域内の前記第１離間領域に挟まれた領域である前記ウェル領域の一部上に前記ソース電極が形成されたこと
を特徴とする、請求項９に記載の炭化珪素半導体装置。

【請求項11】

さらに、前記ウェル領域内の前記第１離間領域を囲むように前記ウェル領域より第２導電型の不純物濃度が高い第２導電型のコンタクト領域を備えたこと
を特徴とする、請求項１から１０のいずれか１項に記載の炭化珪素半導体装置。

【請求項12】

請求項１から１１のいずれか１項に記載の炭化珪素半導体装置を有し、
入力される電力を変換して出力する主変換回路と、
前記炭化珪素半導体装置の前記ゲート電極の電圧を前記ソース電極の電圧と同じにすることによってオフ動作させ、前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と
を備えた電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素で構成される炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置に関するものである。

【背景技術】

【0002】

炭化珪素（ＳｉＣ）を用いて構成されるＰＮダイオードに関して、順方向電流すなわちバイポーラ電流を流し続けると、結晶中に積層欠陥が発生して順方向電圧がシフトするという信頼性上の問題が知られている。これは、ＰＮダイオードを通して注入された少数キャリアが多数キャリアと再結合する際の再結合エネルギーにより、炭化珪素基板に存在する基底面転位などを起点として、面欠陥である積層欠陥が拡張するためだと考えられている。この積層欠陥は、電流の流れを阻害するため、積層欠陥の拡張により電流が減少し順方向電圧を増加させ、半導体装置の信頼性の低下を引き起こす。

【0003】

このような順方向電圧の増加は、炭化珪素を用いた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）においても同様に発生する。縦型ＭＯＳＦＥＴは、ソース・ドレイン間に寄生ＰＮダイオード（ボディダイオード）を備えており、順方向電流がこのボディダイオードに流れると、縦型ＭＯＳＦＥＴにおいてもＰＮダイオードと同様の信頼性低下を引き起こす。ＳｉＣ－ＭＯＳＦＥＴのボディダイオードをＭＯＳＦＥＴの還流ダイオードとして用いる場合には、このＭＯＳＦＥＴ特性の低下が発生する場合がある。

【0004】

上記のような寄生ＰＮダイオードへの順方向電流通電による信頼性上の問題を解決する方法として、ＭＯＳＦＥＴ等のユニポーラ型のトランジスタである半導体装置の活性領域に、ユニポーラ型のダイオードであるショットキバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を還流ダイオードとして内蔵させて使用する方法がある。このとき、活性領域端部周辺では、活性領域内部に比べてＳＢＤの密度が低くなるため、優先的にボディダイオードが動作していた。

【0005】

活性領域端部周辺における優先的なボディダイオード動作を抑制するために、活性領域の周囲の終端領域に活性領域よりも高密度なＳＢＤを配置する技術が開示されている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0006】

【文献】ＷＯ２０１９／１２４３７８国際公開公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

上記先行技術文献の技術を適用してもなお、活性領域端周辺のＳＢＤ密度が活性領域内部に比べて小さい場合があった。活性領域端周辺のＳＢＤ密度を高くするために、ＳＢＤの断面視の幅を大きくすると、ショットキ界面に印加される電界が大きくなり逆阻止状態においてリーク電流が増加する場合があった。

【0008】

本開示は、上記のような課題を解決するためになされたものであり、逆阻止状態のリーク電流を増加させること無く、活性領域端周辺のＳＢＤ密度を高め、より高密度のユニポーラ電流を流すことが可能な炭化珪素半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本開示にかかる炭化珪素半導体装置および電力変換装置は、第１導電型の炭化珪素の半導体基板と、前記半導体基板上に形成された第１導電型のドリフト層と、前記ドリフト層の表層に設けられた第２導電型のウェル領域と、前記ウェル領域の表層部に平面視で前記ウェル領域の内部に形成された第１導電型のソース領域と、前記ウェル領域の平面視の内部に、幅が一定のストライプ状でありその端部が折り曲げられた形状に形成された、第１導電型の第１離間領域と、前記第１離間領域上に形成され前記第１離間領域とショットキ接続するショットキ電極と、前記ウェル領域および前記ソース領域とオーミック接続し、前記ショットキ電極上に形成されたソース電極と、前記ウェル領域に隣接して形成された第１導電型の第２離間領域と、平面視で前記ソース領域と前記第２離間領域との間の前記ウェル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えたものである。

【発明の効果】

【0010】

本開示にかかる炭化珪素半導体装置によれば、信頼性の高い炭化珪素半導体装置を得ることができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係る炭化珪素半導体装置の平面図である。

【図2】実施の形態１に係る炭化珪素半導体装置の断面図である。

【図3】実施の形態１に係る炭化珪素半導体装置の参考平面図である。

【図4】実施の形態１に係る炭化珪素半導体装置の参考平面図である。

【図5】実施の形態２に係る炭化珪素半導体装置の平面図である。

【図6】実施の形態２に係る炭化珪素半導体装置の断面図である。

【図7】実施の形態２に係る炭化珪素半導体装置の変形例の平面図である。

【図8】実施の形態２に係る炭化珪素半導体装置の変形例の平面図である。

【図9】実施の形態３に係る炭化珪素半導体装置の平面図である。

【図10】実施の形態４に係る炭化珪素半導体装置の平面図である。

【図11】実施の形態５に係る炭化珪素半導体装置の平面図である。

【図12】実施の形態６に係る電力変換装置図の構成を示す模式図である。

【発明を実施するための形態】

【0012】

以下、添付の図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
以下の実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明するが、導電型は反対であってもよい。

【0013】

実施の形態１．
まず、本開示の実施の形態１にかかる炭化珪素半導体装置について説明する。
図１は、実施の形態１にかかる炭化珪素半導体装置であるショットキバリアダイオード内蔵炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴ）の活性領域端部における炭化珪素層の表面近傍の平面図である。また、図２は、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの活性領域端のＳＢＤ領域を横断する面の断面図である。

【0014】

図１に示すように、本実施の形態にかかるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの活性領域には、ストライプ状のＳＢＤに対応するストライプ状のｎ型第１離間領域２１が周期的に形成されている。活性領域の周囲は、終端領域であり、終端領域には、活性領域を囲むようにｐ型の終端ウェル領域３１が形成されている。
活性領域の端部、すなわち、活性領域と終端領域との境界付近の活性領域においては、ストライプ状の第１離間領域２１が活性領域の中央部から延びる方向に対して直角に折り曲げられて形成されている。ここで、ストライプ状の第１離間領域２１は、活性領域の中央部と周辺部とで同じ幅、すなわち、一定の幅で形成されている。

【0015】

各第１離間領域２１の周囲には、第１離間領域２１を平面視で取り囲むように、ｐ型のウェル領域３０が周期的に形成されている。つまり、ｎ型の第１離間領域２１は、ウェル領域３０の平面視の内部に形成されている。各ウェル領域３０の平面視の内部には、第１離間領域２１側から所定の距離だけ内側に入った内部に低抵抗ｐ型のコンタクト領域３５が形成されている。また、コンタクト領域３５の第１離間領域２１と反対側には、低抵抗ｎ型のソース領域４０が形成されている。ソース領域４０の外側には、ウェル領域３０が形成されている。
コンタクト領域３５とソース領域４０とが形成された各ウェル領域３０の外側、すなわち、第１離間領域２１が形成されている側と平面視で反対側には、ウェル領域３０に隣接してｎ型の第２離間領域２２が形成されている。第２離間領域２２は、ドリフト層２０の一部である。
また、隣接するウェル領域３０は互いに離間して形成されている。ウェル領域３０と終端領域の終端ウェル領域３１との間にも、第２離間領域２２が形成されている。

【0016】

次に、図１の一つの第１離間領域２１を横断する方向、すなわち、ストライプ状の第１離間領域２１の延伸方向に対して直交する方向の断面構造を図２を用いて説明する。
図２に示すように、本実施の形態にかかるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴにおいては、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の表層部には、断面視で離間した、ｐ型の炭化珪素で構成される一対のウェル領域３０が設けられている。一対のウェル領域３０の間は、ドリフト層２０の一部である、ｎ型の第１離間領域２１となっている。

【0017】

第１離間領域２１を挟んでウェル領域３０の反対側、すなわち、ウェル領域３０の外側は、ドリフト層２０の一部であり、ｎ型の第２離間領域２２となっている。第２離間領域２２側から第１離間領域２１に向けてウェル領域３０の第２離間領域２２側の端から所定の間隔だけ内部に入った位置の表層部に、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。また、ソース領域４０のさらに内側、すなわち、ソース領域４０より第１離間領域２１側のウェル領域３０の表層部の内部には、低抵抗ｐ型でウェル領域３０よりｐ型不純物濃度が高い、ｐ型の炭化珪素で構成されるコンタクト領域３５が形成されている。ここで、イオン注入の有無によらず、炭化珪素で構成される領域、すなわち、当初ドリフト層２０として形成された領域を炭化珪素層と呼ぶことにする。
ここで、ソース領域４０とコンタクト領域３５とは接して形成される。

【0018】

ソース領域４０およびコンタクト領域３５の表面上には、ウェル領域３０およびソース領域４０とオーミック接続するソース電極８０が形成されている。第１離間領域２１の表面から第１離間領域２１に隣接するウェル領域３０の表面にかけての上にはショットキ電極７１が形成されており、ショットキ電極７１と第１離間領域２１とはショットキ接続されている。第１離間領域２１とショットキ電極７１とによりＳＢＤを構成し、第１離間領域２１とショットキ電極７１との界面がショットキ界面になる。

【0019】

ウェル領域３０内のソース領域４０の表面上と、第２離間領域２２上、および、平面視でソース領域４０と第２離間領域２２との間のウェル領域３０上には、酸化珪素からなるゲート絶縁膜５０が形成されている。平面視でソース領域４０と第２離間領域２２との間のウェル領域３０上にはゲート絶縁膜５０を介して低抵抗多結晶シリコンからなるゲート電極６０が形成されている。ゲート電極６０が形成されている箇所の下部で、ゲート絶縁膜５０を介してゲート電極６０と対向するウェル領域３０の表層部がチャネル領域となる。

【0020】

ゲート電極６０とゲート絶縁膜５０との上には、酸化珪素からなる層間絶縁膜５５が形成されている。ソース領域４０上とコンタクト領域３５上、および、ショットキ電極７１上は、ゲート絶縁膜５０と層間絶縁膜５５とが除去されたコンタクトホール９０になっており、コンタクトホール９０内および層間絶縁膜５５上には、ソース電極８０が形成されている。コンタクトホール９０の平面視上の位置は、図１に破線で記載されている。
ソース電極８０とコンタクト領域３５との間には、コンタクト領域３５とソース電極８０とをオーミック接続させる金属シリサイドからなるオーミック電極（図示せず）が形成されている。

【0021】

半導体基板１０のドリフト層２０と反対側の面には、ドレイン電極８１とが形成されている。半導体基板１０とドレイン電極８１との間には、半導体基板１０とドレイン電極８１とオーミック接続させる金属シリサイドからなるオーミック電極（図示せず）が形成されている。
なお、ショットキ電極７１とソース電極８０とが同じ材料で形成されていてもよい。

【0022】

ここから、本開示の実施の形態１にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法について、説明する。

【0023】

まず、第１の主面の面方位がオフ角（４°等）を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の第１の主面の上に、化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、１×１０^１５ｃｍ^－３以上、１×１０^１７ｃｍ^－３以下の不純物濃度でｎ型、５μｍ以上、１００μｍ以下の厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。ドリフト層２０の厚さは、炭化珪素半導体装置の耐圧によっては、１００μｍ以上であってもよい。

【0024】

つづいて、ドリフト層２０の表面の所定の領域にフォトレジスト等により注入マスクを形成し、ｐ型の不純物であるＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５μｍ以上、３μｍ以下程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０^１７ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下の範囲でありドリフト層２０の不純物濃度より高くする。その後、注入マスクを除去する。本工程によりＡｌイオン注入された領域がウェル領域３０となる。

【0025】

次に、ドリフト層２０の表面のウェル領域３０の内側の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さはウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下の範囲であり、ウェル領域３０のｐ型の不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。その後、注入マスクを除去する。

【0026】

また、同様の方法により、ウェル領域３０の内側の所定の領域にウェル領域３０の不純物濃度より高い不純物濃度でＡｌをイオン注入することにより、コンタクト領域３５を形成する。コンタクト領域３５のＡｌの不純物濃度は、１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下の範囲であればよい。

【0027】

次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００から１９００℃の温度で、３０秒から１時間のアニールを行なう。このアニールにより、イオン注入されたＮ及びＡｌを電気的に活性化させる。

【0028】

つづいて、ドリフト層２０、ウェル領域３０、ソース領域４０およびコンタクト領域３５の炭化珪素層の表面を熱酸化して１０ｎｍ以上、３００ｎｍ以下の厚さのゲート絶縁膜５０である酸化珪素膜を形成する。次に、ゲート絶縁膜５０の上に、導電性を有する多結晶シリコン膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。つづいて、酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。

【0029】

次に、層間絶縁膜５５とゲート絶縁膜５０とを貫通し、活性領域内のコンタクト領域３５とソース領域４０とに到達するコンタクトホール（コンタクトホールの第１部分）をドライエッチング法により形成する。
つづいて、スパッタ法等により、ニッケル（Ｎｉ）を主成分とする金属膜を形成後、６００から１１００℃の温度の熱処理を行ない、Ｎｉを主成分とする金属膜と、コンタクトホール（第１部分）内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。金属膜がＮｉの場合、シリサイドはニッケルシリサイドになる。つづいて、反応してできたシリサイド以外の残留した金属膜をウェットエッチングにより除去する。ここで形成されたシリサイドが図示しないオーミック電極となる。

【0030】

次に、オーミック電極および層間絶縁膜５５の表面上に、レジストマスクをフォトリソグラフィー法により形成する。
つづいて、レジストマスクが形成された状態で、フッ酸を含むエッチング液を用いて第１離間領域２１の表面の上方のゲート絶縁膜５０と層間絶縁膜５５とをウェットエッチングする。ここでウェットエッチングされた領域もコンタクトホールの一部（コンタクトホールの第２部分）となる。その後レジストマスクを除去する。

【0031】

次に、第１離間領域２１の表面上に、第１離間領域２１とショットキ接続する、Ｔｉ、Ｍｏなどのショットキ電極７１を形成する。また、ショットキ電極７１上、オーミック電極上にＡｌを主成分とするソース電極８０を形成する。
つづいて、裏面側の裏面オーミック電極に接して底側にドレイン電極８１を形成することによって、図２に断面図を示す、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造することができる。

【0032】

なお、第１離間領域２１の折り曲げ角度は９０°である必要は無く、９０°に近い角度であってもよい。また、６０°程度より大きな角度で折れ曲がっていれば、折り曲げ部が無いものと比較して、活性領域端周辺のＳＢＤ密度を高めることができる。
また、第１離間領域２１が平面視で同じ幅で形成されていると説明してきたが、第１離間領域２１が厳密に同じ幅で形成されていなくてもよい。第１離間領域２１の幅は、ショットキ界面に印加される電界が増大されなければ、±１μｍ程度の違いがあってもよい。

【0033】

ここで、本実施の形態の炭化珪素半導体装置の還流動作においては、原則として還流電流はＳＢＤに流れ、ウェル領域３０とドリフト層２０との間のｐｎボディダイオードには還流電流は流れない。本実施の形態のようにＳＢＤが端部で折り曲げて形成されていなければ、活性領域と終端領域との境界近傍では、ＳＢＤの面密度が活性領域中央部と比較して小さくなり、ボディダイオードに電圧が印加されやすくボディダイオードがオンしやすくなってしまう場合があった。また、ＳＢＤの幅を拡げると、逆阻止状態のリーク電流を増加させてしまう場合があった。

【0034】

しかしながら、本実施の形態の炭化珪素半導体装置においては、活性領域端において第１離間領域２１を折り曲げて形成しているため、活性領域と終端領域との境界近傍においても、ＳＢＤの面密度を活性領域中央部と同じ程度にすることができる。したがって、活性領域の端部においてボディダイオードがオンし易くなることを防止できる。

【0035】

本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴは、ストライプ状の第１離間領域２１の幅が一定であり、また、ストライプ状の第１離間領域２１が活性領域で折り曲げられているので、活性領域の逆阻止状態のリーク電流を増加させること無く、活性領域端周辺のＳＢＤ密度を高め、より高密度のユニポーラ電流を流すことができる。

【0036】

なお、活性領域端周辺のＳＢＤ密度を高めるために、活性領域のＳＢＤと別に孤立したＳＢＤを設ける方法が考えられるが、断面視で幅を小さくしたＳＢＤ領域は、ＳＢＤ領域の周囲のウェル領域３０をイオン注入により形成するときにＳＢＤとなる領域をレジストで保護して形成される。このとき、図３および図４の参考平面図のように、ＳＢＤ領域が孤立して幅が狭く形成される、具体的には、第１離間領域２１がウェル領域３０内に分離して形成されると、イオン注入時に幅が細い直線状のレジストが倒れてパターン欠陥になる場合がある。

【0037】

しかし、本実施の形態の炭化珪素半導体装置によれば、ＳＢＤ領域に対応する第１離間領域２１が一つのウェル領域３０に囲まれている範囲では連続して折り曲げられて形成されているため、イオン注入時に幅が細いレジストが倒れ難くなり、孤立したＳＢＤ領域を形成する場合や直線上のＳＢＤ領域を形成する場合と比較して、パターン欠陥の発生を抑制することができる。

【0038】

実施の形態２．
図５は、実施の形態２の炭化珪素半導体装置における活性領域端部の炭化珪素層の表面近傍の平面図である。本実施の形態の炭化珪素半導体装置は、実施の形態１の炭化珪素半導体装置と異なり、ストライプ状の第１離間領域２１が活性領域端部で２回折り曲げられている。２回折り曲げられた後のものは、活性領域の中心から延びているものに対して１８０°折り曲げられ、活性領域の中心から延びているものと平行に形成されている。その他の点については、実施の形態１と同じであるので、詳しい説明を省略する。

【0039】

図５に示すように、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴのＳＢＤすなわち第１離間領域２１は、活性領域端部で１８０°折り曲げられている。折り曲げられた第１離間領域２１の間には、ウェル領域３０が形成されている。折り曲げられた第１離間領域２１の先端は、第１離間領域２１自身と接続されない。
ここで、第１離間領域２１が折り曲げられた領域で、一つのウェル領域３０内において２本のストライプ状第１離間領域２１を横断する面の断面模式図を図６に示す。図６にその断面模式図を示すように、２本のストライプ状の第１離間領域２１は、ウェル領域３０内に形成されており、２本の第１離間領域２１の間の第１離間領域２１に挟まれた領域にもｐ型のウェル領域３０が形成されている。

【0040】

図６において、２本の第１離間領域２１とその間の第１離間領域２１に挟まれたウェル領域３０および第１離間領域２１の外側のウェル領域３０の上には、ショットキ電極７１が形成されている。コンタクトホール９０は、図５の破線で示すように、第１離間領域２１、第１離間領域２１に挟まれたウェル領域３０、第１離間領域２１とコンタクト領域３５との間のウェル領域３０、コンタクト領域３５、および、ソース領域４０の一部の上を開口するように形成され、コンタクトホール９０内と層間絶縁膜５５上にはソース電極８０が形成されている。コンタクト領域３５上には図示しないオーミック電極も形成されている。
ウェル領域３０とショットキ電極７１とはショットキ接続してもよい。

【0041】

また、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法は、第１離間領域２１とその間のウェル領域３０とを合わせた領域をコンタクトホールの第２部分として製造すれば、実施の形態１のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴと同じ方法で製造できる。

【0042】

本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴは、活性領域端部において、第１離間領域２１が１８０°折り曲げられて形成されている。そのため、第１離間領域２１が折り曲げられた領域では、第１離間領域２１の幅を広げた場合と比較して、ショットキ界面に印加される電界が小さくなり逆阻止状態においてリーク電流が増加することを防止させつつ、第１離間領域２１の延伸方向に対する長さ当たりでは、活性領域の中央部に対して２倍以上の面積のＳＢＤを形成することができる。

【0043】

さらに、ＳＢＤ領域の周囲のウェル領域３０をイオン注入により形成するときに、幅の狭いイオン注入用レジストマスクが１８０°折り曲げられて形成されるため、レジストマスクが端で倒れにくく、パターン欠陥が発生をより抑制することができる。

【0044】

なお、１８０°折り曲げられた第１離間領域２１の折り曲げ部分より先は、図５に示すように、第１離第１離間領域２１自身とは接続されていない。しかし、図７にその平面図を示すように、折り曲げられた第１離間領域２１の折り曲げ部分より先が直線状の第１離間領域２１とつながっていてもよい。ここで、第１離間領域２１によって平面視で囲まれた領域には、ウェル領域３０が形成されている。
図７に示す構造においても、逆阻止状態においてリーク電流が増加することを防止させつつ、活性領域の端部において、活性領域の中央部に対して２倍以上の面積のＳＢＤを形成することができる。
図７に示す構造では、逆阻止状態において図５の構造のものよりもリーク電流が少し増加するものの、製造時のレジスト倒れがより起こりにくくなり、また、活性領域の端部において、活性領域の中央部に対して２倍以上の面積のＳＢＤを形成することができる。

【0045】

さらに、折り曲げられた第１離間領域２１は、図８にその平面図を示すように、曲線的に折り曲げられてもよい。図８に示す構造においては、第１離間領域２１はＵ字状に折り曲げられており、第１離間領域２１の外周部が曲線状に形成されている。この構造によっても、逆阻止状態においてリーク電流が増加することを防止させつつ、活性領域の端部において、活性領域の中央部に対して２倍以上の面積のＳＢＤを形成することができ、全体として活性領域端部に流れるユニポーラ電流を活性化中央部と同程度の密度にすることができる。

【0046】

実施の形態３．
図９は、実施の形態３の炭化珪素半導体装置における活性領域端部の炭化珪素層の表面近傍の平面図である。本実施の形態の炭化珪素半導体装置は、実施の形態１の炭化珪素半導体装置と異なり、ストライプ状の第１離間領域２１が活性領域端部で３回以上折り曲げられている。その他の点については、実施の形態１と同じであるので、詳しい説明を省略する。

【0047】

図９にその平面図を示すように、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴのＳＢＤの第１離間領域２１は、活性領域端部でジグザク状、すなわち、直線が左右交互に折れ曲がった形状に形成されている。折れ曲がりの回数は、３回以上であればよい。

【0048】

本実施の形態の炭化珪素半導体装置においても、第１離間領域２１が折り曲げられた領域では、第１離間領域２１の幅を広げた場合と比較して、ショットキ界面に印加される電界が小さくなり逆阻止状態においてリーク電流が増加することを防止させつつ、第１離間領域２１の延伸方向に対する長さ当たりでは、活性領域の中央部に対して２倍以上の面積のＳＢＤを形成することができる。また、ＳＢＤ領域の周囲のウェル領域３０をイオン注入により形成するときに、幅の狭いイオン注入用レジストマスクがジグザク状に折り曲げられて形成されるため、レジストマスクが端で倒れにくく、パターン欠陥の発生をより抑制することができる。
実施の形態４．

【0049】

図１０は、実施の形態４の炭化珪素半導体装置における活性領域端部の炭化珪素層の表面近傍の平面図である。本実施の形態の炭化珪素半導体装置は、実施の形態１の炭化珪素半導体装置と異なり、ウェル領域３０内のソース領域４０が活性領域端部の第１離間領域２１が折り曲げられた領域には形成されていない。その他の点については、実施の形態２と同じであるので、詳しい説明を省略する。

【0050】

図１０は、本実施の形態の化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴのＳＢＤの炭化珪素層表面近傍の平面図である。図１０に示すように、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴは、活性領域中央部にはウェル領域３０内に第１離間領域２１を挟むように、ストライプ状に形成されているソース領域４０が形成されているのに対し、活性領域端部の第１離間領域２１が折り曲げられた領域においてはソース領域４０が形成されていない。
ここで、実施の形態２でソース領域４０と同様にウェル領域３０内で第１離間領域２１を取り囲むコンタクト領域３５については、実施の形態２と同様に、第１離間領域２１全体を取り囲むように形成されている。

【0051】

本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴによれば、第１離間領域２１が折り返されて形成されている領域において、ソース領域４０が形成されていないので、第１離間領域２１の延伸方向に直交する方向の折り返し部のウェル領域３０の幅をより小さくできる。そのため、折り返し部からソース領域４０を除くことによってその箇所にＭＯＳＦＥＴが形成されなくなることによる電流減少量があったとしても、一つのウェル領域３０の幅を小さくできるので単位面積当たりより多くのウェル領域３０を配置でき、全体としてウェル領域３０を高密度に配置できる。したがって、よりオン抵抗を低減できる。

【0052】

本実施の形態の炭化珪素半導体装置においては、実施の形態２の炭化珪素半導体装置によって得られる効果にくわえて、よりオン抵抗を低減できる。
さらに、実施の形態２の炭化珪素半導体装置と比較して、活性領域中央部における第２離間領域２２の幅（第１離間領域２１の延伸方向に直交する方向の長さ）を小さくできるので、第２離間領域２２上に形成されるゲート絶縁膜５０に印加される電界をより低減でき、炭化珪素半導体装置の信頼性を高めることができる。また、実施の形態２の炭化珪素半導体装置と比較して、活性領域全体の面積当たりの第１離間領域２１、すなわち、ＳＢＤ密度を高くできるので、より高密度のユニポーラ電流を流すことができる。

【0053】

なお、本実施の形態では、コンタクト領域３５が第１離間領域２１を取り囲む構造について説明したが、コンタクト領域３５は必ずしも第１離間領域２１を取り囲む必要はなく、ソース領域４０と同様に、折り返し部において除去しても構わない。
実施の形態５．

【0054】

図１１は、実施の形態５の炭化珪素半導体装置における活性領域端部の炭化珪素層の表面近傍の平面図である。本実施の形態の炭化珪素半導体装置は、実施の形態４の炭化珪素半導体装置と異なり、第１離間領域２１が折り曲げられた領域において、ウェル領域３０が隣接するウェル領域３０と接続されている。その他の点については、実施の形態４と同じであるので、詳しい説明を省略する。

【0055】

図１１は、本実施の形態の化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴのＳＢＤの炭化珪素層表面近傍の平面図である。図１１に示すように、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴは、各第１離間領域２１を取り囲むウェル領域３０、すなわち、第１離間領域２０を内部に備えたウェル領域３０が互いに接続されている。実施の形態１～４では、第１離間領域２１の折り返し部のウェル領域３０と隣接するウェル領域３０の間にｎ型の第２離間領域２２が設けられていたが、本実施の形態では、折り返し部に第２離間領域２２が設けられていない。
ここで、コンタクト領域３５については、実施の形態４と同様に、各第１離間領域２１全体を取り囲みように形成されている。

【0056】

本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴによれば、第１離間領域２１の折り返し部において、ソース領域４０を形成していないことに加え、隣接するウェル領域３０が互いに接続されている。そのため、第１離間領域２１の延伸方向に直交する方向の、一つの第１離間領域２１を取り囲むウェル領域３０の折り返し部の幅をより小さくできる。そのため、単位面積当たりに一つの第１離間領域２１を取り囲むウェル領域３０をより多く配置でき、よりオン抵抗を低減できる。
また、実施の形態４の炭化珪素半導体装置と比較して、活性領域中央部における第２離間領域２２の幅（第１離間領域２１の延伸方向に直交する方向の長さ）を小さくできるので、第２離間領域２２上に形成されるゲート絶縁膜５０に印加される電界をより低減でき、炭化珪素半導体装置の信頼性を高めることができる。また、実施の形態４の炭化珪素半導体装置と比較して、活性領域全体の面積当たりの第１離間領域２１、すなわち、ＳＢＤ密度を高くできるので、より高密度のユニポーラ電流を流すことができる。

【0057】

本実施の形態の炭化珪素半導体装置においては、実施の形態４の炭化珪素半導体装置によって得られる効果に加えて、よりオン抵抗を低減でき、より信頼性を高くすることができる。

【0058】

なお、上記実施形態においては、ｐ型不純物としてアルミニウム（Ａｌ）を用いたが、ｐ型不純物がホウ素（Ｂ）またはガリウム（Ｇａ）であってもよい。ｎ型不純物は、窒素（Ｎ）で無く燐（Ｐ）であってもよい。実施の形態１～５で説明したＭＯＳＦＥＴにおいては、ゲート絶縁膜は、必ずしもＳｉＯ_２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。

【0059】

また、上記実施形態では、ドレイン電極８１が半導体基板１０の裏面に形成される、いわゆる縦型ＭＯＳＦＥＴの炭化珪素半導体装置にＳＢＤを内蔵させたものについて説明したが、スーパージャンクション構造を有するＭＯＳＦＥＴにＳＢＤを内蔵させたものにも適用することができる。

【0060】

実施の形態６．
本実施の形態は、上述した実施の形態１～５にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本開示を適用した場合について説明する。

【0061】

図１２は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。

【0062】

図１２に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

【0063】

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１２に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
駆動回路２０２は、ノーマリオフ型の各スイッチング素子を、ゲート電極の電圧とソース電極の電圧とを同電位にすることによってオフ制御している。

【0064】

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種ｈ電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

【0065】

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～５のいずれかにかかる炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

【0066】

駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

【0067】

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～５にかかる炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。

【0068】

本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。

【0069】

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

【符号の説明】

【0070】

１０ 半導体基板、２０ ドリフト層、２１ 第１離間領域、２２ 第２離間領域、３０ ウェル領域、３１ 終端ウェル領域、３５ コンタクト領域、４０ ソース領域、５０ ゲート絶縁膜、５５ 層間絶縁膜、６０ ゲート電極、７１ ショットキ電極、８０ ソース電極、８１ ドレイン電極、９０ コンタクトホール、１００ 電源、２００、電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】