(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-08
(45)【発行日】2024-11-18
(54)【発明の名称】発光装置及び該発光装置を備える画像形成装置
(51)【国際特許分類】
B41J 2/447 20060101AFI20241111BHJP
G03G 15/04 20060101ALI20241111BHJP
H04N 1/036 20060101ALI20241111BHJP
【ＦＩ】
B41J2/447 101D
G03G15/04
H04N1/036
【請求項の数】
10
(21)【出願番号】P 2020124707
(22)【出願日】2020-07-21
(65)【公開番号】P2021035765
(43)【公開日】2021-03-04
【審査請求日】2023-07-20
(31)【優先権主張番号】P 2019152969
(32)【優先日】2019-08-23
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019152970
(32)【優先日】2019-08-23
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100123559
【弁理士】
【氏名又は名称】梶 俊和
(74)【代理人】
【識別番号】100177437
【弁理士】
【氏名又は名称】中村 英子
(72)【発明者】
【氏名】古田 泰友
(72)【発明者】
【氏名】小野 貴央
(72)【発明者】
【氏名】小山 勇人
(72)【発明者】
【氏名】吉田 英史
【審査官】牧島 元
(56)【参考文献】
【文献】特開２００７－０８１０８１（ＪＰ，Ａ）
【文献】特開２０１３－１５２２２６（ＪＰ，Ａ）
【文献】特開２０１１－０２４００４（ＪＰ，Ａ）
【文献】特開２０１７－１８３４３６（ＪＰ，Ａ）
【文献】特開２００７－２１０２７７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１０／０１４１７３１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｂ４１Ｊ ２／４４７
Ｇ０３Ｇ １５／０４
Ｈ０４Ｎ １／０３６
(57)【特許請求の範囲】
【請求項1】
画像形成装置であって、回転軸線を中心に回転駆動される感光体と、
発光装置と、前記発光装置が実装された回路基板と、前記発光装置から出射された光を感光体表面に導くレンズアレイと、を含む露光ヘッドと、
前記回路基板に対して前記発光装置を駆動するための画像データを出力するコントローラと、を備え、
前記発光装置は、
前記発光装置を駆動する駆動回路を含むシリコンウェハと、
前記感光体の前記回転軸線に略平行な方向に配列され、複数の電極を含む第１の電極層と、光が透過可能な層状の第２の電極層と、前記第１の電極層と前記第２の電極層との間に層状に形成され、電圧が印加されることによって発光する発光層と、を含み、前記シリコンウェハの表面に形成された層状体と、を備え、
前記駆動回路は、駆動電圧を生成する電圧生成回路と、前記画像データに基づいて前記複数の電極それぞれに対するパルス信号を生成するパルス信号生成回路と、を含み、前記駆動回路は、前記パルス信号に応じて前記電圧生成回路が生成する前記駆動電圧を前記複数の電極にそれぞれ印加することを特徴とする画像形成装置。
【請求項2】
前記第１の電極層は前記シリコンウェハの表面に分離して形成され、前記発光層は前記第１の電極層の上に層状に形成され、前記第２の電極層は前記シリコンウェハが配置された側とは前記発光層を間に挟んで反対側に形成されていることを特徴とする請求項１に記載の画像形成装置。
【請求項3】
前記駆動回路は、前記複数の電極それぞれに対応し、前記画像データを格納するための複数のフリップフロップ回路を含むシフトレジスタと、前記複数の電極それぞれに対応し、前記シフトレジスタの前記複数のフリップフロップ回路それぞれに対して個別に接続された複数のフリップフロップ回路を含むレジスタと、を有し、前記パルス信号生成回路は、前記レジスタのフリップフロップ回路に格納された画像データに基づいて前記パルス信号を生成することを特徴とする請求項１に記載の画像形成装置。
【請求項4】
前記コントローラはクロック信号とライン同期信号を生成し、前記シフトレジスタは前記クロック信号に同期して前記コントローラが出力する画像データをサンプリングおよび前記複数のフリップフロップ回路においてシフトさせ、
前記ライン同期信号に応じて前記シフトレジスタの前記複数の電極に対応するフリップフロップ回路それぞれに格納された画像データが前記レジスタの前記フリップフロップ回路に転送されることを特徴とする請求項３に記載の画像形成装置。
【請求項5】
前記回転軸線に略平行な方向に沿って前記回路基板に複数の前記発光装置が配置されていることを特徴とする請求項１乃至４いずれか１項に記載の画像形成装置。
【請求項6】
前記コントローラと前記複数の発光装置とは前記画像データを伝送する共通の信号線で接続されており、前記コントローラは複数の発光装置の一つの発光装置に対して前記画像データのサンプリングを許可するための許可信号を出力し、前記複数の発光装置それぞれは前記一つの発光装置を起点として前記許可信号を遅延させて順に受け渡すことを特徴とする請求項５に記載の画像形成装置。
【請求項7】
前記複数の発光装置は、前記画像データを送信するための共通の信号線で前記コントローラと接続された第１の発光装置の群と、前記画像データを送信するための共通の第２の信号線で前記コントローラと接続された第２の発光装置の群と、に分けられ、前記コントローラは、前記第１の発光装置の群に含まれる複数の発光装置の一つの発光装置、および前記第２の発光装置の群に含まれる複数の発光装置の一つの発光装置それぞれに対して前記画像データのサンプリングを許可するための許可信号を出力し、ぞれぞれの発光装置の群に含まれる前記複数の発光装置それぞれは前記一つの発光装置それぞれを起点として前記許可信号を遅延させて順に受け渡すことを特徴とする請求項５に記載の画像形成装置。
【請求項8】
感光体を露光する光を発する発光装置であって、
発光を制御する駆動回路を含むシリコンウェハと、
複数の電極を含む第１の電極層と、光が透過可能な層状の第２の電極層と、前記第１の電極層と前記第２の電極層との間に層状に形成され、電圧が印加されることによって発光する発光層と、を含み、前記シリコンウェハの表面に形成された層状体と、を備え、
前記駆動回路は、駆動電圧を生成する電圧生成回路と、駆動データに基づいて前記複数の電極それぞれに対するパルス信号を生成するパルス信号生成回路と、を含み、前記駆動回路は、前記パルス信号に応じて前記電圧生成回路が生成する前記駆動電圧を前記複数の電極にそれぞれ印加することを特徴とする発光装置。
【請求項9】
前記第１の電極層は前記シリコンウェハの表面に分離して形成され、前記発光層は前記第１の電極層の上に層状に形成され、前記第２の電極層は前記シリコンウェハが配置された側とは前記発光層を間に挟んで反対側に形成されていることを特徴とする請求項８に記載の発光装置。
【請求項10】
前記駆動回路は、前記複数の電極それぞれに対応し、前記駆動データを格納するための複数のフリップフロップ回路を含むシフトレジスタと、前記複数の電極それぞれに対応し、前記シフトレジスタの前記複数のフリップフロップ回路それぞれに対して個別に接続された複数のフリップフロップ回路を含むレジスタと、を有し、前記パルス信号生成回路は、前記レジスタのフリップフロップ回路に格納された画像データに基づいて前記パルス信号を生成することを特徴とする請求項８または９に記載の発光装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光装置及び画像形成装置に関し、特に電子写真方式のプリンタに関する。
【背景技術】
【0002】
電子写真方式の画像形成装置であるプリンタでは、露光ヘッドを使用して感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。ここで、露光ヘッドには、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などが用いられる。露光ヘッドは、感光ドラムの長手方向に配列された発光素子列と、発光素子列からの光を感光ドラム上に結像させるロッドレンズアレイと、から構成される。ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。ここで、発光素子列の長さは、感光ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて発光素子間の間隔が決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔は２１．１６μｍであり、そのため、発光素子間の間隔も２１．１６μｍに対応する間隔となる。このような露光ヘッドを使用したプリンタでは、レーザビームを回転多面鏡によって偏向されたレーザビームによって感光ドラムを走査するレーザ走査方式のプリンタと比べて、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。
【0003】
特許文献１は、回路基板上に発光チップと発光チップを駆動するための駆動回路としての信号発生回路が個別に実装されている露光ヘッドを開示している。信号発生回路は、プリント基板上の配線を介して発光チップに発光信号を送信して発光チップの発光素子を発光させる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１７－１８３４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、特許文献１が開示する発光チップと駆動回路の構造を改良することを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決するために、本発明は、以下の構成を備える。
（１）画像形成装置であって、回転軸線を中心に回転駆動される感光体と、発光装置と、前記発光装置が実装された回路基板と、前記発光装置から出射された光を感光体表面に導くレンズアレイと、を含む露光ヘッドと、前記回路基板に対して前記発光装置を駆動するための画像データを出力するコントローラと、を備え、前記発光装置は、前記発光装置を駆動する駆動回路を含むシリコンウェハと、前記感光体の前記回転軸線に略平行な方向に配列され、複数の電極を含む第１の電極層と、光が透過可能な層状の第２の電極層と、前記第１の電極層と前記第２の電極層との間に層状に形成され、電圧が印加されることによって発光する発光層と、を含み、前記シリコンウェハの表面に形成された層状体と、を備え、前記駆動回路は、駆動電圧を生成する電圧生成回路と、前記画像データに基づいて前記複数の電極それぞれに対するパルス信号を生成するパルス信号生成回路と、を含み、前記駆動回路は、前記パルス信号に応じて前記電圧生成回路が生成する前記駆動電圧を前記複数の電極にそれぞれ印加することを特徴とする画像形成装置。
（２）感光体を露光する光を発する発光装置であって、発光を制御する駆動回路を含むシリコンウェハと、複数の電極を含む第１の電極層と、光が透過可能な層状の第２の電極層と、前記第１の電極層と前記第２の電極層との間に層状に形成され、電圧が印加されることによって発光する発光層と、を含み、前記シリコンウェハの表面に形成された層状体と、を備え、前記駆動回路は、駆動電圧を生成する電圧生成回路と、駆動データに基づいて前記複数の電極それぞれに対するパルス信号を生成するパルス信号生成回路と、を含み、前記駆動回路は、前記パルス信号に応じて前記電圧生成回路が生成する前記駆動電圧を前記複数の電極にそれぞれ印加することを特徴とする発光装置。
（１）画像形成装置であって、回転軸線を中心に回転駆動される感光体と、発光装置と、前記発光装置が実装された回路基板と、前記発光装置から出射された光を感光体表面に導くレンズアレイと、を含む露光ヘッドと、前記回路基板に対して前記発光装置を駆動するための画像データを出力するコントローラと、を備え、前記発光装置は、前記発光装置を駆動する駆動回路を含むシリコンウェハと、前記感光体の前記回転軸線に略平行な方向に配列され、複数の電極を含む第１の電極層と、光が透過可能な層状の第２の電極層と、前記第１の電極層と前記第２の電極層との間に層状に形成され、電圧が印加されることによって発光する発光層と、を含み、前記シリコンウェハの表面に形成された層状体と、を備え、前記駆動回路は、駆動電圧を生成する電圧生成回路と、前記画像データに基づいて前記複数の電極それぞれに対するパルス信号を生成するパルス信号生成回路と、を含み、前記駆動回路は、前記パルス信号に応じて前記電圧生成回路が生成する前記駆動電圧を前記複数の電極にそれぞれ印加することを特徴とする画像形成装置。
（２）感光体を露光する光を発する発光装置であって、発光を制御する駆動回路を含むシリコンウェハと、複数の電極を含む第１の電極層と、光が透過可能な層状の第２の電極層と、前記第１の電極層と前記第２の電極層との間に層状に形成され、電圧が印加されることによって発光する発光層と、を含み、前記シリコンウェハの表面に形成された層状体と、を備え、前記駆動回路は、駆動電圧を生成する電圧生成回路と、駆動データに基づいて前記複数の電極それぞれに対するパルス信号を生成するパルス信号生成回路と、を含み、前記駆動回路は、前記パルス信号に応じて前記電圧生成回路が生成する前記駆動電圧を前記複数の電極にそれぞれ印加することを特徴とする発光装置。
【発明の効果】
【0007】
シリコンウェハに設けた駆動回路によってシリコンウェハの表面に形成した発光層を含む層状体を発光させる発光装置、およびそれを用いた画像形成装置を提供することができる。
【図面の簡単な説明】
【0008】
【図1】画像形成装置の構成を示す図
【図2】露光ヘッドの構成を示す図
【図3】プリント基板の構成を示す図
【図4】シリコン基板の構成を示す図
【図5】発光領域の断面図、発光装置の構成図
【図6】画像コントローラ部及びプリント基板のブロック図
【図7】発光装置内の回路図
【図8】各信号の波形及び画像データのシフトを示す図
【図9】パルス信号生成部の説明図、各信号の波形を示す図
【図10】発光装置内の回路図
【図11】アナログ部のブロック図、駆動部の回路図
【図12】パルス信号生成部の説明図、各信号の波形を示す図
【図13】プリント基板を示す図、補正量ｐの説明図
【図14】短手方向の下部電極の位置を示す図、各信号の波形を示す図
【図15】プリント基板の変形例を示す図
【図16】変形例としての発光領域の断面図、発光装置の構成図
【図17】多重露光の概念図
【図18】発光装置内の回路の変形例を示す図
【図19】多重露光における各信号の波形及び画像データを示す図
【図20】発光順序を切り替えるための発光装置内の回路の変形例を示す図
【図21】チップセレクト信号を説明するためのタイミングチャート
【図22】画像コントローラ部及びプリント基板の変形例を示すブロック図
【図23】変形例としてのチップセレクト信号を説明するためのタイミングチャート
【発明を実施するための形態】
【0009】
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
【実施例1】
【0010】
［画像形成装置の構成］
図１は、実施例１における電子写真方式の画像形成装置の構成を示す概略断面図である。図１に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。
図１は、実施例１における電子写真方式の画像形成装置の構成を示す概略断面図である。図１に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。
【0011】
作像部１０３は、無端の搬送ベルト１１１の回転方向（反時計回り方向）に沿って、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた、４連の画像形成ステーションを備える。４つの画像形成ステーションは同じ構成を有し、各画像形成ステーションは、矢印方向（時計回り方向）に回転する感光体である感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８を備えている。なお、感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８の添え字ａ、ｂ、ｃ、ｄは、それぞれ画像形成ステーションのブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）に対応する構成であることを示す。なお、以下では、特定の感光ドラム等を指す場合を除き、符号の添え字を省略することとする。
【0012】
作像部１０３では、感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光手段である露光ヘッド１０６は、発光装置を画像データに応じて発光させ、発光装置によって生成される光を、ロッドレンズアレイによって感光ドラム１０２上（感光体上）に集光し、静電潜像を形成する。現像手段である現像器１０８は、感光ドラム１０２に形成された静電潜像をトナーで現像する。そして、現像されたトナー像は、記録紙を搬送する搬送ベルト１１１上の記録紙に転写される。このような一連の電子写真プロセスが各画像形成ステーションで実行される。なお、画像形成時には、シアン（Ｃ）の画像形成ステーションでの画像形成が開始されて所定時間が経過した後に、順次、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の各画像形成ステーションで、画像形成動作が実行される。これにより、フルカラーの画像が形成される。
【0013】
図１に示す画像形成装置は、記録紙を給紙するユニットとして、給紙／搬送部１０５が有する本体内給紙ユニット１０９ａ、１０９ｂ、大容量の給紙ユニットである外部給紙ユニット１０９ｃ、及び手差し給紙ユニット１０９ｄを備えている。画像形成時には、このうち、予め指示された給紙ユニットから記録紙が給紙され、給紙された記録紙はレジストレーションローラ１１０まで搬送される。レジストレーションローラ１１０は、上述した作像部１０３において形成されたトナー像が記録紙に転写されるタイミングで、搬送ベルト１１１に記録紙を搬送する。搬送ベルト１１１により搬送される記録紙には、各画像形成ステーションの感光ドラム１０２上に形成されたトナー像が順次転写される。未定着のトナー像が転写された記録紙は、定着部１０４へと搬送される。定着部１０４は、ハロゲンヒータ等の熱源を内蔵し、記録紙上のトナー像を、２つのローラにより加熱・加圧することによって記録紙に定着させる。定着部１０４によりトナー像が定着された記録紙は、排出ローラ１１２により画像形成装置の外部に排出される。
【0014】
ブラック（Ｋ）の画像形成ステーションの記録紙搬送方向の下流側には、搬送ベルト１１１に対向する位置に、検知手段である光学センサ１１３が配置されている。光学センサ１１３は、各画像形成ステーション間のトナー像の色ずれ量を導出するため、搬送ベルト１１１上に形成されたテスト画像の位置検出を行う。光学センサ１１３により導出された色ずれ量は、後述する画像コントローラ部７００（図６参照）等に通知され、記録紙上に色ずれのないフルカラートナー像が転写されるように、各色の画像位置が補正される。また、プリンタ制御部（不図示）は、複合機（ＭＦＰ）全体を制御するＭＦＰ制御部（不図示）からの指示に応じて、上述したスキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５等を制御しながら、画像形成動作を実行する。
【0015】
ここでは、電子写真方式の画像形成装置の例として、搬送ベルト１１１上の記録紙に各画像形成ステーションの感光ドラム１０２に形成されたトナー像を直接転写する方式の画像形成装置について説明した。本発明は、このような感光ドラム１０２上のトナー像を直接、記録紙に転写する方式のプリンタに限定されるものではない。例えば、感光ドラム１０２上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像を記録紙に転写する２次転写部を備える画像形成装置についても、本発明は適用することができる。
【0016】
［露光ヘッドの構成］
次に、感光ドラム１０２に露光を行う露光ヘッド１０６について、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（ｂ）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。
次に、感光ドラム１０２に露光を行う露光ヘッド１０６について、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（ｂ）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。
【0017】
図２（ｂ）に示すように、露光ヘッド１０６は、プリント基板２０２と、プリント基板２０２に実装された発光装置群４００と、ロッドレンズアレイ２０３と、ハウジング２０４から構成されている。ハウジング２０４には、ロッドレンズアレイ２０３とプリント基板２０２が取り付けられる。図２に示すようにロッドレンズアレイ２０３は、発光装置群４００と感光ドラム１０２の間に配置されている。ロッドレンズアレイ２０３は、プリント基板２０２の長手方向に沿って設けられ、発光装置群４００がそれぞれ出射する光束を感光ドラム１０２上に集光させる。工場では、露光ヘッド１０６単体で組立て調整作業が行われ、ピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３との間の距離、及びロッドレンズアレイ２０３と発光装置群４００との間の距離が、所定の間隔となるように組立て調整が行われる。これにより、発光装置群４００からの光が感光ドラム１０２上に結像される。そのため、工場でのピント調整時においては、ロッドレンズアレイ２０３と発光装置群４００との距離が所定の値となるように、ロッドレンズアレイ２０３の取付け位置の調整が行われる。また、工場での光量調整時においては、後述する発光装置４０１の下部電極を駆動し、ロッドレンズアレイ２０３を介して感光ドラム１０２上に集光させた光が所定光量になるように、発光装置４０１に印加する後述の電圧の調整が行われる。
【0018】
［発光装置群の構成］
図３は、プリント基板２０２及びプリント基板２０２に実装された発光装置群４００を説明する図である。図３（ａ）は、プリント基板２０２の発光装置群４００が実装された面の構成を示す模式図であり、図３（ｂ）は、プリント基板２０２の発光装置群４００が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。
図３は、プリント基板２０２及びプリント基板２０２に実装された発光装置群４００を説明する図である。図３（ａ）は、プリント基板２０２の発光装置群４００が実装された面の構成を示す模式図であり、図３（ｂ）は、プリント基板２０２の発光装置群４００が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。
【0019】
図３（ａ）に示すように、第２の基板であるプリント基板２０２に実装された発光装置群４００は、２０個の独立したチップである発光装置４０１－１～４０１－２０が、プリント基板２０２の長手方向に沿って、千鳥状に２列に配置された構成を有している。すなわち、プリント基板２０２上（第２の基板上）には、奇数番目の発光装置４０１－１・・・（４０１－２ｎ＋１：ｎ≧０）と偶数番目の発光装置４０１－２・・・（４０１－２ｎ：ｎ≧１）とが感光ドラム１０２の回転方向において異なる位置に配列されている。発光装置４０１－１～４０１－２０を総称して発光装置４０１ということもある。なお、図３（ａ）において、上下方向は第１の方向である感光ドラム１０２の回転方向を示し、水平方向は、第１の方向と直交する第２の方向である長手方向を示す。長手方向は、感光ドラム１０２の回転方向と交差する交差方向でもある。各々の発光装置４０１の内部には、計７４８個の後述する下部電極を有する。本実施例では、下部電極は２１．１６μｍ（≒２．５４ｃｍ／１２００ドット）に１つ配置されている。その結果、１つの発光装置４０１内における７４８個の下部電極の端から端までの配列距離は、約１５．８ｍｍ（≒２１．１６μｍ×７４８）である。発光装置群４００は、２０個の発光装置４０１から構成されている。発光装置群４００における露光可能な下部電極の数は１４，９６０個（＝７４８個の電極×２０チップ）となり、発光装置群４００によって約３１６ｍｍ（≒約１５．８ｍｍ×２０チップ）の長手方向の画像幅に対応した露光が可能となる。
【0020】
また、図３（ｂ）に示すように、発光装置群４００が実装された面とは反対側のプリント基板２０２の面には、コネクタ３０５が実装されている。コネクタ３０５は、後述する画像コントローラ部７００（図６参照）から発光装置群４００を制御する制御信号及び電源ラインを接続するためのコネクタであり、コネクタ３０５を介して各発光装置４０１－１～４０１－２０が駆動される。
【0021】
図３（ｃ）は、長手方向に２列に配置された発光装置４０１のチップ間の境界部の様子を示す図であり、水平方向は、図３（ａ）の発光装置群４００の長手方向であり、発光装置４０１が複数配置されている。図３（ｃ）に、発光装置４０１のチップ間の境界部（長手方向においてチップ同士の端部が重なっている部分（重なり部））を示す。発光装置４０１－ｎと発光装置４０１－ｎ＋１間の境界部においても、異なる発光装置４０１間における端部の下部電極のピッチ（２つの下部電極の中心点と中心点の間隔（Ｌ））は、１２００ｄｐｉの解像度のピッチである略２１．１６μｍとなっている。
【0022】
また、短手方向の上下２列に並んだ発光装置４０１は、次のように配置されている。すなわち、上下の発光装置４０１の後述する下部電極の間隔（図中、矢印Ｓで示す）が約１０５μｍ（１２００ｄｐｉで５画素分、２４００ｄｐｉで１０画素分の各解像度の整数倍の距離）となるように配置されている。また、露光ヘッド１０６の長手方向の発光点の間隔（図中、矢印Ｌで示す）は、約２１．１６μｍ（１２００ｄｐｉで１画素分）となっている。なお、本発明においては、発光装置４０１間の間隔Ｓ、Ｌは、前述した値に限定する必要はないものとする。
【0023】
［発光装置の構成］
図４は発光装置４０１の内部構成を示す概略図である。ここで、図４に示すように、発光装置４０１の長手方向をＸ方向、短手方向をＹ方向とする。ここで、Ｙ方向は感光ドラム１０２の回転方向、言い換えれば回転する感光ドラム１０２の感光面（感光体表面）の移動方向である。Ｘ方向は、Ｙ方向すなわち感光ドラム１０２の回転方向に略直交する方向である。感光ドラム１０２の回転方向に略平行な方向でもある。なお、略直交は角度９０°に対して±１°程度の傾きを許容し、略平行は互いのなす角度が０°を基準に±１°程度の傾きを許容する。発光装置４０１は第１の基板であるシリコン基板４０２の上にワイヤボンディング用パッド（以下、ＷＢパッドという）６０１－１、６０１－２、６０１－３、６０１－４が形成されている。なお、シリコン基板４０２には駆動部である回路部６０２（破線）が内蔵されている。回路部６０２としてはアナログ駆動回路、デジタル制御回路、又はその両方を含んだ構成を用いることができる。回路部６０２の電源供給や発光装置４０１外からの信号等の入出力はＷＢパッド６０１を介して行われる。
図４は発光装置４０１の内部構成を示す概略図である。ここで、図４に示すように、発光装置４０１の長手方向をＸ方向、短手方向をＹ方向とする。ここで、Ｙ方向は感光ドラム１０２の回転方向、言い換えれば回転する感光ドラム１０２の感光面（感光体表面）の移動方向である。Ｘ方向は、Ｙ方向すなわち感光ドラム１０２の回転方向に略直交する方向である。感光ドラム１０２の回転方向に略平行な方向でもある。なお、略直交は角度９０°に対して±１°程度の傾きを許容し、略平行は互いのなす角度が０°を基準に±１°程度の傾きを許容する。発光装置４０１は第１の基板であるシリコン基板４０２の上にワイヤボンディング用パッド（以下、ＷＢパッドという）６０１－１、６０１－２、６０１－３、６０１－４が形成されている。なお、シリコン基板４０２には駆動部である回路部６０２（破線）が内蔵されている。回路部６０２としてはアナログ駆動回路、デジタル制御回路、又はその両方を含んだ構成を用いることができる。回路部６０２の電源供給や発光装置４０１外からの信号等の入出力はＷＢパッド６０１を介して行われる。
【0024】
本実施例の発光装置４０１は、感光ドラム１０２の回転軸線方向に沿って延びるライン状の発光領域６０４を含む。発光領域６０４は、後述する陽極と陰極と発光層４５０（図５参照）とを含み、陽極と陰極に電位差が生じることによって発光する領域である。
【0025】
シリコン基板４０２としては、シリコンウェハを用いる。これは、次のようなメリットがあるからである。すなわち、シリコン基板については、集積回路形成用のプロセス技術も発達しており、既に様々な集積回路の基板として用いられているため、高速かつ高機能な回路を高密度に形成できるというメリットがある。また、シリコン基板については、大口径のウェハが出回っており、安価に入手することができるというメリットがある。
【0026】
本実施例では、回路部６０２に発光領域６０４を駆動する駆動回路として、発光領域６０４を発光させるための信号（以下、発光信号という）を生成するためのデータ転送、発光信号生成部、下部電極に印加する駆動電圧を生成する駆動電圧生成回路などを設ける。そして、回路部６０２をシリコン基板４０２に集積回路として形成する。これらのシリコン基板４０２上に下部電極が電気的に接続されるように蒸着されている。これにより、発光周期の高速化や下部電極に対するワイヤボンディングの数を削減することが可能となる。
【0027】
［発光領域の構成］
図５を用いて発光装置４０１をさらに詳しく説明する。図５におけるＸ方向は、露光ヘッド１０６の長手方向を示している。Ｚ方向は、後述する層構造の各層が重なる方向（積層方向）である。図５（ａ）は、図４中のＡ－Ａ断面の概略図の要部拡大図である。図５（ａ）は、Ｙ方向から見た後述する下部電極４１０－１～４１０－７４８の概略図である。図５（ａ）、図５（ｃ）に示すように、発光装置４０１は、シリコン基板４０２、下部電極４１０－１～４１０－７４８、発光層４５０、上部電極４６０を備える。シリコン基板４０２は製造プロセスにおいて後述する下部電極４１０－１～４１０－７４８それぞれに対応する駆動部を含む駆動回路が形成された駆動基板である。
図５を用いて発光装置４０１をさらに詳しく説明する。図５におけるＸ方向は、露光ヘッド１０６の長手方向を示している。Ｚ方向は、後述する層構造の各層が重なる方向（積層方向）である。図５（ａ）は、図４中のＡ－Ａ断面の概略図の要部拡大図である。図５（ａ）は、Ｙ方向から見た後述する下部電極４１０－１～４１０－７４８の概略図である。図５（ａ）、図５（ｃ）に示すように、発光装置４０１は、シリコン基板４０２、下部電極４１０－１～４１０－７４８、発光層４５０、上部電極４６０を備える。シリコン基板４０２は製造プロセスにおいて後述する下部電極４１０－１～４１０－７４８それぞれに対応する駆動部を含む駆動回路が形成された駆動基板である。
【0028】
図５（ａ）、図５（ｃ）に示すように、下部電極４１０－１～４１０－７４８（陰極）は、シリコン基板４０２上に層状（第１の電極層）に形成された複数の電極である。各下部電極４１０－１～４１０－７４８は、シリコン基板４０２を製造する製造プロセスとともにＳｉ集積回路加工技術を用いてシリコン基板４０２に内蔵されている複数の駆動部上に形成される。下部電極４１０－１～４１０－７４８は、後述する発光層４５０の発光波長に対して反射率の高い金属が好ましい。そのため、下部電極４１０－１～４１０－７４８には、銀（Ａｇ）、アルミニウム（Ａｌ）、またはこれらの合金、銀・マグネシウム合金など含有することが好ましい。
【0029】
図５に示すように、下部電極４１０－１～４１０－７４８は、Ｘ方向における各画素に対応して設けられた電極である。すなわち、下部電極４１０－１～４１０－７４８はそれぞれ１画素を形成するために設けられた電極である。下部電極４１０－１～４１０－７４８を第１の電極列とする。
【0030】
本実施例におけるＸ方向における下部電極４１０－１～４１０－７４８の幅Ｗは１画素の幅に対応する幅である。間隔ｄはＸ方向における下部電極間距離（配列間隔）である。下部電極４１０－１～４１０－７４８はシリコン基板４０２上に間隔ｄを開けて形成されているため、シリコン基板４０２に形成された複数の駆動部はそれぞれ個別に下部電極４１０－１～４１０－７４８の電圧を制御することができる。間隔ｄには発光層４５０の有機材料が充填されており、下部電極は有機材料によって仕切られている。
【0031】
本実施例における発光装置４０１において、下部電極４１０－１～４１０－７４８の幅Ｗは称呼寸法として２０．９０μｍ、間隔ｄは称呼寸法として０．２６μｍに設定されている。つまり、本実施例の発光装置４０１は、Ｘ方向において２１．１６μｍ毎に１つの下部電極４１０を備える。２１．１６μｍは１２００ｄｐｉにおける１画素の大きさであるので、各下部電極４１０のＸ方向における下部電極４１０の幅は本実施例の画像形成装置の出力解像度に対応する１画素相当の大きさを有することになる。なお、本実施例の発光装置４０１におけるプロセス・ルールは０．２μｍ程度と高精度であり、ｄの幅を０．２６μｍの分解能で形成することは可能である。
【0032】
また、図５（ｂ）に示すように、感光ドラム１０２の回転方向であるＹ方向における下部電極４１０－１～４１０－７４８の幅もＷである。つまり、本実施例の下部電極４１０－１～４１０－７４８は２０．９０μｍ四方の形状をなしており、下部電極４１０の面積は４３６．８１μｍ２の大きさとなる。これは、１画素の面積４４７．７４５６μｍ２に対して約９７．６％を占める。有機発光材料はＬＥＤに比較して光量が少ない。それに対して、上記のように下部電極４１０を正方形として隣接する下部電極間の距離を小さくしてシリコン基板４０２上に形成することで、感光ドラム１０２の電位を変化させ得る程度の光量を得るための発光面積を確保することが可能となる。なお、１画素の占有面積に対して９０％以上の下部電極面積を確保することが望ましい。したがって、１２００ｄｐｉの出力解像度の画像形成装置に対しては下部電極４１０の一辺の幅を約２０．０７μｍ以上で形成することが望ましく、２４００ｄｐｉの出力解像度の画像形成装置に対しては下部電極４１０の一辺の幅を約１０．０４μｍ以上で形成することが望ましい。
【0033】
一方で、下部電極４１０の占有面積の上限値は、ロッドレンズアレイ２０３や後述する上部電極４６０の透過率に基づいて設定されるべきであるが、本実施例では、１画素の占有面積に対して１１０％を上限として設定する。１画素の占有面積に対して１１０％より大きく設計すると、感度の高い感光ドラム１０２を露光する際に形成される画素のサイズが解像度を大きく超えてしまう可能性があるため、下部電極４１０の占有面積の上限値を１１０％に設定する。したがって、１２００ｄｐｉの出力解像度の画像形成装置に対しては下部電極４１０の一辺の幅を約２２．１９μｍ以下で形成することが望ましく、２４００ｄｐｉの出力解像度の画像形成装置に対しては下部電極４１０の一辺の幅を約１１．１０μｍ以下で形成することが望ましい。すなわち、１画素の占有面積に対する下部電極４１０の占有面積の範囲は９０％以上１１０％以下であることが好ましい。
【0034】
なお、下部電極４１０の形状は正方形に限られず、画像形成装置の出力解像度に対応する露光領域サイズの光を出射し、その光によって出力画像の画質が画像形成装置の設計仕様を満たすレベルであれば四角形以上の多角形、円形、楕円形などの形状でも良い。
【0035】
次に、発光層４５０について説明する。発光層４５０は下部電極４１０－１～４１０－７４８が形成されたシリコン基板４０２に積層されて形成される。すなわち、下部電極４１０－１～４１０－７４８が形成された部分において発光層４５０は下部電極４１０－１～４１０－７４８上に積層される。下部電極４１０－１～４１０－７４８が形成されていない部分においてシリコン基板４０２上に積層される。本実施例では、発光装置４０１において発光層４５０は、下部電極４１０－１～４１０－７４８すべてに跨るように形成されているが、実施の形態はこれに限られるものではない。例えば、下部電極４１０－１～４１０－７４８と同様に発光層４５０を各下部電極上に分離して積層するように形成しても良いし、下部電極４１０－１～４１０－７４８を複数のグループに分割して、分割したグループ毎にそのグループに属する下部電極上に一つの発光層を積層させても良い。
【0036】
発光層４５０は、例えば有機材料を用いることができる。有機ＥＬ膜である発光層４５０は、電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子ブロック層、正孔ブロック層などの機能層を含む積層構造体である。発光層４５０には、有機材料以外でも発光特性を有する無機材料を用いても良い。
【0037】
発光層４５０には上部電極４６０（陽極）が積層（第２の電極層）とされている。下部電極４１０、発光層４５０、上部電極４６０は層状体を形成している。上部電極４６０は、発光層４５０の発光波長の光を透過させることが可能（透過可能）な電極である。そのため、本実施例の上部電極４６０は酸化インジウムスズ（ＩＴＯ）を含有する材料を透明電極として採用している。酸化インジウムスズの電極は、可視光領域の光に関して８０％以上の透過率を有するため、有機ＥＬの電極としては好適である。
【0038】
上部電極４６０は、少なくとも発光層４５０を挟んで下部電極４１０－１～４１０－７４８の反対側に形成されている。すなわち、Ｚ方向において、上部電極４６０と下部電極４１０－１～４１０－７４８の間に発光層４５０が配置されており、Ｚ方向において下部電極４１０－１～４１０－７４８を上部電極４６０に投影したときに下部電極４１０－１～４１０－７４８が形成された領域は上部電極４６０が形成された領域に収まる。なお、透明電極は発光層４５０全体に積層されていなくても良いが、発光層４５０で生じた光を効率良く発光装置４０１の外部に出射するためには、１画素の占有面積に対して上部電極４６０の占有面積が１００％以上であることが好ましく、より好ましくは１２０％以上であることが好ましい。上部電極４６０の占有面積の上限値はシリコン基板４０２、発光層４５０の面積によって任意に設計される。上部電極４６０において光を透過させる部分以外は配線を設けても良い。
【0039】
本実施例の上部電極４６０は、各下部電極４１０－１～４１０－７４８に対して共通に設けられた陽極であるが、各下部電極４１０－１～４１０－７４８それぞれに対して個別に設けても良いし、複数の下部電極毎に一つの上部電極を設けても良い。
【0040】
駆動回路は、上部電極４６０と、下部電極４１０－１～４１０－７４８のうちの任意の下部電極と、に電位差を生じさせるために画像データに基づいて各下部電極４１０－１～４１０－７４８の電位を制御する。
【0041】
本実施例における発光装置４０１は所謂トップエミッション型の出射方式のデバイスである。陽極である上部電極４６０と陰極である下部電極４１０それぞれに電圧を印加して両者に電位差が生じると、陰極から電子が発光層４５０に流れ込み、陽極から正孔が発光層４５０に流れ込む。そして、発光層４５０において電子と正孔が再結合することによって発光層４５０が発光する。発光層４５０が発光することによって上部電極４６０に向かう光は上部電極４６０を透過して発光装置４０１から図５に示す矢印Ａ方向に出射される。また、発光層４５０から下部電極４１０に向かう光は下部電極４１０よってそれぞれ上部電極４６０に向けて反射され、その反射光も上部電極４６０を透過して発光装置４０１から出射される。発光層４５０から直接上部電極４６０に向かって出射される光と、下部電極４１０それぞれによって反射されて上部電極４６０から出射される光と、の上部電極４６０からの出射タイミングに時間差は生じるが、発光装置４０１の層の厚さは極小さいため、ほぼ同時の出射と見做すことができる。なお、本実施例の発光装置はボトムエミッション型の出射方式でも良い。
【0042】
上部電極４６０として酸化インジウムスズなどの透明電極を用いることによって電極の光の透過割合を示す開口率を実質的に上部電極４６０の透過率と同等とすることができる。すなわち、実質的に上部電極４６０以外に光を減衰させる、あるいは光を遮蔽する部分がないため、発光層４５０の発光が極力減衰する、あるいは遮蔽されることなく出射光となる。
【0043】
また、前述した様に下部電極４１０－１～４１０－７４８を高精度なＳｉ集積回路加工技術を用いて形成することで下部電極４１０－１～４１０－７４８を高密度に配置することができる。そのため、発光領域６０４の面積（ここでは下部電極４１０－１～４１０－７４８の面積と、互いに隣接する下部電極間の領域の面積の合計）のほとんどを下部電極４１０－１～４１０－７４８に割り当てることができる。すなわち、単位面積当たりの発光領域の利用効率が高い露光ヘッドとなる。
【0044】
なお、発光層４５０として有機ＥＬ層や無機ＥＬ層などの水分に弱い発光材料を用いる際は発光領域６０４への水分侵入を阻止するために封止しておくことが望ましい。封止方法としては、例えば、シリコンの酸化物、シリコンの窒化物、アルミの酸化物などの薄膜の単体あるいは積層した封止膜を形成する。封止膜の形成方法としては段差などの構造の被覆性能に優れた方法が好ましく、例えば、原子層堆積法（ＡＬＤ法）などを用いることができる。なお、封止膜の材料、構成、形成方法などは一例であり、上述した例には限定されず、適宜好適なものを選択すればよい。
【0045】
［制御ブロック］
図６に、画像コントローラ部７００、プリント基板２０２のブロック図を示す。以下、チップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘ、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。実施例１では、説明を簡易化するために単色の処理について説明するが、同様の処理を４色について並列に処理するものとする。
図６に、画像コントローラ部７００、プリント基板２０２のブロック図を示す。以下、チップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘ、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。実施例１では、説明を簡易化するために単色の処理について説明するが、同様の処理を４色について並列に処理するものとする。
【0046】
（画像コントローラ部）
少なくとも一つのＩＣであるプロセッサーとしての画像コントローラ部７００には、スキャナ部１００が生成した画像データが入力される。画像コントローラ部７００は、プリント基板２０２を制御するための制御信号をフレクシブルフラットケーブルなどのケーブルを介してプリント基板２０２に送信する。なお、画像コントローラ部７００に入力される画像データは、前述したようにスキャナ部１００で生成したデータでも良いし、パーソナルコンピューターよりネットワーク機器（不図示）を介して転送されたデータでもよい。制御信号は、画像データの有効範囲を表すチップセレクト信号ｃｓ＿ｘ、クロック信号ｃｌｋ、画像データ信号ｄａｔａ、画像データの１ライン毎の区切りを表すライン同期信号ｌｓｙｎｃ＿ｘ、ＣＰＵ７０３との通信信号である。各々の信号は、チップセレクト信号線７０５、クロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８、通信信号線７０９を介してプリント基板２０２内の発光装置４０１に送信される。画像コントローラ部７００では、画像データに対する処理と、印刷タイミングに対する処理が行われる。画像データ生成部７０１は、スキャナ部１００又は画像形成装置外部から受信した画像データに対して、ＣＰＵ７０３により指示された解像度でディザリング処理を行いプリント出力のための画像データを生成する。実施例１では、例えば１２００ｄｐｉの解像度でディザリング処理を行うものとする。
少なくとも一つのＩＣであるプロセッサーとしての画像コントローラ部７００には、スキャナ部１００が生成した画像データが入力される。画像コントローラ部７００は、プリント基板２０２を制御するための制御信号をフレクシブルフラットケーブルなどのケーブルを介してプリント基板２０２に送信する。なお、画像コントローラ部７００に入力される画像データは、前述したようにスキャナ部１００で生成したデータでも良いし、パーソナルコンピューターよりネットワーク機器（不図示）を介して転送されたデータでもよい。制御信号は、画像データの有効範囲を表すチップセレクト信号ｃｓ＿ｘ、クロック信号ｃｌｋ、画像データ信号ｄａｔａ、画像データの１ライン毎の区切りを表すライン同期信号ｌｓｙｎｃ＿ｘ、ＣＰＵ７０３との通信信号である。各々の信号は、チップセレクト信号線７０５、クロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８、通信信号線７０９を介してプリント基板２０２内の発光装置４０１に送信される。画像コントローラ部７００では、画像データに対する処理と、印刷タイミングに対する処理が行われる。画像データ生成部７０１は、スキャナ部１００又は画像形成装置外部から受信した画像データに対して、ＣＰＵ７０３により指示された解像度でディザリング処理を行いプリント出力のための画像データを生成する。実施例１では、例えば１２００ｄｐｉの解像度でディザリング処理を行うものとする。
【0047】
同期信号生成部７０４は、第２の信号であるライン同期信号ｌｓｙｎｃ＿ｘを生成する。ＣＰＵ７０３は、予め定められた感光ドラム１０２の回転速度に対して、１ライン周期として、同期信号生成部７０４に信号周期の時間間隔を指示する。ここで、１ライン周期とは、感光ドラム１０２表面が回転方向に１２００ｄｐｉの画素サイズ（約２１．１６μｍ）分移動する周期である。例えば、記録紙の搬送方向に２００ｍｍ／ｓの速度で印刷が行われる場合、ＣＰＵ７０３は１ライン周期を１０５．８μｓ（小数点２桁以下省略）として時間間隔を同期信号生成部７０４に指示する。搬送方向の速度については、感光ドラム１０２の速度を制御する制御部（不図示）に設定される印刷速度（画像形成速度）の設定値（固定値）を用いてＣＰＵ７０３が算出するものとする。なお、印刷速度は例えば記録紙の種類に応じて設定される。
【0048】
チップデータ変換部７０２は、同期信号生成部７０４で生成したライン同期信号ｌｓｙｎｃ＿ｘに同期して１ライン分の画像データを発光装置４０１毎に分割する。チップデータ変換部７０２は、発光装置４０１毎に分割した画像データをクロック信号ｃｌｋとチップセレクト信号ｃｓ＿ｘとともにプリント基板２０２へ送信する。クロック信号ｃｌｋは、制御の基準となる信号である。
【0049】
（プリント基板）
次にプリント基板２０２の構成について説明する。ヘッド情報格納部７１０は各発光装置４０１の発光量や実装位置情報といったヘッド情報を格納する記憶装置であり、通信信号線７０９を介してＣＰＵ７０３と接続されている。画像コントローラ７００から延びるクロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８、通信信号線７０９は、分岐して発光装置４０１それぞれに接続されている。画像コントローラ７００から延びる、チップセレクト信号を送信するためのチップセレクト信号線７０５は発光装置４０１－１に接続されている。また、発光装置４０１－１の出力が信号線７１１－１を介して発光装置４０１－２の入力に接続され、発光装置４０１－２の出力が信号線７１１－２を介して発光装置４０１－３の入力に接続される。このように、チップセレクト信号線７０５（又は信号線７１１）は、各発光装置４０１を介していわゆる数珠つなぎに接続（カスケード接続）されている。各発光装置４０１は、チップセレクト信号線７０５、クロック信号線７０６、ライン同期信号線７０８、画像データ信号線７０７、通信信号線７０９で設定された設定値に基づいて各発光装置４０１の下部電極の電圧を制御する。また、各発光装置４０１－ｎは、次の（後段の）発光装置４０１－ｎ＋１用のチップセレクト信号を生成する。
次にプリント基板２０２の構成について説明する。ヘッド情報格納部７１０は各発光装置４０１の発光量や実装位置情報といったヘッド情報を格納する記憶装置であり、通信信号線７０９を介してＣＰＵ７０３と接続されている。画像コントローラ７００から延びるクロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８、通信信号線７０９は、分岐して発光装置４０１それぞれに接続されている。画像コントローラ７００から延びる、チップセレクト信号を送信するためのチップセレクト信号線７０５は発光装置４０１－１に接続されている。また、発光装置４０１－１の出力が信号線７１１－１を介して発光装置４０１－２の入力に接続され、発光装置４０１－２の出力が信号線７１１－２を介して発光装置４０１－３の入力に接続される。このように、チップセレクト信号線７０５（又は信号線７１１）は、各発光装置４０１を介していわゆる数珠つなぎに接続（カスケード接続）されている。各発光装置４０１は、チップセレクト信号線７０５、クロック信号線７０６、ライン同期信号線７０８、画像データ信号線７０７、通信信号線７０９で設定された設定値に基づいて各発光装置４０１の下部電極の電圧を制御する。また、各発光装置４０１－ｎは、次の（後段の）発光装置４０１－ｎ＋１用のチップセレクト信号を生成する。
【0050】
［発光装置内の回路構成］
図７（ａ）に発光装置４０１内の回路ブロック図を示す。発光装置４０１内の回路部６０２はデジタル部８００とアナログ部８０６とを有する。デジタル部８００は、クロック信号ｃｌｋに同期して、通信信号によって予め設定された設定値や各種信号に基づいて下部電極４１０－ｎを駆動するためのパルス信号を生成し、生成したパルス信号をパルス信号線９０７を介してアナログ部８０６へ送信する機能を有する。ここで、各種信号とは、チップセレクト信号ｃｓ＿ｘ、画像データ信号ｄａｔａ、ライン同期信号ｌｓｙｎｃ＿ｘをいう。またデジタル部８００は、入力されてきたチップセレクト信号ｃｓ＿ｘから次の発光装置４０１用のチップセレクト信号を生成する機能を有する。
図７（ａ）に発光装置４０１内の回路ブロック図を示す。発光装置４０１内の回路部６０２はデジタル部８００とアナログ部８０６とを有する。デジタル部８００は、クロック信号ｃｌｋに同期して、通信信号によって予め設定された設定値や各種信号に基づいて下部電極４１０－ｎを駆動するためのパルス信号を生成し、生成したパルス信号をパルス信号線９０７を介してアナログ部８０６へ送信する機能を有する。ここで、各種信号とは、チップセレクト信号ｃｓ＿ｘ、画像データ信号ｄａｔａ、ライン同期信号ｌｓｙｎｃ＿ｘをいう。またデジタル部８００は、入力されてきたチップセレクト信号ｃｓ＿ｘから次の発光装置４０１用のチップセレクト信号を生成する機能を有する。
【0051】
［デジタル部］
通信ＩＦ部８０１は、ＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。レジスタ部８０２は、動作に必要な設定値（予め設定された設定値）を格納する。この設定値には、データ格納部８０４で使用される露光タイミング情報、パルス信号生成部８０５で生成されるパルス信号の幅及び位相情報、アナログ部８０６で設定される駆動電圧の設定情報等がある。なお、駆動電圧は下部電極と上部電極間の抵抗値から導出でき、かつこの抵抗値のレンジは予め判っているため、駆動電圧の設定情報に代えて駆動電流に関する情報が格納されていても良い。レジスタ部８０２はこれらの情報の少なくとも１つを格納する。第１の生成部であるチップセレクト信号生成部８０３は、入力されてきた第１の信号であるチップセレクト信号ｃｓ＿ｘを遅延させ、次の発光装置４０１用のチップセレクト信号を生成し、信号線７１１を介して送信する。チップセレクト信号は発光装置４０１に対して画像データのサンプリングを許可する許可信号である。データ格納部８０４は、入力されてきたチップセレクト信号ｃｓ＿ｘが有効な期間に画像コントローラ７００が出力する画像データをデータ信号線７０７を介して受け取って保持し、ライン同期信号ｌｓｙｎｃ＿ｘに同期して画像データをパルス信号生成部８０５に出力する。詳細は後述する。
通信ＩＦ部８０１は、ＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。レジスタ部８０２は、動作に必要な設定値（予め設定された設定値）を格納する。この設定値には、データ格納部８０４で使用される露光タイミング情報、パルス信号生成部８０５で生成されるパルス信号の幅及び位相情報、アナログ部８０６で設定される駆動電圧の設定情報等がある。なお、駆動電圧は下部電極と上部電極間の抵抗値から導出でき、かつこの抵抗値のレンジは予め判っているため、駆動電圧の設定情報に代えて駆動電流に関する情報が格納されていても良い。レジスタ部８０２はこれらの情報の少なくとも１つを格納する。第１の生成部であるチップセレクト信号生成部８０３は、入力されてきた第１の信号であるチップセレクト信号ｃｓ＿ｘを遅延させ、次の発光装置４０１用のチップセレクト信号を生成し、信号線７１１を介して送信する。チップセレクト信号は発光装置４０１に対して画像データのサンプリングを許可する許可信号である。データ格納部８０４は、入力されてきたチップセレクト信号ｃｓ＿ｘが有効な期間に画像コントローラ７００が出力する画像データをデータ信号線７０７を介して受け取って保持し、ライン同期信号ｌｓｙｎｃ＿ｘに同期して画像データをパルス信号生成部８０５に出力する。詳細は後述する。
【0052】
パルス信号生成部８０５は、データ格納部８０４から入力された画像データに応じて、レジスタ部８０２で設定されたパルス信号の幅情報及び位相情報に基づきパルス信号を生成し、アナログ部８０６に出力する。詳細は後述する。アナログ部８０６はデジタル部８００で生成されたパルス信号に基づいて、下部電極を駆動するために必要な信号を生成する。詳細は後述する。
【0053】
（画像データ格納部）
次にデータ格納部８０４の動作について説明する。実施例１のデータ格納部８０４は、発光装置４０１に内蔵されている。チップセレクト信号ｃｓ＿ｘ及びライン同期信号ｌｓｙｎｃ＿ｘは負論理信号である例を説明するが、正論理であってもよい。図７（ｂ）はデータ格納部８０４の回路構成図である。クロックゲート回路８１０はチップセレクト信号ｃｓ＿ｘの反転信号とクロック信号ｃｌｋとの論理積を出力とする。クロックゲート回路８１０は、チップセレクト信号ｃｓ＿ｘが有効なときのみフリップフロップ回路８１１にクロック信号ｓ＿ｃｌｋを出力する。
次にデータ格納部８０４の動作について説明する。実施例１のデータ格納部８０４は、発光装置４０１に内蔵されている。チップセレクト信号ｃｓ＿ｘ及びライン同期信号ｌｓｙｎｃ＿ｘは負論理信号である例を説明するが、正論理であってもよい。図７（ｂ）はデータ格納部８０４の回路構成図である。クロックゲート回路８１０はチップセレクト信号ｃｓ＿ｘの反転信号とクロック信号ｃｌｋとの論理積を出力とする。クロックゲート回路８１０は、チップセレクト信号ｃｓ＿ｘが有効なときのみフリップフロップ回路８１１にクロック信号ｓ＿ｃｌｋを出力する。
【0054】
フリップフロップ回路８１１は、データ格納部８０４へ入力されてきた画像データ信号ｄａｔａを大元の入力とする。フリップフロップ回路８１１は発光装置４０１の長手方向に設けられた下部電極４１０の数と同じ数（実施例１では７４８）が直列に接続されており、シフトレジスタを構成する。フリップフロップ回路８１１は、クロックゲート回路８１０から送られてきたクロック信号ｓ＿ｃｌｋに応じて動作する。具体的には、クロック信号ｓ＿ｃｌｋに応じて画像コントローラ７００が出力する画像データをシフトレジスタの最上位のフリップフロップ回路８１１がサンプリングし、かつ各フリップフロップ回路８１１はサンプリングした画像データを後段のフリップフロップ回路にシフト処理する。フリップフロップ回路８１１及びフリップフロップ回路８１２は下部電極４１０の長手方向において下部電極４１０の数（本実施例では７４８個）分設けられている。
【0055】
レジスタとしてのフリップフロップ回路８１２は、フリップフロップ回路８１１の出力を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘに応じて動作する。フリップフロップ回路８１２の出力は、画像データｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７として、パルス信号生成部８０５に出力される。
【0056】
図８はデータ格納部８０４の発光装置４０１の長手方向の動作を表すタイミングチャートである。図８は、（ｉ）にクロック信号ｃｌｋの波形を示し、（ｉｉ）にライン同期信号ｌｓｙｎｃ＿ｘの波形を示し、（ｉｉｉ）にチップセレクト信号ｃｓ＿ｘの波形を示し、（ｉｖ）に画像データ信号ｄａｔａを０００～７４７で示す。ここで、「０００」は、例えば下部電極４１０－１に対応する画像データを示し、「７４７」は下部電極４１０－７４８に対応する画像データを示す。画像データ信号ｄａｔａについて斜線で示す部分は、画像データとしては無効なデータを示す。（ｖ）はフリップフロップ回路８１１の出力である画像データｄｌｙ＿ｄａｔａ＿０００等を示し、（ｖｉ）はフリップフロップ回路８１２の出力である画像データｂｕｆ＿ｄａｔａ＿０＿０００等を示す。
【0057】
チップセレクト信号ｃｓ＿ｘが０（ｃｓ＿ｘ＝０（ローレベル））である時刻Ｔ０から時刻Ｔ１までの間、直列に接続されたフリップフロップ回路８１１を介して画像データは次のようにシフトしていく。時刻Ｔ１はｃｓ＿ｘ＝０をクロック信号ｃｌｋの立ち上がりで捕らえた時刻である。すなわち、ｄａｔａ→ｄｌｙ＿ｄａｔａ＿０００→ｄｌｙ＿ｄａｔａ＿００１→…→ｄｌｙ＿ｄａｔａ＿７４７といった具合に順にシフトしていく。チップセレクト信号ｃｓ＿ｘがローレベルとなっている期間（ｃｓ＿ｘ＝０）には、クロック信号ｃｌｋが、発光装置４０１の長手方向の下部電極４１０の数と同じ数、すなわち７４８だけ入力されるものとする。こうすることで、１ライン分の画像データがｄｌｙ＿ｄａｔａ＿０００～ｄｌｙ＿ｄａｔａ＿７４７に保持されることとなる。
【0058】
時刻Ｔ１以降はチップセレクト信号ｃｓ＿ｘが１（ｃｓ＿ｘ＝１（ハイレベル））であるためにシフト動作は行われずに時刻Ｔ１の画像データが保持される。例えば、１つ目のフリップフロップ回路８１１で時刻Ｔ１以降に保持される画像データｄｌｙ＿ｄａｔａ＿０００は７４７である。時刻Ｔ２でライン同期信号ｌｓｙｎｃ＿ｘが０（ｌｓｙｎｃ＿ｘ＝０（ローレベル））となると、１ライン分の画像データが一斉にｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７として、パルス信号生成部８０５に出力される。時刻Ｔ２はｌｓｙｎｃ＿ｘ＝０をクロック信号ｃｌｋの立ち上がりで捕らえた時刻である。すなわち、フリップフロップ回路８１１で保持されていた画像データｄｌｙ＿ｄａｔａ＿０００等がフリップフロップ回路８１２を介して画像データｂｕｆ＿ｄａｔａ＿０＿０００等としてパルス信号生成部８０５に出力される。
【0059】
（パルス信号生成部）
パルス信号生成部８０５について説明する。下部電極４１０の数がｎ個の場合、パルス信号生成部８０５も下部電極４１０の数と同数のｎ個、存在する。実施例１では、下部電極４１０－１～４１０－７４８に対してパルス信号生成部８０５－１～８０５－７４８が存在する。なお、下部電極４１０毎に有するパルス信号生成部８０５の構造はそれぞれ同じである。そのためここではパルス信号生成部８０５－１を例に挙げて説明する。
パルス信号生成部８０５について説明する。下部電極４１０の数がｎ個の場合、パルス信号生成部８０５も下部電極４１０の数と同数のｎ個、存在する。実施例１では、下部電極４１０－１～４１０－７４８に対してパルス信号生成部８０５－１～８０５－７４８が存在する。なお、下部電極４１０毎に有するパルス信号生成部８０５の構造はそれぞれ同じである。そのためここではパルス信号生成部８０５－１を例に挙げて説明する。
【0060】
図９（ａ）にパルス信号生成部８０５－１のブロック図を示す。パルス信号生成部８０５－１は、パルス幅選択部９０１、出力決定部９０３及びカウンタ部９０４を有する。パルス幅選択部９０１は、レジスタ部８０２によって設定されるパルス信号のパルス幅Ｔａｂｌｅに従ってデータ格納部８０４から入力される画像データをパルス幅ｂに変換する。表１に画像データからパルス幅ｂに変換する際の変換表であるパルス幅Ｔａｂｌｅを示す。
【0061】
【表1】
【0062】
例えば画像データの入力が２である場合、パルス幅選択部９０１（パルス幅決定部）は、レジスタ部８０２によって設定された表１のパルス幅Ｔａｂｌｅに基づいてパルス幅ｂを８として出力決定部９０３に出力する。ただし表１に示したパルス幅Ｔａｂｌｅは一例であり、画像データ及びパルス幅のビット幅は表１の例と異なっていてもよいし、パルス幅ｂの値に関しても任意に設定可能である。レジスタ部８０２に格納されるパルス幅Ｔａｂｌｅは、下部電極４１０ごとに個別に設定しても良いし、共通としても良い。
【0063】
下部電極４１０に対応する発光層４５０はプロセスばらつきなどにより、パルス信号を同じパルス幅とした場合でも光量が異なる場合がある。下部電極４１０－１～４１０－７４８に対応する発光層４５０毎の光量のばらつきによって、感光ドラム１０２上に形成される静電潜像にムラが生じ、印刷画像上のムラとなる。この静電潜像のムラを無くすために、測定した光量に応じて下部電極４１０－１～４１０－７４８ごとにパルス幅Ｔａｂｌｅの設定を行うことで、入力された画像データに適合したドット幅の画像が形成されるように出力するパルス信号のパルス幅を変化させる。以上の制御により、下部電極４１０－１～４１０－７４８ごとにパルス幅Ｔａｂｌｅを設定することで、下部電極４１０－１～４１０－７４８に対応する発光層４５０毎の光量ばらつきによって生じる印刷画像のムラを補正することが可能である。なお、下部電極４１０－１～４１０－７４８に対応する発光層４５０の光量測定は工場で測定する又は露光ヘッド１０６に対向する位置に光量測定装置（不図示）を設置して行う。
【0064】
カウンタ部９０４は、クロック信号線７０６を介して画像コントローラ７００から入力されるクロック信号ｃｌｋをカウントし、ライン同期信号ｌｓｙｎｃ＿ｘの周期（以下、ライン同期信号周期という）ｃごとにカウントを１にリセットをする（図９（ｂ）中タイミングＣ－１、タイミングＣ－２）。ライン同期信号周期は、後述する図９（ｂ）にタイミングＣ－１、Ｃ－２として表示している。カウンタ部９０４の出力をｃｏｕｎｔと表記し、ｃｏｕｎｔは出力決定部９０３に入力される。実施例１ではリセットによりｃｏｕｎｔを１としているが、１でなくともよい。また実施例１ではクロック信号ｃｌｋのカウント方法をアップカウントとしているが、ダウンカウントとしてもよい。カウンタ部９０４は各下部電極４１０に対応するパルス信号生成部８０５ごとに持ってもよいし、共通としてもよい。
【0065】
出力決定部９０３の動作について図９（ｂ）を用いて説明する。図９（ｂ）において、（ｉ）はクロック信号ｃｌｋの波形を示し、（ｉｉ）はライン同期信号ｌｓｙｎｃ＿ｘの波形を示す。（ｉｉｉ）はカウンタ部９０４の出力であるｃｏｕｎｔの値を示し、（ｉｖ）はパルス信号生成部８０５によって生成されたパルス信号の波形を示す。
【0066】
出力決定部９０３は、カウンタ部９０４から入力されるｃｏｕｎｔ及びパルス幅選択部９０１から出力されるパルス幅ｂに応じたパルス信号を生成する。出力決定部９０３は、クロック信号ｃｌｋの立ち上がり時にライン同期信号ｌｓｙｎｃ＿ｘがローレベルであるタイミング（タイミングＣ－１、Ｃ－２）で、出力であるパルス信号をハイレベルとする。出力決定部９０３は、その後、クロック信号ｃｌｋの立ち上がり時にｃｏｕｎｔがパルス幅ｂと一致したタイミング（タイミングＢ）で出力であるパルス信号をローレベルにする。これにより、出力決定部９０３はパルス信号を生成する。
【0067】
［デジタル部の変形例］
なお、パルス信号生成部８０５で用いるクロック信号ｃｌｋ及びライン同期信号ｌｓｙｎｃ＿ｘは、次のようにしてもよい。例えば、それぞれ個別に画像コントローラ部７００で生成し、図１０に示すようにパルス生成クロック信号線９１０及びパルス生成ライン同期信号線９１２を介してパルス信号生成部８０５に入力してもよい。ただし図７（ａ）に示すように、パルス信号生成部８０５で用いられるクロック信号ｃｌｋ及びライン同期信号ｌｓｙｎｃ＿ｓの入力に、クロック信号線７０６、ライン同期信号線７０８を用いることで、プリント基板２０２上の配線を減らすことが可能である。
なお、パルス信号生成部８０５で用いるクロック信号ｃｌｋ及びライン同期信号ｌｓｙｎｃ＿ｘは、次のようにしてもよい。例えば、それぞれ個別に画像コントローラ部７００で生成し、図１０に示すようにパルス生成クロック信号線９１０及びパルス生成ライン同期信号線９１２を介してパルス信号生成部８０５に入力してもよい。ただし図７（ａ）に示すように、パルス信号生成部８０５で用いられるクロック信号ｃｌｋ及びライン同期信号ｌｓｙｎｃ＿ｓの入力に、クロック信号線７０６、ライン同期信号線７０８を用いることで、プリント基板２０２上の配線を減らすことが可能である。
【0068】
［アナログ部］
図１１（ａ）に、アナログ部８０６のブロック図を示す。実施例１では説明を簡略化するため、下部電極４１０－１～４１０－７４８における２つの下部電極４１０－１、４１０－２を駆動する駆動部１００１－１、１００１－２を図示して説明する。しかし、同様の駆動部１００１－３～１００１－７４８が下部電極４１０－３～４１０－７４８に対応して形成されているものとする。また、上述したように、下部電極４１０－１、４１０－２を駆動することにより実際に発光するのは、下部電極４１０－１、４１０－２のそれぞれに対応する領域の発光層４５０である。
図１１（ａ）に、アナログ部８０６のブロック図を示す。実施例１では説明を簡略化するため、下部電極４１０－１～４１０－７４８における２つの下部電極４１０－１、４１０－２を駆動する駆動部１００１－１、１００１－２を図示して説明する。しかし、同様の駆動部１００１－３～１００１－７４８が下部電極４１０－３～４１０－７４８に対応して形成されているものとする。また、上述したように、下部電極４１０－１、４１０－２を駆動することにより実際に発光するのは、下部電極４１０－１、４１０－２のそれぞれに対応する領域の発光層４５０である。
【0069】
パルス信号生成部８０５－１、８０５－２は、下部電極４１０－１、４１０－２の発光（ＯＮ）タイミングを制御するパルス信号を生成する。パルス信号生成部８０５－１、８０５－２は、パルス信号線９０７－１、９０７－２を介して駆動部１００１－１、１００１－２にパルス信号を入力する。
【0070】
デジタルアナログ変換器（以下、ＤＡＣとする）１００２は、レジスタ部８０２に設定されたデータに基づき信号線１００３を介して、駆動電流を決定するアナログ電圧を駆動部１００１－１、１００１－２に供給する。すなわち、デジタルアナログ変換器１００２は、下部電極４１０－３～４１０－７４８に印加する駆動電圧を生成する電圧生成部として機能する。駆動部選択部１００７は、レジスタ部８０２に設定されたデータに基づき、駆動部１００１－１、１００１－２を選択する駆動部セレクト信号を、信号線１００４、１００５を介して、駆動部１００１－１、１００１－２に供給する。駆動部セレクト信号は、選択された駆動部１００１に接続されている信号のみがハイレベルとなるように生成される。例えば、駆動部１００１－１が選択される場合、信号線１００４にのみハイレベルの駆動部セレクト信号が供給され、信号線１００５など他の駆動部１００１－２等に接続されている信号線１００５等にはローレベルの駆動部セレクト信号が供給される。実施例１では駆動部セレクト信号は正論理としているが、負論理であってもよい。
【0071】
駆動部１００１－１、１００１－２は、各々駆動部選択部１００７によって選択されたタイミング（駆動部セレクト信号がハイレベルになるタイミング）で、信号線１００３を介して入力されるアナログ電圧が設定される。ＣＰＵ７０３はレジスタ部８０２を介して駆動部１００１－１、１００１－２を順次選択し、選択した駆動部１００１－１、１００１－２に対応した電圧を設定する。これにより、ＣＰＵ７０３は１つのＤＡＣ１００２で全ての駆動部１００１のアナログ電圧（駆動電圧）を設定する。前述した動作により駆動部１００１－１、１００１－２には、駆動電流を決定するアナログ電圧とパルス信号とが入力され、以降に説明する駆動回路によって各下部電極４１０－１、４１０－２が独立して電圧が印加される。
【0072】
（駆動部）
図１１（ｂ）に、下部電極４１０－１を駆動する駆動部１００１－１の回路について示す。なお、他の下部電極に対する駆動部１００１についても、同様の回路で駆動するものとする。ＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴとする）１１０２は、ゲート電圧値に応じて下部電極４１０－１に駆動電流を供給し、ゲート電圧がローレベルのときには、駆動電流がオフ（消灯）するように電流を制御する。
図１１（ｂ）に、下部電極４１０－１を駆動する駆動部１００１－１の回路について示す。なお、他の下部電極に対する駆動部１００１についても、同様の回路で駆動するものとする。ＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴとする）１１０２は、ゲート電圧値に応じて下部電極４１０－１に駆動電流を供給し、ゲート電圧がローレベルのときには、駆動電流がオフ（消灯）するように電流を制御する。
【0073】
ＭＯＳＦＥＴ１１０４のゲート端子には、パルス信号線９０７－１が接続されており、パルス信号がハイレベルのときにコンデンサ１１０６に充電された電圧を、ＭＯＳＦＥＴ１１０２に受け渡す。ＭＯＳＦＥＴ１１０７は、駆動部選択部１００７から送信された駆動部セレクト信号（信号線１００４より伝送）がゲート端子に接続されている。ＭＯＳＦＥＴ１１０７は、受信した駆動部セレクト信号がハイレベルのときにオンし、ＤＡＣ１００２から出力されたアナログ電圧（信号線１００３より伝送）を、コンデンサ１１０６に充電する。実施例１においては、画像形成前のタイミングで、ＤＡＣ１００２はコンデンサ１１０６にアナログ電圧を設定し、画像形成期間中はＭＯＳＦＥＴ１１０７をオフ状態にすることで、電圧レベルを保持し続けるものとする。
【0074】
このような動作により、ＭＯＳＦＥＴ１１０２は、設定されたアナログ電圧とパルス信号とに応じて駆動電流を下部電極４１０に供給する。下部電極４１０－１の入力容量が大きく、オフ時の応答速度が遅い場合は、ＭＯＳＦＥＴ１１０３によりオフの速度を速めることが可能である。ＭＯＳＦＥＴ１１０３はゲート端子にインバータ１１０５によりパルス信号を論理反転させた信号が入力されている。パルス信号がローレベルのときに、ＭＯＳＦＥＴ１１０３のゲート端子はハイレベルになり、下部電極４１０－１の入力容量に充電された電荷を強制的に放電する。
【0075】
以上のように、実施例１では、同一のシリコン基板４０２内に発光領域６０４と回路部６０２とを備える構成である。これにより、ワイヤボンディングや配線基板の面積にかかるコストを抑制しつつ、下部電極ごとに駆動信号生成回路を有し、パルス信号のパルス幅及び発光タイミングを微小な時間の単位で制御することが可能となる。
【0076】
以上、実施例１によれば、ワイヤボンディングや配線基板の面積にかかるコストを抑制することができる。
【実施例2】
【0077】
［パルス信号生成部］
実施例２でも、画像形成装置全体の構成、露光ヘッド１０６の構成、シリコン基板４０２の構成は実施例１と同様である。実施例１と異なるのは、パルス信号生成部８０５の構成であるため、パルス信号生成部８０５のうち実施例１と異なる点について説明する。下部電極４１０の数がｎ個の場合、パルス信号生成部８０５も下部電極４１０の数と同数のｎ個存在するが、下部電極４１０毎に有するパルス信号生成部８０５の構造はそれぞれ同じである。そのため、ここではパルス信号生成部８０５－１を例に挙げて説明する。
実施例２でも、画像形成装置全体の構成、露光ヘッド１０６の構成、シリコン基板４０２の構成は実施例１と同様である。実施例１と異なるのは、パルス信号生成部８０５の構成であるため、パルス信号生成部８０５のうち実施例１と異なる点について説明する。下部電極４１０の数がｎ個の場合、パルス信号生成部８０５も下部電極４１０の数と同数のｎ個存在するが、下部電極４１０毎に有するパルス信号生成部８０５の構造はそれぞれ同じである。そのため、ここではパルス信号生成部８０５－１を例に挙げて説明する。
【0078】
図１２（ａ）に実施例２のパルス信号生成部８０５－１のブロック図を示す。実施例１の図９（ａ）に示したパルス信号生成部８０５－１と異なるのは、入力にレジスタ部８０２から送信される第１の時間であるパルス遅延時間ａを設けた点である。実施例２のカウンタ部９０４は、パルス遅延時間カウンタ１２０１とパルス幅カウンタ１２０３とを有している。パルス遅延時間カウンタ１２０１の出力をｃｏｕｎｔ＿ａ、パルス幅カウンタ１２０３の出力をｃｏｕｎｔ＿ｂとする。カウンタ部９０４及び出力決定部９０３の動作について図１２（ｂ）を用いて説明する。ここで、図１２（ｂ）の（ｉ）、（ｉｉ）、（ｖ）は、図９（ｂ）の（ｉ）、（ｉｉ）、（ｉｖ）と同様のグラフであり説明を省略する。図１２（ｂ）の（ｉｉｉ）はパルス遅延時間カウンタ１２０１の出力であるｃｏｕｎｔ＿ａの値を示し、（ｉｖ）はパルス幅カウンタ１２０３の出力であるｃｏｕｎｔ＿ｂの値を示す。
【0079】
パルス遅延時間カウンタ１２０１は、クロック信号ｃｌｋ及びライン同期信号ｌｓｙｎｃ＿ｘを入力とする。パルス遅延時間カウンタ１２０１は、クロック信号ｃｌｋをカウントし、クロック信号ｃｌｋの立ち上がり時にライン同期信号ｌｓｙｎｃ＿ｘがローレベルであるタイミング（タイミングＣ－１、Ｃ－２）でカウントを１にリセットする。
【0080】
パルス幅カウンタ１２０３は、クロック信号ｃｌｋ、ｃｏｕｎｔ＿ａ及びパルス遅延時間ａを入力とする。パルス幅カウンタ１２０３は、クロック信号ｃｌｋをカウントし、クロック信号ｃｌｋの立ち上がり時にｃｏｕｎｔ＿ａがパルス遅延時間ａと一致したタイミング（タイミングＡ）でカウントを１にリセットする。カウンタ部９０４は、ｃｏｕｎｔ＿ａ及びｃｏｕｎｔ＿ｂを出力決定部９０３に出力する。
【0081】
出力決定部９０３は、クロック信号ｃｌｋの立ち上がり時にｃｏｕｎｔ＿ａがパルス遅延時間ａと一致したタイミング（タイミングＡ）でパルス信号をハイレベルとする。一方、出力決定部９０３は、クロック信号ｃｌｋの立ち上がり時にｃｏｕｎｔ＿ｂがパルス幅ｂと一致したタイミング（タイミングＢ）でパルス信号をローベルにする。これにより、出力決定部９０３はパルス遅延時間ａに応じて遅延したパルス信号を生成する。
【0082】
パルス遅延時間ａは、レジスタ部８０２のメモリを書き換えることによりそれぞれクロック信号ｃｌｋの周期（以下、クロック信号周期という）単位で値を変更することが可能である。実施例２ではリセットによりｃｏｕｎｔ＿ａ及びｃｏｕｎｔ＿ｂの値を１としているが、１でなくともよい。また実施例２ではクロック信号ｃｌｋのカウント方法をアップカウントとしているが、ダウンカウントとしてもよい。更にカウンタ部９０４でカウンタを２つ有する場合を示したが、カウンタの数は２つでなくともよく、例えば１つのカウンタでパルス遅延時間カウンタ１２０１及びパルス幅カウンタ１２０３の動作を行ってもよい。
【0083】
［発光装置の位置に応じた発光タイミング制御］
実施例２の構成を用いて、プリント基板２０２上の発光装置４０１の位置に応じて発光タイミングを制御する方法について説明する。プリント基板２０２上に発光装置４０１－１～４０１－２０を千鳥状に配置する際に実装精度の影響により本来の実装位置からずれが生じる場合がある。そのため下部電極４１０は発光装置４０１の短手方向にそれぞれ位置が異なっている場合がある。下部電極４１０の位置がずれている場合、印刷画像上でずれが生じるため、下部電極４１０の位置に応じて発光タイミングの補正を行う必要がある。以降、下部電極４１０の位置に応じて発光タイミングの補正を行う方法について説明する。各発光装置４０１－１～４０１－２０において行う発光タイミングの補正は同じであるため、ここでは発光装置４０１－１を例に説明する。
実施例２の構成を用いて、プリント基板２０２上の発光装置４０１の位置に応じて発光タイミングを制御する方法について説明する。プリント基板２０２上に発光装置４０１－１～４０１－２０を千鳥状に配置する際に実装精度の影響により本来の実装位置からずれが生じる場合がある。そのため下部電極４１０は発光装置４０１の短手方向にそれぞれ位置が異なっている場合がある。下部電極４１０の位置がずれている場合、印刷画像上でずれが生じるため、下部電極４１０の位置に応じて発光タイミングの補正を行う必要がある。以降、下部電極４１０の位置に応じて発光タイミングの補正を行う方法について説明する。各発光装置４０１－１～４０１－２０において行う発光タイミングの補正は同じであるため、ここでは発光装置４０１－１を例に説明する。
【0084】
図１３（ａ）にプリント基板２０２の下部電極実装面の拡大図の一部を示す。発光装置４０１－１をプリント基板２０２上に実装した後に次の値を測定する。すなわち、発光装置４０１－１の一方の端部の下部電極４１０－１、他方の端部の下部電極４１０－７４８の基準となる位置（以下、基準位置という）に対する第１の距離である位置ｙ１及び第２の距離である位置ｙ７４８を測定する。測定した位置ｙ１及び位置ｙ７４８は、ヘッド情報格納部７１０に位置データとして格納される。位置ｙ１及び位置ｙ７４８の基準となる位置（以下、基準位置という）は、例えば発光装置４０１－１～４０１－２０を実装する際に下部電極４１０が配置される感光ドラム１０２の回転方向の最も上流側の位置とする。実施例２では、図１３（ａ）における発光装置４０１－５の右端の下部電極４１０－７４８の位置を破線で示す基準位置とした。
【0085】
ＣＰＵ７０３は、ヘッド情報格納部７１０から発光装置４０１－１両端の下部電極４１０－１、４１０－７４８の位置ｙ１及び位置ｙ７４８の情報を読み出し、下部電極４１０ごとの補正量を計算する。例えば図１３（ａ）における発光装置４０１－１の左端からｍ番目の下部電極４１０－ｍの第３の距離である位置ｙｍは以下の式（１）により求めることができる。
ｙｍ＝ｙ１＋（ｍ－１）（ｙ７４８－ｙ１）／７４７ 式（１）
ｙｍ＝ｙ１＋（ｍ－１）（ｙ７４８－ｙ１）／７４７ 式（１）
【0086】
なお、発光装置４０１－１内の全ての下部電極４１０の基準位置に対する位置ｙ１～ｙ７４８を測定し、ヘッド情報格納部７１０に下部電極４１０ごとの補正量として格納してもよい。また、発光装置４０１の両端又は全ての下部電極４１０の位置の測定は、工場で行ってもよいし、露光ヘッド１０６を画像形成装置に取り付けた後に行ってもよい。
【0087】
ＣＰＵ７０３は、下部電極４１０ごとの補正量を発光装置４０１の短手方向の１ライン単位の量と１ライン未満の量とに分割する。ここで、求めた補正量のうち１ライン単位の量を画像コントローラ部７００で補正する補正量ｐとし、１ライン未満の量をパルス信号生成部８０５で補正を行う補正量ｑとする。例えば、ＣＰＵ７０３が、ある下部電極４１０の補正量を１１０．８μｍと求めた場合について説明する。ここで、発光装置４０１の短手方向の解像度が１２００ｄｐｉの場合、補正量１１０．８μｍのうち５ラインに当たる１０５．８μｍを画像コントローラ部７００において補正する補正量ｐとする（ｐ＝１０５．８μｍ）。すなわち、補正量ｐは第１の解像度（例えば１２００ｄｐｉ）に相当する量（例えば２１．１６μｍ）の整数（＝１、２、・・・）倍（例えば、５倍）の量（例えば１０５．８μｍ）である。また、補正量１１０．８μｍのうち１ライン未満の量（第１の解像度に相当する量未満の量）である５μｍをパルス信号生成部８０５において補正する補正量ｑとする（ｑ＝５μｍ）。
【0088】
画像コントローラ部７００は、ＣＰＵ７０３において各下部電極４１０の補正量ｐに応じた画像データの読み出しタイミング信号を生成し、信号線７０９を介してチップデータ変換部７０２に出力する。チップデータ変換部７０２は、読み出しタイミング信号に応じて画像データを１ライン単位で遅延させて出力する。
【0089】
画像コントローラ部７００で行う補正量ｐに応じた画像データの出力タイミング制御を、図１３（ｂ）を用いて説明する。画像コントローラ部７００は、画像データ生成部７０１によって生成された画像データを記憶部（不図示）に複数ライン分格納している。図１３（ｂ）は記憶部に保持されている画像データを模式的に示した図である。図１３（ｂ）の左右は発光装置４０１の長手方向を示す。図１３（ｂ）中、長方形の各ブロックは記憶部に格納された画素ごとの画像データを表し、色のついたブロックが出力される画像データを表す。例えば、左から２つめ（下部電極４１０－２）では、補正量ｐが１であり、画像コントローラ部７００によって１ライン補正され、色がついている１ライン目に画像データが出力される。
【0090】
ＣＰＵ７０３は、発光装置４０１の長手方向のある下部電極４１０の補正量ｐがｎラインである場合、ｎラインだけ遅延した図１３（ｂ）中ｎライン目の画像データを出力するような読み出しタイミング信号を生成する。チップデータ変換部７０２は、読み出しタイミング信号に応じた画像データ（図１３（ｂ）の色つきのブロック）を読み出して出力する。これにより、図１３（ｂ）のように下部電極４１０ごとに補正量ｐに応じたラインの画像データを出力することができる。ただし、図１３（ｂ）では例として記憶部（不図示）に保持する画像データを５ライン（０～４ライン）としているが、５ラインでなくともよい。以上のように、画像コントローラ部７００は補正部として機能する。
【0091】
パルス信号生成部８０５では、各下部電極４１０の補正量ｑに応じて発光タイミングを遅延させることにより補正を行う。ＣＰＵ７０３は、パルス信号生成部８０５での補正量ｑを発光タイミングの遅延時間に変換する際、式（２）を用いて遅延時間を求める。
遅延時間＝（補正量ｑ／感光ドラム表面速度）／クロック信号周期 式（２）
ＣＰＵ７０３は、遅延時間を下部電極４１０ごとに求め、レジスタ部８０２にパルス遅延時間ａとして格納する。パルス信号生成部８０５は、レジスタ部８０２に格納されたパルス遅延時間ａに応じた発光タイミングのパルス信号を生成することで、クロック信号周期×感光ドラム表面速度の精度で下部電極４１０ごとの基準位置からの差（実装時の位置ずれ）を補正する。
遅延時間＝（補正量ｑ／感光ドラム表面速度）／クロック信号周期 式（２）
ＣＰＵ７０３は、遅延時間を下部電極４１０ごとに求め、レジスタ部８０２にパルス遅延時間ａとして格納する。パルス信号生成部８０５は、レジスタ部８０２に格納されたパルス遅延時間ａに応じた発光タイミングのパルス信号を生成することで、クロック信号周期×感光ドラム表面速度の精度で下部電極４１０ごとの基準位置からの差（実装時の位置ずれ）を補正する。
【0092】
例として図１４（ａ）に示すある発光装置４０１内の下部電極４１０－ｉ及び下部電極４１０－ｊの位置を補正する方法について説明する。ただし図１４（ａ）において発光装置４０１内の下部電極数は省略している。発光装置４０１の短手方向の解像度を１２００ｄｐｉ（略２１．１６μｍ）、感光ドラム１０２の表面速度を２００ｍｍ／ｓとする。また、ライン同期信号周期をｃ、クロック信号周波数を４０ＭＨｚとし、いずれの下部電極４１０に対応するパルス信号のパルス幅もｂとする。
【0093】
（下部電極４１０－ｉ）
下部電極４１０－ｉの基準位置に対する位置ｙｉを４μｍとする。このときパルス信号生成部８０５－ｉでの補正量ｑは４μｍとなり、式（２）よりパルス遅延時間ａは８００ｃｌｋと求められる。パルス信号生成部８０５－ｉは、図１４（ｂ）のタイミングチャートで表されるパルス信号を生成する。ここで、図１４（ｂ）の（ｉ）～（ｖ）は図１２（ｂ）の（ｉ）～（ｖ）と同様であり、説明を省略する。
下部電極４１０－ｉの基準位置に対する位置ｙｉを４μｍとする。このときパルス信号生成部８０５－ｉでの補正量ｑは４μｍとなり、式（２）よりパルス遅延時間ａは８００ｃｌｋと求められる。パルス信号生成部８０５－ｉは、図１４（ｂ）のタイミングチャートで表されるパルス信号を生成する。ここで、図１４（ｂ）の（ｉ）～（ｖ）は図１２（ｂ）の（ｉ）～（ｖ）と同様であり、説明を省略する。
【0094】
（下部電極４１０－ｊ）
同様に下部電極４１０－ｊの基準位置に対する位置ｙｊを２３．１６μｍとする。補正量２３．１６μｍは補正量ｐ（１ライン）と補正量ｑ（＝２μｍ＝２３．１６μｍ－２１．１６μｍ）とに分けられる。このとき、パルス信号生成部８０５が２３．１６μｍに相当する発光タイミング補正を行うとすると、パルス遅延時間ａがライン同期信号周期より大きくなり、正しいパルス信号が出力されない。そのため、発光装置４０１の短手方向の１ライン単位の補正量ｐである１ライン分の２１．１６μｍは画像コントローラ部７００において補正される。これによりパルス信号生成部８０５での補正量ｑは２μｍとなり、式（２）よりパルス遅延時間ａは４００ｃｌｋと求められる。パルス信号生成部８０５－ｊは、図１４（ｃ）のタイミングチャートで表されるパルス信号を生成する。ここで、図１４（ｃ）の（ｉ）～（ｖ）は図１２（ｂ）の（ｉ）～（ｖ）と同様であり、説明を省略する。
同様に下部電極４１０－ｊの基準位置に対する位置ｙｊを２３．１６μｍとする。補正量２３．１６μｍは補正量ｐ（１ライン）と補正量ｑ（＝２μｍ＝２３．１６μｍ－２１．１６μｍ）とに分けられる。このとき、パルス信号生成部８０５が２３．１６μｍに相当する発光タイミング補正を行うとすると、パルス遅延時間ａがライン同期信号周期より大きくなり、正しいパルス信号が出力されない。そのため、発光装置４０１の短手方向の１ライン単位の補正量ｐである１ライン分の２１．１６μｍは画像コントローラ部７００において補正される。これによりパルス信号生成部８０５での補正量ｑは２μｍとなり、式（２）よりパルス遅延時間ａは４００ｃｌｋと求められる。パルス信号生成部８０５－ｊは、図１４（ｃ）のタイミングチャートで表されるパルス信号を生成する。ここで、図１４（ｃ）の（ｉ）～（ｖ）は図１２（ｂ）の（ｉ）～（ｖ）と同様であり、説明を省略する。
【0095】
なお、発光装置４０１－１～４０１－２０の実装位置だけでなく、露光ヘッド１０６の取り付け位置に関しても同様に測定、計算及び補正を行ってもよい。また測定及び計算はそれぞれ工場で行ってもよいし、画像形成装置本体内で行ってもよい。以上の各下部電極４１０に応じた補正に関する制御は下部電極４１０毎に行ってもよいし、いくつかの下部電極４１０をまとめた単位で行ってもよい。更に、各下部電極４１０に対応する発光層４５０の発光量のばらつきをパルス信号生成部８０５で生成するパルス信号（発光タイミング信号）によって補正してもよい。以上のように、各下部電極４１０の位置に応じて、画像コントローラ部７００で１ライン単位の補正を行い、パルス信号生成部８０５において１ライン未満の補正を行う。これにより、クロック信号周期×感光ドラム表面速度の精度で、各下部電極４１０の位置による印刷画像のずれを補正することができる。
【0096】
以上、実施例２によれば、ワイヤボンディングや配線基板の面積にかかるコストを抑制することができる。
【実施例3】
【0097】
実施例３は、露光ヘッド１０６の構成、シリコン基板１５０２の構成が実施例１とは異なる。特に、実施例３は、下部電極の配列の点で実施例１と異なり、下部電極のシリコン基板に設けられた駆動回路の構成が実施例１および実施例２と一部異なる。以下、実施例１および実施例２と異なる点について実施例を説明する。
【0098】
［発光装置群の構成］
図１５は、長手方向に２列に配置された発光装置１５０１のチップ間の境界部の様子、および電極の配列を示す図である。本実施例の各発光装置１５０１は、長手方向に沿って配列された２列の下部電極を備える。隣接する下部電極同士の間隔は実施例１と同様である。
図１５は、長手方向に２列に配置された発光装置１５０１のチップ間の境界部の様子、および電極の配列を示す図である。本実施例の各発光装置１５０１は、長手方向に沿って配列された２列の下部電極を備える。隣接する下部電極同士の間隔は実施例１と同様である。
【0099】
［発光領域の構成］
図１６を用いて発光装置１５０１をさらに詳しく説明する。図１６におけるＸ方向は、露光ヘッド１０６の長手方向を示している。Ｚ方向は、後述する層構造の各層が重なる方向（積層方向）である。図１６（ａ）は、図４中のＡ－Ａ断面の概略図の要部拡大図である。図１６（ａ）は、Ｙ方向から見た後述する下部電極４１０－１～４１０－７４８の概略図である。図１６（ａ）、図１６（ｃ）に示すように、発光装置１５０１は、シリコン基板１５０２、下部電極４１０－１～４１０－７４８、下部電極４２０－１～４２０－７４８、発光層４５０、上部電極４６０を備える。シリコン基板１５０２は製造プロセスにおいて後述する下部電極４１０－１～４１０－７４８それぞれに対応する駆動部を含む駆動回路が形成された駆動基板である。
図１６を用いて発光装置１５０１をさらに詳しく説明する。図１６におけるＸ方向は、露光ヘッド１０６の長手方向を示している。Ｚ方向は、後述する層構造の各層が重なる方向（積層方向）である。図１６（ａ）は、図４中のＡ－Ａ断面の概略図の要部拡大図である。図１６（ａ）は、Ｙ方向から見た後述する下部電極４１０－１～４１０－７４８の概略図である。図１６（ａ）、図１６（ｃ）に示すように、発光装置１５０１は、シリコン基板１５０２、下部電極４１０－１～４１０－７４８、下部電極４２０－１～４２０－７４８、発光層４５０、上部電極４６０を備える。シリコン基板１５０２は製造プロセスにおいて後述する下部電極４１０－１～４１０－７４８それぞれに対応する駆動部を含む駆動回路が形成された駆動基板である。
【0100】
【0101】
図１６に示すように、本実施例の発光装置１５０１は、下部電極４１０－１～４１０－７４８に加えて、下部電極４２０－１～４２０－７４８を備える。下部電極４２０－１～４２０－７４８は、下部電極４１０－１～４１０－７４８と同様に、シリコン基板１５０２上に層状（第１の電極層）に形成された複数の電極である。下部電極４２０－１～４２０－７４８を第２の電極列とする。すなわち、発光装置１５０１は、２次元配列された下部電極を備える。下部電極４２０－１～４２０－７４８のサイズ、形状、Ｘ方向における配列は下部電極４１０－１～４１０－７４８と同様であるので説明を省略する。
【0102】
下部電極４２０－１～４２０－７４８（第２の電極列）はＹ方向において下部電極４１０－１～４１０－７４８（第１の電極列）に対して間隔ｄを開けて配置されている。Ｙ方向において下部電極４２０－１は下部電極４１０－１に隣接して配置され、同様に下部電極４２０－２～下部電極４２０－７４８は、それぞれ下部電極４１０－２～４１０－７４８に隣接して配置される。なお、本実施例のように、必ずしもＸ方向における下部電極間距離とＹ方向における下部電極間距離とを等しく設計する必要はないが、所定面積内に効率よく下部電極を配列するために双方向における下部電極間距離を等しく設計することが望ましい。また、本実施例では説明を簡易にするために２列の電極列を備える発光装置を例示するが、図１６（ｄ）に示すように、電極列は３列以上の任意の数の列であっても良い。例えば、上記と同様に、下部電極４２０－１～４２０－７４８それぞれに対して下部電極４３０－１～４３０－７４８を隣接して配置し、さらに、下部電極４３０－１～４３０－７４８に対して下部電極４４０－１～４４０－７４８を隣接して配置しても良い。以下では、説明を簡易にするために、下部電極４１０－１～４１０－７４８、および下部電極４２０－１～４２０－７４８を有する発光装置１５０１を例に説明を進める。
【0103】
下部電極４１０－１および下部電極４２０－１を同時に駆動したときに、感光ドラム１０２上における両電極の駆動により露光される中心位置間の距離は感光ドラム１０２の回転方向においてＷ＋ｄずれる。本実施例の画像形成装置は、感光ドラム１０２の回転方向において隣接する複数の下部電極（例えば、下部電極４１０－１と下部電極４２０－１）を駆動することによって画像形成装置の出力解像度におけるある１画素に相当する領域を露光する。そのため、感光ドラム１０２の回転速度に応じて下部電極４１０－１への電圧印加のタイミングと下部電極４２０－１への電圧印加のタイミングとに時間差を設けることによって１画素に相当する領域を複数回露光することができる（多重露光）。
【0104】
次に、本実施例における発光層４５０について説明する。発光層４５０は下部電極４１０－１～４１０－７４８および下部電極４２０－１～４２０－７４８が形成されたシリコン基板１５０２に積層されて形成される。すなわち、下部電極４１０－１～４１０－７４８および下部電極４２０－１～４２０－７４８が形成された部分において発光層４５０は下部電極４１０－１～４１０－７４８および下部電極４２０－１～４２０－７４８上に積層される。下部電極４１０－１～４１０－７４８および下部電極４２０－１～４２０－７４８が形成されていない部分においてシリコン基板１５０２上に積層される。本実施例では、発光装置１５０１において発光層４５０は、下部電極４１０－１～４１０－７４８および下部電極４２０－１～４２０－７４８すべてに跨るように形成されているが、実施の形態はこれに限られるものではない。例えば、下部電極４１０－１～４１０－７４８および下部電極４２０－１～４２０－７４８と同様に発光層４５０を各下部電極上に分離して積層するように形成しても良いし、下部電極４１０－１～４１０－７４８、下部電極４２０－１～４２０－７４８を複数のグループに分割して、分割したグループ毎にそのグループに属する下部電極上に一つの発光層を積層させても良い。
【0105】
［多重露光の露光領域形状］
図１７に、多重露光時の露光領域（スポット）の位置関係を示す。図１７において、下部電極４１０－ｎ（ｎは１≦ｎ≦７４８の自然数）およびＹ方向においてそれに隣接する下部電極４２０－ｎを駆動することによって露光される露光ヘッド１０６上の露光領域を示している。すなわち、図１７は、Ｘ方向に配列された７４８個の下部電極のうちのｎ番目の下部電極について、Ｙ方向に並ぶ２つの下部電極４１０－ｎと下部電極４２０－ｎの露光領域を示す。シリコン基板１５０２のＹ方向における下部電極４１０－ｎ、および下部電極４２０－ｎに略同時に発光層４５０を発光させるための電圧を印加した場合、下部電極４１０－ｎに対応する露光領域と下部電極４２０－ｎに対応する露光領域は図１７（ａ）のようにＹ方向の異なる位置となる。各露光領域の位置は、Ｙ方向における下部電極４１０－ｎおよび下部電極４２０－ｎとの配置関係と同様になる。つまり、Ｙ方向における各露光領域の中心間距離はＷ（μｍ）＋ｄ（μｍ）となる。
図１７に、多重露光時の露光領域（スポット）の位置関係を示す。図１７において、下部電極４１０－ｎ（ｎは１≦ｎ≦７４８の自然数）およびＹ方向においてそれに隣接する下部電極４２０－ｎを駆動することによって露光される露光ヘッド１０６上の露光領域を示している。すなわち、図１７は、Ｘ方向に配列された７４８個の下部電極のうちのｎ番目の下部電極について、Ｙ方向に並ぶ２つの下部電極４１０－ｎと下部電極４２０－ｎの露光領域を示す。シリコン基板１５０２のＹ方向における下部電極４１０－ｎ、および下部電極４２０－ｎに略同時に発光層４５０を発光させるための電圧を印加した場合、下部電極４１０－ｎに対応する露光領域と下部電極４２０－ｎに対応する露光領域は図１７（ａ）のようにＹ方向の異なる位置となる。各露光領域の位置は、Ｙ方向における下部電極４１０－ｎおよび下部電極４２０－ｎとの配置関係と同様になる。つまり、Ｙ方向における各露光領域の中心間距離はＷ（μｍ）＋ｄ（μｍ）となる。
【0106】
図１７（ｂ）は、感光ドラム１０２の回転方向と回転速度Ｖｄｒ（ｍｍ／ｓ）に応じて、感光ドラム１０２の回転方向において下部電極４１０－ｎよりも下流側を露光するように配置された下部電極４２０－ｎに電荷を印加するタイミング（以下、点灯タイミングという）を、式（３）に従い遅延させたときの露光領域の様子を示す。感光ドラム１０２上に形成される露光領域の位置が一致するタイミングＴは、式（３）で求められる遅延時間Ｔｄｅｌａｙに基づき制御される。
Ｔｄｅｌａｙ＝（（Ｗ＋ｄ）÷１０００）÷Ｖｄｒ 式（３）
また本実施例では、各画素に対応する各下部電極の発光時間の最大値Ｔｗは、Ｙ方向の１ラインの間隔に相当する時間に等しくなるように発光信号が生成され、解像度（例えば１２００ｄｐｉ）と回転速度Ｖｄｒとにより式（４）で表される。
Ｔｗ＝（２５．４÷１２００）÷Ｖｄｒ 式（４）
多重露光により、下部電極４１０－ｎおよび下部電極４２０－ｎを用いて感光ドラム１０２上の略同一位置での露光が可能となり、感光ドラム１０２が受光する光量は、Ｙ方向に配列される下部電極の数に比例して大きくすることが可能となる。なお、このような効果を維持するためには、多重露光する各下部電極の感光ドラム１０２上での露光領域の位置のずれが小さいことが好ましい。
Ｔｄｅｌａｙ＝（（Ｗ＋ｄ）÷１０００）÷Ｖｄｒ 式（３）
また本実施例では、各画素に対応する各下部電極の発光時間の最大値Ｔｗは、Ｙ方向の１ラインの間隔に相当する時間に等しくなるように発光信号が生成され、解像度（例えば１２００ｄｐｉ）と回転速度Ｖｄｒとにより式（４）で表される。
Ｔｗ＝（２５．４÷１２００）÷Ｖｄｒ 式（４）
多重露光により、下部電極４１０－ｎおよび下部電極４２０－ｎを用いて感光ドラム１０２上の略同一位置での露光が可能となり、感光ドラム１０２が受光する光量は、Ｙ方向に配列される下部電極の数に比例して大きくすることが可能となる。なお、このような効果を維持するためには、多重露光する各下部電極の感光ドラム１０２上での露光領域の位置のずれが小さいことが好ましい。
【0107】
図１７（ｃ）に、多重露光において感光ドラム１０２上の露光領域の位置がずれている例を示す。この例では、多重露光による２つの露光領域は完全には重なっていないが、部分的に重なった状態となっている。理想的には、図１７（ｂ）のように２つの露光領域が略一致している（完全に重なっている）方が、ドットが鮮鋭に形成されるため好ましい。しかし、図１７（ｃ）のように一部でも露光領域が重なっている場合においても、ドットの鮮鋭性は図１７（ｂ）に比べて劣化するものの必要な濃度を得ることができる。
【0108】
このため、時間Ｔｄｅｌａｙは、制御上のバラツキがあった場合でも、露光領域のサイズＷｓ（μｍ）に対して式（５）の範囲内に収まるように、発光タイミングの許容誤差量ΔＴ以内で発光タイミングが制御されるものとする。
ΔＴ＝（Ｗｓ÷１０００）÷Ｖｄｒ 式（５）
ΔＴ＝（Ｗｓ÷１０００）÷Ｖｄｒ 式（５）
【0109】
［制御ブロック］
画像コントローラ部７００、プリント基板２０２について説明する。以下、チップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘ、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。本実施例では、説明を簡易化するために単色の処理について説明するが、同様の処理を４色について並列に処理するものとする。
画像コントローラ部７００、プリント基板２０２について説明する。以下、チップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘ、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。本実施例では、説明を簡易化するために単色の処理について説明するが、同様の処理を４色について並列に処理するものとする。
【0110】
［発光装置内の回路構成］
発光装置１５０１内の回路ブロック図は図７（ａ）と同様であるため、図７（ａ）を援用する。発光装置１５０１内の回路部６０２はデジタル部８００とアナログ部８０６とを有する。デジタル部８００は、クロック信号ｃｌｋに同期して、通信信号によって予め設定された設定値や各種信号に基づいて下部電極４１０－ｎ、４２０－ｎを駆動するためのパルス信号を生成し、生成したパルス信号をパルス信号線９０７を介してアナログ部８０６へ送信する機能を有する。ここで、各種信号とは、チップセレクト信号ｃｓ＿ｘ、画像データ信号ｄａｔａ、ライン同期信号ｌｓｙｎｃ＿ｘをいう。またデジタル部８００は、入力されてきたチップセレクト信号ｃｓ＿ｘから次の発光装置１５０１用のチップセレクト信号を生成する機能を有する。
発光装置１５０１内の回路ブロック図は図７（ａ）と同様であるため、図７（ａ）を援用する。発光装置１５０１内の回路部６０２はデジタル部８００とアナログ部８０６とを有する。デジタル部８００は、クロック信号ｃｌｋに同期して、通信信号によって予め設定された設定値や各種信号に基づいて下部電極４１０－ｎ、４２０－ｎを駆動するためのパルス信号を生成し、生成したパルス信号をパルス信号線９０７を介してアナログ部８０６へ送信する機能を有する。ここで、各種信号とは、チップセレクト信号ｃｓ＿ｘ、画像データ信号ｄａｔａ、ライン同期信号ｌｓｙｎｃ＿ｘをいう。またデジタル部８００は、入力されてきたチップセレクト信号ｃｓ＿ｘから次の発光装置１５０１用のチップセレクト信号を生成する機能を有する。
【0111】
［デジタル部］
通信ＩＦ部８０１は、ＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。レジスタ部８０２は、動作に必要な設定値（予め設定された設定値）を格納する。この設定値には、データ格納部８０４で使用される露光タイミング情報、パルス信号生成部８０５で生成されるパルス信号の幅及び位相情報、アナログ部８０６で設定される駆動電圧の設定情報等がある。なお、駆動電圧は下部電極と上部電極間の抵抗値から導出でき、かつこの抵抗値のレンジは予め判っているため、駆動電圧の設定情報に代えて駆動電流に関する情報が格納されていても良い。レジスタ部８０２はこれらの情報の少なくとも１つを格納する。第２の生成部であるチップセレクト信号生成部８０３は、入力されてきた第１の信号であるチップセレクト信号ｃｓ＿ｘを遅延させ、次の発光装置１５０１用のチップセレクト信号を生成し、信号線７１１を介して送信する。データ格納部８０４は、入力されてきたチップセレクト信号ｃｓ＿ｘが有効な期間に画像コントローラ７００が出力する画像データをデータ信号線７０７を介して受け取って保持し、ライン同期信号ｌｓｙｎｃ＿ｘに同期して画像データをパルス信号生成部８０５に出力する。詳細は後述する。
通信ＩＦ部８０１は、ＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。レジスタ部８０２は、動作に必要な設定値（予め設定された設定値）を格納する。この設定値には、データ格納部８０４で使用される露光タイミング情報、パルス信号生成部８０５で生成されるパルス信号の幅及び位相情報、アナログ部８０６で設定される駆動電圧の設定情報等がある。なお、駆動電圧は下部電極と上部電極間の抵抗値から導出でき、かつこの抵抗値のレンジは予め判っているため、駆動電圧の設定情報に代えて駆動電流に関する情報が格納されていても良い。レジスタ部８０２はこれらの情報の少なくとも１つを格納する。第２の生成部であるチップセレクト信号生成部８０３は、入力されてきた第１の信号であるチップセレクト信号ｃｓ＿ｘを遅延させ、次の発光装置１５０１用のチップセレクト信号を生成し、信号線７１１を介して送信する。データ格納部８０４は、入力されてきたチップセレクト信号ｃｓ＿ｘが有効な期間に画像コントローラ７００が出力する画像データをデータ信号線７０７を介して受け取って保持し、ライン同期信号ｌｓｙｎｃ＿ｘに同期して画像データをパルス信号生成部８０５に出力する。詳細は後述する。
【0112】
パルス信号生成部８０５は、データ格納部８０４から入力された画像データに応じて、レジスタ部８０２で設定されたパルス信号の幅情報及び位相情報に基づきパルス信号を生成し、アナログ部８０６に出力する。詳細は後述する。アナログ部８０６はデジタル部８００で生成されたパルス信号に基づいて、下部電極を駆動するために必要な信号を生成する。詳細は後述する。
【0113】
（データ格納部）
次にデータ格納部８０４の動作について説明する。実施例３のデータ格納部８０４は、発光装置１５０１に内蔵されている。チップセレクト信号ｃｓ＿ｘ及びライン同期信号ｌｓｙｎｃ＿ｘは負論理信号である例を説明するが、正論理であってもよい。図１８はデータ格納部８０４の回路構成図である。クロックゲート回路８１０はチップセレクト信号ｃｓ＿ｘの反転信号とクロック信号ｃｌｋとの論理積を出力とする。クロックゲート回路８１０は、チップセレクト信号ｃｓ＿ｘが有効なときのみフリップフロップ回路８１１にクロック信号ｓ＿ｃｌｋを出力する。
次にデータ格納部８０４の動作について説明する。実施例３のデータ格納部８０４は、発光装置１５０１に内蔵されている。チップセレクト信号ｃｓ＿ｘ及びライン同期信号ｌｓｙｎｃ＿ｘは負論理信号である例を説明するが、正論理であってもよい。図１８はデータ格納部８０４の回路構成図である。クロックゲート回路８１０はチップセレクト信号ｃｓ＿ｘの反転信号とクロック信号ｃｌｋとの論理積を出力とする。クロックゲート回路８１０は、チップセレクト信号ｃｓ＿ｘが有効なときのみフリップフロップ回路８１１にクロック信号ｓ＿ｃｌｋを出力する。
【0114】
フリップフロップ回路８１１は、データ格納部８０４へ入力されてきた画像データ信号ｄａｔａを大元の入力とする。フリップフロップ回路８１１は発光装置１５０１の長手方向に設けられた下部電極４１０、４２０の数と同じ数（本実施例では７４８）が直列に接続されている。フリップフロップ回路８１１は、クロックゲート回路８１０から送られてきたクロック信号ｓ＿ｃｌｋに応じて動作する。フリップフロップ回路８１１の出力は、画像データｄｌｙ＿ｄａｔａ＿０００～ｄｌｙ＿ｄａｔａ＿７４７として、隣接して接続された次のフリップフロップ回路８１１及びフリップフロップ回路８１２に出力される。フリップフロップ回路８１１及びフリップフロップ回路８１２は下部電極４１０、４２０の長手方向において下部電極の数（本実施例では７４８個）分設けられている。
【0115】
フリップフロップ回路８１２は、フリップフロップ回路８１１の出力を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘに応じて動作する。フリップフロップ回路８１２の出力は、画像データｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７として、パルス信号生成部８０５（８０５－１、８０５－３、８０５－５・・・）とフリップフロップ回路８１３に出力される。フリップフロップ回路８１２は各々がメモリ回路として機能し、１つの下部電極列（下部電極４１０－１～４１０－７４８）に対して設けられたフリップフロップ回路８１２はメモリ回路群（又は第１のメモリ回路群）として機能する。パルス信号生成部８０５－１、８０５－３、８０５－５・・・は第１のパルス信号を生成する第１のパルス信号生成部群として機能する。なお、パルス信号生成部８０５－１は下部電極４１０－１を駆動するためのパルス信号を生成し、パルス信号生成部８０５－３は下部電極４１０－２を駆動するためのパルス信号を生成する。また、パルス信号生成部８０５－５は下部電極４１０－３を駆動するためのパルス信号を生成する。
【0116】
フリップフロップ回路８１３は、フリップフロップ回路８１２の出力を入力とし、多重露光タイミング信号ｌｓｈｉｆｔ＿０に応じて動作する。フリップフロップ回路８１３の出力は、画像データｂｕｆ＿ｄａｔａ＿１＿０００～ｂｕｆ＿ｄａｔａ＿１＿７４７として、パルス信号生成部８０５（８０５－２、８０５－４、８０５－６・・・）に出力される。フリップフロップ回路８１３は各々がメモリ回路として機能し、１つの下部電極列（４２０－１～４２０－７４８）に対して設けられたフリップフロップ回路８１３はメモリ回路群（又は第２のメモリ回路群）として機能する。パルス信号生成部８０５－２、８０５－４、８０５－６・・・は第２のパルス信号を生成する第２のパルス信号生成部群として機能する。なお、パルス信号生成部８０５－２は下部電極４２０－１を駆動するためのパルス信号を生成し、パルス信号生成部８０５－４は下部電極４２０－２を駆動するためのパルス信号を生成する。また、パルス信号生成部８０５－６は下部電極４２０－３を駆動するためのパルス信号を生成する。
【0117】
すなわち、フリップフロップ回路８１１、フリップフロップ回路８１２、およびフリップフロップ回路８１３は、下部電極に印加する電圧を制御するための駆動データを一時的に記憶するメモリとして機能する。
【0118】
第１の生成部である多重タイミング信号生成部８１４は、ライン同期信号ｌｓｙｎｃ＿ｘ、クロック信号ｃｌｋ、多重タイミング設定信号ｌｓｈｉｆｔ＿ｓｔａｒｔに基づいてタイミング信号である多重露光タイミング信号ｌｓｈｉｆｔ＿０を生成する。すなわち、多重タイミング信号生成部８１４は、パルス信号生成部８０５－２、８０５－４、…にパルス信号生成部８０５－１、８０５－３、…とは異なるタイミングでパルス信号を生成するための多重露光タイミング信号ｌｓｈｉｆ＿０を生成する。本実施例では、多重タイミング信号生成部８１４は、ライン同期信号ｌｓｙｎｃ＿ｘを多重タイミング設定信号ｌｓｈｉｆｔ＿ｓｔａｒｔに設定された設定値分遅延させて、多重露光タイミング信号ｌｓｈｉｆｔ＿０を生成する。例えば、多重タイミング設定信号ｌｓｈｉｆｔ＿ｓｔａｒｔが１（ｌｓｈｉｆｔ＿ｓｔａｒｔ＝１）と設定されたとき、多重露光タイミング信号ｌｓｈｉｆｔ＿０は、ライン同期信号ｌｓｙｎｃ＿ｘがクロック信号ｃｌｋで１サイクル分遅延した信号となる。多重タイミング信号生成部８１４は、感光ドラム１０２の回転速度に基づいて多重露光タイミング信号ｌｓｈｉｆｔ＿０を生成する。すなわち、多重タイミング設定信号ｌｓｈｉｆｔ＿ｓｔａｒｔは、上述した式（３）で求められる遅延時間Ｔｄｅｌａｙに基づいて設定されている。
【0119】
図１９はデータ格納部８０４のＹ方向の動作を示すタイミングチャートである。図１９は、（ｉ）にライン同期信号ｌｓｙｎｃ＿ｘの波形を示し、（ｉｉ）にフリップフロップ回路８１２の出力である画像データｂｕｆ＿ｄａｔａ＿０＿０００等を示す。（ｉｉｉ）に多重露光タイミング信号ｌｓｈｉｆｔ＿０の波形を示し、（ｉｖ）にフリップフロップ回路８１３の出力である画像データｂｕｆ＿ｄａｔａ＿１＿０００等を示す。図１９では代表して図１８の最左端にあるフリップフロップ回路８１２の出力である画像データｂｕｆ＿ｄａｔａ＿０＿０００及びフリップフロップ回路８１３の出力である画像データｂｕｆ＿ｄａｔａ＿１＿０００について説明する。なお、画像データｂｕｆ＿ｄａｔａ＿０＿００１～ｂｕｆ＿ｄａｔａ＿０＿７４７、ｂｕｆ＿ｄａｔａ＿１＿００１～ｂｕｆ＿ｄａｔａ＿１＿７４７の全てにおいて同様である。
【0120】
図８で述べたとおり、図８の時刻Ｔ０でライン同期信号ｌｓｙｎｃ＿ｘ＝０となったタイミングである図１９の時刻Ｔ１０でフリップフロップ回路８１２に画像データｄｌｙ＿ｄａｔａ＿０００が入力される。そうすると、画像データｄｌｙ＿ｄａｔａ＿０００の値がフリップフロップ回路８１２から画像データｂｕｆ＿ｄａｔａ＿０＿０００として出力される。時刻Ｔ１１において、多重露光タイミング信号ｌｓｈｉｆｔ＿０がローレベル（ｌｓｈｉｆｔ＿０＝０）としてフリップフロップ回路８１３に入力される。そうすると、フリップフロップ回路８１２から出力された画像データｂｕｆ＿ｄａｔａ＿０＿０００の値がフリップフロップ回路８１３から画像データｂｕｆ＿ｄａｔａ＿１＿０００として、パルス信号生成部８０５に出力される。このように、ｌｓｙｎｃ＿ｘ＝０でｂｕｆ＿ｄａｔａ＿０＿０００としてパルス信号生成部８０５に出力されたデータが、次のｌｓｈｉｆｔ＿０＝０のタイミングでｂｕｆ＿ｄａｔａ＿１＿０００として再びパルス信号生成部８０５に出力される。ここで、多重露光タイミング信号ｌｓｈｉｆｔ＿０がローレベルとなる時刻Ｔ１１は、ライン同期信号ｌｓｙｎｃ＿ｘがローレベルとなった時刻Ｔ１０から多重タイミング設定信号ｌｓｈｉｆｔ＿ｓｔａｒｔ分遅延したタイミングである。画像データｂｕｆ＿ｄａｔａ＿０＿０００を感光ドラム１０２上でＹ方向において先の露光に用いられる方の下部電極に対応するパルス信号生成部８０５に出力する。また、画像データｂｕｆ＿ｄａｔａ＿１＿０００を感光ドラム１０２上でＹ方向において後の露光に用いられる方の下部電極に対応するパルス信号生成部８０５に出力する。これにより、多重露光が実現される。
【0121】
本実施例では、Ｙ方向に並ぶ２つの下部電極４１０－ｎ及び下部電極４２０－ｎを用いて多重露光する構成を例にして説明したが、多重露光に用いる下部電極は２つに限定するものではない。多重露光に用いる下部電極を増やす場合（ｍ＝３列以上の多重露光用とする場合）は、図１８に示したフリップフロップ回路８１２（７４８個）、８１３（７４８）をｍ列分（ｍ×７４８個）に増やせばよい。これにより、ｍ列分（ｍ×７４８個）の下部電極に対応する画像データを保持可能となる。また、ｍ列分のフリップフロップ回路に接続されるパルス信号生成部８０５もｍ列分（ｍ×７４８個）に増やすことで、ｍ列分（ｍ×７４８個）の各下部電極は発光タイミングが制御可能となり、ｍ列分の多重露光が可能になる。
【0122】
本実施例では、各下部電極の画像データを保持する手段としてフリップフロップ回路を例にして説明した。この構成ではフリップフロップ回路を下部電極４１０－１～４１０－７４８に併走して配置することで、より簡易で配線面積の少ない回路が構成される。一方、フリップフロップ回路を用いないとしても、次のような構成とすることができる。すなわち、下部電極に対応するメモリ回路（例えばＲＡＭ等）と、メモリ回路への読み出しタイミングと書き込みタイミングとを制御する制御部とを有していれば、フリップフロップ回路を必ずしも用いる必要はない。
【0123】
多重露光に用いられる下部電極を増やし、かつ、多重露光に用いる下部電極列の数を選択可能にすることで、よりダイナミックな光量の制御が可能となる。例えば、下部電極列の数ｍをｍ＝１０とし、下部電極をＹ方向に配列した構成の場合、画像形成装置の画像形成速度に応じて、多重露光に用いる下部電極列を２列～１０列まで選択することが可能となる。これにより、９段階の光出力の変更が可能となる。したがって、下部電極の１つ１つの駆動電流の制御範囲を小さくすることができ、常に略等しい駆動電流条件で下部電極を駆動することが可能となる。例えば、低い電流（すなわち低い光量）で下部電極を駆動した際に、下部電極の応答が遅くなり所定の光量が得られないようなケースがある。このようなケースに対して、本実施例の多重露光を用いることで下部電極の安定的な駆動が可能となる。このように、複数列のどの列の下部電極を用いるかの選択を行う場合は、フリップフロップ回路８１２、８１３等に、リセット端子を付加し、画像データの出力を選択的に停止する構成をとればよい。このような方法以外にも、パルス信号生成部８０５にパルス信号の出力を停止する手段を付加してもよい。
【0124】
【0125】
［下部電極の駆動方向の切り替え（千鳥配置への対応）］
前述したように、本実施例では発光装置１５０１をプリント基板２０２上に千鳥状に配置（以下、千鳥配置という）する構成を例としている。発光装置１５０１を千鳥配置にする場合、ロッドレンズアレイ２０３の短手方向のレンズ中心に対して、下部電極を中心に近く配置することで良好な結像特性が得られる。安価なロッドレンズアレイを使用する場合、ロッドレンズの開口部に制限があるため、下部電極の配置がロッドレンズ中心より離れすぎるとロッドレンズの開口部に光が届かなくなり、感光ドラム１０２上に光が出射できなくなる場合がある。そのため、下部電極列は発光装置１５０１の中心より短手方向における片側に寄せて配置し、各下部電極列がロッドレンズ中心になるべく近く配置される構成が有効である。
前述したように、本実施例では発光装置１５０１をプリント基板２０２上に千鳥状に配置（以下、千鳥配置という）する構成を例としている。発光装置１５０１を千鳥配置にする場合、ロッドレンズアレイ２０３の短手方向のレンズ中心に対して、下部電極を中心に近く配置することで良好な結像特性が得られる。安価なロッドレンズアレイを使用する場合、ロッドレンズの開口部に制限があるため、下部電極の配置がロッドレンズ中心より離れすぎるとロッドレンズの開口部に光が届かなくなり、感光ドラム１０２上に光が出射できなくなる場合がある。そのため、下部電極列は発光装置１５０１の中心より短手方向における片側に寄せて配置し、各下部電極列がロッドレンズ中心になるべく近く配置される構成が有効である。
【0126】
図１５では、ロッドレンズアレイ２０３の短手方向の中心を破線でＬ＿ｃｅｎｔｅｒとして示している。ロッドレンズアレイ２０３の短手方向の中心線（以下、中心線という）Ｌ＿ｃｅｎｔｅｒと、千鳥配置された２つの発光装置１５０１の中心とが一致するようにロッドレンズアレイ２０３と発光装置１５０１とが実装されている。各発光装置１５０１の下部電極は、発光装置１５０１の中心より中心線Ｌ＿ｃｅｎｔｅｒに近い位置に寄せて配列されている。ここで、発光装置１５０１Ａ（一方の第１の基板）において、発光装置１５０１Ｂから遠い側の面を端面３１１とし、発光装置１５０１Ｂに近い側の面を端面３１０とする。また、発光装置１５０１Ｂ（他方の第１の基板）において、発光装置１５０１Ａから遠い側の面を端面３１１とし、発光装置１５０１Ｂに近い側の面を端面３１０とする。いずれの発光装置１５０１においても、下部電極４１０、４２０は端面３１０側に寄せて配置されている。
【0127】
下部電極４１０、４２０をこのように配置することで、いずれの下部電極もロッドレンズアレイ２０３の開口部に光が入射する配置となっている。また、本実施例では、発光装置１５０１内の下部電極が、発光装置１５０１の短手方向における中心より片側に寄った位置に配列されている。いずれの発光装置１５０１も端面３１０が、中心線Ｌ＿ｃｅｎｔｅｒ側になるように発光装置１５０１の実装方向が決定されている。すなわち、シリコン基板１５０２において、ロッドレンズアレイ２０３の短手方向における中央（中央線Ｌ＿ｃｅｎｔｅｒ）に近い側に複数の下部電極４１０、４２０が配置される。２列の千鳥配置で発光装置１５０１を配列する場合、発光装置１５０１Ａと発光装置１５０１Ｂとの間で、互いに１８０°反転した状態で、中心線Ｌ＿ｃｅｎｔｅｒに発光点が近づくように配置される。
【0128】
このように、発光装置１５０１内で下部電極の位置を片側に寄せて、かつ、下部電極が中心線Ｌ＿ｃｅｎｔｅｒに近づくように発光装置１５０１の実装方向が決定される。これにより、良好な結像特性を得ることが可能となる。一方、前述したように発光装置１５０１毎に異なる実装方向で配置することで、下部電極のＹ方向の駆動の順番を、発光装置１５０１の方向に合わせて制御する必要がある。例えば、発光装置１５０１Ａは端面３１１に近い側（図中上側）の下部電極が先に駆動され、発光装置１５０１Ｂは端面３１０に近い側（図中上側）の下部電極が先に駆動される。このような場合の制御方法を以下に説明する。
【0129】
（セレクタを有する回路）
図２０は、プリント基板２０２の短手方向において下部電極４１０－１～４１０－７４８の発光順番を切り替える発光装置１５０１内部の回路ブロック図である。図１８と同様、Ｙ方向に２列の下部電極４１０－１～４１０－７４８及び下部電極４２０－１～４２０－７４８を有する場合について説明する。図１８で説明した回路構成に加えて、データ格納部８０４はセレクタ２２００－１２、２２００－３４、２２００－５６、…を有している。セレクタ２２００－１２は、フリップフロップ回路８１２及びフリップフロップ回路８１３とパルス信号生成部８０５－１及びパルス信号生成部８０５－２との接続の組み合わせを切り替える。セレクタ２２００－３４は、フリップフロップ回路８１２及びフリップフロップ回路８１３とパルス信号生成部８０５－３及びパルス信号生成部８０５－４との接続の組み合わせを切り替える。セレクタ２２００－５６は、フリップフロップ回路８１２及びフリップフロップ回路８１３とパルス信号生成部８０５－５及びパルス信号生成部８０５－６との接続の組み合わせを切り替える。
図２０は、プリント基板２０２の短手方向において下部電極４１０－１～４１０－７４８の発光順番を切り替える発光装置１５０１内部の回路ブロック図である。図１８と同様、Ｙ方向に２列の下部電極４１０－１～４１０－７４８及び下部電極４２０－１～４２０－７４８を有する場合について説明する。図１８で説明した回路構成に加えて、データ格納部８０４はセレクタ２２００－１２、２２００－３４、２２００－５６、…を有している。セレクタ２２００－１２は、フリップフロップ回路８１２及びフリップフロップ回路８１３とパルス信号生成部８０５－１及びパルス信号生成部８０５－２との接続の組み合わせを切り替える。セレクタ２２００－３４は、フリップフロップ回路８１２及びフリップフロップ回路８１３とパルス信号生成部８０５－３及びパルス信号生成部８０５－４との接続の組み合わせを切り替える。セレクタ２２００－５６は、フリップフロップ回路８１２及びフリップフロップ回路８１３とパルス信号生成部８０５－５及びパルス信号生成部８０５－６との接続の組み合わせを切り替える。
【0130】
セレクタ２２００－１２、２２００－３４、２２００－５６、…を総称してセレクタ２２００とする。セレクタ２２００は、フリップフロップ回路８１２、８１３の画像データの送信先であるパルス信号生成部８０５との接続関係を切り替え可能としている。すなわち、セレクタ２２００は、第１のメモリ回路群及び第２のメモリ回路群と第１のパルス信号生成部群及び第２のパルス信号生成部群との接続の組み合わせを選択する選択部として機能する。
【0131】
例えば、千鳥配置の長手方向における一方の発光装置１５０１では、フリップフロップ回路８１２はパルス信号生成部８０５－１と接続し、フリップフロップ回路８１３はパルス信号生成部８０５－２と接続する。千鳥配列の長手方向における他方の発光装置１５０１では、フリップフロップ回路８１２はパルス信号生成部８０５－２と接続し、フリップフロップ回路８１３はパルス信号生成部８０５－１と接続する。セレクタ２２００の接続情報は、ＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２の所定のレジスタに設定される。セレクタ２２００はレジスタ部８０２に設定された接続情報（レジスタ値）に基づいて接続を制御されるものとする。
【0132】
前述したように、下部電極の駆動の順番を切り替える手段を有することで、プリント基板２０２上への発光装置１５０１の配置方向によらず、多重露光を行うことが可能となる。本実施例では、千鳥配置についての有用性を説明したが、同じ露光ヘッドを複数の異なる画像形成装置に用いる際も有用である。感光ドラム１０２の回転方向と露光ヘッドの取り付け方向とに応じて、駆動の順番を選択する。これにより、感光ドラム１０２の回転方向が異なる画像形成装置においても、同一の露光ヘッドを使用することが可能となる。
【0133】
以上説明したように、本実施例では、Ｙ方向に下部電極を配列し多重露光することで、露光ヘッドの光出力の高出力化が可能であり、画像形成装置の高速化や、より光量を必要とする感光体材料に対しても対応が可能となる。また、シリコン基板上に下部電極列や回路部６０２を構成することで、出力解像度の高精細化、発光装置の大規模なロジック回路を内蔵可能とすることによる制御の高性能化が可能となる。
【0134】
また、シリコン基板１５０２内に多重露光するための画像データを生成する手段を有する。これにより、発光装置１５０１のインターフェイスの配線（ワイヤボンディング）を増やすことなく、必要な画像データの生成が可能である。メモリ回路（フリップフロップ回路）を最適に配置することで、配線の面積を最適化することが可能となる。更に、画像形成装置の印字速度、解像度、発光装置１５０１の下部電極の間隔に応じて発光タイミングを制御することができる。これにより、感光ドラム１０２上での多重露光による露光領域を鮮鋭化できる。
【0135】
以上、本実施例によれば、より高い光出力で、高速に駆動することが可能な露光ヘッドを提案することができる。
【実施例4】
【0136】
実施例４では、上述のチップセレクト信号を用いた画像コントローラ部７００から各発光装置４０１への画像データの転送方法について実施例１の構成を例に説明する。なお、本実施例の画像データ転送方法は実施例２および実施例３にも適用可能である。
【0137】
図２１は、（ｉ）クロック信号ｃｌｋ、（ｉｉ）ライン同期信号ｌｓｙｎｃ＿ｘ、（ｉｉｉ）チップセレクト信号ｃｓ＿ｘ、ｃｓ＿ｘ＿１～ｃｓ＿ｘ＿１９、（ｉｖ）画像データ信号ｄａｔａの関係を表すタイミングチャートである。
【0138】
図２１中ｃｓ＿ｘは図６のチップセレクト信号線７０５、ｃｓ＿ｘ＿１は図６の信号線７１１－１を介して発光装置４０１－２に入力されるチップセレクト信号、ｃｓ＿ｘ＿２は図６の信号線７１１－２を介して発光装置４０１－３に入力されるチップセレクト信号、ｃｓ＿ｘ＿１９は発光装置４０１－２０に入力されるチップセレクト信号をそれぞれ表すものとする。また、ｎ番目の発光装置４０１－ｎ内の下部電極を１ライン分駆動するための画像データをｄａｔａ（ｎ－１）と表す。例えば、１番目の発光装置４０１－１内の下部電極を１ライン分駆動するための画像データはｄａｔａ０である。画像コントローラ７００は、発光装置４０１－１内の下部電極を１ライン分を駆動するための画像データを転送するのに必要なクロックサイクル数ΔＴ０サイクルだけチップセレクト信号ｃｓ＿ｘをＬｏｗとする。本実施例ではクロック１サイクルあたり下部電極１個分の画像データを転送するものとし、ΔＴ０は７４８サイクルとする。なお、１サイクルで複数の下部電極の画像データを転送する構成や複数サイクルで１個分の画像データを転送する構成であっても良い。
【0139】
発光装置４０１－１に内蔵されたチップセレクト信号生成部８０３は、発光装置４０１－１に入力されたチップセレクト信号ｃｓ＿ｘをΔＴ１サイクルだけ遅延したチップセレクト信号ｃｓ＿ｘ＿１を出力する。ここで、ΔＴ１はΔＴ０にチップセレクト信号の生成に必要な分の遅延を加えた値とする。本実施例では信号生成に２サイクルかかるものとし、ΔＴ１＝７５０サイクルとしている。こうすることで、チップセレクト信号生成部８０３はチップセレクト信号ｃｓ＿ｘ＿１をｃｓ＿ｘと同時にＬｏｗとなることが無いように生成することができる。他の発光装置４０１－２以降に内蔵されたチップセレクト信号生成部８０３も同様に、前段の発光装置から入力されたチップセレクト信号を入力チップセレクト信号と同時にＬｏｗとなることが無いように新たなチップセレクト信号を生成し、後段の発光装置に順に転送する。すなわち、各発光装置は入力されたチップセレクト信号によって画像データをサンプリングし、かつ入力したチップセレクト信号を所定量遅延させて、後段の発光装置に受け渡す。この結果、各チップセレクト信号はｃｓ＿ｘ→ｃｓ＿ｘ＿１→ｃｓ＿ｘ＿２→…→ｃｓ＿ｘ＿１９と順次Ｌｏｗとなる。また、ライン同期信号ｌｓｙｎｃ＿ｘの周期ΔＴ２は、全ての発光装置４０１に画像データを送るため、発光装置４０１－２０にｃｓ＿ｘ＿１９が入力されるまでの時間よりも大きな値とする。式に表わすと以下のようになる。
ΔＴ２≧ΔＴ１×２０
ΔＴ２≧ΔＴ１×２０
【0140】
画像コントローラ部７００はｃｓ＿ｘ＿１９がＬｏｗとなる区間と次にｃｓ＿ｘがＬｏｗとなる区間が重ならないように制御し、各チップセレクト信号に合わせて画像データｄａｔａ０～ｄａｔａ１９を（ΔＴ１－ΔＴ０）サイクルずつ間を空けて画像データ信号線７０７に送る。各発光装置４０１に内蔵されたデータ格納部８０４にもチップセレクト信号が入力されている。データ格納部８０４はＬｏｗレベルのチップセレクト信号が入力されることによって画像データ信号７０７からの画像データを受け取ることができる。すなわち、Ｌｓｙｎｃ_ｘの１周期中において発光装置４０１－１から発光装置４０１－２０のうち一つの発光装置だけが画像データ信号線７０７を介して画像データを画像コントローラ７００から受信することができる。チップセレクト信号を発光装置４０１－１から発光装置４０１－２０まで順に受け渡すことによって、画像コントローラ部７００は共通の画像データ信号線７０７と１本のチップセレクト信号線によって、各発光装置４０１向けにそれぞれの画像データを振り分けて送ることができる。
【0141】
以上のように、発光装置をチップセレクト信号でカスケード接続することで、画像データ信号線のビット幅を大きくしても、信号線数の増大を抑制することが出来る。
【0142】
（変形例）
図２２、図２３を用いて実施例４の変形例を示す。図２２に変形例における、画像コントローラ部７００、プリント基板２０２のブロック図を示す。実施例１の図６と異なるのはチップデータ変換部７０２から画像データ信号線７０７（以降、区別のため第１画像データ信号線あるいは第１の信号線と呼称）に加えて、第２画像データ信号線１３０７（第２の信号線）が追加で出力されている点と、プリント基板２０２内での発光装置４０１への信号線接続である。
図２２、図２３を用いて実施例４の変形例を示す。図２２に変形例における、画像コントローラ部７００、プリント基板２０２のブロック図を示す。実施例１の図６と異なるのはチップデータ変換部７０２から画像データ信号線７０７（以降、区別のため第１画像データ信号線あるいは第１の信号線と呼称）に加えて、第２画像データ信号線１３０７（第２の信号線）が追加で出力されている点と、プリント基板２０２内での発光装置４０１への信号線接続である。
【0143】
本実施例のチップデータ変換部７０２では、同期信号生成部７０４で生成したライン同期信号に同期して１ライン分の画像データを図２２中のプリント基板２０２の下側に配置された発光装置４０１－２、４０１－４、…向けの第１画像データと、図２２中のプリント基板２０２の上側に配置された発光装置４０１－１、４０１－３、…向けの第２画像データに分割し、クロック信号とチップセレクト信号とともにプリント基板２０２へ送る。なお、第１画像データと第２画像データは個別にして送られる。画像コントローラ部７００のその他の構成は実施例１と同様である。
【0144】
次にプリント基板２０２の構成について説明する。ヘッド情報格納部７１０は実施例１と同様である。クロック信号線７０６、ライン同期信号線７０８、通信信号線７０９は発光装置４０１の全てに接続されている。第１画像データ信号線７０７は図中のプリント基板２０２で下側に配置された発光装置４０１－２、４０１－４、…に接続さている。すなわち、第１画像データ信号線７０７は、画像データの送信のために発光装置４０１－２、４０１－４、…に対して共通に用いられる。第２画像データ信号線１３０７は図中のプリント基板２０２で上側に配置された発光装置４０１－１、４０１－３、…に接続されている。すなわち、第２画像データ信号線１３０７は、画像データの送信のために発光装置４０１－１、４０１－３、…に対して共通に用いられる。なお、発光装置４０１－２、４０１－４、…を第１の発光素子の群とし、発光装置４０１－１、４０１－３、…を第２の発光素子の群とする。
【0145】
チップセレクト信号線７０５は発光装置４０１－１の入力に接続され、発光装置４０１－１の出力が信号線７１１－１を介して発光装置４０１－３の入力に接続され、…といった具合に上側の発光装置がカスケード接続されている。また、チップセレクト信号線７０５は発光装置４０１－２の入力にも接続され、発光装置４０１－２の出力が信号線７１１－２を介して発光装置４０１－４の入力に接続され、…といった具合に下側の発光装置がカスケード接続されている。各発光装置４０１の動作は実施例１と同様である。
【0146】
次に、本実施例における画像コントローラ部７００から発光装置４０１への画像データ転送について説明する。図２３は、（ｉ）クロック信号ｃｌｋ、（ｉｉ）ライン同期信号ｌｓｙｎｃ＿ｘ、（ｉｉｉ）チップセレクト信号ｃｓ＿ｘ、ｃｓ＿ｘ＿１～ｃｓ＿ｘ＿１９と、（ｉｖ）第１画像データ信号ｄａｔａ＿１、第２画像データ信号ｄａｔａ＿２の関係を表すタイミングチャートである。図２３中ｃｓ＿ｘは図２２のチップセレクト信号線７０５を介して発光装置４０１－１と発光装置４０１－２に入力されるチップセレクト信号、ｃｓ＿ｘ＿１は図２２の信号線７１１－１を介して発光装置４０１－３に入力されるチップセレクト信号、ｃｓ＿ｘ＿２は図２２の信号線７１１－２を介して発光装置４０１－４に入力されるチップセレクト信号、ｃｓ＿ｘ＿３は図２３の信号線７１１－３を介して発光装置４０１－５に入力されるチップセレクト信号、ｃｓ＿ｘ＿４は図２３の信号線７１１－４を介して発光装置４０１－６に入力されるチップセレクト信号、ｃｓ＿ｘ＿１８は発光装置４０１－１９に入力されるチップセレクト信号、ｃｓ＿ｘ＿１９は発光装置４０１－２０に入力されるチップセレクト信号をそれぞれ表すものとする。画像データの表記は図２１と同様である。
【0147】
チップセレクト信号ｃｓ＿ｘのＬｏｗ幅ΔＴ０、発光装置４０１内のチップセレクト信号の生成は実施例１と同様である。本実施例ではチップセレクト信号ｃｓ＿ｘは発光装置４０１－１と４０１－２に入力され、それぞれ上側と下側でカスケード接続されている。この結果、各チップセレクト信号はｃｓ＿ｘ→ｃｓ＿ｘ＿１→ｃｓ＿ｘ＿３→…→ｃｓ＿ｘ＿１９と順次Ｌｏｗになる系と、ｃｓ＿ｘ→ｃｓ＿ｘ＿２→ｃｓ＿ｘ＿４→…→ｃｓ＿ｘ＿１８と順次Ｌｏｗになる系が並行し、２つずつ同じチップセレクト信号が生成される。
【0148】
ライン同期信号ｌｓｙｎｃ＿ｘの周期ΔＴ２は、実施例１に比べてカスケード接続の段数が半分となるため、制約は下式の通りになる。
ΔＴ２≧ΔＴ１×１０
ΔＴ２≧ΔＴ１×１０
【0149】
画像コントローラ部７００はチップセレクト信号ｃｓ＿ｘ＿１８及びｃｓ＿ｘ＿１９がＬｏｗとなる区間と次にチップセレクト信号ｃｓ＿ｘがＬｏｗとなる区間が重ならないように制御し、各チップセレクト信号に合わせて画像データｄａｔａ１、ｄａｔａ３…、ｄａｔａ１９を第１画像データ信号線７０７に、ｄａｔａ０、ｄａｔａ２…、ｄａｔａ１８を第２画像データ信号線１３０７に、（ΔＴ１－ΔＴ０）サイクルずつ間を空けて送る。
【0150】
以上のように、チップセレクト信号による発光装置４０１のカスケード接続の系統を複数設け、画像データ信号線を並行させることにより、ライン同期信号ｌｓｙｎｃ＿ｘの周期の下限制約を緩和し、生産性を高めることが出来る。なお、本実施例では２系統に分割したが、３系統や４系統にしてもよい。
【0151】
以上、本実施例によれば、より高い光出力で、高速に駆動することが可能な露光ヘッドを提案することができる。
【符号の説明】
【0152】
２０２ プリント基板
４０１ 発光装置
４０２ シリコン基板
４１０ 下部電極
６０２ 回路部
６０４ 発光領域
４０１ 発光装置
４０２ シリコン基板
４１０ 下部電極
６０２ 回路部
６０４ 発光領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
