特許 7584968 ディジタル信号処理装置及びディジタル信号処理装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-08

(45)【発行日】2024-11-18

(54)【発明の名称】ディジタル信号処理装置及びディジタル信号処理装置の制御方法

(51)【国際特許分類】

   G10H 1/00 20060101AFI20241111BHJP

   G10K 15/12 20060101ALI20241111BHJP

   G06F 13/38 20060101ALI20241111BHJP

【ＦＩ】

G10H1/00 C

G10K15/12

G06F13/38 310A

【請求項の数】 4

(21)【出願番号】P 2020160987

(22)【出願日】2020-09-25

(65)【公開番号】P2022054027

(43)【公開日】2022-04-06

【審査請求日】2023-08-22

(73)【特許権者】

【識別番号】000001410

【氏名又は名称】株式会社河合楽器製作所

(74)【代理人】

【識別番号】100090273

【弁理士】

【氏名又は名称】國分 孝悦

(72)【発明者】

【氏名】岡本 誠司

【審査官】土井 悠生

(56)【参考文献】

【文献】特開２０１６－１７７２２６（ＪＰ，Ａ）

【文献】特開２０１１－１９７５５２（ＪＰ，Ａ）

【文献】特開２０１１－００７８８８（ＪＰ，Ａ）

【文献】特開平０９－２４４６４２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１０Ｈ １／００－７／１２

Ｇ１０Ｋ １５／００－１５／１２

Ｇ０６Ｆ １３／３８－１３／４２

(57)【特許請求の範囲】

【請求項1】

バースト長のオーディオデータをバースト転送するＤＲＡＭと、
前記バースト長の２倍のオーディオデータを蓄積可能な第１のバッファ・メモリと、
サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリの任意のアドレスから順に書き込み開始し、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータと前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータとを交互に前記ＤＲＡＭにバースト転送するように制御する制御手段と、
仮想シフトポインターを用いた遅延エフェクト実現手段を有し、
前記制御手段は、前記第１のバッファ・メモリの後半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御し、前記第１のバッファ・メモリの前半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御する上で、前記第１のバッファ・メモリにオーディオデータを書き込み開始するアドレスによって、バースト長未満の遅延長を制御することを特徴とするディジタル信号処理装置。

【請求項2】

さらに、前記バースト長の２倍のオーディオデータを蓄積可能な第２のバッファ・メモリを有し、
前記制御手段は、前記ＤＲＡＭから前記第２のバッファ・メモリの前半エリアへの前記バースト長のオーディオデータのバースト転送と、前記ＤＲＡＭから前記第２のバッファ・メモリの後半エリアへの前記バースト長のオーディオデータのバースト転送とを交互に行うように制御し、前記バースト転送のサンプリング周期に対して任意の数のサンプリング周期後のサンプリング周期から、前記サンプリング周期で、前記第２のバッファ・メモリに転送されたオーディオデータを１ワードずつ順に読み出し開始し、
前記制御手段は、前記第２のバッファ・メモリの後半エリアからオーディオデータを１ワードずつ順に読み出している間に、前記ＤＲＡＭから前記第２のバッファ・メモリの前半エリアに前記バースト長のオーディオデータをバースト転送するように制御し、前記第２のバッファ・メモリの前半エリアからオーディオデータを１ワードずつ順に読み出している間に、前記ＤＲＡＭから前記第２のバッファ・メモリの後半エリアに前記バースト長のオーディオデータをバースト転送するように制御する上で、前記第２のバッファ・メモリからオーディオデータを読み出し開始する前記サンプリング周期後のサンプリング周期によって、バースト長未満の遅延長を制御することを特徴とする請求項１に記載のディジタル信号処理装置。

【請求項3】

前記ＤＲＡＭは、ＳＤＲＡＭであることを特徴とする請求項１または２に記載のディジタル信号処理装置。

【請求項4】

バースト長のオーディオデータをバースト転送するＤＲＡＭと、
前記バースト長の２倍のオーディオデータを蓄積可能な第１のバッファ・メモリとを有するディジタル信号処理装置の制御方法であって、
サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリの任意のアドレスから順に書き込み開始するステップと、
前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータと前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータとを交互に前記ＤＲＡＭにバースト転送するように制御するステップとを有し、
前記第１のバッファ・メモリの後半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御し、前記第１のバッファ・メモリの前半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御する上で、前記第１のバッファ・メモリにオーディオデータを書き込み開始するアドレスによって、バースト長未満の遅延長を制御することを特徴とするディジタル信号処理装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディジタル信号処理装置及びディジタル信号処理装置の制御方法に関する。

【背景技術】

【0002】

特許文献１には、ディジタル信号処理装置内で仮想シフトを行うためのアドレス回路が記載されている。アドレス回路は、インデックスレジスタに補助的なインデックスレジスタを組合せ、補助的なインデックスレジスタにインデックスレジスタの下位と同じ値を設定し、上位アドレスをインデックスレジスタより、下位アドレスを補助的なインデックスレジスタより取り出して、通常のインデックス修飾を行い、補助的なインデックスレジスタにインデックスレジスタ下位とポインタを加えた値を設定して仮想シフトのためのアドレス修飾を行う。

【0003】

特許文献２には、第１のカウンタと、第２のカウンタとを有するアドレス発生回路が記載されている。クリア手段は、第１のカウンタに対する計数制御信号により第２のカウンタの内容を選択的にゼロにクリアする。加算器は、第１のカウンタの出力と第２のカウンタの出力とを加算する。

【0004】

特許文献３には、波形信号処理部及びメモリアクセス部を有する音波形データ用ディジタル信号処理装置が記載されている。波形信号処理部は、音波形データにエフェクトを加えるための波形信号処理を、Ｍ個（Ｍは２以上の整数）の時分割波形信号処理によって行う。メモリアクセス部は、波形信号処理の過程において音波形データを遅延させるためにＫ個（ＫはＭ以下の２以上の整数）の時分割波形信号処理に対応するＫ個のバンクを有して外付けされるＤＲＡＭに対し、Ｋ個のバンクにＫ個の互いにずれたタイミングでアクセス開始を可能とするものであり、Ｋ個の時分割波形信号処理の１つから書き込み又は読み出しの要求を受けたとき、ＤＲＡＭに対し、バンクにアクセス開始可能なタイミングで、対応するバンクに対する書き込み又は読み出しのための制御信号を出力することにより、音波形データの書き込み又は読み出しを行う。

【先行技術文献】

【特許文献】

【0005】

【文献】特開昭５８－２９３５号公報

【文献】特開昭６２－５７０６７号公報

【文献】特開２００３－１０８１２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献３では、音波形データにエフェクトを加えるため、音波形データを遅延させる。しかし、ＤＲＡＭのバースト転送を用いると、音波形データの遅延時間は、バースト長の倍数に限定されてしまう。複数の遅延信号がすべてバースト長の倍数である場合には、その周期性により強い相関が現れて、高品質のエフェクトを実現できない。

【0007】

仮想シフトポインターを用いたオーディオ遅延装置において、遅延ＲＡＭにＤＲＡＭのバースト転送を用いて複数サンプル単位でアクセスすると、複数サンプル単位の倍数サンプルの遅延を実現する事ができるが、任意のサンプリング周期単位の遅延時間を実現する事が難しかった。

【0008】

本発明の目的は、サンプリング周期に対してバースト長の倍数の遅延時間に捕らわれずに、任意長の遅延を実現できるようにすることである。

【課題を解決するための手段】

【0009】

本発明のディジタル信号処理装置は、バースト長のオーディオデータをバースト転送するＤＲＡＭと、前記バースト長の２倍のオーディオデータを蓄積可能な第１のバッファ・メモリと、サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリの任意のアドレスから順に書き込み開始し、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータと前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータとを交互に前記ＤＲＡＭにバースト転送するように制御する制御手段と、仮想シフトポインターを用いた遅延エフェクト実現手段を有し、前記制御手段は、前記第１のバッファ・メモリの後半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御し、前記第１のバッファ・メモリの前半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御する上で、前記第１のバッファ・メモリにオーディオデータを書き込み開始するアドレスによって、バースト長未満の遅延長を制御する。

【0010】

本発明のディジタル信号処理装置の制御方法は、バースト長のオーディオデータをバースト転送するＤＲＡＭと、前記バースト長の２倍のオーディオデータを蓄積可能な第１のバッファ・メモリとを有するディジタル信号処理装置の制御方法であって、サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリの任意のアドレスから順に書き込み開始するステップと、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータと前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータとを交互に前記ＤＲＡＭにバースト転送するように制御するステップとを有し、前記第１のバッファ・メモリの後半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの前半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御し、前記第１のバッファ・メモリの前半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、前記第１のバッファ・メモリの後半エリアの前記バースト長のオーディオデータを前記ＤＲＡＭにバースト転送するように制御する上で、前記第１のバッファ・メモリにオーディオデータを書き込み開始するアドレスによって、バースト長未満の遅延長を制御する。

【発明の効果】

【0011】

本発明によれば、サンプリング周期に対してバースト長の倍数の遅延時間に捕らわれずに、任意長の遅延を実現できる。

【図面の簡単な説明】

【0012】

【図1】図１は、本実施形態によるディジタル信号処理装置の構成例を示す図である。

【図2】図２は、第１のバッファ・メモリのアクセス方法を示す図である。

【図3】図３は、ＳＤＲＡＭのアクセス方法を示す図である。

【図4】図４は、第２のバッファ・メモリのアクセス方法を示す図である。

【発明を実施するための形態】

【0013】

図１は、本実施形態によるディジタル信号処理装置１００の構成例を示す図である。ディジタル信号処理装置１００は、例えば、リバーブを実現するエフェクト装置である。原音が発生すると、原音の直接音と遅延音が合成されて、人間の耳に到達する。直接音は、原音が人間に耳に直接到達する音である。遅延音は、原音が様々な物体に反射することにより生成される遅延時間が異なる複数の遅延音である。ディジタル信号処理装置１００は、原音のオーディオデータに対して、遅延時間が異なる複数の遅延信号を生成し、原音のオーディオデータと複数の遅延信号を合成することにより、リバーブを実現する。

【0014】

ディジタル信号処理装置１００は、ＣＰＵ１０１と、プログラムＲＯＭ１０２と、ワークＲＡＭ１０３と、バス１０４と、アナログ／ディジタルコンバータ１０５と、ＤＳＰ１０６と、ディジタル／アナログコンバータ１０８と、バス１０９と、ＳＤＲＡＭ１１０と、ＳＤＲＡＭ１１１とを有する。ＤＳＰ１０６は、第１及び第２のバッファ・メモリ１０７を有する。以下、ディジタル信号処理装置１００の制御方法を説明する。

【0015】

第１及び第２のバッファ・メモリ１０７の各々は、バス１０９に対して、３２ビット（１ワード）幅のオーディオデータを入出力可能である。第１及び第２のバッファ・メモリ１０７は、例えば、ＳＲＡＭ（静的ランダムアクセスメモリ）であり、オーディオデータを蓄積することができる。

【0016】

ＳＤＲＡＭ１１０及び１１１は、同期式動的ランダムアクセスメモリであり、ＤＲＡＭ（動的ランダムアクセスメモリ）の一種である。ＳＤＲＡＭ１１０及び１１１は、例えば、ＤＤＲ３のＳＤＲＡＭである。

【0017】

ＳＤＲＡＭ１１０は、バス１０９に対して、１６ビット（１ワード）のオーディオデータを入出力可能である。ＳＤＲＡＭ１１０は、バス１０９に対して、１６ビット（１ワード）のオーディオデータを入出力可能である。

【0018】

第１及び第２のバッファ・メモリ１０７の各々は、バス１０９を介して、ＳＤＲＡＭ１１０及び１１１に対して、３２ビット（１ワード）のオーディオデータを入出力することができる。ＳＤＲＡＭ１１０が入出力する１６ビットのオーディオデータは、第１又は第２のバッファ・メモリ１０７が入出力する３２ビットのオーディオデータのうちの上位１６ビットのオーディオデータである。ＳＤＲＡＭ１１１が入出力する１６ビットのオーディオデータは、第１又は第２のバッファ・メモリ１０７が入出力する３２ビットのオーディオデータのうちの下位１６ビットのオーディオデータである。

【0019】

ＳＤＲＡＭ１１０及び１１１は、バス１０９を介して、第１及び第２のバッファ・メモリ１０７の各々に対して、２以上であるバースト長（第１の数）のワード数のオーディオデータをバースト転送可能である。すなわち、ＳＤＲＡＭ１１０及び１１１は、バス１０９を介して、第１及び第２のバッファ・メモリ１０７の各々に対して、１つのアドレス情報を基に、バースト長のワード数のオーディオデータを連続して高速に転送する。バースト長は、例えば、４ワード又は８ワードである。以下、バースト長が８ワードである場合を例に説明する。

【0020】

ＣＰＵ１０１は、中央処理ユニットである。プログラムＲＯＭ（リードオンリーメモリ）１０２は、プログラムを記憶する。ワークＲＡＭ（ランダムアクセスメモリ）１０３は、ＣＰＵ１０１のワーク領域として機能する。ＣＰＵ１０１は、プログラムＲＯＭ１０２に記憶されているプログラムをワークＲＡＭ１０３に展開し、ワークＲＡＭ１０３に展開されたプログラムを実行することにより、ＤＳＰ１０６を制御する。ＤＳＰ１０６は、ディジタルシグナルプロセッサであり、制御部の一種である。

【0021】

アナログ／ディジタルコンバータ１０５は、マイク等から原音のアナログのオーディオ信号を入力し、サンプリング周期で、アナログのオーディオ信号をディジタルの１ワード（３２ビット）のオーディオデータに変換する。オーディオデータは、楽音データ又は音声データである。

【0022】

ＤＳＰ１０６は、サンプリング周期で、アナログ／ディジタルコンバータ１０５により変換されたディジタルのオーディオデータを第１のバッファ・メモリ１０７に１ワードずつ順に書き込む。なお、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５の代わりに、楽音発生装置又はオーディオ受信装置等からディジタルのオーディオデータを入力してもよい。

【0023】

次に、ＤＳＰ１０６は、第１のバッファ・メモリ１０７からＳＤＲＡＭ１１０及び１１１にバースト長のワード数（８ワード）のオーディオデータをバースト転送するように制御する。ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスに対して、バースト長のワード数（８ワード）のオーディオデータを書き込む。

【0024】

次に、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７にバースト長のワード数（８ワード）のオーディオデータをバースト転送するように制御する。この際、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから、バースト長のワード数（８ワード）のオーディオデータを読み出し、バースト転送するように制御する。ＤＳＰ１０６は、バースト転送により、バースト長のワード数（８ワード）のオーディオデータを第２のバッファ・メモリ１０７に書き込む。

【0025】

ＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスとリードポインタが示すアドレスとの差が、原音に対する遅延信号の遅延時間に対応する。この遅延時間は、サンプリング周期に対して、バースト長の倍数（８の倍数）の遅延時間である。

【0026】

ＳＤＲＡＭ１１０及び１１１の代わりに、ＳＲＡＭを用いて、遅延信号を生成することも可能であるが、遅延時間が長い遅延信号を生成するためには、大容量のＳＲＡＭが必要になる。ＳＲＡＭは、ＳＤＲＡＭ１１０及び１１１に比べ、高価であるデメリットがある。そこで、本実施形態では、ＳＤＲＡＭ１１０及び１１１を用いて、遅延信号を生成可能にすることにより、コストを低減することができる。また、ＳＤＲＡＭ１１０及び１１１のバースト転送を用いることにより、リアルタイムで多数の遅延信号を高速に生成することができる。

【0027】

次に、ＤＳＰ１０６は、サンプリング周期で、第２のバッファ・メモリ１０７に転送されたオーディオデータを１ワード単位で読み出すことにより、原音に対する複数の遅延信号を生成する。第２のバッファ・メモリ１０７の読み出しタイミングは、原音に対する遅延信号の遅延時間に対応する。

【0028】

次に、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと、上記の遅延信号とを合成し、合成後のオーディオデータをディジタル／アナログコンバータ１０８に出力する。なお、ＤＳＰ１０６が必ずしも合成しなくてもよく、ＤＳＰ１０６の外部の装置が合成してもよい。

【0029】

ディジタル／アナログコンバータ１０８は、サンプリング周期で、ディジタルの１ワード（３２ビット）のオーディオデータをアナログのオーディオ信号に変換し、アナログのオーディオ信号をオーディオシステムに出力する。オーディオシステムは、アンプ及びスピーカを有し、アンプによりオーディオ信号を増幅し、増幅したオーディオ信号をスピーカにより発音する。これにより、原音に対してリバーブの効果が付与された音が発音される。

【0030】

図２は、第１のバッファ・メモリ１０７のアクセス方法を示す図である。第１のバッファ・メモリ１０７は、アドレスＡ０～Ａ１５を有し、バースト長の２倍（１６ワード）のオーディオデータを蓄積可能なリングバッファである。サンプリング周期Ｔ０～Ｔ３１は、それぞれ、アナログ／ディジタルコンバータ１０５のサンプリング周期である。

【0031】

周期Ｔ０～Ｔ３１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータａ～ｚ、Ａ～Ｆを第１のバッファ・メモリ１０７に書き込む。

【0032】

サンプリング周期Ｔ０では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータａを第１のバッファ・メモリ１０７のアドレスＡ２に書き込む。

【0033】

サンプリング周期Ｔ１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｂを第１のバッファ・メモリ１０７のアドレスＡ３に書き込む。

【0034】

サンプリング周期Ｔ２では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｃを第１のバッファ・メモリ１０７のアドレスＡ４に書き込む。

【0035】

サンプリング周期Ｔ３では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｄを第１のバッファ・メモリ１０７のアドレスＡ５に書き込む。

【0036】

サンプリング周期Ｔ４では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｅを第１のバッファ・メモリ１０７のアドレスＡ６に書き込む。

【0037】

サンプリング周期Ｔ５では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｆを第１のバッファ・メモリ１０７のアドレスＡ７に書き込む。

【0038】

サンプリング周期Ｔ６では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｇを第１のバッファ・メモリ１０７のアドレスＡ８に書き込む。

【0039】

サンプリング周期Ｔ７では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｈを第１のバッファ・メモリ１０７のアドレスＡ９に書き込む。

【0040】

また、サンプリング周期Ｔ７では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７のアドレスＡ０～Ａ７に蓄積されているバースト長のワード数（８ワード）のオーディオデータ「－，－，ａ，ｂ，ｃ，ｄ，ｅ，ｆ」をＳＤＲＡＭ１１０及び１１１にバースト転送して書き込む。ここで、「－」は、不定値である。図３に示すように、サンプリング周期Ｔ８では、ＳＤＲＡＭ１１０及び１１１のアドレスａ０～ａ７には、オーディオデータ「－，－，ａ，ｂ，ｃ，ｄ，ｅ，ｆ」が書き込まれる。

【0041】

サンプリング周期Ｔ８では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｉを第１のバッファ・メモリ１０７のアドレスＡ１０に書き込む。

【0042】

サンプリング周期Ｔ９では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｊを第１のバッファ・メモリ１０７のアドレスＡ１１に書き込む。

【0043】

サンプリング周期Ｔ１０では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｋを第１のバッファ・メモリ１０７のアドレスＡ１２に書き込む。

【0044】

サンプリング周期Ｔ１１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｌを第１のバッファ・メモリ１０７のアドレスＡ１３に書き込む。

【0045】

サンプリング周期Ｔ１２では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｍを第１のバッファ・メモリ１０７のアドレスＡ１４に書き込む。

【0046】

サンプリング周期Ｔ１３では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｎを第１のバッファ・メモリ１０７のアドレスＡ１５に書き込む。

【0047】

サンプリング周期Ｔ１４では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｏを第１のバッファ・メモリ１０７のアドレスＡ０に書き込む。

【0048】

サンプリング周期Ｔ１５では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｐを第１のバッファ・メモリ１０７のアドレスＡ１に書き込む。

【0049】

また、サンプリング周期Ｔ１５では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７のアドレスＡ８～Ａ１５に蓄積されているバースト長のワード数（８ワード）のオーディオデータ「ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，ｍ，ｎ」をＳＤＲＡＭ１１０及び１１１にバースト転送して書き込む。図３に示すように、サンプリング周期Ｔ１６では、ＳＤＲＡＭ１１０及び１１１のアドレスａ８～ａ１５には、オーディオデータ「ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，ｍ，ｎ」が書き込まれる。

【0050】

サンプリング周期Ｔ１６では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｑを第１のバッファ・メモリ１０７のアドレスＡ２に上書きする。

【0051】

サンプリング周期Ｔ１７では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｒを第１のバッファ・メモリ１０７のアドレスＡ３に上書きする。

【0052】

サンプリング周期Ｔ１８では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｓを第１のバッファ・メモリ１０７のアドレスＡ４に上書きする。

【0053】

サンプリング周期Ｔ１９では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｔを第１のバッファ・メモリ１０７のアドレスＡ５に上書きする。

【0054】

サンプリング周期Ｔ２０では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｕを第１のバッファ・メモリ１０７のアドレスＡ６に上書きする。

【0055】

サンプリング周期Ｔ２１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｖを第１のバッファ・メモリ１０７のアドレスＡ７に上書きする。

【0056】

サンプリング周期Ｔ２２では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｗを第１のバッファ・メモリ１０７のアドレスＡ８に上書きする。

【0057】

サンプリング周期Ｔ２３では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｘを第１のバッファ・メモリ１０７のアドレスＡ９に上書きする。

【0058】

また、サンプリング周期Ｔ２３では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７のアドレスＡ０～Ａ７に蓄積されているバースト長のワード数（８ワード）のオーディオデータ「ｏ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕ，ｖ」をＳＤＲＡＭ１１０及び１１１にバースト転送して書き込む。図３に示すように、サンプリング周期Ｔ２４では、ＳＤＲＡＭ１１０及び１１１のアドレスａ１６～ａ２３には、オーディオデータ「ｏ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕ，ｖ」が書き込まれる。

【0059】

サンプリング周期Ｔ２４では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｙを第１のバッファ・メモリ１０７のアドレスＡ１０に上書きする。

【0060】

サンプリング周期Ｔ２５では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータｚを第１のバッファ・メモリ１０７のアドレスＡ１１に上書きする。

【0061】

サンプリング周期Ｔ２６では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータＡを第１のバッファ・メモリ１０７のアドレスＡ１２に上書きする。

【0062】

サンプリング周期Ｔ２７では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータＢを第１のバッファ・メモリ１０７のアドレスＡ１３に上書きする。

【0063】

サンプリング周期Ｔ２８では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータＣを第１のバッファ・メモリ１０７のアドレスＡ１４に上書きする。

【0064】

サンプリング周期Ｔ２９では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータＤを第１のバッファ・メモリ１０７のアドレスＡ１５に上書きする。

【0065】

サンプリング周期Ｔ３０では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータＥを第１のバッファ・メモリ１０７のアドレスＡ０に上書きする。

【0066】

サンプリング周期Ｔ３１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータＦを第１のバッファ・メモリ１０７のアドレスＡ１に上書きする。

【0067】

また、サンプリング周期Ｔ３１では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７のアドレスＡ８～Ａ１５に蓄積されているバースト長のワード数（８ワード）のオーディオデータ「ｗ，ｘ，ｙ，ｚ，Ａ，Ｂ，Ｃ，Ｄ」をＳＤＲＡＭ１１０及び１１１にバースト転送して書き込む。図３に示すように、サンプリング周期Ｔ３２では、ＳＤＲＡＭ１１０及び１１１のアドレスａ２４～ａ３１には、オーディオデータ「ｗ，ｘ，ｙ，ｚ，Ａ，Ｂ，Ｃ，Ｄ」が書き込まれる。以下、ＤＳＰ１０６は、上記と同様の処理を繰り返す。

【0068】

以上のように、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ３１で、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータａ～ｚ，Ａ～Ｆを１ワードずつ第１のバッファ・メモリ１０７のアドレスＡ２から順に書き込み開始する。そして、ＤＳＰ１０６は、第１のバッファ・メモリ１０７の先頭アドレスＡ０から開始するオーディオデータ「－，－，ａ～ｚ，Ａ～Ｆ」をバースト長のワード数（８ワード）の単位でＳＤＲＡＭ１１０及び１１１にバースト転送するように制御する。その際、ＤＳＰ１０６は、第１のバッファ・メモリ１０７の前半エリアのバースト長のオーディオデータと第１のバッファ・メモリ１０７の後半エリアのバースト長のオーディオデータとを交互にＳＤＲＡＭ１１０及び１１１にバースト転送するように制御する。これにより、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１のアドレスａ２から開始するアドレスに順にオーディオデータａ～ｚ，Ａ～Ｆを書き込むことができる。

【0069】

ＤＳＰ１０６は、第１のバッファ・メモリ１０７の後半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、第１のバッファ・メモリ１０７の前半エリアのバースト長のオーディオデータをＳＤＲＡＭ１１０及び１１１にバースト転送するように制御し、第１のバッファ・メモリ１０７の前半エリアにオーディオデータを１ワードずつ順に書き込んでいる間に、第１のバッファ・メモリ１０７の後半エリアのバースト長のオーディオデータをＳＤＲＡＭ１１０及び１１１にバースト転送するように制御する上で、どれだけ先行してオーディオデータを書き込むかによって、バースト長未満の遅延長を制御する。

【0070】

なお、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ３１で、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータａ～ｚ、Ａ～Ｆを１ワードずつ第１のバッファ・メモリ１０７の任意のアドレスＡ０～Ａ１５から順に書き込み開始してもよい。これにより、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１の任意のアドレスａ０～ａ１５から開始するアドレスに順にオーディオデータａ～ｚ，Ａ～Ｆを書き込むことができる。

【0071】

したがって、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ３１で、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータａ～ｚ、Ａ～Ｆを１ワード単位で第１のバッファ・メモリ１０７の先頭アドレスＡ０以外のアドレスＡ１～Ａ１５から順に書き込み開始することができる。

【0072】

また、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ３１で、アナログ／ディジタルコンバータ１０５により変換されたオーディオデータａ～ｚ、Ａ～Ｆを１ワードずつ、第１のバッファ・メモリ１０７の先頭アドレスＡ０から、先頭アドレスＡ０にバースト長（８ワード）の数を加算したアドレスＡ８の１つ前のアドレスＡ７までのうちの任意のアドレスから順に書き込み開始することが好ましい。

【0073】

図４は、第２のバッファ・メモリ１０７のアクセス方法を示す図である。第２のバッファ・メモリ１０７は、アドレスＡ０～Ａ１５を有し、バースト長の２倍（１６ワード）のオーディオデータを蓄積可能なリングバッファである。サンプリング周期Ｔ０～Ｔ３１は、それぞれ、アナログ／ディジタルコンバータ１０５のサンプリング周期である。

【0074】

サンプリング周期Ｔ０では、ＤＳＰ１０６は、図３のＳＤＲＡＭ１１０及び１１１のアドレスａ０～ａ７に記憶されているバースト長のワード数（８ワード）のオーディオデータ「－，－，ａ，ｂ，ｃ，ｄ，ｅ，ｆ」を、第２のバッファ・メモリ１０７のアドレスＡ０～Ａ７にバースト転送する。

【0075】

図２では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７に蓄積されているオーディオデータをＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスに書き込む。図４のサンプリング周期Ｔ０では、ＤＳＰ１０６は、オーディオデータをＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから読み出す。ＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスとリードポインタが示すアドレスとの差が、原音に対する遅延信号の遅延時間に対応する。この遅延時間は、サンプリング周期の８の倍数（バースト長の数の倍数）である。

【0076】

サンプリング周期Ｔ０～Ｔ５では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７に蓄積されているオーディオデータを読み出さず、待機する。

【0077】

サンプリング周期Ｔ６では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ０に蓄積されているオーディオデータ「－」を読み出す。

【0078】

サンプリング周期Ｔ７では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１に蓄積されているオーディオデータ「－」を読み出す。

【0079】

サンプリング周期Ｔ８では、ＤＳＰ１０６は、図３のＳＤＲＡＭ１１０及び１１１のアドレスａ８～ａ１５に記憶されているバースト長のワード数（８ワード）のオーディオデータ「ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，ｍ，ｎ」を、第２のバッファ・メモリ１０７のアドレスＡ８～Ａ１５にバースト転送する。

【0080】

また、サンプリング周期Ｔ８では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ２に蓄積されているオーディオデータａを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0081】

サンプリング周期Ｔ９では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ３に蓄積されているオーディオデータｂを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0082】

サンプリング周期Ｔ１０では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ４に蓄積されているオーディオデータｃを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0083】

サンプリング周期Ｔ１１では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ５に蓄積されているオーディオデータｄを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0084】

サンプリング周期Ｔ１２では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ６に蓄積されているオーディオデータｅを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0085】

サンプリング周期Ｔ１３では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ７に蓄積されているオーディオデータｆを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0086】

サンプリング周期Ｔ１４では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ８に蓄積されているオーディオデータｇを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0087】

サンプリング周期Ｔ１５では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ９に蓄積されているオーディオデータｈを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0088】

サンプリング周期Ｔ１６では、ＤＳＰ１０６は、図３のＳＤＲＡＭ１１０及び１１１のアドレスａ１６～ａ２３に記憶されているバースト長のワード数（８ワード）のオーディオデータ「ｏ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕ，ｖ」を、第２のバッファ・メモリ１０７のアドレスＡ０～Ａ７にバースト転送する。

【0089】

また、サンプリング周期Ｔ１６では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１０に蓄積されているオーディオデータｉを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0090】

サンプリング周期Ｔ１７では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１１に蓄積されているオーディオデータｊを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0091】

サンプリング周期Ｔ１８では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１２に蓄積されているオーディオデータｋを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0092】

サンプリング周期Ｔ１９では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１３に蓄積されているオーディオデータｌを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0093】

サンプリング周期Ｔ２０では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１４に蓄積されているオーディオデータｍを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0094】

サンプリング周期Ｔ２１では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１５に蓄積されているオーディオデータｎを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0095】

サンプリング周期Ｔ２２では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ０に蓄積されているオーディオデータｏを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0096】

サンプリング周期Ｔ２３では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ１に蓄積されているオーディオデータｐを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0097】

サンプリング周期Ｔ２４では、ＤＳＰ１０６は、図３のＳＤＲＡＭ１１０及び１１１のアドレスａ２４～ａ３１に記憶されているバースト長のワード数（８ワード）のオーディオデータ「ｗ，ｘ，ｙ，ｚ，Ａ，Ｂ，Ｃ，Ｄ」を、第２のバッファ・メモリ１０７のアドレスＡ８～Ａ１５にバースト転送する。

【0098】

また、サンプリング周期Ｔ２４では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ２に蓄積されているオーディオデータｑを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0099】

サンプリング周期Ｔ２５では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ３に蓄積されているオーディオデータｒを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0100】

サンプリング周期Ｔ２６では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ４に蓄積されているオーディオデータｓを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0101】

サンプリング周期Ｔ２７では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ５に蓄積されているオーディオデータｔを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0102】

サンプリング周期Ｔ２８では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ６に蓄積されているオーディオデータｕを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0103】

サンプリング周期Ｔ２９では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ７に蓄積されているオーディオデータｖを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0104】

サンプリング周期Ｔ３０では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ８に蓄積されているオーディオデータｗを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0105】

サンプリング周期Ｔ３１では、ＤＳＰ１０６は、第２のバッファ・メモリ１０７のアドレスＡ９に蓄積されているオーディオデータｘを読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。以下、ＤＳＰ１０６は、上記と同様の処理を繰り返す。

【0106】

なお、図２の書き込みのためのバースト転送と、図４の読み出しのためのバースト転送は、８サンプリング周期毎に、１回のバースト転送を行う例を示したが、これに限定されない。図２では、ＤＳＰ１０６は、８サンプリング周期毎に、２回のバースト転送を行ってもよい。例えば、図２のサンプリング周期Ｔ７では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７のアドレスＡ０～Ａ７のオーディオデータをＳＤＲＡＭ１１０及び１１１にバースト転送し、第１のバッファ・メモリ１０７のアドレスＡ８～Ａ１５のオーディオデータをＳＤＲＡＭ１１０及び１１１にバースト転送する。また、図２のサンプリング周期Ｔ１５では、ＤＳＰ１０６は、第１のバッファ・メモリ１０７のアドレスＡ８～Ａ１５のオーディオデータをＳＤＲＡＭ１１０及び１１１にバースト転送し、第１のバッファ・メモリ１０７のアドレスＡ０～Ａ７のオーディオデータをＳＤＲＡＭ１１０及び１１１にバースト転送する。この２回のバースト転送により、オーディオデータは、よりリアルタイムに、ＳＤＲＡＭ１１０及び１１１に書き込まれる。これは、より少ないサンプル数の遅延を実現できることを意味する。

【0107】

以上のように、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７にバースト長のワード数（８ワード）のオーディオデータをバースト転送するように制御する。この際、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７の前半エリアへのバースト長のオーディオデータのバースト転送と、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７の後半エリアへのバースト長のオーディオデータのバースト転送とを交互に行うように制御する。また、ＤＳＰ１０６は、バースト転送のサンプリング周期Ｔ０に対して６サンプリング周期後のサンプリング周期Ｔ６から、サンプリング周期Ｔ６～Ｔ３１で、第２のバッファ・メモリ１０７に転送されたオーディオデータを１ワード単位で順に読み出し開始する。

【0108】

ＤＳＰ１０６は、第２のバッファ・メモリ１０７の後半エリアからオーディオデータを１ワードずつ順に読み出している間に、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７の前半エリアにバースト長のオーディオデータをバースト転送するように制御し、第２のバッファ・メモリ１０７の前半エリアからオーディオデータを１ワードずつ順に読み出している間に、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７の後半エリアにバースト長のオーディオデータをバースト転送するように制御する上で、どれだけ先行してオーディオデータを読み出すかによって、バースト長未満の遅延長を制御する。ＳＤＲＡＭ１１０及び１１１のバースト転送のタイミングとバッファ・メモリ１０７への読み書きのタイミングのズレを制御することにより、バースト転送周期単位よりも短いサンプリング周期単位の遅延時間を有するオーディオデータを生成することができる。

【0109】

ＤＳＰ１０６は、サンプリング周期Ｔ８で、第２のバッファ・メモリ１０７のアドレスＡ２を開始アドレスとして、オーディオデータａ～ｚ，Ａ～Ｆを１ワード単位で順に読み出す。そのため、ＤＳＰ１０６は、サンプリング周期Ｔ６から、第２のバッファ・メモリ１０７のアドレスＡ０を開始アドレスとして、オーディオデータの読み出しを開始する。

【0110】

なお、ＤＳＰ１０６は、バースト転送のサンプリング周期Ｔ０に対して任意の数のサンプリング周期後のサンプリング周期Ｔ０～Ｔ３１から、サンプリング周期Ｔ０～Ｔ３１で、第２のバッファ・メモリ１０７に転送されたオーディオデータを１ワード単位で順に読み出し開始してもよい。

【0111】

例えば、ＤＳＰ１０６は、サンプリング周期Ｔ０から、第２のバッファ・メモリ１０７のアドレスＡ０を開始アドレスとして、オーディオデータの読み出しを開始することにより、サンプリング周期Ｔ２で、第２のバッファ・メモリ１０７のアドレスＡ２を開始アドレスとして、オーディオデータａ～ｚ，Ａ～Ｆを１ワード単位で順に読み出すことができる。

【0112】

また、ＤＳＰ１０６は、サンプリング周期Ｔ１から、第２のバッファ・メモリ１０７のアドレスＡ０を開始アドレスとして、オーディオデータの読み出しを開始することにより、サンプリング周期Ｔ３で、第２のバッファ・メモリ１０７のアドレスＡ２を開始アドレスとして、オーディオデータａ～ｚ，Ａ～Ｆを１ワード単位で順に読み出すことができる。

【0113】

また、ＤＳＰ１０６は、サンプリング周期Ｔ２から、第２のバッファ・メモリ１０７のアドレスＡ０を開始アドレスとして、オーディオデータの読み出しを開始することにより、サンプリング周期Ｔ４で、第２のバッファ・メモリ１０７のアドレスＡ２を開始アドレスとして、オーディオデータａ～ｚ，Ａ～Ｆを１ワード単位で順に読み出すことができる。

【0114】

したがって、ＤＳＰ１０６は、バースト転送のサンプリング周期Ｔ０に対して１サンプリング周期以上後のサンプリング周期Ｔ１～Ｔ３１から、サンプリング周期Ｔ１～Ｔ３１で、第２のバッファ・メモリ１０７に転送されたオーディオデータを１ワード単位で順に読み出し開始することができる。

【0115】

また、ＤＳＰ１０６は、バースト転送のサンプリング周期Ｔ０に対して２サンプリング周期以上後のサンプリング周期Ｔ２～Ｔ３１から、サンプリング周期Ｔ２～Ｔ３１で、第２のバッファ・メモリ１０７に転送されたオーディオデータを１ワード単位で順に読み出し開始することができる。

【0116】

また、ＤＳＰ１０６は、バースト転送のサンプリング周期Ｔ０から、バースト転送のサンプリング周期Ｔ０に対してバースト長（８ワード）の数のサンプリング周期の後のサンプリング周期Ｔ８の１つ前のサンプリング周期Ｔ７までのうちの任意のサンプリング周期Ｔ０～Ｔ７から、サンプリング周期Ｔ０～Ｔ３１で、第２のバッファ・メモリ１０７に転送されたオーディオデータを１ワード単位で順に読み出し開始することが好ましい。

【0117】

本実施形態によれば、ＤＳＰ１０６は、サンプリング周期の８の倍数（バースト長の倍数）の遅延時間を有する遅延信号だけでなく、サンプリング周期単位の遅延時間を有する遅延信号を生成することができる。

【0118】

ＤＳＰ１０６は、図４のようにサンプリング周期Ｔ８で、第２のバッファ・メモリ１０７のアドレスＡ２からオーディオデータａを読み出すと、サンプリング周期の８の倍数の遅延時間を有する遅延信号を生成することができる。

【0119】

また、ＤＳＰ１０６は、サンプリング周期Ｔ９で、第２のバッファ・メモリ１０７のアドレスＡ２からオーディオデータａを読み出すと、（サンプリング周期の８の倍数）＋（サンプリング周期）×１の遅延時間を有する遅延信号を生成することができる。

【0120】

また、ＤＳＰ１０６は、サンプリング周期Ｔ７で、第２のバッファ・メモリ１０７のアドレスＡ２からオーディオデータａを読み出すと、（サンプリング周期の８の倍数）－（サンプリング周期）×１の遅延時間を有する遅延信号を生成することができる。

【0121】

また、ＤＳＰ１０６は、サンプリング周期Ｔ６で、第２のバッファ・メモリ１０７のアドレスＡ２からオーディオデータａを読み出すと、（サンプリング周期の８の倍数）－（サンプリング周期）×２の遅延時間を有する遅延信号を生成することができる。

【0122】

同様に、ＤＳＰ１０６は、サンプリング周期Ｔ２で、第２のバッファ・メモリ１０７のアドレスＡ２からオーディオデータａを読み出すと、（サンプリング周期の８の倍数）－（サンプリング周期）×６の遅延時間を有する遅延信号を生成することができる。

【0123】

以上のように、ＤＳＰ１０６は、サンプリング周期の８の倍数（バースト長の倍数）の遅延時間を有する遅延信号だけでなく、サンプリング周期単位の遅延時間を有する遅延信号を生成することができる。ＤＳＰ１０６は、仮想シフトポインターを用いた遅延エフェクト実現部である。

【0124】

バースト長をＮサンプルとすると、第１のバッファ・メモリ１０７にオーディオデータを１ワードずつＮ個書き込むタイミングにはＮ通りある。第１のバッファ・メモリ１０７において、バースト転送したエリアの直後からＮ個書き込む場合と、１アドレス先行して書き込み始める場合とでは、遅延量が１サンプル異なる。同様に、Ｍアドレス先行して書き込み始めると、遅延量がＭサンプル異なる。このようにＮサンプル×整数＋Ｍの遅延量を実現できるようになる。逆に、ＳＤＲＡＭ１１０及び１１１から第２のバッファ・メモリ１０７への読み込みにおいても、同様に処理する事によって、１サンプル単位の遅延制御が可能になる。

【0125】

なお、ＤＳＰ１０６は、時分割処理により、遅延時間が異なる複数の遅延信号を生成し、原音のオーディオデータと複数の遅延信号を合成することにより、高品質のリバーブを実現することができる。

【0126】

複数の遅延信号がすべてサンプリング周期のバースト長の倍数である場合には、その周期性により強い相関が現れて、高品質のリバーブを実現できない。本実施形態によれば、ＤＳＰ１０６は、サンプリング周期のバースト長の倍数の遅延時間を有する遅延信号だけでなく、サンプリング周期単位の遅延時間を有する遅延信号を生成することができるので、高品質のリバーブを実現することができる。

【0127】

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【符号の説明】

【0128】

１００ ディジタル信号処理装置
１０１ ＣＰＵ
１０２ プログラムＲＯＭ
１０３ ワークＲＡＭ
１０４ バス
１０５ アナログ／ディジタルコンバータ
１０６ ＤＳＰ
１０７ バッファ・メモリ
１０８ ディジタル／アナログコンバータ
１０９ バス
１１０，１１１ ＳＤＲＡＭ

【図1】

【図2】

【図3】

【図4】