特許 7585170 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-08

(45)【発行日】2024-11-18

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H03K 17/785 20060101AFI20241111BHJP

   H01L 31/12 20060101ALI20241111BHJP

【ＦＩ】

H03K17/785

H01L31/12 C

H01L31/12 F

【請求項の数】 6

(21)【出願番号】P 2021153093

(22)【出願日】2021-09-21

(65)【公開番号】P2023044950

(43)【公開日】2023-04-03

【審査請求日】2023-09-19

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】劉 佳

(72)【発明者】

【氏名】堀 将彦

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開２００７－１６５６２１（ＪＰ，Ａ）

【文献】特開２０２１－０８９９７１（ＪＰ，Ａ）

【文献】特開２０２１－１２５６７０（ＪＰ，Ａ）

【文献】特開２００５－１６７３６１（ＪＰ，Ａ）

【文献】特開平１１－０２６８０６（ＪＰ，Ａ）

【文献】特開２００３－２８９１０８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １７／７８５

Ｈ０１Ｌ ３１／１２

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板の第１面上に設けられ、ソースが共通に接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴと、
前記基板の前記第１面上に設けられソースが共通に接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴと、
前記基板の前記第１面上に設けられ、前記第１のＭＯＳＦＥＴ、前記第２のＭＯＳＦＥＴ、前記第３のＭＯＳＦＥＴ、及び前記第４のＭＯＳＦＥＴに接続された受光素子と、
前記受光素子上に設けられた発光素子と
を備え、
前記第１のＭＯＳＦＥＴと、前記第３のＭＯＳＦＥＴとは、前記受光素子を挟んで対称に配置され、
前記第２のＭＯＳＦＥＴと、前記第４のＭＯＳＦＥＴとは、前記受光素子を挟んで対称に配置される、
半導体装置。

【請求項2】

基板と、
前記基板の第１面上に設けられ、ソースが共通に接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴと、
前記基板の前記第１面上に設けられソースが共通に接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴと、
前記基板の前記第１面上に設けられ、前記第１のＭＯＳＦＥＴ、前記第２のＭＯＳＦＥＴ、前記第３のＭＯＳＦＥＴ、及び前記第４のＭＯＳＦＥＴに接続された受光素子と、
前記受光素子上に設けられた発光素子と
を備え、
前記第１のＭＯＳＦＥＴのゲートと前記受光素子とを接続する第１のワイヤの長さと、前記第２のＭＯＳＦＥＴのゲートと前記受光素子とを接続する第２のワイヤの長さと、前記第３のＭＯＳＦＥＴのゲートと前記受光素子とを接続する第３のワイヤの長さと、前記第４のＭＯＳＦＥＴのゲートと前記受光素子とを接続する第４のワイヤの長さとは同じである、
半導体装置。

【請求項3】

基板と、
前記基板の第１面上に設けられ、ソースが共通に接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴと、
前記基板の前記第１面上に設けられソースが共通に接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴと、
前記基板の前記第１面上に設けられ、前記第１のＭＯＳＦＥＴ、前記第２のＭＯＳＦＥＴ、前記第３のＭＯＳＦＥＴ、及び前記第４のＭＯＳＦＥＴに接続された受光素子と、
前記受光素子上に設けられた発光素子と
を備え、
前記基板の前記第１面上に設けられ、前記基板に平行な第１方向に延伸し、前記基板に平行であり且つ前記第１方向と交差する第２方向に並んで配置された第１配線、第２配線、及び第３配線を更に備え、
前記第１のＭＯＳＦＥＴ及び前記第３のＭＯＳＦＥＴは、前記第１方向に並んで、前記第１配線と前記第２配線との間に配置され、
前記第２のＭＯＳＦＥＴ及び前記第４のＭＯＳＦＥＴは、前記第１方向に並んで、前記第２配線と前記第３配線との間に配置される、
半導体装置。

【請求項4】

前記第１のＭＯＳＦＥＴ及び前記第２のＭＯＳＦＥＴを介して、第１の信号が伝送され、
前記第３のＭＯＳＦＥＴ及び前記第４のＭＯＳＦＥＴを介して、第２の信号が伝送される、
請求項１乃至３のいずれか一項に記載の半導体装置。

【請求項5】

前記第１のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴとは、前記第２配線を挟んで対称に配置され、
前記第３のＭＯＳＦＥＴと、前記第４のＭＯＳＦＥＴとは、前記第２配線を挟んで対称に配置される、
請求項３に記載の半導体装置。

【請求項6】

前記第１のＭＯＳＦＥＴのソースと前記第１配線とを接続する第５のワイヤの長さと、前記第２のＭＯＳＦＥＴのソースと前記第３配線とを接続する第６のワイヤの長さと、前記第３のＭＯＳＦＥＴのソースと前記第１配線とを接続する第７のワイヤの長さと、前記第４のＭＯＳＦＥＴのソースと前記第３配線とを接続する第８のワイヤの長さと、は同じである、
請求項３または５に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体装置として、フォトリレー装置が知られている。フォトリレー装置は、発光素子及び受光素子を含む半導体リレー装置である。フォトリレー装置は、無接点のリレーであり、交流信号または直流信号の伝送に用いられる。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第６４４５９４０号公報

【文献】特開２０１３－１２０９４０号公報

【文献】特開２００４－１０３６５４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

差動伝送できる半導体装置を提供する。

【課題を解決するための手段】

【0005】

実施形態に係る半導体装置は、基板と、基板の第１面上に設けられ、ソースが共通に接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴと、基板の第１面上に設けられソースが共通に接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴと、基板の第１面上に設けられ、第１のＭＯＳＦＥＴ、第２のＭＯＳＦＥＴ、第３のＭＯＳＦＥＴ、及び第４のＭＯＳＦＥＴに接続された受光素子と、受光素子上に設けられた発光素子と、を含む。第１のＭＯＳＦＥＴと、第３のＭＯＳＦＥＴとは、受光素子を挟んで対称に配置される。第２のＭＯＳＦＥＴと、第４のＭＯＳＦＥＴとは、受光素子を挟んで対称に配置される。

【図面の簡単な説明】

【0006】

【図1】図１は、第１実施形態に係るフォトリレー装置の斜視図である。

【図2】図２は、第１実施形態に係るフォトリレー装置の平面図である。

【図3】図３は、第１実施形態に係るフォトリレー装置の断面図である。

【図4】図４は、第１実施形態に係るフォトリレー装置の回路図である。

【図5】図５は、フォトリレー装置の適用例を示す図である。

【図6】図６は、第２実施形態に係るフォトリレー装置の斜視図である。

【図7】図７は、第２実施形態に係るフォトリレー装置の平面図である。

【図8】図８は、第２実施形態に係るフォトリレー装置の断面図である。

【発明を実施するための形態】

【0007】

以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。

【0008】

本明細書及び特許請求の範囲において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時あるいは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

【0009】

１．第１実施形態
第１実施形態について、説明する。本実施形態では、半導体装置の例として、フォトリレー装置について説明する。

【0010】

１．１ 全体構成
まず、図１～図３を参照して、フォトリレー装置１の全体構成の一例について説明する。図１は、フォトリレー装置１の斜視図である。図２は、フォトリレー装置１の平面図である。図３は、フォトリレー装置１の断面図である。以下の説明では、フォトリレー装置１の基板１０に平行な方向をＸ方向とする。基板１０に平行であり、Ｘ方向と交差する方向をＹ方向とする。基板１０に垂直であり、Ｘ方向及びＹ方向に交差する方向をＺ方向とする。なお、図１及び図２では、封止樹脂が省略されている。

【0011】

図１～図３に示すように、フォトリレー装置１は、基板１０、４つのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）２０ａ、２０ｂ、２０ｃ、及び２０ｄ、ダイパッド３０、受光素子４０、接着層５０、発光素子６０、電極７０及び７１、入力端子８０及び８１、出力端子８２ａ、８２ｂ、８２ｃ、８２ｄ、ワイヤＷ１～Ｗ１４、並びに封止樹脂１００を含む。図２に示すように、本実施形態では、４つのＭＯＳＦＥＴ２０ａ、２０ｂ、２０ｃ、及び２０ｄ、ダイパッド３０、受光素子４０、発光素子６０、及び電極７０及び７１は、Ｙ方向に延伸する中心軸Ｃ１及びＸ方向の延伸する中心軸Ｃ２に対して対称（シンメトリ）となるように配置されている。中心軸Ｃ１及びＣ２は、例えば、基板１０のＺ方向を向いた面Ｓ１の中心を通過する。

【0012】

基板１０は、例えば、ポリイミドを用いたフレキシブル基板（ＦＰＣ：Flexible Printed Circuits）である。なお、基板１０は、フレキシブル基板に限定されない。基板１０は、例えば、Ｘ方向及びＹ方向に延伸する板状の形状を有する。

【0013】

ＭＯＳＦＥＴ２０ａ～２０ｄは、例えばエンハンスメント型のｎチャネルＭＯＳトランジスタである。ソース・コモン接続されたＭＯＳＦＥＴ２０ａ及び２０ｂの組は、第１の伝送経路の制御に用いられる。同様に、ソース・コモン接続されたＭＯＳＦＥＴ２０ｃ及び２０ｄの組は、第２の伝送経路の制御に用いられる。ＭＯＳＦＥＴ２０ａ及び２０ｂがオン状態の場合、フォトリレー装置１は、第１の伝送経路において、信号Ｓｐを伝送する。ＭＯＳＦＥＴ２０ｃ及び２０ｄがオン状態の場合、フォトリレー装置１は、第２の伝送経路において、信号Ｓｎを伝送する。信号Ｓｎは、例えば信号Ｓｐの反転信号である。なお、本実施形態では、フォトリレー装置１は、２つの伝送経路に対応する４つのＭＯＳＦＥＴ２０ａ～２０ｄを含む場合について説明するが、これに限定されない。フォトリレー装置１は、２つの伝送経路に対応する２つのＭＯＳＦＥＴを含んでいてもよい。すなわち、１つの伝送経路に対して１つのＭＯＳＦＥＴが設けられていてもよい。

【0014】

ＭＯＳＦＥＴ２０ａ（以下、「ＭＯＳ１」とも表記する）は、電極２１ａ、２２ａ、及び２３ａを含む。電極２１ａは、ＭＯＳＦＥＴ２０ａのドレイン電極として機能する。電極２２ａは、ＭＯＳＦＥＴ２０ａのソース電極として機能する。電極２３ａは、ＭＯＳＦＥＴ２０ａのゲート電極として機能する。電極２１ａは、基板１０の面Ｓ１上に設けられる。すなわち、電極２１ａは、基板１０の面Ｓ１上に設けられたダイパッドである。電極２１ａ上に、ＭＯＳＦＥＴ２０ａが設けられている。ＭＯＳＦＥＴ２０ａの上面、すなわち、電極２１ａと接する面と対向する面には、電極２２ａ及び電極２３ａが設けられている。

【0015】

ＭＯＳＦＥＴ２０ｂ（以下、「ＭＯＳ２」とも表記する）は、例えばＭＯＳＦＥＴ２０ａと同じ構造を有する。例えば、ＭＯＳＦＥＴ２０ｂは、中心軸Ｃ１に対して、ＭＯＳＦＥＴ２０ａと対称となるように配置されている。

【0016】

ＭＯＳＦＥＴ２０ｂは、電極２１ｂ、２２ｂ、及び２３ｂを含む。電極２１ｂは、ＭＯＳＦＥＴ２０ｂのドレイン電極として機能する。電極２２ｂは、ＭＯＳＦＥＴ２０ｂのソース電極として機能する。電極２３ｂは、ＭＯＳＦＥＴ２０ｂのゲート電極として機能する。電極２１ｂは、基板１０の面Ｓ１上に設けられる。すなわち、電極２１ｂは、基板１０の面Ｓ１上に設けられたダイパッドである。電極２１ｂ上に、ＭＯＳＦＥＴ２０ｂが設けられている。ＭＯＳＦＥＴ２０ｂの上面、すなわち、電極２１ｂと接する面と対向する面には、電極２２ｂ及び電極２３ｂが設けられている。例えば、電極２２ｂ及び電極２３ｂは、中心軸Ｃ１に対して、ＭＯＳＦＥＴ２０ａの電極２２ａ及び電極２３ａと対称となるように配置されている。

【0017】

ＭＯＳＦＥＴ２０ａの電極２２ａとＭＯＳＦＥＴ２０ｂの電極２２ｂとは、ワイヤＷ１及びＷ２を介して、共通に接続されている。すなわち、ＭＯＳＦＥＴ２０ａのソースとＭＯＳＦＥＴ２０ｂのソースとが共通に接続されている。なお、ワイヤの本数は、１本以上であればよい。

【0018】

ＭＯＳＦＥＴ２０ｃ（以下、「ＭＯＳ３」とも表記する）は、例えばＭＯＳＦＥＴ２０ａと同じ構造を有する。例えば、ＭＯＳＦＥＴ２０ｃは、中心軸Ｃ２に対して、ＭＯＳＦＥＴ２０ａと対称となるように配置されている。換言すれば、ＭＯＳＦＥＴ２０ａ及び２０ｃは、受光素子４０を挟んで、対称となるように配置されている。

【0019】

ＭＯＳＦＥＴ２０ｃは、電極２１ｃ、２２ｃ、及び２３ｃを含む。電極２１ｃは、ＭＯＳＦＥＴ２０ｃのドレイン電極として機能する。電極２２ｃは、ＭＯＳＦＥＴ２０ｃのソース電極として機能する。電極２３ｃは、ＭＯＳＦＥＴ２０ｃのゲート電極として機能する。電極２１ｃは、基板１０の面Ｓ１上に設けられる。すなわち、電極２１ｃは、基板１０の面Ｓ１上に設けられたダイパッドである。電極２１ｃ上に、ＭＯＳＦＥＴ２０ｃが設けられている。ＭＯＳＦＥＴ２０ｃの上面、すなわち、電極２１ｃと接する面と対向する面には、電極２２ｃ及び電極２３ｃが設けられている。例えば、電極２２ｃ及び電極２３ｃは、中心軸Ｃ２に対して、ＭＯＳＦＥＴ２０ａの電極２２ａ及び電極２３ａと対称となるように配置されている。

【0020】

ＭＯＳＦＥＴ２０ｄ（以下、「ＭＯＳ４」とも表記する）は、例えばＭＯＳＦＥＴ２０ａと同じ構造を有する。例えば、ＭＯＳＦＥＴ２０ｄは、中心軸Ｃ１に対して、ＭＯＳＦＥＴ２０ｃと対称となるように配置されている。また、ＭＯＳＦＥＴ２０ｄは、中心軸Ｃ２に対して、ＭＯＳＦＥＴ２０ｂと対称となるように配置されている。換言すれば、ＭＯＳＦＥＴ２０ｂ及び２０ｄは、受光素子４０を挟んで、対称となるように配置されている。

【0021】

ＭＯＳＦＥＴ２０ｄは、電極２１ｄ、２２ｄ、及び２３ｄを含む。電極２１ｄは、ＭＯＳＦＥＴ２０ｄのドレイン電極として機能する。電極２２ｄは、ＭＯＳＦＥＴ２０ｄのソース電極として機能する。電極２３ｄは、ＭＯＳＦＥＴ２０ｄのゲート電極として機能する。電極２１ｄは、基板１０の面Ｓ１上に設けられる。すなわち、電極２１ｄは、基板１０の面Ｓ１上に設けられたダイパッドである。電極２１ｄ上に、ＭＯＳＦＥＴ２０ｄが設けられている。ＭＯＳＦＥＴ２０ｄの上面、すなわち、電極２１ｄと接する面と対向する面には、電極２２ｄ及び電極２３ｄが設けられている。例えば、電極２２ｄ及び電極２３ｄは、中心軸Ｃ１に対して、ＭＯＳＦＥＴ２０ｃの電極２２ｃ及び電極２３ｃと対称となるように配置されている。また、電極２２ｄ及び電極２３ｄは、中心軸Ｃ２に対して、ＭＯＳＦＥＴ２０ｂの電極２２ｂ及び電極２３ｂと対称となるように配置されている。

【0022】

ＭＯＳＦＥＴ２０ｃの電極２２ｃとＭＯＳＦＥＴ２０ｄの電極２２ｄとは、ワイヤＷ３及びＷ４を介して、共通に接続されている。すなわち、ＭＯＳＦＥＴ２０ｃのソースとＭＯＳＦＥＴ２０ｄのソースとが共通に接続されている。なお、ワイヤの本数は、１本以上であればよい。

【0023】

ダイパッド３０は、基板１０の面Ｓ１上に設けられる。例えば、ダイパッド３０の中心位置は、中心軸Ｃ１と中心軸Ｃ２との交点と一致し得る。ダイパッド３０は、導電体であってもよいし、絶縁材料であってもよいし、半導体材料であってもよい。ダイパッド３０は、Ｘ方向及びＹ方向に延伸する板状の形状を有する。ダイパッド３０は、Ｙ方向において、ＭＯＳＦＥＴ２０ａとＭＯＳＦＥＴ２０ｃとの間、及びＭＯＳＦＥＴ２０ｂ及びＭＯＳＦＥＴ２０ｄとの間に配置されている。

【0024】

受光素子４０は、ＰＤＡ（Photo Diode Array）、またはフォトトランジスタ等である。以下では、受光素子４０がＰＤＡである場合について説明する。受光素子４０は、ダイパッド３０の上に設けられている。例えば、受光素子４０の中心位置は、中心軸Ｃ１と中心軸Ｃ２との交点と一致し得る。受光素子４０は、上面、すなわち、ダイパッド３０に接する面と対向するＺ方向を向いた面に、受光面を有する。受光素子４０は、電極４１～４８を含む。電極４１～４８は、受光素子４０の上面に設けられている。電極４１～４４は、Ｘ方向に並んで配置されている。電極４２は、電極４１とＸ方向に隣り合って配置される。電極４３は、中心軸Ｃ１に対して、電極４１と対称となるように配置されている。電極４４は、中心軸Ｃ１に対して、電極４２と対称となるように配置されている。換言すれば、例えば、電極４１及び４２は、発光素子６０を挟んで電極４３及び４４と対称となるように配置されている。電極４５～４８は、Ｘ方向に並んで配置されている。電極４５は、中心軸Ｃ２に対して、電極４１と対称となるように配置されている。電極４６は、中心軸Ｃ２に対して、電極４２と対称となるように配置されている。電極４７は、中心軸Ｃ１に対して、電極４５と対称であり、且つ中心軸Ｃ２に対して、電極４３と対称となるように配置されている。電極４８は、中心軸Ｃ１に対して、電極４６と対称であり、且つ中心軸Ｃ２に対して、電極４４と対称となるように配置されている。すなわち、電極４５及び４６は、発光素子６０を挟んで電極４７及び４８と対称となるように配置されている。

【0025】

例えば、電極４１、４３、４５、及び４７は、受光素子４０内において共通に接続され、アノード電極またはカソード電極のいずれか一方として機能する。また、例えば、電極４２、４４、４６、４８は、受光素子４０内において共通に接続され、アノード電極またはカソード電極の他方として機能する。電極４１は、ワイヤＷ５を介して、ＭＯＳＦＥＴ２０ａの電極２２ａに接続される。電極４２は、ワイヤＷ６を介して、ＭＯＳＦＥＴ２０ａの電極２３ａに接続される。電極４３は、ワイヤＷ７を介して、ＭＯＳＦＥＴ２０ｂの電極２２ｂに接続される。電極４４は、ワイヤＷ８を介して、ＭＯＳＦＥＴ２０ｂの電極２３ｂに接続される。電極４５は、ワイヤＷ９を介して、ＭＯＳＦＥＴ２０ｃの電極２２ｃに接続される。電極４６は、ワイヤＷ１０を介して、ＭＯＳＦＥＴ２０ｃの電極２３ｃに接続される。電極４７は、ワイヤＷ１１を介して、ＭＯＳＦＥＴ２０ｄの電極２２ｄに接続される。電極４８は、ワイヤＷ１２を介して、ＭＯＳＦＥＴ２０ｄの電極２３ｄに接続される。

【0026】

例えば、ワイヤＷ５、Ｗ７、Ｗ９、及びＷ１１の長さは、概略同じである。また、例えば、ワイヤＷ６、Ｗ８、Ｗ１０、及びＷ１２の長さは、概略同じである。概略同じとは、製造ばらつきによる誤差を含み得る。

【0027】

発光素子６０は、例えば、ＬＥＤ（Light Emitting Diode）である。発光素子６０は、接着層５０を介して、受光素子４０の上面（受光面）の上に配置される。例えば、発光素子６０の中心位置は、中心軸Ｃ１と中心軸Ｃ２との交点と一致し得る。なお、接着層５０には、透光性を有する絶縁材料が用いられる。発光素子６０の光の照射面は、接着層５０を介して、受光素子４０の受光面、すなわち、受光素子４０の上面と向かい合う。発光素子６０は、電極６１及び６２を含む。電極６１及び６２は、発光素子６０の上面、すなわち、受光素子４０と向かい合う面と対向するＺ方向を向いた面に設けられる。電極６１及び６２は、例えば、中心軸Ｃ２上において、中心軸Ｃ１に対して対象となる位置に配置される。電極６１及び６２は、いずれか一方が発光素子６０のアノード電極であり、他方が発光素子６０のカソード電極である。

【0028】

電極７０及び７１は、基板１０の面Ｓ１上に設けられたダイパッドである。電極７０及び７１は、例えば、中心軸Ｃ２上において、中心軸Ｃ１に対して対象となるように配置される。そして、例えば、Ｘ方向において、電極７０と電極７１との間に、ダイパッド３０が配置されている。電極７０は、ワイヤＷ１３を介して、発光素子６０の電極６１に接続される。電極７１は、ワイヤＷ１４を介して、発光素子６０の電極６２に接続される。ワイヤＷ１３及びＷ１４の長さは、概略同じである。

【0029】

入力端子８０及び８１、並びに出力端子８２ａ、８２ｂ、８２ｃ、及び８２ｄは、基板１０の面Ｓ１と対向する面Ｓ２上に設けられる。

【0030】

入力端子８０及び８１は、例えば、外部に設けられた図示せぬ直流電源に接続される。入力端子８０及び８１には、フォトリレー装置１を制御する(発光素子６０を発光させる)ための電圧が印加される。図３に示すように、入力端子８０は、基板１０を貫通する導電体８５を介して電極７０に電気的に接続される。同様に、入力端子８１は、基板１０を貫通する導電体８６を介して電極７１に電気的に接続される。

【0031】

出力端子８２ａ～８２ｄは、外部回路の信号線９１～９４にそれぞれ接続される。出力端子８２ａ及び８２ｂは、差動伝送における第１の伝送経路に対応する出力端子の組であり、出力端子８２ｃ及び８２ｄは、第２の伝送経路に対応する出力端子の組である。

【0032】

図３に示すように、出力端子８２ａは、基板１０を貫通する導電体８７ａを介して、ＭＯＳＦＥＴ２０ａの電極２１ａと電気的に接続される。同様に、出力端子８２ｂは、ＭＯＳＦＥＴ２０ｂの電極２１ｂに電気的に接続される。ＭＯＳＦＥＴ２０ａ及び２０ｂがオン状態の場合、出力端子８２ａ及び８２ｂは電気的に接続される。また、出力端子８２ｃは、基板１０を貫通する導電体８７ｃを介して、ＭＯＳＦＥＴ２０ｃの電極２１ｃと電気的に接続される。同様に、出力端子８２ｄは、ＭＯＳＦＥＴ２０ｄの電極２１ｄに電気的に接続される。ＭＯＳＦＥＴ２０ｃ及び２０ｄがオン状態の場合、出力端子８２ｃ及び８２ｄは電気的に接続される。

【0033】

ワイヤＷ１～Ｗ１４は、導電材料により構成される。なお、ワイヤＷ１～Ｗ１４は、ワイヤボンディングにより形成されてもよいし、フレキシブル基板の配線であってもよい。

【0034】

図３に示すように、封止樹脂１００は、基板１０の面Ｓ１の上において、ＭＯＳＦＥＴ２０ａ～２０ｄ、受光素子４０、発光素子６０、電極７０及び７１、並びにワイヤＷ１～Ｗ１４を覆い保護する。なお、封止樹脂１００は、複数の樹脂材を含んでいてもよい。例えば、封止樹脂１００は、発光素子６０を被覆する第１封止樹脂と基板１０の面Ｓ１の上方全体を被覆する第２封止樹脂により構成されていてもよい。

【0035】

１．２ フォトリレー装置の回路構成
次に、図４を参照して、フォトリレー装置１の回路構成の一例について説明する。図４は、フォトリレー装置１の回路図である。

【0036】

図４に示すように、発光素子６０は入力端子８０及び８１に接続される。入力端子８０及び８１には、フォトリレー装置１を制御するための入力電圧が印加される。

【0037】

受光素子４０は、例えば、制御回路４０ａと、直列に接続された数個～数十個のフォトダイオード４０ｂとを含むフォトダイオードアレイである。直列接続された複数のフォトダイオード４０ｂの両端は、制御回路４０ａに接続される。

【0038】

ＭＯＳＦＥＴ２０ａ～２０ｄのゲートは、受光素子４０のアノードに共通に接続される。ＭＯＳＦＥＴ２０ａ～２０ｄのソースは、受光素子４０のカソードに共通に接続される。ＭＯＳＦＥＴ２０ａのドレインは、出力端子８２ａに接続される。ＭＯＳＦＥＴ２０ｂのドレインは、出力端子８２ｂに接続される。ＭＯＳＦＥＴ２０ｃのドレインは、出力端子８２ｃに接続される。ＭＯＳＦＥＴ２０ｄのドレインは、出力端子８２ｄに接続される。

【0039】

入力側の発光素子６０がオン状態（発光状態）になると、ＭＯＳＦＥＴ２０ａ～２０ｄを駆動する受光素子４０は、発光素子６０から受光して、例えば、７Ｖ～１０数Ｖの電圧を発生させる。これにより、ＭＯＳＦＥＴ２０ａ～２０ｄがオン状態とされる。これにより、ＭＯＳＦＥＴ２０ａ及び２０ｂを介して、出力端子８２ａ及び８２ｂが電気的に接続される。また、ＭＯＳＦＥＴ２０ｃ及び２０ｄを介して、出力端子８２ｃ及び８２ｄが電気的に接続される。他方で、発光素子６０がオフ状態となると、ＭＯＳＦＥＴ２０ａ～２０ｄはオフ状態とされる。これにより、出力端子８２ａ及び８２ｂは、電気的に非接続状態とされる。また、出力端子８２ｃ及び８２ｄは、電気的に非接続状態とされる。

【0040】

１．３ フォトリレー装置の適用例
次に、図５を参照して、フォトリレー装置１の適用例について説明する。図５は、フォトリレー装置の適用例を示す図である。

【0041】

図５に示すように、フォトリレー装置１は、差動伝送に対応するドライバ及びレシーバに接続され、入力電圧Ｖｉｎが印加される。より具体的には、例えば、フォトリレー装置１の入力端子８０は接地され（接地電圧配線に接続され）、入力端子８１には、入力電圧Ｖｉｎが印加される。フォトリレー装置１の出力端子８２ａは、信号線９１を介して、ドライバの端子Ｐ（例えば非反転出力端子）に接続され、出力端子８２ｃは、信号線９３を介して、ドライバの端子Ｎ（例えば反転出力端子）に接続される。そして、フォトリレー装置１の出力端子８２ｂは、信号線９２を介して、レシーバの端子Ｐ（例えば非反転入力端子）に接続され、出力端子８２ｄは、信号線９４を介して、レシーバの端子Ｎ（例えば反転入力端子）に接続される。

【0042】

１．４ 本実施形態に係る効果
例えば、１つの受光素子と２つのＭＯＳＦＥＴを含むシングルエンドに対応したフォトリレー装置を、高周波伝送を行う差動伝送信号に用いる場合、２つの伝送経路に、フォトリレー装置が１つずつ設けられる。この場合、実装上の制約があるため、フォトリレー装置を２つ配置するには比較的大きな実装距離及びスペースが必要となる。このため、実装面積が大きくなり、コストは高くなる。

【0043】

これに対し、本実施形態に係る構成であれば、フォトリレー装置１は、受光素子４０、発光素子６０、差動伝送の一方の伝送経路に対応した出力端子８２ａ及び８２ｂ並びにＭＯＳＦＥＴ２０ａ及び２０ｂと、他方の伝送経路に対応した出力端子８２ｃ及び８２ｄ並びにＭＯＳＦＥＴ２０ｃ及び２０ｄとを含む。これにより、フォトリレー装置１は、差動伝送に対応できる。

【0044】

また、本実施形態に係る構成であれば、１つの受光素子４０により、４つのＭＯＳＦＥＴ２０ａ～２０ｄを制御できる。すなわち、１つの受光素子４０により２つの伝送経路を制御できる。したがって、シングルエンド対応のフォトリレー装置を２個使う場合と比較すると、部品点数（受光素子及び発光素子の個数）を削減できる。よって、実装コストを低減できる。更に、１パッケージ化により実装面積を低減できる。また、周辺部品との実装制約、周辺配線との配置制約が少なくなるため、利便性を向上できる。

【0045】

更に、本実施形態に係る構成であれば、ＭＯＳＦＥＴ２０ａ、２０ｂ、２０ｃ、及び２０ｄを受光素子４０に対して対称に配置できる。これにより、ＭＯＳＦＥＴ２０ａ、２０ｂ、２０ｃ、及び２０ｄの各々の電極と、受光素子４０とを接続するワイヤの長さのばらつきを低減できる。このため、オープンスタブのばらつきを低減できる。よって、フォトリレー装置１の伝送特性を改善できる。

【0046】

２．第２実施形態
次に、第２実施形態について説明する。第２実施形態では、第１実施形態と異なる構成について説明する。以下、第１実施形態と異なる点を中心に説明する。

【0047】

２．１ 全体構成
図６～図８を参照して、フォトリレー装置１の全体構成の一例について説明する。図６は、フォトリレー装置１の斜視図である。図７は、フォトリレー装置１の平面図である。図８は、フォトリレー装置１の断面図である。なお、図６及び図７では、封止樹脂が省略されている。

【0048】

図６～図８に示すように、フォトリレー装置１は、基板１０、４つのＭＯＳＦＥＴ２０ａ、２０ｂ、２０ｃ、及び２０ｄ、ダイパッド３０、受光素子４０、接着層５０、発光素子６０、電極７０及び７１、入力端子８０及び８１、出力端子８２ａ、８２ｂ、８２ｃ、８２ｄ、ワイヤＷ２１～Ｗ３８、封止樹脂１００、並びに補助配線１１０、１１１、及び１１２を含む。図７に示すように、本実施形態では、ＭＯＳＦＥＴ２０ａ及び２０ｂは、Ｙ方向に延伸する中心軸Ｃ１に対して対称となるように配置されている。同様に、ＭＯＳＦＥＴ２０ｃ及び２０ｄは、中心軸Ｃ１に対して対称となるように配置されている。

【0049】

本実施形態では、基板１０の面Ｓ１上に、Ｙ方向に延伸する３つの補助配線１１０～１１２がＸ方向に並んで配置されている。補助配線１１０～１１２の長さは、それぞれ異なっていてもよい。なお、オープンスタブのばらつき抑制のため、補助配線１１０及び１１２の長さは同じである方が好ましい。更に、不要な配線によるオープンスタブの影響を低減するため、補助配線１１０、１１１、１１２の両端において、ワイヤ接続位置から端部までの長さはより短い方が好ましい。補助配線１１０～１１２は、例えば銅を含み得る。例えば、補助配線１１１は、中心軸Ｃ１上に、受光素子４０及び発光素子６０と並んで配置されている。補助配線１１０及び１１２は、補助配線１１１（中心軸Ｃ１）に対して、対称となるように配置されている。

【0050】

補助配線１１０と補助配線１１１との間に、ＭＯＳＦＥＴ２０ａ及び２０ｃがＹ方向に並んで配置されている。例えば、ＭＯＳＦＥＴ２０ａよりもＭＯＳＦＥＴ２０ｃの方が、受光素子４０及び発光素子６０から遠ざかる位置に配置される。補助配線１１１と補助配線１１２との間に、ＭＯＳＦＥＴ２０ｂ及び２０ｄがＹ方向に並んで配置されている。例えば、ＭＯＳＦＥＴ２０ｂよりもＭＯＳＦＥＴ２０ｄの方が、受光素子４０及び発光素子６０から遠ざかる位置に配置される。すなわち、ＭＯＳＦＥＴ２０ａは、補助配線１１１（中心軸Ｃ１）に対して、ＭＯＳＦＥＴ２０ｂと対称となるように配置されている。また、ＭＯＳＦＥＴ２０ｃは、補助配線１１１（中心軸Ｃ１）に対して、ＭＯＳＦＥＴ２０ｄと対称となるように配置されている。

【0051】

ＭＯＳＦＥＴ２０ａの電極２２ａとＭＯＳＦＥＴ２０ｂの電極２２ｂとは、ワイヤＷ２１及びＷ２２を介して、共通に接続されている。ＭＯＳＦＥＴ２０ａの電極２２ａは、ワイヤＷ２５を介して、補助配線１１０に接続される。ＭＯＳＦＥＴ２０ａの電極２３ａは、ワイヤＷ２６を介して、補助配線１１１に接続される。ＭＯＳＦＥＴ２０ｂの電極２２ｂは、ワイヤＷ２７を介して、補助配線１１２に接続される。ＭＯＳＦＥＴ２０ｂの電極２３ｂは、ワイヤＷ２８を介して、補助配線１１１に接続される。

【0052】

ＭＯＳＦＥＴ２０ｃの電極２２ｃとＭＯＳＦＥＴ２０ｄの電極２２ｄとは、ワイヤＷ２３及びＷ２４を介して、共通に接続されている。ＭＯＳＦＥＴ２０ｃの電極２２ｃは、ワイヤＷ２９を介して、補助配線１１０に接続される。ＭＯＳＦＥＴ２０ｃの電極２３ｃは、ワイヤＷ３０を介して、補助配線１１１に接続される。ＭＯＳＦＥＴ２０ｄの電極２２ｄは、ワイヤＷ３１を介して、補助配線１１２に接続される。ＭＯＳＦＥＴ２０ｄの電極２３ｄは、ワイヤＷ３２を介して、補助配線１１１に接続される。

【0053】

例えば、ワイヤＷ２５、Ｗ２７、Ｗ２９、及びＷ３１の長さは、概略同じである。また、例えば、ワイヤＷ２６、Ｗ２８、Ｗ３０、及びＷ３２の長さは、概略同じである。

【0054】

受光素子４０は、電極４１～４４を含む。電極４１～４４は、受光素子４０の上面に設けられている。電極４１～４４は、Ｘ方向に並んで配置されている。電極４２は、電極４１とＸ方向に隣り合って配置される。電極４３は、中心軸Ｃ１に対して、電極４１と対称となるように配置されている。電極４４は、中心軸Ｃ１に対して、電極４２と対称となるように配置されている。

【0055】

例えば、電極４１及び４３は、受光素子４０内において共通に接続されて、アノード電極またはカソード電極のいずれか一方として機能する。また、例えば、電極４２及び４４は、受光素子４０内において共通に接続され、アノード電極またはカソード電極の他方として機能する。電極４１は、ワイヤＷ３３を介して、補助配線１１０に接続される。電極４２は、ワイヤＷ３４を介して、補助配線１１１に接続される。電極４３は、ワイヤＷ３５を介して、補助配線１１２に接続される。電極４４は、ワイヤＷ３６を介して、補助配線１１１に接続される。

【0056】

例えば、ワイヤＷ３３及びＷ３５の長さは、概略同じである。また、例えば、ワイヤＷ３４及びＷ３６の長さは、概略同じである。

【0057】

発光素子６０は、接着層５０を介して、受光素子４０の上面（受光面）の上に配置される。電極６１及び６２は、例えば、中心軸Ｃ１に対して対象となる位置に配置される。電極６１及び６２は、いずれか一方が発光素子６０のアノード電極であり、他方が発光素子６０のカソード電極である。

【0058】

電極７０及び７１は、中心軸Ｃ１に対して対象となるように配置される。そして、例えば、Ｘ方向において、電極７０と電極７１との間に、ダイパッド３０が配置されている。電極７０は、ワイヤＷ３７を介して、発光素子６０の電極６１に接続される。電極７１は、ワイヤＷ３８を介して、発光素子６０の電極６２に接続される。ワイヤＷ３７及びＷ３８の長さは、概略同じである。

【0059】

２．２ 本実施形態に係る効果
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。

【0060】

また、本実施形態に係る構成であれば、フォトリレー装置１は、補助配線１１０～１１２を含む。補助配線１１０～１１２を介して、４つのＭＯＳＦＥＴ２０ａ～２０ｄと、受光素子４０とを接続することにより、ＭＯＳＦＥＴ２０ａ～２０ｄと受光素子４０とを接続するワイヤの長さを短くできる。よって、各ワイヤの接触の可能性を低減できる。更に、ワイヤ同士の電磁結合も抑制できる。従って、フォトリレー装置１の信頼性を向上できる。

【0061】

更に、本実施形態に係る構成であれば、ＭＯＳＦＥＴ２０ａとＭＯＳＦＥＴ２０ｂとを補助配線１１１に対して対称に配置できる。これにより、ＭＯＳＦＥＴ２０ａの電極２２ａ及び２３ａに接続されるワイヤとＭＯＳＦＥＴ２０ｂの電極２２ｂ及び２３ｂに接続されるワイヤの長さのばらつきを低減できる。同様に、ＭＯＳＦＥＴ２０ｃとＭＯＳＦＥＴ２０ｄとを補助配線１１１に対して対称に配置できる。これにより、ＭＯＳＦＥＴ２０ｃの電極２２ｃ及び２３ｃに接続されるワイヤとＭＯＳＦＥＴ２０ｄの電極２２ｄ及び２３ｄに接続されるワイヤの長さのばらつきを低減できる。このため、オープンスタブのばらつきを低減できる。よって、フォトリレー装置１の伝送特性を改善できる。

【0062】

３．その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0063】

１…フォトリレー装置、１０…基板、２０ａ、２０ｂ、２０ｃ、２０ｄ…ＭＯＳＦＥＴ、２１ａ、２１ｂ、２１ｃ、２１ｄ、２２ａ、２２ｂ、２２ｃ、２２ｄ、２３ａ、２３ｂ、２３ｃ、２３ｄ、４１～４８、６１、６２、７０、７１…電極、３０…ダイパッド、４０…受光素子、４０ａ…制御回路、４０ｂ…フォトダイオード、５０…接着層、６０…発光素子、８０、８１…入力端子、８２ａ～８２ｄ…出力端子、８５、８６、８７ａ、８７ｃ…導電体、９１～９４…信号線、１００…封止樹脂、１１０～１１２…補助配線、Ｗ１～Ｗ１４、Ｗ２１～Ｗ３８…ワイヤ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】