(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-11
(45)【発行日】2024-11-19
(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法
(51)【国際特許分類】
H01S 5/026 20060101AFI20241112BHJP
H01S 5/22 20060101ALI20241112BHJP
H01S 5/343 20060101ALI20241112BHJP
【ＦＩ】
H01S5/026
H01S5/22 610
H01S5/343
【請求項の数】
10
(21)【出願番号】P 2021115747
(22)【出願日】2021-07-13
(65)【公開番号】P2023012226
(43)【公開日】2023-01-25
【審査請求日】2024-03-19
(73)【特許権者】
【識別番号】000102212
【氏名又は名称】ウシオ電機株式会社
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100109036
【弁理士】
【氏名又は名称】永岡 重幸
(72)【発明者】
【氏名】奥村 忠嗣
(72)【発明者】
【氏名】深井 春紀
(72)【発明者】
【氏名】須田 昇
(72)【発明者】
【氏名】坂井 繁太
【審査官】村井 友和
(56)【参考文献】
【文献】特開２００２－３６８３３５（ＪＰ，Ａ）
【文献】特開平０７－３１２４６２（ＪＰ，Ａ）
【文献】特開平０８－０７８３８６（ＪＰ，Ａ）
【文献】特開２００３－１５８３４４（ＪＰ，Ａ）
【文献】特開平０１－２３９９８４（ＪＰ，Ａ）
【文献】米国特許出願公開第２００３／０１５１８０４（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｓ ５／００－５／５０
(57)【特許請求の範囲】
【請求項1】
第１導電型クラッド層と、前記第１導電型クラッド層を区画する絶縁層と、
前記絶縁層にて区画された前記第１導電型クラッド層上にそれぞれ積層され、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）個の発光層と、
前記ｍ個の発光層上にそれぞれ積層されたｍ個の第２導電型クラッド層と、
前記絶縁層上に積層された多結晶半導体層とを備えることを特徴とする半導体発光素子。
【請求項2】
前記多結晶半導体層は、前記第２導電型クラッド層の構成元素を主成分として含むことを特徴とする請求項１に記載の半導体発光素子。
【請求項3】
前記発光層は、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０≦ｘ＜１、０＜ｙ＜１）を含むことを特徴とする請求項１または２に記載の半導体発光素子。
【請求項4】
前記第２導電型クラッド層は、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０＜ｘ≦１、０＜ｙ＜１）から構成されることを特徴とする請求項３に記載の半導体発光素子。
【請求項5】
前記ｍ個の第２導電型クラッド層にそれぞれ用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ間のＡｌ組成ｘの差は、前記ｍ個の発光層にそれぞれ用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ間のＡｌ組成ｘの差よりも小さいことを特徴とする請求項４に記載の半導体発光素子。
【請求項6】
前記絶縁層によって区画された前記第１導電型クラッド層上の前記ｍ個の発光層の幅は互いに異なることを特徴とする請求項１または２に記載の半導体発光素子。
【請求項7】
前記絶縁層は、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、ＢおよびＴｉの少なくともいずれか１つの酸化物、窒化物またはこれらの混合物を含むことを特徴とする請求項１または２に記載の半導体発光素子。
【請求項8】
第１導電型クラッド層を化合物半導体基板上に形成する工程と、開口幅が異なるｍ（ｍは２以上の整数）個の開口部を有するマスクを前記第１導電型クラッド層上に形成する工程と、
前記開口部に位置する前記第１導電型クラッド層上に発光層を選択成長する工程と、
前記マスク上に多結晶半導体層を堆積させつつ、前記発光層上に第２導電型クラッド層を積層する工程とを備えることを特徴とする半導体発光素子の製造方法。
【請求項9】
前記開口部に位置する前記第１導電型クラッド層をエッチングまたはクリーニングする工程をさらに備え、前記第１導電型クラッド層のエッチング面上またはクリーニング面上に前記発光層を選択成長することを特徴とする請求項８に記載の半導体発光素子の製造方法。
【請求項10】
前記開口部に前記第１導電型クラッド層を再成長する工程をさらに備え、前記第１導電型クラッド層の再成長面上に前記発光層を選択成長することを特徴とする請求項８に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【0002】
近年、半導体レーザを用いたプロジェクタなどのディスプレイ装置の市場が拡大している。半導体レーザをディスプレイ装置に用いる場合、解像度およびフレームレートなどの画質を向上させるため、狭ピッチでマルチ発光層（複数の発光層）を独立駆動するモノリシック構造の横シングルモード半導体レーザが求められる。
【0003】
特許文献１には、同一素子内で複数の波長のレーザを発振可能な多波長半導体レーザが開示されている。特許文献１の技術では、ＡｌＧａＡｓ系の量子井戸レーザにおいて、第１と第２の量子井戸活性層の井戸幅（物理的膜厚）を異ならせることで、多波長化が図られている。具体的には、半導体基板上に絶縁膜を形成後、素子形成領域の絶縁膜をエッチングで除去し、その後絶縁膜を含めた半導体基板全体にエピタキシャル成長を実施する。この時、絶縁膜上にはエピタキシャル成長は行われず、絶縁層をエッチング除去した部分に選択的にエピタキシャル成長が行われる。また、絶縁層の幅や、エッチング除去された領域の幅に応じてエピタキシャル成長により形成される素子の膜厚等を調整することができる。このような技術が知られており、同技術を選択成長法と呼ぶ。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平０５－０８２８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１に開示された方法では、赤色領域の発振波長を実現するために、例えば、ＡｌＧａＩｎＰ系の材料を用いると、選択成長時の組成ずれによって格子不整合が増大し、レーザの発光効率および寿命などが低下する恐れがあった。
【0006】
そこで、本発明の目的は、選択成長法を用いた場合の格子不整合を抑制しつつ、波長が互いに異なるレーザ光を放射可能なモノリシック構造の半導体発光素子および半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一態様に係る半導体発光素子によれば、第１導電型クラッド層と、前記第１導電型クラッド層を区画する絶縁層と、前記絶縁層にて区画された前記第１導電型クラッド層上にそれぞれ積層され、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）個の発光層と、前記ｍ個の発光層上にそれぞれ積層されたｍ個の第２導電型クラッド層と、前記絶縁層上に積層された多結晶半導体層とを備える。
【0008】
これにより、発光層の成膜時に絶縁層が設けられていない部分への選択成長法における選択性を低下させることなく素子形成が出来る。更に、絶縁層上にも積層出来る材料組成に調整する等により絶縁層上に多結晶状態の半導体層を形成すると共に、第２導電型クラッド層の成膜時の選択成長法における選択性を低下させることができ、ｍ個の発光層上にそれぞれ積層される第２導電型クラッド層の組成の均一化を図ることができる。このため、ｍ個の発光層の発振波長を異ならせることを可能としつつ、ＧａＡｓ等から成る化合物半導体基板と第２導電型クラッド層との間の格子不整合を抑制することができ、独立駆動可能なモノリシック多波長半導体レーザを実現しつつ、発光効率および寿命の低下を抑制することができる。
【0009】
また、第１導電型クラッド層を区画する絶縁層上に多結晶半導体層を堆積しつつ、ｍ個の発光層上に第２導電型クラッド層を積層することにより、化合物半導体基板と第２導電型クラッド層との間の格子不整合を抑制するために、絶縁層を除去する必要がなくなる。このため、発光層を大気暴露することなく、ｍ個の発光層上に第２導電型クラッド層を連続して形成することができ、第２導電型クラッド層の結晶品質の低下を抑制することができる。
【0010】
また、本発明の一態様に係る半導体発光素子によれば、前記多結晶半導体層は、前記第２導電型クラッド層の構成元素を主成分として含む。
【0011】
これにより、第２導電型クラッド層の成膜時に多結晶半導体層を絶縁層上に同時に成膜することができる。このため、ｍ個の発光層上にそれぞれ積層される第２導電型クラッド層の組成の均一化を図ることができ、化合物半導体基板と第２導電型クラッド層との間の格子不整合を抑制することができる。
【0012】
また、本発明の一態様に係る半導体発光素子によれば、前記発光層は、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０≦ｘ＜１、０＜ｙ＜１）を含む。
【0013】
これにより、ｍ個の発光層の発振波長を赤色域に設定することが可能となるとともに、Ａｌ組成ｘを低下させることで発光層形成時の選択成長法における選択性を増大させることが可能となる。このため、半導体レーザをディスプレイ装置の光源として用いることが可能となるとともに、独立駆動可能なモノリシック多波長半導体レーザを実現することが可能となり、横シングルモードレーザの干渉性を低下させ、ディスプレイ装置の画質を向上させることができる。
【0014】
また、本発明の一態様に係る半導体発光素子によれば、前記第２導電型クラッド層は、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０＜ｘ≦１、０＜ｙ＜１）から構成される。
【0015】
これにより、第２導電型クラッド層の成膜時に選択成長法における選択性を低下させることができる。このため、第２導電型クラッド層の成膜時に多結晶半導体層を絶縁層上に同時に成膜することができ、ｍ個の発光層上にそれぞれ積層される第２導電型クラッド層の組成の均一化を図ることができる。また、各発光層上の第２導電型クラッド層の膜厚を均一化することができ、電極を配置したサブマウント上にモノリシック多波長半導体レーザをジャンクションダウンボンディング実装することができる。このため、モノリシック多波長半導体レーザの放熱性を向上させることができ、モノリシック多波長半導体レーザの信頼性を向上させることができる。
【0016】
また、本発明の一態様に係る半導体発光素子によれば、前記ｍ個の第２導電型クラッド層にそれぞれ用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ間のＡｌ組成ｘの差は、前記ｍ個の発光層にそれぞれ用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ間のＡｌ組成ｘの差よりも小さい。
【0017】
これにより、発光層の成膜時に選択成長法における選択性を低下させることなく、第２導電型クラッド層の成膜時に選択成長法における選択性を低下させることができる。このため、ｍ個の発光層の発振波長を異ならせることを可能としつつ、化合物半導体基板と第２導電型クラッド層との間の格子不整合を抑制することができる。
【0018】
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層によって区画された前記第１導電型クラッド層上の前記ｍ個の発光層の幅は互いに異なる。
【0019】
これにより、第１導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成することで、第１導電型クラッド層上に形成されるｍ個の発光層の量子井戸幅をそれぞれ異ならせることができる。このため、発振波長の異なるｍ個の発光層を第１導電型クラッド層上に一括形成することができ、発振波長の異なるｍ個の発光層を形成するために、発光層の形成を繰り返す必要がなくなる。この結果、工程数の増大を抑制しつつ、独立駆動可能なモノリシック多波長半導体レーザを実現することができる。
【0020】
また、本発明の一態様に係る半導体発光素子によれば、前記ｍ個の発光層の量子井戸幅はそれぞれ異なる。
【0021】
これにより、ｍ個の発光層の発振波長を異ならせることができ、独立駆動可能なモノリシック多波長半導体レーザを実現することができる。
【0022】
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層は、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、ＢおよびＴｉの少なくともいずれか１つの酸化物、窒化物またはこれらの混合物を含む。
【0023】
これにより、発光層が絶縁層上に形成されるのを防止することが可能となるとともに、発光層および第２導電型クラッド層の成膜時に絶縁層によるコンタミネーションを防止することができ、結晶品質の低下を防止することができる。
【0024】
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層と前記第１導電型クラッド層との界面の高さ方向の位置と、前記発光層と前記第１導電型クラッド層との界面の高さ方向の位置は互いに等しい。
【0025】
これにより、第１導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、前記開口部に露出した第１導電型クラッド層上に発光層を形成することにより、その後形成される各層上面の高さを前記絶縁層部分と同等にでき平坦性を確保できる。また、絶縁層をそのまま残すことで工程数の増大を抑制することもできる。
【0026】
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層と前記第１導電型クラッド層との界面の高さ方向の位置は、前記発光層と前記第１導電型クラッド層との界面の高さ方向の位置より高くすることもできる。
【0027】
これにより、第１導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、開口部を介して露出された第１導電型クラッド層の表面の汚染物質または欠陥などを除去してから、第１導電型クラッド層上に発光層を形成することができ、発光層の結晶品質を向上させることができる。
【0028】
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層と前記第１導電型クラッド層との界面の高さ方向の位置は、前記発光層と前記第１導電型クラッド層との界面の高さ方向の位置より低くすることもできる。
【0029】
これにより、第１導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、開口部を介して露出された第１導電型クラッド層上に第１導電型クラッド層を再成長してから第１導電型クラッド層上に発光層を形成することができる。このため発光層形成前の工程で大気暴露した場合でも、大気暴露により汚染された第１導電型クラッド層の表面に発光層が直接接するのを防止することができ、発光層の結晶品質を向上させることができる。
【0030】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、第１導電型クラッド層を化合物半導体基板上に形成する工程と、開口幅が異なるｍ（ｍは２以上の整数）個の開口部を有するマスクを前記第１導電型クラッド層上に形成する工程と、前記開口部の前記第１導電型クラッド層上に発光層を選択成長する工程と、前記マスク上に多結晶半導体層を堆積させつつ、前記発光層上に第２導電型クラッド層を積層する工程と備える。
【0031】
これにより、発光層の成膜を繰り返すことなく、ｍ個の発光層の発振波長を異ならせることが可能となるとともに、発光層を大気暴露することなく、化合物半導体基板と第２導電型クラッド層との間の格子不整合を抑制することができる。このため、工程数の増大を抑制しつつ、ｍ個の独立駆動可能なモノリシック多波長半導体レーザを実現することが可能となるとともに、発光効率および寿命の低下を抑制することができる。
【0032】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記開口部の領域の前記第１導電型クラッド層をエッチングまたはクリーニングする工程をさらに備え、前記第１導電型クラッド層のエッチング面上またはクリーニング面上に前記発光層を選択成長する工程を有する。
【0033】
これにより、第１導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、開口部を介して露出された第１導電型クラッド層の表面の汚染物質または欠陥などが除去されたエッチング面上またはクリーニング面上に発光層を形成することができ、発光層の結晶品質を向上させることができる。
【0034】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記開口部に前記第１導電型クラッド層を再成長する工程をさらに備え、前記第１導電型クラッド層の再成長面上に前記発光層を選択成長する工程を有する。
【0035】
これにより、第１導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、前記開口部の領域に露出された第１導電型クラッド層の再成長面上に発光層を連続して形成することができ、発光層の結晶品質を向上させることができる。
【発明の効果】
【0036】
本発明の一態様においては、格子不整合を抑制しつつ、波長が互いに異なるレーザ光を放射可能なモノリシック構造の半導体発光素子を提供することができる。
【図面の簡単な説明】
【0037】
【図1】第１実施形態に係る半導体発光素子の概略構成を示す斜視図である。
【図2A】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2B】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2C】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2D】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2E】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2F】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3A】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3B】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3C】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3D】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3E】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3F】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3G】第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4A】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4B】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4C】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4D】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4E】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4F】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図4G】第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【発明を実施するための形態】
【0038】
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
【0039】
（第１実施形態）
図１は、第１実施形態に係る半導体発光素子の概略構成を示す斜視図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する３個の発光層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）個の発光層が設けられたモノリシック多波長半導体レーザであってもよい。また、以下の説明では、赤色域において多波長化された半導体レーザを例にとるが、本発明は、必ずしも赤色域において多波長化された半導体レーザに限定されるものではない。また、図１の例では、簡単化のため、モノリシック多波長半導体レーザが形成される化合物半導体基板および発光層に電流を注入する電極は省略した。
図１は、第１実施形態に係る半導体発光素子の概略構成を示す斜視図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する３個の発光層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）個の発光層が設けられたモノリシック多波長半導体レーザであってもよい。また、以下の説明では、赤色域において多波長化された半導体レーザを例にとるが、本発明は、必ずしも赤色域において多波長化された半導体レーザに限定されるものではない。また、図１の例では、簡単化のため、モノリシック多波長半導体レーザが形成される化合物半導体基板および発光層に電流を注入する電極は省略した。
【0040】
図１において、半導体レーザＺ０は、ｎ型クラッド層Ｎ、発光層Ａ１～Ａ３およびｐ型クラッド層Ｂ１～Ｂ３を備える。図１には記載しないが、ｎ型クラッド層Ｎは化合物半導体基板上に形成されており、本実施形態ではＧａＡｓ基板を用いている。このとき、各発光層Ａ１～Ａ３は、ｎ型クラッド層Ｎと各ｐ型クラッド層Ｂ１～Ｂ３との間でダブルヘテロ接合を形成することができる。各発光層Ａ１～Ａ３は、互いに異なる波長のレーザ光Ｌ１～Ｌ３を放射する。ここで、各レーザ光Ｌ１～Ｌ３の波長を赤色域に設定するために、各発光層Ａ１～Ａ３は、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０≦ｘ＜１、０＜ｙ＜１）を含むことができる。
【0041】
ｎ型クラッド層Ｎは、絶縁層Ｍにて区画領域Ｅ１～Ｅ３に区画されている。各区画領域Ｅ１～Ｅ３は、各発光層Ａ１～Ａ３の光導波方向に沿って設けられる。このとき、各発光層Ａ１～Ａ３は絶縁層Ｍにて分離される。絶縁層Ｍは、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、ＢおよびＴｉの少なくともいずれか１つの酸化物、窒化物またはこれらの混合物を含むことができる。このような材料を用いることにより、各発光層Ａ１～Ａ３を形成時に絶縁層Ｍ上に材料が積層されるのを防止することが可能となる。また、各発光層Ａ１～Ａ３形成後に絶縁層Ｍを除去することなくｐ型クラッド層Ｂ１～Ｂ３を成膜するため、絶縁層Ｍによるコンタミネーションを防止することができ、結晶品質の低下を防止することができる。
【0042】
各発光層Ａ１～Ａ３の幅Ｗ１～Ｗ３は互いに異なる。このとき、各区画領域Ｅ１～Ｅ３の幅は、各発光層Ａ１～Ａ３の幅Ｗ１～Ｗ３と等しくすることができる。例えば、各発光層Ａ１～Ａ３の幅Ｗ１～Ｗ３は、Ｗ１＜Ｗ２＜Ｗ３とすることができる。
【0043】
各発光層Ａ１～Ａ３は、活性層Ａ１Ｂ～Ａ３Ｂを備える。各活性層Ａ１Ｂ～Ａ３Ｂは、バリア層と井戸層が交互に積層された多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を用いることができる。各発光層Ａ１～Ａ３は、各活性層Ａ１Ｂ～Ａ３Ｂ下にガイド層Ａ１Ａ～Ａ３Ａ、各活性層Ａ１Ｂ～Ａ３Ｂ上にガイド層Ａ１Ｃ～Ａ３Ｃを備えてもよい。各ガイド層Ａ１Ａ～Ａ３Ａ、Ａ１Ｃ～Ａ３Ｃは、各活性層Ａ１Ｂ～Ａ３Ｂを導波するレーザ光をガイドすることができる。このとき、各ガイド層Ａ１Ａ～Ａ３Ａ、Ａ１Ｃ～Ａ３Ｃの厚みは、各活性層Ａ１Ｂ～Ａ３Ｂのバリア層の厚みより厚くすることができる。各ガイド層Ａ１Ａ～Ａ３Ａ、Ａ１Ｃ～Ａ３Ｃは、ＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層または閉じ込め層と呼ばれることもあり、ｎ型クラッド層Ｎおよびｐ型クラッド層Ｂ１～Ｂ３層よりも屈折率が高く、各活性層Ａ１Ｂ～Ａ３Ｂよりも屈折率が低い。
【0044】
ここで、各発光層Ａ１～Ａ３の幅Ｗ１～Ｗ３を互いに異ならせることで、各活性層Ａ１Ｂ～Ａ３Ｂの量子井戸幅を互いに異ならせることができ、各レーザ光Ｌ１～Ｌ３の波長を互いに異ならせることができる。ここで、各レーザ光Ｌ１～Ｌ３の波長を数ｎｍ程度異ならせることにより、横シングルモードレーザの干渉性を低下させることができ、半導体レーザＺ０をディスプレイ装置の光源として用いたときの画質を向上させることができる。
【0045】
各発光層Ａ１～Ａ３上には、ｐ型クラッド層Ｂ１～Ｂ３が積層されている。各ｐ型クラッド層Ｂ１～Ｂ３には、各発光層Ａ１～Ａ３の光導波方向に沿ってリッジＧ１～Ｇ３が形成されている。ここで、各ｐ型クラッド層Ｂ１～Ｂ３は、エッチストップ層Ｂ１Ｂ～Ｂ３Ｂを間にして上下に分離したｐ型クラッド層Ｂ１Ａ～Ｂ３Ａ、Ｂ１Ｃ～Ｂ３Ｃで構成されてもよい。エッチストップ層Ｂ１Ｂ～Ｂ３Ｂは、リッジＧ１～Ｇ３を形成するためのｐ型クラッド層Ｂ１～Ｂ３の厚さ方向のエッチングの停止位置を規定することができる。このとき、リッジＧ１～Ｇ３は、ｐ型クラッド層Ｂ１Ｃ～Ｂ３Ｃで構成することができる。ｐ型クラッド層Ｂ１Ｃ～Ｂ３Ｃ上には、キャップ層Ｃ１～Ｃ３が設けられる。キャップ層Ｃ１～Ｃ３は、各発光層Ａ１～Ａ３に電流を注入する電極との間でオーミックコンタクトをとることができる。
【0046】
ここで、ｐ型クラッド層Ｂ１～Ｂ３は、化合物半導体基板との格子不整合を低減するため、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０＜ｘ≦１、０＜ｙ＜１）から構成することができる。また、各ｐ型クラッド層Ｂ１～Ｂ３に用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ間のＡｌ組成ｘの差は、各発光層Ａ１～Ａ３に用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ間のＡｌ組成ｘの差よりも小さくすることができる。なお、エッチストップ層Ｂ１Ｂ～Ｂ３Ｂは、ｐ型クラッド層Ｂ１Ａ～Ｂ３Ａ、Ｂ１Ｃ～Ｂ３Ｃに対してエッチングレートを低下させるため、ｐ型クラッド層Ｂ１Ａ～Ｂ３Ａ、Ｂ１Ｃ～Ｂ３ＣよりもＡｌ組成ｘを低下させることができる。
【0047】
絶縁層Ｍ上には、多結晶半導体層Ｐが堆積されている。多結晶半導体層Ｐは、ｐ型クラッド層Ｂ１～Ｂ３の多結晶構造を含む。このとき、多結晶半導体層Ｐは、ｐ型クラッド層Ｂ１～Ｂ３の構成元素を主成分として含むことができる。この場合、各発光層Ａ１～Ａ３上へのｐ型クラッド層Ｂ１～Ｂ３の成膜と、絶縁層Ｍ上への多結晶半導体層Ｐの堆積は、同時に行うことができる。なお、多結晶半導体層Ｐは、エッチストップ層Ｂ１Ｂ～Ｂ３Ｂの多結晶構造とキャップ層Ｃ１～Ｃ３の多結晶晶構造を含んでもよい。
【0048】
ここで、ｐ型クラッド層Ｂ１～Ｂ３を（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰで構成したときのＡｌ組成ｘを増大させることにより、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させることができる。このため、各発光層Ａ１～Ａ３上へのｐ型クラッド層Ｂ１～Ｂ３の成膜時に、多結晶半導体層Ｐを絶縁層Ｍ上に堆積させることができる。なお、Ａｌ組成ｘが低いエッチストップ層Ｂ１Ｂ～Ｂ３Ｂがｐ型クラッド層Ｂ１～Ｂ３内にある場合においても、多結晶半導体層Ｐを絶縁層Ｍ上に堆積することができる。
【0049】
このとき、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させ、各発光層Ａ１～Ａ３上へのｐ型クラッド層Ｂ１～Ｂ３の成膜と、絶縁層Ｍ上への多結晶半導体層Ｐの堆積を同時に行うことにより、ｐ型クラッド層Ｂ１～Ｂ３の組成の均一化を図ることができる。このため、化合物半導体基板とｐ型クラッド層Ｂ１～Ｂ３との間の格子不整合を抑制することができ、半導体レーザＺ０の発光効率および寿命の低下を抑制することができる。
【0050】
また、各発光層Ａ１～Ａ３を（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰ（０≦ｘ＜１、０＜ｙ＜１）で構成し、各発光層Ａ１～Ａ３のＡｌ組成ｘをｐ型クラッド層Ｂ１～Ｂ３のＡｌ組成ｘより低くすることにより、各発光層Ａ１～Ａ３の成膜時に選択成長法における選択性を低下させることなく、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させることができる。このため、各発光層Ａ１～Ａ３の発振波長を異ならせることができ、独立駆動可能なモノリシック多波長半導体レーザを実現することができる。
【0051】
また、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させることにより、ｐ型クラッド層Ｂ１～Ｂの膜厚を均一化することができ、電極を配置したサブマウント上に半導体レーザＺ０をジャンクションダウンボンディング実装する場合にも、リッジごとで段差を生じることが無く、サブマウントに密着することができる。このため、半導体レーザＺ０の放熱性を向上させることができ、半導体レーザＺ０の信頼性を向上させることができる。
【0052】
また、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させることにより、ｎ型クラッド層Ｎ上に絶縁層Ｍが存在している場合においても、化合物半導体基板とｐ型クラッド層Ｂ１～Ｂ３との間の格子不整合を抑制しつつ、各発光層Ａ１～Ａ３上にｐ型クラッド層Ｂ１～Ｂ３を同一チャンバ内で連続して形成することができる。このため、化合物半導体基板とｐ型クラッド層Ｂ１～Ｂ３との間の格子不整合を抑制するために、絶縁層Ｍを除去する必要がなくなり、各発光層Ａ１～Ａ３を大気暴露することなくｐ型クラッド層Ｂ１～Ｂ３を成膜することが可能となる。結果として、ｐ型クラッド層Ｂ１～Ｂ３の結晶品質の低下を抑制することができる。
【0053】
（第２実施形態）
図２Ａから図２Ｆは、第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図２Ａから図２Ｆは、実施例１として図１に示した半導体レーザＺ０におけるＤＡ－ＤＡ線に沿って切断した断面に相当する図を示す。
図２Ａから図２Ｆは、第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図２Ａから図２Ｆは、実施例１として図１に示した半導体レーザＺ０におけるＤＡ－ＤＡ線に沿って切断した断面に相当する図を示す。
【0054】
図２Ａにおいて、エピタキシャル成長にてｎ型クラッド層Ｎを化合物半導体基板Ｓ上に成膜する。エピタキシャル成長は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）であってもよいし、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）であってもよいし、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）であってもよい。化合物半導体基板Ｓは、例えば、ＧａＡｓ基板である。ｎ型クラッド層Ｎの膜厚は、例えば、約２μｍに設定することができる。
【0055】
ｎ型クラッド層Ｎの組成は、例えば、（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰにおいて、ＧａＡｓ基板と格子整合させるため、例えば、Ｉｎ組成ｙを０．５に調整することができる。また、ｎ型クラッド層Ｎの屈折率を各発光層Ａ１～Ａ３の屈折率より小さくするため、ＡｌとＧａの組成比ｘ：１－ｘは、Ａｌ組成ｘの方を大きくし、ｘ：１－ｘ＝１：０に調整することができる。
【0056】
次に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）またはスパッタなどの方法にて、ｎ型クラッド層Ｎ上に絶縁層Ｍを形成する。なお、絶縁層Ｍは、例えば、ＳｉＯ２でもよいし、ＳｉＮでもよいし、Ａｌ２Ｏ３でもよい。絶縁層Ｍの膜厚は、発光層Ａ１の膜厚と同程度に設定することができ、例えば、１００ｎｍに設定することができる。絶縁層Ｍの膜応力を緩和するため、絶縁層Ｍの膜厚を数ｎｍ程度まで薄くしてもよい。
【0057】
次に、フォトリソグラフィー技術およびエッチング技術を用いることにより、絶縁層Ｍをパターニングし、開口幅が異なる開口部Ｖ１～Ｖ３を絶縁層Ｍに形成する。なお、このエッチングは、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングを用いることができる。あるいはウェットエッチングによってパターニングしてもよい。開口部Ｖ１～Ｖ３は、各発光層Ａ１～Ａ３の光導波方向に沿ってストライプ状に形成することができる。この開口部Ｖ１～Ｖ３によって絶縁層Ｍが分離されたマスクＭ１～Ｍ４をｎ型クラッド層Ｎ上に形成することができる。マスクＭ１～Ｍ４上では、各発光層Ａ１～Ａ３の結晶性成長が阻害される。ここで、マスクＭ１～Ｍ４は、各発光層Ａ１～Ａ３が形成される区画領域Ｅ１～Ｅ３を規定することができる。このとき、開口部Ｖ１～Ｖ３の開口幅は、区画領域Ｅ１～Ｅ３の幅を規定することができる。各マスクＭ１～Ｍ４のマスク幅は、例えば、５μｍ、５０μｍ、３０μｍ、１５μｍに設定することができる。
【0058】
次に、図２Ｂに示すように、エピタキシャル成長を用いることにより、開口部Ｖ１～Ｖ３の領域で露出されたｎ型クラッド層Ｎ上に発光層Ａ１～Ａ３を選択的に成膜する。このとき、各発光層Ａ１～Ａ３として、図１のガイド層Ａ１Ａ～Ａ３Ａ、活性層Ａ１Ｂ～Ａ３Ｂおよびガイド層Ａ１Ｃ～Ａ３Ｃを順次成膜することができる。ここで、各発光層Ａ１～Ａ３に用いられる（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰのＡｌ組成ｘを低下させることにより、各発光層Ａ１～Ａ３の成膜時に選択成長法における選択性を高め、各マスクＭ１～Ｍ４上に各発光層Ａ１～Ａ３が成膜されないようにすることができる。
【0059】
このとき、Ａｌ組成比ｘは、ｎ型クラッド層Ｎが最も高く、ガイド層Ａ１Ａ～Ａ３Ａ、Ａ１Ｃ～Ａ３Ｃあるいはバリア層、量子井戸層の順に低くなるように、エピタキシャル成長の原料の供給量を調整する。例えば、ガイド層Ａ１Ａ～Ａ３Ａ、Ａ１Ｃ～Ａ３Ｃおよびバリア層の組成はｘ＝０．７、ｙ＝０．５とし、量子井戸層は、それよりもＡｌ組成比ｘを小さくすることができる。また、量子井戸層はＡｌ組成比ｘ＝０とし、ＧａＩｎＰで構成することができる。ガイド層Ａ１Ａ～Ａ３Ａ、Ａ１Ｃ～Ａ３Ｃおよび活性層Ａ１Ｂ～Ａ３Ｂは、光導波路としてはコア層として機能する。このコア層の膜厚は、発振波長および各層の屈折率にも依存するが、赤色レーザでは、おおよそ５０ｎｍ～５００ｎｍであり、例えば、約１００ｎｍに設定することができる。
【0060】
ここで、絶縁層Ｍとｎ型クラッド層Ｎとの界面の高さ方向の位置と、各発光層Ａ１～Ａ３とｎ型クラッド層Ｎとの界面の高さ方向の位置を互いに等しくすることができる。このため、ｎ型クラッド層Ｎ上の絶縁層Ｍに開口幅が異なる開口部Ｖ１～Ｖ３を形成した後、ｎ型クラッド層Ｎ上に発光層Ａ１～Ａ３を形成することができる。
【0061】
次に、図２Ｃに示すように、エピタキシャル成長を用いることにより、各発光層Ａ１～Ａ３上にｐ型クラッド層Ｂ１～Ｂ３および不図示のキャップ層を順次成膜する。ここで、ｐ型クラッド層Ｂ１～Ｂ３を（ＡｌｘＧａ１－ｘ）１－ｙＩｎｙＰで構成したときのＡｌ組成ｘを増大させることにより、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させることができる。このため、ｐ型クラッド層Ｂ１～Ｂ３の膜厚を均一化することが可能となる。更には、多結晶半導体層Ｐを絶縁層Ｍ上に堆積させ、ｐ型クラッド層Ｂ１～Ｂ３の組成の均一化を図ることができる。例えば、Ａｌ組成ｘ＝０．９５に設定することができる。Ａｌは、ＧａおよびＩｎに比べてマスクＭ１～Ｍ４上に堆積しやすい。また、一旦マスクＭ１～Ｍ４上に多結晶半導体の堆積が生じると、Ａｌ以外のＧａやＩｎの堆積も促進されるため、開口部Ｖ１～Ｖ３の開口幅およびマスクＭ１～Ｍ４のマスク幅などのパターンによるｐ型クラッド層Ｂ１～Ｂ３の膜厚および組成の差が生じにくい。また、多結晶半導体層Ｐは、ｐ型クラッド層Ｂ１～Ｂ３よりも抵抗が高く、ｐ型クラッド層Ｂ１～Ｂ３を電気的に分離するための溝を省略することができる。
【0062】
次に、図２Ｄに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、ｐ型クラッド層Ｂ１～Ｂ３をパターニングし、各ｐ型クラッド層Ｂ１～Ｂ３にリッジＧ１～Ｇ３を形成する。なお、各ｐ型クラッド層Ｂ１～Ｂ３にリッジＧ１～Ｇ３を形成する際に各ｐ型クラッド層Ｂ１～Ｂ３にバンクＴ１～Ｔ３を形成してもよい。各バンクＴ１～Ｔ３は、各リッジＧ１～Ｇ３の両側に設けることができる。各バンクＴ１～Ｔ３は、各リッジＧ１～Ｇ３に加わる衝撃から各リッジＧ１～Ｇ３を保護することができる。ここで、図１のエッチストップ層Ｂ１Ｂ～Ｂ３Ｂをｐ型クラッド層Ｂ１～Ｂ３内に設けることにより、リッジＧ１～Ｇ３およびバンクＴ１～Ｔ３の形成時のｐ型クラッド層Ｂ１～Ｂ３の深さ方向のエッチングをエッチストップ層Ｂ１Ｂ～Ｂ３Ｂの位置でストップさせることができる。
【0063】
次に、図２Ｅに示すように、プラズマＣＶＤなどの方法により、ＳｉＯ２膜などからなる絶縁膜ＹをリッジＧ１～Ｇ３、バンクＴ１～Ｔ３および多結晶半導体層Ｐの表面に形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜Ｙをパターニングし、各リッジＧ１～Ｇ３の上面を露出させる開口部Ｋ１～Ｋ３を絶縁膜Ｙに形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜Ｙをパターニングし、各リッジＧ１～Ｇ３の上面を露出させる開口部Ｋ１～Ｋ３を絶縁膜Ｙに形成する。
【0064】
次に、図２Ｆに示すように、スパッタまたは蒸着などの方法を用いることにより、Ａｕなどの金属からなる電極材料を絶縁膜Ｙ上に形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜Ｙ上の電極材料をパターニングし、各開口部Ｋ１～Ｋ３を介して各リッジＧ１～Ｇ３に接続された電極Ｄ１～Ｄ３を形成する。各リッジＧ１～Ｇ３に接続された部分以外の電極Ｄ１～Ｄ３は、前記の絶縁層５上に形成される。この際、各電極Ｄ１～Ｄ３をリッジＧ１～Ｇ３上部に加えて、少なくとも一方のバンク上にも形成することで、実装時にリッジＧ１～Ｇ３に加わる衝撃を弱め、保護することができる。さらに、電極Ｄ１～Ｄ３まで形成した化合物半導体基板Ｓをバー状に劈開する。そして、スパッタなどの方法により、各発光層Ａ１～Ａ３の端面となる劈開面に端面保護膜を成膜し、劈開面に端面保護膜が形成されたバーを個片化することにより、半導体レーザＺ１を形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜Ｙ上の電極材料をパターニングし、各開口部Ｋ１～Ｋ３を介して各リッジＧ１～Ｇ３に接続された電極Ｄ１～Ｄ３を形成する。各リッジＧ１～Ｇ３に接続された部分以外の電極Ｄ１～Ｄ３は、前記の絶縁層５上に形成される。この際、各電極Ｄ１～Ｄ３をリッジＧ１～Ｇ３上部に加えて、少なくとも一方のバンク上にも形成することで、実装時にリッジＧ１～Ｇ３に加わる衝撃を弱め、保護することができる。さらに、電極Ｄ１～Ｄ３まで形成した化合物半導体基板Ｓをバー状に劈開する。そして、スパッタなどの方法により、各発光層Ａ１～Ａ３の端面となる劈開面に端面保護膜を成膜し、劈開面に端面保護膜が形成されたバーを個片化することにより、半導体レーザＺ１を形成する。
【0065】
なお、上述した実施形態では、ｎ型クラッド層Ｎの形成後にマスクＭ１～Ｍ４をｎ型クラッド層Ｎ上に形成する方法について説明したが、ｎ型クラッド層Ｎおよび活性層下のガイド層を形成後にマスクＭ１～Ｍ４を活性層下のガイド層上に形成してもよい。
【0066】
ここで、赤色レーザでは、ＡｌＧａＩｎＰ活性層およびＡｌＧａＩｎＰ混晶クラッド層がＧａＡｓ基板上に形成され、これらの結晶の格子定数はＩＩＩ族元素であるＡｌ、ＧａおよびＩｎの組成比に大きく依存する。このため、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性が高い場合、各発光層Ａ１～Ａ３上のｐ型クラッド層Ｂ１～Ｂ３に対して格子整合条件を成立させることは困難である。
【0067】
このとき、図１の活性層Ａ１Ｂ、Ａ２Ｂ、Ａ３Ｂ付近では選択成長法における選択性の高い結晶成長により活性層Ａ１Ｂ、Ａ２Ｂ、Ａ３Ｂ間で組成を変化させつつ、ｐ型クラッド層Ｂ１～Ｂ３の成膜時にはＡｌの供給量を増やし選択成長法における選択性を低下させることにより、ｐ型クラッド層Ｂ１～Ｂ３のサイズに関わらず組成を均一化することができる、この結果、各発光層Ａ１～Ａ３上のｐ型クラッド層Ｂ１～Ｂ３に対してＧａＡｓ基板との格子不整合を抑制し、転位の少ない結晶を成膜させることができる。また、ｐ型クラッド層Ｂ１～Ｂ３の成膜時に選択成長法における選択性を低下させることにより、ｐ型クラッド層Ｂ１～Ｂ３と同じ構成元素からなる多結晶半導体層ＰをマスクＭ１～Ｍ４上に堆積させることができる。多結晶半導体層ＰにてマスクＭ１～Ｍ４表面が覆われると、エピタキシャル成長の原料の組成によらず選択成長が阻害され、レーザチップが切り出されるウェハ上の全面に原料が付着する。
【0068】
そのため、ｐ型クラッド層Ｂ１～Ｂ３よりも後に成膜されるＧａＡｓキャップ層なども選択成長が阻害され、ウェハ上の全面に成膜される。ただし、マスク領域では、下地が半導体結晶ではなく、ＳｉＯ２またはＳｉＮなどの誘電体であり、導電性も低いため、隣接エミッタ間を電気的に分離する効果を多結晶半導体層Ｐに持たせることができる。
【0069】
なお、波長が１～１．６μｍの通信波長帯では、発光層材料としてＡｌＧａＩｎＡｓまたはＧａＩｎＡｓＰ、クラッド層材料としてＩｎＰがＩｎＰ基板上に成膜される。この材料系では、クラッド層が混晶ではなく、単結晶のＩｎＰであるため、発光層とクラッド層の格子整合条件を満たしつつ、厚膜の結晶成長が可能である。
【0070】
また、波長が約８５０ｎｍ～１０００ｎｍの赤外波長帯では、発光層材料としてＩｎＧａＡｓ、ＧａＡｓまたはＡｌ組成の低いＡｌＧａＡｓ、クラッド層材料として比較的Ａｌ組成の高いＡｌＧａＡｓがＧａＡｓ基板上に成膜される。クラッド層のＡｌＧａＡｓの格子定数は、ＡｌとＧａの組成比にほとんど左右されないため、選択成長によって組成比が異なっても格子不整合は小さく、転位の少ない厚膜の結晶成長が可能である。
【0071】
（第３実施形態）
図３Ａから図３Ｇは、第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図３Ａから図３Ｇは、実施例１として図１に示した半導体レーザＺ０におけるＤＡ－ＤＡ線に沿って切断した断面に相当する図を示す。
図３Ａから図３Ｇは、第３実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図３Ａから図３Ｇは、実施例１として図１に示した半導体レーザＺ０におけるＤＡ－ＤＡ線に沿って切断した断面に相当する図を示す。
【0072】
この第３実施形態の製造方法は、第２実施形態の製造方法に図３Ｂの工程が追加されている点以外は、第２実施形態の製造方法と同様である。
図３Ｂの工程では、ｎ型クラッド層Ｎ上の絶縁層Ｍに形成された開口部Ｖ１～Ｖ３を介してｎ型クラッド層Ｎをエッチングすることにより、各区画領域Ｅ１～Ｅ３に位置する凹部Ｈ１～Ｈ３をｎ型クラッド層Ｎに形成する。この凹部Ｈ１～Ｈ３の深さは、発光層Ａ１の膜厚と同程度に設定することができ、例えば、１００ｎｍに設定することができる。エッチングダメージを緩和するため、凹部Ｈ１～Ｈ３の深さを数ｎｍ程度まで浅くしてもよい。
図３Ｂの工程後、図２Ｂ～図２Ｆの工程と同様に図３Ｃ～図３Ｇの工程を実施することにより、半導体レーザＺ２を形成する。なお、図１に示したガイド層Ａ１Ａ～Ａ３Ａ、量子井層戸とバリア層およびガイド層１Ｃ～Ａ３Ｃの一部あるいはすべてが、実施例３におけるマスクＭ１～Ｍ４よりも下方に位置してもよい。
図３Ｂの工程では、ｎ型クラッド層Ｎ上の絶縁層Ｍに形成された開口部Ｖ１～Ｖ３を介してｎ型クラッド層Ｎをエッチングすることにより、各区画領域Ｅ１～Ｅ３に位置する凹部Ｈ１～Ｈ３をｎ型クラッド層Ｎに形成する。この凹部Ｈ１～Ｈ３の深さは、発光層Ａ１の膜厚と同程度に設定することができ、例えば、１００ｎｍに設定することができる。エッチングダメージを緩和するため、凹部Ｈ１～Ｈ３の深さを数ｎｍ程度まで浅くしてもよい。
図３Ｂの工程後、図２Ｂ～図２Ｆの工程と同様に図３Ｃ～図３Ｇの工程を実施することにより、半導体レーザＺ２を形成する。なお、図１に示したガイド層Ａ１Ａ～Ａ３Ａ、量子井層戸とバリア層およびガイド層１Ｃ～Ａ３Ｃの一部あるいはすべてが、実施例３におけるマスクＭ１～Ｍ４よりも下方に位置してもよい。
【0073】
このとき、各発光層Ａ１～Ａ３をｎ型クラッド層Ｎのエッチング面上に形成することができ、絶縁層Ｍとｎ型クラッド層Ｎとの界面の高さ方向の位置は、各発光層Ａ１～Ａ３とｎ型クラッド層Ｎとの界面の高さ方向の位置より高くすることができる。このため、開口部Ｖ１～Ｖ３に露出されたｎ型クラッド層Ｎの表面の汚染物質または欠陥などを除去してから、ｎ型クラッド層Ｎ上に発光層Ａ１～Ａ３を形成することができ、発光層Ａ１～Ａ３の結晶品質を向上させることができる。
【0074】
なお、発光層Ａ１～Ａ３の形成前に開口部Ｖ１～Ｖ３に露出されたｎ型クラッド層Ｎの表面の清浄性を向上させるため、紫外線照射などでｎ型クラッド層Ｎの表面をクリーニングし、このクリーニング面上に発光層Ａ１～Ａ３を形成してもよい。
【0075】
（第４実施形態）
図４Ａから図４Ｇは、第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図４Ａから図４Ｇは、実施例１として図１に示した半導体レーザＺ０におけるＤＡ－ＤＡ線に沿って切断した断面に相当する図を示す。
図４Ａから図４Ｇは、第４実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図４Ａから図４Ｇは、実施例１として図１に示した半導体レーザＺ０におけるＤＡ－ＤＡ線に沿って切断した断面に相当する図を示す。
【0076】
この第４実施形態の製造方法は、第２実施形態の製造方法に図４Ｂの工程が追加されている点以外は、第２実施形態の製造方法と同様である。
図４Ｂの工程では、ｎ型クラッド層Ｎ上の絶縁層Ｍに形成された開口部Ｖ１～Ｖ３上にｎ型クラッド層Ｎを再成長し、各区画領域Ｅ１～Ｅ３の位置のｎ型クラッド層Ｎをかさ上げする。このかさ上げの高さは、発光層Ａ１の膜厚と同程度に設定することができ、例えば、１００ｎｍに設定することができる。かさ上げ時の組成のばらつきを抑制するため、かさ上げの高さを数ｎｍ程度まで低くしてもよい。
図４Ｂの工程後、図２Ｂ～図２Ｆの工程と同様に図４Ｃ～図４Ｇの工程を実施することにより、半導体レーザＺ３を形成する。なお、図１に示したガイド層Ａ１Ａ～Ａ３Ａ、量子井層戸とバリア層およびガイド層１Ｃ～Ａ３Ｃの一部あるいはすべてが、実施例４におけるマスクＭ１～Ｍ４よりも上方に位置してもよい。
図４Ｂの工程では、ｎ型クラッド層Ｎ上の絶縁層Ｍに形成された開口部Ｖ１～Ｖ３上にｎ型クラッド層Ｎを再成長し、各区画領域Ｅ１～Ｅ３の位置のｎ型クラッド層Ｎをかさ上げする。このかさ上げの高さは、発光層Ａ１の膜厚と同程度に設定することができ、例えば、１００ｎｍに設定することができる。かさ上げ時の組成のばらつきを抑制するため、かさ上げの高さを数ｎｍ程度まで低くしてもよい。
図４Ｂの工程後、図２Ｂ～図２Ｆの工程と同様に図４Ｃ～図４Ｇの工程を実施することにより、半導体レーザＺ３を形成する。なお、図１に示したガイド層Ａ１Ａ～Ａ３Ａ、量子井層戸とバリア層およびガイド層１Ｃ～Ａ３Ｃの一部あるいはすべてが、実施例４におけるマスクＭ１～Ｍ４よりも上方に位置してもよい。
【0077】
このとき、各発光層Ａ１～Ａ３をｎ型クラッド層Ｎの再成長面Ｕ１～Ｕ３上に形成することができる。絶縁層Ｍとｎ型クラッド層Ｎとの界面の高さ方向の位置は、各発光層Ａ１～Ａ３とｎ型クラッド層Ｎとの界面の高さ方向の位置より低くすることができる。この高さの差に相当する厚み分、大気暴露による汚染等の影響を受けた開口部Ｖ１～Ｖ３上にｎ型クラッド層を追加的に積層（再成長面Ｕ１～Ｕ３）している。これにより、汚染等されたｎ型クラッド層Ｎの表面に発光層Ａ１～Ａ３が当接するのを防止することができ、追加的に積層され汚染等の影響を受けていない清浄な面（再成長面Ｕ１～Ｕ３）上に発光層Ａ１～Ａ３を形成できるので、発光層の結晶品質を向上させることができる。
【0078】
なお、上述した実施形態では、第１導電型クラッド層としてｎ型クラッド層、第２導電型クラッド層としてｐ型クラッド層を用いた例を示したが、第１導電型クラッド層としてｐ型クラッド層、第２導電型クラッド層としてｎ型クラッド層を用いてもよい。
【0079】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0080】
Ｚ０、Ｚ１、Ｚ２、Ｚ３ 半導体レーザ
Ｅ１～Ｅ３ 区画領域
Ｎ ｎ型クラッド層
Ａ１～Ａ３ 発光層
Ｂ１～Ｂ３ ｐ型クラッド層
Ｇ１～Ｇ３ リッジ
Ｍ 絶縁層
Ｐ 多結晶半導体層
Ｅ１～Ｅ３ 区画領域
Ｎ ｎ型クラッド層
Ａ１～Ａ３ 発光層
Ｂ１～Ｂ３ ｐ型クラッド層
Ｇ１～Ｇ３ リッジ
Ｍ 絶縁層
Ｐ 多結晶半導体層
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】