特許 7586082 炭化珪素半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-11

(45)【発行日】2024-11-19

(54)【発明の名称】炭化珪素半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241112BHJP

   H01L 29/12 20060101ALI20241112BHJP

   H01L 21/336 20060101ALI20241112BHJP

   H01L 29/739 20060101ALI20241112BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 652T

H01L29/78 653A

H01L29/78 652M

H01L29/78 652F

H01L29/78 658E

H01L29/78 658G

H01L29/78 658F

H01L29/78 655A

【請求項の数】 6

(21)【出願番号】P 2021537274

(86)(22)【出願日】2020-07-30

(86)【国際出願番号】 JP2020029300

(87)【国際公開番号】W WO2021024916

(87)【国際公開日】2021-02-11

【審査請求日】2023-04-21

(31)【優先権主張番号】P 2019144751

(32)【優先日】2019-08-06

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】内田 光亮

(72)【発明者】

【氏名】日吉 透

【審査官】恩田 和彦

(56)【参考文献】

【文献】国際公開第２０１２／１２７８２１（ＷＯ，Ａ１）

【文献】国際公開第２０１４／１４８１３０（ＷＯ，Ａ１）

【文献】特開２０１６－１６４９０６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０３５１６６８（ＵＳ，Ａ１）

【文献】特開２０１６－２１３４２１（ＪＰ，Ａ）

【文献】特開２０１８－０９３１３５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７３９

(57)【特許請求の範囲】

【請求項1】

主面を有する炭化珪素基板と、
前記炭化珪素基板上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
を有し、
前記炭化珪素基板は、
第１の導電型を有する第１の半導体層と、
前記第１の半導体層上に設けられ第２の導電型を有する第２の半導体層と、
前記第２の半導体層上に設けられ前記第２の半導体層によって前記第１の半導体層と分離され前記第１の導電型を有する第３の半導体層と、
を有し、
前記主面に第１の方向に沿って延びるトレンチが設けられており、
前記トレンチは、
前記第１の半導体層からなる底面と、
前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第１の側壁面と、
前記第１の方向と垂直な第２の方向において前記第１の側壁面から離間し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第２の側壁面と、
前記第１の方向に沿って延びる前記トレンチの端部を形成し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なり、前記第１の側壁面と前記第２の側壁面とに連なる第３の側壁面と、
を有し、
前記ゲート絶縁膜は、
前記底面上に位置する底領域と、
前記第１の側壁面上に位置する第１の側壁領域と、
前記第２の側壁面上に位置する第２の側壁領域と、
前記第３の側壁面上に位置する第３の側壁領域と、
前記第３の半導体層の上面上に位置して前記第３の側壁領域につながる頂領域と、
を有し、
前記底領域の厚さ、前記第３の側壁領域の厚さおよび前記頂領域の厚さのいずれもが、前記第１の側壁領域の前記第２の半導体層上での最小の厚さおよび前記第２の側壁領域の前記第２の半導体層上での最小の厚さのいずれよりも大きく、
前記第３の側壁領域および前記頂領域は、
前記炭化珪素基板を直接覆う第１の絶縁膜と、
前記第１の絶縁膜上に設けられた第２の絶縁膜と、
を有し、
前記第１の絶縁膜は第１の炭素原子濃度を有し、前記第２の絶縁膜は第２の炭素原子濃度を有し、前記第２の炭素原子濃度は前記第１の炭素原子濃度よりも小さく、
前記第１の側壁面は、前記第１の半導体層からなる第１の側面と、第２の半導体層からなる第２の側面と、第３の半導体層からなる第３の側面とを有し、
前記第２の側壁面は、前記第１の半導体層からなる第４の側面と、第２の半導体層からなる第５の側面と、第３の半導体層からなる第６の側面とを有し、
前記第１の絶縁膜および前記第２の絶縁膜は、前記底領域、前記第１の側壁領域および前記第２の側壁領域にも設けられており、
前記第１の絶縁膜は、
前記底面上に位置する第１の底部と、
前記第１の側壁面上に位置する第１の側壁部と、
前記第２の側壁面上に位置する第２の側壁部と、
前記第３の側壁面上に位置する第３の側壁部と、
前記第３の半導体層の前記上面上に位置する第１の頂部と、
を有し、
前記第１の側壁部は前記第１の側面上に位置する第１の領域と、前記第２の側面上に位置する第２の領域と、前記第３の側面上に位置する第３の領域とを有し、
前記第２の側壁部は前記第４の側面上に位置する第４の領域と、前記第５の側面上に位置する第５の領域と、前記第６の側面上に位置する第６の領域とを有し、
前記第２の絶縁膜は、
前記第１の底部上に位置する第２の底部と、
前記第１の側壁部上に位置する第４の側壁部と、
前記第２の側壁部上に位置する第５の側壁部と、
前記第３の側壁部上に位置する第６の側壁部と、
前記第１の頂部上に位置する第２の頂部と、
を有し、
前記第４の側壁部は、
前記第２の底部につながった第１の下方端と、
前記第１および第２の領域のいずれかの上に位置し前記第３の領域から離れた第１の上方端と、
を有し、
前記第５の側壁部は、
前記第２の底部につながった第２の下方端と、
前記第４および第５の領域のいずれかの上に位置し前記第６の領域から離れた第２の上方端と、
を有し、
前記第６の側壁部は、
前記第２の底部につながった第３の下方端と、
前記第２の頂部につながった第３の上方端と、
を有する炭化珪素半導体装置。

【請求項2】

前記第２の絶縁膜の厚さは１００ｎｍ以上３００ｎｍ以下である請求項１に記載の炭化珪素半導体装置。

【請求項3】

主面を有する炭化珪素基板と、
前記炭化珪素基板上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
を有し、
前記炭化珪素基板は、
第１の導電型を有する第１の半導体層と、
前記第１の半導体層上に設けられ第２の導電型を有する第２の半導体層と、
前記第２の半導体層上に設けられ前記第２の半導体層によって前記第１の半導体層と分離され前記第１の導電型を有する第３の半導体層と、
を有し、
前記主面に第１の方向に沿って延びるトレンチが設けられており、
前記トレンチは、
前記第１の半導体層からなる底面と、
前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第１の側壁面と、
前記第１の方向と垂直な第２の方向において前記第１の側壁面から離間し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第２の側壁面と、
前記第１の方向に沿って延びる前記トレンチの端部を形成し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なり、前記第１の側壁面と前記第２の側壁面とに連なる第３の側壁面と、
を有し、
前記ゲート絶縁膜は、
前記底面上に位置する底領域と、
前記第１の側壁面上に位置する第１の側壁領域と、
前記第２の側壁面上に位置する第２の側壁領域と、
前記第３の側壁面上に位置する第３の側壁領域と、
前記第３の半導体層の上面上に位置して前記第３の側壁領域につながる頂領域と、
を有し、
前記底領域の厚さ、前記第３の側壁領域の厚さおよび前記頂領域の厚さのいずれもが、前記第１の側壁領域の前記第２の半導体層上での最小の厚さおよび前記第２の側壁領域の前記第２の半導体層上での最小の厚さのいずれよりも大きく、
前記第３の側壁領域および前記頂領域は、
前記炭化珪素基板を直接覆う第１の絶縁膜と、
前記第１の絶縁膜上に設けられた第２の絶縁膜と、
を有し、
前記第１の絶縁膜は第１の炭素原子濃度を有し、前記第２の絶縁膜は第２の炭素原子濃度を有し、前記第２の炭素原子濃度は前記第１の炭素原子濃度よりも小さく、
前記第２の絶縁膜の厚さは１００ｎｍ以上３００ｎｍ以下である炭化珪素半導体装置。

【請求項4】

前記第２の絶縁膜は前記第１の絶縁膜より厚い請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。

【請求項5】

前記第１の側壁面と前記第３の半導体層の前記上面との第１の交線と、前記第２の側壁面と前記第３の半導体層の前記上面との第２の交線とが互いに平行である請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。

【請求項6】

前記第３の側壁面と前記第３の半導体層の前記上面との第３の交線は円弧状である請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置に関する。

【0002】

本出願は、２０１９年８月６日出願の日本出願２０１９－１４４７５１号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

【背景技術】

【0003】

炭化珪素半導体装置の一つとして、ゲートトレンチの底部に厚い絶縁膜が設けられたトレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている（たとえば、特許文献１）。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１４／１４８１３０号

【発明の概要】

【0005】

本実施形態の一観点によれば、炭化珪素半導体装置は、主面を有する炭化珪素基板と、前記炭化珪素基板上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有する。前記炭化珪素基板は、第１の導電型を有する第１の半導体層と、前記第１の半導体層上に設けられ第２の導電型を有する第２の半導体層と、前記第２の半導体層上に設けられ前記第２の半導体層によって前記第１の半導体層と分離され前記第１の導電型を有する第３の半導体層と、を有する。前記主面に第１の方向に沿って延びるトレンチが設けられており、前記トレンチは、前記第１の半導体層からなる底面と、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第１の側壁面と、前記第１の方向と垂直な第２の方向において前記第１の側壁面から離間し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第２の側壁面と、前記第１の方向に沿って延びる前記トレンチの端部を形成し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なり、前記第１の側壁面と前記第２の側壁面とに連なる第３の側壁面と、を有する。前記ゲート絶縁膜は、前記底面上に位置する底領域と、前記第１の側壁面上に位置する第１の側壁領域と、前記第２の側壁面上に位置する第２の側壁領域と、前記第３の側壁面上に位置する第３の側壁領域と、前記第３の半導体層の上面上に位置して前記第３の側壁領域につながる頂領域と、を有する。前記底領域の厚さ、前記第３の側壁領域の厚さおよび前記頂領域の厚さのいずれもが、前記第１の側壁領域の前記第２の半導体層上での最小の厚さおよび前記第２の側壁領域の前記第２の半導体層上での最小の厚さのいずれよりも大きい。

【図面の簡単な説明】

【0006】

【図1】図１は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その１）である。

【図2】図２は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その２）である。

【図3】図３は、実施形態に係る炭化珪素半導体装置におけるゲート絶縁膜の構成を示す斜視図である。

【図4】図４は、実施形態に係る炭化珪素半導体装置におけるゲート絶縁膜の構成を示す平面図である。

【図5】図５は、図１の一部を拡大して示す断面図（その１）である。

【図6】図６は、図１の一部を拡大して示す断面図（その２）である。

【図7A】図７Ａは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。

【図7B】図７Ｂは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。

【図7C】図７Ｃは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。

【図7D】図７Ｄは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。

【図7E】図７Ｅは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。

【図7F】図７Ｆは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。

【図7G】図７Ｇは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。

【図7H】図７Ｈは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。

【図7I】図７Ｉは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。

【図7J】図７Ｊは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。

【図7K】図７Ｋは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。

【図7L】図７Ｌは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１２）である。

【図7M】図７Ｍは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１３）である。

【図8A】図８Ａは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１４）である。

【図8B】図８Ｂは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１５）である。

【図8C】図８Ｃは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１６）である。

【図8D】図８Ｄは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１７）である。

【図8E】図８Ｅは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１８）である。

【図8F】図８Ｆは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１９）である。

【図8G】図８Ｇは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２０）である。

【図8H】図８Ｈは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２１）である。

【図8I】図８Ｉは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２２）である。

【図8J】図８Ｊは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２３）である。

【図8K】図８Ｋは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２４）である。

【図8L】図８Ｌは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２５）である。

【発明を実施するための形態】

【0007】

［本開示が解決しようとする課題］
特許文献１に記載の炭化珪素半導体装置によれば、所期の目的は達成される。しかしながら、特許文献１に記載の炭化珪素半導体装置によっても近年の更なる絶縁破壊耐性の向上の要請に十分に応えることは困難である。

【0008】

そこで、本開示は、絶縁破壊耐性を向上することができる炭化珪素半導体装置を提供することを目的とする。

【0009】

［本開示の効果］
本開示によれば、絶縁破壊耐性を向上することができる。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”－”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

【0011】

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、主面を有する炭化珪素基板と、前記炭化珪素基板上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、前記炭化珪素基板は、第１の導電型を有する第１の半導体層と、前記第１の半導体層上に設けられ第２の導電型を有する第２の半導体層と、前記第２の半導体層上に設けられ前記第２の半導体層によって前記第１の半導体層と分離され前記第１の導電型を有する第３の半導体層と、を有し、前記主面に第１の方向に延びるトレンチが設けられており、前記トレンチは、前記第１の半導体層からなる底面と、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第１の側壁面と、前記第１の方向と垂直な第２の方向において前記第１の側壁面から離間し、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なる第２の側壁面と、前記第３の半導体層および前記第２の半導体層を貫通して前記底面に連なり、前記第１の側壁面と前記第２の側壁面とに連なる第３の側壁面と、を有し、前記ゲート絶縁膜は、前記底面上に位置する底領域と、前記第１の側壁面上に位置する第１の側壁領域と、前記第２の側壁面上に位置する第２の側壁領域と、前記第３の側壁面上に位置する第３の側壁領域と、前記第３の半導体層の上面上に位置して前記第３の側壁領域につながる頂領域と、を有し、前記底領域の厚さ、前記第３の側壁領域の厚さおよび前記頂領域の厚さのいずれもが、前記第１の側壁領域の前記第２の半導体層上での最小の厚さおよび前記第２の側壁領域の前記第２の半導体層上での最小の厚さのいずれよりも大きい。

【0012】

第１の側壁面および第２の側壁面の近傍において第２の半導体層の一部がチャネルとして機能する。トレンチ内にゲート電極が設けられている場合、トレンチの底の角部に電界が集中しやすいが、この炭化珪素半導体装置では、ゲート絶縁膜の底領域の厚さが、第１の側壁領域および第２の側壁領域の第２の半導体層上での最小の厚さ、すなわち第２の半導体層のチャネルとして機能する部分上のゲート絶縁膜の厚さよりも大きい。従って、トレンチの底の角部に電界が集中しても、優れた耐圧を得ることができる。トレンチ内にゲート電極が設けられている場合、トレンチの上縁の角部にも電界が集中しやすいが、この炭化珪素半導体装置では、ゲート絶縁膜の第３の側壁領域の厚さおよび頂領域の厚さが、第２の半導体層のチャネルとして機能する部分上のゲート絶縁膜の厚さよりも大きい。従って、トレンチの上縁の角部に電界が集中しても、優れた耐圧を得ることができる。このため、絶縁破壊耐性を向上することができる。

【0013】

〔２〕 〔１〕において、前記第３の側壁領域および前記頂領域は、前記炭化珪素基板を直接覆う第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜と、を有し、前記第１の絶縁膜は第１の炭素原子濃度を有し、第２の絶縁膜は第２の炭素原子濃度を有し、前記第２の炭素原子濃度は前記第１の炭素原子濃度よりも小さくてもよい。炭素原子濃度が低い第２の絶縁膜を含むことで、より優れた絶縁破壊耐圧を得ることができる。

【0014】

〔３〕 〔２〕において、前記第２の絶縁膜は前記第１の絶縁膜より厚くてもよい。第２の絶縁膜が厚いことで、更に優れた絶縁破壊耐圧を得ることができる。

【0015】

〔４〕 〔２〕または〔３〕において、前記第１の側壁面は、前記第１の半導体層からなる第１の側面と、第２の半導体層からなる第２の側面と、第３の半導体層からなる第３の側面とを有し、前記第２の側壁面は、前記第１の半導体層からなる第４の側面と、第２の半導体層からなる第５の側面と、第３の半導体層からなる第６の側面とを有し、前記第１の絶縁膜および前記第２の絶縁膜は、前記底領域、前記第１の側壁領域および前記第２の側壁領域にも設けられており、前記第１の絶縁膜は、前記底面上に位置する第１の底部と、前記第１の側壁面上に位置する第１の側壁部と、前記第２の側壁面上に位置する第２の側壁部と、前記第３の側壁面上に位置する第３の側壁部と、前記第３の半導体層の前記上面上に位置する第１の頂部と、を有し、前記第１の側壁部は前記第１～第３の側面のそれぞれの上に位置する第１～第３の領域を有し、前記第２の側壁部は前記第４～第６の側面のそれぞれの上に位置する第４～第６の領域を有し、前記第２の絶縁膜は、前記第１の底部上に位置する第２の底部と、前記第１の側壁部上に位置する第４の側壁部と、前記第２の側壁部上に位置する第５の側壁部と、前記第３の側壁部上に位置する第６の側壁部と、前記第１の頂部上に位置する第２の頂部と、を有し、前記第４の側壁部は、前記第２の底部につながった第１の下方端と、前記第１および第２の領域のいずれかの上に位置し前記第３の領域から離れた第１の上方端と、を有し、前記第５の側壁部は、前記第２の底部につながった第２の下方端と、前記第４および第５の領域のいずれかの上に位置し前記第６の領域から離れた第２の上方端と、を有し、前記第６の側壁部は、前記第２の底部につながった第３の下方端と、前記第２の頂部につながった第３の上方端と、を有してもよい。

【0016】

ゲート絶縁膜は、第２の絶縁膜が設けられた部分で第２の絶縁膜が設けられていない部分よりも厚くなっている。そして、主に第２の底部と、第４の側壁部と、第５の側壁部とにより、トレンチの底の角部で優れた絶縁破壊耐性が得られ、主に第６の側壁部と、第２の頂部とにより、トレンチの上縁の角部で優れた絶縁破壊耐性が得られる。

【0017】

〔５〕 〔１〕～〔４〕において、前記第２の絶縁膜の厚さは１００ｎｍ以上３００ｎｍ以下であってもよい。第２の絶縁膜の厚さが１００ｎｍ以上であることで、より優れた絶縁破壊耐性を得ることができる。第２の絶縁膜の厚さが３００ｎｍ超であると、コストが過剰になるおそれがある。

【0018】

〔６〕 〔１〕～〔５〕において、前記第１の側壁面と前記第３の半導体層の前記上面との第１の交線と、前記第２の側壁面と前記第３の半導体層の前記上面との第２の交線とが互いに平行であってもよい。第１の交線と第２の交線とが互いに平行であることで、第１の側壁面および前記第２の側壁面の双方に優れた移動度が得られる面を用いやすい。

【0019】

〔７〕 〔１〕～〔６〕において、前記第３の側壁面と前記第３の半導体層の前記上面との第３の交線は円弧状であってもよい。第３の交線が円弧状であるとトレンチの上縁の角部に電界が集中しやすいが、電界が集中しても優れた絶縁破壊耐性を得ることができる。

【0020】

［本開示の実施形態の詳細］
本開示の実施形態は、いわゆる縦型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。図１および図２は、実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図３は、実施形態に係る炭化珪素半導体装置におけるゲート絶縁膜の構成を示す斜視図である。図４は、実施形態に係る炭化珪素半導体装置におけるゲート絶縁膜の構成を示す平面図である。図５および図６は、図１の一部を拡大して示す断面図である。図１は、図２、図３および図４中のＩ－Ｉ線に沿った断面を示す。図２は、図１、図３および図４中のＩＩ－ＩＩ線に沿った断面を示す。図５は、主に第１の絶縁膜の構成要素を示し、図６は、主に第２の絶縁膜の構成要素とゲート絶縁膜の寸法とを示す。

【0021】

図１および図２に示すように、実施形態に係る縦型のＭＯＳＦＥＴ５０１は、エピタキシャル基板１００と、ゲート絶縁膜２００と、ゲート電極２３０と、層間絶縁膜２０３と、ソース電極２２１と、ドレイン電極２１１と、ソース配線２２２と、保護電極２１２とを有する。

【0022】

エピタキシャル基板１００は、炭化珪素から作られており、単結晶基板１１０およびその上に設けられたエピタキシャル層を有する。エピタキシャル基板１００はエピタキシャル層側に主面１１１を有する。主面１１１は、たとえば（０００－１）面または（０００－１）面に対して８°未満のオフ角で傾斜した面である。オフ角は、６°以下であってもよいし、４°以下であってもよい。オフ角は、２°以上であってもよい。単結晶基板１１０およびエピタキシャル層は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。単結晶基板１１０は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型の導電型を有する。

【0023】

エピタキシャル層は、ｎ^－層１２１と、ｐ型ボディ層１２２と、ｎ領域１２３と、コンタクト領域１２４とを有する。ｎ^－層１２１は、ドナーが添加されていることでｎ型を有する。ｎ^－層１２１へのドナーの添加は、イオン注入によってではなく、ｎ^－層１２１のエピタキシャル成長時の不純物添加によって行われていることが好ましい。ｎ^－層１２１のドナー濃度は、単結晶基板１１０のドナー濃度よりも低いことが好ましい。ｎ^－層１２１のドナー濃度は、好ましくは１×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下であり、たとえば８×１０^１５ｃｍ^－３である。ｐ型ボディ層１２２は、ｎ^－層１２１上に設けられており、アクセプタが添加されていることでｐ型（第２の導電型）を有する。ｐ型ボディ層１２２のアクセプタ濃度は、たとえば１×１０^１８ｃｍ^－３である。ｎ領域１２３はｎ型を有する。ｎ領域１２３は、ｐ型ボディ層１２２上に設けられており、ｐ型ボディ層１２２によってｎ^－層１２１と分離されている。コンタクト領域１２４はｐ型を有する。コンタクト領域１２４は、ｐ型ボディ層１２２につながるようにｐ型ボディ層１２２の一部の上に形成されている。エピタキシャル基板１００は炭化珪素基板の一例である。ｎ^－層１２１は第１の半導体層の一例である。ｐ型ボディ層１２２は第２の半導体層の一例である。ｎ領域１２３は第３の半導体層の一例である。

【0024】

図１～図４に示すように、エピタキシャル基板１００の主面１１１に複数のトレンチＴＲが設けられている。トレンチＴＲは、たとえば主面１１１に平行な第１の方向に延びており、複数のトレンチＴＲが、主面１１１および第１の方向に直交する第２の方向に並んでいる。トレンチＴＲは、ｎ^－層１２１からなる底面ＢＴを有する。トレンチＴＲは、ｎ領域１２３およびｐ型ボディ層１２２を貫通して底面ＢＴに連なる第１の側壁面１１を有する。トレンチＴＲは、主面１１１に平行な方向で第１の側壁面１１から離間し、ｎ領域１２３およびｐ型ボディ層１２２を貫通して底面ＢＴに連なる第２の側壁面１２を有する。トレンチＴＲは、ｎ領域１２３およびｐ型ボディ層１２２を貫通して底面ＢＴに連なり、第１の側壁面１１と第２の側壁面１２とに連なる第３の側壁面１３を有する。第１の側壁面１１および第２の側壁面１２はｐ型ボディ層１２２上においてチャネル面ＣＨ（図３）を含む。底面ＢＴは、主面１１１とほぼ平行な平坦面である。具体的には、第１の側壁面１１、第２の側壁面１２および第３の側壁面１３は主面１１１に対して傾斜している。これによりトレンチＴＲは開口側に向かって拡がっている。第１の側壁面１１および第２の側壁面１２は、好ましくは、特にｐ型ボディ層１２２上において、所定の面方位の結晶面、たとえば面方位（０－３３－８）の結晶面（特殊面）を有する。面方位（０－３３－８）の結晶面は、優れた移動度が得られる結晶面である。

【0025】

たとえば、第１の側壁面１１とｎ領域１２３の上面１２３Ａとの第１の交線ＣＬ１と、第２の側壁面１２と上面１２３Ａとの第２の交線ＣＬ３とが互いに平行であってもよい。第１の交線ＣＬ１と第２の交線ＣＬ２とが互いに平行であると、第１の側壁面１１および第２の側壁面１２の双方に優れた移動度が得られる面、たとえば上記の特殊面を用いやすい。また、第３の側壁面１３と上面１２３Ａとの第３の交線ＣＬ３が円弧状であってもよい。第３の交線ＣＬ３が円弧状であると、トレンチＴＲを形成しやすい。

【0026】

図５に示すように、第１の側壁面１１は、ｎ^－層１２１、ｐ型ボディ層１２２およびｎ領域１２３のそれぞれからなる第１～第３の側面ＳＷ１～ＳＷ３を有する。第２の側壁面１２は、ｎ^－層１２１、ｐ型ボディ層１２２およびｎ領域１２３のそれぞれからなる第４～第６の側面ＳＷ４～ＳＷ６を有する。図２に示すように、第３の側壁面１３は、ｎ^－層１２１、ｐ型ボディ層１２２およびｎ領域１２３のそれぞれからなる第７～第９の側面ＳＷ７～ＳＷ９を有する。

【0027】

ゲート絶縁膜２００はトレンチＴＲ上に設けられている。ゲート絶縁膜２００はトレンチＴＲ内においてエピタキシャル基板１００とゲート電極２３０とを隔てている。

【0028】

図１および図２に示すように、ゲート絶縁膜２００は、底面ＢＴ上に位置する底領域３００Ｂと、第１の側壁面１１上に位置する第１の側壁領域３０１と、第２の側壁面１２上に位置する第２の側壁領域３０２と、第３の側壁面１３上に位置する第３の側壁領域３０３と、ｎ領域１２３の上面１２３Ａ上に位置して第３の側壁領域３０３につながる頂領域３００Ｔと、を有する。

【0029】

ゲート絶縁膜２００は、第１～第３の側壁面１１～１３および底面ＢＴの各々を直接覆う第１の絶縁膜２０１と、第１の絶縁膜２０１上に設けられた第２の絶縁膜２０２とを有する。第１および第２の絶縁膜２０１，２０２のそれぞれは第１および第２の炭素原子濃度を有する。第２の炭素原子濃度は第１の炭素原子濃度よりも小さくてもよい。第１の炭素原子濃度は１×１０^１５ｃｍ^－３より大きくてもよい。第２の炭素原子濃度は、１×１０^１５ｃｍ^－３より小さくてもよく、実質的に濃度がゼロであってもよい。

【0030】

図１および図２に示すように、第１の絶縁膜２０１は、底面ＢＴと第１の側壁面１１とがなす角部ＣＲＢ１上に位置する部分と、底面ＢＴと第２の側壁面１２とがなす角部ＣＲＢ２上に位置する部分と、底面ＢＴと第３の側壁面１３とがなす角部ＣＲＢ３上に位置する部分と、第３の側壁面１３と上面１２３Ａ面とがなす角部ＣＲＴ上に位置する部分とを有する。具体的には、第１の絶縁膜２０１は、図２および図５に示すように、底面ＢＴ上に位置する第１の底部３１０Ｂと、第１の側壁面１１上に位置する第１の側壁部３１１と、第２の側壁面１２上に位置する第２の側壁部３１２と、第３の側壁面１３上に位置する第３の側壁部３１３と、上面１２３Ａ上に位置する第１の頂部３１０Ｔとを有する。

【0031】

図５に示すように、第１の側壁部３１１は、第１～第３の側面ＳＷ１～ＳＷ３のそれぞれの上に位置する第１～第３の領域４１１～４１３を有する。第２の側壁部３１２は、第４～第６の側面ＳＷ４～ＳＷ６のそれぞれの上に位置する第４～第６の領域４１４～４１６を有する。図２に示すように、第３の側壁部３１３は、第７～第９の側面ＳＷ７～ＳＷ９のそれぞれの上に位置する第７～第９の領域４１７～４１９を有する。第１の絶縁膜２０１は、酸化膜であることが好ましく、エピタキシャル基板１００のトレンチＴＲの表面を熱酸化することによって得られたものあることがより好ましい。

【0032】

図１および図２に示すように、第２の絶縁膜２０２は、第１の絶縁膜２０１を介して、角部ＣＲＢ１上に位置する部分と、角部ＣＲＢ２上に位置する部分と、角部ＣＲＢ３上に位置する部分と、角部ＣＲＴ上に位置する部分とを有する。具体的には、第２の絶縁膜２０２は、図２および図６に示すように、第１の底部３１０Ｂ上に位置する第２の底部３２０Ｂと、第１の側壁部３１１上に位置する第４の側壁部３２４と、第２の側壁部３１２上に位置する第５の側壁部３２５と、第３の側壁部３１３上に位置する第６の側壁部３２６と、第１の頂部３１０Ｔ上に位置する第２の頂部３２０Ｔとを有する。

【0033】

図６に示すように、第４の側壁部３２４は、第２の底部３２０Ｂにつながった第１の一方端Ｅ４１と、第１および第２の領域４１１，４１２（図５参照）のいずれかの上に位置し第３の領域４１３から離れた第１の他方端Ｅ４２とを有する。第５の側壁部３２５は、第２の底部３２０Ｂにつながった第２の一方端Ｅ５１と、第１および第２の領域４１１，４１２（図５参照）のいずれかの上に位置し第３の領域４１３から離れた第２の他方端Ｅ５２とを有する。第１の他方端Ｅ４２および第２の他方端Ｅ５２が第１の領域４１１と第２の領域４１２との境界上に位置してもよい。図２に示すように、第６の側壁部３２６は、第２の底部３２０Ｂにつながった第３の一方端Ｅ６１と、第２の頂部３２０Ｔにつながった第３の他方端Ｅ６２とを有する。第２の絶縁膜２０２は、酸化珪素、窒化珪素、およびリン珪酸ガラスの少なくともいずれかから作られていてもよい。第２の絶縁膜２０２は、シリコンを含み炭素を含まない膜の熱酸化膜であってもよく、たとえば二酸化珪素（ＳｉＯ_２）から作られている。

【0034】

ゲート絶縁膜２００の底領域３００Ｂに、第１の絶縁膜２０１の第１の底部３１０Ｂと、第２の絶縁膜２０２の第２の底部３２０Ｂとが含まれる。ゲート絶縁膜２００の第１の側壁領域３０１に、第１の絶縁膜２０１の第１の側壁部３１１と、第２の絶縁膜２０２の第４の側壁部３２４とが含まれる。ゲート絶縁膜２００の第２の側壁領域３０２に、第１の絶縁膜２０１の第２の側壁部３１２と、第２の絶縁膜２０２の第５の側壁部３２５とが含まれる。ゲート絶縁膜２００の第３の側壁領域３０３に、第１の絶縁膜２０１の第３の側壁部３１３と、第２の絶縁膜２０２の第６の側壁部３２６とが含まれる。ゲート絶縁膜２００の頂領域３００Ｔに、第１の絶縁膜２０１の第１の頂部３１０Ｔと、第２の絶縁膜２０２の第２の頂部３２０Ｔとが含まれる。

【0035】

底領域３００Ｂは厚さｄ_０を有する。第１の側壁領域３０１および第２の側壁領域３０２は、第１の絶縁膜２０１を有しかつ第２の絶縁膜２０２を有しない部分、すなわち第１の絶縁膜２０１のみからなる部分を有し、この部分は厚さｄ_１を有する。第１の側壁領域３０１および第２の側壁領域３０２は、第１の絶縁膜２０１および第２の絶縁膜２０２を有する部分を含み、この部分は厚さｄ_２を有する。厚さｄ_２の部分は、ｎ^－層１２１上のみに位置してもよく、更にｐ型ボディ層１２２の一部の上に位置してもよい。厚さｄ_１は、第１の側壁領域３０１のｐ型ボディ層１２２上での最小の厚さおよび第２の側壁領域３０２のｐ型ボディ層１２２上での最小の厚さである。よって、第１の側壁領域３０１のｐ型ボディ層１２２上での最小の厚さｄ_１と、第２の側壁領域３０２のｐ型ボディ層１２２上での最小の厚さｄ_１がそれぞれ存在することになるが、両者は同一である場合が多い。第３の側壁領域３０３は、第１の絶縁膜２０１および第２の絶縁膜２０２を有し、この部分は厚さｄ_３を有する。頂領域３００Ｔは、第１の絶縁膜２０１および第２の絶縁膜２０２を有し、この部分は厚さｄ_４を有する。少なくとも、厚さｄ_０が厚さｄ_１より大きく、厚さｄ_３が厚さｄ_１より大きく、厚さｄ_４がｄ_１より大きい。厚さｄ_０が厚さｄ_４と等しくてもよく、厚さｄ_３が厚さｄ_０および厚さｄ_４と等しくてもよい。好ましくは、厚さｄ_０は厚さｄ_２以上である。好ましくは、厚さｄ_２は厚さｄ_１の１．５倍より大きい。好ましくは、厚さｄ_２は厚さｄ_１の５倍より小さい。なお、厚さｄ_１が２つ存在する場合には、厚さｄ_０、ｄ_３又はｄ_４が厚さｄ_１よりも大きいというのは、厚さｄ_０、ｄ_３又はｄ_４がいずれの厚さｄ_１よりも厚いことを意味する。

【0036】

ゲート電極２３０はトレンチＴＲ内に設けられている。具体的にはゲート電極２３０はゲート絶縁膜２００を介してトレンチＴＲ上に設けられている。ゲート電極２３０は、少なくとも第１の絶縁膜２０１の第２の領域４１２と第５の領域４１５とに接している。ゲート電極２３０の上面は、ゲート絶縁膜２００の頂領域３００Ｔの上面とほぼ同じ高さになっている。層間絶縁膜２０３は、ゲート絶縁膜２００のうちｎ領域１２３の上面上にまで延在する部分とゲート電極２３０とを覆うように設けられている。

【0037】

ソース電極２２１は、層間絶縁膜２０３を貫通してｎ領域１２３およびコンタクト領域１２４の各々に接している。ソース配線２２２はソース電極２２１に接するようにソース電極２２１および層間絶縁膜２０３上に設けられている。ドレイン電極２１１は、エピタキシャル基板１００の、トレンチＴＲが設けられた面と反対の面の上に設けられている。保護電極２１２はドレイン電極２１１を被覆している。

【0038】

次に、実施形態に係るＭＯＳＦＥＴ５０１の製造方法について説明する。図７Ａ～図７Ｍおよび図８Ａ～図８Ｌは、実施形態に係るＭＯＳＦＥＴ５０１の製造方法を示す断面図である。図７Ａ～図７Ｍは、図１に示す断面の変化を示し、図８Ａ～図８Ｌは、図２に示す断面の変化を示す。

【0039】

まず、図７Ａおよび図８Ａに示すように、単結晶基板１１０上にｎ^－層１２１がエピタキシャル成長により形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ_２）を用いた化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により行うことができる。また、このときドナーとしてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。次に、ｎ^-層１２１上のｐ型ボディ層１２２と、ｐ型ボディ層１２２上のｎ領域１２３とが形成される。具体的には、ｎ^-層１２１の上面にイオン注入が行われる。ｐ型ボディ層１２２を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などのアクセプタがイオン注入される。またｎ領域１２３を形成するためのイオン注入においては、たとえばリン（Ｐ）などのドナーがイオン注入される。これにより、ｎ^-層１２１と、ｐ型ボディ層１２２と、ｎ領域１２３とを有するエピタキシャル基板１００が形成される。なおイオン注入に代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。次に、イオン注入によってコンタクト領域１２４が形成される。次に、イオン注入により添加された不純物を活性化するための活性化熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。以上のようにエピタキシャル基板１００が準備される。

【0040】

次に、図７Ｂおよび図８Ｂに示すように、エピタキシャル基板１００上に、ｎ領域１２３を部分的に露出する開口部を有するマスク４０１が形成される。開口部はトレンチＴＲ（図１）の位置に対応して形成される。マスク４０１としては、たとえば、熱酸化によって形成されたシリコン酸化膜を用いることができる。

【0041】

次に、図７Ｃおよび図８Ｃに示すように、マスク４０１の開口部において、ｎ領域１２３と、ｐ型ボディ層１２２と、ｎ^－層１２１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）、特に誘導結合プラズマ（Inductive Coupled Plasma：ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ_６またはＳＦ_６とＯ_２との混合ガスを用いたＩＣＰ－ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図１～図６）が形成されるべき領域に、側壁が単結晶基板１１０の主表面に対してほぼ垂直な内面ＳＶを有する凹部ＴＱを形成することができる。

【0042】

次に、マスク４０１を用いてエピタキシャル基板１００がエッチングされる。具体的には、エピタキシャル基板１００に対して、凹部ＴＱの内面ＳＶにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で、エピタキシャル基板１００を加熱することによって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ_２、ＢＣＬ_３、ＳＦ_６、またはＣＦ_４である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、塩素ガスと酸素ガスとに加えてキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ_２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク４０１は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。

【0043】

図７Ｄおよび図８Ｄに示すように、上記の熱エッチングによりエピタキシャル基板１００に、第１～第３の側壁面１１～１３と、底面ＢＴとを有するトレンチＴＲが形成される。トレンチＴＲの形成の際、エピタキシャル基板１００は、矢印ＳＥで示すようにマスク４０１の開口部からサイドエッチングされるようにエッチングされる。またこの熱エッチングの際、第１の側壁面１１と第２の側壁面１２との上、特にそのｐ型ボディ層１２２からなる部分の上に、特殊面が自己形成される。

【0044】

次に、図７Ｅおよび図８Ｅに示すように、底面ＢＴ、第１～第３の側壁面１１～１３および上面１２３Ａの各々を直接覆う第１の絶縁膜２０１が形成される。言い換えれば、第１の絶縁膜２０１は、底面ＢＴ上に直接位置する部分と、第１～第３の側壁面１１～１３上に直接位置する部分と、上面１２３Ａ上に直接位置する部分とを有する。第１の絶縁膜２０１の形成は、底面ＢＴ、第１～第３の側壁面１１～１３および上面１２３Ａの熱酸化によって行ない得る。

【0045】

次に、図７Ｆおよび図８Ｆに示すように、第１の絶縁膜２０１上にシリコン膜２０９が形成される。シリコン膜２０９の形成は、たとえば化学気相成長（ＣＶＤ）法により行ない得る。

【0046】

次に、図７Ｇおよび図８Ｇに示すように、第３の側壁面１３および上面１２３Ａの第２の絶縁膜２０２（図１～図６）が形成されるべき領域内のシリコン膜２０９上に、第１のレジスト層４０２Ａが形成される。第１のレジスト層４０２Ａは、第１の側壁面１１および第２の側壁面１２の上に第１の絶縁膜２０１を介して形成されたシリコン膜２０９が露出するように形成される。第１のレジスト層４０２Ａの形成はレジスト液の塗布、露光および現像によって行ない得る。なお、図７Ｇに示す断面に第１のレジスト層４０２Ａは設けられないが、第１の側壁面１１および第２の側壁面１２と第１のレジスト層４０２Ａとの位置関係を明確にするために、第１のレジスト層４０２Ａ（ハッチングなし）を図７Ｇに示してある。

【0047】

次に、図７Ｈおよび図８Ｈに示すように、第１の絶縁膜２０１およびシリコン膜２０９を介してトレンチＴＲを埋めるように、シリコン膜２０９と第１のレジスト層４０２Ａとの上に第２のレジスト層４０２Ｂが形成される。第２のレジスト層４０２Ｂの形成はレジスト液の塗布によって行ない得る。

【0048】

次に、第２のレジスト層４０２Ｂ、第１のレジスト層４０２Ａおよびシリコン膜２０９の一部がエッチングされる。このエッチングは、エッチングマスクを用いることなく行なわれ得る。すなわち、いわゆるエッチバックによって行なわれ得る。

【0049】

上記のエッチングにより、第１の側壁面１１と第２の側壁面１２との間では、図７Ｉに示すように、トレンチＴＲの一部のみを埋めるように底面ＢＴ上に第２のレジスト層４０２Ｂおよびシリコン膜２０９が残存する。また、上記のエッチングにより、第３の側壁面１３および上面１２３Ａの第２の絶縁膜２０２（図１～図６）が形成されるべき領域内では、図８Ｉに示すように、第３の側壁面１３および上面１２３Ａ上に第１のレジスト層４０２Ａおよびシリコン膜２０９が残存する。シリコン膜２０９は、第１の底部３１０Ｂ上に位置する第２の底部２２０Ｂと、第１の側壁部３１１上に位置する第４の側壁部２２４と、第２の側壁部３１２上に位置する第５の側壁部２２５と、第３の側壁部３１３上に位置する第６の側壁部２２６と、第１の頂部３１０Ｔ上に位置する第２の頂部２２０Ｔと、を有する。第４の側壁部２２４は、第２の底部２２０Ｂにつながった第１の一方端Ｅ４１と、第１の領域４１１と第２の領域４１２との境界上に位置し第３の領域４１３から離れた第１の他方端Ｅ４２とを有する。第５の側壁部２２５は、第２の底部２２０Ｂにつながった第２の一方端Ｅ５１と、第１の領域４１１と第２の領域４１２との境界上に位置し第３の領域４１３から離れた第２の他方端Ｅ５２とを有する。第６の側壁部２２６は、第２の底部２２０Ｂにつながった第３の一方端Ｅ６１と、第２の頂部２２０Ｔにつながった第３の他方端Ｅ６２とを有する。

【0050】

次に、図７Ｊ及び図８Ｊに示すように、第２のレジスト層４０２Ｂと第１のレジスト層４０２Ａとが除去される。

【0051】

次に、図７Ｋに示すように、第１の絶縁膜２０１のうちシリコン膜２０９によって覆われておらず露出した部分がエッチングにより除去される。第３の側壁部３１３及び第１の頂部３１０Ｔはシリコン膜２０９によって覆われているため、そのまま残存する（図８Ｊ参照）。

【0052】

次に、図７Ｌおよび図８Ｋに示すように、第１の絶縁膜２０１およびシリコン膜２０９が設けられたトレンチＴＲが熱酸化される。これにより、シリコン膜２０９と、トレンチＴＲの第１～第３の側壁面１１～１３のうち露出された部分とが熱酸化される。シリコン膜２０９は、たとえば８００℃以上１１５０℃以下で熱酸化される。この熱酸化によりシリコン膜２０９から第２の絶縁膜２０２が形成される。第１および第２の絶縁膜２０１，２０２はゲート絶縁膜２００を構成する。

【0053】

好ましくは、シリコン膜２０９は、たとえば９５０℃以上１１００℃以下で熱酸化される。シリコン膜２０９を９５０℃より低い温度で酸化した場合、シリコン膜２０９が酸化されて形成された二酸化珪素膜の粘性流動による応力緩和が働かないため、粒界付近のシリコンが表面側に移動し、シリコン膜２０９の表面で結晶粒が成長して突起を生成すると考えられる。そこで、シリコン膜２０９を９５０℃以上で酸化することにより、上記突起の生成を抑制することができるので、第２の絶縁膜２０２の表面荒れを効果的に抑制することができる。一方、シリコン膜２０９を１１００℃より高い温度で酸化すると、二酸化珪素からなる第１の絶縁膜２０１とシリコン膜２０９とが化学反応を起こし酸化珪素を形成するため第２の絶縁膜２０２の形状を維持することが困難となる。そこで、シリコン膜２０９を１１００℃以下で酸化することにより、酸化珪素の蒸気圧の上昇を抑制することで、第２の絶縁膜２０２の形状を効果的に維持することができる。

【0054】

第２の絶縁膜２０２を形成する際に、第４の側壁部２２４と第５の側壁部２２５とが十分な温度で加熱されることで、第１の他方端Ｅ４１および第２の他方端Ｅ５１の角が丸まり、ゲート絶縁膜２００の厚さの変化が緩やかになる。この加熱の温度は、１３００℃以上１４００℃以下が好ましい。この加熱を酸化雰囲気中で行なうことで、第１の絶縁膜２０１の膜厚をより厚くし得る。

【0055】

次に、図７Ｍ及び図８Ｌに示すように、トレンチＴＲ上にゲート絶縁膜２００を介してゲート電極２３０が形成される。ゲート電極２３０の形成方法は、たとえば、導体またはドープトポリシリコンの成膜と化学機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）とによって行い得る。

【0056】

次に、再び図１、図２、図５および図６を参照して、ゲート電極２３０の露出面を覆うようにゲート電極２３０およびゲート絶縁膜２００上に層間絶縁膜２０３が形成される。層間絶縁膜２０３およびゲート絶縁膜２００に開口部が形成されるようにエッチングが行われる。この開口部により、主面１１１においてｎ領域１２３およびコンタクト領域１２４の各々が露出される。次に、主面１１１においてｎ領域１２３およびコンタクト領域１２４の各々に接するソース電極２２１が形成される。ソース配線２２２、ドレイン電極２１１および保護電極２１２が形成される。これにより、ＭＯＳＦＥＴ５０１が得られる。

【0057】

本実施形態によれば、図１に示すように、第１の側壁面１１および第２の側壁面１２の近傍においてｐ型ボディ層１２２の一部がチャネルとして機能する。トレンチＴＲ内にゲート電極２３０が設けられているため、角部ＣＲＢ１およびＣＲＢ２に電界が集中しやすいが、図６に示すように、ＭＯＳＦＥＴ５０１では、厚さｄ_０が厚さｄ_１よりも大きい。従って、角部ＣＲＢ１およびＣＲＢ２に電界が集中しても、優れた耐圧を得ることができる。また、図２に示すように、第３の側壁面１３と上面１２３Ａ面とがなす角部ＣＲＴにも電界が集中しやすいが、ＭＯＳＦＥＴ５０１では、第３の側壁領域３０３の厚さｄ_３および頂領域３００Ｔの厚さｄ_４が厚さｄ_１よりも大きい。従って、角部ＣＲＴに電界が集中しても、優れた耐圧を得ることができる。このため、ＭＯＳＦＥＴ５０１によれば、絶縁破壊耐性を向上することができる。

【0058】

第１および第２の絶縁膜２０１，２０２のそれぞれは第１および第２の炭素原子濃度を有し、第２の炭素原子濃度は第１の炭素原子濃度よりも小さいことが好ましい。これにより、第２の絶縁膜２０２は低い炭素原子濃度によって、高い絶縁破壊耐性を有する。よってＭＯＳＦＥＴ５０１は大きい耐圧を有する。なお、第１の絶縁膜２０１は、たとえば炭化珪素からなるトレンチＴＲの底面ＢＴおよび第１～第３の側壁面１１～１３を熱酸化することにより形成されるため、炭化珪素に由来する炭素を多く含む。一方、第２の絶縁膜２０２は、たとえばシリコン膜２０９を酸化することにより形成されため、第２の絶縁膜２０２の炭素原子濃度は、第１の絶縁膜２０１の炭素原子濃度よりも小さくなる。

【0059】

第１の炭素原子濃度は１×１０^１５ｃｍ^－３より大きく、第２の炭素原子濃度は１×１０^１５ｃｍ^－３より小さいことが好ましい。これにより、第２の絶縁膜２０２の炭素原子濃度が十分に低くされる。よってＭＯＳＦＥＴ５０１の耐圧をより大きくすることができる。

【0060】

第２の絶縁膜２０２は第１の絶縁膜２０１より厚いことが好ましい。これにより、より優れた絶縁破壊耐性を得ることができる。第１の絶縁膜２０１の厚さは３０ｎｍ以上８０ｎｍ以下であってもよい。第２の絶縁膜２０２の厚さは１００ｎｍ以上３００ｎｍ以下であってもよい。第２の絶縁膜２０２の厚さが１００ｎｍ以上であることで、より優れた絶縁破壊耐性を得ることができる。第２の絶縁膜２０２の厚さが３００ｎｍ超であると、コストが過剰になるおそれがある。より好ましくは第２の絶縁膜２０２の厚さは１５０ｎｍ以上２５０ｎｍ以下である。

【0061】

第２の絶縁膜２０２は、酸化珪素、窒化珪素、およびリン珪酸ガラスの少なくともいずれかから作られていることが好ましい。これによりＭＯＳＦＥＴ５０１の耐圧をより大きくすることができる。

【0062】

第２の絶縁膜２０２は、シリコンを含み炭素を含まない膜の熱酸化膜であることが好ましい。これによりＭＯＳＦＥＴ５０１の耐圧をより大きくすることができる。

【0063】

本開示に係る炭化珪素半導体装置はＭＯＳＦＥＴに限定されず、たとえば、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）であってもよい。

【0064】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0065】

１１：第１の側壁面
１２：第２の側壁面
１３：第３の側壁面
１００：エピタキシャル基板
１１０：単結晶基板
１１１：主面
１２１：ｎ^－層
１２２：ｐ型ボディ層
１２３：ｎ領域
１２３Ａ：上面
１２４：コンタクト領域
２００：ゲート絶縁膜
２０１：第１の絶縁膜
２０２：第２の絶縁膜
２０３：層間絶縁膜
２０９：シリコン膜
２１１：ドレイン電極
２１２：保護電極
２２０Ｂ：第２の底部
２２０Ｔ：第２の頂部
２２１：ソース電極
２２２：ソース配線
２２４：第４の側壁部
２２５：第５の側壁部
２２６：第６の側壁部
２３０：ゲート電極
３００Ｂ：底領域
３００Ｔ：頂領域
３０１：第１の側壁領域
３０２：第２の側壁領域
３０３：第３の側壁領域
３１０Ｂ：第１の底部
３１０Ｔ：第１の頂部
３１１：第１の側壁部
３１２：第２の側壁部
３１３：第３の側壁部
３２０Ｂ：第２の底部
３２０Ｔ：第２の頂部
３２４：第４の側壁部
３２５：第５の側壁部
３２６：第６の側壁部
４０１：マスク
４０２Ａ：第１のレジスト層
４０２Ｂ：第２のレジスト層
４１１：第１の領域
４１２：第２の領域
４１３：第３の領域
４１４：第４の領域
４１５：第５の領域
４１６：第６の領域
４１７：第７の領域
４１８：第８の領域
４１９：第９の領域
５０１：ＭＯＳＦＥＴ
ＢＴ：底面
ＣＨ：チャネル面
ＣＬ１：第１の交線
ＣＬ２：第２の交線
ＣＬ３：第３の交線
ＣＲＢ１、ＣＲＢ２、ＣＲＢ３、ＣＲＴ：角部
Ｅ４１：第１の一方端
Ｅ４２：第１の他方端
Ｅ５１：第２の一方端
Ｅ５２：第２の他方端
Ｅ６１：第３の一方端
Ｅ６２：第３の他方端
ＳＥ：矢印
ＳＶ；内面
ＳＷ１：第１の側面
ＳＷ２：第２の側面
ＳＷ３：第３の側面
ＳＷ４：第４の側面
ＳＷ５：第５の側面
ＳＷ６：第６の側面
ＳＷ７：第７の側面
ＳＷ８：第８の側面
ＳＷ９：第９の側面
ＴＱ：凹部
ＴＲ：トレンチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図7F】

【図7G】

【図7H】

【図7I】

【図7J】

【図7K】

【図7L】

【図7M】

【図8A】

【図8B】

【図8C】

【図8D】

【図8E】

【図8F】

【図8G】

【図8H】

【図8I】

【図8J】

【図8K】

【図8L】