IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特許7586603硬化させた間隙充填誘電体材料を含むMRAMデバイス
<>
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図1
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図2
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図3
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図4
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図5
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図6
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図7
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図8
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図9
  • 特許-硬化させた間隙充填誘電体材料を含むMRAMデバイス 図10
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-11
(45)【発行日】2024-11-19
(54)【発明の名称】硬化させた間隙充填誘電体材料を含むMRAMデバイス
(51)【国際特許分類】
   H10B 61/00 20230101AFI20241112BHJP
   H01L 29/82 20060101ALI20241112BHJP
   H10N 50/10 20230101ALI20241112BHJP
   H01L 21/316 20060101ALI20241112BHJP
【FI】
H10B61/00
H01L29/82 Z
H10N50/10 Z
H01L21/316 B
【請求項の数】 24
(21)【出願番号】P 2022517707
(86)(22)【出願日】2020-09-22
(65)【公表番号】
(43)【公表日】2022-11-22
(86)【国際出願番号】 IB2020058813
(87)【国際公開番号】W WO2021059114
(87)【国際公開日】2021-04-01
【審査請求日】2023-02-24
(31)【優先権主張番号】16/579,300
(32)【優先日】2019-09-23
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
【住所又は居所原語表記】New Orchard Road, Armonk, New York 10504, United States of America
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】レズニチェク、アレクサンダー
(72)【発明者】
【氏名】シル、デヴィカ
(72)【発明者】
【氏名】グルシェンコフ、オレグ
(72)【発明者】
【氏名】スレリア、ヤシール
【審査官】加藤 俊哉
(56)【参考文献】
【文献】米国特許出願公開第2018/0351081(US,A1)
【文献】特表2018-503259(JP,A)
【文献】特表2008-527757(JP,A)
【文献】特開2013-214697(JP,A)
【文献】特開2010-165790(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H10B 61/00
H01L 29/82
H10N 50/10
H01L 21/316
(57)【特許請求の範囲】
【請求項1】
メモリ構造を形成する方法であって、
パターニングされた材料スタックを底部電極の表面上に形成することであり、前記パターニングされた材料スタックが、多層磁気トンネル接合(MTJ)ピラーおよび頂部電極構造を含む、前記形成することと、
前記パターニングされた材料スタックの横方向に隣接して、およびその頂部に間隙充填誘電体材料層を形成することと、
前記間隙充填誘電体材料層に結合破壊添加剤をイオン注入して、改質された間隙充填誘電体材料層を設けることと、
前記改質された間隙充填誘電体材料層を硬化させて、硬化させた間隙充填誘電体材料層を設けることと、
を含む、方法。
【請求項2】
前記硬化させることが電磁放射線を提供するエネルギー源を用いて行われる、請求項1に記載の方法。
【請求項3】
前記硬化させることがUV硬化を含む、請求項2に記載の方法。
【請求項4】
前記硬化させることがレーザ・アニーリングをさらに含む、請求項3に記載の方法。
【請求項5】
前記レーザ・アニーリングが前記UV硬化の前に行われる、請求項4に記載の方法。
【請求項6】
前記レーザ・アニーリングが前記UV硬化の後に行われる、請求項4に記載の方法。
【請求項7】
前記レーザ・アニーリングが、0.4J/cm以下の入射レーザ・エネルギー密度で、約1ナノ秒~約500ナノ秒の持続時間にわたって行われる、請求項4に記載の方法。
【請求項8】
レーザ・アニーリングの前に、前記改質された間隙充填誘電体材料層上に犠牲補助層を形成することをさらに含む、請求項4に記載の方法。
【請求項9】
結合破壊添加剤が、前記間隙充填誘電体材料層内の結合を破壊し、前記MTJピラーおよび前記頂部電極構造に悪影響を及ぼさない、請求項1に記載の方法。
【請求項10】
前記結合破壊添加剤が、水素、ヘリウム、窒素、炭素およびネオンから選択される軽量元素または分子を含む、請求項9に記載の方法。
【請求項11】
前記結合破壊添加剤が窒素を含み、前記イオン注入が、1keV~40keVの注入エネルギーで、1×1013イオン/cm~3×1014イオン/cmのイオン・ドーズ量を使用して行われる、請求項9に記載の方法。
【請求項12】
前記結合破壊添加剤がヘリウムを含み、前記イオン注入が、1keV~10keVの注入エネルギーで、5×1013イオン/cm~1×1015イオン/cmのイオン・ドーズ量を使用して行われる、請求項9に記載の方法。
【請求項13】
前記底部電極が、相互接続誘電体材料層に埋め込まれた導電性構造の表面上に存在する、請求項1に記載の方法。
【請求項14】
前記パターニングされた材料スタックと前記間隙充填誘電体材料層との間に封入材料層を形成することをさらに含む、請求項1に記載の方法。
【請求項15】
前記パターニングされた材料スタックの頂部に存在する前記硬化させた間隙充填誘電体材料層および封入材料層を除去することをさらに含む、請求項1に記載の方法。
【請求項16】
前記硬化させた間隙充填誘電体材料内にビア構造を形成することをさらに含み、前記ビア構造を前記形成することが反応性イオン・エッチングを含む、請求項1に記載の方法。
【請求項17】
前記反応性イオン・エッチングが、前記ビア構造の横方向に隣接して配置された前記硬化させた間隙充填誘電体材料を損傷する、請求項16に記載の方法。
【請求項18】
前記損傷した硬化させた間隙充填誘電体材料が、前記硬化させた間隙充填誘電体材料の炭素含有量の90%以上の炭素を有する、請求項17に記載の方法。
【請求項19】
メモリ構造であって、
底部電極の表面上に位置する複数の離間したパターニングされた材料スタックであり、各パターニングされた材料スタックが多層磁気トンネル接合(MTJ)ピラーおよび頂部電極構造を含む、前記複数の離間したパターニングされた材料スタックと、
各パターニングされた材料スタックの横方向に隣接して、その間に位置する、3未満の誘電率および第1の炭素含有量を有する硬化させた間隙充填誘電体材料と、
前記硬化させた間隙充填誘電体材料内に位置するビア構造であり、前記ビア構造の側壁に隣接する前記硬化させた間隙充填誘電体材料が、前記第1の炭素含有量の90%以上の炭素を有する、前記ビア構造と、
を備える、メモリ構造。
【請求項20】
前記底部電極が相互接続誘電体材料層内に埋め込まれた導電性構造の表面上に存在する、請求項19に記載のメモリ構造。
【請求項21】
前記パターニングされた材料スタックと硬化させた間隙充填誘電体材料との間に位置する封入材料ライナをさらに備える、請求項19に記載のメモリ構造。
【請求項22】
前記MTJピラーが底部ピン止めMTJ材料構造を含む、請求項19に記載のメモリ構造。
【請求項23】
前記MTJピラーが頂部ピン止めMTJ材料構造を含む、請求項19に記載のメモリ構造。
【請求項24】
前記硬化させた間隙充填誘電体材料が前記頂部電極構造の最上面と同一平面上にある最上面を有する、請求項19に記載のメモリ構造。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メモリ構造およびその形成方法に関する。より詳細には、本出願は、改善された化学的および物理的特性を有する硬化させた間隙充填誘電体材料を含む磁気抵抗ランダム・アクセス・メモリ(MRAM)構造、およびその形成方法に関する。
【背景技術】
【0002】
MRAMは、磁気記憶素子によってデータが記憶される不揮発性ランダム・アクセス・メモリ技術である。これらの素子は、典型的には、薄い誘電体層(すなわち、トンネル障壁)によって分離された、それぞれが磁化を保持することができる2つの強磁性プレートから形成されている。2つのプレートのうちの一方は、特定の極性に設定された永久磁石(すなわち、磁気基準層)であり、もう一方のプレートの磁化を外部磁場の磁化に一致するように変化させて、メモリを記憶することができる(すなわち、磁化自由層)。このような構成は、磁気トンネル接合(MTJ)ピラーとして知られている。最先端またはニューロモーフィック・コンピューティング・システムでは、MTJピラーは一般に、後工程(BEOL)の構造に埋め込まれる。
【0003】
MRAMデバイスの製造では、MTJピラー材料(すなわち、磁気基準材料、トンネル障壁、磁化自由材料、およびMTJキャップ材料)のブランケット層および頂部電極材料が導電性ランディング・パッド上に形成され、導電性ランディング・パッドがMRAMデバイスの底部電極を形成する。次いで、ブランケット層は、リソグラフィおよびエッチングによってパターニングされて、多層MTJピラー(磁気基準材料、トンネル障壁、磁化自由材料、およびMTJキャップ材料の残存部分を含む)と、導電性ランディング・パッド上に位置する頂部電極との材料スタックを提供する。この材料スタックの形成直後に、例えば窒化ケイ素(SiN)などの誘電体パッシベーション層を形成して、トンネル障壁をパッシベーションする。次いで、隣接するMTJピラー間の間隙を充填する間隙充填誘電体材料が形成される。
【0004】
MRAMデバイスアレイでは、間隙充填誘電体材料は、自己平坦化特性を有する必要がある。さらに、堆積-エッチング-堆積方法を含む現在のMRAMデバイス処理では、間隙充填誘電体材料は、MTJピラーの不均一な高さの範囲のウエハ間ばらつきの影響を受ける。したがって、MTJピラー間に改善された化学的および物理的特性も有する自己平坦化間隙充填誘電体を含むMRAMデバイスアレイを提供する必要がある。
【発明の概要】
【0005】
本出願の一態様では、メモリ構造を形成する方法が提供される。一実施形態では、本方法は、パターニングされた材料スタックを底部電極の表面上に形成することを含み、パターニングされた材料スタックが多層磁気トンネル接合(MTJ)ピラーおよび頂部電極構造を含む。次いで、間隙充填誘電体材料層が、パターニングされた材料スタックの横方向に隣接して、およびその頂部に形成される。次いで、結合破壊添加剤が、イオン注入により間隙充填誘電体材料層内に導入され、改質された間隙充填誘電体材料層を提供する。次いで、改質された間隙充填材料層を硬化させて、硬化させた間隙充填誘電体材料層を提供する。
【0006】
本出願では、硬化は、電磁放射線を提供するエネルギー源を用いて行われる。一部の実施形態では、硬化は、UV硬化のみを含む。他の実施形態では、硬化は、UV硬化およびレーザ・アニーリングを含む。このような実施形態では、レーザ・アニーリングは、UV硬化の前または後に行うことができる。一部の実施形態では、硬化プロセスの一部としてレーザ・アニーリングを使用する場合、レーザ・アニーリングは、0.4J/cm以下の入射レーザ・エネルギー密度で、約1ナノ秒~約500ナノ秒の持続時間にわたって行うことができる。一部の実施形態では、レーザ・アニーリングの前に、改質された間隙充填誘電体材料層上に犠牲補助層が形成される。
【0007】
一部の実施形態では、使用される結合破壊添加剤は、水素、ヘリウム、窒素、炭素、およびネオンから選択される軽量元素または分子(すなわち、アルゴン以下の原子番号を有する元素または分子)を含む。一例では、結合破壊添加剤は、窒素であり、イオン注入は、1keV~40keVの注入エネルギーで、1×1013イオン/cm~3×1014イオン/cmのイオン・ドーズ量を使用して行われる。別の例では、結合破壊添加剤は、ヘリウムであり、イオン注入は、1keV~10keVの注入エネルギーで、5×1013イオン/cm~1×1015イオン/cmのイオン・ドーズ量を使用して行われる。本出願では、堆積させたままの間隙充填誘電体材料に導入される結合破壊添加剤は、MTJピラーまたは頂部電極構造に悪影響を及ぼさない。
【0008】
本出願の別の態様では、メモリ構造が提供される。一実施形態では、メモリ構造は、底部電極の表面上に位置する複数の離間したパターニングされた材料スタックを含み、各パターニングされた材料スタックは、多層磁気トンネル接合(MTJ)ピラーおよび頂部電極構造を含む。3未満の誘電率および第1の炭素含有量を有する硬化させた間隙充填誘電体材料が、各パターン形成された材料スタックの横方向に隣接して、その間に配置される。ビア構造は、硬化させた間隙充填誘電体材料内に位置し、ビア構造の側壁に隣接する硬化させた間隙充填誘電体材料は、第1の炭素含有量の90%以上の炭素を有する。
【図面の簡単な説明】
【0009】
図1】本出願の一実施形態において使用することができる例示的な構造の断面図であり、例示的な構造は、相互接続誘電体材料層内に埋め込まれた少なくとも1つの導電性構造を含む相互接続レベルを含み、底部電極が少なくとも1つの導電性構造の表面上に位置する。
図2】多層磁気トンネル接合(MTJ)スタックおよび頂部電極金属含有層を形成した後の図1の例示的な構造の断面図である。
図3】MTJスタックおよび頂部電極金属含有層をパターニングして、底部電極の上方に位置するMTJピラーおよび頂部電極構造をそれぞれ設けた後の、図2の例示的な構造の断面図である。
図4】封入材料層を形成した後の図3の例示的な構造の断面図である。
図5】自己平坦化特性を有する間隙充填誘電体材料層を形成した後の図4の例示的な構造の断面図である。
図6】イオン注入によって、堆積させたままの間隙充填誘電体材料層に結合破壊添加剤を導入して、改質された間隙充填誘電体材料層を設けた後の、図5の例示的な構造の断面図である。
図7】本出願の一実施形態による硬化プロセスの第1のステップとしてレーザ・アニールを行った後の図6の例示的な構造の断面図である。
図8】レーザ・アニール後にUV硬化を行って、硬化させた間隙充填誘電体材料層を設けた後の図7の例示的な構造の断面図である。
図9】パターニングされた材料スタックの頂部から、硬化させた間隙誘電体充填材料層および封入材料層を除去した後の図8の例示的な構造の断面図である。
図10】硬化させた間隙充填誘電体材料内にビア構造を形成した後の図9の例示的な構造の断面図である。
【発明を実施するための形態】
【0010】
本出願について、ここで、以下の議論および本出願に添付される図面を参照することによって、より詳細に説明する。本出願の図面は、例示目的のためにのみ提供されており、したがって、図面は縮尺通りには描かれていないことに留意されたい。同様の要素および対応する要素は、同様の参照番号によって参照されることにも留意されたい。
【0011】
以下の説明では、本出願の様々な実施形態の理解を提供するために、特定の構造、構成要素、材料、寸法、処理ステップおよび技術などの多数の具体的な詳細が記載される。しかしながら、本出願の様々な実施形態は、これらの特定の詳細なしに実施され得ることが当業者によって理解されよう。他の例では、本出願を不明瞭にすることを避けるために、よく知られている構造または処理ステップについては詳細に説明していない。
【0012】
層、領域または基板としての要素が別の要素の「上に(on)」または「上方に(over)」あると言及される場合、それはその要素の直ぐ上にあってもよく、または介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直ぐ上に(directly on)」または「直ぐ上方に(directly over)」あるという場合は、介在する要素は存在しない。ある要素が別の要素の「下に(beneath)」または「下方に(under)」あると言及される場合、それは他の要素の直下または直ぐ下にあってもよく、または介在する要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素の「直下に(directly beneath)」または「直ぐ下に(directly under)」あると言及される場合は、介在する要素は存在しない。
【0013】
後述する本発明の実施形態では、改善された化学的および物理的特性を有する硬化させた間隙充填誘電体材料が、多層磁気トンネル接合(MTJ)ピラーおよびメモリ構造の頂部電極構造の横方向に隣接して形成される。硬化させた間隙充填誘電体材料は、イオン注入を介して、堆積させたままの間隙充填誘電体材料層に結合破壊添加剤を導入し、その後、結合破壊添加剤を含む間隙充填誘電体材料層を硬化させることによって形成することができる。硬化は、UV硬化のみ、またはレーザ・アニーリングと組み合わせたUV硬化を含む。本出願で用いられる硬化は、MTJピラーまたは頂部電極構造に悪影響を及ぼさない。
【0014】
本出願において提供される硬化させた間隙充填誘電体材料は、本出願において概説されるような改質および硬化が施されない同等の先行技術の間隙充填誘電体材料よりもエッチング耐性がある。少なくとも1つのMTJピラーおよび頂部電極構造を含むメモリ構造内に硬化させた間隙充填誘電体材料が存在することにより、複数の相互接続レベルでの集積フローにおいて、ビア底部におけるビアのブローアウトが低減されるか、またはビアのブローアウトがない、より良好なビア・プロファイルを提供することができる。
【0015】
本出願の図面は、例えばMRAMデバイスなどのメモリ・デバイスが形成されるメモリ・デバイス領域を示していることに留意されたい。非メモリ・デバイスの領域は、本出願の図面に示されるメモリ・デバイスの領域の横方向に隣接して位置してもよい。
【0016】
ここで図1を参照すると、本出願の一実施形態において使用することができる例示的な構造が示されている。図1の例示的な構造は、相互接続誘電体材料層10内に埋め込まれた少なくとも1つの導電性構造14を含む相互接続レベルLを含み、底部電極16が少なくとも1つの導電性構造14の表面上に位置する。本出願では、相互接続レベルLの「n」は、1から始まる整数とすることができる。
【0017】
図面には示されていないが、金属レベルLn-1が相互接続レベルLの下に位置することができる。一部の実施形態において、nが1である場合、金属レベルLn-1は、中間工程(MOL)レベルである。他の実施形態では、nが2、3、4などである場合、金属レベルLn-1は、相互接続レベルLの下に位置する下方の相互接続レベルである。いずれの実施形態においても、金属レベルLn-1は、前工程(FEOL)レベル(図示せず)に存在する下にあるCMOSデバイス(図示せず)に直接的または間接的に接続された少なくとも1つの金属レベル導電性構造が内部に埋め込まれた誘電体材料層を含む。FEOLレベル、金属レベルLn-1、および相互接続レベルLは、当業者によく知られているプロセスを利用して形成することができる。
【0018】
nが1の場合、金属レベルLn-1の誘電体材料層は、例えば、二酸化ケイ素、ドープされていないケイ酸塩ガラス(USG)、フルオロケイ酸塩ガラス(FSG)、ホウリンケイ酸塩ガラス(BPSG)、スピン・オン低k誘電体層、化学気相堆積(CVD)低k誘電体層、またはこれらの任意の組合せなどのMOL誘電体材料から構成することができる。本出願全体を通して使用される「低k」という用語は、4.0未満の誘電率を有する誘電体材料を意味する(本明細書で表現されるすべての誘電率は、真空中で測定される)。また、このような実施形態(すなわち、nが1の場合)では、少なくとも1つの金属レベルの導電性構造は、例えば、タングステン(W)、コバルト(Co)、白金(Pt)、ニッケル(Ni)、またはこれらの合金などのコンタクト金属もしくはコンタクト金属合金を含むコンタクト構造である。
【0019】
nが1よりも大きい場合、金属レベルLn-1の誘電体材料層は、4.0未満の誘電率を有する相互接続誘電体材料から構成することができる。使用することができる例示的な相互接続誘電体材料としては、シルセスキオキサン、Si、C、OおよびHの原子を含むCドープされた酸化物(すなわち、オルガノシリケート)、熱硬化性ポリアリーレン・エーテル、またはこれらの多層が挙げられるが、これらに限定されない。「ポリアリーレン」という用語は、本出願において、結合、縮合環、または例えば酸素、硫黄、スルホン、スルホキシド、カルボニルなどの不活性連結基によって互いに連結されたアリール部分または不活性置換アリール部分を示すために使用される。また、このような実施形態において(すなわち、nが1よりも大きい場合)、少なくとも1つの金属レベルの導電性構造は、導電性金属または導電性金属合金で構成される。本出願で使用することができる導電性材料の例としては、銅(Cu)、アルミニウム(Al)またはタングステン(W)が挙げられ、導電性金属合金の例としては、Cu-Al合金が挙げられる。
【0020】
相互接続レベルLの相互接続誘電体材料層10は、金属レベルLn-1の誘電体材料層について上述した相互接続誘電体材料のうちの1つから構成することができる。相互接続誘電体材料層10は、相互接続誘電体材料を堆積させ、任意選択で、後工程(BEOL)処理に適合する既知の硬化技術を用いて硬化させることによって形成することができる。
【0021】
相互接続誘電体材料層10を提供する相互接続誘電体材料の堆積は、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、またはスピン・オン・コーティングを含むことができる。相互接続誘電体材料層10は、30nm~150nmの厚さを有することができる。他の厚さも可能であり、相互接続誘電体材料層10の厚さとして使用することができる。
【0022】
相互接続レベルLに存在する残りの構成要素は、当業者によく知られているプロセスを利用して形成することができる。一実施形態では、リソグラフィおよびエッチングによって相互接続誘電体材料層10内に少なくとも1つの開口部を形成することができる。リソグラフィは、パターニングする必要がある材料または材料スタックの上にフォトレジスト材料を形成することと、フォトレジスト材料を照射パターンに露光することと、次いで、露光されたフォトレジスト材料を現像することとを含む。
【0023】
導電性構造14は、相互接続誘電体材料層10内に形成された少なくとも1つの開口部内に形成することができる。導電性構造14は、上で定義されたような導電性金属または金属合金を含む。一部の実施形態(図示せず)では、導電性構造14は、相互接続誘電体材料層10の最上面と同一平面上にある最上面を有する。他の実施形態では、図1に示すように、導電性構造14は、相互接続誘電体材料層10の最上面の下に位置する最上面を有する。
【0024】
一部の実施形態では、図1に示されるように、拡散障壁ライナ12が少なくとも1つの開口部の側壁および底壁に沿って存在することができる。一部の実施形態では、拡散障壁ライナは存在しない。拡散障壁ライナ12は、拡散障壁材料(すなわち、銅などの導電性材料が拡散するのを防止する障壁として働く材料)で構成される。拡散障壁ライナを提供する際に使用することができる拡散障壁材料の例としては、Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、またはWNが挙げられるが、これらに限定されない。一部の実施形態では、拡散障壁材料は、拡散障壁材料の材料スタックを含むことができる。一例では、拡散障壁材料は、Ta/TaNのスタックで構成することができる。
【0025】
本出願に示されるように、底部電極16は、各導電性構造14の表面上に存在する。一部の実施形態では(図示されるように)、底部電極16は、導電性構造14のリセスされた表面上に位置する。他の実施形態(図示せず)では、底部電極16は、導電性構造14のリセスされていない表面上に形成される。このような実施形態では、誘電体キャッピング層(図示せず)が、底部電極16の横方向に隣接して、相互接続誘電体材料層10の最上面上に位置することができる。
【0026】
底部電極16は、Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、Co、CoWP、CoN、W、WNまたはこれらの任意の組合せから構成することができる。底部電極16は、2nm~25nmの厚さを有することができ、他の厚さも可能であり、本出願において底部電極16の厚さとして使用することができる。底部電極16は、例えばスパッタリング、原子層堆積(ALD)、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、または物理的気相堆積(PVD)などの堆積プロセスによって形成することができる。エッチ・バック・プロセス、平坦化プロセス(例えば、化学機械研磨など)、またはパターニング・プロセス(例えば、リソグラフィおよびエッチングなど)が、底部電極16を提供する導電性材料の堆積に続くことができる。
【0027】
一部の実施形態(図示せず)では、底部電極16は、底部電極16の横方向に隣接し、相互接続誘電体材料層10の最上面上に存在することができる誘電体キャッピング層(図示せず)の最上面と同一平面上にある最上面を有する。他の実施形態では(図1に示されるように)、底部電極16は、相互接続誘電体材料層10の最上面と同一平面上にある最上面を有する。
【0028】
ここで図2を参照すると、多層磁気トンネル接合(MTJ)スタック18および頂部電極金属含有層28を形成した後の図1の例示的な構造が示されている。MTJ材料スタック18は、少なくとも磁化ピン止め層、トンネル障壁層、および磁化自由層を含む。一部の実施形態では、図2に示すように、MTJ材料スタック18は、下から上に、磁化ピン止め層20、トンネル障壁層22、および磁化自由層24を含む底部ピン止めMTJ材料スタックである。任意選択の金属シード層(図示せず)も、底部ピン止めMTJ材料スタック内に存在することができる。底部ピン止めMTJ材料スタックでは、任意選択の金属シード層が磁化ピン止め層20の下に形成される。底部ピン止めMTJ材料スタックはまた、磁化自由層24上に位置する非磁性スペーサ層(図示せず)、非磁性スペーサ層上に位置する第2の磁化自由層(図示せず)、または磁化自由層24上もしくは第2の磁気自由層上に位置するMTJキャップ層26、あるいはその組合せを含むことができる。
【0029】
他の実施形態(図示せず)では、MTJ材料スタック18は、下から上に、磁化自由層、トンネル障壁層、および磁化ピン止め層を含む頂部ピン止めMTJ材料スタックであり、本実施形態では、要素20および24の順序は、図2に示される順序とは逆である。このような実施形態では、頂部ピン止めMTJ材料スタックはまた、磁化自由層の下に位置する任意選択の金属シード層、磁化自由層上に位置する非磁性スペーサ層、非磁性スペーサ層上に位置する第2の磁化自由層、または磁化ピン止め層上に位置するMTJキャップ層、あるいはその組合せを含むことができる。
【0030】
MTJ材料スタック18の様々な材料層は、例えば、スパッタリング、プラズマ原子層堆積(PEALD)、プラズマ化学気相堆積(PECVD)、または物理的気相堆積(PVD)などの1つもしくは複数の堆積プロセスを利用することによって形成することができる。
【0031】
任意選択の金属シード層は、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)、ロジウム(Rh)、イリジウム(Ir)、レニウム(Re)、またはそれらの合金および多層で構成することができる。一例では、任意選択の金属シード層は、白金(Pt)で構成される。
【0032】
磁化ピン止め層20は、固定磁化を有する。磁化ピン止め層20は、高いスピン分極を示す金属あるいは1つまたは複数の金属を含む金属合金(またはその積層体)で構成することができる。代替の実施形態では、磁化ピン止め層20を形成するための例示的な金属としては、鉄、ニッケル、コバルト、クロム、ホウ素、またはマンガンが挙げられる。例示的な金属合金は、上記で例示した金属を含むことができる。別の実施形態では、磁化ピン止め層20は、(1)金属または上述した金属を用いた金属合金あるいはその両方から形成された高スピン分極領域と、(2)強い垂直磁気異方性(強いPMA)を示す材料で構成された領域と、を有する多層構成とすることができる。使用することができる強力なPMAを有する例示的な材料としては、コバルト、ニッケル、白金、パラジウム、イリジウム、またはルテニウムなどの金属が挙げられ、交互層として配置することができる。強いPMA領域はまた、強いPMAを示す合金を含むことができ、例示的な合金としては、コバルト-鉄-テルビウム、コバルト-鉄-ガドリニウム、コバルト-クロム-白金、コバルト-白金、コバルト-パラジウム、鉄-白金、または鉄-パラジウム、あるいはその組合せが挙げられる。合金は、交互層として配置することができる。一実施形態では、これらの材料および領域の組合せも磁化ピン止め層20として使用することができる。
【0033】
トンネル障壁層22は、絶縁体材料で構成され、適切なトンネル抵抗が得られるような厚さに形成されている。トンネル障壁層22の例示的な材料としては、酸化マグネシウム、酸化アルミニウム、および酸化チタン、または半導体もしくは低バンドギャップ絶縁体などのより高い電気トンネル・コンダクタンスの材料が挙げられる。
【0034】
磁化自由層24は、磁化ピン止め層20の磁化配向に対して配向を変化させることができる磁化を有する磁性材料(または磁性材料のスタック)から構成することができる。磁化自由層24のための例示的な磁性材料としては、コバルト、鉄、コバルト-鉄の合金、ニッケル、ニッケル-鉄の合金、およびコバルト-鉄-ホウ素の合金の合金、または多層、あるいは両方が挙げられる。
【0035】
存在する場合、非磁性金属スペーサ層は、非磁性金属または金属合金で構成され、そこを通して磁気情報を転送することができ、また2つの磁化自由層が磁気的に結合することもでき、したがって平衡状態では、第1および第2の磁化自由層は常に平行である。非磁性金属スペーサ層は、第1および第2の磁化自由層間のスピントルク・スイッチングを可能にする。
【0036】
存在する場合、第2の磁化自由層は、磁化自由層24について上述した磁性材料のうちの1つを含むことができる。一実施形態では、第2の磁気自由層は、磁化自由層24と同じ磁性材料から構成される。別の実施形態では、第2の磁化自由層は、磁化自由層24と組成的に異なる磁性材料から構成される。
【0037】
存在する場合、MTJキャップ層26は、Nb、NbN、W、WN、Ta、TaN、Ti、TiN、Ru、Mo、Cr、V、Pd、Pt、Rh、Sc、Alまたは他の高融点金属あるいは導電性金属窒化物から構成することができる。MTJキャップ層26は、2nm~25nmの厚さを有することができ、他の厚さも可能であり、本出願においてMTJキャップ層26の厚さとして使用することができる。
【0038】
頂部電極金属含有層28は、例えば、Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、Co、CoWP、CoN、W、WNまたはこれらの任意の組合せなどの導電性材料から構成することができる。本出願の一実施形態では、頂部電極金属含有層28はTi/TiNから構成されている。頂部電極金属含有層28を提供する導電性材料は、底部電極16を提供する導電性材料と組成的に同じであってもよく、または組成的に異なっていてもよい。
【0039】
本出願では、頂部電極金属含有層28は、100nm~500nmの厚さを有することができるが、他の厚さも可能であり、頂部電極金属含有層28の厚さとして使用することができる。頂部電極金属含有層28は、例えば、スパッタリング、プラズマ原子層堆積(PEALD)、プラズマ化学気相堆積(PECVD)、または物理的気相堆積(PVD)などの堆積プロセスによって形成することができる。
【0040】
ここで図3を参照すると、MTJスタック18および頂部電極金属含有層28をパターニングして、底部電極16の上方に位置するMTJピラー18Pおよび頂部電極構造28Sをそれぞれ設けた後の図2の例示的な構造が示されている。
【0041】
頂部電極金属含有層28およびMTJスタック18のパターニングは、最初に、頂部電極金属含有層28の物理的に露出した表面上に、パターニングされたマスク(図示せず)を形成することを含むことができる。一部の実施形態では、パターニングされたマスクは、フォトリソグラフィ・レジスト・スタックから構成することができる。一実施形態では、パターン形成されたマスクを提供するフォトリソグラフィ・レジスト・スタックは、底部有機層、中間無機層、および頂部レジスト層を含むことができる。フォトリソグラフィ・レジスト・スタックの底部有機層は、有機平坦化層(OPL)を含むことができる。フォトリソグラフィ・レジスト・スタックの底部有機層は、例えば、NFC(Near Frictionless Carbon)、ダイヤモンド・ライク・カーボン、熱硬化性ポリアリーレン・エーテルまたはポリイミドなどのスピン・オン有機層を含むことができる。フォトリソグラフィ・レジスト・スタックの中間無機層は、例えば、低温(例えば、250℃以下)CVD酸化物、TEOS(テトラエチルオルトケイ酸塩)に由来する酸化物、酸化ケイ素、酸化シラン、またはSi含有反射防止コーティング材料(SiARC)などの任意の酸化物層を含むことができる。フォトリソグラフィ・レジスト・スタックの頂部レジスト層は、高分解能リソグラフィ・パターニングを提供するレジスト材料で構成することができる。フォトリソグラフィ・レジスト・スタックは、最初に、底部有機層の第1のスピン・オン・コーティング、中間無機層の第2のスピン・オン・コーティング、および頂部レジスト層の第3のスピン・オン・コーティングを含む一連の堆積プロセスを利用して形成することができる。フォトリソグラフィ・レジスト・スタックを設けた後、頂部レジスト層は、フォトリソグラフィによってパターニングされ(すなわち、頂部レジスト層を照射パターンに露光し、次いで、露光された頂部レジスト層を現像する)、その後、頂部レジスト層に設けられたパターンは、下にあるフォトリソグラフィ・レジスト・スタックの層に転写され、パターニングされたマスクを提供する。転写は、1つまたは複数のエッチング・プロセスを含むことができる。
【0042】
一部の実施形態では、パターニングは、例えば、パターニングされたマスクをエッチマスクとして利用する反応性イオンエッチなどの第1のエッチング・プロセスを利用して、最初に、頂部電極金属含有層28をパターニングすることを含むことができる。頂部電極金属含有層28の残存部分、すなわちパターニングされていない部分が、頂部電極構造28Sを提供する。頂部電極構造28Sは円筒形状とすることができるが、他の非対称形状も可能であり、本出願において頂部電極構造28Sの形状として使用することができる。頂部電極構造28Sの限界寸法(CD)は、様々であり得、本出願では重要ではない。頂部電極構造28は、典型的には、底部電極16の上部の幅よりも大きい幅を有する。そのような場合、底部電極16からMTJピラー18P上への金属粒子の望ましくない再堆積を回避することができる。
【0043】
頂部電極金属含有層28をパターニングした後、パターニングされたマスクは、当業者によく知られている従来のプロセスを利用して形成されている頂部電極構造28Sの上から除去される。次いで、MTJ材料スタック18のパターニングは、イオンビームエッチング(IBE)を利用して行われ、頂部電極構造28Sがパターニングされたマスクとして用いられる。MTJスタック18の残存部分、すなわち、パターニングされていない部分がMTJピラー18Pを提供する。一例では、図3に示すように、各MTJピラー18Pは、下から上に、磁化ピン止め材料層部分20P(すなわち、磁化ピン止め材料層20の残存するエッチングされていない部分)、トンネル障壁層部分22P(すなわち、トンネル障壁層22の残存するエッチングされていない部分)、および磁化自由層部分24P(すなわち、磁化自由層24の残存するエッチングされていない部分)を含む底部ピン止めMTJ材料構造である。
【0044】
別の例(図示せず)では、MTJピラー18Pは、下から上に、磁化自由層部分24P、トンネル障壁層部分22P、および磁化ピン止め材料層部分20Pを含む頂部ピン止めMTJ構造である。MTJピラー18Pは、MTJスタック18内に存在する任意の他の層の残存部分を含むことができる。例えば、図3は、MTJキャップ部分26P(すなわち、MTJキャップ層26の残存部分のエッチングされていない部分)を含むMTJピラー18Pを示す。MTJピラー18Pは、円筒形状とすることができるが、他の非対称形状も可能であり、本出願においてMTJピラー18Pの形状として使用することができ、MTJピラー18Pおよび頂部電極構造28Sは、同じ形状を有する。MTJピラー18Pの限界寸法(CD)は、様々であり得、本出願では重要ではない。MTJピラー18PのCDは、典型的には、頂部電極構造28SのCDと同じである。
【0045】
一まとまりとして、MTJスタック18Pおよび頂部電極構造28Sは、全高が100nmを超える高アスペクト構造を形成する。メモリ密度を向上させるためにメモリ・セルをスケーリングし続けると、隣接するMTJピラー間の間隔が減少し、高アスペクト比の間隙が生じる。MTJピラー18Pは、上述した複数の機能層を含む。MTJベースのデバイスの適切な動作は、これらの機能層間の様々な界面の精密なエンジニアリングに大きく依存する。界面の必要とされる空間制御は、1原子層または約0.3nmよりも良好であるべきである。さらに、MTJピラー18P内のこれらの機能層の構造材料制御(例えば、粒子テクスチャ、材料組成など)も、MTJベースのデバイスの適切な動作を達成するために最も重要である。したがって、MTJスタック18が形成されると、MTJスタックの材料特性を維持するために多大な注意を払う必要がある。一般に、このように形成されたMTJスタック18およびMTJピラー18Pの高エネルギー処理はすべて回避される。
【0046】
ここで図4を参照すると、封入材料層30を形成した後の図3の例示的な構造が示されている。封入材料層30は、各MTJピラー18Pの側壁上、ならびに各頂部電極28Sの側壁上およびその頂部の上に位置する。一部の実施形態では、封入材料層30の形成を省略することができる。
【0047】
封入材料層30は、相互接続誘電体材料層10を提供する相互接続誘電体材料とは組成的に異なる誘電体材料から構成される。封入材料層30を提供する誘電体材料は、頂部電極構造28SおよびMTJピラー18Pにパッシベーションを提供することができる。一実施形態では、封入材料層30は、窒化ケイ素から構成される。別の実施形態では、封入材料層30は、ケイ素、炭素、および水素の原子を含有する誘電体材料から構成することができる。一部の実施形態では、炭素および水素の原子に加えて、封入材料層30を提供する誘電体材料は、窒素および酸素のうちの少なくとも1方の原子を含むことができる。他の実施形態では、ケイ素、窒素、炭素、および水素の原子に加えて、封入材料層30を提供する誘電体材料は、ホウ素の原子を含むことができる。一例では、封入材料層30は、ケイ素、炭素、水素、窒素、および酸素の原子を含有するnBLOK誘電体材料から構成することができる。代替例では、封入材料層30は、ケイ素、ホウ素、炭素、水素、および窒素の原子を含有するSiBCN誘電体材料から構成することができる。
【0048】
封入材料層30は、例えば、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、物理的気相堆積(PVD)、または原子層堆積(ALD)などの堆積プロセスによって形成することができる連続的な共形層である。「共形」という用語は、材料層が、垂直面に沿った横方向の厚さと実質的に同じ(すなわち、±5%以内)である、水平面に沿った垂直方向の厚さを有することを示す。封入材料層30は、10nm~200nmの厚さを有することができる。他の厚さも可能であり、封入材料層30の厚さとして使用することができる。封入材料層30の存在は、隣接するMTJピラー18P間の間隙を縮小し、間隙のアスペクト比をより高くする。
【0049】
一部の実施形態では、封入材料層30は、低温堆積プロセスによって形成される。「低温堆積プロセス」という用語は、400℃以下の温度で行われる堆積プロセスを意味する。一実施形態では、封入材料層30の堆積は、200℃~400℃の温度で行われる。代替の実施形態では、封入材料層30の堆積は、200℃~350℃の温度で行われる。低温堆積は、デバイスの短絡につながる可能性のある多層MTJピラー18Pのトンネル障壁層を横切る金属粒子の表面拡散を防止する。金属粒子は、多層MTJピラー18Pを提供するブランケット層のエッチング中に形成される。
【0050】
一部の実施形態では、封入材料層30は、低品質のものである可能性がある。言い換えれば、封入材料層30は、それに関連付けられた機械的および化学的特性が不十分である可能性があり、これは、MTJデバイスのさらなる処理の前に改善される必要がある。「低品質」とは、封入材料層30に欠陥があり(高含有量の炭素および水素不純物を含む)、気密性が低く、ヤング率が低く、化学的に強い-Si-O-、-Si-N-、-C-N-および-B-N-結合鎖の骨格を破壊する水素、炭化水素基およびアミノ基などの結合終端ラジカルの量が比較的多いことを意味する。その結果、封入材料層30は、エッチング耐性が低く、エッチング速度または浸食速度が高い可能性がある。
【0051】
ここで図5を参照すると、自己平坦化特性を有する間隙充填誘電体材料層32Lを形成した後の図4の例示的な構造が示されている。間隙充填誘電体材料層は、各パターニングされた構造(すなわち、MTJピラー18Pおよび頂部電極構造28S)の横方向に隣接して、およびその頂部に形成される。間隙充填誘電体材料層32Lは、ボイドレスである。図示するように、間隙充填誘電体材料層32Lは、封入材料層30上に形成される。間隙充填誘電体材料層32Lは、封入材料層30の誘電体材料とは組成的に異なる誘電体材料から構成される。一実施形態では、間隙充填誘電体材料層32Lは、例えば、Si、C、O、およびHの原子を含有する誘電体材料などの流動性CVDまたはスピン・オン誘電体材料から構成される。一部の実施形態では、流動性低k誘電体は、ナノ多孔質である。ナノ細孔は、堆積させたままの間隙充填誘電体材料中に存在し得る有機ポロゲン添加剤を活性化することによって、後のステップにおいて間隙充填誘電体材料32L中に生成され得る。一部の実施形態では、流動性堆積プロセスは、目標の流動性を達成するための有機前駆体と、犠牲ポロゲン(例えば、シクロヘキセン)と、シロキサン系骨格構造のためのマトリックス前駆体(例えば、デカメチルシクロペンタシロキサン、ジエトキシメチルシラン、ジメチルジメトキシシラン、テトラメチルシクロテトラシラン、オクタメチルシクロテトラシラン)と、を混合する。流動性CVDまたはスピン・オン誘電体材料は、ボイドまたはシームを形成することなく、トポグラフィを有する構造間の非常に小さい間隙に流れ込み、充填することができる。一部の実施形態において、流動性は、2つのケイ素結合が水素またはメチルあるいはその両方などのラジカルで終端され、2つの他の結合がシロキサン骨格鎖に関与するシロキサン系ポリマを用いることによって達成される。流動性は、シロキサン系ポリマ鎖の長さによって、ならびに有機添加剤または溶媒の量および種類によって影響を受ける可能性がある。ポリマ鎖が長く、有機溶媒の含有量が多いほど、流動性が高くなる。堆積させたままの流動性誘電体材料は、化学的に弱く、比較的高い誘電率(例えば、約4.0)を有することがあり、典型的にはナノ細孔がない。堆積後、流動性誘電体材料は、この材料をその低k状態(すなわち、4.0未満の誘電率)に変換し、ナノ細孔を形成し、その化学的強度を向上させる硬化プロセスを必要とする。間隙充填誘電体材料層32Lは、CVDまたはスピン・オン・コーティング・プロセスによって形成され、図5に示される間隙充填誘電体材料層32Lを形成する際には平坦化プロセスは使用されないが、任意選択のCMPプロセスを使用して、硬化前に間隙充填誘電体材料32Lを平坦化することができる。
【0052】
流動性誘電体材料の例示的な硬化プロセスは、約250nm未満の放射波長を含む強いUV光の存在下で最大400℃まで加熱することを含むことができる。硬化プロセスにより、弱く結合した有機基(例えば、CH、CH、H)が切断され、遊離したダングリング・ボンドが強い化学骨格ネットワーク(例えば、架橋シロキサン系Si-O骨格)に架橋され、一方で、目標量のナノ細孔が形成される。一部の実施形態では、架橋は、水素(H)またはメチル(CH)あるいはその両方などのラジカル基によって終端された第4のケイ素結合を維持しながら、ポリマ鎖中のいくつかのSi原子から有機ラジカル基の1つを切断し、それらの原子に対して3つのSi-O結合を形成することを含む。低誘電率kを達成するためには、一定量のこれらの有機ラジカル基が必要であり、一方、一定レベルの化学的および機械的強度を達成するためには、一定量の架橋が必要であることを理解されたい。結合の切断は、豊富なエネルギーUV光子によって開始される光化学反応によって主に推進され、一方、脱離した有機基の除去は、高い基板温度で行われる拡散プロセスによって主に推進される。従来通りに硬化させた間隙充填誘電体材料層は、硬化プロセスの非効率性のために低品質である可能性がある。
【0053】
本出願の間隙充填誘電体材料層32Lは、それに関連付けられた機械的および化学的特性が不十分である可能性があり、これは、MTJデバイスのさらなる処理の前に改善される必要がある。「低品質」とは、間隙充填誘電体材料層32Lに欠陥があり(高含有量の炭素および水素不純物を含む)、気密性が低く、ヤング率が低く、同じタイプの化学的に強い結合によって架橋された化学的に強い-Si-O-、-Si-CH-、および-C-O結合鎖の骨格を破壊する水素、炭化水素基、およびアミノ基などの結合終端ラジカルの量が比較的多いことを意味する。一部の実施形態では、低品質とは、RIEプロセスでしばしば用いられる酸素含有プラズマに対する間隙充填誘電体材料層32Lの耐性を指す。このようなプラズマ中で生成された酸素ラジカルおよびイオンは、間隙充填誘電体材料層32Lに豊富に存在する有機ラジカル基を攻撃して水酸基(-OH)に置き換える。これは、Si-CHおよびSi-H結合量の減少およびSi-OH結合量の増加に現れる。その結果、酸素含有プラズマに曝された間隙充填誘電体材料層32Lは、エッチング耐性が低く、エッチング速度または浸食速度が高い可能性がある。
【0054】
ここで図6を参照すると、イオン注入を介して、結合破壊添加剤を間隙充填誘電体材料層32Lに導入して、改質された間隙充填誘電体材料層32Mを設けた後の図5の例示的な構造が示されている。結合破壊添加剤の導入は、硬化前に行われる。図6において、矢印は、イオン注入プロセスの方向を示す。
【0055】
本出願では、硬化前に行われる間隙充填誘電体材料32Lの改質は、結合破壊添加剤を間隙充填誘電体材料層にイオン注入することを含む。結合破壊添加剤は、軽量元素または分子を含む。「軽量元素」とは、原子番号Zがアルゴンの原子番号(Z=18)以下である元素を意味する。結合破壊添加剤として使用することができる軽量元素の例示的な例としては、水素(H)、ヘリウム(He)、窒素(N)、炭素(C)、またはネオン(Ne)が挙げられるが、これらに限定されない。軽量分子は、水素分子(H)および窒素分子(N)などの軽量元素である。堆積させたままの間隙充填誘電体材料層32Lに、その厚さ全体にわたって注入が行われて、改質された間隙充填誘電体材料層32Mが提供される。注入エネルギーは、間隙充填誘電体材料層32Lへの侵入の深さを決定する。様々な侵入レベルは、イオン注入エネルギーを予め決定することによって達成することができる。複数の注入エネルギーを用いて、注入されたイオンを間隙充填誘電体材料層32L全体にわたって均一に分布させること、または注入損傷を間隙充填誘電体材料層32L全体にわたって均一に分布させることができる。イオン注入ドーズ量は、注入された元素が間隙充填誘電体材料の構成物質の0.5原子パーセントを超えないように選択される。
【0056】
一実施形態では、改質結合切断軽量元素は、窒素原子である。本実施形態では、1keV~40keVのイオン注入エネルギーおよび1×1013イオン/cm~3×1014イオン/cmの注入ドーズ量を用いて窒素をイオン注入することができる。上述のイオン注入条件を使用すると、間隙充填誘電体材料層32Lに添加される窒素の濃度は、0.01原子パーセント~0.1原子パーセントである(換言すれば、間隙充填誘電体材料層32Lに添加される窒素の濃度は、5×1018原子/cm~5×1019原子/cmである)。また、上述のイオン注入条件を使用することに関して、窒素は、200Å~2000Åの深さまで間隙充填誘電体材料層32L内に侵入する。CおよびNeを使用するためのイオン注入は、窒素について上述したものと同様である。窒素は、その分子の形態(N )で注入することもできる。この場合、注入エネルギー範囲は2倍増加し、イオン注入ドーズ量範囲は1/2に減少する。
【0057】
本発明の別の実施形態では、改質結合切断軽量元素は、ヘリウム原子である。本実施形態では、1keV~10keVのイオン注入エネルギーおよび5×1013イオン/cm~1×1015イオン/cmの注入ドーズ量を用いてヘリウムをイオン注入することができる。上述のイオン注入条件を使用すると、間隙充填誘電体材料層32Lに添加されるヘリウムの濃度は、0.05原子パーセント~0.5原子パーセントである(換言すれば、間隙充填誘電体材料32Lに添加されるヘリウムの濃度は、2.5×1019原子/cm~2.5×1020原子/cmである)。また、上述のイオン注入条件を使用することに関して、ヘリウムは、間隙充填誘電体材料層32L内に200Å~2000Åの深さまで侵入する。HまたはH を使用するためのイオン注入条件は、ヘリウムについて上述したものと同様である。
【0058】
注入ステップは、従来のビームライン・イオン注入装置またはプラズマ浸漬注入装置を用いて行うことができる。プラズマ浸漬注入の場合、注入エネルギーは、プラズマ電位に対する基板の電気バイアスによって制御される。注入されたイオンの均一な分布または注入によって引き起こされる結合切断(損傷)の均一な分布あるいはその両方を達成するために、注入ステップは、上述したように複数の注入エネルギーを使用して行うことができる。
【0059】
注入ステップは、電極構造28SおよびMTJピラー18Pの無機金属膜を著しく改質しない低ドーズ量の注入であるため、MTJピラー18Pまたは頂部電極構造28Sに悪影響を及ぼさない。しかしながら、低い注入ドーズ量は、間隙充填誘電体材料層32Lの有機成分に著しい変化を引き起こす。さらに、封入材料ライナ30Lへの結合破壊添加剤の添加は、無機の封入材料層にほとんど悪影響を及ぼさない。
【0060】
改質された間隙充填誘電体材料層32Mは、その後、電磁放射線の形態のエネルギー源の助けを借りて(本明細書において以下でより詳細に説明されるように)硬化される。硬化は、UV硬化のみ、またはレーザ・アニールと組み合わせたUV硬化を含むことができる。レーザ・アニールは、UV硬化の前または後に行われてもよい。好ましい実施形態では、図7および図8に示すように、UV硬化の前にレーザ・アニーリングが行われる。本出願の硬化プロセス中、改質された間隙充填誘電体材料層32Mは、高温に維持される。このステップにおいて基板に存在する温度敏感な構造(例えば、MTJピラー18P)のために、基板温度は、数秒より長い曝露に対しては400℃、数十ミリ秒より短いが数マイクロ秒より長い曝露に対しては800℃、数マイクロ秒より短い曝露に対しては1200℃に制限される。
【0061】
ここで図7を参照すると、本出願の一実施形態による硬化プロセスの第1のステップとしてレーザ・アニールを行った後の図6の例示的な構造が示されている。この場合、硬化エネルギー源は、入射レーザ・ビームの電磁放射線ERである。一部の実施形態では、レーザ・アニールは省略され、硬化は、本明細書で以下に定義されるようなUV硬化を利用して行われる。さらに他の実施形態では、硬化は、UV硬化とそれに続くレーザ・アニールを含むことができる。図7において、要素32Cは、レーザ・アニールされた改質された間隙充填誘電体材料層を示す。
【0062】
一部の実施形態では、レーザ・アニーリングの前に、改質された間隙充填誘電体材料層32M上に犠牲補助層34を堆積させることができる。犠牲補助層34の目的は、電磁放射線ERを基板に結合し、改質された間隙充填誘電体材料層32Mを目標温度まで加熱するのを補助することである。犠牲補助層34は、図7に示される構造全体にわたって形成された連続層である。一実施形態では、犠牲補助層34は、吸収層である。吸収層の材料は、入射レーザ・ビームの電磁放射線ERを吸収するように選択される。一実施形態において、吸収層は、308nmで1.27の吸光係数を有するTaNである。
【0063】
犠牲補助層34は、例えば、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、原子層堆積(ALD)、またはスパッタリングなどの従来の堆積プロセスを利用して形成することができる。犠牲補助層34は、1nm~20nmの厚さを有することができる。厚さが電磁放射線ERの大部分を吸収するのに十分である限り、犠牲補助層34に対して他の厚さが可能である。このステップで使用されるレーザ・アニーリングは、MTJピラー18Pに悪影響を及ぼさない。
【0064】
本出願の硬化プロセスの第1のステップとして使用されるレーザ・アニーリングは、本明細書で定義されるように、短時間(ナノ秒範囲内)のレーザ・アニールである。このようなレーザ・アニールを使用して、改質された間隙充填誘電体材料層32Mなどの誘電体材料の特性(化学的および機械的)を改善することができる。レーザ・アニールは、改質された間隙充填誘電体材料層32Mを硬化させ、その結果として、レーザ・アニールされた改質された間隙充填誘電体材料層32Cを得ることができる。
【0065】
本明細書で使用される場合、「レーザ・アニーリング」という用語は、処理される表面に熱を誘起するためにレーザを使用するアニーリング方法を示す。レーザは、コヒーレント放射を放出する電気光学デバイスである。一部の実施形態では、典型的なレーザは、狭い低発散ビームで、規定された波長を有する光を放出する。場合によっては、アニーリング・プロセスにレーザを使用する利点は、その光を容易に成形し、アニーリング表面の特定の領域上に集束させて、短い露光持続時間で非常に高い放射強度を達成することができることである。
【0066】
一部の実施形態では、短い露光持続時間は、堆積させたままの誘電体材料、すなわち、相互接続誘電体材料、封入材料、または改質された間隙充填誘電体材料を含む基板の表面上に集束レーザ・ビームをラスタ走査することによって達成される。この場合、入射強度FWHMで測定された露光持続時間は、走査方向のビーム幅を走査速度で割ったものである。代替の実施形態では、短い露光持続時間は、パルス・レーザを用いることによって達成される。この場合、レーザ・ビームは、製品ダイ全体にわたるなど、選択された基板領域にわたって必要なピーク強度を達成するように成形され、レーザは、Qスイッチ・レーザの場合のようにパルス・モードで動作する。強度FWHM(すなわち、半値全幅)におけるQスイッチ・レーザのパルス持続時間は、基板露光時間を決定する。露光プロセスは、ステップ・アンド・リピート手法でウエハ表面全体に対して繰り返される。一部の実施形態では、光への曝露、すなわちレーザ・アニーリング、例えば、レーザ・ビームの適用による曝露は、1パルス~100パルスの光曝露を含む。
【0067】
一部の実施形態では、本出願のレーザ・アニーリング方法で使用されるレーザ・タイプは、1064nmで発光し、周波数を2倍または3倍にして532nmまたは355nmでそれぞれ発光する固体Nd:YAGレーザ、あるいは400nm未満で発光するエキシマ・レーザから選択される。エキシマ・レーザは、少なくとも1つが励起された電子状態にある2つの核種(原子)から形成された短寿命の二量体またはヘテロ二量体分子である、励起された二量体またはエキシマを含む化学反応によって駆動され得る。一般的に使用されるエキシマ分子としては、F(フッ素、157nmで発光)、ならびにArF(193nm)、KrCl(222nm)、KrF(248nm)、XeCl(308nm)、およびXeF(351nm)などの希ガス化合物が挙げられる。エキシマ・レーザは、通常、ステップ・アンド・リピート・パルス・ウエハ露光に適したQスイッチ・パルス・モードで動作する。固体Nd:YAGレーザは、1064nmでの出力が安定して高出力であるため、エキシマ・レーザの代替手段を提供し、周波数を効率的に2倍または3倍にして、532nmまたは355nmの放射を放出することができる。固体レーザは、ラスタ走査およびステップ・アンド・リピート・パルス動作の両方に適した連続モード、パルス・モード、またはQスイッチ・パルス・モードで構成することができる。レーザ波長の選択は、レーザ放射を適切な吸収材料に結合するために重要である。一般的な誘電体材料は、約350nm~約250nmの短波長でも、吸収しないか、またはわずかしか吸収しない(例えば、結合放射線の5%未満を吸収する)かのいずれかであり、「約」という用語は、本明細書では、記載された値から±10パーセント以下を示すために使用される。一方、金属および金属化合物は、約600nm以下の波長の放射線を吸収するため、金属層を有する構造には、より短い波長のレーザがより好ましい。一部の実施形態では、XeClレーザ(308nm)を用いて、その入射放射の約35%を頂部電極28SおよびMTJピラー18Pに結合し、それによって隣接する改質された間隙充填誘電体材料層32Mを下から加熱することができる。代替の実施形態では、XeClレーザ(308nm)を用いて、その入射放射の約60%を犠牲補助層34に結合し、それによって下にある改質された間隙充填誘電体材料層32Mを上から加熱することができる。
【0068】
改質された間隙充填誘電体材料層32Mを含む基板が、ラスタ走査またはレーザパルスのいずれかによってレーザ放射に曝されると、基板内に存在する金属含有構造の温度は、ベース値から上昇し始め、直ぐ後に低下する。金属レベルの金属含有構造の温度を上昇させると、熱エネルギーまたは熱が、改質された間隙充填誘電体材料層32Mを含む隣接する構造に流れ込み、基板に存在する金属含有構造の温度とロック・ステップでそれらの温度を上昇させる。ナノ秒レーザ・アニール・プロセスの代表的な温度-時間トレースは、4つの異なる温度領域、すなわち、初期またはベース基板温度、加熱部分、温度ピーク点、および冷却部分を含む。初期またはベース基板温度は、23℃(室温)~400℃の範囲内にある。この温度は、典型的には、基板が存在するホット・プレートによって設定される。基板をベース温度に維持するために、代替の加熱装置を使用することもできる。このような代替または追加の加熱装置は、裏側または表側ランプ・アニーリング、マイクロ波加熱、および二次ミリ秒スケール予熱レーザ・ビームを含むことができる。308nm付近の波長を有するレーザ・ビームは、改質された間隙充填誘電体材料層32Mを含む基板の表面温度を、約1,000,000,000℃/秒~約100,000,000,000℃/秒の昇温速度でベース温度からピークまで上昇させる。レーザ放射に曝された後、改質された間隙充填誘電体材料層32Mの表面温度を含む表面温度は、約300,000,000℃/秒~約30,000,000,000℃/秒の降温速度でベース温度まで急速に低下する。温度ピーク点付近、典型的にはピーク点よりも50℃低いレベルで測定されるアニール持続時間は、約1ナノ秒~約500ナノ秒の範囲であるが、約10~約100ナノ秒がより典型的である。レーザ・アニールのプロセス持続時間は、ピーク温度よりも50℃低い温度レベルでのアニール持続時間ではなく、FWHMでの放射線曝露持続時間の観点から指定するのが通例である。これらの持続時間量は、互いに関連しており、一部の実施形態では、アニール持続時間は、放射線曝露持続時間の数分の1(例えば、約1/3)である。
【0069】
レーザ誘起表面温度上昇は、レーザ入射放射強度、レーザのパルスまたは露光持続時間、ならびに堆積させたままの相互接続誘電体材料とその下にある基板の光学特性および熱特性によって設定される。短い前面レーザ露光は、改質された間隙充填誘電体材料層32Mを含む基板の不均一な加熱を引き起こす。ナノ秒スケールのレーザパルスの場合の熱侵入深さは、銅などの金属構造では約1ミクロン~約5ミクロンの範囲であり、典型的な相互接続誘電体では約100ナノメートル~約500ナノメートルの範囲である。したがって、改質された間隙充填誘電体材料層32Mを含む比較的厚い基板を、約0.1~3℃/nmの小さな上から下への温度勾配で、その厚さ全体にわたって比較的均一に加熱することができる。また、これにより、確実に、改質された間隙充填誘電体材料層32Mが約100nm未満のその厚さ全体にわたって同様の温度に加熱される。
【0070】
堆積させたままの誘電体材料を含む基板が約1000℃~約1300℃の目標アニール温度範囲に達するのに必要な放射強度は、基板内に存在する特定の材料、レーザパルス持続時間、および選択されたレーザ波長に依存することが理解されよう。しかしながら、必要な入射放射強度は、銅材料を金属レベルに組み込み、その約1090℃の融点を観察することによって、改質された間隙充填誘電体材料層32Mを含む基板およびアニーリング・パラメータの特定のセットに対して実験的に決定することができる。一部の実施形態では、ナノ秒レーザ波長は、308nmであり、基板ベース温度は250℃であり、FWHMでのパルス持続時間は160ナノ秒であり、金属レベルの銅層が溶融し始める結合レーザ・エネルギー密度は0.13J/cmである(これは入射レーザ・エネルギー密度の0.2J/cmに相当する)。この較正点は、308nmでの金属光反射率に適切に正規化することによって、金属レベルに存在する金属の特定の選択に必要な入射レーザ・エネルギー密度に変換することができる。
【0071】
一部の実施形態では、改質された間隙充填誘電体材料層32Mを含む基板のレーザ・アニールは、0.4J/cm以下の入射レーザ・エネルギー密度で行われる。一例では、堆積させたままの誘電体材料を含む基板のレーザ・アニーリングは、0.03J/cm~0.38J/cmの入射レーザ・エネルギー密度で行われる。代替の実施形態では、レーザ・アニーリングは、0.03J/cm~0.46J/cmの入射レーザ・エネルギー密度で行うことができる。一部の実施形態では、約1000℃~約1300℃の目標アニーリング温度範囲は、入射レーザ・エネルギー密度が0.4J/cm未満であることを必要とする。
【0072】
基板は、約1300℃未満の比較的低い融点を有する金属含有構造(吸収層34を含む)を含むことができる。この場合、所望のアニール温度範囲は、約1000℃から基板中に存在する金属含有構造の融点未満までである。金属含有構造の融点および対応する入射レーザ・エネルギー密度の閾値は、レーザ・アニーリング前後の金属含有構造の電気的機能性を観察することによって、堆積させたままの誘電体材料を含む基板を提供する材料およびレーザ・アニーリングパラメータの特定の選択について実験的に決定することができる。
【0073】
ここで図8を参照すると、本出願の硬化プロセスの第2のステップとしてUVランプ硬化(すなわち、UV硬化)を行った後の図7の例示的な構造が示されている。ステップにおいて、硬化エネルギー源は、UVランプの電磁放射線ER’である。一部の実施形態では、電磁放射線波長は、スペクトルのUV領域にあり、好ましくは250nmよりも短く、基板温度は200℃~400℃であり、処理時間は1分~10分である。一部の実施形態では、UV硬化は、硬化プロセスの一部としてレーザ・アニールを実施することなく、図6に示される例示的な構造に対して行うことができる。
【0074】
高温に保持された改質された間隙充填誘電体材料層32Mまたは高温に保持されたレーザ・アニールされた改質された間隙充填誘電体材料層32Cを通過する電磁放射線ER’は、これらの間隙充填誘電体材料を硬化させた間隙充填誘電体材料層33に化学的に変換する。硬化させた間隙充填誘電体材料層33は、ボイドレスであり、3未満の誘電率および第1の炭素含有量を有する。
【0075】
この変換時に、硬化させた間隙充填誘電体材料層33は、その誘電率が3未満、典型的には2.7~2.9の範囲内であり、プラズマ・イオン損傷材料の湿式エッチング速度が、従来のUV硬化プロセスのみによって硬化させた流動性低k膜のウェットエッチング速度よりも2~4倍改善される(より低くなる)ような独特の材料特性を有する。硬化させた間隙充填誘電体材料層33は、従来通りに硬化させた間隙充填誘電体材料の誘電率と比較して、わずかに(5%未満)誘電率が増加している。重要なことに、このステップで使用される低ドーズ量注入、ナノ秒レーザ・アニーリング、および従来のUV硬化プロセスは、MTJピラー18Pおよび頂部電極構造28Sに悪影響を及ぼさない。
【0076】
図7および図8は、硬化の好ましい順序(最初にレーザ・アニーリング、次いでUVランプ硬化)を示しているが、他の硬化順序もまた実行可能であり、同様の利点をもたらす。一実施形態では、レーザ・アニーリングを省略することができる。別の実施形態では、従来のUV硬化は、レーザ・アニーリングの前に行うことができる。さらに別の実施形態では、図7および図8に示される硬化シーケンスの後に、追加のレーザ・アニーリング・ステップを続けることができる。上述の実施形態のいずれにおいても、レーザ・アニーリングを行った後、犠牲補助層34は、平坦化またはエッチングを含むが、これらに限定されない任意の従来の材料除去プロセスを利用して選択的に除去することができる。
【0077】
ここで図9を参照すると、平坦化プロセスを行って、頂部電極構造28Sの最上面の上方に位置する硬化させた間隙充填誘電体材料層33および封入材料層30を除去した後の図8の例示的な構造が示されている。硬化させた間隙充填誘電体材料33は、各MTJピラー18Pおよび各頂部電極構造28Sの横方向に隣接して残る。また、封入材料層30の残存部分、すなわち封入材料ライナ30Lは、各MTJピラー18Pおよび各頂部電極構造28Sの側壁上に残る。一部の実施形態では、封入ライナ30Lは、頂部電極構造28Sの上に残ってもよい(図示せず)。平坦化プロセスは、化学機械研磨または研削あるいはその両方を含むことができる。
【0078】
硬化させた間隙充填誘電体材料33は、封入材料ライナ30Lの最上面または頂部電極構造28Sの最上面あるいはその両方と同一平面上にある最上面を有する。硬化させた間隙充填誘電体材料33は、改善された化学的および物理的特性を有する。一部の実施形態では、封入材料ライナ30Lも、改善された化学的および物理的特性を有する。
【0079】
ここで図10を参照すると、硬化させた間隙充填誘電体材料33内にビア構造14Vを形成して、底部電極16のうちの1つ、または導電性構造14のうちの1つ、あるいはその両方への電気的接続を行った後の図9の例示的な構造が示されている。図面では、ビア構造14Vは、図9に示される中間MTJピラー18Pおよび頂部電極構造28Sの前方にある硬化させた間隙充填誘電体材料33の一部に形成されることに留意されたい。複数のそのようなビア構造14Vは、図10に示されるように、MTJピラー18Pおよび頂部電極構造28Sに対して市松模様などのいくつかの幾何学的構成で、またはMTJピラー・アレイの縁部に配置することができる。図9の構造は、ビア構造14Vを形成する前に、任意選択で、ILD膜10Tでキャップすることができる。ILD膜10Tは、ILD膜10と同様であり、同様の技術を用いて形成される。対応するビア構造14Vを設ける際に使用されるビア開口部は、適切なリソグラフィ技術を使用して、MTJピラー18Pおよび頂部電極構造28Sから離れた所望の位置にパターニングされる。硬化させた間隙充填誘電体材料33は、反応性イオン・エッチング(RIE)を使用してビア開口部を通して除去される。RIEの化学的性質は、硬化させた間隙充填誘電体材料33を除去した後、封入ライナ30Lを突き破るように切り替えることができる。露出した底部電極16のすべてまたは一部を除去することもできる。導電性構造16/14の露出面が洗浄され、導電性ライナ12Vを典型的にはビア開口部内に堆積させる。導電性ライナ12Vは、ライナ12と同様であり、同様の技術を用いて形成される。次いで、導電性ライナ12Vを含むビア開口部を金属導体で充填し、平坦化してビア構造14Vを形成する。ビア構造14Vを設ける際に使用される金属導体は、導電性構造14のものと同様であり、同様の技術を使用して形成される。同じビア構造を使用して、頂部電極構造28Sに接触させ、MTJピラー18Pをメモリ・アレイに配線することができる。ビア構造を形成するために用いられるRIEの化学的性質は、酸素を含有することがあり、ビア側壁に隣接して損傷した硬化させた間隙充填誘電体材料領域33Dを生成する。損傷した硬化させた間隙充填誘電体材料領域33Dでは、酸素ラジカルおよびイオンが、有機ラジカル基を攻撃し、それらを水酸基(-OH)に置き換える。硬化させた間隙充填誘電体材料33は、これらの化学プロセスに対してより良好な耐性を提供し、硬化させた間隙充填誘電体材料33と比較すると、損傷した硬化させた間隙充填誘電体材料領域33DではSi-CHおよびSi-H結合の枯渇および-OH結合の蓄積が低減することに留意されたい。その結果、ビア・プロファイルは、より垂直になり、ビア・ブローアウトが減少するか、まったくなくなり、より高密度のメモリが可能になる。
【0080】
何ら限定するものではないが、上述の注入ステップは、間隙充填誘電体材料の結合切断(すなわち、結合破壊)をもたらす。適度な結合切断により、長いポリマ鎖がより小さな部分に分解され、水素、炭化水素基、またはアミノ基などの結合終端ラジカルが分離され、隣接するダングリング・ボンドが解放されて、後続の硬化ステップ中に形成される化学的に強い結合鎖および架橋結合に関与するようになる。低誘電率kを達成するためには、一定量の結合終端有機ラジカル基が必要であることを理解されたい。したがって、注入ドーズ量は、結果として生じる誘電率kを3未満に保つように選択される。
【0081】
何ら限定するものではないが、改質された間隙充填誘電体材料および封入材料のレーザ・アニーリングは、約1000℃以上の温度で行われ、水素、炭化水素基、またはアミノ基などの結合終端ラジカルを分離させ、隣接するダングリング・ボンドを解放して化学的に強い架橋結合に関与させる。分離されたラジカルは、膜から拡散し、レーザ誘起温度パルスのかなり後に自由表面から脱離することがあるが、それらの一部は、同様の結合終端部位に再付着して戻り、レーザ誘起誘電体膜硬化のプラスの効果を一部無効にする可能性がある。加えて、高温レーザ・アニーリングは、イオン注入またはレーザ・アニーリング自体のいずれかによって引き起こされる隣接するダングリング・ボンドを結合する可能性を高めることがある。より長いアニーリング時間はまた、結合終端ラジカルを分離し、隣接するダングリング・ボンドを結合する可能性を高める。有利には、より長いアニーリング時間の代わりに、複数の短時間レーザ・アニールを利用することができる。したがって、2~30回の連続したレーザ・アニールを利用して、累積放射線曝露時間、または同等の累積アニーリング時間を、1回のレーザ・アニールと比べて2~30倍増加させることができる。低誘電率kを達成するためには、一定量の結合終端有機ラジカル基が必要であることを理解されたい。したがって、レーザ・アニールのピーク温度および持続時間は、得られる誘電率kを3未満に保つように選択される。
【0082】
何ら限定するものではないが、誘電体材料、すなわち間隙充填誘電体材料の高い基板温度での従来のUV硬化ステップは、分離された終端ラジカルの除去をもたらし、ダングリング・ボンドを化学的に強い-Si-O-、-Si-CH-、-C-O-、および-C-N-架橋結合ならびに鎖にさらに架橋する。得られた材料は、酸素含有プラズマに対する耐性が高くなる。これは、残存する結合終結有機ラジカル基を水酸基に置き換える速度の低下に現れる。
【0083】
一部の実施形態では、従来通りに硬化させた間隙充填誘電体材料(すなわち、UV硬化を施された、堆積させたままの間隙充填誘電体材料)は、プラズマ誘起損傷に対する第1の耐性を有し、硬化させた間隙充填誘電体材料33は、プラズマ誘起損傷に対する第2の耐性を有し、第2の耐性は、第1の耐性よりも大きい。プラズマ誘起損傷は、酸素含有プラズマに対する曝露を含む。酸素含有プラズマに曝された従来通りに硬化させた間隙充填誘電体材料は、第1の水酸基含有量を有し、酸素含有プラズマに曝された硬化させた間隙充填誘電体材料33は、第2の水酸基含有量を有し、第1の水酸基含有量は、第2の水酸基含有量よりも大きい。酸素含有プラズマに曝された従来通りに硬化させた間隙充填誘電体材料は、第1の水素含有量および第1の炭素-水素含有量を有し、酸素含有プラズマに曝された硬化させた間隙充填誘電体材料33は、第2の水素含有量および第2の炭素-水素含有量を有し、第1の水素含有量は、第2の水素含有量よりも低く、第1の炭素-水素含有量は、第2の炭素-水素含有量よりも低い。酸素含有プラズマに曝された従来通りに硬化させた間隙充填誘電体材料は、第1のエッチング速度を有し、酸素含有プラズマに曝された硬化させた間隙充填誘電体材料33は、第1のエッチング速度よりも低い第2のエッチング速度を有する。
【0084】
一部の実施形態では、損傷した硬化させた間隙充填誘電体材料領域33DにおけるSi-CH結合の量、すなわち、炭素含有量は、硬化させた間隙充填誘電体材料33におけるそれらのそれぞれの量の90%以上である。一部の実施形態では、損傷した硬化させた間隙充填誘電体材料領域33DにおけるSi-CH結合の量、すなわち、炭素含有量は、硬化させた間隙充填誘電体材料33におけるものと基本的に同じである。一実施形態では、損傷した硬化させた間隙充填誘電体材料領域33Dにおける炭素含有量は、10原子%を超え、好ましくは約12原子%である。一部の実施形態では、損傷した硬化させた間隙充填誘電体材料領域33DにおけるSi-H結合の量は、硬化させた間隙充填誘電体材料33内の量の半分以上である。
【0085】
他の実施形態では、従来通りに硬化させた間隙充填誘電体材料は、第1のヤング率を有し、硬化させた間隙充填誘電体材料33は、第1のヤング率よりも大きい第2のヤング率を有する。一部の実施形態では、硬化させた間隙充填誘電体材料33は、改善された化学結合を有し、すなわち、水素、炭化水素基、およびアミノ基などの結合終端ラジカルの量がより少なく、3未満の所与の低い誘電率kにおいて、-Si-O-、-Si-CH-、-C-O-、および-C-N-結合鎖の骨格をより強くすることが可能になる。
【0086】
一部の実施形態では、硬化させた間隙充填誘電体材料33は、Si、C、OおよびHの原子を含有する低k誘電体材料から構成される。他の実施形態では、硬化させた間隙充填誘電体材料33は、Si、C、O、NおよびHの原子を含有する低k誘電体材料から構成される。
【0087】
一部の実施形態では、堆積させたままの封入材料層30は、第1の水素含有量と、第1の窒素-水素結合含有量と、第1の炭素-水素結合含有量とを有し、レーザ・アニールされた封入材料ライナ30Lは、第1の水素含有量よりも少ない第2の水素含有量と、第1の窒素-水素結合含有量よりも少ない第2の窒素-水素結合含有量と、第1の炭素-水素結合含有量よりも少ない第2の炭素-水素結合含有量とを有する。堆積させたままの封入材料層30は、第1のエッチング速度を有し、レーザ・アニールされた封入材料ライナ30Lは、第1のエッチング速度よりも低い第2のエッチング速度を有する。
【0088】
他の実施形態では、堆積されたままの封入材料層30は、第1のヤング率を有し、レーザ・アニールされた封入材料ライナ30Lは、第1のヤング率よりも大きい第2のヤング率を有する。一部の実施形態では、レーザ・アニールされた封入材料ライナ30Lは、改善された化学結合を有し、すなわち、水素、炭化水素基、およびアミノ基などの結合終端ラジカルの量が少なくなり、-Si-O-、-Si-N-、-C-N-、および-B-N-結合鎖の骨格をより強くすることが可能になる。
【0089】
本出願は、その好ましい実施形態に関して具体的に示され、説明されてきたが、当業者には、本出願の範囲から逸脱することなく、形態および詳細における前述のおよび他の変更を行うことができることが理解されるであろう。したがって、本出願は、説明および図示された厳密な形態および詳細に限定されないが、添付の特許請求の範囲内に入ることが意図されている。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10