特許 7586694 磁気アレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-11

(45)【発行日】2024-11-19

(54)【発明の名称】磁気アレイ

(51)【国際特許分類】

   H10B 61/00 20230101AFI20241112BHJP

   H10N 50/10 20230101ALI20241112BHJP

   H01L 29/82 20060101ALI20241112BHJP

【ＦＩ】

H10B61/00

H10N50/10 Z

H01L29/82 Z

【請求項の数】 9

(21)【出願番号】P 2020199587

(22)【出願日】2020-12-01

(65)【公開番号】P2022087584

(43)【公開日】2022-06-13

【審査請求日】2023-06-20

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100106909

【弁理士】

【氏名又は名称】棚井 澄雄

(74)【代理人】

【識別番号】100163496

【弁理士】

【氏名又は名称】荒 則彦

(74)【代理人】

【識別番号】100188558

【弁理士】

【氏名又は名称】飯田 雅人

(74)【代理人】

【識別番号】100169694

【弁理士】

【氏名又は名称】荻野 彰広

(72)【発明者】

【氏名】佐々木 智生

(72)【発明者】

【氏名】塩川 陽平

【審査官】宮本 博司

(56)【参考文献】

【文献】米国特許出願公開第２０２０／０３４１０７９（ＵＳ，Ａ１）

【文献】特開２０１８－０７４１４１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０２１３８６５（ＵＳ，Ａ１）

【文献】特開２０１３－２４３３３６（ＪＰ，Ａ）

【文献】特開２０１８－０８２１２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ６１／００

Ｈ１０Ｎ ５０／１０

Ｈ０１Ｌ ２９／８２

(57)【特許請求の範囲】

【請求項1】

基板と第１ユニットと第２ユニットとワードラインと第１リードラインと第２リードラインと第１ゲートラインと第２ゲートラインとソースラインと、を有し、
前記第１ユニットと前記第２ユニットとはそれぞれ、磁気抵抗効果素子と第１スイッチング素子と第２スイッチング素子とを有し、
前記磁気抵抗効果素子は、積層体と前記積層体上にある配線とを有し、
前記積層体は、前記基板に近い側から順に、参照層と非磁性層と自由層とを少なくとも有し、
前記第１スイッチング素子は、前記参照層に接続され、
前記第２スイッチング素子は、前記配線に接続され、
前記第１リードラインは、前記第１ユニットの前記第１スイッチング素子に接続され、
前記第２リードラインは、前記第２ユニットの前記第１スイッチング素子に接続され、
前記ワードラインは、前記第１ユニット及び前記第２ユニットの前記第２スイッチング素子に接続され、
前記第１ゲートラインは、前記第１ユニットの前記第１スイッチング素子のゲートと、前記第２ユニットの前記第２スイッチング素子のゲートと、に接続され、
前記第２ゲートラインは、前記第１ユニットの前記第２スイッチング素子のゲートと、前記第２ユニットの前記第１スイッチング素子のゲートと、に接続され、
前記ソースラインは、前記第１ユニットの前記配線及び前記第２ユニットの前記配線に接続されている、磁気アレイ。

【請求項2】

基板と第１ユニットと第２ユニットとワードラインと第１リードラインと第２リードラインと第１ゲートラインと第２ゲートラインとソースラインと、を有し、
前記第１ユニットと前記第２ユニットとはそれぞれ、磁気抵抗効果素子と第１スイッチング素子と第２スイッチング素子とを有し、
前記磁気抵抗効果素子は、積層体と前記積層体上にある配線とを有し、
前記積層体は、前記基板に近い側から順に、参照層と非磁性層とを少なくとも有し、
前記配線は、内部に磁壁を有する磁性層を含み、
前記第１スイッチング素子は、前記参照層に接続され、
前記第２スイッチング素子は、前記配線に接続され、
前記第１リードラインは、前記第１ユニットの前記第１スイッチング素子に接続され、
前記第２リードラインは、前記第２ユニットの前記第１スイッチング素子に接続され、
前記ワードラインは、前記第１ユニット及び前記第２ユニットの前記第２スイッチング素子に接続され、
前記第１ゲートラインは、前記第１ユニットの前記第１スイッチング素子のゲートと、前記第２ユニットの前記第２スイッチング素子のゲートと、に接続され、
前記第２ゲートラインは、前記第１ユニットの前記第２スイッチング素子のゲートと、前記第２ユニットの前記第１スイッチング素子のゲートと、に接続され、
前記ソースラインは、前記第１ユニットの前記配線及び前記第２ユニットの前記配線に接続されている、磁気アレイ。

【請求項3】

前記第１リードライン及び前記第２リードラインに接続された比較部をさらに備える、請求項１又は２に記載の磁気アレイ。

【請求項4】

前記第１スイッチング素子の前記ゲートの幅は、前記第２スイッチング素子の前記ゲートの幅より狭い、請求項１～３のいずれか一項に記載の磁気アレイ。

【請求項5】

前記第１ユニットの第１スイッチング素子と前記第２ユニットの第２スイッチング素子とが隣接し、
前記第１ユニットの第２スイッチング素子と前記第２ユニットの第１スイッチング素子とが隣接する、請求項１～４のいずれか一項に記載の磁気アレイ。

【請求項6】

前記積層体の側面を被覆する絶縁層と、前記絶縁層上にある第１電極と第２電極と、をさらに備え、
前記第１電極と前記第２電極とは、前記配線を介して電気的に接続されている、請求項１～５のいずれか一項に記載の磁気アレイ。

【請求項7】

前記第１電極及び前記第２電極は、前記配線と接する下地層を備える、請求項６に記載の磁気アレイ。

【請求項8】

前記下地層は、前記配線と同じ材料を含む、請求項７に記載の磁気アレイ。

【請求項9】

前記第１電極に接続される第１ビア配線と、前記第２電極に接続される第２ビア配線とをさらに有し、
前記第１ビア配線は、前記第１電極の内側にある又は前記第１電極の側面に接し、
前記第２ビア配線は、前記第２電極の内側にある又は前記第２電極の側面に接している、請求項６～８のいずれか一項に記載の磁気アレイ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、磁気アレイに関する。

【背景技術】

【0002】

微細化に限界が見えてきたフラッシュメモリ等に代わる次世代の不揮発性メモリに注目が集まっている。例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍｅ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が次世代の不揮発性メモリとして知られている。

【0003】

ＭＲＡＭは、磁気抵抗効果素子を用いたメモリ素子である。磁気抵抗効果素子の抵抗値は、非磁性層を挟む二つの磁性膜の磁化の向きの相対角の違いによって変化する。ＭＲＡＭは、磁気抵抗効果素子の抵抗値をデータとして記録する。

【0004】

磁気抵抗変化を利用したスピン素子の中でも、スピン軌道トルク（ＳＯＴ）を利用したスピン軌道トルク型磁気抵抗効果素子（例えば、特許文献１）や、磁壁の移動を利用した磁壁移動型磁気記録素子（例えば、特許文献２）に注目が集まっている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１７－２１６２８６号公報

【文献】特許第５４４１００５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

３端子型のスピン素子は、データを書き込む際の電流経路と、データを読み出す際の電流経路が異なる。これらのスピン素子は、読み出し電流と書き込み電流をそれぞれ制御するために、複数のトランジスタが必要である。つまり、一つのスピン素子を動作させるには、複数のトランジスタ分の面積を確保する必要がある。

【0007】

本発明は上記問題に鑑みてなされたものであり、集積性を高めることができる磁気アレイ及び磁気アレイの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

（１）第１の態様にかかる磁気アレイは、基板と第１ユニットと第２ユニットとワードラインと第１リードラインと第２リードラインと第１ゲートラインと第２ゲートラインとソースラインと、を有し、前記第１ユニットと前記第２ユニットとはそれぞれ、磁気抵抗効果素子と第１スイッチング素子と第２スイッチング素子とを有し、前記磁気抵抗効果素子は、積層体と前記積層体上にある配線とを有し、前記積層体は、前記基板に近い側から順に、参照層と非磁性層とを少なくとも有し、前記第１スイッチング素子は、前記参照層に接続され、前記第２スイッチング素子は、前記配線に接続され、前記第１リードラインは、前記第１ユニットの前記第１スイッチング素子に接続され、前記第２リードラインは、前記第２ユニットの前記第１スイッチング素子に接続され、前記ワードラインは、前記第１ユニット及び前記第２ユニットの前記第２スイッチング素子に接続され、前記第１ゲートラインは、前記第１ユニットの前記第１スイッチング素子のゲートと、前記第２ユニットの前記第２スイッチング素子のゲートと、に接続され、前記第２ゲートラインは、前記第１ユニットの前記第２スイッチング素子のゲートと、前記第２ユニットの前記第１スイッチング素子のゲートと、に接続され、前記ソースラインは、前記第１ユニットの前記配線及び前記第２ユニットの前記配線に接続されている。

【0009】

（２）上記態様にかかる磁気アレイは、前記第１リードライン及び前記第２リードラインに接続された比較部をさらに備えてもよい。

【0010】

（３）上記態様にかかる磁気アレイにおいて、前記第１スイッチング素子の前記ゲートの幅は、前記第２スイッチング素子の前記ゲートの幅より狭くてもよい。

【0011】

（４）上記態様にかかる磁気アレイにおいて、前記第１ユニットの第１スイッチング素子と前記第２ユニットの第２スイッチング素子とが隣接し、前記第１ユニットの第２スイッチング素子と前記第２ユニットの第１スイッチング素子とが隣接していてもよい。

【0012】

（５）上記態様にかかる磁気アレイは、前記積層体の側面を被覆する絶縁層と、前記絶縁層上にある第１電極と第２電極と、をさらに備え、前記第１電極と前記第２電極とは、前記配線を介して電気的に接続されていてもよい。

【0013】

（６）上記態様にかかる磁気アレイにおいて、前記第１電極及び前記第２電極は、前記配線と接する下地層を備えてもよい。

【0014】

（７）上記態様にかかる磁気アレイにおいて、前記下地層は、前記配線と同じ材料を含んでもよい。

【0015】

（８）上記態様にかかる磁気アレイは、前記第１電極に接続される第１ビア配線と、前記第２電極に接続される第２ビア配線とをさらに有し、前記第１ビア配線は、前記第１電極の内側にある又は前記第１電極の側面に接し、前記第２ビア配線は、前記第２電極の内側にある又は前記第２電極の側面に接していてもよい。

【0016】

（９）上記態様にかかる磁気アレイにおいて、前記積層体は、前記基板に近い側から順に、自由層と非磁性層と参照層とを有してもよい。

【0017】

（１０）上記態様にかかる磁気アレイにおいて、前記配線は、内部に磁壁を有する磁性層を含み、前記積層体は、前記基板に近い側から順に、非磁性層と参照層とからなってもよい。

【0018】

（１１）上記態様にかかる磁気アレイの製造方法は、基板に近い側から順に参照層と非磁性層とを少なくとも有する積層体上に配線を積層する工程と、前記配線上に無機物のマスクを形成し、前記マスクを介して前記配線を加工する工程と、前記マスクを除去し前記配線を露出させ、前記配線の異なる２点が露出するように絶縁層を形成する工程と、前記配線の露出した異なる２点のうちの一方に第１電極を形成し、他方に第２電極を形成する工程と、を有する。

【発明の効果】

【0019】

上記態様にかかる磁気アレイは集積性に優れる。また上記態様にかかる磁気アレイの製造方法は、集積性に優れる磁気アレイを少ない手順で作製できる。

【図面の簡単な説明】

【0020】

【図1】第１実施形態にかかる磁気アレイのブロック図である。

【図2】第１実施形態にかかる磁気アレイの一部の回路図である。

【図3】第１実施形態にかかる磁気アレイの一部の斜視図である。

【図4】第１実施形態にかかる磁気アレイの一部の平面図である。

【図5】第１実施形態にかかる磁気アレイの一部の断面図である。

【図6】第１実施形態にかかる磁気アレイの一部の別の断面図である。

【図7】第１実施形態にかかる磁気アレイの磁気抵抗効果素子の近傍の断面図である。

【図8】第１実施形態にかかる磁気アレイの製造方法を説明するための断面図である。

【図9】第１実施形態にかかる磁気アレイの製造方法を説明するための断面図である。

【図10】第１実施形態にかかる磁気アレイの製造方法を説明するための断面図である。

【図11】第１実施形態にかかる磁気アレイの製造方法を説明するための断面図である。

【図12】第１実施形態にかかる磁気レイの製造方法を説明するための断面図である。

【図13】第１実施形態にかかる磁気アレイの製造方法を説明するための断面図である。

【図14】第１変形例にかかる磁気アレイの一部の平面図である。

【図15】第２実施形態にかかる磁気アレイの一部の斜視図である。

【図16】第２実施形態にかかる磁気アレイの一部の断面図である。

【発明を実施するための形態】

【0021】

以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。

【0022】

まず方向について定義する。後述する基板Ｓｕｂ（図２参照）の一面の一方向をｘ方向、ｘ方向と直交する方向をｙ方向とする。ｘ方向は、例えば、ワードラインＷＬが延びる方向である。ｙ方向は、例えば、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２が延びる方向である。ｚ方向は、ｘ方向及びｙ方向と直交する方向である。ｚ方向のうち基板Ｓｕｂから積層体１０、３０へ向かう方向を＋ｚ方向という。以下、＋ｚ方向を「上」、－ｚ方向を「下」と表現する場合がある。上下は、必ずしも重力が加わる方向とは一致しない。

【0023】

また本明細書において「接続する」とは、２つの物体が直接接している場合に限られない。例えば、間に他の構造体を介して間接的に接続している場合、２つの物体が電気的に接続されている場合も「接続する」に含まれる。また「ｘ方向に延びる」とは、ｘ方向の長さが他の方向の長さより長いことを意味する。

【0024】

「第１実施形態」
図１は、第１実施形態にかかる磁気アレイ２００のブロック図である。磁気アレイ２００は、集積領域ＩＡと周辺領域ＰＡとを有する。

【0025】

集積領域ＩＡは、例えば、第１領域Ｒ１と第２領域Ｒ２とを有する。第１領域Ｒ１は、データを記録する記録セルが集積された領域である。第２領域Ｒ２は、記録セルとの比較に用いられるリファレンスセルが集積された領域である。記録セルは、データを記録、保持するセルである。リファレンスセルは、記録セルに適切なデータが記録されているかを判断する指標となるセルである。集積領域ＩＡ内の集積性を高まると、磁気アレイ２００の記録密度が高まる。

【0026】

周辺領域ＰＡは、集積領域ＩＡ内のセルの動作を制御する制御素子が実装されている領域である。周辺領域ＰＡは、例えば、集積領域ＩＡの外側にある。周辺領域ＰＡは、例えば、電源ＰＳと制御部ＣＴと比較部ＣＰと演算部ＯＰとを有する。

【0027】

電源ＰＳは、セルに印加する電圧又は電流を出力する。制御部ＣＴは、電圧又は電流を印加するセルのアドレスを指定する。比較部ＣＰは、記録セルとリファレンスセルとを比較する。記録セルとリファレンスセルとは同様の構成であり、同様のデータが原則記録されている。比較部ＣＰは、これらのデータの間に大きな乖離がある場合に、記録セルに何らかの故障が生じたと判断する。比較部ＣＰは、後述する第１リードラインＲＬ１及び第２リードラインＲＬ２に接続されている。演算部ＯＰは、比較部ＣＰで比較され出力された結果に基づいて、データを出入力する。

【0028】

図２は、第１実施形態にかかる磁気アレイ２００の一部の回路図である。図２は、例えば、複数の記録セルが集積された第１領域Ｒ１の回路図である。第２領域Ｒ２の回路図も第１領域Ｒ１の回路図と同様である。

【0029】

磁気アレイ２００は、例えば、第１ユニットＵ１と第２ユニットＵ２とワードラインＷＬと第１リードラインＲＬ１と第２リードラインＲＬ２と第１ゲートラインＧＬ１と第２ゲートラインＧＬ２とソースラインＳＬと第３スイッチング素子Ｓｗ３と第４スイッチング素子Ｓｗ４とを有する。

【0030】

第１ユニットＵ１、第２ユニットＵ２はそれぞれ、磁気抵抗効果素子１００と第１スイッチング素子Ｓｗ１と第２スイッチング素子Ｓｗ２とを有するユニットである。これらのユニットは、例えば、行列状に配列している。ユニットの数は特に問わない。第１ユニットＵ１と第２ユニットＵ２とは、例えば、列方向に隣接し、ワードラインＷＬを共有する。

【0031】

第１スイッチング素子Ｓｗ１、第２スイッチング素子Ｓｗ２、第３スイッチング素子Ｓｗ３及び第４スイッチング素子Ｓｗ４はそれぞれ、電流の流れを制御する素子であり、例えば、電界効果型のトランジスタである。スイッチング素子は、例えば、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子でもよい。

【0032】

ワードラインＷＬは、例えば、第１ユニットＵ１及び第２ユニットＵ２の第２スイッチング素子Ｓｗ２に接続されている。ワードラインＷＬは、磁気抵抗効果素子１００へデータを書き込む際に、書き込み電流が流れる配線である。

【0033】

第１リードラインＲＬ１は、例えば、第１ユニットＵ１に属する第１スイッチング素子Ｓｗ１に接続されている。第１リードラインＲＬ１は、第１ユニットＵ１に属する磁気抵抗効果素子１００からデータを読み出す際に、読出し電流が流れる配線である。第２リードラインＲＬ２は、例えば、第２ユニットＵ２に属する第１スイッチング素子Ｓｗ１に接続されている。第２リードラインＲＬ２は、第２ユニットＵ２に属する磁気抵抗効果素子１００からデータを読み出す際に、読出し電流が流れる配線である。

【0034】

第１ゲートラインＧＬ１は、第１ユニットＵ１の第１スイッチング素子Ｓｗ１及び第２ユニットＵ２の第２スイッチング素子Ｓｗ２に接続されている。第２ゲートラインＧＬ２は、第１ユニットＵ１の第２スイッチング素子Ｓｗ２及び第２ユニットＵ２の第１スイッチング素子Ｓｗ１に接続されている。第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２は、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２のＯＮ／ＯＦＦ動作を制御するゲートＧに接続されている。

【0035】

ソースラインＳＬは、書き込み電流及び読出し電流が流れる配線であり、基準電位に接続されている。基準電位は、例えば、グラウンドである。ソースラインＳＬは、第１ユニットＵ１及び第２ユニットＵ２の後述する配線２０に接続されている。ソースラインＳＬの基準電位に対する電位によって書き込み電流の流れ方向が変わる。

【0036】

磁気抵抗効果素子１００にデータを書き込む際は、制御部ＣＴで指定されたアドレスのユニットの第１スイッチング素子Ｓｗ１をＯＦＦにし、第２スイッチング素子Ｓｗ２をＯＮにする。第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２のＯＮ／ＯＦＦ動作は、例えば、第１ゲートラインＧＬ１と第２ゲートラインＧＬ２の電位を変えて制御する。そして、第３スイッチング素子Ｓｗ３をＯＮにすると、指定されたアドレスの磁気抵抗効果素子１００に繋がるワードラインＷＬとソースラインＳＬとの間に書き込み電流が流れる。磁気抵抗効果素子１００の抵抗値は、書き込み電流によって変化する。磁気抵抗効果素子１００は、抵抗値としてデータを記録する。書き込み電流の流れ方向によって磁気抵抗効果素子１００のデータの書き換えが可能になる。

【0037】

磁気抵抗効果素子１００からデータを読み出す際は、制御部ＣＴで指定されたアドレスのユニットの第１スイッチング素子Ｓｗ１をＯＮにし、第２スイッチング素子Ｓｗ２をＯＦＦにする。そして、第４スイッチング素子Ｓｗ４をＯＮにすると、指定されたアドレスの磁気抵抗効果素子１００に繋がる第１リードラインＲＬ１又は第２リードラインＲＬ２とソースラインＳＬとの間に読出し電流が流れる。ソースラインＳＬから出力される読出し電流の大きさは磁気抵抗効果素子１００の抵抗値によって変化する。すなわち、磁気抵抗効果素子１００に記録されたデータ（抵抗値）は、読出し電流に換算されて読み出される。

【0038】

図３は、第１実施形態にかかる磁気アレイ２００の一部の斜視図である。図３では、内部構造を見やすくするためにソースラインＳＬを点線で図示している。図４は、第１実施形態にかかる磁気アレイ２００の一部の平面図である。図４では、理解を容易にするために、ソースラインＳＬ、第１リードラインＲＬ１及び第２リードラインＲＬ２を省略している。図５及び図６は、第１実施形態にかかる磁気アレイ２００の一部の断面図である。図５は、図４のＡ－Ａ線に沿った断面であり、図６は、図４のＢ－Ｂ線に沿った断面である。図３～図６では、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２を電界効果型トランジスタとしている。

【0039】

ワードラインＷＬ、第１リードラインＲＬ１、第２リードラインＲＬ２、第１ゲートラインＧＬ１、第２ゲートラインＧＬ２、ソースラインＳＬ及び磁気抵抗効果素子１００は、基板Ｓｕｂ上に三次元的に積層されている。これらの素子間は、ｚ方向に延びるビア配線Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５を除いて、絶縁層９０、９２、９３、９４、９５によって電気的に分離されている。

【0040】

絶縁層９０、９２、９３、９４、９５は、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層９０、９２、９３、９４、９５は、例えば、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_ｘ）等である。

【0041】

第１スイッチング素子Ｓｗ１と第２スイッチング素子Ｓｗ２とは、基板Ｓｕｂに形成されている。例えば、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２はそれぞれ、ソースＳ、ドレインＤ、ゲートＧを有する。ソースＳとドレインＤは、電流の流れ方向によって既定されるものであり、これらは同一の領域である。図３～６では一例を示しただけであり、ソースＳとドレインＤの位置関係はそれぞれ反転していてもよい。また明細書中におけるソースＳはドレインＤと読み替えることができ、ドレインＤはソースＳと読み替えることができる。ゲートＧは、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２のＯＮ／ＯＦＦ動作を担う部分である。ゲートＧは、例えば、第１ゲートラインＧＬ１又は第２ゲートラインＧＬ２と基板Ｓｕｂとの間にある絶縁層である。

【0042】

第１スイッチング素子Ｓｗ１のソースＳは、例えば、ビア配線Ｖ１を介して、第１リードラインＲＬ１又は第２リードラインＲＬ２に接続されている。第１スイッチング素子Ｓｗ１のドレインＤは、例えば、ビア配線Ｖ２及び電極Ｅを介して、積層体１０に接続されている。第１スイッチング素子Ｓｗ１のゲートＧは、第１ゲートラインＧＬ１に接続されている。第１ゲートラインＧＬ１に電圧が印加されると、ソースＳとドレインＤとの間にチャネルが形成され、第１スイッチング素子Ｓｗ１がＯＮになる。

【0043】

第２スイッチング素子Ｓｗ２のソースＳは、例えば、ビア配線Ｖ４を介して、ワードラインＷＬに接続されている。第２スイッチング素子Ｓｗ２のドレインＤは、例えば、ビア配線Ｖ３及び第１電極Ｅ１を介して、配線２０の第１端に接続されている。配線２０の第２端は、第２電極Ｅ２及びビア配線Ｖ５を介して、ソースラインＳＬに接続されている。第２スイッチング素子Ｓｗ２のゲートＧは、第２ゲートラインＧＬ２に接続されている。第２ゲートラインＧＬ２に電圧が印加されると、ソースＳとドレインＤとの間にチャネルが形成され、第２スイッチング素子Ｓｗ２がＯＮになる。

【0044】

第１スイッチング素子Ｓｗ１は、例えば、第２スイッチング素子Ｓｗ２より小さい。第１スイッチング素子Ｓｗ１が制御する読出し電流は、第２スイッチング素子Ｓｗ２が制御する書き込み電流より小さいためである。すなわち、第１スイッチング素子Ｓｗ１を流れる最大電流量は、第２スイッチング素子Ｓｗ２を流れる最大電流量よりも小さい設計でよい。第１スイッチング素子Ｓｗ１の幅は、例えば、第２スイッチング素子Ｓｗ２の幅より狭い。スイッチング素子の幅は、ソースＳとドレインＤとを結ぶ直線と直交する方向の幅であり、例えば、ゲートＧのｙ方向の幅である。スイッチング素子に流れる最大電流量の調整はゲートＧのｙ方向の幅で設計できる。また、複数個のスイッチング素子を並列に設置し、実質上のゲート幅を広くすることによっても同様な効果が得られる。例えば、ＦｉｎＦＥＴではチャンネル層の側壁にゲート電圧を印可することによって、チャンネル層の反転領域を大きくし、大きな電流な電流を流すことができる構造である。ＦｉｎＦＥＴをスイッチング素子として用いる場合にはスイッチング素子を並列に並べる方が大きな電流を得ることができるため、実質上ゲート幅を大きくすることと同様な効果が得られる。

【0045】

第１スイッチング素子Ｓｗ１と第２スイッチング素子Ｓｗ２とは、例えば、基板Ｓｕｂ上に交互に配列している。第１ユニットＵ１及び第２ユニットＵ２は、例えば、ｙ方向に隣接する。第１ユニットＵ１及び第２ユニットＵ２はそれぞれ、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２の外周を覆う領域内にある。第１ユニットＵ１の第１スイッチング素子Ｓｗ１と第２ユニットＵ２の第２スイッチング素子Ｓｗ２とは、例えば、ｙ方向に隣接する。また第１ユニットＵ１の第２スイッチング素子Ｓｗ２と第２ユニットＵ２の第１スイッチング素子Ｓｗ１とは、例えば、ｙ方向に隣接する。第１ユニットＵ１と第２ユニットＵ２とは、第１スイッチング素子Ｓｗ１と第２スイッチング素子Ｓｗ２の位置関係が反対であり、第１ユニットＵ１と第２ユニットＵ２とは点対称な関係にある。第１ユニットＵ１のｙ方向の幅が狭い部分に、第２ユニットＵ２のｙ方向の幅が広い部分が嵌ることで、第１ユニットＵ１及び第２ユニットＵ２の集積性が高くなる。

【0046】

ビア配線Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５は、絶縁層９０、９２、９３、９４、９５によってｚ方向に区分された異なる階層の素子間を接続している。ビア配線Ｖ１は、第１リードラインＲＬ１又は第２リードラインと第１スイッチング素子Ｓｗ１とを接続する。ビア配線Ｖ２は、第１スイッチング素子Ｓｗ１と磁気抵抗効果素子１００とを接続する。ビア配線Ｖ３は、第２スイッチング素子Ｓｗ２と磁気抵抗効果素子１００とを接続する。ビア配線Ｖ４は、第２スイッチング素子Ｓｗ２とワードラインＷＬとを接続する。ビア配線Ｖ５は、ソースラインＳＬと磁気抵抗効果素子１００とを接続する。

【0047】

図７は、第１実施形態にかかる磁気アレイ２００の磁気抵抗効果素子１００の近傍の断面図である。図７は、図４のＡ－Ａ線に沿った断面である。磁気抵抗効果素子１００は、積層体１０と配線２０とを有する。磁気抵抗効果素子１００は、スピン軌道トルク（ＳＯＴ）を利用したスピン素子であり、スピン軌道トルク型磁気抵抗効果素子、スピン注入型磁気抵抗効果素子、スピン流磁気抵抗効果素子と言われる場合がある。また配線２０は、スピン軌道トルク配線と言われる場合がある。

【0048】

積層体１０は、柱状体である。積層体１０のｚ方向からの平面視形状は、例えば、円形、楕円形、四角形である。積層体１０は、例えば、電極Ｅ上にある。積層体１０上には、例えば、配線２０がある。

【0049】

積層体１０は、基板Ｓｕｂに近い側から順に、第１強磁性層１、非磁性層３、第２強磁性層２を有する。第１強磁性層１と第２強磁性層２とは、ｚ方向に非磁性層３を挟む。第１強磁性層１は、電極Ｅを介して、第１スイッチング素子Ｓｗ１のドレインＤに接続されている。

【0050】

第１強磁性層１及び第２強磁性層２は、それぞれ磁化を有する。第１強磁性層１の磁化は、所定の外力が印加された際に第２強磁性層２の磁化よりも配向方向が変化しにくい。第１強磁性層１は固定層、参照層と言われ、第２強磁性層２は自由層と言われる。積層体１０は、非磁性層３を挟む第１強磁性層１と第２強磁性層２との磁化の相対角の違いに応じて抵抗値が変化する。磁気抵抗効果素子１００は、この抵抗値をデータとして記憶、出力する。

【0051】

第１強磁性層１及び第２強磁性層２は、強磁性体を含む。強磁性体は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等である。強磁性体は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅ、Ｃｏ－Ｈｏ合金、Ｓｍ－Ｆｅ合金、Ｆｅ－Ｐｔ合金、Ｃｏ－Ｐｔ合金、ＣｏＣｒＰｔ合金である。

【0052】

第１強磁性層１及び第２強磁性層２は、ホイスラー合金を含んでもよい。ホイスラー合金は、ＸＹＺまたはＸ_２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ_２ＦｅＳｉ、Ｃｏ_２ＦｅＧｅ、Ｃｏ_２ＦｅＧａ、Ｃｏ_２ＭｎＳｉ、Ｃｏ_２Ｍｎ_１－ａＦｅ_ａＡｌ_ｂＳｉ_１－ｂ、Ｃｏ_２ＦｅＧｅ_１－ｃＧａ_ｃ等である。ホイスラー合金は高いスピン分極率を有する。

【0053】

積層体１０は、第１強磁性層１と電極Ｅとの間に、スペーサ層を介して反強磁性層を有してもよい。第１強磁性層１、スペーサ層、反強磁性層は、シンセティック反強磁性構造（ＳＡＦ構造）となる。シンセティック反強磁性構造は、非磁性層を挟む二つの磁性層からなる。第１強磁性層１と反強磁性層とが反強磁性カップリングすることで、反強磁性層を有さない場合より第１強磁性層１の保磁力が大きくなる。反強磁性層は、例えば、ＩｒＭｎ，ＰｔＭｎ等である。スペーサ層は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。

【0054】

積層体１０は、第１強磁性層１、第２強磁性層２及び非磁性層３以外の層を有してもよい。例えば、積層体１０は、第１強磁性層１の下に下地層を有してもよい。下地層は、積層体１０を構成する各層の結晶性を高める。また例えば、積層体１０は、第２強磁性層２の上にキャップ層を有してもよい。

【0055】

配線２０は、積層体１０上にある。配線２０は、例えば、積層体１０の第２強磁性層２と接する。配線２０は、第１電極Ｅ１と第２電極Ｅ２との間に電流が流れる際に生じるスピンホール効果によってスピン流を発生させ、第２強磁性層２にスピンを注入する。配線２０は、例えば、第２強磁性層２の磁化を反転できるだけのスピン軌道トルク（ＳＯＴ）を第２強磁性層２の磁化に与える。

【0056】

スピンホール効果は、電流を流した場合にスピン軌道相互作用に基づき、電流の流れる方向と直交する方向にスピン流が誘起される現象である。スピンホール効果は、運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で、通常のホール効果と共通する。通常のホール効果は、磁場中で運動する荷電粒子の運動方向がローレンツ力によって曲げられる。これに対し、スピンホール効果は磁場が存在しなくても、電子が移動するだけ（電流が流れるだけ）でスピンの移動方向が曲げられる。

【0057】

例えば、配線２０のｘ方向に電流が流れると、－ｙ方向に配向した第１スピンが＋ｚ方向に曲げられ、＋ｙ方向に配向した第２スピンが－ｚ方向に曲げられる。非磁性体（強磁性体ではない材料）は、スピンホール効果により生じる第１スピンの電子数と第２スピンの電子数とが等しい。すなわち、＋ｚ方向に向かう第１スピンの電子数と－ｚ方向に向かう第２スピンの電子数とは等しい。第１スピンと第２スピンは、スピンの偏在を解消する方向に流れる。第１スピン及び第２スピンのｚ方向への移動において、電荷の流れは互いに相殺されるため、電流量はゼロとなる。電流を伴わないスピン流は特に純スピン流と呼ばれる。

【0058】

第１スピンの電子の流れをＪ_↑、第２スピンの電子の流れをＪ_↓、スピン流をＪ_Ｓと表すと、Ｊ_Ｓ＝Ｊ_↑－Ｊ_↓で定義される。スピン流Ｊ_Ｓは、ｚ方向に生じる。第１スピンは、配線２０から第２強磁性層２に注入される。

【0059】

配線２０は、第１電極Ｅ１と第２電極Ｅ２との間に電流が流れる際に生じるスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む。

【0060】

配線２０は、例えば、主元素として非磁性の重金属を含む。主元素とは、配線２０を構成する元素のうち最も割合の高い元素である。配線２０は、例えば、イットリウム（Ｙ）以上の比重を有する重金属を含む。非磁性の重金属は、原子番号３９以上の原子番号が大きく、最外殻にｄ電子又はｆ電子を有するため、スピン軌道相互作用が強く生じる。スピンホール効果はスピン軌道相互作用により生じ、配線２０内にスピンが偏在しやすく、スピン流Ｊ_Ｓが発生しやすくなる。配線２０は、例えば、Ａｕ、Ｈｆ、Ｍｏ、Ｐｔ、Ｗ、Ｔａからなる群から選択されるいずれかを含む。

【0061】

配線２０は、磁性金属を含んでもよい。磁性金属は、強磁性金属又は反強磁性金属である。非磁性体に含まれる微量な磁性金属は、スピンの散乱因子となる。微量とは、例えば、配線２０を構成する元素の総モル比の３％以下である。スピンが磁性金属により散乱するとスピン軌道相互作用が増強され、電流に対するスピン流の生成効率が高くなる。

【0062】

配線２０は、トポロジカル絶縁体を含んでもよい。トポロジカル絶縁体は、物質内部が絶縁体又は高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。トポロジカル絶縁体は、スピン軌道相互作用により内部磁場が生じる。トポロジカル絶縁体は、外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成できる。

【0063】

トポロジカル絶縁体は、例えば、ＳｎＴｅ、Ｂｉ_１．５Ｓｂ_０．５Ｔｅ_１．７Ｓｅ_１．３、ＴｌＢｉＳｅ_２、Ｂｉ_２Ｔｅ_３、Ｂｉ_１－ｘＳｂ_ｘ、（Ｂｉ_１－ｘＳｂ_ｘ）_２Ｔｅ_３などである。トポロジカル絶縁体は、高効率にスピン流を生成することが可能である。

【0064】

配線２０の第１端は、例えば、第１電極Ｅ１及びビア配線Ｖ３を介して、第２スイッチング素子Ｓｗ２のドレインＤに接続されている。配線２０の第２端は、例えば、第２電極Ｅ２及びビア配線Ｖ５を介して、ソースラインＳＬに接続されている。

【0065】

第１電極Ｅ１及び第２電極Ｅ２はそれぞれ、配線２０に接続されている。第１電極Ｅ１と第２電極Ｅ２との間には柱状体Ｐがあり、第１電極Ｅ１と第２電極Ｅ２とは直接接続されていない。柱状体Ｐは、配線２０上の一部に積層されている。配線２０は、少なくとも異なる２カ所が柱状体Ｐによって被覆されず、露出している。第１電極Ｅ１は、配線２０の露出する部分の一方に接続され、第２電極Ｅ２は、配線２０の露出する部分の他方に接続されている。第１電極Ｅ１と第２電極Ｅ２とは、配線２０を介して電気的に接続されている。柱状体Ｐは、絶縁体である。柱状体Ｐは、例えば、絶縁層９０、９２、９３、９４、９５と同様の材料からなる。第１電極Ｅ１及び第２電極Ｅ２は、導電性の優れる材料からなる。第１電極Ｅ１及び第２電極Ｅ２は、例えば、Ａｇ、Ｃｕ、Ｃｏ、Ａｌ、Ａｕからなる群から選択されるいずれか一つを含む。

【0066】

第１電極Ｅ１及び第２電極Ｅ２は、例えば、配線２０と接する下地層ＵＬを有してもよい。下地層ＵＬは、第１電極Ｅ１及び第２電極Ｅ２と配線２０との密着性を高める。また下地層ＵＬは、加工時の加熱処理等により互いの元素がマイグレーションすることを抑制する。下地層ＵＬは、例えば、配線２０と同じ材料を含む。下地層ＵＬは、例えば、タングステンである。

【0067】

第１電極Ｅ１及び第２電極Ｅ２と積層体１０との間には、絶縁層９１がある。絶縁層９１は、積層体１０と第１電極Ｅ１及び第２電極Ｅ２とを電気的に分離する。絶縁層９１は、例えば、絶縁層９０、９２、９３、９４、９５と同様の材料からなる。絶縁層９１は、積層体１０の側面を被覆する。第１電極Ｅ１及び第２電極Ｅ２は、例えば、絶縁層９１上にある。

【0068】

第１電極Ｅ１及び第２電極Ｅ２のｘ方向の幅は、例えば、配線２０の柱状体Ｐから露出している部分の幅より広い。配線２０の柱状体Ｐから露出している部分にビア配線を接続することは難しいが、第１電極Ｅ１及び第２電極Ｅ２のｘ方向の幅が広いことで、第１電極Ｅ１とビア配線Ｖ３との電気的な接続、及び、第２電極Ｅ２とビア配線Ｖ５との電気的な接続が容易になる。

【0069】

第１電極Ｅ１は例えばビア配線Ｖ３に接続され、第２電極Ｅ２は例えばビア配線Ｖ５に接続されている（図５参照）。ビア配線Ｖ３は、第１ビア配線の一例であり、ビア配線Ｖ５は第２ビア配線の一例である。ビア配線Ｖ３は、第１電極Ｅ１の側面に接している。ビア配線Ｖ５は、第２電極Ｅ２の内側にある。ビア配線Ｖ３と第１電極Ｅ１及びビア配線Ｖ５と第２電極Ｅ２との接触面が広いと、これらの界面における電気的な接続が強くなる。

【0070】

次いで、第１実施形態に係る磁気アレイ２００の集積領域ＩＡの製造方法の一例について説明する。集積領域ＩＡは、各層の積層工程と、各層の一部を所定の形状に加工する加工工程により形成される。各層の積層は、スパッタリング法、化学気相成長（ＣＶＤ）法、電子ビーム蒸着法（ＥＢ蒸着法）、原子レーザデポジッション法等を用いることができる。各層の加工は、フォトリソグラフィー等を用いて行うことができる。図８～図１３は、第１実施形態にかかる磁気アレイの製造方法を説明するための断面図である。図８～図１３は、図４のＡ－Ａ線に沿った断面である。

【0071】

まず図８に示すように。基板Ｓｕｂの所定の位置に、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２を作製する。第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２は、公知の方法で作製できる。また第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２が形成された基板Ｓｕｂを購入してもよい。

【0072】

次いで、基板Ｓｕｂ上に絶縁層９０を積層する。そして絶縁層９０の第１スイッチング素子Ｓｗ１のドレインＤと重なる位置に開口を形成する。開口内は導電体で充填され、ビア配線Ｖ２となる。その後、電極Ｅ、第１強磁性層１、非磁性層３、第２強磁性層２を順に積層し、所定の形状に加工することで、積層体１０を形成する。積層体１０の周囲は、例えば、絶縁層９０で覆う。

【0073】

次いで、絶縁層９０と第２強磁性層２の表面を、例えば化学機械研磨（ＣＭＰ）で平坦化し、その上に配線２１を積層する。さらに配線２１上の所定の位置に、マスクＭを形成する。マスクＭは、無機物からなる。マスクＭは、例えば、シリコンである。マスクＭは、後処理で除去される。

【0074】

次いで、図９に示すように、マスクＭを介して、配線２１及び積層体１０の一部をエッチングする。エッチングは、例えば、イオンビームでエッチングする。積層体１０の側面は、エッチングによりｚ方向に対して傾斜する。配線２１は、エッチングにより配線２０となる。そして、積層体１０、配線２０及びマスクＭを覆うように、絶縁層９１を成膜する。絶縁層９１は、例えば、積層体１０及び配線２０の側面を被覆する。次いで、マスクＭをリフトオフし、マスクＭ及びマスクＭ上に形成された絶縁層９１を除去する。マスクＭがリフトオフされると、配線２０の上面が露出する。

【0075】

次いで、図１０に示すように、配線２０の異なる２点が露出するように柱状体Ｐを形成する。次いで、絶縁層９１、配線２０の露出部分、柱状体Ｐを覆うように、下地層ＵＬ、導電層を積層する。その後、柱状体Ｐの上面より上方に積層された下地層ＵＬ及び導電層を除去することで、第１電極Ｅ１及び第２電極Ｅ２が形成される。

【0076】

次いで、図１１に示すように、第１電極Ｅ１及び第２電極Ｅ２の不要部を除去し、除去された部分を絶縁層９２で覆う。そして絶縁層９２の第２スイッチング素子Ｓｗ２のドレインＤと重なる位置に開口を形成する。開口内は導電体で充填され、ビア配線Ｖ３となる。ビア配線Ｖ３は、例えば、第１電極Ｅ１の側面と接する。ビア配線Ｖ３は、第１電極Ｅ１内を貫通するように形成してもよい。

【0077】

次いで、図１２に示すように、第１電極Ｅ１、第２電極Ｅ２及び絶縁層９２上に、絶縁層９３を積層する。そして、絶縁層９３の第２電極Ｅ２と重なる位置に開口を形成する。開口は、例えば、第２電極Ｅ２内まで形成する。開口内は導電体で充填され、ビア配線Ｖ５となる。開口を第２電極Ｅ２内まで形成すると、ビア配線Ｖ５が第２電極Ｅ２の内側に形成される。

【0078】

次いで、図１３に示すように、絶縁層９３及びビア配線Ｖ５上に、絶縁層９４を積層する。そして、絶縁層９４の一部を除去し、除去された部分にソースラインＳＬを形成する。

【0079】

次いで、絶縁層９４及びソースラインＳＬ上に、絶縁層９５を積層する。そして絶縁層９５の第１スイッチング素子Ｓｗ１のソースＳと重なる位置に開口を形成する。開口内は導電体で充填され、ビア配線Ｖ１となる。そして、絶縁層９５及びビア配線Ｖ１上のビア配線Ｖ１と重なる位置に、第１リードラインＲＬ１及び第２リードラインＲＬ２を形成する。上記手順を経ることで、図５に示す磁気アレイ２００が形成される。

【0080】

本実施形態にかかる磁気アレイ２００は、積層体１０の第１強磁性層１が基板Ｓｕｂ側にあることで、ｚ方向に延びるビア配線Ｖ２のみでスイッチング素子との接続が可能となり、配線の引き回しが簡便化されている。また配線２０が積層体１０の上にあることで、配線２０と第１電極Ｅ１及び第２電極Ｅ２との電気的な接続を容易に確保できる。さらに、第１電極Ｅ１及び第２電極Ｅ２を配線２０の柱状体Ｐからの露出部分よりも広く形成することで、ビア配線Ｖ３、Ｖ５の作製が容易になる。

【0081】

また第１ユニットＵ１及び第２ユニットＵ２を交互に配列することで、集積領域ＩＡ内におけるユニットの集積性を高めることができる。

【0082】

ここまで第１実施形態の一例を例示したが、本発明はこの例に限定されるものではない。例えば、図１４は、第１変形例にかかる磁気アレイの一部の平面図である。第１変形例にかかる磁気アレイは、第１ユニットＵ１と第２ユニットＵ２の配置が異なる。第１変形例にかかる磁気アレイにおいて、図４と同様の構成には同様の符号を付す。

【0083】

第１変形例にかかる磁気アレイは、第１ユニットＵ１の第１スイッチング素子Ｓｗ１の側方に、第２ユニットＵ２の第２スイッチング素子Ｓｗ２がある。第１ユニットＵ１と第２ユニットＵ２とは、第１スイッチング素子Ｓｗ１と第２スイッチング素子Ｓｗ２の位置関係が同じである。ワードラインＷＬは、例えば、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２と直交せず、交差する。第１ユニットＵ１のｙ方向の幅が狭い部分に、第２ユニットＵ２のｙ方向の幅が広い部分が嵌ることで、第１ユニットＵ１及び第２ユニットＵ２の集積性が高くなる。

【0084】

「第２実施形態」
図１５は、第２実施形態にかかる磁気アレイ２０１の一部の斜視図である。図１５では、内部構造を見やすくするためにソースラインＳＬを点線で図示している。図１６は、第１実施形態にかかる磁気アレイ２０１の一部の断面図である。図１５、１６では、第１スイッチング素子Ｓｗ１及び第２スイッチング素子Ｓｗ２を電界効果型トランジスタとしている。

【0085】

第２実施形態に係る磁気アレイ２０１は、磁気抵抗効果素子１０１の構成が第１実施形態に係る磁気抵抗効果素子１００と異なる。図１５，１６において、第１実施形態と同様の構成については同様の符号を付し、説明を省く。

【0086】

磁気抵抗効果素子１０１は、積層体３０と配線４０を備える。積層体３０は、基板Ｓｕｂに近い側から順に、第１強磁性層３１、非磁性層３２を有する。磁気抵抗効果素子１０１は、磁壁の移動により抵抗値が変化する素子であり、磁壁移動素子、磁壁移動型磁気抵抗効果素子と言われる場合がある。

【0087】

配線４０は、磁性層である。配線４０は、強磁性体を含む。配線４０を構成する磁性体は、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等を用いることができる。具体的には、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅが挙げられる。

【0088】

配線４０は、内部の磁気的な状態の変化により情報を磁気記録可能な層である。配線４０は、ｘ方向に、第１磁区と第２磁区とを有する。第１磁区の磁化と第２磁区の磁化とは、例えば、反対方向に配向する。第１磁区と第２磁区とのｘ方向の境界が磁壁である。配線４０は、磁壁を内部に有することができる。

【0089】

磁気抵抗効果素子１０１は、配線４０の磁壁の位置によって、データを多値又は連続的に記録できる。配線４０に記録されたデータは、読み出し電流を印加した際に、磁気抵抗効果素子１０１の抵抗値変化として読み出される。

【0090】

磁壁は、配線４０のｘ方向に書き込み電流を流す、又は、外部磁場を印加することによって移動する。例えば、配線４０の＋ｘ方向に書き込み電流（例えば、電流パルス）を印加すると、電子は電流と逆の－ｘ方向に流れるため、磁壁は－ｘ方向に移動する。第１磁区から第２磁区に向って電流が流れる場合、第２磁区でスピン偏極した電子は、第１磁区の磁化を磁化反転させる。第１磁区の磁化が磁化反転することで、磁壁が－ｘ方向に移動する。

【0091】

第１強磁性層３１と非磁性層３２のそれぞれは、第１実施形態にかかる第１強磁性層１と非磁性層３と同様である。

【0092】

第２実施形態にかかる磁気アレイ２０１は、磁気抵抗効果素子１０１の構成が異なるだけであり、第１実施形態にかかる磁気アレイ２００と同様の効果を得ることができる。第２実施形態にかかる磁気アレイ２０１は、ニューロモルフィックデバイスに適用できる。ニューロモルフィックデバイスは、ニューラルネットワークにより人間の脳を模倣した素子である。ニューロモルフィックデバイスは、人間の脳におけるニューロンとシナプスとの関係を人工的に模倣している。

【0093】

ニューロモルフィックデバイスは、例えば、階層状に配置されたチップ（脳におけるニューロン）と、これらの間を繋ぐ伝達手段（脳におけるシナプス）と、を有する。ニューロモルフィックデバイスは、伝達手段（シナプス）が学習することで、問題の正答率を高める。学習は将来使えそうな知識を情報から見つけることであり、ニューロモルフィックデバイスでは入力されたデータに重み付けをする。

【0094】

それぞれのシナプスは、数学的には積和演算を行う。第２実施形態にかかる磁気アレイ２０１は、磁気抵抗効果素子１０１がアレイ状に配列することで、積和演算を行うことができる。例えば、磁気抵抗効果素子の読出し経路に電流を流すと、入力された電流と磁気抵抗効果素子の抵抗との積が出力され、積演算が行われる。複数の磁気抵抗効果素子を共通配線でつなぐと、積演算は共通配線で加算され、和演算される。したがって、第２実施形態にかかる磁気アレイは、積和演算器としてニューロモルフィックデバイスに適用できる。

【符号の説明】

【0095】

１、３１ 第１強磁性層
２ 第２強磁性層
３、３２ 非磁性層
１０、３０ 積層体
２０、２１、４０ 配線
９０、９１、９２、９３、９４、９５ 絶縁層
１００、１０１ 磁気抵抗効果素子
２００、２０１ 磁気アレイ
ＣＰ 比較部
ＣＴ 制御部
Ｅ１ 第１電極
Ｅ２ 第２電極
ＧＬ１ 第１ゲートライン
ＧＬ２ 第２ゲートライン
ＩＡ 集積領域
Ｍ マスク
ＯＰ 演算部
Ｐ 柱状体
ＰＡ 周辺領域
ＰＳ 電源
Ｒ１ 第１領域
Ｒ２ 第２領域
ＲＬ１ 第１リードライン
ＲＬ２ 第２リードライン
ＳＬ ソースライン
Ｓｗ１ 第１スイッチング素子
Ｓｗ２ 第２スイッチング素子
Ｓｗ３ 第３スイッチング素子
Ｓｗ４ 第４スイッチング素子
Ｕ１ 第１ユニット
Ｕ２ 第２ユニット
ＵＬ 下地層
Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５ ビア配線
ＷＬ ワードライン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】