特許 7586730 ゲート駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-11

(45)【発行日】2024-11-19

(54)【発明の名称】ゲート駆動装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20241112BHJP

【ＦＩ】

H02M1/08 A

【請求項の数】 5

(21)【出願番号】P 2021028659

(22)【出願日】2021-02-25

(65)【公開番号】P2022129823

(43)【公開日】2022-09-06

【審査請求日】2023-11-09

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】山田 卓司

【審査官】清水 康

(56)【参考文献】

【文献】特開２０１４－１７６１３０（ＪＰ，Ａ）

【文献】国際公開第２０１６／０３０９９８（ＷＯ，Ａ１）

【文献】特開２０２０－０７８２３９（ＪＰ，Ａ）

【文献】特開２０１８－０５７０７２（ＪＰ，Ａ）

【文献】国際公開第２０１１／０５２２１４（ＷＯ，Ａ１）

【文献】特開２０１９－０６８６９１（ＪＰ，Ａ）

【文献】特開２００５－０６５４６０（ＪＰ，Ａ）

【文献】特開２００８－２１１７０３（ＪＰ，Ａ）

【文献】米国特許出願公開第２００７／００８１３７１（ＵＳ，Ａ１）

【文献】特開２０１８－０６８０９７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／００ － ３／４４

Ｈ０２Ｍ ７／４２ － ７／９８

(57)【特許請求の範囲】

【請求項1】

上アームおよび下アームにそれぞれ配置され負荷に対して正負の通電経路を形成する整流素子を備えた半導体スイッチング素子のゲート駆動を行うゲート駆動装置であって、
前記半導体スイッチング素子のゲートを第１駆動能力および前記第１駆動能力よりも高い第２駆動能力のいずれかで駆動する駆動回路（２０、２０ａ、２０ｂ、２０ｃ。２０ｄ）と、
前記半導体スイッチング素子の駆動タイミングでは、前記駆動回路に対して、前記半導体スイッチング素子の動作状態が通常モードでは前記第１駆動能力によりゲート駆動を実施させ、前記半導体スイッチング素子の動作状態が同期整流モードでは前記第２駆動能力によりゲート駆動を実施させる制御回路（５０、５０ａ、５０ｃ）と、
前記半導体スイッチング素子の動作タイミングにおける動作状態が同期整流モードであるか否かを、前記半導体スイッチング素子の端子間電圧およびゲート電圧が共にローレベルであることにより判定して設定する同期整流判定回路（６０）と、
を備え、
前記同期整流判定回路は、前記同期整流モードであることを判定した場合に、前記半導体スイッチング素子のターンオフ後に判定の結果を前記同期整流モードではないという結果に変更して通常動作状態に戻すゲート駆動装置。

【請求項2】

前記同期整流判定回路は、前記同期整流モードであるか否かの判定を、前記半導体スイッチング素子のオンオフの指示信号の出力毎に実施する請求項１に記載のゲート駆動装置。

【請求項3】

前記駆動回路は、前記第１駆動能力および前記第２駆動能力の設定を、駆動電圧もしくは駆動電流を変更設定することで行うように構成されている請求項１または２に記載のゲート駆動装置。

【請求項4】

前記駆動回路は、前記第１駆動能力を設定する第１インピーダンス回路と、前記第２駆動能力の設定を設定する第２インピーダンス回路とを有する請求項１または２に記載のゲート駆動装置。

【請求項5】

前記半導体スイッチング素子をオフ状態に保持するオフ保持回路を備え、
前記制御回路は、前記第２駆動能力により前記半導体スイッチング素子をターンオフさせる場合に、前記オフ保持回路を用いる請求項１から４のいずれか一項に記載のゲート駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲート駆動装置に関する。

【背景技術】

【0002】

インバータ回路やスイッチング電源回路などにおいては、ＭＯＳトランジスタなどの半導体スイッチング素子を上下アームにそれぞれ配置して負荷に対して正負の通電経路を形成している。

【0003】

また、ボディダイオードを備えるＭＯＳトランジスタでは、オフ期間にボディダイオードに電流が流れる期間が生じ、順方向電圧による損失が発生する。この損失は、半導体スイッチング素子として、特にＳｉＣを用いたＭＯＳトランジスタにおいては、ボディダイオードのオン電圧つまり順方向電圧が高いため損失が大きくなり、ボディダイオード通電劣化の問題がある。

【0004】

このため、ボディダイオードに電流が流れる期間に半導体スイッチング素子をオン状態となるように制御する同期整流が行われている。この場合、上下アームの短絡が発生しないように２つの半導体スイッチング素子のいずれもがオフ状態となるデッドタイムを設定する必要がある。

【0005】

そこで、このようなデッドタイムの設定の手法としてはさまざまなものが提案されている。しかしながら、通常の駆動時にサージ電圧やｄＶ／ｄｔが耐量を超えないように設定するため、同期整流時のスイッチング速度が遅くなってボディダイオードの通電時間が長くなり、その結果、損失やリカバリ電流が大きくなる。

【0006】

また、設定するデッドタイムは、使用する半導体スイッチング素子のスイッチング速度の素子ばらつきを考慮して決める必要があるため、実デッドタイムがばらつきに起因して生じるため、実デッドタイムをゼロにすることができない。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２０２０－１２７１４５号公報

【文献】特開２０２０－７２６１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記事情を考慮してなされたもので、その目的は、同期整流時に半導体スイッチング素子を迅速に駆動することができるようにしてボディダイオードに電流が流れる期間を極力短くすることができるようにしたゲート駆動装置を提供することにある。

【課題を解決するための手段】

【0009】

請求項１に記載のゲート駆動装置は、上アームおよび下アームにそれぞれ配置され負荷に対して正負の通電経路を形成する整流素子を備えた半導体スイッチング素子のゲート駆動を行うゲート駆動装置であって、前記半導体スイッチング素子のゲートを第１駆動能力および前記第１駆動能力よりも高い第２駆動能力のいずれかで駆動する駆動回路（２０、２０ａ、２０ｂ、２０ｃ。２０ｄ）と、前記半導体スイッチング素子の駆動タイミングでは、前記駆動回路に対して、前記半導体スイッチング素子の動作状態が通常モードでは前記第１駆動能力によりゲート駆動を実施させ、前記半導体スイッチング素子の動作状態が同期整流モードでは前記第２駆動能力によりゲート駆動を実施させる制御回路（５０、５０ａ、５０ｃ）と、前記半導体スイッチング素子の動作タイミングにおける動作状態が同期整流モードであるか否かを、前記半導体スイッチング素子の端子間電圧およびゲート電圧が共にローレベルであることにより判定して設定する同期整流判定回路（６０）と、備えている。前記同期整流判定回路は、前記同期整流モードであることを判定した場合に、前記半導体スイッチング素子のターンオフ後に判定の結果を前記同期整流モードではないという結果に変更して通常動作状態に戻す。

【0010】

上記構成において、半導体スイッチング素子が同期整流となる場合には、印加されている電圧がボディダイオードの順方向電圧となるため通常時よりも低くなる。このため、同期整流時に高速スイッチング動作を行ってもサージ電圧や電圧変化率ｄｖ／ｄｔが素子の耐量を超えない状態とすることができる。

【0011】

このことを利用して、制御回路により、半導体スイッチング素子の動作状態が通常動作状態であるか同期整流動作状態であるかに応じて駆動能力を切り替え、通常動作状態には第１駆動能力でゲート駆動を行い、同期整流動作状態には高い駆動能力の第２駆動能力でゲート駆動を行う。

【0012】

これにより、同期整流状態でのオン遅延時間を短くできるので、デッドタイムを短くすることができ、また、オン遅延時間およびオフ遅延時間が短くなるため、半導体スイッチング素子の特性ばらつきに対するデッドタイムのばらつきの絶対値も小さくすることができる。さらに、デッドタイムを小さくすることができることで、ボディダイオードへの通電時間を短くでき、損失を低減することができ、ボディダイオードに対するストレスを低減して通電劣化の信頼性向上を図ることができ、加えて、リカバリ電流を低減させることができる。

【図面の簡単な説明】

【0013】

【図1】第１実施形態を示す電気的構成図

【図2】第１実施形態を示すモード判定処理の流れ図

【図3】第１実施形態を示すタイミングチャート

【図4】第１実施形態を示すリカバリ電流の特性を示す作用説明図

【図5】第１実施形態を示すゲート電圧波形を示す作用説明図

【図6】第２実施形態を示す電気的構成図

【図7】第３実施形態を示す電気的構成図

【図8】第４実施形態を示す電気的構成図

【図9】第５実施形態を示す電気的構成図その１

【図10】第５実施形態を示す電気的構成図その２

【図11】第５実施形態を示す電気的構成図その３

【図12】第５実施形態を示す電気的構成図その４

【図13】第６実施形態を示す電気的構成図

【発明を実施するための形態】

【0014】

（第１実施形態）
以下、本発明の第１実施形態について、図１～図５を参照して説明する。
電気的構成を示す図１において、制御対象となる半導体スイッチング素子は、正負の電源端子間に直列接続された２個のＭＯＳトランジスタ１、２で、これらにより上下アームが構成される。ＭＯＳトランジスタ１、２は、共にＳｉＣにより構成されたＮチャンネル型のもので、それぞれボディダイオード１ａ、２ａを有している。ＭＯＳトランジスタ１および２の共通接続点は、出力端子として負荷であるコイル３に接続されている。

【0015】

ＭＯＳトランジスタ１、２は、それぞれに設けられた同様の構成のゲート駆動装置１０によりゲート駆動制御がなされる。ここでは、下アームに配置されるＭＯＳトランジスタ１のゲート駆動制御を行うゲート駆動装置１０を図１に示している。

【0016】

ゲート駆動装置１０は、ＭＯＳトランジスタ１のゲートにゲート駆動出力を与える駆動回路２０を備える。駆動回路２０は、通常用駆動回路３０および同期整流用駆動回路４０を有する。ゲート駆動装置１０は、さらに制御回路５０および同期整流判定回路６０などを備える。

【0017】

制御回路５０は、外部からＭＯＳトランジスタ１、２に対するオンオフの指示信号Ｓｘが与えられるとともに、同期整流判定回６０から同期整流の判定信号Ｓｙが与えられる。制御回路５０は、与えられた指示信号Ｓｘおよび判定信号Ｓｙに応じて駆動回路２０を駆動制御する。

【0018】

駆動回路２０において、通常用駆動回路３０は、２個のＭＯＳトランジスタ３１、３２および２個の抵抗３３、３４を有する。ＭＯＳトランジスタ３１は、Ｐチャンネル型でボディダイオード３１ａを有する。ＭＯＳトランジスタ３２は、Ｎチャンネル型でボディダイオード３２ａを有する。

【0019】

２個のＭＯＳトランジスタ３１、３２は、直流電源ＶＣＣから、ＭＯＳトランジスタ３１、抵抗３３、３４、ＭＯＳトランジスタ３２を直列に接続した状態で、直流電源７０を介してＭＯＳトランジスタ１のソース端子に接続されている。抵抗３３および３４の共通接続点はＭＯＳトランジスタ１のゲートに接続される。

【0020】

なお、この実施形態においては、オフ時にゲート電位をソース電位よりも負電位－ＶＥＥに保持してオフ保持をするため、直流電源７０を用いているが、直流電源７０を用いずに、ＭＯＳトランジスタ１のソース電位に保持する構成とすることもできる。

【0021】

同期整流用駆動回路４０は、２個のＭＯＳトランジスタ４１、４２を有する。ＭＯＳトランジスタ４１は、Ｐチャンネル型でボディダイオード４１ａを有する。ＭＯＳトランジスタ４２は、Ｎチャンネル型でボディダイオード４２ａを有する。

【0022】

２個のＭＯＳトランジスタ４１、４２は、直流電源ＶＣＣから、ＭＯＳトランジスタ４１、４２を直列に接続した状態で、直流電源７０を介してＭＯＳトランジスタ１のソース端子に接続されている。ＭＯＳトランジスタ４１および４２の共通接続点はＭＯＳトランジスタ１のゲートに接続される。

【0023】

制御回路５０は、外部から与えられるオンオフの指示信号Ｓｘに応じて、駆動回路２０に対して制御信号Ｓ１～Ｓ４を出力してＭＯＳトランジスタ１のオンオフ駆動制御を行う。この場合、制御回路５０は、通常の駆動制御においては通常用駆動回路３０にオンオフの制御信号Ｓ１またはＳ３を出力して通常すなわち低速スイッチング制御を行い、同期整流判定回路６０から同期整流のハイレベルの判定信号Ｓｙが与えられた状態では、同期整流時と判断して、同期整流用駆動回路４０にオンオフの制御信号Ｓ２またはＳ４を出力して同期整流時の高速スイッチング制御を行う。

【0024】

同期整流判定回路６０は、制御対象であるＭＯＳトランジスタ１のドレイン端子Ｄのドレイン電圧Ｖｄｓおよびゲート端子Ｇのゲート電圧Ｖｇｓを入力し、これらの電圧レベルに応じて通常動作の通常モードであるか同期整流動作の同期整流モードであるかを判断し、同期整流モードである場合には、同期整流のハイレベルの判定信号Ｓｙを制御回路５０に出力する。

【0025】

次に、上記構成の作用について、図２および図３も参照して説明する。
ＭＯＳトランジスタ１および２のそれぞれに対応して設けられたゲート駆動装置１０は、それぞれ外部からオンオフの指示信号Ｓｘが与えられ、交互にオンオフ駆動動作をさせるように構成されている。この場合、負荷であるコイル３への通電および断電で通常の通電が行われる状態と、同期整流が行われる状態とがある。

【0026】

例えば、上アームのＭＯＳトランジスタ２をオン駆動している状態では、直流電源からＭＯＳトランジスタ２を通じてコイル３に通常動作により通電される。この後、ＭＯＳトランジスタ２がオフ駆動されると、コイル３には電流が流れ続けようとするため、オフ状態のＭＯＳトランジスタ１のボディダイオード１ａを通じて負電位側から電流が流れる状態となる。

【0027】

この状態では、ＭＯＳトランジスタ１のドレイン電位は負電位となり、ＭＯＳトランジスタ１をオン駆動することでボディダイオード１ａに流れる電流をオン抵抗の小さいＭＯＳトランジスタ１側に流す同期整流状態とすることができる。これによってボディダイオード１ａにかかる順方向電圧をＭＯＳトランジスタ１のオン電圧に低下させることができる。

【0028】

同様に、下アームのＭＯＳトランジスタ１をオン駆動している状態では、コイル３側からの電流がＭＯＳトランジスタ１を通じて負電位側に通常動作により通電される。この後、ＭＯＳトランジスタ１がオフ駆動されると、コイル３には電流が流れ続けようとするため、オフ状態のＭＯＳトランジスタ２のボディダイオード２ａを通じてコイル３側から直流電源側に電流が流れる状態となる。

【0029】

この状態では、ＭＯＳトランジスタ２のドレイン電位はソース電位に対して負電位となり、ＭＯＳトランジスタ２をオン駆動することでボディダイオード２ａに流れる電流をＭＯＳトランジスタ２側に流す同期整流状態とすることができる。これによってボディダイオード２ａにかかる順方向電圧をＭＯＳトランジスタ２のオン電圧に低下させることができる。

【0030】

上記の同期整流動作を実行する場合に、本実施形態におけるゲート駆動装置１０は、次のように動作する。ゲート駆動装置１０は、ＭＯＳトランジスタ１、２が通常モードの場合には通常用駆動回路３０により通常時の低速のスイッチング速度でゲート駆動を行い、同期整流モードでは同期整流用駆動回路４０により通常時よりも高速のスイッチング速度でゲート駆動を行う。

【0031】

この場合、通常用駆動回路３０は、直流電源ＶＣＣあるいは直流電源７０による負電圧をそれぞれ抵抗３３あるいは３４を介した状態でＭＯＳトランジスタ１のゲートに与える通常モードで動作するものである。通常モードでの駆動能力は第１駆動能力に相当する。

【0032】

また、同期整流用駆動回路４０は、直流電源ＶＣＣあるいは直流電源７０による負電圧を、抵抗を介すことなく直接ＭＯＳトランジスタ１のゲートに与える同期整流モードで動作するものである。同期整流モードでの駆動能力は通常モードの駆動能力よりも高く設定され第２駆動能力に相当している。

【0033】

ここで、同期整流モードでは、ＭＯＳトランジスタ１に内蔵されたボディダイオード１ａを通じて電流が流れることで、ダイオードの順方向電圧Ｖｆが発生するので、通電時間が長くなると損失が増大する。このため、同期整流モードでは、制御回路５０により、同期整流用駆動回路４０から駆動制御することで、ＭＯＳトランジスタ１を高速スイッチング動作させてオン状態とすることで、ボディダイオード１ａへの通電時間を極力低減するようにしている。

【0034】

同期整流判定回路６０は、上記の動作切り換えを行うために、ＭＯＳトランジスタ１の動作状態が通常モードであるか同期整流モードであるかを判定する。同期整流判定回路６０は、上アームのＭＯＳトランジスタ２がオフとなり、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓがローレベル（Ｌ）になった後、ＭＯＳトランジスタ１のゲート電圧Ｖｇｓがしきい値電圧Ｖｔｈ以下のローレベルになった時点で、同期整流モードと判断してハイレベルの判定信号Ｓｙを制御回路５０に出力する。

【0035】

制御回路５０は、これを受けて、駆動回路２０の同期整流用駆動回路４０に対して、駆動信号Ｓ２またはＳ４を出力してＭＯＳトランジスタ１をオンまたはオフさせて同期整流動作を行わせる。このとき、ＭＯＳトランジスタ１は、同期整流用駆動回路４０により抵抗を介すことなく高速スイッチング動作させるので、急速にゲート電位を変化させることができ、オン／オフの駆動が迅速に行われる。

【0036】

図２は、制御回路５０による駆動回路２０の駆動制御に際して、これに先立って実施するモード判定処理の流れを示している。制御回路５０は、上記の判定処理をオンオフの指示信号Ｓｘが与えられる毎に実施する。制御回路５０は、ＭＯＳトランジスタ１の駆動モードとして、高速スイッチング制御を行うか低速スイッチング制御を行うかを同期整流判定回路６０からの同期整流の判定信号Ｓｙに基づいて実施する。

【0037】

制御回路５０は、ステップＳ１００で、モード判定を行い、ハイレベルの判定信号Ｓｙが与えられた同期整流モードか、ハイレベルの判定信号Ｓｙが与えられていない通常モードかを判定する。制御回路５０は、ステップＳ１００でＹＥＳの場合には、ステップＳ１１０に移行し、高速スイッチング制御を実施する。また、制御回路５０は、ステップＳ１００でＮＯの場合には、ステップＳ１２０に移行し、通常スイッチング制御を実施する。

【0038】

図３は、ＭＯＳトランジスタ１および２がオンオフ指示信号Ｓｘに応じて動作する場合におけるゲート駆動装置１０の各部の信号変化の状態を示すタイミングチャートである。図３に示す状態を、下アームのＭＯＳトランジスタ１が通常側から同期整流側に移行するもので、上アームのＭＯＳトランジスタ２が通常側である場合で説明する。

【0039】

また、タイミングチャートでは、ＭＯＳトランジスタ２に対応して設けられたゲート駆動装置１０の波形も対比して示している。なお、図３中、太実線は本実施形態の特性を示しており、破線は比較のために示す従来相当の特性波形を示している。

【0040】

図３に示す状態で、時刻ｔ０以前においては、通常側のＭＯＳトランジスタ２がオン状態であってコイル３に直流電源から通電をしている状態であり、ＭＯＳトランジスタ１はオフ状態である。この状態では、ＭＯＳトランジスタ２に対して上アーム側のゲート制御装置１０により、オン状態となるように駆動制御している。

【0041】

また、ＭＯＳトランジスタ１に対して下アーム側のゲート駆動装置１０の制御回路５０により、駆動回路２０にハイレベルのオフ信号Ｓ３を出力して通常駆動回路３０のＭＯＳトランジスタ３１がオン駆動されている。また、他の信号Ｓ１、Ｓ２、Ｓ４はローレベルであり、ＭＯＳトランジスタ３２、同期整流用駆動回路４０のＭＯＳトランジスタ４１、４２はオフ状態に保持されている。なお、この状態では上下アームの２つのＭＯＳトランジスタ１、２はいずれも通常状態で制御された状態である。

【0042】

次に、時刻ｔ０で通常側のＭＯＳトランジスタ２が指示信号Ｓｘによってオフ駆動されると、この時点からＭＯＳトランジスタ２のゲート電圧Ｖｇｓが低下してゆき、時刻ｔ１でオフ状態に移行する。ＭＯＳトランジスタ２がオフ状態に移行することに伴い、ドレイン電圧Ｖｄｓは上昇していく。これによってＭＯＳトランジスタ２のソース電位すなわち下アームのＭＯＳトランジスタ１のドレインはグランドレベルに向かって低下する。

【0043】

一方、下アームのゲート駆動装置１０は、この時点ｔ１までＭＯＳトランジスタ１のゲートにオフ状態の駆動信号を与えているので、時刻ｔ１で同期整流判定回路６０は同期整流モードの判定をしてハイレベルの判定信号Ｓｙを制御回路５０に出力する。この時点ｔ１から、コイル３側に流れようとする電流は、ＭＯＳトランジスタ１側のボディダイオード１ａを通じて順方向電流Ｉｆとして流れるようになる。また、ボディダイオード１ａに電流Ｉｆが流れることで、その順方向電圧Ｖｆ分だけドレイン電圧Ｖｄｓは負の電位となる。

【0044】

制御回路５０は、この後、デッドタイムを経て時刻ｔ２でオン指示の駆動信号Ｓｘが与えられると、同期整流モードの判定信号Ｓｙが与えられていることから、ＭＯＳトランジスタ１のゲート駆動を同期整流用駆動回路４０により制御する。制御回路５０は、同期整流用駆動回路４０のＭＯＳトランジスタ４１をオン駆動してボディダイオード１ａ側に流れていた電流ＩｆをＭＯＳトランジスタ４１にソースからドレインに向けて逆方向の電流Ｉｓｄ流すことで同期整流を行う。

【0045】

このとき、同期整流用駆動回路４０は、ＭＯＳトランジスタ４１から抵抗を介することなくＭＯＳトランジスタ１のゲートに通電するので、高速スイッチング動作を行わせることができる。これは、同期整流モードでのスイッチング時には、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓがボディダイオード１ａの順方向電圧Ｖｆであるため低く、高速スイッチングを行ってもサージ電圧やｄＶ／ｄｔがＭＯＳトランジスタ１の耐量を超えることがないからである。

【0046】

この結果、ＭＯＳトランジスタ１は、時刻ｔ３でオン状態に移行し、ボディダイオード１ａに流れる電流Ｉｆは短期間（ｔ１－ｔ３間）に抑えることができる。これにより、斜線領域で示している電流Ｉｆが流れる期間で発生する損失を小さくすることができる。

【0047】

なお、図３中に破線で示しているように、高速スイッチングを行わない場合には、ＭＯＳトランジスタ１のゲート電圧Ｖｇｓの立ち上がりが遅く、これによってボディダイオード１ａに流れる電流Ｉｆの時間が長くなり、この期間中に発生する損失が本実施形態の場合よりも大きいことがわかる。

【0048】

この後、制御回路５０は、ＭＯＳトランジスタ１のオン期間が終了する時刻ｔ４でオフ指示の駆動信号Ｓｘが与えられると、同期整流モードの判定信号Ｓｙが与えられた状態であるので、ＭＯＳトランジスタ１の駆動を同期整流用駆動回路４０によりオフ駆動制御する。制御回路５０は、同期整流用駆動回路４０のＭＯＳトランジスタ４１をオフ駆動するとともに、ＭＯＳトランジスタ４２をオン駆動する。

【0049】

このとき、同期整流用駆動回路４０は、ＭＯＳトランジスタ４２から抵抗を介することなくＭＯＳトランジスタ１のゲートに接続するので、ゲート電荷を急速に放電して高速スイッチング動作を行わせることができる。この結果、ＭＯＳトランジスタ１は、時刻ｔ５でオフ状態に移行し、ボディダイオード１ａに流れる電流Ｉｆは短期間（ｔ４－ｔ６間）に抑えることができる。これにより、斜線領域で示している電流Ｉｆが流れる期間で発生する損失を小さくすることができる。

【0050】

次に、時刻ｔ５で通常側のＭＯＳトランジスタ２がオン／オフ指示によって通常制御によりオン駆動されると、この時点からゲート電圧Ｖｇｓが徐々に上昇してゆき、ＭＯＳトランジスタ２は時刻ｔ６でオン状態に移行する。ＭＯＳトランジスタ２がオン状態に移行することに伴い、ドレイン電圧Ｖｄｓは低下していく。

【0051】

なお、ＭＯＳトランジスタ２がオン状態に移行した時刻ｔ６から短期間ＭＯＳトランジスタ２のドレイン電流Ｉｄｓは所定電流レベルよりも高くなるようにリカバリ電流が流れ、リカバリ電流が無くなると所定電流に戻る。

【0052】

このときのリカバリ電流のレベルは、ＭＯＳトランジスタ１のボディダイオード１ａに流れた順方向電流Ｉｆの通電時間に起因しており、図４に示すように、通電時間が長いとボディダイオード１ａに残留するキャリアが多くなるため大きくなる。この実施形態においては、ボディダイオード１ａの電流Ｉｆが流れる期間が短くなるので、リカバリ電流も少なくできている。
そして、制御回路５０は、同期整流用駆動回路４０によりＭＯＳトランジスタ１をオフ駆動した後に、同期整流判定信号Ｓｙをリセットしてローレベルとする。

【0053】

以上のような同期整流時の動作に対して、同期整流判定回路６０から通常モードであってハイレベルの判定信号Ｓｙが入力されない場合には、制御回路５０は、駆動回路２０の通常用駆動回路３０を駆動制御してＭＯＳトランジスタ１のオンオフ制御を実施する。これは、上アームのＭＯＳトランジスタ２が同期整流状態でオンしている状態からオフ状態に移行し、この後、下アームのＭＯＳトランジスタ１を通常動作でオン駆動する場合である。

【0054】

この場合には、同期整流判定回路６０においては、ＭＯＳトランジスタ１のドレイン電圧Ｖｄｓがハイレベルの状態が保持されているので、通常モードの状態を判定し、ローレベルの判定信号Ｓｙの状態を保持する。制御回路５０は、オン動作の指示Ｓｘを受けると、これに応じて、駆動回路２０の通常用駆動回路３０のＭＯＳトランジスタ３１もしくは３２を駆動してＭＯＳトランジスタ１のオンオフ制御を実施する。

【0055】

通常用駆動回路３０によりＭＯＳトランジスタ３１あるいは３２がオン駆動されると、いずれも抵抗３３あるいは３４を介してＭＯＳトランジスタ１のゲートに通電されるので、同期整流モードの高速スイッチングに比べて低速でスイッチングする。これにより、ＭＯＳトランジスタ１に高電圧が印加された状態である場合には、サージ電圧やｄＶ／ｄｔが耐量を超えないスイッチング速度で駆動させることができる。

【0056】

このような本実施形態によれば、同期整流判定回路６０を設け、同期整流モードであるか否かを判定し、同期整流モードでは同期整流用駆動回路４０を用いてＭＯＳトランジスタ１を迅速に駆動することができ、この間にボディダイオード１ａに流れる電流Ｉｆを極力低減することができる。これによって、ボディダイオード１ａによる損失やリカバリ電流を低減することができる。

【0057】

また、従来方式において設定するデッドタイムは、使用するＭＯＳトランジスタ１、２のスイッチング速度の素子ばらつきを考慮して決める必要があるため、従来では図５に示しているように、ばらつきに応じてスイッチング時間に大きく差が生ずる結果、マージンを長い時間に設定する必要があった。

【0058】

これに対して、本実施形態では、同期整流モードにおいては高速スイッチング動作をさせるので、スイッチング速度にばらつきがある場合でも、同じく図５に示しているように、短期間の範囲にすることができ、これによって、設定するマージンも小さくして全体としてデッドタイムを短くすることができ、ボディダイオード１ａ、２ａへの通電時間を短縮することができる。

【0059】

さらに、同期整流モードが終了すると、制御回路５０により通常モードに戻すようにして、キャリア毎に同期整流判定回路６０により同期整流のモード判定を行うようにしているので、通常モードで誤って高速スイッチング動作が行われることがなくなる。

【0060】

（第２実施形態）
図６は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１０ａは、駆動回路２０に代わる駆動回路２０ａおよび制御回路５０に代わる制御回路５０ａを備える。駆動回路２０ａは、通常用駆動回路３０と可変電圧直流電源２１、２２を備える構成である。通常用駆動回路３０の一方の給電端子には可変電圧直流電源２１の正極が接続され、他方の給電端子は可変電圧直流電源２２の負極が接続される。可変電圧直流電源２１および２２は共通接続点がグランドに接続される。

【0061】

可変電圧直流電源２１および２２は、通常動作においては第１実施形態と同等の電圧を出力するように設けられ、同期整流判定回路６０からハイレベルの同期整流判定信号Ｓｙが与えられると大きい電圧の設定状態となるように変更設定される。制御回路５０ａは、オンオフ指令の信号Ｓｘに応じて駆動回路３０に駆動信号Ｓ１またはＳ３を出力して、ＭＯＳトランジスタ３１または３２をオンオフの駆動制御を行う。

【0062】

この場合、通常時の駆動では、第１実施形態と同様に抵抗３３あるいは３４を介してＭＯＳトランジスタ１のゲートに通電され、低速スイッチング動作が行われる。また、同期整流時の駆動では、抵抗３３あるいは３４を介してＭＯＳトランジスタ１のゲートに通電されるが、このときの印加電圧が同期整流判定回路６０により設定された通常時のＶＣＣあるいはＶＥＥよりも大きい電圧が印加されるので、抵抗を介さない状態と同等の駆動能力に設定することができ、高速スイッチング動作が行われる。
したがって、このような第２実施形態によっても、第１実施形態と同様の作用効果を得ることができる。

【0063】

（第３実施形態）
図７は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１０ｂは、駆動回路２０に代わる駆動回路２０ｂを備える。駆動回路２０ｂは、通常用駆動回路３０ｂおよび同期整流用駆動回路４０ｂを備える。

【0064】

駆動回路２０ｂにおいて、通常用駆動回路３０ｂは、２個の定電流回路３５、３６および２個のスイッチ３７、３８を有する。２個の定電流回路３５、３６は、通常駆動時に対応した第１駆動能力でＭＯＳトランジスタ１のゲートを駆動する定電流をそれぞれスイッチ３７、３８がオン状態で供給するように設定されている。スイッチ３７、３８は制御回路５０からの駆動信号Ｓ１、Ｓ３によりオンオフの駆動制御がなされる。

【0065】

同期整流用駆動回路４０ｂは、２個の定電流回路４３、４４およびスイッチ４５、４６を有する。２個の定電流回路４３、４４は、同期整流駆動時に対応した第２駆動能力でＭＯＳトランジスタ１のゲートを駆動する定電流をそれぞれスイッチ４５、４６がオン状態で供給するように設定されている。スイッチ４５、４６は制御回路５０からの駆動信号Ｓ２、Ｓ４によりオンオフの駆動制御がなされる。

【0066】

上記構成とすることにより、通常時の駆動では、通常用駆動回路３０ｂにより第１駆動能力でＭＯＳトランジスタ１のゲートに通電され、低速スイッチング動作が行われる。また、同期整流時の駆動では、同期整流用駆動回路４０ｂにより第２駆動能力でＭＯＳトランジスタ１のゲートに通電され、高速スイッチング動作が行われる。
したがって、このような第３実施形態によっても、第１実施形態と同様の作用効果を得ることができる。

【0067】

（第４実施形態）
図８は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１０ｃは、駆動回路２０に代わる駆動回路２０ｃおよび制御回路５０に代わる制御回路５０ａを備える。駆動回路２０ｃは、可変電流源２３、２４およびスイッチ２５、２６を備える構成である。

【0068】

可変電流源２３および２４は、通常モードの動作においては第１駆動能力の電流値で通電するように設けられ、同期整流判定回路６０から同期整流モードのハイレベルの判定信号Ｓｙが与えられると同期整流モードの第２駆動能力の電流値で通電するように変更設定される。制御回路５０ａは、オンオフの指令信号Ｓｘに応じて駆動回路２０ｃに駆動信号Ｓ１またはＳ３を出力して、スイッチ２５または２６に対してオンオフの駆動制御を行う。

【0069】

上記構成とすることにより、通常モードの駆動では、可変電流源２３あるいは２４により第１駆動能力でＭＯＳトランジスタ１のゲートに通電され、低速スイッチング動作が行われる。また、同期整流モードの駆動では、可変電流源２３あるいは２４により設定される第２駆動能力の電流でＭＯＳトランジスタ１のゲートに通電され、高速スイッチング動作が行われる。
したがって、このような第４実施形態によっても、第１実施形態と同様の作用効果を得ることができる。

【0070】

（第５実施形態）
図９から図１２は第５実施形態を示すもので、以下、第１から第４実施形態と異なる部分について説明する。この実施形態では、図９から図１２に示す構成は、それぞれ第１実施形態から第４実施形態と同等の方式で制御するもので、この場合に、同期整流判定信号が、同期整流判定回路６０ではなく、オンオフの指示信号Ｓｘを指示する外部のマイコンなどから与えられる場合に対応している。

【0071】

図９に示すゲート駆動装置１０ｄは、第１実施形態のゲート駆動装置１０に対して同期整流判定回路６０を省いた構成としており、外部から与えられる同期整流モードの判定信号Ｓｙに基づいて動作するものである。制御回路５０ｂによる制御動作については、第１実施形態と同様である。

【0072】

図１０に示すゲート駆動装置１０ｅは、第２実施形態のゲート駆動装置１０ａに対して同期整流判定回路６０を省いた構成としており、外部から与えられる同期整流モードの判定信号Ｓｙに基づいて動作するものである。制御回路５０ａによる制御動作については、第２実施形態と同様である。

【0073】

図１１に示すゲート駆動装置１０ｆは、第３実施形態のゲート駆動装置１０ｂに対して同期整流判定回路６０を省いた構成としており、外部から与えられる同期整流モードの判定信号Ｓｙに基づいて動作するものである。制御回路５０による制御動作については、第３実施形態と同様である。

【0074】

図１２に示すゲート駆動装置１０ｇは、第４実施形態のゲート駆動装置１０ｃに対して同期整流判定回路６０を省いた構成としており、外部から与えられる同期整流モードの判定信号Ｓｙに基づいて動作するものである。制御回路５０による制御動作については、第４実施形態と同様である。
したがって、上記した第５実施形態においても、第１から第４実施形態と同様の作用効果を得ることができる。

【0075】

（第６実施形態）
図１３は第６実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置１０ｈは、制御対象となるＭＯＳトランジスタ１をオフ状態に保持するためのオフ保持回路８０を備えた構成を対象としている。

【0076】

この実施形態では、ゲート駆動装置１０ｈは、駆動回路２０ｄとして、通常用駆動回路３０よび同期整流用駆動回路４０ｃを備えている。通常用駆動回路３０は、第１実施形態と同じ構成であり、同期整流用駆動回路４０ｃは、第１実施形態の同期整流用駆動回路４０のうちの一方のＭＯＳトランジスタ４１のみを備えた構成とし、ＭＯＳトランジスタ４２は省略した構成としている。

【0077】

オフ保持回路８０は、同期整流用駆動回路４０で設けていたＭＯＳトランジスタ４２と同等のＮチャンネル型のＭＯＳトランジスタ８１を備え、ドレインはＭＯＳトランジスタ１のゲートに接続され、ソースは負電源となる直流電源７０を介してグランドに接続される。オフ保持回路８０は、ＭＯＳトランジスタ１を通常動作によりオフ駆動した後、オフ状態を保持するため、ＭＯＳトランジスタ１のゲートをソースよりも負電圧に保持して確実にオフ状態を保持するようにした回路である。

【0078】

上記構成において、オフ保持回路８０は、同期整流モードでの動作によりＭＯＳトランジスタ１をオフ駆動する場合と同等の駆動能力つまり第２駆動能力で通電するので、同期整流モードでの動作時にオフ保持回路８０を動作させることで、高速スイッチング動作を行うことができる。

【0079】

このような第６実施形態によっても第１実施形態と同様の作用効果を得ることができるとともに、ゲート駆動装置１０ｈがオフ保持回路８０を有する構成であることを利用して同期整流時のオフ動作を行わせることができるので、同期整流駆動回路４０ｃの構成を１個のＭＯＳトランジスタ４１で構成することができる。

【0080】

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

【0081】

半導体スイッチング素子として、ＭＯＳトランジスタは、炭化シリコン（ＳｉＣ）のものを用いた例としたが、一般的なシリコン（Ｓｉ）製のものに適用することもできるし、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのゲート駆動型のスイッチング素子に適用することができる。

【0082】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0083】

図面中、１、２はＭＯＳトランジスタ、１ａ、２ａはボディダイオード、３はコイル（負荷）、１０、１０ａ～１０ｈはゲート駆動装置、２０、２０ａ～２０ｄは駆動回路、２１、２２は可変電圧直流電源、２３、２４は可変電流源、３０、３０ａ、３０ｂは通常用駆動回路、４０、４０ａ～４０ｃは同期整流用駆動回路、５０、５０ａ～５０ｃは制御回路、６０は同期整流判定回路、７０は直流電源、８０はオフ保持回路である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】