特許 7586943 シングルエンド差動変換マイクロフォン回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-11

(45)【発行日】2024-11-19

(54)【発明の名称】シングルエンド差動変換マイクロフォン回路

(51)【国際特許分類】

   H03F 3/45 20060101AFI20241112BHJP

   H03F 1/26 20060101ALI20241112BHJP

【ＦＩ】

H03F3/45

H03F1/26

【請求項の数】 15

(21)【出願番号】P 2022579859

(86)(22)【出願日】2022-05-19

(65)【公表番号】

(43)【公表日】2024-05-01

(86)【国際出願番号】 CN2022093937

(87)【国際公開番号】W WO2023201824

(87)【国際公開日】2023-10-26

【審査請求日】2023-04-21

(31)【優先権主張番号】202210410727.1

(32)【優先日】2022-04-19

(33)【優先権主張国・地域又は機関】CN

【早期審査対象出願】

(73)【特許権者】

【識別番号】511027518

【氏名又は名称】エーエーシーアコースティックテクノロジーズ（シンセン）カンパニーリミテッド

【氏名又は名称原語表記】ＡＡＣ Ａｃｏｕｓｔｉｃ Ｔｅｃｈｎｏｌｏｇｉｅｓ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ

【住所又は居所原語表記】Ａ－Ｂｌｏｃｋ， Ｎａｎｊｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ Ｓｈｅｎｚｈｅｎ Ｂｒａｎｃｈ， Ｎｏ．６ Ｙｕｅｘｉｎｇ ３ｒｄ Ｒｏａｄ， Ｓｏｕｔｈ Ｈｉ－Ｔｅｃｈ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ， Ｎａｎｓｈａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ Ｇｕａｎｇｄｏｎｇ ５１８０５７ Ｐｅｏｐｌｅ’ｓ Ｒｅｐｕｂｌｉｃ ｏｆ Ｃｈｉｎａ

(74)【代理人】

【識別番号】100128347

【弁理士】

【氏名又は名称】西内 盛二

(72)【発明者】

【氏名】▲韓▼ 冬

(72)【発明者】

【氏名】チュア，ティオンキー

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開２０１８－０２８５１５（ＪＰ，Ａ）

【文献】特開２０１８－１６４３０７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／００１５９１９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１２／００５６６７１（ＵＳ，Ａ１）

【文献】中国実用新案第２０４６１３２４４（ＣＮ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ ３／４５

Ｈ０３Ｆ １／２６

(57)【特許請求の範囲】

【請求項1】

シングルエンド差動変換マイクロフォン回路であって、
第１バイアス電圧を入力するための給電端と、マイクロフォン容量と、結合容量と、第１初段増幅器と、第２初段増幅器と、信号処理モジュールと、電流共用増幅器と、プラス端帰還抵抗と、プラス端帰還容量と、マイナス端帰還抵抗と、マイナス端帰還容量とを備え、前記マイクロフォン容量は、マイクロフォンが前記シングルエンド差動変換マイクロフォン回路に接続されて等価的に形成されるものであり、
前記給電端は、前記マイクロフォン容量のバイアス電圧入力端に接続され、前記マイクロフォン容量の出力端は、前記第１初段増幅器の入力端に接続され、
前記結合容量の正極は、接地され、前記結合容量の負極は、前記第２初段増幅器の入力端に接続され、
前記第１初段増幅器の出力端及び第２初段増幅器の出力端は、それぞれ前記信号処理モジュールのプラス入力端及びマイナス入力端に接続され、前記信号処理モジュールのプラス出力端及びマイナス出力端は、それぞれ前記電流共用増幅器のプラス入力端及びマイナス入力端に接続されて、前記信号処理モジュールにより前記第１初段増幅器及び前記第２初段増幅器の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整し、かつ前記目標差動信号を前記電流共用増幅器に出力し、
前記プラス端帰還抵抗と前記プラス端帰還容量は、いずれも前記電流共用増幅器のプラス入力端とマイナス出力端との間に並列に接続され、前記マイナス端帰還抵抗と前記マイナス端帰還容量は、いずれも前記電流共用増幅器のマイナス入力端とプラス出力端との間に並列に接続される、ことを特徴とするシングルエンド差動変換マイクロフォン回路。

【請求項2】

前記信号処理モジュールは、信号逓倍器を備え、前記信号逓倍器は、
前記第１初段増幅器の出力信号から前記第２初段増幅器の出力信号を減算し、差分信号を得ること、
前記差分信号を反転処理して差分反転信号を得て、前記差分信号と前記差分反転信号が前記目標差動信号を構成すること、および、
前記差分信号を前記信号処理モジュールのプラス出力端から出力し、前記差分反転信号を前記信号処理モジュールのマイナス出力端から出力することに用いられる、ことを特徴とする請求項１に記載のシングルエンド差動変換マイクロフォン回路。

【請求項3】

前記信号逓倍器は、４つのスイッチトキャパシタを備え、各前記スイッチトキャパシタは、２つの第１スイッチ、２つの第２スイッチ及び１つのコンデンサを備え、前記４つのスイッチトキャパシタは、それぞれ第１スイッチトキャパシタ、第２スイッチトキャパシタ、第３スイッチトキャパシタ及び第４スイッチトキャパシタであり、
前記第１スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス入力端に接続され、かつ一方の前記第２スイッチにより前記信号処理モジュールのプラス出力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス入力端に接続され、かつ他方の前記第２スイッチにより入力コモンモード電圧に接続され、
前記第２スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス入力端に接続され、かつ一方の前記第２スイッチにより前記入力コモンモード電圧に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス入力端に接続され、かつ他方の前記第２スイッチにより前記信号処理モジュールのマイナス出力端に接続され、
前記第３スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス出力端に接続され、かつ一方の前記第２スイッチにより前記信号処理モジュールのプラス入力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記入力コモンモード電圧に接続され、かつ他方の前記第２スイッチにより前記信号処理モジュールのマイナス入力端に接続され、
前記第４スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記入力コモンモード電圧に接続され、かつ一方の前記第２スイッチにより前記信号処理モジュールのプラス入力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス出力端に接続され、かつ他方の前記第２スイッチにより前記信号処理モジュールのマイナス入力端に接続され、
すべての前記第１スイッチ及び前記第２スイッチは、設定されたクロック信号によって制御されて、前記クロック信号が第１位相である場合、すべての前記第１スイッチが閉成され、すべての前記第２スイッチが開放され、前記クロック信号が前記第１位相とは逆位相である第２位相である場合、すべての前記第１スイッチが開放され、すべての前記第２スイッチが閉成される、ことを特徴とする請求項２に記載のシングルエンド差動変換マイクロフォン回路。

【請求項4】

前記シングルエンド差動変換マイクロフォン回路は、第１チョッパスイッチ及び第２チョッパスイッチをさらに備え、
前記第１チョッパスイッチは、一方の入力端及び一方の出力端により前記マイクロフォンの出力端と前記第１初段増幅器の入力端との間に直列に接続され、前記第１チョッパスイッチは、他方の入力端及び他方の出力端により前記結合容量の負極と前記第２初段増幅器の入力端との間に直列に接続され、
前記第２チョッパスイッチは、一方の入力端及び一方の出力端により前記第１初段増幅器の出力端と前記信号処理モジュールのプラス入力端との間に直列に接続され、前記第２チョッパスイッチは、他方の入力端及び他方の出力端により前記第２初段増幅器の出力端と前記信号処理モジュールのマイナス入力端との間に直列に接続される、ことを特徴とする請求項１に記載のシングルエンド差動変換マイクロフォン回路。

【請求項5】

前記電流共用増幅器は、バイアス電流源、第１ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第３ＮＭＯＳトランジスタ、及び第４ＮＭＯＳトランジスタを備え、
前記第１ＰＭＯＳトランジスタのソース及び前記第２ＰＭＯＳトランジスタのソースは、いずれも前記バイアス電流源の出力端に接続され、前記第１ＰＭＯＳトランジスタのゲートは、前記第１ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のプラス入力端とし、前記第１ＰＭＯＳトランジスタのドレインは、前記第１ＮＭＯＳトランジスタのドレイン及び前記第３ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のマイナス入力端とし、
前記第２ＰＭＯＳトランジスタのゲートは、前記第２ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のマイナス入力端とし、前記第２ＰＭＯＳトランジスタのドレインは、前記第２ＮＭＯＳトランジスタのドレイン及び前記第４ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のプラス出力端とし、
前記第１ＮＭＯＳトランジスタのソースは、前記第３ＮＭＯＳトランジスタのドレイン、前記第２ＮＭＯＳトランジスタのソース、及び前記第４ＮＭＯＳトランジスタのドレインに接続され、
前記第３ＮＭＯＳトランジスタのソース及び前記第４ＮＭＯＳトランジスタのソースは、いずれも接地される、ことを特徴とする請求項１に記載のシングルエンド差動変換マイクロフォン回路。

【請求項6】

前記プラス端帰還抵抗の抵抗値は、前記マイナス端帰還抵抗の抵抗値と同じであり、前記プラス端帰還容量の電気容量値は、前記マイナス端帰還容量の電気容量値と同じである、ことを特徴とする請求項１に記載のシングルエンド差動変換マイクロフォン回路。

【請求項7】

シングルエンド差動変換マイクロフォン回路であって、
第１バイアス電圧を入力するための給電端と、マイクロフォン容量と、結合容量と、第１初段増幅器と、第２初段増幅器と、信号処理モジュールと、電流共用増幅器と、プラス端帰還抵抗と、プラス端帰還容量と、マイナス端帰還抵抗と、マイナス端帰還容量とを備え、前記マイクロフォン容量は、マイクロフォンが前記シングルエンド差動変換マイクロフォン回路に接続されて等価的に形成されるものであり、
前記給電端は、前記マイクロフォン容量のバイアス電圧入力端に接続され、前記マイクロフォン容量の出力端は、前記第１初段増幅器の入力端に接続され、
前記結合容量の正極は、前記バイアス電圧入力端に接続され、前記結合容量の負極は、前記第２初段増幅器の入力端に接続され、前記結合容量の正極が前記バイアス電圧入力端に接続されるとき、前記シングルエンド差動変換マイクロフォン回路は、前記給電端と前記バイアス電圧入力端との間に直列に接続された第１バイアス抵抗をさらに備え、
前記第１初段増幅器の出力端及び第２初段増幅器の出力端は、それぞれ前記信号処理モジュールのプラス入力端及びマイナス入力端に接続され、前記信号処理モジュールのプラス出力端及びマイナス出力端は、それぞれ前記電流共用増幅器のプラス入力端及びマイナス入力端に接続されて、前記信号処理モジュールにより前記第１初段増幅器及び前記第２初段増幅器の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整し、かつ前記目標差動信号を前記電流共用増幅器に出力し、
前記プラス端帰還抵抗と前記プラス端帰還容量は、いずれも前記電流共用増幅器のプラス入力端とマイナス出力端との間に並列に接続され、前記マイナス端帰還抵抗と前記マイナス端帰還容量は、いずれも前記電流共用増幅器のマイナス入力端とプラス出力端との間に並列に接続される、ことを特徴とするシングルエンド差動変換マイクロフォン回路。

【請求項8】

前記信号処理モジュールは、信号逓倍器を備え、前記信号逓倍器は、
前記第１初段増幅器の出力信号から前記第２初段増幅器の出力信号を減算し、差分信号を得ること、
前記差分信号を反転処理して差分反転信号を得て、前記差分信号と前記差分反転信号が前記目標差動信号を構成すること、および、
前記差分信号を前記信号処理モジュールのプラス出力端から出力し、前記差分反転信号を前記信号処理モジュールのマイナス出力端から出力することに用いられる、ことを特徴とする請求項７に記載のシングルエンド差動変換マイクロフォン回路。

【請求項9】

前記信号逓倍器は、４つのスイッチトキャパシタを備え、各前記スイッチトキャパシタは、２つの第１スイッチ、２つの第２スイッチ及び１つのコンデンサを備え、前記４つのスイッチトキャパシタは、それぞれ第１スイッチトキャパシタ、第２スイッチトキャパシタ、第３スイッチトキャパシタ及び第４スイッチトキャパシタであり、
前記第１スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス入力端に接続され、かつ一方の前記第２スイッチにより前記信号処理モジュールのプラス出力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス入力端に接続され、かつ他方の前記第２スイッチにより入力コモンモード電圧に接続され、
前記第２スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス入力端に接続され、かつ一方の前記第２スイッチにより前記入力コモンモード電圧に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス入力端に接続され、かつ他方の前記第２スイッチにより前記信号処理モジュールのマイナス出力端に接続され、
前記第３スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス出力端に接続され、かつ一方の前記第２スイッチにより前記信号処理モジュールのプラス入力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記入力コモンモード電圧に接続され、かつ他方の前記第２スイッチにより前記信号処理モジュールのマイナス入力端に接続され、
前記第４スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記入力コモンモード電圧に接続され、かつ一方の前記第２スイッチにより前記信号処理モジュールのプラス入力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス出力端に接続され、かつ他方の前記第２スイッチにより前記信号処理モジュールのマイナス入力端に接続され、
すべての前記第１スイッチ及び前記第２スイッチは、設定されたクロック信号によって制御されて、前記クロック信号が第１位相である場合、すべての前記第１スイッチが閉成され、すべての前記第２スイッチが開放され、前記クロック信号が前記第１位相とは逆位相である第２位相である場合、すべての前記第１スイッチが開放され、すべての前記第２スイッチが閉成される、ことを特徴とする請求項８に記載のシングルエンド差動変換マイクロフォン回路。

【請求項10】

前記シングルエンド差動変換マイクロフォン回路は、第１チョッパスイッチ及び第２チョッパスイッチをさらに備え、
前記第１チョッパスイッチは、一方の入力端及び一方の出力端により前記マイクロフォンの出力端と前記第１初段増幅器の入力端との間に直列に接続され、前記第１チョッパスイッチは、他方の入力端及び他方の出力端により前記結合容量の負極と前記第２初段増幅器の入力端との間に直列に接続され、
前記第２チョッパスイッチは、一方の入力端及び一方の出力端により前記第１初段増幅器の出力端と前記信号処理モジュールのプラス入力端との間に直列に接続され、前記第２チョッパスイッチは、他方の入力端及び他方の出力端により前記第２初段増幅器の出力端と前記信号処理モジュールのマイナス入力端との間に直列に接続される、ことを特徴とする請求項７に記載のシングルエンド差動変換マイクロフォン回路。

【請求項11】

前記電流共用増幅器は、バイアス電流源、第１ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第３ＮＭＯＳトランジスタ、及び第４ＮＭＯＳトランジスタを備え、
前記第１ＰＭＯＳトランジスタのソース及び前記第２ＰＭＯＳトランジスタのソースは、いずれも前記バイアス電流源の出力端に接続され、前記第１ＰＭＯＳトランジスタのゲートは、前記第１ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のプラス入力端とし、前記第１ＰＭＯＳトランジスタのドレインは、前記第１ＮＭＯＳトランジスタのドレイン及び前記第３ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のマイナス入力端とし、
前記第２ＰＭＯＳトランジスタのゲートは、前記第２ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のマイナス入力端とし、前記第２ＰＭＯＳトランジスタのドレインは、前記第２ＮＭＯＳトランジスタのドレイン及び前記第４ＮＭＯＳトランジスタのゲートに接続されかつ共同して前記電流共用増幅器のプラス出力端とし、
前記第１ＮＭＯＳトランジスタのソースは、前記第３ＮＭＯＳトランジスタのドレイン、前記第２ＮＭＯＳトランジスタのソース、及び前記第４ＮＭＯＳトランジスタのドレインに接続され、
前記第３ＮＭＯＳトランジスタのソース及び前記第４ＮＭＯＳトランジスタのソースは、いずれも接地される、ことを特徴とする請求項７に記載のシングルエンド差動変換マイクロフォン回路。

【請求項12】

前記シングルエンド差動変換マイクロフォン回路は、第２バイアス抵抗及び第３バイアス抵抗をさらに備え、
前記第２バイアス抵抗の一端は、前記第１初段増幅器の入力端に接続され、前記第２バイアス抵抗の他端は、第２バイアス電圧を入力するために用いられ、前記第３バイアス抵抗の一端は、前記第２初段増幅器の入力端に接続され、前記第３バイアス抵抗の他端は、前記第２バイアス電圧を入力するために用いられる、ことを特徴とする請求項７に記載のシングルエンド差動変換マイクロフォン回路。

【請求項13】

前記第１バイアス電圧は、前記第２バイアス電圧よりも大きい、ことを特徴とする請求項１２に記載のシングルエンド差動変換マイクロフォン回路。

【請求項14】

前記第１バイアス抵抗の抵抗値範囲は、１００ＧΩ～２００ＧΩである、ことを特徴とする請求項１３に記載のシングルエンド差動変換マイクロフォン回路。

【請求項15】

前記プラス端帰還抵抗の抵抗値は、前記マイナス端帰還抵抗の抵抗値と同じであり、前記プラス端帰還容量の電気容量値は、前記マイナス端帰還容量の電気容量値と同じである、ことを特徴とする請求項７に記載のシングルエンド差動変換マイクロフォン回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気音響変換の分野に関し、特にシングルエンド差動変換マイクロフォン回路に関する。

【背景技術】

【0002】

ＭＥＭＳ（微小電気機械システム、Ｍｉｃｒｏｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）マイクロフォンは、ＭＥＭＳセンサ技術に基づいて製造されたマイクロフォンであり、改善されたノイズ除去性能、良好な高周波性能及び電磁干渉抑制能力を有し、スマートフォン、シフトバイワイヤー、タブレット及びノートパソコン等の各種の電子製品に広く応用されている。外界の電磁干渉を低減し、信号伝送の品質を向上させるために、関連技術において、一般的にＭＥＭＳマイクロフォンから出力されたシングルエンド信号を差動信号に変換して伝送する。

【0003】

図１に示すように、従来のシングルエンド差動変換マイクロフォン回路において、ＭＥＭＳマイクロフォンの出力端は、全差動増幅器Ａｍｐのプラス入力端に直接に接続され、補償容量Ｃ_ＤＭＹは、全差動増幅器Ａｍｐのマイナス入力端に接続されている。しかしながら、ＭＥＭＳマイクロフォン自体の構造に制限され、そのセンサの基板は、グランドに対して大きな寄生容量を生成することによって、基板から出力された信号の振幅は、センサの信号端から出力された信号の振幅よりも小さく、等価回路において基板から出力された信号は、全差動増幅器Ａｍｐのマイナス入力端に伝送され、センサの信号端は、全差動増幅器Ａｍｐのプラス入力端に伝送されるため、全差動増幅器の正マイナス入力端の信号振幅に差異が存在し、位相が逆であり、理想的な差動信号とならず、プラス／マイナス入力端のコモンモード電圧が大きな振幅を有することをもたらし、これは、差動増幅器Ａｍｐが正常に動作できることを確保するために、全差動増幅器Ａｍｐが入力コモンモード電圧範囲の大きい増幅器でなければならないことを要求し、しかし、このような全差動増幅器のノイズも一般的に大きく、回路の信号対雑音比を向上させることに不利である。

【0004】

したがって、上記技術課題を解決するために、新たなシングルエンド差動変換マイクロフォン回路を提供する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、入力コモンモード電圧範囲が小さくかつノイズが小さい電流共用増幅器を用いて信号のシングルエンド差動変換を実現することができ、回路の信号対雑音比の向上に寄与するシングルエンド差動変換マイクロフォン回路を提供することを目的とするものである。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明は、シングルエンド差動変換マイクロフォン回路を提供し、当該シングルエンド差動変換マイクロフォン回路は、第１バイアス電圧を入力するための給電端、マイクロフォン容量、結合容量、第１初段増幅器、第２初段増幅器、信号処理モジュール、電流共用増幅器、プラス端帰還抵抗、プラス端帰還容量、マイナス端帰還抵抗及びマイナス端帰還容量を備え、ここで、前記マイクロフォン容量は、マイクロフォンが前記シングルエンド差動変換マイクロフォン回路に接続されて等価的に形成されるものであり、
前記給電端は、前記マイクロフォン容量のバイアス電圧入力端に接続され、前記マイクロフォン容量の出力端は、前記第１初段増幅器の入力端に接続され、
前記結合容量の正極は、接地され、又は前記バイアス電圧入力端に接続され、ここで、前記結合容量の正極が前記バイアス電圧入力端に接続されるとき、前記マイクロフォン回路は、前記給電端と前記バイアス電圧入力端との間に直列に接続された第１バイアス抵抗をさらに備え、前記結合容量の負極は、前記第２初段増幅器の入力端に接続され、
前記第１初段増幅器の出力端及び第２初段増幅器の出力端は、それぞれ信号処理モジュールのプラス入力端及びマイナス入力端に接続され、前記信号処理モジュールのプラス出力端及びマイナス出力端は、それぞれ前記電流共用増幅器のプラス入力端及びマイナス入力端に接続されて、前記信号処理モジュールにより前記第１初段増幅器及び前記第２初段増幅器の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整し、前記目標差動信号を前記電流共用増幅器に出力し、
前記プラス端帰還抵抗と前記プラス端帰還容量は、いずれも前記電流共用増幅器のプラス入力端とマイナス出力端との間に並列に接続され、前記マイナス端帰還抵抗と前記マイナス端帰還容量は、いずれも前記電流共用増幅器のマイナス入力端とプラス出力端との間に並列に接続される。

【0007】

さらに、前記信号処理モジュールは、信号逓倍器を備え、前記信号逓倍器は、具体的に、
前記第１初段増幅器の出力信号から前記第２初段増幅器の出力信号を減算し、差分信号を得ること、
前記差分信号を反転処理して差分反転信号を得て、前記差分信号と前記差分値反転信号が前記目標差動信号を構成すること、及び、
前記差分信号を前記信号処理モジュールのプラス出力端から出力し、前記差分値反転信号を前記信号処理モジュールのマイナス出力端から出力することに用いられる。

【0008】

さらに、前記信号逓倍器は、４つのスイッチトキャパシタを備え、各前記スイッチトキャパシタは、２つの第１スイッチ、２つの第２スイッチ及び１つのコンデンサを備え、前記４つのスイッチトキャパシタは、それぞれ第１スイッチトキャパシタ、第２スイッチトキャパシタ、第３スイッチトキャパシタ及び第４スイッチトキャパシタであり、
ここで、前記第１スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス入力端に接続され、一方の前記第２スイッチにより前記信号処理モジュールのプラス出力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス入力端に接続され、他方の前記第２スイッチにより入力コモンモード電圧に接続され、
前記第２スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス入力端に接続され、一方の前記第２スイッチにより前記入力コモンモード電圧に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス入力端に接続され、他方の前記第２スイッチにより前記信号処理モジュールのマイナス出力端に接続され、
前記第３スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記信号処理モジュールのプラス出力端に接続され、一方の前記第２スイッチにより前記信号処理モジュールのプラス入力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記入力コモンモード電圧に接続され、他方の前記第２スイッチにより前記信号処理モジュールのマイナス入力端に接続され、
前記第４スイッチトキャパシタの前記コンデンサの正極は、一方の前記第１スイッチにより前記入力コモンモード電圧に接続され、一方の前記第２スイッチにより前記信号処理モジュールのプラス入力端に接続され、前記コンデンサの負極は、他方の前記第１スイッチにより前記信号処理モジュールのマイナス出力端に接続され、他方の前記第２スイッチにより前記信号処理モジュールのマイナス入力端に接続され、
すべての前記第１スイッチ及び前記第２スイッチは、設定されたクロック信号によって制御され、前記クロック信号が第１位相である場合、すべての前記第１スイッチが閉成され、すべての前記第２スイッチが開放され、前記クロック信号が前記第１位相とは逆位相である第２位相である場合、すべての前記第１スイッチが開放され、すべての前記第２スイッチが閉成される。

【0009】

さらに、前記シングルエンド差動変換マイクロフォン回路は、第１チョッパスイッチ及び第２チョッパスイッチをさらに備え、
前記第１チョッパスイッチは、一方の入力端及び一方の出力端により前記マイクロフォンの出力端と前記第１初段増幅器の入力端との間に直列に接続され、前記第１チョッパスイッチは、他方の入力端及び他方の出力端により前記結合容量の負極と前記第２初段増幅器の入力端との間に直列に接続され、
前記第２チョッパスイッチは、一方の入力端及び一方の出力端により前記第１初段増幅器の出力端と前記信号処理モジュールのプラス入力端との間に直列に接続され、前記第２チョッパスイッチは、他方の入力端及び他方の出力端により前記第２初段増幅器の出力端と前記信号処理モジュールのマイナス入力端との間に直列に接続される。

【0010】

さらに、前記電流共用増幅器は、バイアス電流源、第１ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第３ＮＭＯＳトランジスタ及び第４ＮＭＯＳトランジスタを備え、
前記第１ＰＭＯＳトランジスタのソース及び前記第２ＰＭＯＳトランジスタのソースは、いずれも前記バイアス電流源の出力端に接続され、前記第１ＰＭＯＳトランジスタのゲートは、前記第１ＮＭＯＳトランジスタのゲートに接続され、共同して前記電流共用増幅器のプラス入力端とし、前記第１ＰＭＯＳトランジスタのドレインは、前記第１ＮＭＯＳトランジスタのドレインと前記第３ＮＭＯＳトランジスタのゲートに接続され、共同して前記電流共用増幅器のマイナス出力端とし、
前記第２ＰＭＯＳトランジスタのゲートは、前記第２ＮＭＯＳトランジスタのゲートに接続され、共同して前記電流共用増幅器のマイナス入力端とし、前記第２ＰＭＯＳトランジスタのドレインは、前記第２ＮＭＯＳトランジスタのドレインと前記第４ＮＭＯＳトランジスタのゲートに接続され、共同して前記電流共用増幅器のプラス出力端とし、
前記第１ＮＭＯＳトランジスタのソースは、前記第３ＮＭＯＳトランジスタのドレイン、前記第２ＮＭＯＳトランジスタのソース、及び前記第４ＮＭＯＳトランジスタのドレインに接続され、
前記第３ＮＭＯＳトランジスタのソース及び前記第４ＮＭＯＳトランジスタのソースは、いずれも接地される。

【0011】

さらに、前記シングルエンド差動変換マイクロフォン回路は、第２バイアス抵抗及び第３バイアス抵抗をさらに備え、
前記第２バイアス抵抗の一端は、前記第１初段増幅器の入力端に接続され、前記第２バイアス抵抗の他端は、第２バイアス電圧を入力するために用いられ、前記第３バイアス抵抗の一端は、前記第２初段増幅器の入力端に接続され、前記第３バイアス抵抗の他端は、前記第２バイアス電圧を入力するために用いられる。

【0012】

さらに、前記第１バイアス電圧は、前記第２バイアス電圧よりも大きい。

【0013】

さらに、前記第１バイアス抵抗の抵抗値範囲は、１００ＧΩ～２００ＧΩである。

【0014】

さらに、前記プラス端帰還抵抗と前記マイナス端帰還抵抗との抵抗値は、同じであり、前記プラス端帰還容量と前記マイナス端帰還容量との容量値は、同じである。

【発明の効果】

【0015】

関連技術に比べて、本発明のマイクロフォン回路において、第１バイアス電圧を入力するための給電端と、マイクロフォン容量と、結合容量と、第１初段増幅器と、第２初段増幅器と、信号処理モジュールと、電流共用増幅器と、プラス端帰還抵抗と、プラス端帰還容量と、マイナス端帰還抵抗と、マイナス端帰還容量と、第１出力端と、第２出力端とを備え、前記マイクロフォンと前記結合容量は、それぞれ前記第１初段増幅器の入力端と前記第２初段増幅器の入力端に接続され、前記第１初段増幅器の出力端と第２初段増幅器の出力端は、それぞれ前記信号処理モジュールのプラス入力端とマイナス入力端に接続され、前記信号処理モジュールのプラス出力端とマイナス出力端は、それぞれ前記電流共用増幅器のプラス入力端とマイナス入力端に接続されて、前記信号処理モジュールにより前記第１初段増幅器と前記第２初段増幅器の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整し、かつ前記目標差動信号を前記電流共用増幅器に出力し、これによって、信号処理モジュールの作用により振幅が等しくかつ逆位相となる差動信号を出力することができて、入力コモンモード電圧範囲が小さくかつノイズが小さい電流共用増幅器を利用して差動信号の出力を実現することができ、回路の信号対雑音比の向上に寄与する。

【図面の簡単な説明】

【0016】

本発明の実施例における技術案をより明確に説明するために、以下では、実施例の説明に使用される必要がある図面を簡単に説明するが、以下に説明する図面は、本発明のいくつかの実施例だけであり、本発明が属する技術分野の当業者にとって、創造的労働をしない前提で、これらの図面に基づいて他の図面を取得することができることは明らかである。

【図1】従来技術のシングルエンド差動変換マイクロフォン回路の回路図である。

【図2】本発明の実施例が提供するシングルエンド差動変換マイクロフォン回路の一回路図である。

【図3】本発明の実施例が提供する信号逓倍器の回路図である。

【図4a】図３に示す信号逓倍器のクロック信号が第１位相である場合の等価回路図であり、

【図4b】図３に示す信号逓倍器のクロック信号が第２位相である場合の等価回路図である。

【図5】本発明の実施例が提供するシングルエンド差動変換マイクロフォン回路の別の回路図である。

【図6】本発明の実施例が提供する電流共用増幅器の回路図である。

【発明を実施するための形態】

【0017】

以下は本発明の実施例における図面を参照して、本発明の実施例における技術案を明確で、完全に説明し、明らかなように、記述される実施例は本発明の一部の実施例だけであり、すべての実施例ではない。本発明における実施例に基づいて、当業者が創造的な労働をせずに得ることができるすべての他の実施例は、いずれも本発明の保護範囲に含まれる。

【0018】

図２に示すように、本発明のシングルエンド差動変換マイクロフォン回路において、当該マイクロフォン回路は、第１バイアス電圧を入力するための給電端Ｖ_ＨＣＭ、マイクロフォン容量Ｃ_ＭＥＭＳ、結合容量Ｃ_ＡＣ、第１初段増幅器Ａｍｐ１、第２初段増幅器Ａｍｐ２、信号処理モジュール１０、電流共用増幅器ＣＲ－Ａｍｐ、プラス端帰還抵抗Ｒ_ＦＢ１、プラス端帰還容量Ｃ_ＦＢ１、マイナス端帰還抵抗Ｒ_ＦＢ２及びマイナス端帰還容量Ｃ_ＦＢ２を備える。ここで、前記マイクロフォン容量Ｃ_ＭＥＭＳは、マイクロフォンが前記シングルエンド差動変換マイクロフォン回路に接続されて等価的に形成されるものである。

【0019】

前記給電端Ｖ_ＨＣＭは、前記マイクロフォン容量Ｃ_ＭＥＭＳのバイアス電圧入力端に接続されて、前記マイクロフォン容量Ｃ_ＭＥＭＳに第１バイアス電圧を供給し、当該第１バイアス電圧は、高電圧バイアス電圧であり、例えば１３．８Ｖであってもよく、前記マイクロフォン容量Ｃ_ＭＥＭＳの出力端は、前記第１初段増幅器Ａｍｐ１の入力端に接続される。

【0020】

前記結合容量Ｃ_ＡＣの正極は、接地され、前記結合容量Ｃ_ＡＣの負極は、前記第２初段増幅器Ａｍｐ２の入力端に接続される。

【0021】

前記第１初段増幅器Ａｍｐ１の出力端は、前記信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋に接続され、第２初段増幅器Ａｍｐの出力端は、前記信号処理モジュール１０のマイナス入力端Ｖ_Ｉ－に接続され、前記信号処理モジュール１０のプラス出力端Ｖ_Ｏ＋は、前記電流共用増幅器ＣＲ－Ａｍｐのプラス入力端に接続され、前記信号処理モジュール１０のマイナス出力端Ｖ_Ｏ－は、前記電流共用増幅器ＣＲ－Ａｍｐのマイナス入力端に接続されて、前記信号処理モジュール１０により前記第１初段増幅器１と前記第２初段増幅器２の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整し、かつ前記目標差動信号を前記電流共用増幅器ＣＲ－Ａｍｐに出力する。

【0022】

前記プラス端帰還抵抗Ｒ_ＦＢ１と前記プラス端帰還容量Ｃ_ＦＢ１は、いずれも前記電流共用増幅器ＣＲ－Ａｍｐのプラス入力端とマイナス出力端Ｖ_ＯＵＴＮとの間に並列に接続され、前記マイナス端帰還抵抗Ｒ_ＦＢ２と前記マイナス端帰還容量Ｃ_ＦＢ２は、いずれも前記電流共用増幅器ＣＲ－Ａｍｐのマイナス入力端とプラス出力端Ｖ_ＯＵＴＰとの間に並列に接続される。ここで、前記プラス端帰還抵抗Ｒ_ＦＢ１と前記マイナス端帰還抵抗Ｒ_ＦＢ２との抵抗値は、同じであってもよく、前記プラス端帰還容量Ｃ_ＦＢ１と前記マイナス端帰還容量Ｃ_ＦＢ２との容量値は、同じであってもよい。

【0023】

したがって、本実施例のシングルエンド差動変換マイクロフォン回路において、電流共用増幅器ＣＲ－Ａｍｐは、ダブルエンド入力およびダブルエンド出力を有する全差動増幅器であり、電流共用増幅器ＣＲ－Ａｍｐの作用により信号のシングルエンド差動変換を図れる。ここで、信号処理モジュール１０の作用により、第１初段増幅器Ａｍｐ１及び第２初段増幅器Ａｍｐ２の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整することで、後段の回路に入力された全差動増幅器の差動信号を振幅が等しくかつ逆位相となるようにすることができ、それにより入力コモンモード電圧範囲を小さくすることができ、したがって、後段の回路における全差動増幅器は、入力コモンモード電圧範囲が小さい電流共用増幅器ＣＲ－Ａｍｐを用いて実現することができ、電流共用増幅器ＣＲ－Ａｍｐは、入力コモンモード電圧範囲の大きい全差動増幅器に比べてより小さいノイズを有するため、電流共用増幅器ＣＲ－Ａｍｐ自体のノイズによる回路全体への影響を低減することができ、マイクロフォン回路の信号対雑音比の向上に寄与する。

【0024】

さらに、本発明の信号処理モジュール１０は、信号逓倍器を備え、前記信号逓倍器は、具体的には、前記第１初段増幅器Ａｍｐ１の出力信号から前記第２初段増幅器Ａｍｐ２の出力信号を減算し、差分信号を得てから、前記差分信号を反転処理して差分反転信号を得ることに用いられ、前記差分信号と前記差分反転信号は、前記目標差動信号を構成し、さらに前記差分信号を前記信号処理モジュール１０のプラス出力端から出力し、前記差分値反転信号を前記信号処理モジュール１０のマイナス出力端から出力することに用いられる。

【0025】

これにより、前記信号逓倍器によって、前記第１初段増幅器Ａｍｐ１と前記第２初段増幅器Ａｍｐ２の出力信号を振幅が等しくかつ逆位相となる目標差動信号に調整することを実現することができ、かつ目標差動信号の２つの信号の振幅差が調整前の振幅差と比較して一倍拡大し、後段の回路における電流共用増幅器の回路全体の信号対雑音比への影響を低減することに寄与する。

【0026】

より具体的には、図３に示すように、本発明の実施例において、前記信号逓倍器は、４つのスイッチトキャパシタを備え、各前記スイッチトキャパシタは、２つの第１スイッチＳ１、２つの第２スイッチＳ２及び１つのコンデンサを備え、前記４つのスイッチトキャパシタは、それぞれ第１スイッチトキャパシタ１０１、第２スイッチトキャパシタ１０２、第３スイッチトキャパシタ１０３及び第４スイッチトキャパシタ１０４であり、
ここで、前記第１スイッチトキャパシタ１０１の前記コンデンサＣ１の正極は、一方の前記第１スイッチＳ１により前記信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋に接続され、かつ一方の前記第２スイッチＳ２により前記信号処理モジュール１０のプラス出力端Ｖ_Ｏ＋に接続され、前記コンデンサＣ１の負極は、他方の前記第１スイッチＳ１により前記信号処理モジュール１０のマイナス入力端Ｖ_Ｉ－に接続され、かつ他方の前記第２スイッチＳ２により入力コモンモード電圧Ｖ_ＣＭに接続される。

【0027】

前記第２スイッチトキャパシタ１０２の前記コンデンサＣ２の正極は、一方の前記第１スイッチＳ１により前記信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋に接続され、かつ一方の前記第２スイッチＳ２により前記入力コモンモード電圧Ｖ_ＣＭに接続され、前記コンデンサＣ２の負極は、他方の前記第１スイッチＳ１により前記信号処理モジュール１０のマイナス出力端Ｖ_Ｉ－に接続され、かつ他方の前記第２スイッチＳ２により前記信号処理モジュール１０のマイナス出力端Ｖ_Ｏ－に接続される。

【0028】

前記第３スイッチトキャパシタ１０３の前記コンデンサＣ３の正極は、一方の前記第１スイッチＳ１により前記信号処理モジュール１０のプラス出力端Ｖ_Ｏ＋に接続され、かつ一方の前記第２スイッチＳ２により前記信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋に接続され、前記コンデンサＣ３の負極は、他方の前記第１スイッチＳ１により前記入力コモンモード電圧Ｖ_ＣＭに接続され、かつ他方の前記第２スイッチＳ２により前記信号処理モジュール１０のマイナス入力端Ｖ_Ｉ－に接続される。

【0029】

前記第４スイッチトキャパシタ１０４の前記コンデンサＣ４の正極は、一方の前記第１スイッチＳ１により前記入力コモンモード電圧Ｖ_ＣＭに接続され、かつ一方の前記第２スイッチＳ２により前記信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋に接続され、前記コンデンサＣ４の負極は、他方の前記第１スイッチＳ１により前記信号処理モジュール１０のマイナス出力端Ｖ_Ｏ－に接続され、かつ他方の前記第２スイッチＳ２により前記信号処理モジュール１０のマイナス入力端Ｖ_Ｉ－に接続される。

【0030】

すべての前記第１スイッチＳ１及び前記第２スイッチＳ２は、設定されたクロック信号に制御され、前記クロック信号が第１位相Ｓ０１である場合、すべての前記第１スイッチＳ１が閉成され、すべての前記第２スイッチＳ２が開放される。前記クロック信号が前記第１位相Ｓ０１と逆の第２位相Ｓ０２である場合、すべての前記第１スイッチＳ１が開放され、すべての前記第２スイッチＳ２が閉成される。

【0031】

図４ａ及び図４ｂに示すように、図４ａは図３に示す信号逓倍器はクロック信号が第１位相Ｓ０１である場合の等価回路図であり、図４ｂは図３に示す信号逓倍器はクロック信号が第２位相Ｓ０２である場合の等価回路図である。第１位相Ｓ０１の場合、コンデンサＣ１とコンデンサＣ２は、信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋とマイナス入力端Ｖ_Ｉ－との間に並列に接続され、コンデンサＣ３とコンデンサＣ４は、信号処理モジュール１０のプラス出力端Ｖ_Ｏ＋とマイナス出力端Ｖ_Ｏ－との間に直列に接続され、このときコンデンサＣ１とコンデンサＣ２の両端の電圧差は、つまり、プラス入力端Ｖ_Ｉ＋とマイナス入力端Ｖ_Ｉ－の電圧差であり、すなわち第１初段増幅器Ａｍｐ１と第２初段増幅器Ａｍｐ２の出力信号の差信号であり、第２位相Ｓ０２の場合、コンデンサＣ１とコンデンサＣ２は、信号処理モジュール１０のプラス出力端Ｖ_Ｏ＋とマイナス出力端Ｖ_Ｏ－との間に直列接続され、それによりコンデンサＣ１の第１位相Ｓ０１における両端の電圧差とコンデンサＣ２の第１位相Ｓ０１における両端の電圧差をプラス出力端Ｖ_Ｏ＋とマイナス出力端Ｖ_Ｏ－との間に重畳する。これにより、プラス出力端Ｖ_Ｏ＋の信号は、コンデンサＣ１の両端の電圧差に入力コモンモード電圧Ｖ_ＣＭを加算したもの、即ちＶ_Ｏ＋＝Ｖ_ＣＭ＋Ｖ_Ｉ＋－Ｖ_Ｉ－となり、マイナス出力端Ｖ_Ｏ－の信号は、入力コモンモード電圧Ｖ_ＣＭからコンデンサＣ２の両端の電圧差を減算したもの、即ちＶ_Ｏ－＝Ｖ_ＣＭ－（Ｖ_Ｉ＋－Ｖ_Ｉ－）となる。したがって、プラス出力端Ｖ_Ｏ＋の信号とマイナス出力端Ｖ_Ｏ－の信号が目標差動信号を構成して電流共用増幅器ＣＲ－Ａｍｐのプラス／マイナス入力端に伝送され、かつ、Ｖ_Ｏ＋－Ｖ_Ｏ－＝（Ｖ_ＣＭ＋Ｖ_Ｉ＋－Ｖ_Ｉ－）－（Ｖ_ＣＭ－（Ｖ_Ｉ＋－Ｖ_Ｉ－））＝２（Ｖ_Ｉ＋－Ｖ_Ｉ－）であり、すなわち目標差動信号の正負振幅差が第１初段増幅器Ａｍｐ１と第２初段増幅器Ａｍｐ２の出力信号の振幅差の二倍になり、それにより振幅の差値の増倍を図れる。

【0032】

ここで、コンデンサＣ３及びコンデンサＣ４の動作原理は、コンデンサＣ１及びコンデンサＣ２の動作原理と類似し、両者はクロック位相が互いに逆位相となるように制御し、コンデンサＣ１、コンデンサＣ２、コンデンサＣ３及びコンデンサＣ４は、位相が相補のクロック制御によって、信号処理モジュール１０のプラス／マイナス出力端が継続的な差値逓倍信号を得ることができる。

【0033】

図５を参照し、本発明の実施例において、前記マイクロフォン回路は、第１チョッパスイッチ１１及び第２チョッパスイッチ１２をさらに備える。

【0034】

前記第１チョッパスイッチ１１は、一方の入力端及び一方の出力端により前記マイクロフォン容量Ｃ_ＭＥＭＳの出力端と前記第１初段増幅器Ａｍｐ１の入力端との間に直列に接続され、前記第１チョッパスイッチ１１は、他方の入力端及び他方の出力端により前記結合容量Ｃ_ＡＣの負極と前記第２初段増幅器Ａｍｐ２の入力端との間に直列に接続される。

【0035】

前記第２チョッパスイッチ１２は、一方の入力端及び一方の出力端により前記第１初段増幅器Ａｍｐ１の出力端と前記信号処理モジュール１０のプラス入力端Ｖ_Ｉ＋との間に直列に接続され、前記第２チョッパスイッチ１２は、他方の入力端及び他方の出力端により前記第２初段増幅器Ａｍｐ２の出力端と前記信号処理モジュール１０のマイナス入力端Ｖ_Ｉ－との間に直列に接続される。

【0036】

第１チョッパスイッチ１１及び第２チョッパスイッチ１２で信号をチョッピング（Ｃｈｏｐｐｉｎｇ）処理を行うことにより、第１初段Ａｍｐ１及び第２初段Ａｍｐ２の低周波ノイズを除去することができる。

【0037】

図５を引き続き参照し、本実施例において、図２に示す実施例と異なるのは、結合容量Ｃ_ＡＣの正極は、さらに前記マイクロフォン容量Ｃ_ＭＥＭＳのバイアス電圧入力端に接続されてもよく、このとき、マイクロフォン回路は、前記給電端Ｖ_ＨＣＭと前記バイアス電圧入力端との間に直列に接続された第１バイアス抵抗Ｒ_Ｂ１をさらに備える。ここで、第１バイアス抵抗Ｒ_Ｂ１は、大きな抵抗値の抵抗であり、その抵抗値範囲は、例えば１００ＧΩ～２００ＧΩであってもよい。

【0038】

さらに、マイクロフォン回路は、第２バイアス抵抗Ｒ_Ｂ２及び第３バイアス抵抗Ｒ_Ｂ３をさらに備える。

【0039】

前記第２バイアス抵抗Ｒ_Ｂ２の一端は、前記第１初段増幅器Ａｍｐ１の入力端に接続され、前記第２バイアス抵抗Ｒ_Ｂ２の他端は、第２バイアス電圧Ｖ_Ｂを入力するために用いられ、前記第３バイアス抵抗Ｒ_Ｂ３の一端は、前記第２初段増幅器Ａｍｐ２の入力端に接続され、前記第３バイアス抵抗Ｒ_Ｂ３の他端は、前記第２バイアス電圧Ｖ_Ｂを入力するために用いられる。第１バイアス電圧は、第２バイアス電圧Ｖ_Ｂよりも大きく、第２バイアス電圧Ｖ_Ｂは、低電圧バイアス電圧であり、例えば、０．８Ｖである。

【0040】

ここで、前記第２バイアス抵抗Ｒ_Ｂ２と第３バイアス抵抗Ｒ_Ｂ３との抵抗値は、同じである。前記第１バイアス抵抗Ｒ_Ｂ１と前記第２バイアス抵抗Ｒ_Ｂ２と第３バイアス抵抗Ｒ_Ｂ３との抵抗値は、同じでも異なっていてもよく、例えばいずれも２００ＧΩであってもよい。

【0041】

図５に示すように、音声信号がマイクロフォン容量Ｃ_ＭＥＭＳから入力された後、マイクロフォン容量Ｃ_ＭＥＭＳを介して交流電気信号に変換され、第１バイアス抵抗Ｒ_Ｂ１の高インピーダンス作用により、交流電気信号が第１チョッパスイッチ１１を通過した後、第１初段増幅器Ａｍｐ１及び第２初段増幅器Ａｍｐ２に同時に入力することでき、かつ第１初段増幅器Ａｍｐ１及び第２初段増幅器Ａｍｐ２に入力される交流電気信号が逆位相となる。第１チョッパスイッチ１１及び第２チョッパスイッチ１２のチョッピング（Ｃｈｏｐｐｉｎｇ）処理を介して、第１初段増幅器Ａｍｐ１及び第２初段増幅器Ａｍｐ２の低周波ノイズを除去することができ、次に信号処理モジュール１０で第２チョッパスイッチ１２を介して処理された後の信号を調整することにより、振幅が等しくかつ逆位相となる目標差動信号を取得し、かつ目標差動信号の振幅を調整前より増幅させることができ、これによって電流共用増幅器による回路全体の信号対雑音比への影響を低減し、信号対雑音比を向上させることに寄与する。

【0042】

また、閉ループ利得が１である場合、従来技術におけるプラス及びマイナス端帰還容量の電気容量値は、マイクロフォン容量Ｃ_ＭＥＭＳの電気容量値と同じにする必要があり、マイクロフォン容量Ｃ_ＭＥＭＳの電気容量値は、一般的に小さいため、プラス及びマイナス端帰還容量の電気容量値も小さい電気容量値であり、回路全体の信号対雑音比を低下させ、本実施例では、結合容量Ｃ_ＡＣを前記マイクロフォン容量Ｃ_ＭＥＭＳのバイアス電圧入力端に接続し、かつ給電端Ｖ_ＨＣＭと前記マイクロフォン容量Ｃ_ＭＥＭＳのバイアス電圧入力端との間に第１バイアス抵抗Ｒ_Ｂ１を直列に接続することにより、閉ループ利得が１である場合、プラス及びマイナス端帰還容量の電気容量値をマイクロフォン容量Ｃ_ＭＥＭＳの電気容量値の二倍にすることができ、従来の方式に比べて、プラス及びマイナス端帰還容量の電気容量値を増加させることができて、電流共用増幅器自身のノイズをより多くフィルタリングすることができ、マイクロフォン容量回路全体の信号対雑音比を向上させる。

【0043】

図６に示すように、本発明の実施例において、電流共用増幅器ＣＲ－Ａｍｐは、バイアス電流源ＩＢ、第１ＰＭＯＳトランジスタＰ１、第２ＰＭＯＳトランジスタＰ２、第１ＮＭＯＳトランジスタＮ１、第２ＮＭＯＳトランジスタＮ２、第３ＮＭＯＳトランジスタＮ３及び第４ＮＭＯＳトランジスタＮ４を備える。

【0044】

前記第１ＰＭＯＳトランジスタＰ１のソース及び前記第２ＰＭＯＳトランジスタＰ２のソースは、いずれも前記バイアス電流源ＩＢの出力端に接続され、前記第１ＰＭＯＳトランジスタＰ１のゲートは、前記第１ＮＭＯＳトランジスタＮ１のゲートに接続され、かつ共同して前記電流共用増幅器ＣＲ－Ａｍｐのプラス入力端Ｖ_ＩＮＰとし、前記第１ＰＭＯＳトランジスタＰ１のドレインは、前記第１ＮＭＯＳトランジスタＮ１のドレイン及び前記第３ＮＭＯＳトランジスタＮ３のゲートに接続され、かつ共同して前記電流共用増幅器ＣＲ－Ａｍｐのマイナス出力端Ｖ_ＯＵＴＮとする。

【0045】

前記第２ＰＭＯＳトランジスタＰ２のゲートは、前記第２ＮＭＯＳトランジスタＮ２のゲートに接続され、かつ共同して前記電流共用増幅器ＣＲ－Ａｍｐのマイナス入力端とし、前記第２ＰＭＯＳトランジスタＰ２のドレインは、前記第２ＮＭＯＳトランジスタＮ２のドレイン及び前記第４ＮＭＯＳトランジスタＮ４のゲートに接続され、かつ共同して前記電流共用増幅器ＣＲ－Ａｍｐのプラス出力端とする。

【0046】

前記第１ＮＭＯＳトランジスタＮ１のソースは、前記第３ＮＭＯＳトランジスタＮ３のドレイン、前記第２ＮＭＯＳトランジスタＮ２のソース、及び前記第４ＮＭＯＳトランジスタＮ４のドレインに接続される。

【0047】

前記第３ＮＭＯＳトランジスタＮ３のソース及び前記第４ＮＭＯＳトランジスタＮ４のソースは、いずれも接地される。

【0048】

これにより、上記電流共用増幅器ＣＲ－Ａｍｐに対して、入力トランジスタとした第１ＰＭＯＳトランジスタＰ１と第１ＮＭＯＳトランジスタＮ１のトランスコンダクタンスが加算された後、負荷とする第３ＮＭＯＳトランジスタＮ３を介した後に電圧がマイナス出力端Ｖ_ＯＵＴＮに出力され、入力トランジスタとした第２ＰＭＯＳトランジスタＰ２と第２ＮＭＯＳトランジスタＮ２のトランスコンダクタンスが加算された後、負荷とする第４ＮＭＯＳトランジスタＮ４を介した後に電圧がプラス出力端Ｖ_ＯＵＴＰに出力され、それにより同じバイアス電流で、トランスコンダクタンスが倍増し、電流共用増幅器ＣＲ－Ａｍｐのノイズを低減することに寄与する。

【0049】

上記したのは、本発明の実施形態に過ぎず、本発明が属する技術分野の当業者にとって、本発明の思想を逸脱することなく改良を加えることができるが、これらは全て本発明の保護範囲に含まれると指摘すべきである。

【図1】

【図2】

【図3】

【図4a】

【図4b】

【図5】

【図6】