特許 7587147 プログラマブルロジックコントローラ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-12

(45)【発行日】2024-11-20

(54)【発明の名称】プログラマブルロジックコントローラ

(51)【国際特許分類】

   G05B 19/05 20060101AFI20241113BHJP

【ＦＩ】

G05B19/05 S

G05B19/05 N

【請求項の数】 2

(21)【出願番号】P 2021048729

(22)【出願日】2021-03-23

(65)【公開番号】P2022147474

(43)【公開日】2022-10-06

【審査請求日】2023-07-24

(73)【特許権者】

【識別番号】501428545

【氏名又は名称】株式会社デンソーウェーブ

(74)【代理人】

【識別番号】100121821

【弁理士】

【氏名又は名称】山田 強

(74)【代理人】

【識別番号】100125575

【弁理士】

【氏名又は名称】松田 洋

(72)【発明者】

【氏名】裏川 杜彦

【審査官】岩▲崎▼ 優

(56)【参考文献】

【文献】特開２０００－０８２０５２（ＪＰ，Ａ）

【文献】特開平０４－２９５９５５（ＪＰ，Ａ）

【文献】特開２００９－２５９１３４（ＪＰ，Ａ）

【文献】特開２０１４－２１５６５６（ＪＰ，Ａ）

【文献】特開２０１３－２４２７０８（ＪＰ，Ａ）

【文献】特開２０２０－１３５０４６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｂ １９／０４ー １９／０５

(57)【特許請求の範囲】

【請求項1】

不揮発性のメモリ、及び前記メモリからプログラムを読み出して演算を行う第１ＣＰＵを有する第１マイコンと、
不揮発性のメモリ、及び第２ＣＰＵを有する第２マイコンと、を備えるプログラマブルロジックコントローラにおいて、
前記プログラムには、前記第１ＣＰＵ及び前記第２ＣＰＵの少なくとも一方に異常が発生しているか否かを診断する診断ルーチンが含まれており、
前記第１ＣＰＵにより前記診断ルーチンの実行が開始されることにより、
前記第１ＣＰＵは、
オペコードに基づく処理をオペランドに施す第１演算を実行し、
前記第１演算で用いたオペコード及びオペランドを前記第２ＣＰＵに対して送信し、
前記第２ＣＰＵは、
受信したオペコードに基づく処理を、受信したオペランドに施す第２演算を実行し、
前記第２演算の演算結果を前記第１ＣＰＵに対して送信し、
前記第１ＣＰＵは、
前記第１演算の演算結果と、受信した前記第２演算の演算結果とを比較することにより、前記異常が発生しているか否かを診断し、
前記異常が発生していないと診断した場合、今回の前記第１演算で用いたオペコードに対するインクリメント又はデクリメントを実行することにより生成されたオペコードを、次回の前記第１演算で用いるオペコードとし、
前記第２マイコンのメモリには、前記診断ルーチンが記憶されていない、プログラマブルロジックコントローラ。

【請求項2】

前記第１ＣＰＵは、診断対象となる各オペコードに対する前記第１演算が完了するとの条件が成立するまで、前記インクリメント又は前記デクリメントを繰り返し実行する、請求項１に記載のプログラマブルロジックコントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、産業用機器等の分野で用いられるプログラマブルロジックコントローラに関する。

【背景技術】

【0002】

この種のプログラマブルロジックコントローラ（以下、ＰＬＣ）としては、例えば特許文献１に見られるように、不揮発性のメモリと、メモリからプログラムを読み出して演算を行うＣＰＵとを有するマイコンを備えるものが知られている。ＣＰＵは、算術演算又は論理演算等の演算機能を有している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１６－４５７１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＰＬＣに対する機能安全を実現するための構成として、マイコンを複数備えるＰＬＣがある。このＰＬＣを構成するＣＰＵの演算機能に異常が発生し得る。このため、ＣＰＵに異常が発生しているか否かを定期的に診断することが要求される。この異常診断方法としては、以下に説明するものがある。

【0005】

各マイコンにおいて、特定の演算を実行した場合における演算結果の期待値がメモリに記憶されている。各マイコンにおいて、ＣＰＵは、特定の演算を実行する。そして、各マイコンにおいて、ＣＰＵは、演算結果と期待値とを比較することにより、異常が発生しているか否かを診断する。

【0006】

ここで、マイコンにおける演算の種類は多数存在する。この場合、多数の演算それぞれを実行した場合における演算結果の期待値をメモリに記憶させる必要がある。その結果、異常診断に用いられるメモリ容量が増加してしまう。マイコンが複数備えられるＰＬＣにおいては、各マイコンのメモリ容量が増加してしまうため、異常診断に用いられるメモリ容量の増加が顕著になってしまう。例えば、異常診断の実行頻度が低い場合、異常診断に用いられるメモリ容量が顕著に増加するのは好ましくない。メモリ容量が増加すると、メモリのコストが増加し、ひいてはＰＬＣのコストが増加してしまう。

【0007】

本発明は、上記事情に鑑みてなされたものであり、異常診断に用いられるメモリ容量を削減しつつ、ＣＰＵの異常診断を適正に行うことができるプログラマブルロジックコントローラを提供することを主たる目的とするものである。

【課題を解決するための手段】

【0008】

第１の発明は、不揮発性のメモリ、及び前記メモリからプログラムを読み出して演算を行う第１ＣＰＵを有する第１マイコンと、
第２ＣＰＵを有する第２マイコンと、を備えるプログラマブルロジックコントローラにおいて、
前記プログラムには、前記第１ＣＰＵ及び前記第２ＣＰＵの少なくとも一方に異常が発生しているか否かを診断する診断ルーチンが含まれており、
前記第１ＣＰＵにより前記診断ルーチンの実行が開始されることにより、
前記第１ＣＰＵは、
オペコードに基づく処理をオペランドに施す第１演算を実行し、
前記第１演算で用いたオペコードを前記第２ＣＰＵに対して送信し、
前記第２ＣＰＵは、
受信したオペコードに基づく処理をオペランドに施す第２演算を実行し、
前記第２演算の演算結果を前記第１ＣＰＵに対して送信し、
前記第１ＣＰＵは、
前記第１演算の演算結果と、受信した前記第２演算の演算結果とを比較することにより、前記異常が発生しているか否かを診断し、
前記異常が発生していないと診断した場合、今回の前記第１演算で用いたオペコードに対するインクリメント又はデクリメントを実行することにより生成されたオペコードを、次回の前記第１演算で用いるオペコードとする。

【0009】

第１の発明では、ＰＬＣに対する機能安全を実現するための構成として、ＰＬＣは、第１，第２マイコンを備えている。第１マイコンを構成するメモリにはプログラムが記憶されており、プログラムには、第１ＣＰＵ及び第２ＣＰＵの少なくとも一方に異常が発生しているか否かを診断する診断ルーチンが含まれている。第１マイコンを構成する第１ＣＰＵにより診断ルーチンの実行が開始されると、以下の処理が行われる。

【0010】

第１ＣＰＵは、オペコードに基づく処理をオペランドに施す第１演算を実行し、第１演算で用いたオペコードを、第２マイコンを構成する第２ＣＰＵに対して送信する。第２ＣＰＵは、受信したオペコードに基づく処理をオペランドに施す第２演算を実行し、第２演算の演算結果を第１ＣＰＵに対して送信する。

【0011】

第１ＣＰＵは、第１演算の演算結果と、受信した第２演算の演算結果とを比較することにより、第１ＣＰＵ及び第２ＣＰＵの少なくとも一方に異常が発生しているか否かを診断する。この場合、複数のオペコードそれぞれに対応する演算結果の期待値をメモリに記憶させておく必要がないため、異常診断に用いられるメモリ容量を削減することができる。

【0012】

ここで、機械語としてのオペコードは、２以上のビット列からなる２進数データで表される。オペコードを構成するビット列のうち、対象となるインクリメントビット（例えば、最下位のビット）にインクリメントを実行する、又は対象となるデクリメントビットにデクリメントを実行することにより新たに生成されたオペコードは、インクリメント又はデクリメント前のオペコードとは異なる演算を規定するものとなる。つまり、ベースとなるオペコードにインクリメント又はデクリメントを実行するといった処理により、診断対象となる別のオペコードを生成することができる。この場合、診断ルーチンにおけるプログラムの行数を短くできる等、診断ルーチンの規模を小さくできる。

【0013】

この点に鑑み、第１ＣＰＵは、異常が発生していないと判定した場合、今回の第１演算で用いたオペコードに対するインクリメント又はデクリメントを実行することにより生成されたオペコードを、次回の第１演算で用いるオペコードとする。これにより、診断対象となる演算それぞれを実行した場合における演算結果の期待値をメモリに記憶させる構成や、診断対象となる複数のオペコードのリストデータをメモリに記憶させる構成と比較して、異常診断に用いられるメモリ容量を好適に削減することができる。

【0014】

このように、第１の発明によれば、異常診断に用いられるメモリ容量を削減しつつ、ＣＰＵの異常診断を適正に行うことができる。

【0015】

ちなみに、ＰＬＣが備えるマイコンは、２つであってもよいし、３つ以上であってもよい。マイコンが３つ以上の場合、例えば、各マイコンのうち１つを第１マイコンとし、残りを第２マイコンとして第１の発明が適用されればよい。

【0016】

ここで、第１の発明は、例えば第２の発明のように具体化することができる。第２の発明では、前記第１ＣＰＵは、診断対象となる各オペコードに対する前記第１演算が完了するとの条件が成立するまで、前記インクリメント又は前記デクリメントを繰り返し実行する。

【0017】

第３の発明は、第１又は第２の発明において、前記第１ＣＰＵは、前記第１演算で用いたオペコード及びオペランドを前記第２ＣＰＵに対して送信し、
前記第２ＣＰＵは、前記第２演算として、受信したオペコードに基づく処理を、受信したオペランドに施す演算を実行する。

【0018】

第３の発明によれば、第１演算及び第２演算で用いられるオペランドを共通化することができ、ＣＰＵの異常診断精度を高めることができる。

【0019】

第４の発明は、第３の発明において、前記第２マイコンは、不揮発性のメモリを有し、
前記第２マイコンのメモリには、前記診断ルーチンが記憶されていない。

【0020】

第４の発明では、第１，第２マイコンのうち第１マイコンのメモリにのみ診断ルーチンが記憶される。このため、第２マイコンのメモリ容量を削減でき、ひいてはＰＬＣのメモリ容量を好適に削減することができる。

【図面の簡単な説明】

【0021】

【図1】一実施形態に係る制御システムの全体構成図。

【図2】ＣＰＵの異常診断処理の手順を示すフローチャート。

【図3】診断対象となる演算を規定するオペコードの一例を示す図。

【図4】その他の実施形態に係る診断対象となる演算を規定するオペコードの一例を示す図。

【発明を実施するための形態】

【0022】

以下、本発明に係るＰＬＣを具体化した一実施形態について、図面を参照しつつ説明する。本実施形態のＰＬＣは、ロボットやベルトコンベア等の産業用機器の制御システムを構成する。

【0023】

図１に示すように、ＰＬＣ１００は、第１マイコン１０と、第２マイコン２０とを備えている。各マイコン１０，２０は、ＰＬＣ１００が備える筐体に収容されている。

【0024】

制御システムは、入力側機器１１０と、制御対象機器１２０とを備えている。制御対象機器１２０は、例えば、多関節ロボット等の工作機械、及びベルトコンベアを含む。入力側機器１１０は、例えば、制御対象機器１２０の状態（例えば、電流、電圧、回転速度）を検出するセンサ、及び制御対象機器１２０の動作を停止させる非常スイッチを含む。第１マイコン１０及び第２マイコン２０は、制御対象機器１２０の制御を行う。

【0025】

第１マイコン１０は、第１ＣＰＵ１１、第１ＲＡＭ１２、不揮発性のメモリである第１ＲＯＭ１３、及びインターフェース部として機能する第１通信部１４を備えている。第１ＣＰＵ１１は、ＡＬＵ（Arithmetic Logic Unit）と、内部レジスタとを備えている。本実施形態において、第１ＲＯＭ１３は、フラッシュメモリである。

【0026】

第１ＲＯＭ１３には、第１ＣＰＵ１１により実行されるプログラム等が記憶されている。第１ＲＡＭ１２は、第１ＣＰＵ１１によりプログラムが実行される場合に使用される作業用のメモリである。

【0027】

第２マイコン２０は、第２ＣＰＵ２１、第２ＲＡＭ２２、不揮発性のメモリである第２ＲＯＭ２３、及びインターフェース部として機能する第２通信部２４を備えている。第２ＣＰＵ２１は、ＡＬＵと、内部レジスタとを備えている。本実施形態において、第２ＲＯＭ２３は、フラッシュメモリである。

【0028】

第１マイコン１０と第２マイコン２０とは、第１通信部１４及び第２通信部２４を介して、例えばシリアル通信により、相互に通信が可能とされている。

【0029】

本実施形態では、第１ＲＯＭ１３及び第２ＲＯＭ２３のうち第１ＲＯＭ１３のみに、第１ＣＰＵ１１及び第２ＣＰＵ２１のうち少なくとも一方の演算機能に異常が発生しているか否かを診断するための診断ルーチンが記憶されている。第１ＣＰＵ１１により診断ルーチンの実行が開始された場合に異常診断処理が実行される（図２参照）。この処理は、例えば、１時間に１回等、定期的に実行される。

【0030】

診断対象となる演算には、算術演算命令及び論理演算命令等が含まれる。算術演算命令には、加減算命令、乗除算命令、シフト演算命令及び比較命令が含まれる。例えば、加算命令は、第１オペランドと第２オペランドとの間で加算を行う命令である。

【0031】

図３に、本実施形態に係る診断対象となる複数（１５個を例示）の演算機能を示す。図３には、演算機能を示す各オペコードに対応するニーモニック、整数演算，浮動小数点演算の場合の演算の意味、及びコンディションフラグを示す。本実施形態において、診断対象となるオペコードは４ビット列からなる２進数データで表され、オペランドは２進数データで表される。ただし、オペコードは、４ビット列に限らず、例えば、３ビット列であってもよいし、５以上のビット列であってもよい。

【0032】

図２に示すように、ステップＳ１０では、第１ＣＰＵ１１は、第１ＲＯＭ１３に記憶されているプログラムのうち診断ルーチンを第１ＲＡＭ１２に書き込み、診断ルーチンを実行する。これにより、異常診断処理が開始される。

【0033】

ステップＳ１１では、第１ＣＰＵ１１は、診断対象となる演算機能を規定する最初のオペコードに基づく処理をオペランドに施す第１演算を実行する。図３を参照すると、最初のオペコードは「００００」である。

【0034】

ステップＳ１２では、第１ＣＰＵ１１は、ステップＳ１１の第１演算で用いたオペコード及びオペランドを、第１通信部１４及び第２通信部２４を介して第２ＣＰＵ２１に対して送信する。

【0035】

ステップＳ２１では、第２ＣＰＵ２１は、ステップＳ１２の処理により第１ＣＰＵ１１から送信されたオペコード及びオペランドを受信したか否かを判定する。第２ＣＰＵ２１は、受信していないと判定した場合、ステップＳ２０に移行する。

【0036】

第２ＣＰＵ２１は、オペコード及びオペランドを受信したと判定した場合、ステップＳ２２に進む。第２ＣＰＵ２１は、受信したオペコードに基づく処理を、受信したオペランドに施す第２演算を実行する。

【0037】

ステップＳ２３では、第２ＣＰＵ２１は、ステップＳ２２における第２演算の演算結果を、第２通信部２４及び第１通信部１４を介して第１ＣＰＵ１１に対して送信する。

【0038】

ステップＳ１３において、第１ＣＰＵ１１は、ステップＳ２２における第２演算の演算結果を受信するまで待機する。第１ＣＰＵ１１は、第２演算の演算結果を受信したと判定した場合、ステップＳ１４に進み、ステップＳ１１における第１演算の演算結果と、受信した第２演算の演算結果とを比較する。第１ＣＰＵ１１は、第１演算の演算結果と第２演算の演算結果とが一致していると判定した場合、第１ＣＰＵ１１及び第２ＣＰＵ２１の双方の演算機能が正常であると判定する。一方、第１ＣＰＵ１１は、第１演算の演算結果と第２演算の演算結果とが一致しないと判定した場合、第１ＣＰＵ１１及び第２ＣＰＵ２１のうち少なくとも一方の演算機能に異常が発生していると判定する。

【0039】

具体的には、第１ＣＰＵ１１は、第１演算の演算結果（演算値）と第２演算の演算結果（演算値）との差の絶対値が閾値以下であると判定した場合、演算結果が一致していると判定し、絶対値が閾値よりも大きいと判定した場合、演算結果が一致していないと判定する。閾値は、例えば、ステップＳ１１，Ｓ２２の演算において発生し得る誤差の最大値に設定されていればよい。

【0040】

第１ＣＰＵ１１は、正常であると判定した場合、ステップＳ１５に進み、対象となる全てのオペコードに対する異常診断が完了したか否かを判定する。図３を参照すると、第１ＣＰＵ１１は、今回のステップＳ１１の第１演算で用いたオペコードが「１１１０」であると判定した場合、異常診断が完了したと判定する。

【0041】

第１ＣＰＵ１１は、異常診断が完了したと判定した場合、ステップＳ１６に進み、第１通信部１４及び第２通信部２４を介して第２ＣＰＵ２１に対して診断完了を通知する。その後、第１ＣＰＵ１１は、図２に示す一連の処理を一旦終了する。

【0042】

第２ＣＰＵ２１は、ステップＳ１６の処理により送信された診断完了通知を受信したか否かを判定する。第２ＣＰＵ２１は、診断完了通知を受信していないと判定した場合、ステップＳ２１に進む。一方、第２ＣＰＵ２１は、診断完了通知を受信したと判定した場合、図２に示す一連の処理を一旦終了する。

【0043】

ステップＳ１５において、第１ＣＰＵ１１は、異常診断が完了していないと判定した場合、ステップＳ１７に進み、今回のステップＳ１１の第１演算で用いたオペコードに対するインクリメントを実行する。具体的には、第１ＣＰＵ１１は、オペコードの最下位のビットをインクリメントビットとし、そのインクリメントビットに対する「ｂ０００１」のインクリメントを実行する。なお、「ｂ」は２進数であることを示す表記である。その後、第１ＣＰＵ１１は、ステップＳ１１に移行する。これにより、次回のステップＳ１１の第１演算において、インクリメントが実行されたオペコードが用いられる。例えば、今回の第１演算で用いられたオペコードが「００００」である場合、ステップＳ１７の処理により新たに生成されたオペコードは「０００１」となり、このオペコードが次回の第１演算に用いられる。

【0044】

一方、第１ＣＰＵ１１は、ステップＳ１４において異常が発生していると判定した場合には、ステップＳ１８に進む。ステップＳ１８では、第１ＣＰＵ１１は、異常が発生した旨を、ＰＬＣ１００に対して上位の制御装置（不図示）に通知する。

【0045】

続くステップＳ１９では、第１ＣＰＵ１１は、第１通信部１４及び第２通信部２４を介して第２ＣＰＵ２１に対して、診断終了を通知する。

【0046】

ステップＳ２０では、第２ＣＰＵ２１は、ステップＳ１９の処理により送信された診断終了通知を受信したか否かを判定する。第２ＣＰＵ２１は、診断終了通知を受信していないと判定した場合、ステップＳ２１に進む。一方、第２ＣＰＵ２１は、診断終了通知を受信したと判定した場合、図２に示す一連の処理を一旦終了する。つまり、診断対象となる複数の演算機能のうち、途中の診断対象において異常が発生していると判定された場合、異常診断処理が強制的に中断されることとなる。

【0047】

以上説明した本実施形態によれば、以下の効果が得られるようになる。

【0048】

第１ＣＰＵ１１は、ステップＳ１４において異常が発生していないと判定した場合、ステップＳ１５において診断が完了するとの条件が成立するまで、ステップＳ１７において、第１演算で用いたオペコードに対するインクリメントを実行する。第１ＣＰＵ１１は、インクリメントの実行により生成されたオペコードを、次回の第１演算で用いるオペコードとする。これにより、診断対象となる演算それぞれを実行した場合における演算結果の期待値を第１ＲＯＭ１３に記憶させる構成や、診断対象となる複数のオペコードのリストデータを第１ＲＯＭ１３に記憶させる構成と比較して、異常診断に用いられるメモリ容量を好適に削減することができる。これにより、例えば、各マイコン１０，２０に対して外付けされる不揮発性メモリを備える必要がなくなるため、ＰＬＣ１００の筐体を小型化でき、ひいてはＰＬＣ１００を小型化することができる。

【0049】

第１ＣＰＵ１１は、ステップＳ１２において、第１演算で用いたオペコード及びオペランドを第２ＣＰＵに対して送信する。第２ＣＰＵは、ステップＳ２２において、受信したオペコードに基づく処理を、受信したオペランドに施す演算を実行する。これにより、ステップＳ１１の第１演算及びステップＳ２２の第２演算で用いられるオペランドを共通化することができ、ＣＰＵの異常診断精度を高めることができる。

【0050】

第１ＲＯＭ１３及び第２ＲＯＭ２３のうち第１ＲＯＭ１３のみに診断ルーチンが記憶されている。これにより、第２マイコン２０が備えるべきメモリ容量を削減することができる。

【0051】

＜その他の実施形態＞
なお、上記実施形態は、以下のように変更して実施してもよい。

【0052】

・第１ＲＯＭ１３に記憶されている複数の演算機能が複数のグループに分けられ、各グループに対して図２に示す異常診断処理が実行されてもよい。図４に、５ビットのオペコードの一例を示す。図４に示す演算機能は、Ｎｏ．１～３の第１グループと、Ｎｏ．４～７の第２グループと、Ｎｏ．８～１１の第３グループとに分けられている。

【0053】

第１グループについて異常診断処理が実行される場合、第１ＣＰＵ１１は、図２のステップＳ１７において、オペコードの最下位から３番目のビットをインクリメントビットとし、そのインクリメントビットに対する「ｂ００１００」のインクリメントを実行する。

【0054】

第２グループについて異常診断処理が実行される場合、第１ＣＰＵ１１は、ステップＳ１７において、インクリメントビットを第１グループの場合におけるインクリメントビットから変更する。詳しくは、第１ＣＰＵ１１は、オペコードの最下位のビットをインクリメントビットとし、そのインクリメントビットに対する「ｂ００００１」のインクリメントを実行する。

【0055】

第３グループについて異常診断処理が実行される場合、第１ＣＰＵ１１は、ステップＳ１７において、オペコードの最下位から３番目のビットをインクリメントビットとし、そのインクリメントビットに対する「ｂ００１００」のインクリメントを実行する。

【0056】

・第２ＲＯＭ２３にも上述した診断ルーチンが記憶されていてもよい。この場合、図２に示した第１ＣＰＵ１１側の処理が第２ＣＰＵ２１により実行され、図２に示した第２ＣＰＵ２１側の処理が第１ＣＰＵ１１により実行される。この場合、第２ＣＰＵ２１が第１演算を実行し、第１ＣＰＵ１１が第２演算を実行し、第２ＣＰＵ２１が異常の有無を判定する。

【0057】

・第１ＣＰＵ１１は、図２のステップＳ１７において、今回の第１演算で用いたオペコードの最下位のビットをデクリメントビットとし、そのデクリメントビットに対するデクリメントを実行してもよい。この場合、第１ＣＰＵ１１は、異常診断処理が開始されてからの最初のステップＳ１１において、ベースとなる最初のオペコードを、例えば図３の「１１１０」とすればよい。

【0058】

・第１マイコン及び第２マイコンを備え、制御対象機器の制御処理及び上述した異常診断処理を行う電子装置としては、プログラマブルロジックコントローラに限らない。

【符号の説明】

【0059】

１０，２０…第１，第２マイコン、１１，２１…第１，第２ＣＰＵ、１３，２３…第１，第２ＲＯＭ、１００…ＰＬＣ。

【図1】

【図2】

【図3】

【図4】