7587168 演算回路、演算方法、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-12

(45)【発行日】2024-11-20

(54)【発明の名称】演算回路、演算方法、及びプログラム

(51)【国際特許分類】

   G06F 17/10 20060101AFI20241113BHJP

   G06N 3/063 20230101ALI20241113BHJP

   G06N 3/0464 20230101ALI20241113BHJP

【ＦＩ】

G06F17/10 A

G06N3/063

G06N3/0464

【請求項の数】 7

(21)【出願番号】P 2022567947

(86)(22)【出願日】2020-12-09

(86)【国際出願番号】 JP2020045854

(87)【国際公開番号】W WO2022123687

(87)【国際公開日】2022-06-16

【審査請求日】2023-04-03

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】110001634

【氏名又は名称】弁理士法人志賀国際特許事務所

(72)【発明者】

【氏名】大森 優也

(72)【発明者】

【氏名】中村 健

(72)【発明者】

【氏名】小林 大祐

(72)【発明者】

【氏名】新田 高庸

【審査官】田中 幸雄

(56)【参考文献】

【文献】国際公開第２０１９／２１５９０７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１９／０１０８４３６（ＵＳ，Ａ１）

【文献】特開２０１８－２８９０８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １７／１０

Ｇ０６Ｎ ３／０６３

Ｇ０６Ｎ ３／０４６４

(57)【特許請求の範囲】

【請求項1】

複数のチャネルとして供給される入力特徴マップ情報と、複数のチャネルとして供給される係数情報と、の畳み込み演算を行う演算回路であって、
出力チャネルを基準とし、少なくとも２つの出力特徴マップのチャネルを含むセットと、
少なくとも３以上のサブ演算回路と、を備え、
前記セットごとに、少なくとも２つの前記サブ演算回路を割り当て、
前記セットに含まれる前記サブ演算回路は、前記セットに含まれる前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行し、
前記係数情報にゼロ行列が発生した場合、その畳み込み演算を行うサブ演算回路が、前記セットに含まれる前記出力特徴マップのチャネルと入力特徴マップのチャネルとから、次に供給される前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行し、
畳み込み演算された結果を、前記出力特徴マップのチャネルごとに出力する、
演算回路。

【請求項2】

前記サブ演算回路は、前記入力特徴マップ情報のチャネルごとに演算された結果得られた前記入力特徴マップのチャネルごとの畳み込み演算結果に対し、前記入力特徴マップのチャネルごとの畳み込み演算結果の和を前記出力特徴マップのチャネルごとに出力する、
請求項１に記載の演算回路。

【請求項3】

前記係数情報にゼロ行列が発生した場合、その畳み込み演算を行うサブ演算回路は、前記セットに含まれる前記出力特徴マップのチャネルと前記入力特徴マップのチャネルから次に供給される前記係数情報と前記入力特徴マップ情報の畳み込み演算の処理を実行する場合も前記係数情報にゼロ行列が発生した場合に、前記セットに含まれる前記出力特徴マップのチャネルと前記入力特徴マップのチャネルからさらに次に供給される前記係数情報と前記入力特徴マップ情報の畳み込み演算の処理を実行する、
請求項１または請求項２に記載の演算回路。

【請求項4】

前記セットごとに、チャネル数未満の前記サブ演算回路を割り当てる、
請求項１から請求項３のうちの１つに記載の演算回路。

【請求項5】

推論時に得られたカーネルデータの各値に基づいて、前記セットに対応する前記サブ演算回路の割り当てを行うことで、前記セットに割り当てるチャネルを最適化する、
請求項１から請求項４のうちの１つに記載の演算回路。

【請求項6】

出力チャネルを基準とする、少なくとも２つの出力特徴マップのチャネルを含むセットと、少なくとも３以上のサブ演算回路と、を備える演算回路に、複数のチャネルとして供給される入力特徴マップ情報と、係数情報と、の畳み込み演算を実行させる演算方法であって、
前記セットごとに、少なくとも２つの前記サブ演算回路を割り当させ、
前記セットに含まれる前記サブ演算回路に、前記セットに含まれる前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行させ、
前記係数情報にゼロ行列が発生した場合、その畳み込み演算を行うサブ演算回路に、前記セットに含まれる前記出力特徴マップのチャネルと入力特徴マップのチャネルとから、次に供給される前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行させ、
畳み込み演算された結果を、前記出力特徴マップのチャネルごとに出力させる、
演算方法。

【請求項7】

出力チャネルを基準とする、少なくとも２つの出力特徴マップのチャネルを含むセットと、少なくとも３以上のサブ演算回路と、を備える演算回路に、複数のチャネルとして供給される入力特徴マップ情報と、係数情報と、の畳み込み演算を実行させるプログラムであって、
前記プログラムは、前記演算回路に、
前記セットごとに、少なくとも２つの前記サブ演算回路を割り当させ、
前記セットに含まれる前記サブ演算回路に、前記セットに含まれる前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行させ、
前記係数情報にゼロ行列が発生した場合、その畳み込み演算を行うサブ演算回路に、前記セットに含まれる前記出力特徴マップのチャネルと入力特徴マップのチャネルとから、次に供給される前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行させる、
プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、演算回路、演算方法、及びプログラムの技術に関する。

【背景技術】

【0002】

学習済みのＣＮＮ（Convolutional Neural Network）を用いて推論を行う場合、またはＣＮＮを学習する場合は、畳み込み層で畳み込み処理を行うが、この畳み込み処理は積和演算処理を繰り返し行うことと等しい。ＣＮＮ推論においては、上記の積和演算（以下、「ＭＡＣ演算」ともいう）が全体処理量の大部分を占める。ハードウェアとしてＣＮＮ推論エンジンを実装する場合においても、ＭＡＣ演算回路の演算効率・実装効率が、ハードウェア全体に大きな影響を与える。

【0003】

畳み込み層では、前層の結果の特徴マップデータである入力特徴マップデータｉＦｍａｐに対し、重み係数であるＫｅｒｎｅｌを畳み込み処理することで、出力特徴マップデータｏＦｍａｐを得る。入力特徴マップデータｉＦｍａｐ、出力特徴マップデータｏＦｍａｐは、それぞれ複数チャネルからなりたつ。それぞれｉＣＨ＿ｎｕｍ（入力チャネル数）、ｏＣＨ＿ｎｕｍ（出力チャネル数）とする。チャネル間でＫｅｒｎｅｌの畳み込みを行うため、Ｋｅｒｎｅｌは（ｉＣＨ＿ｎｕｍ×ｏＣＨ＿ｎｕｍ）相当のチャネル数をもつ。
図１３は、畳み込み層のイメージ図である。図１３の例では、ｉＣＨ＿ｎｕｍ＝２の入力特徴マップｉＦｍａｐから、ｏＣＨ＿ｎｕｍ＝３の出力特徴マップデータｏＦｍａｐを生成する畳み込み層を示している。

【0004】

このような畳み込み層の処理をハードウェアとして実装する場合は、並列化によりスループットを向上させるために、ｏＣＨ＿ｎｕｍ並列のＭＡＣ演算器を用意して、同一の入力チャネル番号に対するカーネルＭＡＣ処理を並列で行い、この処理をｉＣＨ＿ｎｕｍ回繰り返すような並列手法が用いられることが多い。

【0005】

図１４は、ＭＡＣ演算回路例と処理の流れの一例を示す図である。図１４の構成では、例えばｉＣＨ＿ｎｕｍ＝５の入力特徴マップデータｉＦｍａｐから、ｏＣＨ＿ｎｕｍ＝４の出力特徴マップデータｏＦｍａｐを生成する畳み込み層である。この場合は、例えば、ＭＡＣ演算器９１０は４並列用意し、ＭＡＣ演算器９１０を５回動かす。また、各ＭＡＣ演算器９１０には、それぞれ出力特徴マップデータｏＦｍａｐの演算結果一時格納用のメモリ９２０が必要である。メモリ９２０は、ｏＣＨｍ（ｍは０から３の整数）用の４個のメモリ９２１～９２４が必要である。図１４のように、（ｎ＋１）回目（ｎは０から４の整数）の処理では、入力特徴マップデータｉＦｍａｐとしてはｉＣＨｎのｉＦｍａｐデータが４つのＭＡＣ演算器９１１～９１４に供給される。重み係数データＫｅｒｎｅｌとしては、ｉＣＨｎ＆ｏＣＨ０のカーネルデータがＭＡＣ演算器９１１に供給され、ｉＣＨｎ＆ｏＣＨ１のカーネルデータがＭＡＣ演算器９１２に供給され、ｉＣＨｎ＆ｏＣＨ２のカーネルデータがＭＡＣ演算器９１３に供給され、ｉＣＨｎ＆ｏＣＨ３のカーネルデータがＭＡＣ演算器９１４に供給される。なお、各層の最初時には、各メモリ内のデータは０に初期化されている。なお，入力チャネル番号がｎかつ出力チャネル番号がｍとなる、ある１チャネルのカーネルデータを、「ｉＣＨｎ＆ｏＣＨｍのカーネルデータ」と表す。

【0006】

ｉＣＨ０の畳み込み演算が行われる１回目の処理では、ＭＡＣ演算器９１１は、ｉＣＨ０＊ｏＣＨ０の畳み込み積算を行い、メモリ９２１に演算結果を加算して格納される。ＭＡＣ演算器９１２は、ｉＣＨ０＊ｏＣＨ１の畳み込み積算を行い、メモリ９２２に演算結果を加算して格納する。ＭＡＣ演算器９１３は、ｉＣＨ０＊ｏＣＨ２の畳み込み積算を行い、メモリ９２３に演算結果を加算して格納する。ＭＡＣ演算器９１４は、ｉＣＨ０＊ｏＣＨ３の畳み込み積算を行い、メモリ９２４に演算結果を加算して格納される。なお、入力チャネル番号がｎ（ｉＣＨｎ）の入力チャネルに対し入力チャネル番号がｎかつ出力チャネル番号がｍ（ｉＣＨｎ＆ｏＣＨｍ）のカーネルデータの畳み込み演算を行うことで出力チャネル番号がｍ（ｏＣＨｍ）の出力チャネルを得ることを、「ｉＣＨｎ＊ｏＣＨｍ」と表す。

【0007】

続いて、２回目の処理では、ｉＣＨ１の入力特徴マップデータｉＦｍａｐがＭＡＣ演算器９１１～９１４に供給され、各ＭＡＣ演算器によるＫｅｒｎｅｌの積和演算処理が行われる。演算結果は、メモリ９２１～９２４にｉＣＨ０とｉＣＨ１の畳み込み結果が加算されて格納される。すなわち、ｉＣＨ１の畳み込み演算が行われる２回目の処理では、メモリ９２１にｉＣＨ０＊ｏＣＨ０＋ｉＣＨ１＊ｏＣＨ０の積和演算結果が格納され、メモリ９２２にｉＣＨ０＊ｏＣＨ１＋ｉＣＨ１＊ｏＣＨ１の積和演算結果が格納され、メモリ９２３にｉＣＨ０＊ｏＣＨ２＋ｉＣＨ１＊ｏＣＨ２の積和演算結果が格納され、メモリ９２４にｉＣＨ０＊ｏＣＨ３＋ｉＣＨ１＊ｏＣＨ３の積和演算結果が格納される。

【0008】

５回目の処理では、ｉＣＨ４の入力特徴マップデータｉＦｍａｐがＭＡＣ演算器９１１～９１４に供給され、各ＭＡＣ演算器によるＫｅｒｎｅｌの積和演算処理が行われる。演算結果は、メモリ９２１～９２４にｉＣＨ０からｉＣＨ４までの畳み込み結果が加算されて格納される。このような処理では、この最終的な演算結果が出力特徴マップデータｏＦｍａｐとなるため、メモリ９２０のデータを本畳み込み層のｏＦｍａｐ結果として確定する。なお、次の層が再度畳み込み層の場合は、上記出力特徴マップデータｏＦｍａｐを次層の入力特徴マップデータｉＦｍａｐとして同様の処理を進める。図１４のような構成では、共通の入力特徴マップデータｉＦｍａｐについて同時に積和演算を行うことができ、並列化によるスループット向上が容易である。また、図１４のような構成では、演算器とメモリが１対１対であり、各ｉＣＨでの演算結果を演算部付随のメモリデータに加算していくだけで最終的な畳み込み結果を得られるため、回路構成が簡素である。

【先行技術文献】

【非特許文献】

【0009】

【文献】Norman P. Jouppi, Cliff Young等,” In-Datacenter Performance Analysis of a Tensor Processing Unit TM”, the 44th International Symposium on Computer Architecture (ISCA),2017

【発明の概要】

【発明が解決しようとする課題】

【0010】

一方で、入力特徴マップデータｉＦｍａｐやＫｅｒｎｅｌの入力データは、一部が０となるような場合も少なからずある。そのような場合、積和演算は（０を掛ける処理なので）不要となる。特にカーネルデータは、一般に各チャネルが３×３・１×１等のＦｍａｐよりも小さいサイズであるため、チャネルのカーネルデータが丸ごと０（ゼロ行列）となるチャネルとなる場合がある。

【0011】

図１５は、スパース性のあるカーネルデータを示す図である。図１５において、ハッチングされている四角９５１は０ではないカーネルデータを表し、ハッチングされていない四角９５２はスパースであるＫｅｒｎｅｌデータを表す。図１５では、Ｋｅｒｎｅｌデータ２０チャネル中の８チャネルがゼロ行列のスパースである。演算処理では、ｉ，ｉｉ，ｉｉｉ，ｉｖ，ｖの順番でＫｅｒｎｅｌデータが使用される。また、ＭＡＣ演算器９１１がｏＣＨ０のカーネルデータ９６１の処理に割り当てられ、ＭＡＣ演算器９１２がｏＣＨ１のカーネルデータ９６２の処理に割り当てられ、ＭＡＣ演算器９１３がｏＣＨ２のカーネルデータ９６３の処理に割り当てられ、ＭＡＣ演算器９１４がｏＣＨ４のカーネルデータ９６４の処理に割り当てられる。

【0012】

図１６は、スパース性のあるカーネルデータが供給される場合の処理の流れの例を示す図である。
ｉＣＨ０の畳み込み演算が行われる１回目の処理では、ｉＣＨ０＆ｏＣＨ１のカーネルデータと、ｉＣＨ０＆ｏＣＨ２のカーネルデータがゼロ行列であるため、メモリ９２２とメモリ９２３に格納されるデータに０が加算されるだけである。このため、ＭＡＣ演算器９１２とＭＡＣ演算器９１３は、演算不要である。しかしながら、ＭＡＣ演算器９１１とＭＡＣ演算器９１４の計算を省略できないため、図１４等に示した従来技術によるハードウェア構成では、これらの演算が終わるのをＭＡＣ演算器９１２とＭＡＣ演算器９１３は待たないといけないので、ＭＡＣ演算器９１２とＭＡＣ演算器９１３が無駄になっている。
このように入力データに、このようにスパース性がある場合、従来技術では、十分な演算高速化が期待できないという問題があった。

【0013】

上記事情に鑑み、本発明は、ニューラルネットワークの畳み込み層における積和演算処理において、重み係数の一部がゼロ行列であるような場合に、ハードウェア規模の増大を抑えながら効率的な演算高速化を可能とすることができる技術の提供を目的としている。

【課題を解決するための手段】

【0014】

本発明の一態様は、複数のチャネルとして供給される入力特徴マップ情報と、複数のチャネルとして供給される係数情報と、の畳み込み演算を行う演算回路であって、出力チャネルを基準とし、少なくとも２つの前記出力特徴マップのチャネルを含むセットと、少なくとも３以上のサブ演算回路と、を備え、前記セットごとに、少なくとも２つの前記サブ演算回路を割り当て、前記セットに含まれる前記サブ演算回路は、前記セットに含まれる前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行し、前記出力特徴マップの特定チャネルがゼロ行列となる場合、その畳み込み演算を行うサブ演算回路が、前記セットに含まれる前記出力特徴マップのチャネルと入力特徴マップのチャネルとから、次に供給される前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行し、畳み込み演算された結果を、前記出力特徴マップのチャネルごとに出力する、演算回路である。

【0015】

本発明の一態様は、出力チャネルを基準とする、少なくとも２つの出力特徴マップのチャネルを含むセットと、少なくとも３以上のサブ演算回路と、を備える演算回路に、複数のチャネルとして供給される入力特徴マップ情報と、係数情報と、の畳み込み演算を実行させる演算方法であって、前記セットごとに、少なくとも２つの前記サブ演算回路を割り当させ、前記セットに含まれる前記サブ演算回路に、前記セットに含まれる前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行させ、前記出力特徴マップの特定チャネルがゼロ行列となる場合、その畳み込み演算を行うサブ演算回路に、前記セットに含まれる前記出力特徴マップのチャネルと入力特徴マップのチャネルとから、次に供給される前記係数情報と前記入力特徴マップ情報との畳み込み演算の処理を実行させ、畳み込み演算された結果を、前記出力特徴マップのチャネルごとに出力させる、演算方法である。

【0016】

本発明の一態様は、上述のうち１つに記載の演算回路をコンピュータに実現させる、プログラムである。

【発明の効果】

【0017】

本発明により、ニューラルネットワークの畳み込み層における積和演算処理において、重み係数の一部がゼロ行列であるような場合に、ハードウェア規模の増大を抑えながら効率的な演算高速化を可能とすることが可能となる。

【図面の簡単な説明】

【0018】

【図1】実施形態の演算回路を示す図である。

【図2】カーネルデータの２０チャネル中に８チャネルがスパースな行列となる場合の例を示す図である。

【図3】実施形態におけるＭＡＣ演算器の割り当て例を示す図である。

【図4】実施形態に係るカーネルデータで用いる処理順番例を示す図である。

【図5】実施形態に係るカーネルデータにスパースが発生した場合の１回目の処理例を示す図である。

【図6】実施形態に係るカーネルデータにスパースが発生した場合の２回目の処理例を示す図である。

【図7】実施形態に係るカーネルデータにスパースが発生した場合の３回目の処理例を示す図である。

【図8】実施形態に係るＭＡＣ演算器の割り当てと構成例を示す図である。

【図9】ｋ＝１の場合のカーネルデータのセットに対するＭＡＣ演算器の割り振りを示す図である。

【図10】ｋ＝４の場合のカーネルデータのセットに対するＭＡＣ演算器の割り振りを示す図である。

【図11】実施形態に係る演算回路の処理手順例のフローチャートである。

【図12】変形例におけるカーネルデータのセットに対するＭＡＣ演算器の割り振りの最適化手順のフローチャートである。

【図13】畳み込み層のイメージ図である。

【図14】ＭＡＣ演算回路例と処理の流れの一例を示す図である。

【図15】スパース性のあるカーネルデータを示す図である。

【図16】スパース性のあるカーネルデータが供給される場合の処理の流れの例を示す図である。

【発明を実施するための形態】

【0019】

本発明の実施形態について、図面を参照して詳細に説明する。なお、本実施形態の手法は、例えば、学習済みのＣＮＮを用いて推論を行う場合、またはＣＮＮを学習する場合等に適用可能である。

【0020】

＜演算回路の構成例＞
図１は、本実施形態の演算回路を示す図である。図１のように、演算回路１は、サブ演算回路１０と、演算結果一時格納用のメモリ２０とを備える。
サブ演算回路１０は、ＭＡＣ演算器ｍａｃＡ（サブ演算回路）と、ＭＡＣ演算器ｍａｃＢ（サブ演算回路）と、ＭＡＣ演算器ｍａｃＣ（サブ演算回路）と、ＭＡＣ演算器ｍａｃＤ（サブ演算回路）とを備える。
メモリ２０は、ｏＣＨ０用メモリ２１と、ｏＣＨ１用メモリ２２と、ｏＣＨ２用メモリ２３と、ｏＣＨ３用メモリ２４とを備える。

【0021】

演算回路１は、ＣＮＮの畳み込み層における演算回路である。演算回路１は、重さ係数であるカーネルデータ（係数情報）を、いくつかの出力チャネルを含む複数セットに分けておく。なお、演算回路１は、２つ以上のセットに属するチャネルが存在しないようにセットを分けておく。そして、演算回路１は、それぞれのセットにセット内チャネル数分のＭＡＣ演算器を割り当てる。また、ＭＡＣ演算器には、入力特徴マップデータｉＦｍａｐと、重み係数データ（カーネルデータ）ｋｅｒｎｅｌとが供給される。

【0022】

なお、図１では、４つのＭＡＣ演算器と４つのメモリを備える例を示したが、演算回路１は、３つ以上のＭＡＣ演算器と３つ以上のメモリを備えていればよく、５つ以上のＭＡＣ演算器と５つ以上のメモリを備えていてもよい。なお、ＭＡＣ演算器の個数とメモリの個数は、一致している。

【0023】

なお、演算回路１は、ＣＰＵ（Central Processing Unit）等のプロセッサーとメモリ、または演算回路とメモリとを用いて構成される。演算回路１は、例えば、プロセッサーがプログラムを実行することによって、ＭＡＣ演算器として機能する。なお、演算回路１の各機能の全て又は一部は、ＡＳＩＣ（Application Specific Integrated Circuit）やＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のハードウェアを用いて実現されても良い。上記のプログラムは、コンピュータ読み取り可能な記録媒体に記録されても良い。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ、半導体記憶装置（例えばＳＳＤ：Solid State Drive）等の可搬媒体、コンピュータシステムに内蔵されるハードディスクや半導体記憶装置等の記憶装置である。上記のプログラムは、電気通信回線を介して送信されてもよい。

【0024】

＜スパース性を有する入力データ例＞
次に、カーネルデータにスパースが有る場合を、図２、図３、図１５を用いて説明する。
図２は、カーネルデータの２０チャネル中に８チャネルがスパースな行列となる場合の例を示す図である。図２において、ハッチングされている四角１０１はスパース行列ではないカーネルデータを表し、ハッチングされていない四角１０２はスパース行列であるカーネルデータを表す。なお、実施形態において、スパースなカーネルデータのチャネルとは、ゼロ行列となるチャネルに加え、データの大半がゼロで意味のあるものは少数に限られるような行列となるチャネルも含むようにしてもよい。スパースなカーネルデータは、ｉＣＨ０＆ｏＣＨ１、ｉＣＨ０＆ｏＣＨ２、ｉＣＨ１＆ｏＣＨ１、ｉＣＨ２＆ｏＣＨ２、ｉＣＨ３＆ｏＣＨ１、ｉＣＨ３＆ｏＣＨ２、ｉＣＨ３＆ｏＣＨ３、およびｉＣＨ４＆ｏＣＨ１である。

【0025】

従来の並列処理時としては、図１５のようにｉ，ｉｉ，ｉｉｉ，ｉｖ，ｖの順番でカーネルデータが使用されていた。また、従来は、図１５のように各ＭＡＣ演算器がｏＣＨｍのカーネルデータの処理に割り当てられていた。

【0026】

これに対して、本実施形態では、複数のｏＣＨｍを１セットとしてまとめ、１セットに複数のＭＡＣ演算器を割り当てる。図３は、本実施形態におけるＭＡＣ演算器の割り当て例を示す図である。図３の例では、２つのｏＣＨｍを１セットとした例である。第１のセット２０１（セット０）は、ｏＣＨ０とｏＣＨ１のセットである。第２のセット２０２（セット１）は、ｏＣＨ２とｏＣＨ３のセットである。なお、演算装置１は、カーネルデータに含まれる出力のチャネルを基準とする、少なくとも２つの出力特徴マップのチャネルを含むセットとする。
このように本実施形態のセットは、入力特徴マップデータにおける入力特徴マップのチャネルと出力特徴マップのチャネルとを基準に構成されている。

【0027】

さらに、本実施形態では、従来のようにｉＣＨ０、ｉＣＨ１、・・・のような固定された処理順番では無く、カーネルデータのスパースに応じて同一セット内で適応的に積和演算処理を行っていくことで、処理の高速化を実現する。

【0028】

＜カーネルデータの処理順番＞
次に、カーネルデータで用いる処理順番例を説明する。
図４は、本実施形態に係るカーネルデータで用いる処理順番例を示す図である。
演算回路１は、カーネルデータの第１のセット２０１（セット０）において、カーネルデータｉＣＨ０＆ｏＣＨ０、ｉＣＨ０＆ｏＣＨ１、ｉＣＨ１＆ｏＣＨ０、ｉＣＨ１＆ｏＣＨ１、ｉＣＨ２＆ｏＣＨ０、ｉＣＨ２＆ｏＣＨ１、ｉＣＨ３＆ｏＣＨ０、ｉＣＨ３＆ｏＣＨ１、ｉＣＨ４＆ｏＣＨ０、ｉＣＨ４＆ｏＣＨ１の順番で使用する。

【0029】

演算回路１は、カーネルデータの第２のセット２０２（セット１）において、カーネルデータｉＣＨ０＆ｏＣＨ２、ｉＣＨ０＆ｏＣＨ３、ｉＣＨ１＆ｏＣＨ２、ｉＣＨ１＆ｏＣＨ３、ｉＣＨ２＆ｏＣＨ２、ｉＣＨ２＆ｏＣＨ３、ｉＣＨ３＆ｏＣＨ２、ｉＣＨ３＆ｏＣＨ３、ｉＣＨ４＆ｏＣＨ２、ｉＣＨ４＆ｏＣＨ３の順番で使用する。

【0030】

（１回目の処理）
次に、カーネルデータにスパースが発生した場合の１回目の処理例を、図４と図５を用いて説明する。
図５は、本実施形態に係るカーネルデータにスパースが発生した場合の１回目の処理例を示す図である。なお、カーネルデータの第１のセット２０１（図３）の処理には、第１のペア１１のＭＡＣ演算器ｍａｃＡと、ＭＡＣ演算器ｍａｃＢと割り当てられる。カーネルデータの第２のセット２０２（図３）の処理には、第１のペア１２のＭＡＣ演算器ｍａｃＣとＭＡＣ演算器ｍａｃＤとが割り当てられる。また、ＭＡＣ演算器ｍａｃＡ～ＭＡＣ演算器ｍａｃＤそれぞれには、入力特徴マップデータｉＦｍａｐからデータ（ｉＣＨ０とｉＣＨ１）が供給される。

【0031】

演算回路１は、カーネルデータの各セット内でスパース行列となるカーネルデータのチャネルが存在する場合、当該セット内の次のカーネルデータと特徴マップの畳み込み演算を、当該スパース行列となるカーネルデータが割り当てられるはずだったＭＡＣ演算器を用いて演算を行う。
なお、図５において、ＭＡＣ演算器からｏＣＨｍへの鎖線の矢印は、カーネルデータを飛ばしたためメモリへの加算を行わないことを表している。

【0032】

第１のセット２０１では、カーネルデータｉＣＨ０＆ｏＣＨ１がゼロ行列であるため、演算不要である。このため、演算回路１は、１回目の処理において、カーネルデータｉＣＨ０＆ｏＣＨ０に対しては演算を行うが、カーネルデータｉＣＨ０＆ｏＣＨ１を飛ばして第１のセット２０１内で１つ先のカーネルデータｉＣＨ１＆ｏＣＨ０に対して演算を行う。

【0033】

これにより、図５のように、ＭＡＣ演算器ｍａｃＡは、ｉＣＨ０＊ｏＣＨ０の畳み込み積算結果をｏＣＨ０用メモリ２１に加算して格納する。ＭＡＣ演算器ｍａｃＢは、ｉＣＨ１＊ｏＣＨ０の畳み込み積算結果をｏＣＨ０用メモリ２１に加算して格納する。

【0034】

この結果、ｏＣＨ０用メモリ２１には、ｉＣＨ０＊ｏＣＨ０＋ｉＣＨ１＊ｏＣＨ０の演算結果が格納される。ｏＣＨ１用メモリ２２には、演算結果が加算されず初期値０のままである。

【0035】

第２のセット２０２では、カーネルデータｉＣＨ０＆ｏＣＨ２がゼロ行列であるため、演算不要である。このため、演算回路１は、カーネルデータｉＣＨ０＆ｏＣＨ２を第２のセット２０２内で飛ばして、１つ先（１チャネル分スキップ）のカーネルデータｉＣＨ０＆ｏＣＨ３の演算と、さらに１つ先のカーネルデータｉＣＨ１＆ｏＣＨ２の、畳み込み演算を行う。

【0036】

これにより、図５のように、ＭＡＣ演算器ｍａｃＣは、ｉＣＨ０＊ｏＣＨ３の畳み込み積算結果をｏＣＨ３用メモリ２４に加算して格納する。ＭＡＣ演算器ｍａｃＤは、ｉＣＨ１＊ｏＣＨ２の畳み込み積算結果をｏＣＨ２用メモリ２３に加算して格納する。

【0037】

この結果、ｏＣＨ２用メモリ２３には、ｉＣＨ１＊ｏＣＨ２の演算結果が格納される。ｏＣＨ３用メモリ２４には、ｉＣＨ０＊ｏＣＨ３の演算結果が格納される。

【0038】

（２回目の処理）
次に、カーネルデータにスパースが発生した場合の２回目の処理例を、図４と図６を用いて説明する。
図６は、本実施形態に係るカーネルデータにスパースが発生した場合の２回目の処理例を示す図である。

【0039】

２回目の処理において、第１のセット２０１では、カーネルデータｉＣＨ１＆ｏＣＨ１がゼロ行列である。このため、演算回路１は、カーネルデータｉＣＨ１＆ｏＣＨ１を第１のセット２０１内で飛ばして１つ先のカーネルデータｉＣＨ２＆ｏＣＨ０に対して演算を行い、カーネルデータｉＣＨ２＆ｏＣＨ１に対して演算を行う。

【0040】

これにより、図６のように、ＭＡＣ演算器ｍａｃＡは、ｉＣＨ２＊ｏＣＨ０の畳み込み積算結果をｏＣＨ０用メモリ２１に加算して格納する。ＭＡＣ演算器ｍａｃＢは、ｉＣＨ２＊ｏＣＨ１の畳み込み積算結果をｏＣＨ０用メモリ２１に加算して格納する。

【0041】

この結果、ｏＣＨ０用メモリ２１には、ｉＣＨ０＊ｏＣＨ０＋ｉＣＨ１＊ｏＣＨ０＋ｉＣＨ２＊ｏＣＨ０の演算結果が格納される。ｏＣＨ１用メモリ２２には、ｉＣＨ２＊ｏＣＨ１の演算結果が格納される。

【0042】

図６のように、ＭＡＣ演算器ｍａｃＣは、ｉＣＨ１＊ｏＣＨ３の畳み込み積算結果をｏＣＨ３用メモリ２４に加算して格納する。
また、第２のセット２０２では、カーネルデータｉＣＨ２＆ｏＣＨ２がゼロ行列である。このため、演算回路１は、カーネルデータｉＣＨ１＆ｏＣＨ３に対して演算を行い、カーネルデータｉＣＨ２＆ｏＣＨ２を第２のセット２０２内で飛ばして１つ先のカーネルデータｉＣＨ２＆ｏＣＨ３に対して演算を行う。ＭＡＣ演算器ｍａｃＤは、ｉＣＨ２＊ｏＣＨ３の畳み込み積算結果をｏＣＨ３用メモリ２４に加算して格納する。

【0043】

この結果、ｏＣＨ２用メモリ２３の格納される演算結果には、新たな加算はされず，ｉＣＨ１＊ｏＣＨ２の演算結果が格納されたままとなる。ｏＣＨ３用メモリ２４には、ｉＣＨ０＊ｏＣＨ３＋ｉＣＨ１＊ｏＣＨ３＋ｉＣＨ２＊ｏＣＨ３の演算結果が格納される。

【0044】

（３回目の処理）
次に、カーネルデータにスパースが発生した場合の３回目の処理例を、図４と図７を用いて説明する。
図７は、本実施形態に係るカーネルデータにスパースが発生した場合の３回目の処理例を示す図である。

【0045】

３回目の処理において、第１のセット２０１では、カーネルデータｉＣＨ３＆ｏＣＨ１がゼロ行列である。このため、演算回路１は、カーネルデータｉＣＨ３＆ｏＣＨ０に対して演算を行い、カーネルデータｉＣＨ３＆ｏＣＨ１を第１のセット２０１内で飛ばして１つ先のカーネルデータｉＣＨ４＆ｏＣＨ０に対して演算を行う。

【0046】

これにより、図６のように、ＭＡＣ演算器ｍａｃＡは、ｉＣＨ３＊ｏＣＨ０の畳み込み積算結果をｏＣＨ０用メモリ２１に加算して格納する。ＭＡＣ演算器ｍａｃＢは、ｉＣＨ４＊ｏＣＨ０の畳み込み積算結果をｏＣＨ０用メモリ２１に加算して格納する。

【0047】

この結果、ｏＣＨ０用メモリ２１には、ｉＣＨ０＊ｏＣＨ０＋ｉＣＨ１＊ｏＣＨ０＋ｉＣＨ２＊ｏＣＨ０＋ｉＣＨ２＊ｏＣＨ０＋ｉＣＨ４＊ｏＣＨ０の演算結果が格納される。ｏＣＨ１用メモリ２２に格納される演算結果には、新たな加算がされず、ｉＣＨ２＊ｏＣＨ１の結果が格納されている。なお、図６のように、第１のセット２０１では、カーネルデータｉＣＨ４＆ｏＣＨ１がゼロ行列であるため、第１のセット２０１の処理は、上記３回で終了する。

【0048】

図６のように、第２のセット２０２では、カーネルデータｉＣＨ３＆ｏＣＨ２とカーネルデータｉＣＨ３＆ｏＣＨ３とがゼロ行列である。
このため、演算回路１は、カーネルデータｉＣＨ２＆ｏＣＨ２を第２のセット２０２内で飛ばして２つ先（２チャネル分スキップ）のカーネルデータｉＣＨ４＆ｏＣＨ２に対して演算を行い、カーネルデータｉＣＨ４＆ｏＣＨ３に対して演算を行う。ＭＡＣ演算器ｍａｃＣは、ｉＣＨ４＊ｏＣＨ２の畳み込み積算結果をｏＣＨ２用メモリ２３に加算して格納する。ＭＡＣ演算器ｍａｃＤは、ｉＣＨ４＊ｏＣＨ３の畳み込み積算結果をｏＣＨ３用メモリ２４に加算して格納する。

【0049】

この結果、ｏＣＨ２用メモリ２３には、ｉＣＨ１＊ｏＣＨ２＋ｉＣＨ４＊ｏＣＨ２の演算結果が格納される。ｏＣＨ３用メモリ２４には、ｉＣＨ０＊ｏＣＨ３＋ｉＣＨ１＊ｏＣＨ３＋ｉＣＨ２＊ｏＣＨ３＋ｉＣＨ４＊ｏＣＨ３の演算結果が格納される。第２のセット２０２の処理は、上記３回で終了する。

【0050】

このように、本実施形態では、各ｏＣＨにおけるｉＣＨ０からｉＣＨ４までの畳み込み演算結果が、各メモリに格納される。演算回路１は、メモリに格納される演算結果が最終的な演算結果、すなわち出力特徴マップデータｏＦｍａｐとなるため、メモリのデータを畳み込み層結果とする。

【0051】

しかしながら、従来の手法では、５回の処理が必要であった。これに対して、本実施形態によれば３回の処理で済むため、例では処理時間を４０％削減でき大きな演算高速化が達成することができる。

【0052】

なお、本実施形態では、ＭＡＣ演算器に複数の入力チャネルの入力特徴マップデータｉＦｍａｐデータを供給する必要があるため、入力データのバス幅は従来より大きくなるが、バス幅を従来のｎ倍にすればｎチャネルにまたがる入力特徴マップデータｉＦｍａｐを供給できる。また、本実施形態では、ｎを十分大きくすることで、入力特徴マップデータｉＦｍａｐデータ供給力の不足でスキップができないという状況を抑えることができる。しかし十分大きくした場合は、バス幅拡大による回路規模増大などがネックとなるため、例えば以下のような制限を加えるようにしてもよい。

【0053】

・制限１．ｎ＝２として２チャネルまで入力特徴マップデータｉＦｍａｐデータを供給できる。
・制限２．（ｎ＋１）チャネル以上の入力特徴マップデータｉＦｍａｐが必要となるようなスキップ処理はしないで待つ。

【0054】

図４から図７までの例であれば、ｎ＝２以上あればスキップ処理が制限されることは全く、ｎ＋１＝３チャネルの入力特徴マップデータの同時供給が必要となることはない。また、ｎ＝２，３程度でも、あまりスキップ処理が制限されない場合も多いと考えられる。

【0055】

＜カーネルデータのセットに対するＭＡＣ演算器の割り振り＞
次に、カーネルデータのセットに対するＭＡＣ演算器の割り振りを説明する。図８は、本実施形態に係るｋ＝２の場合のカーネルデータのセットに対するＭＡＣ演算器の割り振りを示す図である。１セット内のｏＣＨの個数をｋとする。

【0056】

例えば図８のように、ｏＣＨ０とｏＣＨ１を１セットとしてＭＡＣ演算器ｍａｃＡとＭＡＣ演算器ｍａｃＢの２回路を割り当てる場合、ＭＡＣ演算器ｍａｃＡが行う演算結果は、ｏＣＨ０のｍａｃ演算結果なのか、ｏＣＨ１の積和演算結果なのかが処理毎に変わる。このため、メモリとＭＡＣ演算器とが１対１対応ではなく、図８のように１つのＭＡＣ演算器から２つのメモリへの配線が必要となる。メモリから見れば、例えば、２つのＭＡＣ演算器からどちらを選ぶかのセレクタ回路と配線が必要となる。

【0057】

（ｋが小さい場合）
ｋが小さい場合は、図９のように、例えばｋ＝１の最小の場合、各セット１３～１６に１つのｏＣＨｎが割り当てられるので、セット数とｏＣＨ＿ｎｕｍとが等しい。図９は、ｋ＝１の場合のＭＡＣ演算器とメモリとの対応例を示す図である。なお、図９の例において、カーネルデータは、図５であり、ゼロ行列がある。そして、この例でも、ゼロ行列の場合は、スキップして先のカーネルデータを処理する。

【0058】

このため、ＭＡＣ演算器ｍａｃＡはｉＣＨ０＊ｏＣＨ０の畳み込み演算を行って演算結果を加算してｏＣＨ０用メモリ２１に格納し、ＭＡＣ演算器ｍａｃＢは０＋ｉＣＨ２＊ｏＣＨ１の畳み込み演算を行って演算結果を加算してｏＣＨ１用メモリ２２に格納する。ＭＡＣ演算器ｍａｃＣは０＋ｉＣＨ１＊ｏＣＨ２の畳み込み演算を行って演算結果を加算してｏＣＨ２用メモリ２３に格納し、ＭＡＣ演算器ｍａｃＤはｉＣＨ０＊ｏＣＨ３の畳み込み演算を行って演算結果を加算してｏＣＨ３用メモリ２４に格納する。

【0059】

ｋ＝１の場合は、例えばｏＣＨ１は５つ中４つスパースだが、ｏＣＨ０は全くスパースがない。このため、ｏＣＨ１担当のＭＡＣ演算器ｍａｃＢは、４回のスキップがあるため１回の処理で演算が終了されるが、ｏＣＨ０担当のＭａｃ演算器ｍａｃＡは全くスキップできず５回の処理が必要である。このように、ｋ＝１の場合は、該当出力チャネルにおける１つ先の入力チャネルの積和演算を行うと、特定の出力チャネルだけＭＡＣ演算器が先に進んでしまうことが多い。このため、図５と図９の例におけるｋ＝１の場合は、この畳み込み層の処理としては、結局、ＭＡＣ演算器ｍａｃＡの演算終了まで待つこととなり、結果として５回の処理において全く高速化できない。

【0060】

なお、カーネルデータは、出力チャネルによるスパース性の偏りが大きい傾向にある。すなわち、ある出力チャネルのカーネルデータはスパースばかりになるが、別の出力チャネルのカーネルデータはほぼスパースがない、というような状況が比較的多い。
このため、ｋ＝１のようにｋが小さすぎる場合は、スパースが少ないセットの演算終了まで待つ必要があり十分な高速化が期待できない場合がある。従って、ｋは２以上が好ましい。

【0061】

（ｋが大きい場合）
ｋが大きい場合、例えばｋ＝ｏＣＨ＿ｎｕｍの最大でありｋ＝４の場合は、図１０のように、セット１７の数は１つであり、１つのセットに全ｏＣＨが割り当たることとなる。図１０は、ｋ＝４の場合のカーネルデータのセットに対するＭＡＣ演算器の割り振りを示す図である。

【0062】

Ｋ＝ｏＣＨ＿ｎｕｍの場合は、カーネルデータでスパースとなると、任意の出力チャネルでＭＡＣを繰り上げ可能となる、この場合は、最大限カーネルデータを詰めてＭＡＣ演算器に配置できるため、高速化の観点では最大化が可能である．

【0063】

一方、ＭＡＣ演算器が全てのｏＣＨの演算をする可能性があるため、ＭＡＣ演算器とメモリとの対応関係は、全結合状態の配線が必要である。図９の例では、ＭＡＣ演算器側メモリ側とで４×４の全結合状態の配線が必要である。
この配線により、ｏＣＨ０用メモリ２１～ｏＣＨ３用２４側には、ｏＣＨ＿ｎｕｍ個のＭＡＣ演算器のどの演算結果を受け取るべきかを毎回決定するためのｏＣＨ＿ｎｕｍ個選択のセレクタ回路が必要となる。昨今のＣＮＮの畳み込み層では、ｏＣＨ＿ｎｕｍの数が数十～数百となる場合が多いため、ｏＣＨ＿ｎｕｍ個の全結合状態の配線・セレクタ回路を実装するのは、回路面積や消費電力としてハードウェア上のネックがある。このため、ｋの値は、大きすぎないことが望ましい。

【0064】

このため、本実施形態では、ｋの値を、例えば２以上、最大値未満に設定しておく。

【0065】

＜処理手順例＞
次に、処理手順例を説明する。
図１１は、本実施形態に係る演算回路の処理手順例のフローチャートである。

【0066】

演算回路１は、各セットそれぞれの出力チャネルの組を事前決定しておくことでＭＡＣ演算器の割り当てを行う。なお、演算回路１は、セットごとに、少なくとも２つのＭＡＣ演算器（サブ演算回路）を割り当てる（ステップＳ１）。

【0067】

演算回路１は、各メモリの値を０に初期化する（ステップＳ２）。

【0068】

演算回路１は、カーネルデータから演算に用いるデータを選択する（ステップＳ３）。

【0069】

演算回路１は、選択したカーネルデータがゼロ行列であるか否かを判別する（ステップＳ４）。演算回路１は、選択したカーネルデータがゼロ行列であると判別した場合（ステップＳ４；ＹＥＳ）、ステップＳ５の処理に進める。演算回路１は、選択したカーネルデータがゼロ行列ではないと判別した場合（ステップＳ４；ＮＯ）、ステップＳ６の処理に進める。

【0070】

演算回路１は、選択したカーネルデータをスキップして１つ先のカーネルデータを再選択する。なお、演算回路１は、再選択したカーネルデータに対してもゼロ行列であるか否かを判別し、再選択したカーネルデータもゼロ行列の場合、再度スキップして１つ先のカーネルデータを再選択する（ステップＳ５）。

【0071】

演算回路１は、スキップの有無とスキップ回数に基づいて、ＭＡＣ演算器が演算した演算結果を格納するメモリを決定する（ステップＳ６）。

【0072】

ＭＡＣ演算器それぞれは、カーネルデータを用いて畳み込み積算を行う（ステップＳ７）。

【0073】

ＭＡＣ演算器それぞれは、演算結果を加算してメモリに格納する（ステップＳ８）。

【0074】

演算回路１は、全てのカーネルデータの演算を終了したか否かを判別する（ステップＳ９）。演算回路１は、全てのカーネルデータの演算を終了したと判別した場合（ステップＳ９；ＹＥＳ）、処理を終了する。演算回路１は、全てのカーネルデータの演算を終了していないと判別した場合（ステップＳ９；ＮＯ）、ステップＳ３の処理に戻す。

【0075】

なお、図１１を用いて説明した処理手順は一例であり、これに限らない。例えば、演算回路１は、スキップの有無とスキップ回数に基づいてＭＡＣ演算器が演算した演算結果を格納するメモリを決定する手順を、カーネルデータの選択時や再選択時に行うようにしてもよい。また，カーネルデータは、学習によって得られるものであり、推論処理の実行時には事前に判明しているものである。このため、処理では、スキップの有無やメモリ決定手順を、推論処理前に事前決定しておくことも可能である。

【0076】

なお、上述した実施例では、ＣＮＮの畳み込み層におけるＭＡＣ演算処理の例を説明したが、本実施形態の手法は他のネットワークに適用することも可能である。

【0077】

以上のように、本実施形態では、複数のｏＣＨ（重み係数）を１つのセットとして、セットごとに複数のＭＡＣ演算器を割り当てるようにした。
これにより、本実施形態によれば、ＣＮＮに代表される畳み込みニューラルネットワークがもつ畳み込み処理をハードウェアに実装する際に起こりうる回路における待ちを解消することができるので、演算の高速化を行うことができる。

【0078】

＜変形例＞
上述したように、カーネルデータのセットに対するＭＡＣ演算器の割り振り、すなわちチャネルの割り当てにおいて、ｋが小さすぎると効率的に演算速度を高速化できず、ｋが大きすぎると回路面積の増大が無視できないものとなる。Ｋの値は、演算器とメモリ間の配線などのハードウェア構成にかかわるものであるため、ハードウェア設計時に決定されるものであって，推論処理時には変更は不可能である。一方で、各セットに出力チャネルを割り当てるかは、ハードウェア構成にかかわるものではなく、推論処理時に任意に変更可能となるものである。
このため、演算回路１は、推論時に得られたカーネルデータの各値に基づいて、各セットそれぞれの出力チャネルの組を事前決定しておくことで、ハードウェア設計時に決定されたｋに対して最大限の推論処理高速化が可能となるようにＭＡＣ演算器の割り当てを最適化するようにしてもよい。

【0079】

図１２は、変形例におけるカーネルデータのセットに対するＭＡＣ演算器の割り振りの最適化手順のフローチャートである。

【0080】

演算回路１は、推論時に得られたカーネルデータの各値を確認する（ステップＳ１０１）。

【0081】

演算回路１は、カーネルデータの組数を決定し、カーネルデータとＭＡＣ演算器の割り当てを行う。演算回路１は、例えばカーネルデータに含まれるゼロ行列の個数、分布等に基づいて各セット内に含まれる出力チャネルの組を決定し、カーネルデータの組とMAC演算器の割り当てを行うようにしてもよい。または、演算回路１は、カーネルデータをゼロスキップしながら処理を進めた場合に、各セット内のＭＡＣ演算器の演算回数に偏りが少ないように各セットに含まれる出力チャネルの組を決定し、実際の畳み込み演算は行う前にカーネルデータとＭＡＣ演算器の割り当てを行うようにしてもよい（ステップＳ１０２）。

【0082】

演算回路１は、各セット内に含まれる出力チャネルの組を決定し、カーネルデータとＭＡＣ演算器の割り当てが最適化出来たか否かを判別する。演算回路１は、例えば、ＭＡＣ演算器の演算回数の差が所定値以内であれば最適化出来たと判別する（Ｓ１０３）。演算回路１は、最適化できた場合（ステップＳ１０３；ＹＥＳ）、処理を終了する。演算回路１は、最適化できていない場合（ステップＳ１０３；ＮＯ）、ステップＳ１０２の処理に戻す。

【0083】

なお、図１２を用いて説明した最適化手順後に、演算回路１は、図１１の演算処理を行う。また、図１２を用いて説明した最適化処理の手順や方法は一例であり、これに限らない。

【0084】

以上のように、変形例では、カーネルデータとＭＡＣ演算器の割り当ての最適化、すなわちセットに割り当てるチャネルを最適化するようにした。

【0085】

これにより、変形例によれば、さらなる演算の高速化を行うことができる。

【0086】

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

【産業上の利用可能性】

【0087】

本発明は、各種の推論処理装置に適用可能である。

【符号の説明】

【0088】

１…演算回路、１０…サブ演算回路、２０…メモリ、ｍａｃＡ，ｍａｃＢ，ｍａｃＣ，ｍａｃＤ…ＭＡＣ演算器、２１…ｏＣＨ０用メモリ２１、２２…ｏＣＨ１用メモリ、２３…ｏＣＨ２用メモリ、２４…ｏＣＨ３用メモリ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】