特許 7588234 はんだ付け部のエレクトロマイグレーションの測定方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-13

(45)【発行日】2024-11-21

(54)【発明の名称】はんだ付け部のエレクトロマイグレーションの測定方法及び装置

(51)【国際特許分類】

   G01R 27/02 20060101AFI20241114BHJP

【ＦＩ】

G01R27/02 R

【請求項の数】 15

(21)【出願番号】P 2023531569

(86)(22)【出願日】2021-11-25

(65)【公表番号】

(43)【公表日】2023-11-30

(86)【国際出願番号】 CN2021133197

(87)【国際公開番号】W WO2022116891

(87)【国際公開日】2022-06-09

【審査請求日】2023-05-24

(31)【優先権主張番号】202011407646.3

(32)【優先日】2020-12-04

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】516010548

【氏名又は名称】セインチップス テクノロジー カンパニーリミテッド

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(74)【代理人】

【識別番号】110002505

【氏名又は名称】弁理士法人航栄事務所

(72)【発明者】

【氏名】スン ニウイー

(72)【発明者】

【氏名】ヤン ダン

(72)【発明者】

【氏名】メイ ナ

(72)【発明者】

【氏名】スン トゥオベイ

【審査官】田口 孝明

(56)【参考文献】

【文献】米国特許出願公開第２００４／０１００２９３（ＵＳ，Ａ１）

【文献】特表２００８－５３７１００（ＪＰ，Ａ）

【文献】中国特許出願公開第１０２７４９５１８（ＣＮ，Ａ）

【文献】中国特許出願公開第１１１７２５１５２（ＣＮ，Ａ）

【文献】中国特許出願公開第１０５４４５３２８（ＣＮ，Ａ）

【文献】米国特許出願公開第２００４／００２１２３２（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０２１８３５４８（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１３／０２４８８５９（ＵＳ，Ａ１）

【文献】特開２０１２－２３８７０４（ＪＰ，Ａ）

【文献】中国特許出願公開第１１０２８７６３９（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

ＩＰＣ Ｇ０１Ｒ ２７／００－２７／３２、

１／２６－３１／２７、

３１／２８－３１／３１９３、

Ｈ０１Ｌ ２１／６４－２１／６６

(57)【特許請求の範囲】

【請求項1】

電源と、コントローラと、電圧測定構造とを有する、はんだ付け部のエレクトロマイグレーションの測定装置であって、前記電源はそれぞれ前記コントローラ、前記電圧測定構造に並列接続され、前記電圧測定構造は上層基板と、下層基板とを有し、前記上層基板は前記下層基板上の金属配線に複数のはんだ付け部によって直列接続されてデイジーチェーンを形成し、前記複数のはんだ付け部の両端においていずれも電圧測定ノードが引き出され、前記電圧測定ノードは前記上層基板と前記下層基板の外側にそれぞれ設置され、前記複数のはんだ付け部のそれぞれは両端に２つの独立した電圧測定ノードを設け、
前記電圧測定構造は、前記コントローラの制御下で、前記電圧測定ノードにより一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を測定するために用いられ、
前記コントローラは、前記電圧に基づいて前記一つ又は複数のはんだ付け部の抵抗を確定するために用いられ、
前記コントローラは、最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択するためにさらに用いられ、前記第一デイジー子チェーンの両端のはんだ付け部は第一はんだ付け部と第二はんだ付け部であり、前記第一デイジー子チェーンは前記第二デイジー子チェーンを含み、前記第一デイジー子チェーンは前記第二デイジー子チェーンより対象はんだ付け部が一つ多く、前記対象はんだ付け部は前記第一はんだ付け部であり、前記第一デイジー子チェーンに含まれるはんだ付け部の数は予め確定した最も短いデイジー子チェーン上のはんだ付け部の数以上であり、
前記第一はんだ付け部に対応する電圧測定ノードにより前記第一はんだ付け部の第一電圧と第二電圧を測定し、前記第二はんだ付け部に対応する電圧測定ノードにより前記第二はんだ付け部の第三電圧と第四電圧を測定し、
前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第三電圧と第四電圧に基づいて前記対象はんだ付け部の抵抗を確定する
はんだ付け部のエレクトロマイグレーションの測定装置。

【請求項2】

前記コントローラは、前記デイジーチェーンに入力される電流を取得するためにさらに用いられ、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第一電圧に基づいて前記第一デイジー子チェーンの抵抗を確定し、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第二電圧に基づいて前記第二デイジー子チェーンの抵抗を確定し、
前記第一デイジー子チェーンの抵抗と前記第二デイジー子チェーンの抵抗との差分値を前記対象はんだ付け部の抵抗として確定する
請求項１に記載の装置。

【請求項3】

前記コントローラは、前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第一電圧との第一差分値、前記第一差分値と前記電流との比率を前記第一デイジー子チェーンの抵抗として確定し、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第二電圧との第二差分値、前記第二差分値と前記電流との比率を前記第二デイジー子チェーンの抵抗として確定するためにさらに用いられる
請求項２に記載の装置。

【請求項4】

前記コントローラは、抵抗測定下限値を取得して、はんだ付け部の抵抗初期値を取得するためにさらに用いられ、前記抵抗初期値は前記はんだ付け部の抵抗実測値又は抵抗理論値であり、
前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定する
請求項１に記載の装置。

【請求項5】

前記コントローラは、前記最も短いデイジー子チェーン上のはんだ付け部の数に基づいて、前記デイジーチェーンの最小はんだ付け部の数を確定するためにさらに用いられる
請求項４に記載の装置。

【請求項6】

前記複数のはんだ付け部の両端にいずれも貫通孔を介して前記電圧測定ノードが引き出される
請求項１から５のいずれか一項に記載の装置。

【請求項7】

前記複数のはんだ付け部の間の前記金属配線の大きさ及び長さは同じである
請求項１から５のいずれか一項に記載の装置。

【請求項8】

一つ又は複数のはんだ付け部であって、それぞれが両端に２つの独立した電圧測定ノードを設けたはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定することと、
前記電圧に基づいて、前記一つ又は複数のはんだ付け部の抵抗を確定することとを含み、
一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定することは、
最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択し、前記第一デイジー子チェーンの両端のはんだ付け部は第一はんだ付け部と第二はんだ付け部であり、前記第一デイジー子チェーンは前記第二デイジー子チェーンを含み、前記第一デイジー子チェーンは前記第二デイジー子チェーンより対象はんだ付け部が一つ多く、前記対象はんだ付け部は前記第一はんだ付け部であり、前記第一デイジー子チェーンに含まれるはんだ付け部の数は予め確定した最も短いデイジー子チェーン上のはんだ付け部の数以上であることと、
前記第一はんだ付け部に対応する電圧測定ノードにより、前記第一はんだ付け部の第一電圧と第二電圧を測定し、前記第二はんだ付け部に対応する電圧測定ノードにより、前記第二はんだ付け部の第三電圧と第四電圧を測定することと、
前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第三電圧と第四電圧に基づいて、前記対象はんだ付け部の抵抗を確定することとを含む
はんだ付け部のエレクトロマイグレーションの測定方法。

【請求項9】

前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第三電圧と第四電圧に基づいて、前記対象はんだ付け部の抵抗を確定することは、
デイジーチェーンに入力される電流を取得することと、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第一電圧に基づいて、前記第一デイジー子チェーンの抵抗を確定することと、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第二電圧に基づいて、前記第二デイジー子チェーンの抵抗を確定することと、
前記第一デイジー子チェーンの抵抗と前記第二デイジー子チェーンの抵抗との差分値を前記対象はんだ付け部の抵抗として確定することとを含む
請求項８に記載の方法。

【請求項10】

前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第一電圧に基づいて、前記第一デイジー子チェーンの抵抗を確定することは、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第一電圧との第一差分値、前記第一差分値と前記電流との比率を前記第一デイジー子チェーンの抵抗として確定することを含み、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第二電圧に基づいて、前記第二デイジー子チェーンの抵抗を確定することは、
前記第二はんだ付け部の第四電圧と前記第一はんだ付け部の第二電圧との第二差分値、前記第二差分値と前記電流との比率を前記第二デイジー子チェーンの抵抗として確定することを含む
請求項９に記載の方法。

【請求項11】

最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択する前に、
抵抗測定下限値を取得して、はんだ付け部の抵抗初期値を取得し、前記抵抗初期値は前記はんだ付け部の抵抗実測値又は抵抗理論値であることと、
前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定することとをさらに含む
請求項８に記載の方法。

【請求項12】

前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定した後に、
前記最も短いデイジー子チェーン上のはんだ付け部の数に基づいてデイジーチェーンの最小のはんだ付け部の数を確定することをさらに含む
請求項１１に記載の方法。

【請求項13】

一つ又は複数のはんだ付け部であって、それぞれが両端に２つの独立した電圧測定ノードを設けたはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定するように設けられた第一確定モジュールと、
前記電圧に基づいて前記一つ又は複数のはんだ付け部の抵抗を確定するように設けられた第二確定モジュールとを有し、
前記第一確定モジュールは、最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択するためにさらに用いられ、前記第一デイジー子チェーンの両端のはんだ付け部は第一はんだ付け部と第二はんだ付け部であり、前記第一デイジー子チェーンは前記第二デイジー子チェーンを含み、前記第一デイジー子チェーンは前記第二デイジー子チェーンより対象はんだ付け部が一つ多く、前記対象はんだ付け部は前記第一はんだ付け部であり、前記第一デイジー子チェーンに含まれるはんだ付け部の数は予め確定した最も短いデイジー子チェーン上のはんだ付け部の数以上であることと、
前記第一はんだ付け部に対応する電圧測定ノードにより、前記第一はんだ付け部の第一電圧と第二電圧を測定し、前記第二はんだ付け部に対応する電圧測定ノードにより、前記第二はんだ付け部の第三電圧と第四電圧を測定し、
前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第三電圧と第四電圧に基づいて、前記対象はんだ付け部の抵抗を確定する
はんだ付け部のエレクトロマイグレーションの測定装置。

【請求項14】

コンピュータプログラムが記憶された記憶媒体であって、前記コンピュータプログラムは、実行時に請求項８から１２のいずれか一項に記載の方法を実行するように設けられる
コンピュータ読み取り可能な記憶媒体。

【請求項15】

メモリ及びプロセッサを有し、前記メモリにコンピュータプログラムが記憶され、前記プロセッサは、前記コンピュータプログラムを実行して請求項８から１２のいずれか一項に記載の方法を実行するように設けられる
電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願の実施例は半導体金属エレクトロマイグレーション試験技術分野に関するものであり、具体的に、はんだ付け部のエレクトロマイグレーションの測定方法及び装置に関するものである。

【背景技術】

【0002】

はんだ付け部のエレクトロマイグレーション寿命はパッケージ及びボードの信頼性を評価する重要な指標の一つであり、はんだ付け部のエレクトロマイグレーション加速寿命試験の効果的な試験構造には様々な選択が存在し、はんだ付け部を直列接続したデイジーチェーンは一般的な試験構造の一つである。

【0003】

図１は関連技術におけるデイジーチェーンの模式図であり、図１に示すように、パッケージ及びボードのはんだ付け部のデイジーチェーン設計は、単にはんだ付け部を直列接続した一本鎖に属し、以下のいくつかの方面の欠陥が存在する。

【0004】

従来のデイジーチェーンには二つの端点しかないため、試験システムの抵抗測定精度の要求（Ｒ_ｍｉｎ）を満たすために、一定の長さのデイジーチェーンを設計する必要がある。従来のデイジーチェーンは二端子法で抵抗を測定するため、単一のはんだ付け部の抵抗ではなく、デイジーチェーン一本全体の総抵抗しか測定することができない。

【0005】

二端子法によるはんだ付け部の抵抗検出は、単一のはんだ付け部の抵抗の測定を実現することができないという関連技術における課題について、解決手段はまだ提供されていない。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本願の実施例は、二端子法によるはんだ付け部の抵抗検出は、単一のはんだ付け部の抵抗の測定を実現することができないという関連技術における課題を少なくとも解消するために、はんだ付け部のエレクトロマイグレーションの測定方法及び装置を提供する。

【課題を解決するための手段】

【0007】

本願の一実施例では、電源と、コントローラと、電圧測定構造とを有する、はんだ付け部のエレクトロマイグレーションの測定装置であって、前記電源はそれぞれ前記コントローラ、前記電圧測定構造に並列接続され、前記電圧測定構造は上層基板と、下層基板とを有し、前記上層基板は前記下層基板上の金属配線に複数のはんだ付け部によって直列接続されてデイジーチェーンを形成し、前記複数のはんだ付け部の両端においていずれも電圧測定ノードが引き出され、前記電圧測定ノードは前記上層基板と前記下層基板の外側にそれぞれ設置され、
前記電圧測定構造は、前記コントローラの制御下で、前記電圧測定ノードにより一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を測定するために用いられ、
前記コントローラは、前記電圧に基づいて前記一つ又は複数のはんだ付け部の抵抗を確定するために用いられる、はんだ付け部のエレクトロマイグレーションの測定装置を提供する。

【0008】

本願の別の一実施例では、
一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定することと、
前記電圧に基づいて、前記一つ又は複数のはんだ付け部の抵抗を確定することとを含む、はんだ付け部のエレクトロマイグレーションの測定方法をさらに提供する。

【0009】

本願のさらなる一実施例では、
一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定するように設けられた第一確定モジュールと、
前記電圧に基づいて前記一つ又は複数のはんだ付け部の抵抗を確定するように設けられた第二確定モジュールとを有する、エレクトロマイグレーションの測定装置をさらに提供する。

【0010】

本願のさらなる一実施例では、メモリ及びプロセッサを有し、前記メモリにコンピュータプログラムが記憶され、前記プロセッサは、前記コンピュータプログラムを実行して上記のいずれかの方法実施例におけるステップを実行するように設けられる、電子装置をさらに提供する。

【0011】

本願の実施例は、一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定することと、前記電圧に基づいて、前記一つ又は複数のはんだ付け部の抵抗を確定することとを含み、二端子法によるはんだ付け部の抵抗検出は、単一のはんだ付け部の抵抗の測定を実現することができないという関連技術における課題を解決でき、単一のはんだ付け部の抵抗について計略を練ることができ、はんだ付け部のエレクトロマイグレーション失効について有効な信頼性のある評価を展開することができる。

【図面の簡単な説明】

【0012】

【図1】関連技術におけるデイジーチェーンの模式図である。

【図2】本実施例に係るはんだ付け部のエレクトロマイグレーションの測定構造の模式図である。

【図3】本実施例に係るはんだ付け部のエレクトロマイグレーション加速寿命試験を監視するためのデイジーチェーンの模式図である。

【図4】本実施例に係るはんだ付け部の電流モードの模式図である。

【図5】本願の実施例に係るデータ伝送方法のフローチャートである。

【図6】本実施例に係る最も短い子チェーンを選択する模式図である。

【図7】本実施例に係るはんだ付け部のエレクトロマイグレーションの測定装置のブロック図である。

【発明を実施するための形態】

【0013】

以下に図面を参照しながら実施例を組み合わせて本願の実施例について詳細に説明する。

【0014】

なお、本願の明細書及び特許請求の範囲及び上記図面における「第一」、「第二」などの用語は、類似する対象を区別するために用いられるものであり、特定の順序又は前後の順序を表すためのものではない。

【0015】

本願の実施例では、はんだ付け部のエレクトロマイグレーションの測定装置を提供する。図２は本実施例に係るはんだ付け部のエレクトロマイグレーションの測定構造の模式図であり、図２に示すように、電源と、コントローラと、電圧測定構造とを有し、前記電源はそれぞれ前記コントローラ、前記電圧測定構造に並列接続され、前記電圧測定構造は上層基板と、下層基板とを有し、前記上層基板は前記下層基板上の金属配線に複数のはんだ付け部によって直列接続されてデイジーチェーンを形成し、前記複数のはんだ付け部の両端においていずれも電圧測定ノードが引き出され、前記電圧測定ノードは前記上層基板と前記下層基板の外側にそれぞれ設置され、
前記電圧測定構造は、前記コントローラの制御下で、前記電圧測定ノードにより一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を測定するために用いられ、
前記コントローラは、前記電圧に基づいて前記一つ又は複数のはんだ付け部の抵抗を確定するために用いられる。

【0016】

一実施例において、前記コントローラは、最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択するためにさらに用いられ、前記第一デイジー子チェーンと第二デイジー子チェーンの両端のはんだ付け部はいずれも第一はんだ付け部と第二はんだ付け部であり、前記第一デイジー子チェーンは前記第二デイジー子チェーンより対象はんだ付け部が一つ多く、前記対象はんだ付け部は前記第一はんだ付け部であり、前記第一デイジー子チェーンに含まれるはんだ付け部の数は予め確定した最も短いデイジー子チェーン上のはんだ付け部の数以上であり、
前記第一はんだ付け部に対応する電圧測定ノードにより前記第一はんだ付け部の第一電圧と第二電圧を測定し、前記第二はんだ付け部に対応する電圧測定ノードにより前記第二はんだ付け部の第一電圧と第二電圧を測定し、
前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第一電圧と第二電圧に基づいて前記対象はんだ付け部の抵抗を確定する。

【0017】

一実施例において、前記コントローラは、前記デイジーチェーンに入力される電流を取得するためにさらに用いられ、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第一電圧に基づいて前記第一デイジー子チェーンの抵抗を確定し、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第二電圧に基づいて前記第二デイジー子チェーンの抵抗を確定し、
前記第一デイジー子チェーンの抵抗と前記第二デイジー子チェーンの抵抗との差分値を前記対象はんだ付け部の抵抗として確定する。

【0018】

一実施例において、前記コントローラは、前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第一電圧との第一差分値、前記第一差分値と前記電流との比率を前記第一デイジー子チェーンの抵抗として確定し、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第二電圧との第二差分値、前記第二差分値と前記電流との比率を前記第二デイジー子チェーンの抵抗として確定するためにさらに用いられる。

【0019】

一実施例において、前記コントローラは、抵抗測定下限値を取得して、はんだ付け部の抵抗初期値を取得するためにさらに用いられ、前記抵抗初期値は前記はんだ付け部の抵抗実測値又は抵抗理論値であり、
前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定する。

【0020】

一実施例において、前記コントローラは、前記最も短いデイジー子チェーン上のはんだ付け部の数に基づいて、前記デイジーチェーンの最小はんだ付け部の数を確定するためにさらに用いられる。

【0021】

一実施例において、前記複数のはんだ付け部の両端にいずれも貫通孔を介して前記電圧測定ノードが引き出される。

【0022】

一実施例において、前記複数のはんだ付け部の間の前記金属配線の大きさ及び長さは同じである。

【0023】

本実施例は電流モード識別、インセルケルビン試験構造、寄生抵抗に対する耐性を実現することができる。図３は本実施例に係るはんだ付け部のエレクトロマイグレーション加速寿命試験を監視するためのデイジーチェーンの模式図であり、デイジーチェーン親チェーンの断面は図３（ａ）に示すとおり、図３（ａ）におけるｍ番目のはんだ付け部の三次元構造は図３（ｂ）に示すとおり、図３（ｂ）の平面構造は図３（ｃ）に示すとおりである。ここで、電流はポートＩ_ｉｎからポートＩ_ｏｕｔへ流れ、Ｖｍ＿（ａ）とＶｍ＿（ｂ）は、はんだ付け部の左右両端の電圧試験ノードをそれぞれ表し、ここで、
はんだ付け部は、ＤｉｅとＩＣ ｓｕｂｓｔｒａｔｅを接続するＣ４ ｂｕｍｐと、ＩＣ ｓｕｂｓｔｒａｔｅとＰＣＢを接続するＢＧＡ ｂａｌｌとを有する。単一のはんだ付け部の抵抗値をＲ_{ｓｏｌｄｅｒ}と定義する。

【0024】

相互配線は、ＰＣＢ、ＩＣ ｓｕｂｓｔｒａｔｅ及びＤｉｅの上部金属導線を含み、はんだ付け部－はんだ付け部間相互接続、はんだ付け部－Ｐａｄ間相互接続を含む。はんだ付け部－はんだ付け部間相互接続の抵抗をＲ_ｌｉｎｅと定義する。

【0025】

インセルＫｅｖｉｎ試験構造は、四端子法試験構造とも呼ばれ、基本構造は図３に示すとおりである。従来のデイジーチェーンに比べて、本実施例は各はんだ付け部の両端において電圧試験ノードを引き出し、親チェーン上の任意の二つの電圧試験ノードと親チェーン端点とが共同でインセル型のＫｅｖｉｎ構造を構成し、親チェーンにおいて、測定システムの測定可能な最小抵抗量（Ｒ_ｍｉｎ）を満たす任意の子チェーンの四端子法測定を実現することができる。

【0026】

図４は本実施例に係るはんだ付け部の電流モードの模式図であり、図４に示すように、電流（又は電子流）方向に応じて区別された二種類の異なるはんだ付け部の電流モードであり、ここで、電流方向が上層板（ＰＣＢ又はＩＣ Ｓｕｂ）から下層板（ＩＣ Ｓｕｂ又はＤｉｅ）に流れるものはアップストリーム（ｕｐｓｔｒｅａｍ）モードであり、逆であればダウンストリーム（ｄｏｓｔｒｅａｍ）モードとして定義される。注意すべきは、電子ストリームの方向は電流方向と逆であるという点である。

【0027】

本願の別の一実施例では、上記のいずれかの測定装置におけるコントローラに適用される、はんだ付け部のエレクトロマイグレーションの測定方法をさらに提供する。図５は本願の実施例に係るデータ伝送方法のフローチャートであり、図５に示すように、当該フローは以下のステップを含む。

【0028】

ステップＳ５０２、一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定する。

【0029】

ステップＳ５０４、前記電圧に基づいて、前記一つ又は複数のはんだ付け部の抵抗を確定する。

【0030】

上記のステップＳ５０２からＳ５０４によって、一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定し、前記電圧に基づいて、前記一つ又は複数のはんだ付け部の抵抗を確定することで、二端子法によるはんだ付け部の抵抗検出は、単一のはんだ付け部の抵抗の測定を実現することができないという関連技術における課題を解決でき、単一のはんだ付け部の抵抗について計略を練ることができ、はんだ付け部のエレクトロマイグレーション失効について有効な信頼性のある評価を展開することができる。

【0031】

一実施例において、上記のステップＳ５０２は具体的に以下のステップを含んでよい。

【0032】

Ｓ５０２１、最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択し、前記第一デイジー子チェーンと第二デイジー子チェーンの両端のはんだ付け部はいずれも第一はんだ付け部と第二はんだ付け部であり、前記第一デイジー子チェーンは前記第二デイジー子チェーンより対象はんだ付け部が一つ多く、前記対象はんだ付け部は前記第一はんだ付け部であり、前記第一デイジー子チェーンに含まれるはんだ付け部の数は予め確定した最も短いデイジー子チェーン上のはんだ付け部の数以上である。

【0033】

Ｓ５０２２、前記第一はんだ付け部に対応する電圧測定ノードにより、前記第一はんだ付け部の第一電圧と第二電圧を測定し、前記第二はんだ付け部に対応する電圧測定ノードにより、前記第二はんだ付け部の第一電圧と第二電圧を測定する。

【0034】

Ｓ５０２３、前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第一電圧と第二電圧に基づいて、前記対象はんだ付け部の抵抗を確定する。

【0035】

選択可能な一実施例において、上記のステップＳ５０２３は具体的に、
前記デイジーチェーンに入力される電流を取得することと、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第一電圧に基づいて、前記第一デイジー子チェーンの抵抗を確定し、具体的に、前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第一電圧との第一差分値、前記第一差分値と前記電流との比率を前記第一デイジー子チェーンの抵抗として確定することと、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第二電圧に基づいて、前記第二デイジー子チェーンの抵抗を確定し、具体的に、前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第二電圧との第二差分値、前記第二差分値と前記電流との比率を前記第二デイジー子チェーンの抵抗として確定することと
前記第一デイジー子チェーンの抵抗と前記第二デイジー子チェーンの抵抗との差分値を前記対象はんだ付け部の抵抗として確定することとを含んでよい。

【0036】

選択可能な一実施例において、最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択する前に、抵抗測定下限値を取得して、はんだ付け部の抵抗初期値を取得し、ここで、前記抵抗初期値は前記はんだ付け部の抵抗実測値又は抵抗理論値であり、前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定する。

【0037】

別の選択可能な一実施例において、前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定した後に、前記最も短いデイジー子チェーン上のはんだ付け部の数に基づいて前記デイジーチェーンの最小はんだ付け部の数を確定する。

【0038】

本実施例では、全てのデイジーチェーン上のはんだボールとボールの間の金属相互配線のレイアウト設計が均一であることが求められる。測定システムの抵抗測定下限値がＲ_ｍｉｎであれば、必要な直列接続されたはんだボールの最小個数Ｎは、
Ｎ_０＝ｉｎｔ［Ｒ_ｍｉｎ／（Ｒ_ｌｉｎｅ＋Ｒ_{ｓｏｌｄｅｒ}）］ ；
Ｎ＝２×（Ｎ_０＋１）と表すことができ、
Ｎ_０はＲ_ｍｉｎ測定要求を満たす最小チェーン上のボールの数（単一のボール試験を考慮しない）で、中括弧内の数値を切り上げる関数である。

【0039】

Ｎ_０≠１の場合は、デイジーチェーン上の二本の特定の子チェーンを選択することにより単一のはんだ付け部の抵抗を間接的に抽出する必要がある。デイジーチェーン上のｍ番目のはんだボールの抵抗は、［ｍ＿（ａ），ｍ＋Ｎ_０＋２＿（ａ）］子チェーンと［ｍ＿（ｂ），ｍ＋Ｎ_０＋２＿（ａ）］子チェーン、又は［ｍ－Ｎ_０－２＿（ｂ），ｍ＿（ｂ）］子チェーンと［［ｍ－Ｎ_０－２＿（ｂ），ｍ＿（ａ）］］子チェーンの差分値をそれぞれ測定することにより得られ、それぞれ、

【0040】

【数1】

【0041】

【数2】

【0042】

と示され、
ここで、Ｎ_０は最小子チェーン上のはんだ付け部の数であり、下付き文字ｍ＿（ａ）とｍ＿（ｂ）はｍ番目の左右両側の電圧試験ノードをそれぞれ表し、以下同様である。

【0043】

【数3】

【0044】

と

【0045】

【数4】

【0046】

とはそれぞれＲ_ｍｉｎを満たす最小子チェーンである。

【0047】

Ｎ_０＝１の場合は、図３（ｃ）におけるはんだ付け部両端の電圧差［Ｖｍ＿（ｂ）－Ｖｍ＿（ａ）］と電流Ｉから直接得、式
Ｒ（ｍ）＝［Ｖｍ＿（ｂ）－Ｖｍ＿（ａ）］／Ｉを満たす。

【0048】

本実施例におけるデイジーチェーン親チェーンは、上下基板（ＰＣＢ、ＩＣ ｓｕｂｓｔｒａｔｅ、Ｄｉｅを有する）、はんだ付け部（Ｃ４ ｂｕｍｐ及びＢＧＡ ｂａｌｌを有する）及びはんだ付け部間の相互接続線を含む。デイジーチェーンに含まれるはんだ付け部の数はＮ以上の任意の自然数である。

【0049】

インセルＫｅｖｉｎ試験構造は、はんだ付け部の両端において電圧測定ノードを引き出し、任意の二つの電圧試験ノードはいずれも電流入力ポートとＫｅｖｉｎ試験構造を構成する。

【0050】

デイジーチェーン子チェーンは、測定システムの最小抵抗精度（Ｒ_ｍｉｎ）を満たすチェーンであって、数がＮ_０以上の整数であるはんだ付け部を有する。

【0051】

本実施例において、はんだ付け部の抵抗値の確定は具体的に、はんだ付け部（Ｒ_{ｓｏｌｄｅｒ}）及び相互接続線（Ｒ_ｌｉｎｅ）の幾何学的寸法を確定し、抵抗の実測値又は理論計算値をさらに取得することを含んでよい。上記の異なる成分の抵抗値に基づいて、最も短いデイジーチェーン子チェーンの長さ（Ｎ_０）及びデイジーチェーン上の直列接続されたはんだ付け部の総数（Ｎ）を計算し、計算して得られたはんだ付け部の総数に応じて、デイジーチェーン親チェーンを設計し、各はんだ付け部をこれに応じて直列接続させる。Ｎ個のはんだ付け部の両端において電圧試験ノードを引き出し、異なるデイジーチェーン回路ノードの電圧値を記録するために用いる。

【0052】

図６は本実施例に係る最も短い子チェーンを選択する模式図であり、図６に示すように、最小試験精度（Ｒ_ｍｉｎ）を満たす二本の特定の最も短い子チェーンを選択する。

【0053】

子チェーン両端の電圧ノードの電圧値を測定し、
Ｎ_０≠１の場合は、式２ａ又は２ｂを用いて単一の、電流モードが識別可能かつ寄生抵抗に対する耐性を有するはんだ付け部の抵抗を抽出し、Ｎ_０＝１の場合は、上記式によりはんだ付け部の抵抗を得る。

【0054】

はんだ付け部と相互接続線の幾何学的寸法を確定して、対応する抵抗の実測値又は理論値を取得する。最も短いデイジーチェーン子チェーンの長さ（Ｎ_０）及びデイジーチェーン上の直列接続されたはんだ付け部の総数（Ｎ）を計算する。

【0055】

全てのはんだ付け部を直列接続し、デイジーチェーン親チェーン及び電流経路を実現し、各はんだ付け部の両端にいずれも電圧試験ノードを引き出し、
最小試験精度（Ｒ_ｍｉｎ）を満たす二本の特定の最も短い子チェーンを選択し、子チェーン両端の電圧ノードの電圧値を測定し、はんだ付け部の抵抗を抽出する。

【0056】

本実施例では単一のはんだ付け部の抵抗を試験することができ、デイジーチェーンと外部試験システムの寄生抵抗を排除することができ、異なる電流モードのはんだ付け部の区別を実現することができる。試験コストを低減し、はんだ付け部の抵抗の試験精度を向上させている。

【0057】

本願のさらなる実施例では、はんだ付け部のエレクトロマイグレーションの測定装置をさらに提供する。図７は本実施例に係るはんだ付け部のエレクトロマイグレーションの測定装置のブロック図であり、図７に示すように、
一つ又は複数のはんだ付け部の両端から引き出された電圧測定ノードにより、前記一つ又は複数のはんだ付け部間のデイジー子チェーンの電圧を確定するように設けられた第一確定モジュール７２と、
前記電圧に基づいて前記一つ又は複数のはんだ付け部の抵抗を確定するように設けられた第二確定モジュール７４とを有する。

【0058】

一実施例において、第一確定モジュール８２は、
最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択するように設けられた選択サブモジュールであって、前記第一デイジー子チェーンと第二デイジー子チェーンの両端のはんだ付け部はいずれも第一はんだ付け部と第二はんだ付け部であり、前記第一デイジー子チェーンは前記第二デイジー子チェーンより対象はんだ付け部が一つ多く、前記対象はんだ付け部は前記第一はんだ付け部であり、前記第一デイジー子チェーンに含まれるはんだ付け部の数は予め確定した最も短いデイジー子チェーン上のはんだ付け部の数以上である、選択サブモジュールと、
前記第一はんだ付け部に対応する電圧測定ノードにより前記第一はんだ付け部の第一電圧と第二電圧を測定し、前記第二はんだ付け部に対応する電圧測定ノードにより前記第二はんだ付け部の第一電圧と第二電圧を測定するように設けられた測定サブモジュールと、
前記第一はんだ付け部の第一電圧と第二電圧、前記第二はんだ付け部の第一電圧と第二電圧に基づいて前記対象はんだ付け部の抵抗を確定するように設けられた第一確定サブモジュールとを有する。

【0059】

一実施例において、前記第二確定モジュール７４は、
前記デイジーチェーンに入力される電流を取得するように設けられた取得サブモジュールと、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第一電圧に基づいて前記第一デイジー子チェーンの抵抗を確定するように設けられた第二確定サブモジュールと、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第二電圧に基づいて前記第二デイジー子チェーンの抵抗を確定するように設けられた第三確定サブモジュールと、
前記第一デイジー子チェーンの抵抗と前記第二デイジー子チェーンの抵抗との差分値を前記対象はんだ付け部の抵抗として確定するように設けられた第四確定サブモジュールとを有する。

【0060】

一実施例において、前記第二確定サブモジュールは、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第一電圧との第一差分値、前記第一差分値と前記電流との比率を前記第一デイジー子チェーンの抵抗として確定するようにさらに設けられる。

【0061】

前記第三確定サブモジュールは、
前記第二はんだ付け部の第二電圧と前記第一はんだ付け部の第二電圧との第二差分値、前記第二差分値と前記電流との比率を前記第二デイジー子チェーンの抵抗として確定するようにさらに設けられる。

【0062】

一実施例において、最小試験精度を満たす第一デイジー子チェーンと第二デイジー子チェーンを選択する前に、前記装置は、
抵抗測定下限値を取得して、はんだ付け部の抵抗初期値を取得するように設けられた取得モジュールであって、前記抵抗初期値は前記はんだ付け部の抵抗実測値又は抵抗理論値である、取得モジュールと、
前記抵抗測定下限値と前記抵抗初期値に基づいて、前記抵抗測定下限値を満たす前記最も短いデイジー子チェーン上のはんだ付け部の数を確定するように設けられた第三確定モジュールとをさらに有する。

【0063】

一実施例において、前記装置は、
前記最も短いデイジー子チェーン上のはんだ付け部の数に基づいて、前記デイジーチェーンの最小はんだ付け部の数を確定するように設けられた第四確定モジュールをさらに有する。

【0064】

本願の実施例は、コンピュータプログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、当該コンピュータプログラムは、実行時に上記のいずれかの方法実施例におけるステップを実行するように設けられる、コンピュータ読み取り可能な記憶媒体をさらに提供する。

【0065】

例示的な一実施例において、上記のコンピュータ読み取り可能な媒体は、Ｕディスク、リードオンリーメモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、略称ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、略称ＲＡＭ）、リムーバブルハードディスク、磁気ディスク又は光ディスクなど、コンピュータプログラムを記憶することができる各種媒体を含んでよいが、これらに限定されない。

【0066】

本願の実施例は、メモリ及びプロセッサを有し、当該メモリにコンピュータプログラムが記憶され、当該プロセッサは、コンピュータプログラムを実行して上記のいずれかの方法実施例におけるステップ実行するように設けられる、電子装置をさらに提供する。

【0067】

例示的な一実施例において、上記の電子装置は伝送機器及び入力・出力機器を含んでよく、当該伝送機器と上記のプロセッサが接続され、当該入力・出力機器と上記のプロセッサが接続される。

【0068】

本実施例における具体例については、上記の実施例及び例示的な実施の形態において説明した例を参考にすることができ、本実施例についてここでは説明を省略する。

【0069】

明らかに、上記の本願の各モジュール又は各ステップは汎用の計算装置で実現することができ、これらは単一の計算装置上にまとめてよく、又は複数の計算装置で構成されたネットワークに分布してもよく、これらは計算装置にて実行可能なプログラムコードで実現することができることから、これらを記憶装置に記憶して計算装置により実行することができるほか、ある状況においては、ここでの順序と異なる順序で、提示した又は説明したステップを実行することができ、又はこれらを各集積回路モジュールとしてそれぞれ製造し、或いはこれらのうちの複数のモジュール又はステップを、単一の集積回路モジュールとして製造して実現することができるということは当業者にとって自明であろう。このように、本願は任意の特定のハードウェアとソフトウェアの組み合わせに限定されない。

【0070】

上記の内容は本願の好ましい実施例に過ぎず、本願を限定するものではなく、当業者にとって、本願には様々な修正及び変更があってよい。本願の原則の範囲内であれば、なされたあらゆる修正、均等の置換、改善などは全て本願の保護範囲内に含まれるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】